CN219372413U - 一种电平转换电路 - Google Patents
一种电平转换电路 Download PDFInfo
- Publication number
- CN219372413U CN219372413U CN202223594990.5U CN202223594990U CN219372413U CN 219372413 U CN219372413 U CN 219372413U CN 202223594990 U CN202223594990 U CN 202223594990U CN 219372413 U CN219372413 U CN 219372413U
- Authority
- CN
- China
- Prior art keywords
- pull
- coupled
- unit
- gate
- down point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型提供了一种电平转换电路,包括:反相单元、下拉单元和单向导通单元;反相单元设置在高电压域内,所述反相单元具有第一下拉点和第二下拉点,所述反相单元根据第一下拉点和/或第二下拉点的高低电平输出位于高电压域的高低逻辑电平信号;下拉单元与低电压域内的控制信号相连,用于下拉第一下拉点或第二下拉点的电平电位至高电压域内的低电压位;单向导通单元,所述反相单元的第一下拉点和第二下拉点分别通过单向导通单元与下拉单元耦接,所述单向导通单元的导通方向为第一下拉点或第二下拉点指向下拉单元的方向。利用单向导通单元切断系统地电压向下拉点倒灌电流的通路,提高了电平转换电路抗SW电位负向过冲的能力。
Description
技术领域
本实用新型涉及开关电源技术领域,具体而言,涉及开关电源技术领域里的一种电平转换电路。
背景技术
随着高压大电流需求的逐渐发展,需要DC-DC芯片承担的电压电流能力越来越高。在设计高压大电流DC-DC芯片时,dv/dt、di/dt的挑战越来越明显。
在异步DC-DC芯片的换流过程中,例如,BUCK变换器中的上管关断后将由片外肖特基二极管完成续流,上管和特基二极管的公共节点(也即是功率转换点)处的电压由高翻低,公共节点的电位SW将被钳位在约-0.3V(阈值电压),但由于PCB走线的寄生电感和肖特基二极管的寄生电感的原因,片外肖特基二极管并不能第一时间开始续流,功率电感则会将功率转换点的电荷抽走,使得功率转换点电位SW向负电压过冲;在恶劣情况下,功率转换点电位SW负向过冲可能会到-10V。同样的,在同步BUCK变换器换流过程中,在上管关闭后下管开启前的死区时间内,公共节点电位SW也可能过负。过负的电压会使芯片出现异常,甚至造成严重的损伤。
DC-DC芯片中,电平转换电路负责将低电压域的逻辑控制信号,转换到高电压域(例如:自举电压电位BST与功率转换点电位SW之间的电压域BST—SW,压差通常为5V)的逻辑控制信号,用以控制待控功率开关管的开关切换。
一般情况下,在功率转换点电压不过负时,电平转换电路可以正常工作,但是当功率转换点电压负向过冲太大时,例如下掉到-7V,则自举电压电位BST是-2V。在此情况下,本来的下拉动作,会因为系统地电压反向灌入的电流,形成上拉动作,使高电压域中的逻辑电平出现错误,该错误会使本来关闭的上管误开启,出现上下管对通,造成非常大的风险。
实用新型内容
本实用新型旨在提出一种电平转换电路,至少解决现有技术中存在由于寄生电感的影响以及在DC-DC芯片换流过程中死区时间内,功率转换点电位SW可能发生过负,过负的功率转换点电位SW会使芯片出现异常,使BST—SW电压域中的逻辑电平出现错误,该错误会使本来关闭的上管误开启,出现上下管对通情况,容易造成严重损伤的技术问题之一。
为此,本实用新型提供了一种电平转换电路。
本实用新型提供了一种电平转换电路,包括:
反相单元,设置在高电压域内,高电压域具有高电压位和低电压位,所述反相单元具有第一下拉点和第二下拉点,所述反相单元根据第一下拉点和/或第二下拉点的高低电平输出位于高电压域的高低逻辑电平信号,其中,第一下拉点的电位和第二下拉点的电位逻辑互补;
下拉单元,与低电压域内的控制信号相连,用于下拉第一下拉点或第二下拉点的电平电位至高电压域内的低电压位,其中,低电压域具有高电压位和低电压位,高电压域的高电压位大于低电压域的高电压位,高电压域的低电压位大于低电压域的低电压位;
单向导通单元,所述反相单元的第一下拉点和第二下拉点分别通过单向导通单元与下拉单元耦接,所述单向导通单元的导通方向为第一下拉点或第二下拉点指向下拉单元的方向。
在上述技术方案中,所述控制信号包括第一控制信号和第二控制信号,第一控制信号和第二控制信号逻辑互补,所述下拉单元包括:
第一钳位元件,具有第一端和第二端,第一钳位元件的第一端耦接高电压域的低电平,第一钳位元件的第二端耦接第一下拉点;
第一开关管,具有第一端、第二端和控制端,第一开关管的第一端耦接第一钳位元件的第二端,第一开关管的第二端耦接系统地,第一开关管的控制端耦接第一控制信号;
第二钳位元件,具有第一端和第二端,第二钳位元件的第一端耦接高电压域的低电平,第二钳位元件的第二端耦接第二下拉点;
第二开关管,具有第一端、第二端和控制端,第二开关管的第一端耦接第二钳位元件的第二端,第二开关管的第二端耦接系统地,第二开关管的控制端耦接第二控制信号。
在上述技术方案中,所述单向导通单元包括:
第三二极管,第三二极管的阳极与第一下拉点耦接,第三二极管的阴极与下拉单元耦接;以及
第四二极管,第四二极管的阳极与第二下拉点耦接,第四二极管的阴极与下拉单元耦接。
在上述技术方案中,所述单向导通单元包括:
第一单向可控硅,耦接在第一下拉点与下拉单元之间;以及
第二单向可控硅,耦接在第二下拉点与下拉单元之间。
在上述技术方案中,所述单向导通单元包括:
第三二极管,第三二极管的阳极与第一下拉点耦接,第三二极管的阴极与第一开关管的第一端耦接;以及
第四二极管,第四二极管的阳极与第二下拉点耦接,第四二极管的阴极与第二开关管的第二端耦接。
在上述技术方案中,所述第一开关管和/或第二开关管采用MOS管;
第一开关管的栅极接入第一控制信号,第一开关管的漏极与第一二极管的阴极耦接,第一开关管的源极与系统地耦接;
第二开关管的栅极接入第二控制信号,第二开关管的漏极与第二二极管的阴极耦接,第二开关管的源极与系统地耦接。
在上述技术方案中,所述第一钳位元件包括第一二极管,所述第二钳位元件包括第二二极管;
所述第一二极管的阳极耦接高电压域的低电平,所述第一二极管的阴极耦接第一开关管的第一端;
所述第二二极管的阳极耦接高电压域的低电平,所述第二二极管的阴极耦接第二开关管的第一端。
在上述技术方案中,所述反相单元设有第一输出端和第二输出端,反相单元包括第一非门;
所述第一非门的第一信号传导端为反相单元的第一输出端,所述第一非门的第二信号传导端为反相单元的第二输出端,第一非门的第一供电端耦接高电压域的高电压位,第一非门的第二供电端耦接高电压域的低电压位;
所述第一下拉点设于反相单元的第一输出端,所述第二下拉点设于反相单元的第二输出端。
在上述技术方案中,所述反相单元设有第一输出端和第二输出端,所述反相单元包括反向并联于第一输出端和第二输出端之间的第一非门和第二非门;
所述第一非门和第二非门的一个公共端作为反相单元的第一输出端,所述第一非门和第二非门的另一个公共端作为反相单元的第二输出端;
所述第一非门和第二非门的第一供电端耦接高电压域的高电压位,所述第一非门和第二非门的第二供电端耦接高电压域的低电压位;
所述第一下拉点设于所述第一非门和第二非门的一个公共端,所述第二下拉点设于所述第一非门和第二非门的另一个公共端。
在上述技术方案中,所述反相单元进一步包括:
第三非门,耦接在所述第一下拉点和反相单元的第一输出端之间;以及
第四非门,耦接在所述第二下拉点和反相单元的第二输出端之间。
综上所述,由于采用了上述技术特征,本实用新型的有益效果是:
利用单向导通单元的单向导电能力,在SW过冲太负后,切断了系统地电压向下拉点倒灌电流的通路,确保BST—SW电压域内的逻辑电平不会出错,提高了电平转换电路抗SW电位负向过冲的能力;
通过钳位单元对下拉点的电位在下拉过程中进行钳位,使下拉点不至于被拉得过低,避免BST—SW电压域逻辑电路过压击穿;
反相单元内设置多个非门,通过多个非门的电路连接方式,提高了反相单元在进行电平转换的稳定性;
整个电路结构简单,易于实现,具有良好的稳定性,避免逻辑电平出现错误的情况发生,防止出现上下管对通情况,提高了DC-DC芯片的可靠性。
本实用新型的附加方面和优点将在下面的描述部分中变得明显,或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本实用新型一个实施例的一种电平转换电路的原理图。
具体实施方式
为了能够更清楚地理解本实用新型的上述目的、特征和优点,下面结合附图和具体实施方式对本实用新型进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型,但是,本实用新型还可以采用其它不同于在此描述的方式来实施,因此,本实用新型的保护范围并不受下面公开的具体实施例的限制。
下面参照图1来描述根据本实用新型一些实施例提供的一种电平转换电路。
本申请的一些实施例提供了一种电平转换电路。
如图1所示,本实用新型第一个实施例提出了一种电平转换电路,其中,GND为系统地电位、SW为DCDC芯片的功率转换点(例如BUCK开关变换器上管和下管的公共节点)电位、BST为自举电压电位。在本公开中,BST到SW之间的电压域即为高电压域BST-SW,SW为高电压域BST-SW的低电压位,BST为高电压域BST-SW的高电压位。BST到SW之间的压差通常设计为5V。在一些实施例中,BST到SW之间的压差也可根据需要进行设置。
电平转换电路包括:反相单元、下拉单元和单向导通单元。
其中,反相单元设置在高电压域BST-SW内,具有第一下拉点A和第二下拉点B,所述反相单元根据第一下拉点A和/或第二下拉点B的电平高低输出高电压域BST-SW内的逻辑电平信号,其中第一下拉点A的电平和第二下拉点B的电平逻辑互补。在一个实施例中,反相单元主要用于完成高电压域BST-SW内的高低逻辑电平转换,并将转换后的高低逻辑电平信号输出至待控功率开关管(例如BUCK开关变换器的上管),用以控制功率开关管的导通和关断切换;在又一些实施例中,反相单元输出的逻辑电平信号可以送至RS触发器等控制装置进行进一步的处理。反相单元根据第一下拉点A和第二下拉点B的电平高低输出高低逻辑电平信号的方式可采用单个非门或多个串联的非门或多个并联的非门或多个串并联设置的非门的方式实现,通过设置反相单元内非门的置换方向可控制输出的高电压域内的逻辑电平信号的电平高低;也可采用现有技术中任意可实现高低电平转换的方式实现对输出信号的高低逻辑电平控制。
下拉单元,与低电压域内的控制信号相连,用于根据低电压域内的控制信号的状态下拉第一下拉点A或第二下拉点B的电平电位至高电压域内的低电压位SW。下拉单元可采用任意下拉电路,只要能够完成下拉第一下拉点A或第二下拉点B的电平电位至高电压域内的低电压位SW即可。
单向导通单元,所述反相单元的第一下拉点A和第二下拉点B分别通过单向导通单元与下拉单元耦接,所述单向导通单元的导通方向为第一下拉点A或第二下拉点B指向下拉单元的方向。通过设置单向导通单元,并规定单向导通单元的导通方向,切断了系统地GND向第一下拉点A、第二下拉点B倒灌电流的通路,在功率转换点电位SW过冲太负后,确保高电压域BST—SW内的逻辑电平不会出错。具体地,单向导通单元的单向导通能力可利用二极管的单向导电特性实现,也可利用其他具备单向导电特性的元器件,如单向可控硅等。在一些实施例中,单向导通单元包括两个二极管或两组二极管,二极管的阳极到阴极的方向即为单向导通单元的导通方向。
本实用新型第二个实施例提出了一种电平转换电路,且在第一个实施例的基础上,如图1所示,所述下拉单元包括第一钳位元件、第二钳位元件、第一开关管NM1和第二开关管NM2。
第一钳位元件,具有第一端和第二端,第一钳位元件的第一端耦接高电压域的低电平SW,第一钳位元件的第二端耦接第一下拉点A;
第二钳位元件,具有第一端和第二端,第二钳位元件的第一端耦接高电压域的低电平SW,第二钳位元件的第二端耦接第二下拉点B;
第一开关管NM1,具有第一端、第二端和控制端,第一开关管NM1的第一端耦接第一钳位元件的第二端,第一开关管NM1的第二端耦接系统地GND,第一开关管NM1的控制端耦接第一控制信号on_in;
第二开关管NM2,具有第一端、第二端和控制端,第二开关管NM2的第一端耦接第二钳位元件的第二端,第二开关管NM2的第二端耦接系统地GND,第二开关管NM2的控制端耦接第二控制信号on_off。
第一控制信号on_in和第二控制信号on_off均位于低电压域内。低电压域也具有高电压位和低电压位,高电压域BST—SW的高电压位BST大于低电压域的高电压位,高电压域BST—SW的低电压位SW大于低电压域的低电压位。在一个实施例中,低电压域的低电压位为系统地电位。
在一些实施例中,第一钳位元件和第二钳位元件可采用二极管或开关管等具有钳位功能的元件。
具体地,在本实施例中,所述第一钳位元件包括第一二极管D1,所述第二钳位元件包括第二二极管D2;所述第一二极管D1的阳极耦接高电压域的低电平SW,所述第一二极管D1的阴极耦接第一开关管NM1的第一端;
所述第二二极管D2的阳极耦接高电压域的低电平SW,所述第二二极管的阴极耦接第二开关管NM2的第一端。
在一些实施例中,第一开关管NM1和第二开关管NM2可采用金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)或结型场效应管(Junction Field Effect Transistor,JFET)或绝缘栅双极型晶体管(InsulatedGateBipolar Transistor,IGBT)等合适的功率器件。
具体地,在本实施例中,第一开关管NM1和第二开关管NM2为高压MOS管;第一开关管NM1的栅极接入第一控制信号on_in,第一开关管NM1的漏极与第一二极管D1的阴极耦接,第一开关管NM1的源极与系统地GND耦接;第二开关管NM2的栅极接入第二控制信号off_in,第二开关管NM2的漏极与第二二极管D2的阴极耦接,第二开关管NM2的源极与系统地GND耦接。
第一开关管NM1和第二开关管NM2分别由第一控制信号on_in和第二控制信号off_in控制,在开启开关管和关断开关管时,分别在第一下拉点A或者第二下拉点B进行下拉,改变高电压域BST—SW中反相单元输出的逻辑电平信号,后续再由驱动电路根据该逻辑电平信号对待控功率开关管进行开关控制。例如,在待控功率开关管关闭过程中,由第二控制信号off_in通过第二开关管NM2完成下拉,对反相单元输出的逻辑电平信号进行改变。具体地,第二控制信号off_in为逻辑高(低电压域内的逻辑高)时,第一开关管NM1导通,第二下拉点B的电位将被钳位到高电压域BST-SW中的低电位SW,第一下拉点A的电位被反相单元自锁到高电压域BST-SW中的高电位BST。
本实用新型第三个实施例提出了一种电平转换电路,且在上述任一实施例的基础上,如图1所示,电平转换电路中的单向导通单元包括第三二极管D3和第四二极管D4。
第三二极管D3的阳极与第一下拉点A耦接,第三二极管D3的阴极与下拉单元中的第一开关管NM1耦接;第四二极管D4的阳极与第二下拉点B耦接,第四二极管D4的阴极与下拉单元中的第二开关管NM2耦接。
该电平转换电路在功率转换点电压未过负时可以正常工作。此外,当功率转换点电压负向过冲太大时,例如下掉到-7V,则BST电位是-2V,利用第三二极管D3和第四二极管D4的单向导电特性,切断了系统地GND向第一下拉点A和第二下拉点B点倒灌电流的通路。在待控功率开关管开启过程中,由第一控制信号on_in通过第一开关管NM1完成下拉,在功率转换点点负向过冲太大时,由第三二极管D3切断GND向第一下拉点A倒灌电流的通路;在待控功率开关管关断过程中,由第二控制信号on_off通过第二开关管NM2完成下拉,同样可以在功率转换点负向过冲太大时,由第四二极管D4切断GND向第二下拉点B点倒灌电流的通路。
本实用新型第四个实施例提出了一种电平转换电路,且在上述任一实施例的基础上,如图1所示,所述反相单元设有第一输出端和第二输出端,第一输出端和第二输出端分别用于输出高电压域内控制开关导通的第三控制信号on_out和高电压域内控制开关关断的第四控制信号off_out。
在一个实施例中,反相单元包括一个非门(第一非门11或第二非门12)。该非门的第一信号传导端为反相单元的第一输出端,该非门的第二信号传导端为反相单元的第二输出端,该非门的第一供电端耦接高电压域的高电压位BST,该非门的第二供电端耦接高电压域的低电压位SW。所述第一下拉点A设于反相单元的第一输出端,所述第二下拉点B设于反相单元的第二输出端。
在另一个实施例中,反相单元包括反向并联于第一输出端和第二输出端之间的第一非门11和第二非门12。第一非门11和第二非门12的一个公共端作为反相单元的第一输出端;第一非门11和第二非门12的另一个公共端作为反相单元的第二输出端。第一非门11和第二非门12的第一供电端耦接高电压域的高电压位BST;第一非门11和第二非门12的第二供电端耦接高电压域的低电压位SW。第一下拉点A设于第一非门11和第二非门12的一个公共端;第二下拉点B设于第一非门11和第二非门12的另一个公共端。
在又一个实施例中,反相单元除第一非门11和第二非门12外,还包括第三非门13和第四非门14。第三非门13耦接在第一下拉点A和反相单元的第一输出端之间。第四非门14耦接在第二下拉点B和反相单元的第二输出端之间。
第一非门11、第二非门12、第三非门13和第四非门14的具体设置方向可以根据控制逻辑进行设计。在一些实施例中,所述第一非门11的输出端与第四非门14的输入端相连,所述第一非门11的输入端与第三非门13的输入端相连;所述第二非门12的输出端与第三非门13的输入端相连,所述第二非门12的输入端与第四非门14的输入端相连。
所述第三非门13的输出端为反相单元的第一输出端,输出第三控制信号on_out,第三控制信号on_out可以送至RS触发器的S端。
所述第四非门14的输出端为反相单元的第二输出端,输出第四控制信号off_out,第四控制信号off_out可以送至RS触发器的R端。
在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或实例。而且,描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。应当理解,当称“元件”“连接到”或“耦接”到另一元件时或“元件”与另一“元件”相连时,它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反,当称元件“直接连接到”或“直接耦接到”另一元件时,不存在中间元件。
凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种电平转换电路,其特征在于,包括:
反相单元,设置在高电压域内,高电压域具有高电压位和低电压位,所述反相单元具有第一下拉点和第二下拉点,所述反相单元根据第一下拉点和/或第二下拉点的高低电平输出位于高电压域的高低逻辑电平信号,其中,第一下拉点的电位和第二下拉点的电位逻辑互补;
下拉单元,与低电压域内的控制信号相连,用于下拉第一下拉点或第二下拉点的电平电位至高电压域内的低电压位,其中,低电压域具有高电压位和低电压位,高电压域的高电压位大于低电压域的高电压位,高电压域的低电压位大于低电压域的低电压位;
单向导通单元,所述反相单元的第一下拉点和第二下拉点分别通过单向导通单元与下拉单元耦接,所述单向导通单元的导通方向为第一下拉点或第二下拉点指向下拉单元的方向。
2.根据权利要求1所述的电平转换电路,其特征在于,所述控制信号包括第一控制信号和第二控制信号,第一控制信号和第二控制信号逻辑互补,所述下拉单元包括:
第一钳位元件,具有第一端和第二端,第一钳位元件的第一端耦接高电压域的低电平,第一钳位元件的第二端耦接第一下拉点,用于在下拉过程中对第一下拉点的电位进行钳位;
第一开关管,具有第一端、第二端和控制端,第一开关管的第一端耦接第一钳位元件的第二端,第一开关管的第二端耦接系统地,第一开关管的控制端耦接第一控制信号;
第二钳位元件,具有第一端和第二端,第二钳位元件的第一端耦接高电压域的低电平,第二钳位元件的第二端耦接第二下拉点,用于在下拉过程中对第二下拉点的电位进行钳位;以及
第二开关管,具有第一端、第二端和控制端,第二开关管的第一端耦接第二钳位元件的第二端,第二开关管的第二端耦接系统地,第二开关管的控制端耦接第二控制信号。
3.根据权利要求1所述的电平转换电路,其特征在于,所述单向导通单元包括:
第三二极管,第三二极管的阳极与第一下拉点耦接,第三二极管的阴极与下拉单元耦接;以及
第四二极管,第四二极管的阳极与第二下拉点耦接,第四二极管的阴极与下拉单元耦接。
4.根据权利要求1所述的电平转换电路,其特征在于,所述单向导通单元包括:
第一单向可控硅,耦接在第一下拉点与下拉单元之间;以及
第二单向可控硅,耦接在第二下拉点与下拉单元之间。
5.根据权利要求2所述的电平转换电路,其特征在于,所述单向导通单元包括:
第三二极管,第三二极管的阳极与第一下拉点耦接,第三二极管的阴极与第一开关管的第一端耦接;以及
第四二极管,第四二极管的阳极与第二下拉点耦接,第四二极管的阴极与第二开关管的第二端耦接。
6.根据权利要求2所述的电平转换电路,其特征在于,所述第一钳位元件包括第一二极管,所述第二钳位元件包括第二二极管;
所述第一二极管的阳极耦接高电压域的低电平,所述第一二极管的阴极耦接第一开关管的第一端;
所述第二二极管的阳极耦接高电压域的低电平,所述第二二极管的阴极耦接第二开关管的第一端。
7.根据权利要求6所述的电平转换电路,其特征在于,所述第一开关管和/或第二开关管采用MOS管;
第一开关管的栅极接入第一控制信号,第一开关管的漏极与第一二极管的阴极耦接,第一开关管的源极与系统地耦接;
第二开关管的栅极接入第二控制信号,第二开关管的漏极与第二二极管的阴极耦接,第二开关管的源极与系统地耦接。
8.根据权利要求1所述的电平转换电路,其特征在于,所述反相单元设有第一输出端和第二输出端,反相单元包括第一非门;
所述第一非门的第一信号传导端为反相单元的第一输出端,所述第一非门的第二信号传导端为反相单元的第二输出端,第一非门的第一供电端耦接高电压域的高电压位,第一非门的第二供电端耦接高电压域的低电压位;
所述第一下拉点设于反相单元的第一输出端,所述第二下拉点设于反相单元的第二输出端。
9.根据权利要求1所述的电平转换电路,其特征在于,所述反相单元设有第一输出端和第二输出端,所述反相单元包括反向并联于第一输出端和第二输出端之间的第一非门和第二非门;
所述第一非门和第二非门的一个公共端作为反相单元的第一输出端,所述第一非门和第二非门的另一个公共端作为反相单元的第二输出端;
所述第一非门和第二非门的第一供电端耦接高电压域的高电压位,所述第一非门和第二非门的第二供电端耦接高电压域的低电压位;
所述第一下拉点设于所述第一非门和第二非门的一个公共端,所述第二下拉点设于所述第一非门和第二非门的另一个公共端。
10.根据权利要求8或9所述的电平转换电路,其特征在于,所述反相单元进一步包括:
第三非门,耦接在所述第一下拉点和反相单元的第一输出端之间;以及
第四非门,耦接在所述第二下拉点和反相单元的第二输出端之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223594990.5U CN219372413U (zh) | 2022-12-30 | 2022-12-30 | 一种电平转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223594990.5U CN219372413U (zh) | 2022-12-30 | 2022-12-30 | 一种电平转换电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219372413U true CN219372413U (zh) | 2023-07-18 |
Family
ID=87150723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223594990.5U Active CN219372413U (zh) | 2022-12-30 | 2022-12-30 | 一种电平转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219372413U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117498850A (zh) * | 2024-01-03 | 2024-02-02 | 晶艺半导体有限公司 | 一种电平转换电路及其抗干扰方法 |
-
2022
- 2022-12-30 CN CN202223594990.5U patent/CN219372413U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117498850A (zh) * | 2024-01-03 | 2024-02-02 | 晶艺半导体有限公司 | 一种电平转换电路及其抗干扰方法 |
CN117498850B (zh) * | 2024-01-03 | 2024-03-15 | 晶艺半导体有限公司 | 一种电平转换电路及其抗干扰方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10673426B2 (en) | Switch bootstrap charging circuit suitable for gate drive circuit of GaN power device | |
EP3745466B1 (en) | Integrated failsafe pulldown circuit for gan switch | |
CN101772881B (zh) | 采用常通开关的半桥电路及阻止非计划电流流过其中的方法 | |
CN109004820B (zh) | 适用于GaN功率器件高速栅驱动的开关自举充电电路 | |
CN207884513U (zh) | 智能功率模块及空调器 | |
CN111162671B (zh) | 一种抑制SiC MOSFET串扰的多电平有源驱动电路 | |
CN106972849A (zh) | 半导体开关元件的栅极驱动电路 | |
EP3787164A1 (en) | Gate drive circuit and gate drive method | |
CN109962699A (zh) | 用于控制mosfet开关模块的方法和装置 | |
US10476495B2 (en) | Drive device | |
CN114421946B (zh) | 一种低反向导通压降的耗尽型功率器件的直驱电路 | |
CN108092493B (zh) | 一种SiC MOSFET串联电路 | |
CN113676029B (zh) | 一种基于igbt的有源钳位电路 | |
CN219372413U (zh) | 一种电平转换电路 | |
CN104638959A (zh) | 电源模块中使用的中性点钳位转换器及包含其的电源模块 | |
CN108390581A (zh) | 一种用于逆变器或整流器的电桥电路 | |
TW200301621A (en) | Active voltage level bus switch(or pass gate)translator | |
AU2014297873A1 (en) | Semiconductor device and power conversion device | |
WO2018196809A1 (en) | Hybrid power devices | |
CN105471417A (zh) | 用于反向导通的igbt的控制电路 | |
CN113114194B (zh) | 氮化镓功率器件栅驱动电路 | |
AU2012220887A1 (en) | Driver circuit for a semiconductor power switch | |
CN117294302A (zh) | 一种抗干扰的电平转换电路和方法 | |
CN106787632B (zh) | 一种SiC JFET串的多阶段驱动电路 | |
Roberts et al. | Integrated gate drivers for e-mode very high power GaN transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |