JP2017070051A - 負荷駆動装置 - Google Patents

Abstract

【課題】負荷への給電経路に並列に複数個設けられたゲート駆動パワー素子を分けて駆動する場合でもスイッチング損失を極力抑制することができるようにした負荷駆動装置を提供する。【解決手段】負荷駆動回路１は、並列接続された２個のＩＧＢＴ２、３を駆動する。ＩＧＢＴ２は、第１オン駆動回路５により先にオンさせる。このときＩＧＢＴ２のゲート電圧を低い上昇率で変化させる。ＩＧＢＴ２がオンしたときに過電流検出回路１０により過電流が検出されなければ、第２オン駆動回路６によりＩＧＢＴ３を、ゲート電圧を高い上昇率で変化させてオンさせる。これにより、先にオンさせるＩＧＢＴ２のスイッチング損失を低減できる。ＩＧＢＴ３は、ＩＧＢＴ２のオンでコレクタ電圧が安定するので、急速にオンさせることができ、オン損失を低減できる。【選択図】図１

Description

本発明は、負荷駆動装置に関する。

ゲート駆動パワー素子を駆動する負荷駆動回路として、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）を駆動するゲート駆動回路には、大電流を流すために複数個のパワー素子を並列接続したものを駆動するものがある。このようなゲート駆動回路では、複数個のパワー素子を同時に駆動するとオン時のサージ電流が大きいので、同時に駆動するのではなくタイミングをずらして駆動する方式を採用することがある。

また、このとき、先にオンさせたパワー素子に過電流が流れたときには、異常状態であることを判定して他のパワー素子への通電を停止することで過電流破壊に至るのを防止することができる。

しかしながら、従来のものでは、後でオンさせるパワー素子によるオン電流が大きくなることがあり、電流損失を低減したものではなかった。

特開２０１２−２４９５０９号公報

本発明は、上記事情を考慮してなされたもので、その目的は、負荷への給電経路に並列に複数個設けられたゲート駆動パワー素子を分けて駆動する場合でもスイッチング損失を極力抑制することができるようにした負荷駆動装置を提供することにある。

請求項１に記載の負荷駆動装置は、負荷への給電経路に並列に複数個設けられたゲート駆動パワー素子を駆動する負荷駆動装置であって、前記複数個のパワー素子のうちの一つである第１パワー素子をオン駆動する第１オン駆動回路と、前記複数個のパワー素子のうちの前記第１パワー素子を除いた他の第２パワー素子をオン駆動する第２オン駆動回路と、少なくとも前記第１パワー素子の電流を検出する電流検出回路と、前記第１オン駆動回路によりゲート電圧を第１変化率で印加して前記第１パワー素子をオンさせ、この後、前記電流検出回路により前記第１パワー素子の過電流が検出されないことを条件として前記第２オン駆動回路によりゲート電圧を前記第１変化率よりも大きい第２変化率で印加して前記第２パワー素子をオンさせるように制御する制御回路とを備えている。

上記構成を採用することにより、制御回路により、第１および第２パワー素子をオン動作させる場合には、第１オン駆動回路により第１パワー素子をオンさせ、この後、電流検出回路により第１パワー素子の過電流が検出されないことを条件として第２オン駆動回路によりゲート電圧を第１変化率よりも大きい第２変化率で印加して第２パワー素子をオンさせる。

この場合、先にオンする第１パワー素子のゲート電圧の変化率により、第１パワー素子の端子電圧の電圧変化率および出力電流の変化率が決まる。このため、第１パワー素子のノイズ、サージおよび特性の制限により、ゲート電圧の第１変化率（ｄｖｇ１／ｄｔ）を決定している。一方、後にオンする第２パワー素子は端子電圧が安定した後にゲートをオンする設計としているので、スイッチングに影響することはない。したがって、第２パワー素子は、オン電圧を下げてオン損失を下げるようにオンさせることができ、ゲート電圧の第２変化率（ｄｖｇ２／ｄｔ）は、第１パワー素子のような決定要件は考慮する必要がなくなり、オン電圧を下げるために、オン指定からできる限り早くオンさせることでオン損失を低減させることができる。

この結果、第１パワー素子および第２パワー素子を別々に駆動する際に、第１パワー素子のノイズやサージなどを低減し、かつ第２パワー素子のオン損失を低減させて動作させることができる。

第１実施形態を示す基本的な電気的構成図 具体的な電気的構成図 各部の信号と電圧のタイムチャート 過電流検出時の各部の信号と電圧のタイムチャート 第２実施形態を示す電気的構成図 第３実施形態を示す電気的構成図 第４実施形態を示す電気的構成図 各部の信号と電圧のタイムチャート 第５実施形態を示す電気的構成図 各部の信号と電圧のタイムチャート

（第１実施形態）
＜基本構成＞
以下、本発明の第１実施形態について、図１〜図４を参照して説明する。この実施形態では、負荷駆動装置１は、複数のゲート駆動パワー素子として、２個のＩＧＢＴ２、３を並列に接続した負荷を駆動する構成のものに適用した場合の例を示している。ここで、ＩＧＢＴ２は第１パワー素子、ＩＧＢＴ３は第２パワー素子として設けられている。また、ＩＧＢＴ３の電流能力は、ＩＧＢＴ２の電流能力よりも高いものが使用されている。

図１は第１実施形態の基本的な構成を示すもので、負荷駆動装置１は、２個のＩＧＢＴ２、３に対して、別々に駆動するように構成されている。制御回路４は、外部から受ける制御信号に対して、ＩＧＢＴ２、３のオンオフ駆動の駆動信号を出力するものである。ＩＧＢＴ２、３にゲート信号を与える回路はオン、オフのそれぞれに対して設けられている。ＩＧＢＴ２および３に対してゲートオン信号を与える第１オン駆動回路５および第２オン駆動回路６が設けられ、ゲートオフ信号を与える第１オフ駆動回路７および第２オフ駆動回路８が設けられる。また、ＩＧＢＴ２は電流検出器９によりエミッタ電流が検出され、その検出信号は過電流検出回路１０により過電流であるか否かが判定される。

上記構成において、制御回路４は、外部から制御信号Ｓｇが与えられると、ＩＧＢＴ２を先にオンさせるように第１オン駆動回路５にＨレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力し、第１ゲートオフ駆動回路７にＬレベルの第１ゲートオフ信号Ｓｇ１ｏｆｆを出力する。このとき、第１オン駆動回路５は、ＩＧＢＴ２のゲートにゲート電圧の上昇率（ｄｖ／ｄｔ）１が後述するＩＧＢＴ３をオンさせるときのゲート電圧の上昇率（ｄｖ／ｄｔ）２よりも小さく設定される。このときの上昇率（ｄｖ／ｄｔ）１が第１変化率に相当する。ＩＧＢＴ２は、ゲート電圧Ｖｇ１が、上昇率（ｄｖ／ｄｔ）１で上昇していき、途中でミラー期間中は一定電圧が継続し、その後上昇率（ｄｖ／ｄｔ）１で上昇して所定のゲート電圧が印加される。これにより、ＩＧＢＴ２は、オン状態に移行する。

次に、ＩＧＢＴ２がオン状態に移行してエミッタ電流が流れ始めたときに、電流検出器９により検出される電流が正常な範囲である場合には、制御回路４は、ＩＧＢＴ３をオンさせるように第２オン駆動回路６にＨレベルの第２ゲートオン信号Ｓｇ２ｏｎを出力し、第２ゲートオフ駆動回路８にＬレベルの第２ゲートオフ信号Ｓｇ２ｏｆｆを出力する。ＩＧＢＴ２がオンした状態では、ＩＧＢＴ３のコレクタ−エミッタ間の電圧はＩＧＢＴ２のオン電圧と等しくなっており安定した状態である。第２オン駆動回路６は、ＩＧＢＴ３のゲートに第２上昇率であるゲート電圧の上昇率（ｄｖ／ｄｔ）２でゲート電圧Ｖｇ２を印加する。ＩＧＢＴ３は、ゲート電圧Ｖｇ２が急速に上昇してオン状態に移行する。

これにより、先にオンさせるＩＧＢＴ２については、ゲート電圧Ｖｇ１を第１変化率で上昇させることでスイッチング損失を低減することができる。また、ＩＧＢＴ２がオンした時点で過電流が流れない正常な状態であれば、続いてＩＧＢＴ３のゲートに第２変化率でゲート電圧Ｖｇ２を印加することで急速にオンさせることでオン損失を低減することができる。なお、ＩＧＢＴ２が先にオンした時点で過電流が流れる異常状態ではＩＧＢＴ３をオンさせず、ＩＧＢＴ２をオフさせることで破壊に至るのを抑制することができる。

＜第１実施形態の具体的構成＞
図２は、図１に示した基本構成を具体的な負荷駆動回路１１として示した一例である。第１オン駆動回路５は、バッファ回路１２、Ｐチャンネル型のＭＯＳＦＥＴ１３および抵抗１４を有する。バッファ回路１２は、制御回路４から第１ゲートオン信号Ｓｇ１ｏｎが与えられ、ＭＯＳＦＥＴ１３のゲートに駆動信号を与える。ＭＯＳＦＥＴ１３は、ソースが電源ラインＬに接続され、ドレインが抵抗１４を介してＩＧＢＴ２のゲートに接続される。抵抗１４は、ＭＯＳＦＥＴ１３がオンしたときにＩＧＢＴ２のゲート電圧の上昇率を第１変化率として調整するもので、所定の抵抗値に設定されている。

第２オン駆動回路６は、制御回路４からオンフィルタ１５を介して駆動信号が与えられる構成である。オンフィルタ１５は、制御回路４からＩＧＢＴ３をオンさせるためのＬレベルの駆動信号が与えられ、所定のオンフィルタ時間ＴＦｏｎが経過するまでの間に制御回路４によるキャンセルがない場合には、第２オン駆動回路６にＩＧＢＴ３をオンさせるための第２ゲートオン信号Ｓｇ２ｏｎを出力する。オンフィルタ１５は、ＩＧＢＴ３をオフさせるために駆動信号がＨレベルに変化したときには、フィルタ時間を「０」として通過させる。

第２オン駆動回路６は、バッファ回路１６、Ｐチャンネル型のＭＯＳＦＥＴ１７および抵抗１８を有する。第２オン駆動回路６は、制御回路４からオンフィルタ１５を介して第２ゲートオン信号Ｓｇ２ｏｎが与えられ、ＭＯＳＦＥＴ１７のゲートに駆動信号を与える。ＭＯＳＦＥＴ１７は、ソースが電源ラインＬに接続され、ドレインが抵抗１８を介してＩＧＢＴ３のゲートに接続される。抵抗１８は、ＭＯＳＦＥＴ１７がオンしたときにＩＧＢＴ３のゲート電圧の上昇率を第２変化率として調整するもので、所定の抵抗値に設定されている。

第１オフ駆動回路７は、制御回路４からオフフィルタ１９を介して駆動信号が与えられる構成である。オフフィルタ１９は、制御回路４から駆動信号が与えられ、所定のオンフィルタ時間ＴＦｏｆｆが経過するまでの間に制御回路４によるキャンセルがない場合には、第１オフ駆動回路７にＩＧＢＴ２をオフさせるための第１ゲートオフ信号Ｓｇ１ｏｆｆを出力する。オフフィルタ１９は、ＩＧＢＴ２をオンさせるために駆動信号がＬレベルに変化したときには、フィルタ時間を「０」として通過させる。

第１オフ駆動回路７は、バッファ回路２０、Ｎチャンネル型のＭＯＳＦＥＴ２１および抵抗２２を有する。第１オフ駆動回路７は、制御回路４からオフフィルタ１９を介して第１ゲートオフ信号Ｓｇ１ｏｆｆが与えられ、ＭＯＳＦＥＴ２１のゲートに駆動信号を与える。ＭＯＳＦＥＴ２１は、ドレインが抵抗２２を介してＩＧＢＴ２のゲートに接続され、ソースがグランドに接続されている。抵抗２２は、ＭＯＳＦＥＴ２１がオンしたときにＩＧＢＴ３のゲート電圧の下降率を第１変化率として調整するもので、所定の抵抗値に設定されている。

第２オフ駆動回路８は、バッファ回路２３、Ｎチャンネル型のＭＯＳＦＥＴ２４および抵抗２５を有する。バッファ回路２３は、制御回路４から第２ゲートオフ信号Ｓｇ２ｏｆｆが与えられ、ＭＯＳＦＥＴ２４のゲートに駆動信号を与える。ＭＯＳＦＥＴ２４は、ドレインが抵抗２５を介してＩＧＢＴ３のゲートに接続され、ソースがグランドに接続されている。抵抗２５は、ＭＯＳＦＥＴ２４がオンしたときにＩＧＢＴ３のゲート電圧の下降率を第２変化率として調整するもので、所定の抵抗値に設定されている。

ＩＧＢＴ２は、電流検知用端子を有するもので、電流検出器９として電流検出抵抗９ａが直列に接続されている。過電流検出回路１０は、基準電源２６、コンパレータ２７およびフィルタ２８を有する。コンパレータ２７には、電流検出抵抗９ａの端子電圧が入力され、基準電源２６により設定される判定電圧と比較する。基準電源２６により設定される判定電圧は過電流を判定する電圧を設定している。フィルタ２８は、コンパレータ２７からＨレベルの判定信号が入力されると、一定時間継続したことをもって過電流検出信号Ｓｘを制御回路４に出力する。

次に、上記構成の作用について図３を参照して説明する。まず、オン動作について説明する。制御回路４は、図３（ａ）に示すように、時刻ｔ０で、外部からＩＧＢＴ２、３をオンさせるためにＨレベルからＬレベルに変化する制御信号Ｓｇが入力される場合を考える。制御回路４は、図３（ｆ）に示すように、第１オフ駆動回路７にＬレベルの第１ゲートオフ信号Ｓｇ１ｏｆｆを与える。このときオフフィルタ１９は機能しないので、第１オフ駆動回路７のＭＯＳＦＥＴ２１はオフする。ＩＧＢＴ２は、ゲートが抵抗２２およびＭＯＳＦＥＴ２１を介してグランドに接続されていた状態から、フローティング状態に移行する。

次に、制御回路４は、ＭＯＳＦＥＴ２１が確実にオフするまでの短い時間を経た時刻ｔ１で、図３（ｂ）に示すように、第１オン駆動回路５にＬレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力する。また、このとき制御回路４は同時にオンフィルタ１５にＩＧＢＴ３のオンのための駆動信号を出力する。オンフィルタ１５は、図３（ｄ）に示すように、時刻ｔ１から所定時間ＴＦｏｎが経過した時刻ｔ２までの間、駆動信号を第２オン駆動回路６に出力しないで保持している。この期間中、制御回路４は、過電流検出回路１０から過電流検出信号Ｓｘの入力があるかどうかの入力待ちの状態である。

一方、第１オン駆動回路５は、時刻ｔ１で第１ゲートオン駆動信号Ｓｇ１ｏｎが与えられたことで、ＭＯＳＦＥＴ１３がオンし、ＩＧＢＴ２のゲートに電源ラインＬから抵抗１２を介してゲート電圧が印加される。ＩＧＢＴ２のゲート電圧Ｖｇ１は、図３（ｉ）に示すように、第１変化率である増加率（ｄｖ／ｄｔ）１で上昇していく。途中、ミラー期間で一定のゲート電圧となる期間があり、これを経過するとＩＧＢＴ２のゲート電圧Ｖｇ１は再び増加率（ｄｖ／ｄｔ）１で上昇し、一定電圧となる。これによりＩＧＢＴ２はオン状態となり、コレクタ−エミッタ間に電流が流れるようになる。このとき、ＩＧＢＴ２のコレクタ−エミッタ間の電圧はオン電圧に低下するので、並列接続されたＩＧＢＴ３のコレクタ−エミッタ間の電圧もオン電圧まで下がった状態となっている。

このようにＩＧＢＴ２がオンしたときに流れる電流は電流検出抵抗９ａにより検出され、正常なレベルであれば、過電流検出回路１０は過電流検出信号Ｓｘを出力することはない。そして、この後、上述したように時刻ｔ２でオンフィルタ１５の出力がＬレベルからＨレベルに変化すると、制御回路４は、図３（ｅ）に示すように、第２オフ駆動回路８にＬレベルの第２ゲートオフ信号Ｓｇ２ｏｆｆを出力する。

これにより、ＭＯＳＦＥＴ２４はオフ状態に変化し、ＩＧＢＴ３のゲート端子はフローティング状態となる。この後、時刻ｔ３になると、オンフィルタ１５から第２オン駆動回路６にＬレベルの第２ゲートオン信号Ｓｇ２ｏｎが出力される。これにより、第２オン駆動回路５においては、ＭＯＳＦＥＴ１７がオンして電源ラインＬから抵抗１８を介してＩＧＢＴ３にゲート電圧が印加される。

ＩＧＢＴ３のゲート電圧Ｖｇ２は、図３（ｊ）に示すように、第２変化率である増加率（ｄｖ／ｄｔ）２で上昇していく。増加率（ｄｖ／ｄｔ）２は、増加率（ｄｖ／ｄｔ）１よりも大きく設定されているので、ＩＧＢＴ３のゲート電圧Ｖｇ２は急速に増加してオン状態に移行し、コレクタ−エミッタ間に電流が流れるようになる。この結果、ＩＧＢＴ２および３の双方に電流が流れるようになり、大電流を供給する状態となる。

次に、オフ動作について説明する。制御回路４は、図３（ａ）に示すように、時刻ｔ４で、外部からＩＧＢＴ２、３をオフさせるためにＬレベルからＨレベルに変化する制御信号Ｓｇが入力される。制御回路４は、図３（ｃ）に示すように、第２オン駆動回路６にＨレベルの第２ゲートオン信号Ｓｇ２ｏｎを与える。このときオンフィルタ１５は機能しないので、第２オン駆動回路６のＭＯＳＦＥＴ１７はオフする。ＩＧＢＴ３は、ゲートが抵抗１８およびＭＯＳＦＥＴ１７を介して電源線Ｌに接続されていた状態から、フローティング状態に移行する。

次に、制御回路４は、ＭＯＳＦＥＴ１７が確実にオフするまでの短い時間を経た時刻ｔ５で、図３（ｅ）に示すように、第２オフ駆動回路８にＨレベルの第２ゲートオフ信号Ｓｇ２ｏｆｆを出力する。また、このとき制御回路４は同時にオフフィルタ１９にＩＧＢＴ２のオフのための駆動信号を出力する。オフフィルタ１９は、図３（ｇ）に示すように、時刻ｔ５から所定時間ＴＦｏｆｆが経過した時刻ｔ６までの間、駆動信号を第１オフ駆動回路７に出力しないで保持している。

一方、第２オフ駆動回路８は、時刻ｔ５で第２ゲートオフ駆動信号Ｓｇ２ｏｆｆが与えられたことでＭＯＳＦＥＴ２５がオンし、ＩＧＢＴ３のゲートを、抵抗２５を介してグランドレベルに接続してゲート電荷を放電させる。これにより、ＩＧＢＴ３のゲート電圧Ｖｇ２は、図３（ｊ）に示すように、第２変化率である下降率（ｄｖ／ｄｔ）２で下降していく。これによりＩＧＢＴ３はオフ状態となる。

この後、上述したように時刻ｔ６でオフフィルタ１９の出力がＬレベルからＨレベルに変化すると、制御回路４は、図３（ｂ）に示すように、第１オン駆動回路５にＨレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力する。

これにより、ＭＯＳＦＥＴ１３はオフ状態に変化し、ＩＧＢＴ２のゲート端子はフローティング状態となる。この後、時刻ｔ７になると、図３（ｆ）に示すように、オフフィルタ１９から第１オフ駆動回路７にＨレベルの第１ゲートオフ信号Ｓｇ１ｏｆｆが出力される。これにより、第１オフ駆動回路７においては、ＭＯＳＦＥＴ２１がオンしてＩＧＢＴ２のゲートを、抵抗２２を介してグランドレベルに接続するようになる。

ＩＧＢＴ２のゲート電圧Ｖｇ１は、図３（ｉ）に示すように、第１変化率である下降率（ｄｖ／ｄｔ）１で下降していく。途中、ミラー期間で一定のゲート電圧となる期間があり、これを経過するとＩＧＢＴ２のゲート電圧Ｖｇ１は再び低下率（ｄｖ／ｄｔ）１でグランドレベルまで下降する。この場合、低下率（ｄｖ／ｄｔ）１は、低下率（ｄｖ／ｄｔ）２よりも小さく設定されているので、ＩＧＢＴ２のゲート電圧Ｖｇ１はゆっくり低下する。

次に、図４を参照して、ＩＧＢＴ２が故障していてオン時に過電流が流れる場合の動作について説明する。前述同様にして、制御回路４は、図４（Ａ）に示すように、時刻ｔ０で、外部から制御信号Ｓｇが入力されると、ＩＧＢＴ２のゲートをフローティング状態にした後、時刻ｔ１でＩＧＢＴ２をオンさせる。このとき、ＩＧＢＴ２のゲートに電圧が印加されて上昇していくと、コレクタ−エミッタ間に過電流が流れるようになる。この過電流は電流検出抵抗９ａの端子電圧を上昇させて過電流検出回路１０により基準電源２６の電圧を超えると、図４（ｈ）に示すように、コンパレータ２７からＨレベルの過電流検出信号Ｓｘが出力される。過電流検出信号Ｓｘはフィルタ２８により一定時間Ｔｄが経過して時刻ｔｘ２になると、制御回路４に出力される。

この結果、制御回路４は、時刻ｔｘ２でオンフィルタ１５の動作をキャンセルさせ、さらに第１オン駆動回路５にＨレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力する。これにより、第１オン駆動回路５のＭＯＳＦＥＴ１３がオフし、ＩＧＢＴ２のゲートはフローティング状態になる。

この後、ＭＯＳＦＥＴ１３が確実にオフさせてから時刻ｔｘ３で第１オフ駆動回路７にＨレベルの第１ゲートオフ信号Ｓｇｉｏｆｆを出力する。これにより、第１オフ駆動回路７のＭＯＳＦＥＴ２１がオンし、ＩＧＢＴ２のゲートを、抵抗２２を介してグランドレベルに接続する。

この結果、制御回路４は、先にＩＧＢＴ２をオンさせた時点で過電流が検出されると、ＩＧＢＴ３のオン動作をキャンセルするとともに、ＩＧＢＴ２をオフさせることで、過電流が流れてＩＧＢＴ２、３が破壊するのを防止することができる。

次に、ＩＧＢＴ２、３をともにオンさせた状態でＩＧＢＴ２に過電流が流れる場合の動作について説明する。前述同様にして、制御回路４は、時刻ｔ３を経過してＩＧＢＴ２、３がともにオン状態にあるときに、過電流が検出される場合である。図４（Ｂ）に示すように、時刻ｔｘ３で過電流検出回路１０のコンパレータ２７により過電流検出信号Ｓｘが出力されると、フィルタ２８を介してフィルタ時間Ｔｄが経過した時刻ｔｘ４で制御回路４に過電流検出信号Ｓｘ出力される。

制御回路４は、フィルタ２８から過電流検出信号Ｓｘが入力された時点ｔｘ４をオフ制御開始時点として、前述した図３中、時刻ｔ４〜ｔ７以降で実施したオフ制御動作と同様にしてＩＧＢＴ３を先にオフさせ、その後ＩＧＢＴ２をオフさせる。

すなわち、制御回路４は、図４（Ｂ）に示すように、時刻ｔｘ４で、制御信号Ｓｇに代えて過電流検出信号Ｓｘが入力されると、第２オン駆動回路６にＨレベルの第２ゲートオン信号Ｓｇ２ｏｎを与える。これによりＭＯＳＦＥＴ１７はオフし、ＩＧＢＴ３のゲートはフローティング状態に移行する。

次に、制御回路４は、時刻ｔｘ５で、第２オフ駆動回路８にＨレベルの第２ゲートオフ信号Ｓｇ２ｏｆｆを出力し、オフフィルタ１９にＩＧＢＴ２のオフのための駆動信号を出力する。オフフィルタ１９は、所定時間ＴＦｏｆｆが経過した時刻ｔｘ６になると、出力信号がＨレベルになる。オフフィルタ１９は、時刻ｔｘ６から少し時間が経過した時刻ｔｘ７で第１オフ駆動回路７にＨレベルの第１ゲートオフ信号Ｓｇ１ｏｆｆを出力する。

一方、第２オフ駆動回路８は、時刻ｔｘ５で第２ゲートオフ駆動信号Ｓｇ２ｏｆｆが与えられたことで、ＭＯＳＦＥＴ２５がオンし、ＩＧＢＴ３のゲート電荷を放電させる。これにより、ＩＧＢＴ３のゲート電圧Ｖｇ２は、下降率（ｄｖ／ｄｔ）２で下降しオフ状態となる。

この後、上述したように時刻ｔｘ６でオフフィルタ１９の出力がＨレベルに変化すると、制御回路４は、第１オン駆動回路５にＨレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力し、これによってＩＧＢＴ２のゲート端子はフローティング状態となる。時刻ｔｘ７になると、オフフィルタ１９から第１オフ駆動回路７にＨレベルの第１ゲートオフ信号Ｓｇ１ｏｆｆが出力される。これにより、ＩＧＢＴ２のゲートはグランドレベルに接続される。ＩＧＢＴ２のゲート電圧Ｖｇ１は、下降率（ｄｖ／ｄｔ）１で下降し、ミラー期間を経て再び低下率（ｄｖ／ｄｔ）１でグランドレベルまで下降する。これによってＩＧＢＴ２、３はともにオフされる。

このような本実施形態によれば、ＩＧＢＴ２よりもＩＧＢＴ３の電流能力が高いので、ＩＧＢＴ２を先にオンさせ、過電流検出を行った後にＩＧＢＴ３をオンさせる構成としている。同様に、ＩＧＢＴ３を先にオフさせ、後にＩＧＢＴ２をオフさせる構成としている。これにより、ＩＧＢＴ２、３のオン時の過電流や短絡保護を適切に行うことができる。また、ＩＧＢＴ２のオン駆動時に過電流が検出されたときには、大きなサージを発生させることなくＩＧＢＴ２をオフさせることができる。

また、制御信号Ｓｇが与えられると、制御回路４により、ＩＧＢＴ２のゲートにゲート電圧Ｖｇ１の上昇率を小さくして印加して先にオンさせ、オンフィルタ１５により、この後、ＩＧＢＴ３に対してゲート電圧Ｖｇ２の上昇率を大きくして迅速にオンさせる。一般に、並列駆動ではＩＧＢＴ２、３などのパワー素子の特性やスイッチング条件に影響されるが、この実施形態では電流能力の高いパワー素子であるＩＧＢＴ３を先にオフさせることで、テール電流を減らすことが可能であり、スイッチングオフ損失を低減させることが可能である。

この場合、先にオンするＩＧＢＴ２は、コレクタ電圧の上昇率ｄｖ／ｄｔ、コレクタ電流の上昇率ｄｉ／ｄｔが決まり、ノイズ・サージ・ＩＧＢＴの特性の制限により、ゲート電圧の上昇率（ｄｖ／ｄｔ）１を決定する。一方、後にオンするＩＧＢＴ３はコレクタ電圧が安定した後にゲートをオンする設計としており、スイッチングには影響せず、オン電圧を下げてオン損失を下げるためにオンさせる。そのため、ＩＧＢＴ３のゲート電圧の上昇率（ｄｖ／ｄｔ）２は前述の決定要件は考慮する必要がなく、オン電圧を下げるためには、オン指定からできる限り早くオンした方が良い。

こういった設計要件に基づいて、先にオンするＩＧＢＴ２のゲート電圧Ｖｇ１の上昇率（ｄｖ／ｄｔ）１を、後でオンするＩＧＢＴ３のゲート電圧Ｖｇ２の上昇率（ｄｖ／ｄｔ）２よりも小さくすることで上記の効果を得ることができる。

また、同様にして、後にオフするＩＧＢＴ２は、コレクタ電圧の下降率ｄｖ／ｄｔ、コレクタ電流の下降率ｄｉ／ｄｔが決まり、ノイズ・サージ・ＩＧＢＴの特性の制限により、ゲート電圧の下降率（ｄｖ／ｄｔ）１を決定する。一方、先にオフするＩＧＢＴ３はコレクタ電圧が安定した状態でゲートをオフする設計としており、スイッチングには影響せず、テール電流を下げてオフ損失を下げるためにオフさせる。そのため、ＩＧＢＴ３のゲート電圧の下降率（ｄｖ／ｄｔ）２は前述の決定要件は考慮する必要がなく、テール電流を下げるためには、オフ指定からできる限り早くオフした方が良い。

こういった設計要件に基づいて、後にオフするＩＧＢＴ２のゲート電圧Ｖｇ１の下降率（ｄｖ／ｄｔ）１を、先にオフするＩＧＢＴ３のゲート電圧Ｖｇ２の下降率（ｄｖ／ｄｔ）２よりも小さくすることで上記の効果を得ることができる。これによって、並列接続されたＩＧＢＴ２、３を別々にオフさせる場合に、後にオフするＩＧＢＴ２がオフするまでの間のオフ損失を改善することができる。

そして、過電流検出を先にオンするＩＧＢＴ２のみに設けて異常判定を行うので、コストダウンを図るとともに、安全に動作させる設計を担保することが可能である。この理由は、並列接続したＩＧＢＴ２、３を同時にオンさせる構成では、素子バラツキによりどの素子が最も多く電流を流すかわからないため、ＩＧＢＴ２、３のすべてに異常検出回路が必要となるからである。

（第２実施形態）
図５は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路１１ａは、第１オン駆動回路５に代えて第１オン駆動回路５ａを備え、第１オフ駆動回路７に代えて第２オフ駆動回路７ａを備えている。

第１オン駆動回路５ａは、第１ゲートオン信号Ｓｇ１ｏｎを受けるとＩＧＢＴ２のゲートに定電流を流す定電流回路２９を設けている。また、第１オフ駆動回路７ａは、第１ゲートオフ信号Ｓｇ１ｏｆｆを受けるとＩＧＢＴ２のゲート電荷を定電流で放電する定電流回路３０を設けている。

上記構成を採用することにより、ＩＧＢＴ２、３を駆動するときに、先にオンさせるＩＧＢＴ２のゲートには第１オン駆動回路５ａを構成する定電流回路２９により定電流駆動でゲート電圧Ｖｇ１を印加する。また、後でオフするＩＧＢＴ２のゲートは第１オフ駆動回路７を構成する定電流回路３０により定電流駆動でゲート電圧Ｖｇ１を低下させる。これにより、スイッチング損失やノイズの低減を図ることができる。

また、後でオンさせるＩＧＢＴ３のゲートには第２オン駆動回路６により定電圧駆動でゲート電圧Ｖｇ２を印加する。また、先にオフさせるＩＧＢＴ３のゲートは第２オフ駆動回路８により定電圧駆動でゲート電圧Ｖｇ２を低下させる。この場合、ＩＧＢＴ３はコレクタ−エミッタ間電圧が安定した状態でオンオフの動作をさせるので、スイッチング損失やノイズの影響を考慮することなくスイッチング速度を優先した定電圧駆動をすることができる。また、これによって、第２オン駆動回路６および第２オフ駆動回路８は、回路構成が簡単で安価な定電圧回路を用いた構成とすることができる。また、定電圧駆動の方が、ゲート駆動のスイッチング素子のターンオン遅延のみであり、定電流駆動回路より高速で動作させることができる。

（第３実施形態）
図６は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、駆動制御を行う対象となるスイッチング素子は、３個のＩＧＢＴを用いている。第１パワー素子としてＩＧＢＴ２、第２パワー素子としてＩＧＢＴ３ａ、３ｂを設けた構成である。負荷駆動回路１１ｂは、ＩＧＢＴ３ａ、３ｂを、第２オン駆動回路６、第２オフ駆動回路８により同時にオン動作、オフ動作させる構成である。なお、このため、ＩＧＢＴ３ａ、３ｂの各ゲートには、ゲート電流のバランス調整用の入力抵抗３ａｒ、３ｂｒが接続されている。
従って、このような第３実施形態によっても、第１実施形態とほぼ同様の作用効果を得ることができる。

（第４実施形態）
図７および図８は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路１１ｃとして、ＩＧＢＴ２のゲート電圧Ｖｇ１を検出する第１ゲート電圧検出回路３１およびＩＧＢＴ３のゲート電圧Ｖｇ２を検出する第２ゲート電圧検出回路３２を設ける構成としている。

第１ゲート電圧検出回路３１は、コンパレータ３３および基準電源３４から構成される。コンパレータ３３の一方の入力端子にＩＧＢＴ２のゲートが接続され、ゲート電圧Ｖｇ１が入力される。コンパレータ３３の他方の入力端子には基準電源３４が接続され、閾値電圧Ｖｔ１が入力される。閾値電圧Ｖｔ１は、ＩＧＢＴ２のスレッショルド電圧を検出する閾値電圧に設定されている。

第２ゲート電圧検出回路３２は、コンパレータ３５および基準電源３６から構成される。コンパレータ３５の一方の入力端子にＩＧＢＴ３のゲートが接続され、ゲート電圧Ｖｇ２が入力される。コンパレータ３５の他方の入力端子には基準電源３６が接続され、閾値電圧Ｖｔ２が入力される。閾値電圧Ｖｔ２は、ＩＧＢＴ３のミラー電圧より高く、電源電圧より低い電圧を検出する閾値電圧に設定されている。

そして、この実施形態では、第１ゲート電圧検出回路３１、第２ゲート電圧検出回路３２を設け、オンフィルタ１５、オフフィルタ１９の動作を、ＩＧＢＴ２、３のゲート電圧Ｖｇ１、Ｖｇ２がそれぞれ閾値電圧Ｖｔ１、Ｖｔ２に達した時点を起点として行わせるように構成している。

次に、上記構成の作用について図８を参照して説明する。なお、以下の動作説明では、過電流検出回路１０による検出動作と、ＩＧＢＴ２、３のオフ動作については説明を省略しているが、第１実施形態と同様にして実施されるものである。

まず、オン動作について説明する。制御回路４は、図８（ａ）に示すように、時刻ｔ０で、外部から制御信号Ｓｇが入力されると、図８（ｆ）に示すように、第１オフ駆動回路７にＬレベルの第１ゲートオフ信号Ｓｇ１ｏｆｆを与える。このときオフフィルタ１９は機能しないので、ＭＯＳＦＥＴ２１はオフし、ＩＧＢＴ２はフローティング状態に移行する。

次に、制御回路４は、時刻ｔ１で、図８（ｂ）に示すように、第１オン駆動回路５にＬレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力する。第１オン駆動回路５は、ＭＯＳＦＥＴ１３がオンし、ＩＧＢＴ２のゲートに電源ラインＬから抵抗１２を介してゲート電圧が印加される。ＩＧＢＴ２のゲート電圧Ｖｇ１は、図８（ｊ）に示すように、第１変化率である増加率（ｄｖ／ｄｔ）１で上昇していく。

このとき、図８（ｊ）に示すように、ＩＧＢＴ２のゲート電圧Ｖｇ１が上昇して時刻ｔ１ａに閾値電圧Ｖｔ１に達すると、図８（ｈ）に示すように、第１ゲート電圧検出回路３１によりこれが検出され、Ｈレベルのゲート電圧検出信号Ｓｇｘ１が出力される。制御回路４は、これに応じてオンフィルタ１５にＩＧＢＴ３をオンさせるための駆動信号を与える。

オンフィルタ１５は、図８（ｄ）に示すように、時刻ｔ１ａから所定時間ＴＦｏｎが経過した時刻ｔ２までの間、駆動信号を第２オン駆動回路６に出力しないで保持している。
なお、時刻ｔ２までの間は、ＩＧＢＴ２のゲート電圧Ｖｇ１はさらに上昇し、途中、ミラー期間で一定のゲート電圧となる期間があり、これを経過するとＩＧＢＴ２のゲート電圧Ｖｇ１は再び上昇し、一定電圧となる。

これによりＩＧＢＴ２はオン状態となり、コレクタ−エミッタ間に電流が流れるようになる。このとき、ＩＧＢＴ２のコレクタ−エミッタ間の電圧はオン電圧に低下するので、並列接続されたＩＧＢＴ３のコレクタ−エミッタ間の電圧もオン電圧まで下がった状態となっている。

この後、オンフィルタ１５のフィルタ時間ＴＦｏｎが経過する時刻ｔ２までの間に過電流検出信号Ｓｘが入力されない場合には、図８（ｄ）に示すようにオンフィルタ１５の出力信号がＨレベルになる。制御回路４は、図８（ｅ）に示すように、第２オフ駆動回路８にＬレベルの第２ゲートオフ信号Ｓｇ２ｏｆｆを出力してＩＧＢＴ３のゲートをフローティング状態にする。

この後、制御回路４は、図８（ｃ）に示すように、時刻ｔ２から少し時間が経過した時刻ｔ３で第２オン駆動回路６にＬレベルの第２ゲートオン信号Ｓｇ２ｏｎを出力する。これにより、ＩＧＢＴ３はゲート電圧Ｖｇ２が印加される。

ＩＧＢＴ３のゲート電圧Ｖｇ２は、図８（ｊ）に示すように、第２変化率である増加率（ｄｖ／ｄｔ）２で上昇していく。ＩＧＢＴ３のゲート電圧Ｖｇ２は急速に増加してオン状態に移行し、コレクタ−エミッタ間に電流が流れるようになる。このとき、図８（ｋ）に示すように、ＩＧＢＴ３のゲート電圧Ｖｇ２が上昇して閾値電圧Ｖｔ２に達する。すると、図８（ｉ）に示すように、第２ゲート電圧検出回路３２によりこれが検出されてＨレベルのゲート電圧検出信号Ｓｇｘ２が出力される。制御回路４は、これによってＩＧＢＴ３のゲート電圧Ｖｇ２が正常に上昇してオン状態に移行したことを判定することができる。この結果、ＩＧＢＴ２および３の双方に電流が流れるようになり、大電流を供給する状態となる。

次に、オフ動作について説明する。制御回路４は、図８（ａ）に示すように、時刻ｔ４で、外部からＩＧＢＴ２、３をオフさせるためにＬレベルからＨレベルに変化する制御信号Ｓｇが入力される。制御回路４は、図８（ｃ）に示すように、第２オン駆動回路６にＨレベルの第２ゲートオン信号Ｓｇ２ｏｎを与える。このときオンフィルタ１５は機能しないので、第２オン駆動回路６のＭＯＳＦＥＴ１７はオフし、ＩＧＢＴ３は、フローティング状態に移行する。

次に、制御回路４は、ＭＯＳＦＥＴ１７が確実にオフするまでの短い時間を経た時刻ｔ５で、図８（ｅ）に示すように、第２オフ駆動回路８にＨレベルの第２ゲートオフ信号Ｓｇ２ｏｆｆを出力する。これにより、第２オフ駆動回路８のＭＯＳＦＥＴ２５がオンし、ＩＧＢＴ３のゲートを、抵抗２５を介してグランドレベルに接続してゲート電荷を放電させる。ＩＧＢＴ３のゲート電圧Ｖｇ２は、図８（ｋ）に示すように、第２変化率である下降率（ｄｖ／ｄｔ）２で下降していく。

ＩＧＢＴ３のゲート電圧Ｖｇ２が下降し始めるとすぐに、時刻ｔ５ａで閾値電圧Ｖｔ２に達する。すると、図８（ｉ）に示すように、第２ゲート電圧検出回路３２によりこれが検出されてＨレベルのゲート電圧検出信号Ｓｇｘ２が出力される。制御回路４は、これに応じてオフフィルタ１９にＩＧＢＴ２をオフさせるための駆動信号を与える。

オフフィルタ１９は、図８（ｇ）に示すように、時刻ｔ５ａから所定時間ＴＦｏｆｆが経過した時刻ｔ６までの間、駆動信号を第１オフ駆動回路７に出力しないで保持している。なお、時刻ｔ６までの間は、ＩＧＢＴ３のゲート電圧Ｖｇ２はさらに下降してゼロに達する。これによりＩＧＢＴ３はオフ状態となる。

この後、上述したように時刻ｔ６でオフフィルタ１９の出力がＬレベルからＨレベルに変化すると、制御回路４は、図８（ｂ）に示すように、第１オン駆動回路５にＨレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力する。

これにより、ＭＯＳＦＥＴ１３はオフ状態に変化し、ＩＧＢＴ２のゲート端子はフローティング状態となる。この後、時刻ｔ７になると、オフフィルタ１９から第１オフ駆動回路７にＨレベルの第１ゲートオフ信号Ｓｇ１ｏｆｆが出力される。これにより、第１オフ駆動回路７においては、ＭＯＳＦＥＴ２１がオンしてＩＧＢＴ２のゲートを、抵抗２２を介してグランドレベルに接続するようになる。

ＩＧＢＴ２のゲート電圧Ｖｇ１は、図８（ｊ）に示すように、第１変化率である下降率（ｄｖ／ｄｔ）１で下降していく。途中、ミラー期間で一定のゲート電圧となる期間があり、これを経過するとＩＧＢＴ２のゲート電圧Ｖｇ１は再び低下率（ｄｖ／ｄｔ）１でグランドレベルまで下降する。

ＩＧＢＴ２のゲート電圧Ｖｇ１がゼロに近づくと、閾値電圧Ｖｔ１に達する時点ｔ７ａで図８（ｊ）に示すように、第１ゲート電圧検出回路３１によりこれが検出され、Ｈレベルのゲート電圧検出信号Ｓｇｘ１が出力される。制御回路４は、これによってＩＧＢＴ２のゲート電圧Ｖｇ１がオフ状態に移行したことを判定することができる。この結果、ＩＧＢＴ２および３が共にオフ状態に移行する。

このような第４実施形態によれば、第１のゲート電圧検出回路３１を設けてＩＧＢＴ２のゲート電圧Ｖｇ１が第１の閾値電圧Ｖｔ１に達した時点でオンフィルタ１５を動作させる構成とした。また、第２のゲート電圧検出回路３２を設けてＩＧＢＴ３のゲート電圧Ｖｇ２が第２の閾値電圧Ｖｔ２に達した時点でオフフィルタ１９を動作させる構成とした。これにより、駆動回路の動作遅延ばらつきを考慮する必要がなくなり、そのばらつき考慮時間を省くことでフィルタ時間を短縮することが可能となり、損失の低減を図ることができる。

なお、上記実施形態では、オンフィルタ１５を駆動するタイミングを設定する第１ゲート電圧検出回路３１を設け、オフフィルタ１９を駆動するタイミングを設定する第２ゲート電圧検出回路３２を設ける構成とした。しかし、ゲート電圧検出回路３１あるいは３２のいずれか一方だけを設ける構成としてもよい。

また、この実施形態を第２実施形態に適用する場合には、ＩＧＢＴ２を定電流駆動する第１オン駆動回路５ａを採用するので、回路構成上ＩＧＢＴ２のターンオン遅延が長くなる傾向があるため、第１ゲート電圧検出回路３１を設ける構成は特に有効に作用する。

（第５実施形態）
図９および図１０は第５実施形態を示すもので、以下、第４実施形態と異なる部分について説明する。この実施形態では、図９に示すように、負荷駆動回路１１ｄは、第４実施形態の構成からオンフィルタ１５およびオフフィルタ１９を除去した構成である。

このため、オンフィルタ１５の機能を補うべく、第１ゲート電圧検出回路３１の閾値電圧Ｖｔ１を、ＩＧＢＴ２のターンオン時のミラー期間を過ぎた後のゲート電圧に設定している。これにより、ＩＧＢＴ２のターンオン動作で、ゲート電圧Ｖｇ１が上昇する時間を利用して適切なタイミングでＩＧＢＴ３のオンタイミングを設定できる。

また、オフフィルタ１９の機能を補うべく、第２ゲート電圧検出回路３２の閾値電圧Ｖｔ２を、低いゲート電圧に設定している。これにより、ＩＧＢＴ３のオフ時のゲート電圧Ｖｇ２が下降する時間を利用して適切なタイミングでＩＧＢＴ２のオフタイミングを設定できる。

具体的には、図１０に示すように、制御回路４は、時刻ｔ１で、図１０（ｂ）に示すように、第１オン駆動回路５にＬレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力する。これによりＩＧＢＴ２のゲートにゲート電圧が印加され、ゲート電圧Ｖｇ１は、図１０（ｉ）に示すように、第１変化率である増加率（ｄｖ／ｄｔ）１で上昇していく。

ＩＧＢＴ２のゲート電圧Ｖｇ１が上昇してミラー期間を経た後の時刻ｔ２ａで閾値電圧Ｖｔ１に達すると、図１０（ｇ）に示すように、第１ゲート電圧検出回路３１によりこれが検出され、Ｈレベルのゲート電圧検出信号Ｓｇｘ１が出力される。制御回路４は、図１０（ｄ）に示すように、第２オフ駆動回路８にＬレベルの第２ゲートオフ信号Ｓｇ２ｏｆｆを出力してＩＧＢＴ３のゲートをフローティング状態にする。

この後、制御回路４は、図１０（ｃ）に示すように、時刻ｔ２ａから少し時間が経過した時刻ｔ３で第２オン駆動回路６にＬレベルの第２ゲートオン信号Ｓｇ２ｏｎを出力する。これにより、ＩＧＢＴ３はゲート電圧Ｖｇ２が印加される。

ＩＧＢＴ３のゲート電圧Ｖｇ２は、図１０（ｊ）に示すように、第２変化率である増加率（ｄｖ／ｄｔ）２で上昇していく。ＩＧＢＴ３のゲート電圧Ｖｇ２は急速に増加してオン状態に移行し、コレクタ−エミッタ間に電流が流れるようになる。このとき、図１０（ｊ）に示すように、ＩＧＢＴ３のゲート電圧Ｖｇ２が上昇して閾値電圧Ｖｔ２に達する。すると、図１０（ｈ）に示すように、第２ゲート電圧検出回路３２によりこれが検出されてＨレベルのゲート電圧検出信号Ｓｇｘ２が出力される。

次に、オフ動作について説明する。制御回路４は、図１０（ｃ）に示すように、第２オン駆動回路６にＨレベルの第２ゲートオン信号Ｓｇ２ｏｎを与えると、ＭＯＳＦＥＴ１７はオフし、ＩＧＢＴ３は、フローティング状態に移行する。

次に、制御回路４は、ＭＯＳＦＥＴ１７が確実にオフするまでの短い時間を経た時刻ｔ５で、図１０（ｄ）に示すように、第２オフ駆動回路８にＨレベルの第２ゲートオフ信号Ｓｇ２ｏｆｆを出力する。これにより、ＩＧＢＴ３のゲート電圧Ｖｇ２は、図１０（ｊ）に示すように、第２変化率である下降率（ｄｖ／ｄｔ）２で下降していく。

ＩＧＢＴ３のゲート電圧Ｖｇ２が下降してゼロに近づいた時刻ｔ５ａで閾値電圧Ｖｔ２に達する。すると、図１０（ｈ）に示すように、第２ゲート電圧検出回路３２によりこれが検出されてＨレベルのゲート電圧検出信号Ｓｇｘ２が出力される。制御回路４は、これに応じて、図１０（ｂ）に示すように、第１オン駆動回路５にＨレベルの第１ゲートオン信号Ｓｇ１ｏｎを出力し、ＩＧＢＴ２のゲート端子をフローティング状態にする。この後、時刻ｔ６になると、制御回路４から第１オフ駆動回路７にＨレベルの第１ゲートオフ信号Ｓｇ１ｏｆｆが出力される。これにより、ＩＧＢＴ２のゲートは抵抗２２を介してグランドレベルに接続される。

ＩＧＢＴ２のゲート電圧Ｖｇ１は、図１０（ｊ）に示すように、第１変化率である下降率（ｄｖ／ｄｔ）１で下降し、ミラー期間を経て再び低下率（ｄｖ／ｄｔ）１でグランドレベルまで下降する。なお、ＩＧＢＴ２のゲート電圧Ｖｇ１が下降を開始した直後に閾値電圧Ｖｔ１に達する時点ｔ６ａで図１０（ｊ）に示すように、第１ゲート電圧検出回路３１によりこれが検出され、Ｈレベルのゲート電圧検出信号Ｓｇｘ１が出力される。制御回路４は、これによってＩＧＢＴ２のゲート電圧Ｖｇ１がオフ状態に移行したことを判定することができる。この結果、ＩＧＢＴ２および３が共にオフ状態に移行する。

したがって、このような第５実施形態においても、第４実施形態と同様の効果を得ることができ、さらにゲート電圧検出回路３１、３２の閾値電圧Ｖｔ１、Ｖｔ２を変更設定することでオンフィルタ１５、オフフィルタ１９を省略した構成とすることができる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

上記各実施形態では、オンオフの制御をともに行う構成のものを示したが、これに限らず、オン制御あるいはオフ制御の一方だけを設ける構成としても良い。
第２実施形態では、先にオンし、後でオフするＩＧＢＴ２の第１オン駆動回路５および第１オフ駆動回路７に定電流回路２９および３０を設ける構成としたが、ＩＧＢＴ３の第２オン駆動回路６および第２オフ駆動回路８についても定電流回路を用いた構成とすることができる。

第１パワー素子に対するゲート電圧の第１変化率、第２パワー素子に対するゲート電圧の第２変化率は、実施形態では、オン時、オフ時のいずれにおいても同等に設定した場合を示したが、オン時、オフ時で異なる設定とすることができる。この場合、いずれの場合においても、第２変化率が第１変化率よりも大となる関係を満たしていれば良い。

第１パワー素子としてＩＧＢＴ２を１個設けたものを示したが、複数個の第１パワー素子を設けてこれらを同時に駆動することもできる。同様に、第２パワー素子として１個のＩＧＢＴ３あるいは２個のＩＧＢＴ３ａ、３ｂを設けたものを示したが、３個以上の複数個の第２パワー素子を設けてこれらを同時に駆動することもできる。

ゲート駆動パワー素子としてＩＧＢＴを用いる場合を示したが、同じくゲートを有するＭＯＳＦＥＴなどのパワー素子に適用することもできる。
電流検出回路は、第１パワー素子側であるＩＧＢＴ２の電流を検出するように設ける構成を示したが、第２パワー素子側であるＩＧＢＴ３の電流を検出するように設ける構成としても良いし、両方に設ける構成とすることもできる。

なお、電流検出を先にオンするパワー素子と後にオンするパワー素子の両方に設ける場合には、後にオンするパワー素子が複数の場合は、最も能力が高いパワー素子のみに設けることが有効である。これにより、後にオンするパワー素子が複数の場合は、最も能力の高い素子のみに異常検出回路を設けることで、コストダウンを図るとともに、安全に動作させる設計を担保することが可能である。

図面中、１、１１、１１ａ、１１ｂ、１１ｃ、１１ｄは負荷駆動回路、２はＩＧＢＴ（第１パワー素子）、３、３ａ、３ｂはＩＧＢＴ（第２パワー素子）、４は制御回路、５、５ａは第１オン駆動回路、６は第２オン駆動回路、７、７ａは第１オフ駆動回路、８は第２オフ駆動回路、９は電流検出器、９ａは電流検出抵抗、１０は過電流検出回路（電流検出回路）、１５はオンフィルタ、１９はオフフィルタ、２９、３０は定電流回路、３１は第１ゲート電圧検出回路、３２は第２ゲート電圧検出回路である。

Claims (6)

1. 負荷への給電経路に並列に複数個設けられたゲート駆動パワー素子（２、３、３ａ、３ｂ）を駆動する負荷駆動装置であって、
   前記複数個のパワー素子のうちの一つである第１パワー素子（２）をオン駆動する第１オン駆動回路（５、５ａ）と、
   前記複数個のパワー素子のうちの前記第１パワー素子を除いた他の第２パワー素子（３、３ａ、３ｂ）をオン駆動する第２オン駆動回路（６）と、
   少なくとも前記第１パワー素子の電流を検出する電流検出回路（１０）と、
   前記第１オン駆動回路によりゲート電圧を第１変化率で印加して前記第１パワー素子をオンさせ、この後、前記電流検出回路により前記第１パワー素子の過電流が検出されないことを条件として前記第２オン駆動回路によりゲート電圧を前記第１変化率よりも大きい第２変化率で印加して前記第２パワー素子をオンさせるように制御する制御回路（４）と
   を備えた負荷駆動装置。
2. 請求項１に記載の負荷駆動装置において、
   前記第１オン駆動回路（５ａ）は、前記第１パワー素子に対するゲート電圧を定電流駆動により印加するように構成され、
   前記第２オン駆動回路（６）は、前記第２パワー素子に対するゲート電圧を定電圧駆動により印加するように構成された負荷駆動装置。
3. 負荷への給電経路に並列に複数個設けられたゲート駆動パワー素子（２、３、３ａ、３ｂ）を駆動する負荷駆動装置であって、
   前記複数個のパワー素子のうちの一つである第１パワー素子（２）をオフ駆動する第１オフ駆動回路（７、７ａ）と、
   前記複数個のパワー素子のうちの前記第１パワー素子を除いた他の第２パワー素子をオフ駆動する第２オフ駆動回路（８）と、
   少なくとも前記第１パワー素子もしくは第２パワー素子の過電流を検出する検出回路（１０）と、
   前記第１および第２パワー素子をオンさせた状態で、前記検出回路により前記パワー素子の過電流が検出されたとき、あるいはオフ状態に駆動するときには、前記第２オフ駆動回路によりゲート電圧を第１変化率で前記第２パワー素子をオフさせ、この後、前記第１オフ駆動回路によりゲート電圧を前記第１変化率よりも小さい第２変化率で前記第１パワー素子をオフさせるように制御する制御回路（４）と
   を備えた負荷駆動装置。
4. 請求項３に記載の負荷駆動装置において、
   前記第１オフ駆動回路（７ａ）は、前記第１パワー素子に対するゲート電圧を定電流駆動により印加するように構成され、
   前記第２オフ駆動回路（８）は、前記第２パワー素子に対するゲート電圧を定電圧駆動により印加するように構成された負荷駆動装置。
5. 請求項１から４の何れか一項に記載の負荷駆動装置において、
   前記電流検出回路（１０）は、前記第１パワー素子（２）の電流を検出するように設けられている負荷駆動装置。
6. 請求項１から５の何れか一項に記載の負荷駆動装置において、
   前記第１パワー素子（２）は、前記第２パワー素子（３、３ａ、３ｂ）の電流能力よりも低い電流能力である負荷駆動装置。

Images