WO2018186096A1 - ゲート駆動回路及び電源回路 - Google Patents

ゲート駆動回路及び電源回路 Download PDF

Info

Publication number
WO2018186096A1
WO2018186096A1 PCT/JP2018/008626 JP2018008626W WO2018186096A1 WO 2018186096 A1 WO2018186096 A1 WO 2018186096A1 JP 2018008626 W JP2018008626 W JP 2018008626W WO 2018186096 A1 WO2018186096 A1 WO 2018186096A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
circuit
gate
voltage
control circuit
Prior art date
Application number
PCT/JP2018/008626
Other languages
English (en)
French (fr)
Inventor
達哉 廣瀬
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Publication of WO2018186096A1 publication Critical patent/WO2018186096A1/ja
Priority to US16/372,624 priority Critical patent/US10715026B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/344—Active dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a gate drive circuit and a power supply circuit.
  • a power supply circuit having a transformer, a switching transistor, and a power supply control unit is known (see Patent Document 1).
  • the primary coil of the transformer is connected to a power supply terminal that has been smoothed by rectifying the input AC voltage of the AC power supply.
  • the switching transistor has a drain terminal connected to the other terminal of the primary side coil, and a source terminal connected to the ground side power supply terminal via the first resistor for detecting the current value.
  • the power supply control unit is connected to the gate terminal of the switching transistor and controls on / off of the switching transistor at a predetermined oscillation frequency. Further, the power supply control unit receives the voltage of the output unit input to the first feedback unit, and further receives the voltage generated in the first resistor for detecting the current value, and performs switching according to those voltages.
  • the power supply control unit controls the on and off times of the current and voltage flowing in the switching transistor, and switches the operation state of the switching transistor between the clock operation and the constant current operation according to the voltage amplitude from the AC power supply. .
  • an initial startup circuit of a power supply device having a rectifying unit, a switch unit, a transformer unit, a startup unit, a drive unit, an output unit, and a control unit
  • the rectifying unit rectifies the input voltage.
  • the switch unit is switched by applying the output of the rectifying unit.
  • the transformer unit induces the voltage switched by the switch unit from the main winding to the auxiliary winding and the secondary winding.
  • the activation unit is configured between the switch unit and the transformer unit, and activates the switch unit by a distribution unit that distributes a voltage applied via the main winding of the transformer unit.
  • the drive unit receives the voltage from the auxiliary winding of the transformer unit and controls the switch unit.
  • the output unit rectifies the output from the secondary winding of the transformer unit to generate a smoothed output voltage, and senses the output voltage.
  • the control unit inputs a signal sensed by the output unit and switches the switch unit.
  • Patent Document 1 a flip-flop generates a gate voltage of a transistor.
  • Patent Document 2 a control unit generates a gate voltage of a transistor. However, they are difficult to generate an appropriate gate voltage.
  • an object of the present invention is to provide a gate driving circuit and a power supply circuit capable of separately controlling the rising and falling of the gate voltage.
  • the gate drive circuit includes: a first transistor; a first control circuit that transitions a gate voltage of the first transistor from a low level to a high level; and a gate voltage of the first transistor from a high level to a low level.
  • a second control circuit for transition, and the first control circuit and the second control circuit are connected in parallel to the gate of the first transistor.
  • the rise and fall of the gate voltage can be controlled separately.
  • FIG. 1 is a diagram illustrating a configuration example of a power supply circuit according to the first embodiment.
  • FIG. 2 is a diagram illustrating a configuration example of a transformer.
  • FIG. 3A is a conceptual diagram showing a configuration example of the primary side control IC
  • FIG. 3B is a voltage waveform diagram for explaining the operation of the primary side control IC.
  • FIG. 4 is a diagram illustrating the gate voltage.
  • FIG. 5 is a diagram illustrating a configuration example of the waveform shaping circuit.
  • FIG. 6 is a diagram illustrating a configuration example of the secondary side control IC.
  • FIG. 7 is a waveform diagram for explaining the operation of the secondary side control IC.
  • FIG. 8 is a diagram illustrating a configuration example of the power supply circuit according to the second embodiment.
  • FIG. 9 is a diagram illustrating a functional configuration example of the power supply circuit according to the first embodiment.
  • FIG. 1 is a diagram illustrating a configuration example of the power supply circuit according to the first embodiment
  • FIG. 9 is a diagram illustrating a functional configuration example of the power supply circuit according to the first embodiment.
  • the power supply circuit according to the present embodiment is a flyback alternating current (AC) / direct current (DC) switching power supply circuit, which converts, for example, an AC voltage of 100 V into a DC voltage of 5 V.
  • the AC power source 101 corresponds to the AC power source 501 in FIG. 9 and is a commercial power source such as a household outlet, and supplies an AC voltage of 100 V or 240 V, for example.
  • the alternating voltage is, for example, 50 Hz or 60 Hz.
  • a series connection circuit of the resistor R45 and the inductor L9 is connected between the first terminal of the AC power supply 101 and the anode of the diode D3.
  • Inductor L8 is connected between the second terminal of AC power supply 101 and the anode of diode D4.
  • the resistor R45 and the inductors L8 and L9 correspond to the AC filter 502 in FIG. 9, and are a filter circuit for removing noise and a waveform shaping circuit for removing harmonic components.
  • the resistor R45 is also a fuse circuit that is disconnected when a large current flows.
  • the diode D5 has an anode connected to the reference potential node and a cathode connected to the anode of the diode D3.
  • the reference potential node is, for example, a ground potential node.
  • the cathode of the diode D3 is connected to the anode of the thyristor SCR.
  • the diode D6 has an anode connected to the reference potential node and a cathode connected to the anode of the diode D4.
  • the cathode of the diode D4 is connected to the anode of the thyristor SCR.
  • the diodes D3 to D6 are full-wave rectification circuits, which full-wave rectify the AC voltage and output the full-wave rectified voltage to the anode of the thyristor SCR.
  • the diodes D3 to D6 correspond to the smoothing circuit 503 in FIG.
  • the resistor R48 is connected between the anode and the cathode of the thyristor SCR.
  • the gate of the thyristor SCR is connected to the node 122.
  • the thyristor SCR is turned on / off according to the voltage of the node 122.
  • the capacitor C1 is connected between the cathode of the thyristor SCR and the reference potential node.
  • the inductor L4 is connected between the cathode of the thyristor SCR and the node 121.
  • the capacitor C7 is connected between the node 121 and the reference potential node.
  • the capacitors C1 and C7 and the inductor L4 correspond to the switching noise removal filter 505 in FIG. 9 and remove switching noise.
  • the voltage divider circuit 106 corresponds to the start / stop circuit 509 of the first switch drive circuit in FIG. 9 and includes resistors R2, R6, and R7.
  • Resistor R 2 is connected between nodes 121 and 122.
  • Resistor R 6 is connected between nodes 122 and 123.
  • Resistor R7 is connected between node 123 and the reference potential node.
  • a voltage obtained by dividing the voltage of the node 121 is output from the nodes 122 and 123.
  • the thyristor SCR When charges are accumulated in the capacitors C1 and C7, the voltage at the node 122 rises and the thyristor SCR is turned on. After the power supply circuit is activated, the thyristor SCR is turned on, and a current flows through the thyristor SCR having a low on resistance.
  • the transformer 113 corresponds to the transformer 506 in FIG. 9 and includes a primary winding L1, a secondary winding L2, a secondary winding (auxiliary winding) L3, and a secondary winding (auxiliary winding) L7. And a core 117.
  • the primary winding L1, the secondary winding L2, the secondary winding L3, and the secondary winding L7 are wound around the core 117.
  • the black dots shown in the primary winding L1, the secondary winding L2, the secondary winding L3, and the secondary winding L7 are marks indicating the start of winding of the winding.
  • the winding start of the primary winding L1 is the lower side, and the winding start of the secondary windings L2, L3 and L7 is the upper side.
  • the number of turns of the primary winding L1 is 100
  • the number of turns of the secondary winding L2 is 10
  • the number of turns of the secondary windings L3 and L7 is 7.
  • the primary winding L1 is connected between the node 121 and the drain of the transistor 111.
  • the transistor 111 corresponds to the first switch 514 in FIG. 9 and is, for example, a high electron mobility transistor (HEMT: High Electron Mobility Transistor) of gallium nitride (GaN).
  • HEMT High Electron Mobility Transistor
  • the HEMT has advantages of high breakdown voltage and high speed switching.
  • the diode D51 has an anode connected to the source of the transistor 111 and a cathode connected to the drain of the transistor 111.
  • the resistor R1 corresponds to the first switch current detection circuit 515 in FIG. 9, and is connected between the source of the transistor 111 and the reference potential node.
  • Secondary winding L3 is connected between the anode of diode D1 and the reference potential node.
  • the cathode of the diode D1 is connected to the node 122.
  • the diode D1 is connected in series with the secondary winding L3.
  • the capacitor C2 is connected between the node 122 and the reference potential node.
  • the node 122 is connected to the power supply terminal VCC of the primary side control IC (integrated circuit) 102a.
  • the secondary winding L7 is connected between the anode of the diode D13 and the reference potential node.
  • the capacitor C3 is connected between the cathode of the diode D13 and the reference potential node.
  • the resistor R5 is connected between the cathode of the diode D13 and the collector of the phototransistor 116.
  • the primary side control IC 102a is a drive circuit corresponding to the first switch drive circuit 512 of FIG. 9, and the frequency of the AC power supply 101 with respect to the gate of the transistor 111 via the waveform shaping and protection circuit 104.
  • a pulse having a frequency higher than (50 Hz or 60 Hz) is output.
  • the transistor 111 repeats an on state and an off state alternately.
  • the transistor 111 is turned on, a current flows through the primary winding L1, a magnetic flux is generated, the core 117 is magnetized, and energy is accumulated in the core 117.
  • the transistor 111 is turned off, the energy stored in the core 117 is released, and the secondary windings L2, L3, and L7 output power.
  • the secondary winding L2 is connected between the output terminal 114 and the cathode of the diode D12.
  • the anode of the diode D12 is connected to the reference potential node.
  • the diode D12 corresponds to the second protection circuit 522 for the second switch in FIG.
  • the output terminal 114 corresponds to the output terminal 524 in FIG.
  • the capacitor C8 is connected between the output terminal 114 and the reference potential node.
  • a pulse voltage is generated in the secondary winding L2, the capacitor C8 smoothes the pulse voltage, and a DC voltage is applied to the output terminal 114.
  • a pulse voltage is generated in the secondary winding L3, the capacitor C2 smoothes the pulse voltage, and a DC voltage is applied to the node 122.
  • a pulse voltage is generated in the secondary winding L7, the capacitor C3 smoothes the pulse voltage, and a DC voltage is applied to the collector of the phototransistor 116.
  • the node 121 is about 141 V
  • a pulse voltage of 30 to 40 V is generated in the secondary winding L2
  • 8 to 11 V is generated in the secondary windings L3 and L7.
  • the pulse voltage is generated.
  • the target voltage of the output terminal 114 is a DC voltage of 5V.
  • a transistor 112 is provided in order to reduce a loss due to a voltage drop of the diode D12.
  • the transistor 112 is, for example, a gallium nitride (GaN) high electron mobility transistor (HEMT), and has a drain connected to the cathode of the diode D12 and a source connected to the anode of the diode D12. That is, the transistor 112 is connected in parallel to the diode D12.
  • the transistor 112 corresponds to the second switch 521 in FIG.
  • the anode of the Zener diode D7a is connected to the drain of the transistor 112.
  • the resistor R12a is connected between the cathode of the Zener diode D7a and the power supply terminal VDD of the secondary side control IC 103a.
  • the capacitor C9a is connected between the power supply terminal VDD of the secondary side control IC 103a and the reference potential node.
  • the ground terminal GND of the secondary side control IC 103a is connected to the reference potential node. Thereby, the power supply voltage is applied to the power supply terminal VDD of the secondary side control IC 103a.
  • the Zener diode D7a, the resistor R12a, and the capacitor C9a correspond to the second switch drive circuit power supply circuit 518 in FIG.
  • the resistor R11a corresponds to the transformer voltage detection circuit 517 of FIG. 9, and is connected between the drain of the transistor 112 and the detection terminal VDS of the secondary side control IC 103a.
  • the secondary side control IC 103a corresponds to the second switch driving circuit 519 of FIG. 9, and outputs a high level from the output terminal GATE when the voltage corresponding to the current flowing through the detection terminal VDS becomes higher than the threshold value, and the detection terminal When the voltage corresponding to the current flowing through the VDS becomes lower than the threshold value, a low level is output from the output terminal GATE.
  • the secondary side control IC 103a outputs a high level from the output terminal GATE when the drain voltage of the transistor 112 becomes higher than the threshold value, and outputs a low level from the output terminal GATE when the drain current of the transistor 112 becomes zero. Output.
  • the output terminal GATE of the secondary side control IC 103a outputs a pulse voltage to the gate of the transistor 112 via the waveform shaping circuit 105a, the diode D9, and the protection circuit 119.
  • the waveform shaping circuit 105a, the diode D9, and the protection circuit 119 correspond to the second protection first protection circuit 520 in FIG.
  • the waveform shaping circuit 105a is connected between the output terminal GATE of the secondary side control IC 103a and the anode of the diode D9.
  • the cathode of the diode D9 is connected to the gate of the transistor 112.
  • the protection circuit 119 is connected to the cathode of the diode D9.
  • the protection circuit 119 includes diodes D26 and D27 and a capacitor C26.
  • the diode D26 has an anode connected to the gate of the transistor 112 and a cathode connected to the anode of the diode D27.
  • the capacitor C26 is connected between the cathode of the diode D27 and the reference potential node.
  • the waveform shaping circuit 105a includes a diode D31a, resistors R31a and R32a, and capacitors C31a and C32a.
  • the anode of the diode D31a is connected to the output terminal GATE of the secondary control IC 103a.
  • the resistor R31a is connected between the cathode of the diode D31a and the anode of the diode D9.
  • the capacitor C31a is connected between the output terminal GATE of the secondary side control IC 103a and the anode of the diode D9.
  • the capacitor C32a is connected between the anode of the diode D9 and the reference potential node.
  • the resistor R32a is connected in parallel to the capacitor C32a.
  • a current flows from the output terminal GATE of the secondary side control IC 103a toward the gate of the transistor 112. That is, the current flows through the diode D9 when the gate voltage of the transistor 112 rises, and does not flow when the gate voltage of the transistor 112 falls.
  • the secondary control IC 103a has a function of transitioning the gate voltage of the transistor 112 from the low level to the high level.
  • the waveform shaping circuit 105a sharply shapes the rising edge of the gate voltage output from the secondary side control IC 103a in order to turn on the transistor 112 at high speed. That is, the waveform shaping circuit 105a sharply shapes the rising edge 401 of the gate voltage of the transistor 112 as shown in FIG.
  • the protection circuit 119 suppresses the overshoot 403 of the gate voltage output from the secondary side control IC 103a as shown in FIG. 4 in order to protect the transistor 112.
  • the anode of the Zener diode D7b is connected to the drain of the transistor 112.
  • the resistor R12b is connected between the cathode of the Zener diode D7b and the power supply terminal VDD of the secondary side control IC 103b.
  • the capacitor C9b is connected between the power supply terminal VDD of the secondary control IC 103b and the reference potential node.
  • the ground terminal GND of the secondary side control IC 103b is connected to the reference potential node.
  • the power supply voltage is applied to the power supply terminal VDD of the secondary side control IC 103b.
  • the Zener diode D7b, the resistor R12b, and the capacitor C9b correspond to the second switch drive circuit power supply circuit 518 in FIG.
  • the resistor R11b corresponds to the transformer voltage detection circuit 517 in FIG. 9, and is connected between the drain of the transistor 112 and the detection terminal VDS of the secondary side control IC 103b.
  • the secondary side control IC 103b corresponds to the second switch drive circuit 519 in FIG. 9, and outputs a high level from the output terminal GATE when the voltage corresponding to the current flowing through the detection terminal VDS becomes higher than the threshold value. When the voltage corresponding to the current flowing through the VDS becomes lower than the threshold value, a low level is output from the output terminal GATE.
  • the secondary side control IC 103a outputs a high level from the output terminal GATE when the drain voltage of the transistor 112 becomes higher than the threshold value, and outputs a low level from the output terminal GATE when the drain current of the transistor 112 becomes zero. Output.
  • the output terminal GATE of the secondary side control IC 103b outputs a pulse voltage to the gate of the transistor 112 via the waveform shaping circuit 105b and the diode D11.
  • the waveform shaping circuit 105b and the diode D11 correspond to the second switch first protection circuit 520 in FIG.
  • the waveform shaping circuit 105b is connected between the output terminal GATE of the secondary control IC 103b and the cathode of the diode D11.
  • the anode of the diode D11 is connected to the gate of the transistor 112.
  • the waveform shaping circuit 105b includes a diode D31b, resistors R31b and R32b, and capacitors C31b and C32b.
  • the cathode of the diode D31b is connected to the output terminal GATE of the secondary side control IC 103b.
  • the resistor R31b is connected between the anode of the diode D31b and the cathode of the diode D11.
  • the capacitor C31b is connected between the output terminal GATE of the secondary side control IC 103b and the cathode of the diode D11.
  • the capacitor C32b is connected between the cathode of the diode D11 and the reference potential node.
  • the resistor R32b is connected in parallel to the capacitor C32b.
  • the diode D11 a current flows from the gate of the transistor 112 toward the output terminal GATE of the secondary side control IC 103b. That is, in the diode D11, no current flows when the gate voltage of the transistor 112 rises, and a current flows when the gate voltage of the transistor 112 falls.
  • the secondary control IC 103b has a function of transitioning the gate voltage of the transistor 112 from a high level to a low level.
  • the waveform shaping circuit 105b sharply shapes the falling edge of the gate voltage output from the secondary control IC 103b in order to turn off the transistor 112 at high speed. That is, the waveform shaping circuit 105b sharply shapes the falling edge 402 of the gate voltage of the transistor 112 as shown in FIG.
  • the secondary control IC 103a is provided with a protection circuit 119 for suppressing an overshoot 403 (FIG. 4) when the gate voltage of the transistor 112 rises.
  • the secondary side control IC 103b is not provided with a protection circuit for suppressing the undershoot 404 (FIG. 4) when the gate voltage of the transistor 112 falls.
  • the protection circuit 119 preferably suppresses the overshoot 403 in order to protect the transistor 112.
  • the transistor 112 is a HEMT, the threshold voltage of the transistor 112 is low. Therefore, in order to reliably turn off the transistor 112, it is preferable not to suppress the undershoot 404.
  • the secondary side control IC 103a is provided with a waveform shaping circuit 105a for shaping the rising edge 401 (FIG. 4) of the gate voltage of the transistor 112.
  • the secondary control IC 103b is provided with a waveform shaping circuit 105b for shaping the falling edge 402 (FIG. 4) of the gate voltage of the transistor 112. Since the rising edge 401 and the falling edge 402 have different shapes, the circuit constants of the waveform shaping circuits 105a and 105b are different. The reason will be described below.
  • the transistor 112 When the transistor 112 is in the on state, the voltage between the drain and the source becomes low, and the gate capacitance becomes small. On the other hand, in the transistor 112, the voltage between the drain and the source becomes high and the gate capacitance becomes large in the transistor 112.
  • the shapes of the rising edge 401 and the falling edge 402 of the gate voltage of the transistor 112 are different from each other due to the parasitic inductor. Further, since the gate capacitance is different between the on state and the off state of the transistor 112, ringing due to resonance at the rising edge 401 is different from ringing due to resonance at the falling edge 402.
  • the waveform shaping circuit 105a that shapes the rising edge 401 and the waveform shaping circuit 105b that shapes the falling edge 402 have different circuit constants.
  • the waveform shaping circuit 105 a performs waveform shaping suitable for the rising edge 401.
  • the waveform shaping circuit 105 b performs waveform shaping suitable for the falling edge 402.
  • Secondary control ICs 103a and 103b are connected in parallel to the gate of transistor 112. Further, the secondary side control ICs 103a and 103b both generate a gate voltage in synchronization with the drain voltage of the transistor 112 based on the detection terminal VDS. Thereby, the gate voltages generated by the secondary control ICs 103a and 103b are synchronized with each other.
  • the gate voltage is generated using the two secondary control ICs 103a and 103b has been described.
  • diodes D9 and D11, a waveform shaping circuit 105a, and a protection circuit 119 are provided between one secondary control IC and the gate of the transistor 112.
  • the secondary side control IC generates both the rising edge 401 and the falling edge 402 of the gate voltage.
  • the protection circuit 119 has a problem of suppressing not only the overshoot 403 of the gate voltage but also the undershoot 404. Since the waveform shaping circuit 105 a shapes both the rising edge 401 and the falling edge 402 of the gate voltage with the same circuit constant, there is a problem in that the rising edge 401 and the falling edge 402 have different slopes.
  • the overshoot 403 can be suppressed and the undershoot 404 can be left.
  • the waveform shaping circuit 105 a can perform waveform shaping suitable for the rising edge 401
  • the waveform shaping circuit 105 b can perform waveform shaping suitable for the falling edge 402.
  • FIG. 6 is a diagram showing a configuration example of the secondary side control IC 103a
  • FIG. 7 is a waveform diagram for explaining the operation of the secondary side control IC 103a.
  • the secondary side control IC 103b also has the same configuration as the secondary side control IC 103a.
  • the configuration of the secondary control IC 103a will be described as an example.
  • the secondary side control IC 103 a includes a current detector 601, a comparator 602, an internal power supply generation unit 603, and an amplifier 604.
  • the voltage V2C indicates the drain voltage of the transistor 112.
  • the zener diode D7a, the resistor R12a, and the capacitor C9a in FIG. 1 smooth the voltage V2C and output a DC voltage including a ripple voltage to the power supply terminal VDD of the secondary side control IC 103a.
  • the internal power supply generation unit 603 includes a differential amplifier 619, a DC power supply 620, a transistor 621, and resistors 622 and 623, and generates an internal power supply voltage based on the DC voltage of the power supply terminal VDD.
  • the current detector 601 includes variable resistors 611 and 612, a differential amplifier 615, and current sources 613 and 614.
  • the differential amplifier 615 amplifies a voltage corresponding to the current flowing through the detection terminal VDS.
  • the comparator 602 includes a comparator 616, a DC power supply 617, and a resistor 618.
  • the comparator 616 outputs a high level when the output voltage of the differential amplifier 615 is higher than the reference voltage of the DC power supply 617, and outputs a low level when the output voltage of the differential amplifier 615 is lower than the reference voltage of the DC power supply 617. Output level.
  • the amplifier 604 amplifies the output voltage of the comparator 602 and outputs it to the output terminal GATE.
  • the current IDS in FIG. 7 is a current that flows from the drain to the source of the transistor 112.
  • the transistor 112 is turned on, the current IDS flows, and the current IDS attenuates with time.
  • the current IDS becomes 0, the voltage at the non-inverting input terminal of the differential amplifier 615 becomes 0 and the output terminal GATE becomes low level.
  • the secondary side control IC 103a outputs a high level from the output terminal GATE when the drain voltage V2C of the transistor 112 becomes higher than the threshold value, and outputs a low level from the output terminal GATE when the drain current IDS of the transistor 112 becomes zero. Output level.
  • the transistor 112 is turned on when the gate becomes high level and turned off when the gate becomes low level. When the transistor 112 is turned on, loss due to the diode D12 can be reduced.
  • the snubber circuit 108 is a protection circuit that is connected between the output terminal 114 and the drain of the transistor 112 and suppresses a spike voltage (400 V to 1 kV) when the transistor 112 is switched.
  • the snubber circuit 108 corresponds to the second surge voltage prevention circuit 516 in FIG. 9 and includes a capacitor C6, a resistor R17, and a diode D10.
  • the capacitor C6 is connected between the output terminal 114 and the cathode of the diode D10.
  • the resistor R17 is connected in parallel with the capacitor C6.
  • the anode of the diode D10 is connected to the drain of the transistor 112.
  • the capacitor C6 is charged so as to absorb the spike voltage (high voltage) when the transistor 112 is switched. In the off period of the transistor 112, the capacitor C6 is discharged to the resistor R17.
  • the bias circuit 118 is connected between the output terminal 114 and the photocoupler 109.
  • the photocoupler 109 includes a light emitting diode 115 and a phototransistor 116.
  • the emitter of the phototransistor 116 is connected to the reference potential node.
  • the resistor R5 is connected between the cathode of the diode D13 and the collector of the phototransistor 116.
  • the bias circuit 118 and the photocoupler 109 correspond to the feedback circuit 523 in FIG.
  • Zener diode 110 is a voltage reference circuit, and has an anode connected to a reference potential node.
  • the resistor R3 is connected between the output terminal 114 and the node 131.
  • the resistor R10 is connected between the node 131 and the reference terminal of the Zener diode 110.
  • the resistor R4 is connected between the reference terminal of the Zener diode 110 and the reference potential node.
  • the resistor R20 is connected between the output terminal 114 and the anode of the light emitting diode 115.
  • the resistor R18 is connected between the anode and the cathode of the light emitting diode 115.
  • the resistor R19 is connected between the cathode of the light emitting diode 115 and the cathode of the Zener diode 110.
  • a series connection circuit of the capacitor C12 and the resistor R21 is connected between the cathode of the Zener diode 110 and the node 131.
  • the primary-side control IC 102a reduces the duty ratio of the gate pulse of the transistor 111.
  • the duty ratio of the gate pulse is the ratio of the high level period of the gate pulse to the period of the gate pulse. Specifically, when the voltage of the output terminal 114 is higher than the target voltage 5V, the primary side control IC 102a decreases the duty ratio of the gate pulse of the transistor 111. As a result, the voltage at the output terminal 114 drops.
  • the primary-side control IC 102a increases the duty ratio of the gate pulse of the transistor 111. Specifically, when the voltage at the output terminal 114 is lower than the target voltage 5V, the primary side control IC 102a increases the duty ratio of the gate pulse of the transistor 111. Thereby, the voltage of the output terminal 114 rises. The voltage of the output terminal 114 maintains a constant value of the target voltage 5V.
  • the power supply terminal VCC of the primary side control IC 102a is connected to the node 122.
  • the secondary winding L3 does not output power
  • current flows from the node 121 to the capacitor C2 via the resistor R2, and the capacitor C2 is charged.
  • the capacitor C2 supplies a power supply voltage to the power supply terminal VCC of the primary side control IC 102a, and the primary side control IC 102a becomes operable.
  • the secondary winding L3 After starting the power supply circuit, the secondary winding L3 outputs electric power, a current flows from the secondary winding L3 through the diode D1 to the capacitor C2, and the capacitor C2 is charged.
  • the capacitor C2 supplies a power supply voltage to the power supply terminal VCC of the primary side control IC 102a, and the primary side control IC 102a becomes operable.
  • the resistor R2, the secondary winding L3, the diode D1, and the capacitor C2 correspond to the first switch bias supply circuit 508 in FIG.
  • the enable terminal EN of the primary side control IC 102a is connected to the node 123.
  • the resistor R8 corresponds to the first switch clock frequency determining circuit 511 in FIG. 9 and is connected between the frequency control terminal FR of the primary side control IC 102a and the reference potential node.
  • the Zener diode D8 has an anode connected to the current feedback terminal IFB of the primary side control IC 102a and a cathode connected to the collector of the phototransistor 116.
  • the waveform shaping and protection circuit 104 corresponds to the first switch protection circuit 513 in FIG. 9 and has the same configuration as the diodes D9 and D11, the waveform shaping 105a, and the protection circuit 119.
  • the waveform shaping and protection circuit 104 is connected between the output terminal GATE of the primary side control IC 102 a and the gate of the transistor 111.
  • the current detection terminal IS of the primary side control IC 102 a is connected to the source of the transistor 111.
  • the ground terminal GND of the primary side control IC 102a is connected to the reference potential node.
  • the first switch drive circuit external clock supply circuit 510 supplies a clock signal to the first switch drive circuit 512.
  • FIG. 3A is a conceptual diagram showing a configuration example of the primary side control IC 102a
  • FIG. 3B is a voltage waveform diagram for explaining the operation of the primary side control IC 102a
  • the primary side control IC 102 a includes an oscillation circuit 301, a current-voltage conversion circuit 302, a comparator 303, and a pulse width modulation (PWM) circuit 304.
  • the oscillation circuit 301 is connected to the resistor R8 via the frequency control terminal FR, and generates a ramp wave voltage (sawtooth voltage) 311 having a frequency corresponding to the value of the resistor R8.
  • the resistor R8 is a resistor provided outside the primary side control IC 102a. By changing the resistor R8, the frequency of the ramp voltage 311 generated by the oscillation circuit 301 can be changed.
  • the transistor 111 when the transistor 111 is a HEMT, the transistor 111 operates at a high speed, so that the frequency of the ramp voltage 311 can be increased by the resistor R8.
  • the transistor 111 is a MOS field effect transistor, the transistor 111 operates at a low speed, so that the frequency of the ramp wave voltage 311 can be lowered by the resistor R8.
  • the current-voltage conversion circuit 302 converts the current flowing through the phototransistor 116 through the Zener diode D8 into a voltage 312.
  • the comparator 303 outputs a high level when the ramp wave voltage 311 is higher than the voltage 312, and outputs a low level when the ramp wave voltage 311 is lower than the voltage 312.
  • the PWM circuit 304 is enabled when the voltage of the enable terminal EN is higher than the threshold value, and outputs a gate pulse with a duty ratio corresponding to the output pulse of the comparator 303 from the output terminal GATE. Further, when the PWM circuit 304 detects an overcurrent of the transistor 111 based on the current detection terminal IS, the PWM circuit 304 stops its operation.
  • the output terminal GATE outputs the gate pulse to the gate of the transistor 111 via the waveform shaping and protection circuit 104.
  • the transistor 111 is turned on when the gate pulse is at a high level and turned off when the gate pulse is at a low level.
  • the low level period of the output pulse of the comparator 303 corresponds to the on period of the transistor 111.
  • the high level period of the output pulse of the comparator 303 corresponds to the off period of the transistor 111.
  • the PWM circuit 304 makes the frequency of the gate pulse constant and controls the duty ratio of the gate pulse. Specifically, the PWM circuit 304 increases the duty ratio of the gate pulse as the low level period of the output pulse of the comparator 303 is longer, and the shorter the low level period of the output pulse of the comparator 303 is, the shorter the gate pulse is. Reduce the duty ratio.
  • the primary-side control IC 102a reduces the duty ratio of the gate pulse of the transistor 111 when the voltage at the output terminal 114 is higher than the target voltage 5V. As a result, the voltage at the output terminal 114 drops. Further, when the voltage at the output terminal 114 is lower than the target voltage 5V, the primary side control IC 102a increases the duty ratio of the gate pulse of the transistor 111. Thereby, the voltage of the output terminal 114 rises. The voltage of the output terminal 114 becomes a constant value of the target voltage 5V. A load is connected to the output terminal 114. The power supply circuit can supply a DC power supply voltage of 5 V to the load.
  • the primary side control IC that does not have the frequency control terminal FR will be described as the primary side control IC 102a.
  • the oscillation frequency of the oscillation circuit is fixed (for example, a low frequency of 50 kHz), and even if the MOS field effect transistor can be driven, the HEMT cannot be driven at high speed.
  • a high-speed transistor such as HEMT is used as the transistor 111, it is necessary to provide a primary side control IC 102a having a frequency control terminal FR as in this embodiment. Since the primary side control IC 102a can generate a high-frequency gate pulse by the resistor R8, the transistor 111 can be switched at high speed.
  • the transistors 111 and 112 are preferably high-speed transistors such as HEMT, and the higher the maximum oscillation frequency fmax at which the power amplification factor is 1, and the higher the cut-off frequency ft at which the current amplification factor is 1, the more preferable. Specifically, it is preferable to set the frequency to be 7 or more times higher than the frequency to be switched (a frequency component that can substantially reproduce a rectangular wave).
  • the transistors 111 and 112 preferably have a maximum oscillation frequency fmax at which the power amplification factor is 1 and a cutoff frequency ft at which the current amplification factor is 1 at 10 MHz or more.
  • the power supply voltage is supplied to the power supply terminal VCC of the primary side control IC 102a at the start and after the start. Can be supplied.
  • the primary side control IC 102a can be enabled by connecting the voltage dividing resistor 106 to the enable terminal EN of the primary side control IC 102a.
  • the snubber circuit 107 is a protection circuit that is connected between the node 121 and the drain of the transistor 111 and suppresses a spike voltage (400 V to 1 kV) when the transistor 111 is switched.
  • the snubber circuit 107 corresponds to the first surge voltage prevention circuit 507 of FIG. 9, and includes a capacitor C5, a resistor R9, and a Zener diode D2.
  • the capacitor C5 is connected between the node 121 and the cathode of the Zener diode D2.
  • the resistor R9 is connected in parallel with the capacitor C5.
  • the anode of the Zener diode D2 is connected to the drain of the transistor 111.
  • the capacitor C5 is charged so as to absorb a spike voltage (high voltage) when the transistor 111 is switched. In the off period of the transistor 111, the capacitor C5 is discharged to the resistor R9.
  • the rise and fall of the gate voltage of the transistor 112 can be controlled separately.
  • the overshoot 403 can be suppressed and the undershoot 404 can be left.
  • the waveform shaping circuit 105 a can perform waveform shaping suitable for the rising edge 401
  • the waveform shaping circuit 105 b can perform waveform shaping suitable for the falling edge 402.
  • FIG. 8 is a diagram illustrating a configuration example of the power supply circuit according to the second embodiment.
  • the power supply circuit of FIG. 8 is obtained by adding a primary side control IC 102b, waveform shaping circuits 801a and 801b, a protection circuit 802, and an external clock generation circuit 803 to the power supply circuit of FIG.
  • the external clock generation circuit 803 generates a clock signal and supplies the clock signal to the clock terminals CLK of the primary side control ICs 102a and 102b.
  • the output terminal GATE of the primary side control IC 102a outputs a pulse voltage to the gate of the transistor 111 via the waveform shaping circuit 801a, the diode D41, and the protection circuit 802.
  • the waveform shaping circuit 801a has the same configuration as the waveform shaping circuit 105a, and is connected between the output terminal GATE of the primary side control IC 102a and the anode of the diode D41.
  • the cathode of the diode D41 is connected to the gate of the transistor 111.
  • the protection circuit 802 has the same configuration as the protection circuit 119 and is connected to the cathode of the diode D41.
  • a current flows from the output terminal GATE of the primary side control IC 102a toward the gate of the transistor 111. That is, in the diode D41, a current flows when the gate voltage of the transistor 111 rises, and no current flows when the gate voltage of the transistor 111 falls.
  • the primary side control IC 102a has a function of transitioning the gate voltage of the transistor 111 from the low level to the high level.
  • the waveform shaping circuit 801a sharply shapes the rising edge of the gate voltage output from the primary side control IC 102a in order to turn on the transistor 111 at high speed. That is, the waveform shaping circuit 801a sharply shapes the rising edge 401 of the gate voltage of the transistor 111 as shown in FIG.
  • the protection circuit 802 suppresses the overshoot 403 of the gate voltage output from the primary side control IC 102a as shown in FIG.
  • the primary side control IC 102b has the same configuration and performs the same operation as the primary side control IC 102a.
  • the diode D17 has an anode connected to the anode of the diode D1 and a cathode connected to the node 122.
  • the capacitor C15 is connected between the cathode of the diode D17 and the reference potential node.
  • the power supply terminal VCC of the primary side control IC 102b is connected to the node 122 and receives the supply of the power supply voltage similarly to the power supply terminal VCC of the primary side control IC 102a.
  • the resistor R13 is connected between the node 122 and the enable terminal EN of the primary side control IC 102b.
  • the resistor R22 is connected between the enable terminal EN of the primary side control IC 102b and the reference potential node.
  • the resistor R23 is connected between the frequency control terminal FR of the primary side control IC 102b and the reference potential node.
  • the oscillation frequency of the oscillation circuit 301 (FIG. 3A) in the primary side control IC 102b is determined by the resistor R23.
  • the Zener diode D18 has an anode connected to the current feedback terminal IFB of the primary side control IC 102b and a cathode connected to the collector of the phototransistor 116.
  • the resistor R24 is connected between the cathode of the diode D13 and the cathode of the Zener diode D18.
  • the ground terminal of the primary side control IC 102b is connected to the reference potential node.
  • the current detection terminal IS of the primary side control IC 102 b is connected to the source of the transistor 111.
  • the output terminal GATE of the primary side control IC 102b outputs a pulse voltage to the gate of the transistor 111 via the waveform shaping circuit 801b and the diode D42.
  • the waveform shaping circuit 801b has the same configuration as the waveform shaping circuit 105b, and is connected between the output terminal GATE of the primary side control IC 102b and the cathode of the diode D42.
  • the anode of the diode D42 is connected to the gate of the transistor 111.
  • a current flows from the gate of the transistor 111 toward the output terminal GATE of the primary side control IC 102b. That is, in the diode D42, no current flows when the gate voltage of the transistor 111 rises, and a current flows when the gate voltage of the transistor 111 falls.
  • the primary control IC 102b has a function of transitioning the gate voltage of the transistor 111 from a high level to a low level.
  • the waveform shaping circuit 801b sharply shapes the falling edge of the gate voltage output from the primary side control IC 102b in order to turn off the transistor 111 at high speed. That is, the waveform shaping circuit 801b sharply shapes the falling edge 402 of the gate voltage of the transistor 111 as shown in FIG.
  • the primary side control IC 102a is provided with a protection circuit 802 for suppressing the overshoot 403 at the rise of the gate voltage of the transistor 111.
  • the primary side control IC 102b is not provided with a protection circuit for suppressing the undershoot 404 when the gate voltage of the transistor 111 falls.
  • the protection circuit 802 preferably suppresses the overshoot 403 in order to protect the transistor 111.
  • the transistor 111 is a HEMT, the threshold voltage of the transistor 111 is low. Therefore, in order to reliably turn off the transistor 111, it is preferable not to suppress the undershoot 404.
  • the primary side control IC 102a is provided with a waveform shaping circuit 801a for shaping the rising edge 401 of the gate voltage of the transistor 111.
  • the primary side control IC 102b is provided with a waveform shaping circuit 801b for shaping the falling edge 402 of the gate voltage of the transistor 111. Since the rising edge 401 and the falling edge 402 have different shapes, the circuit constants of the waveform shaping circuits 801a and 801b are different.
  • the waveform shaping circuit 801 a performs waveform shaping suitable for the rising edge 401.
  • the waveform shaping circuit 801 b performs waveform shaping suitable for the falling edge 402.
  • the primary side control ICs 102 a and 102 b are connected in parallel to the gate of the transistor 111.
  • the clock terminals CLK of the primary side control ICs 102a and 102b are both connected to the external clock generation circuit 803.
  • Both the primary side control ICs 102 a and 102 b output a gate voltage from the output terminal GATE in synchronization with the clock signal of the external clock generation circuit 803. Thereby, the gate voltages generated by the primary control ICs 102a and 102b are synchronized with each other.
  • the rise and fall of the gate voltage of the transistor 111 can be controlled separately.
  • the overshoot 403 can be suppressed and the undershoot 404 can be left.
  • the waveform shaping circuit 801 a can perform waveform shaping suitable for the rising edge 401
  • the waveform shaping circuit 801 b can perform waveform shaping suitable for the falling edge 402.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Led Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】ゲート電圧の立ち上がりと立ち下がりを別々に制御することができるゲート駆動回路を提供することを課題とする。 【解決手段】ゲート駆動回路は、第１のトランジスタ（１１２）と、前記第１のトランジスタのゲート電圧をローレベルからハイレベルに遷移させる第１の制御回路（１０３ａ）と、前記第１のトランジスタのゲート電圧をハイレベルからローレベルに遷移させる第２の制御回路（１０３ｂ）とを有し、前記第１の制御回路及び前記第２の制御回路は、前記第１のトランジスタのゲートに対して並列に接続される。

Description

ゲート駆動回路及び電源回路
　本発明は、ゲート駆動回路及び電源回路に関する。
　トランスと、スイッチングトランジスタと、電源制御部とを有する電源回路が知られている（特許文献１参照）。トランスの１次側コイルは、交流電源の入力交流電圧を整流して平滑化された電源端子に接続される。スイッチングトランジスタは、１次側コイルの他端子にドレイン端子が接続され、ソース端子が電流値検出用の第１抵抗を介して接地側電源端子に接続される。電源制御部は、スイッチングトランジスタのゲート端子に接続され、予め定める発振周波数でスイッチングトランジスタをオンオフ制御する。また、電源制御部は、第１の帰還部に入力された出力部の電圧が入力され、さらに、電流値検出用の第１抵抗に生じる電圧が入力されるとともに、それらの電圧に応じてスイッチングトランジスタのオン時間とオフ時間との比率を制御する。これにより、電源制御部は、スイッチングトランジスタに流れる電流と電圧のオンとオフの時間を制御し、かつ、交流電源からの電圧振幅に応じてスイッチングトランジスタの動作状態をクロック動作と定電流動作に切り替える。
　また、整流部と、スイッチ部と、変圧部と、起動部と、駆動部と、出力部と、制御部とを有する電源供給装置の初期起動回路が知られている（特許文献２参照）。整流部は、入力電圧を整流する。スイッチ部は、整流部の出力が印加されてスイッチングする。変圧部は、スイッチ部でスイッチングされた電圧を主巻線から補助巻線と２次巻線に誘起させる。起動部は、スイッチ部と変圧部との間に構成され、変圧部の主巻線を介して印加される電圧が分配される分配手段によりスイッチ部を起動させる。駆動部は、変圧部の補助巻線からの電圧が入力され、スイッチ部を制御する。出力部は、変圧部の２次巻線からの出力を整流して平滑にされた出力電圧を発生し、出力電圧を感知する。制御部は、出力部で感知された信号を入力し、スイッチ部をスイッチングする。これにより、電源供給装置の初期起動回路は、消費電力が低減され、過電圧又は過電流に対して安定的に動作される。
特開２０１２－２２１９９１号公報 特開平１０－３２３０３０号公報
　特許文献１では、フリップフロップがトランジスタのゲート電圧を生成する。特許文献２では、制御部がトランジスタのゲート電圧を生成する。しかし、それらは、適切なゲート電圧を生成することが困難である。
　１つの側面では、本発明の目的は、ゲート電圧の立ち上がりと立ち下がりを別々に制御することができるゲート駆動回路及び電源回路を提供することである。
　ゲート駆動回路は、第１のトランジスタと、前記第１のトランジスタのゲート電圧をローレベルからハイレベルに遷移させる第１の制御回路と、前記第１のトランジスタのゲート電圧をハイレベルからローレベルに遷移させる第２の制御回路とを有し、前記第１の制御回路及び前記第２の制御回路は、前記第１のトランジスタのゲートに対して並列に接続される。
　１つの側面では、ゲート電圧の立ち上がりと立ち下がりを別々に制御することができる。
図１は、第１の実施形態による電源回路の構成例を示す図である。 図２は、トランスの構成例を示す図である。 図３（Ａ）は１次側制御ＩＣの構成例を示す概念図であり、図３（Ｂ）は１次側制御ＩＣの動作を説明するための電圧波形図である。 図４は、ゲート電圧を示す図である。 図５は、波形整形回路の構成例を示す図である。 図６は、２次側制御ＩＣの構成例を示す図である。 図７は、２次側制御ＩＣの動作を説明するための波形図である。 図８は、第２の実施形態による電源回路の構成例を示す図である。 図９は、第１の実施形態による電源回路の機能構成例を示す図である。
（第１の実施形態）
　図１は第１の実施形態による電源回路の構成例を示す図であり、図９は第１の実施形態による電源回路の機能構成例を示す図である。本実施形態による電源回路は、フライバック方式の交流（ＡＣ）／直流（ＤＣ）スイッチング電源回路であり、例えば１００Ｖの交流電圧を５Ｖの直流電圧に変換する。交流電源１０１は、図９の交流電源５０１に対応し、家庭用コンセント等の商用電源であり、例えば１００Ｖ又は２４０Ｖの交流電圧を供給する。交流電圧は、例えば５０Ｈｚ又は６０Ｈｚである。抵抗Ｒ４５及びインダクタＬ９の直列接続回路は、交流電源１０１の第１の端子とダイオードＤ３のアノードとの間に接続される。インダクタＬ８は、交流電源１０１の第２の端子とダイオードＤ４のアノードとの間に接続される。抵抗Ｒ４５及びインダクタＬ８，Ｌ９は、図９の交流フィルタ５０２に対応し、ノイズを除去するフィルタ回路及び高調波成分を除去する波形整形回路である。また、抵抗Ｒ４５は、大電流が流れると切断されるヒューズ回路でもある。
　ダイオードＤ５は、アノードが基準電位ノードに接続され、カソードがダイオードＤ３のアノードに接続される。基準電位ノードは、例えばグランド電位ノードである。ダイオードＤ３のカソードは、サイリスタＳＣＲのアノードに接続される。ダイオードＤ６は、アノードが基準電位ノードに接続され、カソードがダイオードＤ４のアノードに接続される。ダイオードＤ４のカソードは、サイリスタＳＣＲのアノードに接続される。ダイオードＤ３～Ｄ６は、全波整流回路であり、交流電圧を全波整流し、その全波整流した電圧をサイリスタＳＣＲのアノードに出力する。ダイオードＤ３～Ｄ６は、図９の平滑回路５０３に対応する。
　抵抗Ｒ４８は、サイリスタＳＣＲのアノードとカソードの間に接続される。サイリスタＳＣＲのゲートは、ノード１２２に接続される。サイリスタＳＣＲは、ノード１２２の電圧に応じて、オン／オフする。電源回路の起動時には、交流電源１０１が交流電圧の供給を開始し、サイリスタＳＣＲがオフ状態である。その場合、サイリスタＳＣＲには電流が流れず、抵抗Ｒ４８に電流が流れ、容量Ｃ１及びＣ７に徐々に電荷が蓄積される。これにより、電源回路の起動時の突入電流を防止することができる。抵抗Ｒ４８及びサイリスタＳＣＲは、図９の突入電流防止回路５０４に対応する。
　容量Ｃ１は、サイリスタＳＣＲのカソードと基準電位ノードとの間に接続される。インダクタＬ４は、サイリスタＳＣＲのカソードとノード１２１との間に接続される。容量Ｃ７は、ノード１２１と基準電位ノードとの間に接続される。容量Ｃ１，Ｃ７及びインダクタＬ４は、図９のスイッチングノイズ除去フィルタ５０５に対応し、スイッチングノイズを除去する。
　分圧回路１０６は、図９の第１のスイッチ用駆動回路の起動／停止回路５０９に対応し、抵抗Ｒ２、Ｒ６及びＲ７を有する。抵抗Ｒ２は、ノード１２１とノード１２２との間に接続される。抵抗Ｒ６は、ノード１２２とノード１２３との間に接続される。抵抗Ｒ７は、ノード１２３と基準電位ノードとの間に接続される。分圧回路１０６では、ノード１２１の電圧を分圧した電圧が、ノード１２２及び１２３から出力される。
　容量Ｃ１及びＣ７に電荷が蓄積されると、ノード１２２の電圧が上昇し、サイリスタＳＣＲがオンする。電源回路の起動後は、サイリスタＳＣＲがオンし、オン抵抗が低いサイリスタＳＣＲに電流が流れる。
　トランス１１３は、図９のトランス５０６に対応し、１次巻線Ｌ１と、２次巻線Ｌ２と、２次巻線（補助巻線）Ｌ３と、２次巻線（補助巻線）Ｌ７と、コア１１７とを有する。図２に示すように、トランス１１３では、１次巻線Ｌ１、２次巻線Ｌ２、２次巻線Ｌ３及び２次巻線Ｌ７は、コア１１７に巻かれる。１次巻線Ｌ１、２次巻線Ｌ２、２次巻線Ｌ３及び２次巻線Ｌ７に示される黒点は、巻線の巻き始めを表す印である。１次巻線Ｌ１の巻き始めは下側であり、２次巻線Ｌ２、Ｌ３及びＬ７の巻き始めは上側である。例えば、１次巻線Ｌ１の巻数は１００回であり、２次巻線Ｌ２の巻数は１０回であり、２次巻線Ｌ３及びＬ７の巻数は７回である。
　１次巻線Ｌ１は、ノード１２１とトランジスタ１１１のドレインとの間に接続される。トランジスタ１１１は、図９の第１のスイッチ５１４に対応し、例えば窒化ガリウム（ＧａＮ）の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）である。ＨＥＭＴは、高耐圧及び高速スイッチングの利点がある。ダイオードＤ５１は、アノードがトランジスタ１１１のソースに接続され、カソードがトランジスタ１１１のドレインに接続される。抵抗Ｒ１は、図９の第１のスイッチ用電流検出回路５１５に対応し、トランジスタ１１１のソースと基準電位ノードとの間に接続される。２次巻線Ｌ３は、ダイオードＤ１のアノードと基準電位ノードとの間に接続される。ダイオードＤ１のカソードは、ノード１２２に接続される。ダイオードＤ１は、２次巻線Ｌ３に直列に接続される。容量Ｃ２は、ノード１２２と基準電位ノードとの間に接続される。ノード１２２は、１次側制御ＩＣ（集積回路）１０２ａの電源端子ＶＣＣに接続される。
　２次巻線Ｌ７は、ダイオードＤ１３のアノードと基準電位ノードとの間に接続される。容量Ｃ３は、ダイオードＤ１３のカソードと基準電位ノードとの間に接続される。抵抗Ｒ５は、ダイオードＤ１３のカソードとフォトトランジスタ１１６のコレクタとの間に接続される。
　次に、フライバック方式のトランス１１３の動作を説明する。１次側制御ＩＣ１０２ａは、図９の第１のスイッチ用駆動回路５１２に対応し、駆動回路であり、波形整形及び保護回路１０４を介して、トランジスタ１１１のゲートに対して、交流電源１０１の周波数（５０Ｈｚ又は６０Ｈｚ）よりも高い周波数のパルスを出力する。すると、トランジスタ１１１は、オン状態とオフ状態を交互に繰り返す。トランジスタ１１１がオンすると、１次巻線Ｌ１に電流が流れ、磁束が発生し、コア１１７が磁化され、コア１１７にエネルギーが蓄積される。トランジスタ１１１がオフすると、コア１１７に蓄積されたエネルギーが開放され、２次巻線Ｌ２、Ｌ３及びＬ７は電力を出力する。
　２次巻線Ｌ２は、出力端子１１４とダイオードＤ１２のカソードとの間に接続される。ダイオードＤ１２のアノードは、基準電位ノードに接続される。ダイオードＤ１２は、図９の第２のスイッチ用第２の保護回路５２２に対応する。出力端子１１４は、図９の出力端子５２４に対応する。容量Ｃ８は、出力端子１１４と基準電位ノードとの間に接続される。２次巻線Ｌ２にはパルス電圧が発生し、容量Ｃ８は、そのパルス電圧を平滑化し、出力端子１１４には、直流電圧が印加される。同様に、２次巻線Ｌ３にはパルス電圧が発生し、容量Ｃ２は、そのパルス電圧を平滑化し、ノード１２２には直流電圧が印加される。同様に、２次巻線Ｌ７にはパルス電圧が発生し、容量Ｃ３は、そのパルス電圧を平滑化し、フォトトランジスタ１１６のコレクタには直流電圧が印加される。
　例えば、交流電源１０１の交流電圧が１００Ｖの場合、ノード１２１は約１４１Ｖになり、２次巻線Ｌ２には３０～４０Ｖのパルス電圧が発生し、２次巻線Ｌ３及びＬ７には８～１１Ｖのパルス電圧が発生する。出力端子１１４の目標電圧は、５Ｖの直流電圧である。
　ダイオードＤ１２の電圧降下による損失を低減するため、トランジスタ１１２を設ける。トランジスタ１１２は、例えば窒化ガリウム（ＧａＮ）の高電子移動度トランジスタ（ＨＥＭＴ）であり、ドレインがダイオードＤ１２のカソードに接続され、ソースがダイオードＤ１２のアノードに接続される。すなわち、トランジスタ１１２は、ダイオードＤ１２に並列に接続される。トランジスタ１１２は、図９の第２のスイッチ５２１に対応する。
　まず、２次側制御ＩＣ１０３ａのための回路について説明する。ツェナーダイオードＤ７ａのアノードは、トランジスタ１１２のドレインに接続される。抵抗Ｒ１２ａは、ツェナーダイオードＤ７ａのカソードと２次側制御ＩＣ１０３ａの電源端子ＶＤＤとの間に接続される。容量Ｃ９ａは、２次側制御ＩＣ１０３ａの電源端子ＶＤＤと基準電位ノードとの間に接続される。２次側制御ＩＣ１０３ａのグランド端子ＧＮＤは、基準電位ノードに接続される。これにより、２次側制御ＩＣ１０３ａの電源端子ＶＤＤには、電源電圧が印加される。ツェナーダイオードＤ７ａ、抵抗Ｒ１２ａ及び容量Ｃ９ａは、図９の第２のスイッチ駆動回路用電源回路５１８に対応する。
　抵抗Ｒ１１ａは、図９のトランス電圧検出回路５１７に対応し、トランジスタ１１２のドレインと２次側制御ＩＣ１０３ａの検出端子ＶＤＳとの間に接続される。２次側制御ＩＣ１０３ａは、図９の第２のスイッチ用駆動回路５１９に対応し、検出端子ＶＤＳに流れる電流に対応する電圧が閾値より高くなると、出力端子ＧＡＴＥからハイレベルを出力し、検出端子ＶＤＳに流れる電流に対応する電圧が閾値より低くなると、出力端子ＧＡＴＥからローレベルを出力する。具体的には、２次側制御ＩＣ１０３ａは、トランジスタ１１２のドレイン電圧が閾値より高くなると、出力端子ＧＡＴＥからハイレベルを出力し、トランジスタ１１２のドレイン電流が０になると、出力端子ＧＡＴＥからローレベルを出力する。２次側制御ＩＣ１０３ａの出力端子ＧＡＴＥは、波形整形回路１０５ａ、ダイオードＤ９及び保護回路１１９を介して、トランジスタ１１２のゲートにパルス電圧を出力する。波形整形回路１０５ａ、ダイオードＤ９及び保護回路１１９は、図９の第２のスイッチ用第１の保護回路５２０に対応する。
　波形整形回路１０５ａは、２次側制御ＩＣ１０３ａの出力端子ＧＡＴＥとダイオードＤ９のアノードとの間に接続される。ダイオードＤ９のカソードは、トランジスタ１１２のゲートに接続される。保護回路１１９は、ダイオードＤ９のカソードに接続される。保護回路１１９は、ダイオードＤ２６，Ｄ２７及び容量Ｃ２６を有する。ダイオードＤ２６は、アノードがトランジスタ１１２のゲートに接続され、カソードがダイオードＤ２７のアノードに接続される。容量Ｃ２６は、ダイオードＤ２７のカソードと基準電位ノードとの間に接続される。
　波形整形回路１０５ａは、図５に示すように、ダイオードＤ３１ａ、抵抗Ｒ３１ａ，Ｒ３２ａ、及び容量Ｃ３１ａ，Ｃ３２ａを有する。ダイオードＤ３１ａのアノードは、２次側制御ＩＣ１０３ａの出力端子ＧＡＴＥに接続される。抵抗Ｒ３１ａは、ダイオードＤ３１ａのカソードとダイオードＤ９のアノードとの間に接続される。容量Ｃ３１ａは、２次側制御ＩＣ１０３ａの出力端子ＧＡＴＥとダイオードＤ９のアノードとの間に接続される。容量Ｃ３２ａは、ダイオードＤ９のアノードと基準電位ノードとの間に接続される。抵抗Ｒ３２ａは、容量Ｃ３２ａに並列に接続される。
　ダイオードＤ９は、２次側制御ＩＣ１０３ａの出力端子ＧＡＴＥからトランジスタ１１２のゲートに向けて電流が流れる。すなわち、ダイオードＤ９は、トランジスタ１１２のゲート電圧の立ち上がり時に電流が流れ、トランジスタ１１２のゲート電圧の立ち下がり時に電流が流れない。その結果、２次側制御ＩＣ１０３ａは、トランジスタ１１２のゲート電圧をローレベルからハイレベルに遷移させる機能を有する。波形整形回路１０５ａは、トランジスタ１１２を高速にオンさせるために、２次側制御ＩＣ１０３ａが出力するゲート電圧の立ち上がりエッジを急峻に整形する。すなわち、波形整形回路１０５ａは、図４に示すように、トランジスタ１１２のゲート電圧の立ち上がりエッジ４０１を急峻に整形する。保護回路１１９は、トランジスタ１１２を保護するため、図４に示すように、２次側制御ＩＣ１０３ａが出力するゲート電圧のオーバーシュート４０３を抑制する。
　次に、２次側制御ＩＣ１０３ｂのための回路について説明する。ツェナーダイオードＤ７ｂのアノードは、トランジスタ１１２のドレインに接続される。抵抗Ｒ１２ｂは、ツェナーダイオードＤ７ｂのカソードと２次側制御ＩＣ１０３ｂの電源端子ＶＤＤとの間に接続される。容量Ｃ９ｂは、２次側制御ＩＣ１０３ｂの電源端子ＶＤＤと基準電位ノードとの間に接続される。２次側制御ＩＣ１０３ｂのグランド端子ＧＮＤは、基準電位ノードに接続される。これにより、２次側制御ＩＣ１０３ｂの電源端子ＶＤＤには、電源電圧が印加される。ツェナーダイオードＤ７ｂ、抵抗Ｒ１２ｂ及び容量Ｃ９ｂは、図９の第２のスイッチ駆動回路用電源回路５１８に対応する。
　抵抗Ｒ１１ｂは、図９のトランス電圧検出回路５１７に対応し、トランジスタ１１２のドレインと２次側制御ＩＣ１０３ｂの検出端子ＶＤＳとの間に接続される。２次側制御ＩＣ１０３ｂは、図９の第２のスイッチ用駆動回路５１９に対応し、検出端子ＶＤＳに流れる電流に対応する電圧が閾値より高くなると、出力端子ＧＡＴＥからハイレベルを出力し、検出端子ＶＤＳに流れる電流に対応する電圧が閾値より低くなると、出力端子ＧＡＴＥからローレベルを出力する。具体的には、２次側制御ＩＣ１０３ａは、トランジスタ１１２のドレイン電圧が閾値より高くなると、出力端子ＧＡＴＥからハイレベルを出力し、トランジスタ１１２のドレイン電流が０になると、出力端子ＧＡＴＥからローレベルを出力する。２次側制御ＩＣ１０３ｂの出力端子ＧＡＴＥは、波形整形回路１０５ｂ及びダイオードＤ１１を介して、トランジスタ１１２のゲートにパルス電圧を出力する。波形整形回路１０５ｂ及びダイオードＤ１１は、図９の第２のスイッチ用第１の保護回路５２０に対応する。
　波形整形回路１０５ｂは、２次側制御ＩＣ１０３ｂの出力端子ＧＡＴＥとダイオードＤ１１のカソードとの間に接続される。ダイオードＤ１１のアノードは、トランジスタ１１２のゲートに接続される。
　波形整形回路１０５ｂは、図５に示すように、ダイオードＤ３１ｂ、抵抗Ｒ３１ｂ，Ｒ３２ｂ、及び容量Ｃ３１ｂ，Ｃ３２ｂを有する。ダイオードＤ３１ｂのカソードは、２次側制御ＩＣ１０３ｂの出力端子ＧＡＴＥに接続される。抵抗Ｒ３１ｂは、ダイオードＤ３１ｂのアノードとダイオードＤ１１のカソードとの間に接続される。容量Ｃ３１ｂは、２次側制御ＩＣ１０３ｂの出力端子ＧＡＴＥとダイオードＤ１１のカソードとの間に接続される。容量Ｃ３２ｂは、ダイオードＤ１１のカソードと基準電位ノードとの間に接続される。抵抗Ｒ３２ｂは、容量Ｃ３２ｂに並列に接続される。
　ダイオードＤ１１は、トランジスタ１１２のゲートから２次側制御ＩＣ１０３ｂの出力端子ＧＡＴＥに向けて電流が流れる。すなわち、ダイオードＤ１１は、トランジスタ１１２のゲート電圧の立ち上がり時に電流が流れず、トランジスタ１１２のゲート電圧の立ち下がり時に電流が流れる。その結果、２次側制御ＩＣ１０３ｂは、トランジスタ１１２のゲート電圧をハイレベルからローレベルに遷移させる機能を有する。波形整形回路１０５ｂは、トランジスタ１１２を高速にオフさせるために、２次側制御ＩＣ１０３ｂが出力するゲート電圧の立ち下がりエッジを急峻に整形する。すなわち、波形整形回路１０５ｂは、図４に示すように、トランジスタ１１２のゲート電圧の立ち下がりエッジ４０２を急峻に整形する。
　２次側制御ＩＣ１０３ａには、トランジスタ１１２のゲート電圧の立ち上がり時のオーバーシュート４０３（図４）を抑制するための保護回路１１９が設けられる。これに対し、２次側制御ＩＣ１０３ｂには、トランジスタ１１２のゲート電圧の立ち下がり時のアンダーシュート４０４（図４）を抑制するための保護回路が設けられない。その結果、トランジスタ１１２のゲート電圧は、オーバーシュート４０３が抑制され、アンダーシュート４０４が抑制されない。保護回路１１９は、トランジスタ１１２を保護するため、オーバーシュート４０３を抑制することが好ましい。これに対し、トランジスタ１１２がＨＥＭＴである場合、トランジスタ１１２の閾値電圧は低いため、トランジスタ１１２を確実にオフさせるためには、アンダーシュート４０４を抑制しないことが好ましい。
　また、２次側制御ＩＣ１０３ａには、トランジスタ１１２のゲート電圧の立ち上がりエッジ４０１（図４）を整形するための波形整形回路１０５ａが設けられる。これに対し、２次側制御ＩＣ１０３ｂには、トランジスタ１１２のゲート電圧の立ち下がりエッジ４０２（図４）を整形するための波形整形回路１０５ｂが設けられる。立ち上がりエッジ４０１と立ち下がりエッジ４０２は、形状が異なるため、波形整形回路１０５ａ及び１０５ｂの回路定数が異なる。以下、その理由を説明する。
　トランジスタ１１２は、オン状態では、ドレインとソースの間の電圧が低くなり、ゲート容量が小さくなる。これに対し、トランジスタ１１２は、オフ状態では、ドレインとソースの間の電圧が高くなり、ゲート容量が大きくなる。このように、トランジスタ１１２のオン状態とオフ状態では、ゲート容量が異なるため、寄生インダクタにより、トランジスタ１１２のゲート電圧の立ち上がりエッジ４０１と立ち下がりエッジ４０２の形状が相互に異なる。また、トランジスタ１１２のオン状態とオフ状態では、ゲート容量が異なるため、立ち上がりエッジ４０１時の共振によるリンギングと、立ち下がりエッジ４０２時の共振によるリンギングが異なる。その結果、立ち上がりエッジ４０１と立ち下がりエッジ４０２の形状は、相互に異なる。そのため、立ち上がりエッジ４０１を整形する波形整形回路１０５ａと、立ち下がりエッジ４０２を整形する波形整形回路１０５ｂは、回路定数が異なる。波形整形回路１０５ａは、立ち上がりエッジ４０１に適した波形整形を行う。波形整形回路１０５ｂは、立ち下がりエッジ４０２に適した波形整形を行う。
　２次側制御ＩＣ１０３ａ及び１０３ｂは、トランジスタ１１２のゲートに対して並列に接続される。また、２次側制御ＩＣ１０３ａ及び１０３ｂは、共に、検出端子ＶＤＳを基に、トランジスタ１１２のドレイン電圧に同期して、ゲート電圧を生成する。これにより、２次側制御ＩＣ１０３ａ及び１０３ｂが生成するゲート電圧は、相互に同期していることになる。
　上記では、２個の２次側制御ＩＣ１０３ａ及び１０３ｂを用いてゲート電圧を生成する例を説明した。ここで、１個の２次側制御ＩＣを用いてゲート電圧を生成する場合を説明する。その場合、１個の２次側制御ＩＣとトランジスタ１１２のゲートの間には、ダイオードＤ９，Ｄ１１と、波形整形回路１０５ａと、保護回路１１９が設けられる。２次側制御ＩＣは、ゲート電圧の立ち上がりエッジ４０１と立ち下がりエッジ４０２の両方を生成する。保護回路１１９は、ゲート電圧のオーバーシュート４０３のみならず、アンダーシュート４０４も抑制してしまう課題がある。波形整形回路１０５ａは、ゲート電圧の立ち上がりエッジ４０１と立ち下がりエッジ４０２の両方を同じ回路定数で整形するので、立ち上がりエッジ４０１の傾きと立ち下がりエッジ４０２の傾きが異なってしまう課題がある。
　本実施形態によれば、２個の２次側制御ＩＣ１０３ａ及び１０３ｂを設けることにより、オーバーシュート４０３を抑制し、アンダーシュート４０４を残すことができる。また、波形整形回路１０５ａは、立ち上がりエッジ４０１に適した波形整形を行い、波形整形回路１０５ｂは、立ち下がりエッジ４０２に適した波形整形を行うことができる。
　図６は２次側制御ＩＣ１０３ａの構成例を示す図であり、図７は２次側制御ＩＣ１０３ａの動作を説明するための波形図である。２次側制御ＩＣ１０３ｂも２次側制御ＩＣ１０３ａと同様の構成を有する。以下、２次側制御ＩＣ１０３ａの構成を例に説明する。２次側制御ＩＣ１０３ａは、電流検出器６０１と、比較器６０２と、内部電源生成部６０３と、増幅器６０４とを有する。
　電圧Ｖ２Ｃは、トランジスタ１１２のドレイン電圧を示す。図１のツェナーダイオードＤ７ａ、抵抗Ｒ１２ａ及び容量Ｃ９ａは、電圧Ｖ２Ｃを平滑化し、リップル電圧を含む直流電圧を２次側制御ＩＣ１０３ａの電源端子ＶＤＤに出力する。内部電源生成部６０３は、差動増幅器６１９と、直流電源６２０と、トランジスタ６２１と、抵抗６２２，６２３とを有し、電源端子ＶＤＤの直流電圧を基に内部電源電圧を生成する。
　電流検出器６０１は、可変抵抗６１１，６１２と、差動増幅器６１５と、電流源６１３，６１４とを有する。差動増幅器６１５は、検出端子ＶＤＳに流れる電流に対応する電圧を増幅する。
　比較器６０２は、比較器６１６と、直流電源６１７と、抵抗６１８とを有する。比較器６１６は、差動増幅器６１５の出力電圧が直流電源６１７のリファレンス電圧より高い場合にはハイレベルを出力し、差動増幅器６１５の出力電圧が直流電源６１７のリファレンス電圧より低い場合にはローレベルを出力する。増幅器６０４は、比較器６０２の出力電圧を増幅して出力端子ＧＡＴＥに出力する。
　図７の電流ＩＤＳは、トランジスタ１１２のドレインからソースに流れる電流である。出力端子ＧＡＴＥがローレベルからハイレベルになると、トランジスタ１１２がオンし、電流ＩＤＳが流れ、電流ＩＤＳは時間と共に減衰する。電流ＩＤＳが０になると、差動増幅器６１５の非反転入力端子の電圧が０になり、出力端子ＧＡＴＥがローレベルになる。
　以上のように、２次側制御ＩＣ１０３ａは、トランジスタ１１２のドレイン電圧Ｖ２Ｃが閾値より高くなると、出力端子ＧＡＴＥからハイレベルを出力し、トランジスタ１１２のドレイン電流ＩＤＳが０になると、出力端子ＧＡＴＥからローレベルを出力する。
　図１において、トランジスタ１１２は、ゲートがハイレベルになるとオンし、ゲートがローレベルになるとオフする。トランジスタ１１２がオンすることにより、ダイオードＤ１２による損失を低減することができる。
　トランジスタ１１２がＨＥＭＴである場合、トランジスタ１１２はスイッチング速度が速いため、ｄＶ／ｄｔが大きくなり、基板配線及びトランス１１３の漏れ磁束に伴う漏れインダクタンスによって生じる寄生インダクタンスによるスパイク電圧が大きくなる。スナバ回路１０８は、出力端子１１４とトランジスタ１１２のドレインとの間に接続され、トランジスタ１１２のスイッチング時のスパイク電圧（４００Ｖ～１ｋＶ）を抑制する保護回路である。スナバ回路１０８は、図９の第２のサージ電圧防止回路５１６に対応し、容量Ｃ６と、抵抗Ｒ１７と、ダイオードＤ１０を有する。容量Ｃ６は、出力端子１１４とダイオードＤ１０のカソードとの間に接続される。抵抗Ｒ１７は、容量Ｃ６に並列に接続される。ダイオードＤ１０のアノードは、トランジスタ１１２のドレインに接続される。容量Ｃ６は、トランジスタ１１２のスイッチング時のスパイク電圧（高電圧）を吸収するように充電する。トランジスタ１１２のオフ期間では、容量Ｃ６は、抵抗Ｒ１７に対して放電する。
　バイアス回路１１８は、出力端子１１４とフォトカプラ１０９との間に接続される。フォトカプラ１０９は、発光ダイオード１１５とフォトトランジスタ１１６とを有する。フォトトランジスタ１１６のエミッタは、基準電位ノードに接続される。抵抗Ｒ５は、ダイオードＤ１３のカソードとフォトトランジスタ１１６のコレクタとの間に接続される。バイアス回路１１８及びフォトカプラ１０９は、図９の帰還回路５２３に対応する。
　次に、バイアス回路１１８の構成を説明する。ツェナーダイオード１１０は、電圧リファレンス回路であり、アノードが基準電位ノードに接続される。抵抗Ｒ３は、出力端子１１４とノード１３１との間に接続される。抵抗Ｒ１０は、ノード１３１とツェナーダイオード１１０のリファレンス端子との間に接続される。抵抗Ｒ４は、ツェナーダイオード１１０のリファレンス端子と基準電位ノードとの間に接続される。抵抗Ｒ２０は、出力端子１１４と発光ダイオード１１５のアノードとの間に接続される。抵抗Ｒ１８は、発光ダイオード１１５のアノードとカソードとの間に接続される。抵抗Ｒ１９は、発光ダイオード１１５のカソードとツェナーダイオード１１０のカソードとの間に接続される。容量Ｃ１２と抵抗Ｒ２１の直列接続回路は、ツェナーダイオード１１０のカソードとノード１３１との間に接続される。
　出力端子１１４の電圧が上昇すると、発光ダイオード１１５が発する光が強くなり、フォトトランジスタ１１６に流れる電流が大きくなる。その場合、１次側制御ＩＣ１０２ａは、トランジスタ１１１のゲートパルスのデューティ比を小さくする。ゲートパルスのデューティ比は、ゲートパルスの周期に対するゲートパルスのハイレベル期間の比である。具体的には、出力端子１１４の電圧が目標電圧５Ｖより高い場合、１次側制御ＩＣ１０２ａは、トランジスタ１１１のゲートパルスのデューティ比を小さくする。これにより、出力端子１１４の電圧が降下する。
　逆に、出力端子１１４の電圧が下降すると、発光ダイオード１１５が発する光が弱くなり、フォトトランジスタ１１６に流れる電流が小さくなる。その場合、１次側制御ＩＣ１０２ａは、トランジスタ１１１のゲートパルスのデューティ比を大きくする。具体的には、出力端子１１４の電圧が目標電圧５Ｖより低い場合、１次側制御ＩＣ１０２ａは、トランジスタ１１１のゲートパルスのデューティ比を大きくする。これにより、出力端子１１４の電圧が上昇する。出力端子１１４の電圧は、目標電圧５Ｖの一定値を維持する。
　１次側制御ＩＣ１０２ａの電源端子ＶＣＣは、ノード１２２に接続される。電源回路の起動時には、２次巻線Ｌ３は電力を出力せず、ノード１２１から抵抗Ｒ２を介して容量Ｃ２に電流が流れ、容量Ｃ２が充電される。容量Ｃ２は、１次側制御ＩＣ１０２ａの電源端子ＶＣＣに電源電圧を供給し、１次側制御ＩＣ１０２ａは動作可能になる。
　電源回路の起動後、２次巻線Ｌ３は電力を出力し、２次巻線Ｌ３からダイオードＤ１を介して容量Ｃ２に電流が流れ、容量Ｃ２が充電される。容量Ｃ２は、１次側制御ＩＣ１０２ａの電源端子ＶＣＣに電源電圧を供給し、１次側制御ＩＣ１０２ａは動作可能になる。抵抗Ｒ２、２次巻線Ｌ３、ダイオードＤ１及び容量Ｃ２は、図９の第１のスイッチ用バイアス供給回路５０８に対応する。
　１次側制御ＩＣ１０２ａのイネーブル端子ＥＮは、ノード１２３に接続される。抵抗Ｒ８は、図９の第１のスイッチ用クロック周波数決定用回路５１１に対応し、１次側制御ＩＣ１０２ａの周波数制御端子ＦＲと基準電位ノードとの間に接続される。ツェナーダイオードＤ８は、アノードが１次側制御ＩＣ１０２ａの電流帰還端子ＩＦＢに接続され、カソードがフォトトランジスタ１１６のコレクタに接続される。波形整形及び保護回路１０４は、図９の第１のスイッチ用保護回路５１３に対応し、ダイオードＤ９，Ｄ１１、波形整形１０５ａ及び保護回路１１９と同様の構成を有する。その場合、ダイオードＤ１１は、ダイオードＤ９に並列に接続される。波形整形及び保護回路１０４は、１次側制御ＩＣ１０２ａの出力端子ＧＡＴＥとトランジスタ１１１のゲートとの間に接続される。１次側制御ＩＣ１０２ａの電流検出端子ＩＳは、トランジスタ１１１のソースに接続される。１次側制御ＩＣ１０２ａのグランド端子ＧＮＤは、基準電位ノードに接続される。図９において、第１のスイッチ駆動回路用外部クロック供給回路５１０は、第１のスイッチ用駆動回路５１２にクロック信号を供給する。
　図３（Ａ）は１次側制御ＩＣ１０２ａの構成例を示す概念図であり、図３（Ｂ）は１次側制御ＩＣ１０２ａの動作を説明するための電圧波形図である。１次側制御ＩＣ１０２ａは、発振回路３０１と、電流電圧変換回路３０２と、比較器３０３と、パルス幅変調（ＰＷＭ）回路３０４とを有する。発振回路３０１は、周波数制御端子ＦＲを介して抵抗Ｒ８に接続され、抵抗Ｒ８の値に応じた周波数のランプ波電圧（のこぎり波電圧）３１１を生成する。抵抗Ｒ８は、１次側制御ＩＣ１０２ａの外部に設けられる抵抗である。抵抗Ｒ８を変えることにより、発振回路３０１が生成するランプ波電圧３１１の周波数を変えることができる。
　例えば、トランジスタ１１１がＨＥＭＴである場合には、トランジスタ１１１が高速動作するので、抵抗Ｒ８により、ランプ波電圧３１１の周波数を高くすることができる。また、トランジスタ１１１がＭＯＳ電界効果トランジスタである場合には、トランジスタ１１１が低速動作するので、抵抗Ｒ８により、ランプ波電圧３１１の周波数を低くすることができる。
　電流電圧変換回路３０２は、ツェナーダイオードＤ８を介してフォトトランジスタ１１６に流れる電流を電圧３１２に変換する。比較器３０３は、ランプ波電圧３１１が電圧３１２より高い場合にはハイレベルを出力し、ランプ波電圧３１１が電圧３１２より低い場合にはローレベルを出力する。ＰＷＭ回路３０４は、イネーブル端子ＥＮの電圧が閾値より高い場合にイネーブル状態になり、比較器３０３の出力パルスに応じたデューティ比のゲートパルスを出力端子ＧＡＴＥから出力する。また、ＰＷＭ回路３０４は、電流検出端子ＩＳを基にトランジスタ１１１の過電流を検出すると、動作を停止する。出力端子ＧＡＴＥは、そのゲートパルスを、波形整形及び保護回路１０４を介してトランジスタ１１１のゲートに出力する。トランジスタ１１１は、ゲートパルスがハイレベルの場合にオンし、ゲートパルスがローレベルの場合にオフする。
　比較器３０３の出力パルスのローレベル期間は、トランジスタ１１１のオン期間に対応する。比較器３０３の出力パルスのハイレベル期間は、トランジスタ１１１のオフ期間に対応する。ＰＷＭ回路３０４は、ゲートパルスの周波数を一定にし、ゲートパルスのデューティ比を制御する。具体的には、ＰＷＭ回路３０４は、比較器３０３の出力パルスのローレベル期間が長いほど、ゲートパルスのデューティ比を大きくし、比較器３０３の出力パルスのローレベル期間が短いほど、ゲートパルスのデューティ比を小さくする。
　以上のように、１次側制御ＩＣ１０２ａは、出力端子１１４の電圧が目標電圧５Ｖより高い場合には、トランジスタ１１１のゲートパルスのデューティ比を小さくする。これにより、出力端子１１４の電圧は降下する。また、１次側制御ＩＣ１０２ａは、出力端子１１４の電圧が目標電圧５Ｖより低い場合には、トランジスタ１１１のゲートパルスのデューティ比を大きくする。これにより、出力端子１１４の電圧は、上昇する。出力端子１１４の電圧は、目標電圧５Ｖの一定値になる。出力端子１１４には、負荷が接続される。電源回路は、その負荷に対して、５Ｖの直流電源電圧を供給することができる。
　ここで、１次側制御ＩＣ１０２ａとして、周波数制御端子ＦＲを有さない１次側制御ＩＣについて説明する。そのような１次側制御ＩＣは、発振回路の発振周波数が固定（例えば５０ｋＨｚの低周波数）であり、ＭＯＳ電界効果トランジスタを駆動することができても、ＨＥＭＴを高速駆動することができない。トランジスタ１１１としてＨＥＭＴのような高速トランジスタを用いる場合には、本実施形態のように、周波数制御端子ＦＲを有する１次側制御ＩＣ１０２ａを設ける必要がある。１次側制御ＩＣ１０２ａは、抵抗Ｒ８により、高周波数のゲートパルスを生成することができるので、トランジスタ１１１を高速スイッチングさせることができる。
　トランジスタ１１１及び１１２は、ＨＥＭＴのような高速トランジスタが好ましく、電力増幅率が１になる最大発振周波数ｆｍａｘ及び電流増幅率が１になる遮断周波数ｆｔが高ければ高いほど好ましい。具体的にはスイッチングさせたい周波数の７倍波（矩形波がほぼ再現できる周波数成分）以上とすることが好ましい。また、トランジスタ１１１及び１１２は、電力増幅率が１になる最大発振周波数ｆｍａｘ及び電流増幅率が１になる遮断周波数ｆｔが１０ＭＨｚ以上であることが好ましい。
　１次側制御ＩＣ１０２ａの電源端子ＶＣＣには、抵抗Ｒ２、容量Ｃ２、ダイオードＤ１及び２次巻線Ｌ３を接続することにより、起動時及び起動後に電源電圧を１次側制御ＩＣ１０２ａの電源端子ＶＣＣに供給することができる。また、１次側制御ＩＣ１０２ａのイネーブル端子ＥＮに分圧抵抗１０６を接続することにより、１次側制御ＩＣ１０２ａをイネーブル状態にすることができる。
　トランジスタ１１１がＨＥＭＴである場合、トランジスタ１１１はスイッチング速度が速いため、ｄＶ／ｄｔが大きくなり、基板配線及びトランス１１３の漏れ磁束に伴う漏れインダクタンスによって生じる寄生インダクタンスによるスパイク電圧が大きくなる。スナバ回路１０７は、ノード１２１とトランジスタ１１１のドレインとの間に接続され、トランジスタ１１１のスイッチング時のスパイク電圧（４００Ｖ～１ｋＶ）を抑制する保護回路である。スナバ回路１０７は、図９の第１のサージ電圧防止回路５０７に対応し、容量Ｃ５と、抵抗Ｒ９と、ツェナーダイオードＤ２を有する。容量Ｃ５は、ノード１２１とツェナーダイオードＤ２のカソードとの間に接続される。抵抗Ｒ９は、容量Ｃ５に並列に接続される。ツェナーダイオードＤ２のアノードは、トランジスタ１１１のドレインに接続される。容量Ｃ５は、トランジスタ１１１のスイッチング時のスパイク電圧（高電圧）を吸収するように充電する。トランジスタ１１１のオフ期間では、容量Ｃ５は、抵抗Ｒ９に対して放電する。
　本実施形態によれば、２個の２次側制御ＩＣ１０３ａ及び１０３ｂを設けることにより、トランジスタ１１２のゲート電圧の立ち上がりと立ち下がりを別々に制御することができる。具体的には、２個の２次側制御ＩＣ１０３ａ及び１０３ｂを設けることにより、オーバーシュート４０３を抑制し、アンダーシュート４０４を残すことができる。また、波形整形回路１０５ａは、立ち上がりエッジ４０１に適した波形整形を行い、波形整形回路１０５ｂは、立ち下がりエッジ４０２に適した波形整形を行うことができる。
（第２の実施形態）
　図８は、第２の実施形態による電源回路の構成例を示す図である。図８の電源回路は、図１の電源回路に対して、１次側制御ＩＣ１０２ｂ、波形整形回路８０１ａ，８０１ｂ、保護回路８０２、外部クロック生成回路８０３を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。外部クロック生成回路８０３は、クロック信号を生成し、１次側制御ＩＣ１０２ａ及び１０２ｂのクロック端子ＣＬＫにクロック信号を供給する。
　１次側制御ＩＣ１０２ａの出力端子ＧＡＴＥは、波形整形回路８０１ａ、ダイオードＤ４１及び保護回路８０２を介して、トランジスタ１１１のゲートにパルス電圧を出力する。波形整形回路８０１ａは、波形整形回路１０５ａと同様の構成を有し、１次側制御ＩＣ１０２ａの出力端子ＧＡＴＥとダイオードＤ４１のアノードとの間に接続される。ダイオードＤ４１のカソードは、トランジスタ１１１のゲートに接続される。保護回路８０２は、保護回路１１９と同様の構成を有し、ダイオードＤ４１のカソードに接続される。
　ダイオードＤ４１は、１次側制御ＩＣ１０２ａの出力端子ＧＡＴＥからトランジスタ１１１のゲートに向けて電流が流れる。すなわち、ダイオードＤ４１は、トランジスタ１１１のゲート電圧の立ち上がり時に電流が流れ、トランジスタ１１１のゲート電圧の立ち下がり時に電流が流れない。その結果、１次側制御ＩＣ１０２ａは、トランジスタ１１１のゲート電圧をローレベルからハイレベルに遷移させる機能を有する。波形整形回路８０１ａは、トランジスタ１１１を高速にオンさせるために、１次側制御ＩＣ１０２ａが出力するゲート電圧の立ち上がりエッジを急峻に整形する。すなわち、波形整形回路８０１ａは、図４に示すように、トランジスタ１１１のゲート電圧の立ち上がりエッジ４０１を急峻に整形する。保護回路８０２は、トランジスタ１１１を保護するため、図４に示すように、１次側制御ＩＣ１０２ａが出力するゲート電圧のオーバーシュート４０３を抑制する。
　次に、１次側制御ＩＣ１０２ｂのための回路について説明する。１次側制御ＩＣ１０２ｂは、１次側制御ＩＣ１０２ａに対し、同様の構成を有し、同様の動作を行う。ダイオードＤ１７は、アノードがダイオードＤ１のアノードに接続され、カソードがノード１２２に接続される。容量Ｃ１５は、ダイオードＤ１７のカソードと基準電位ノードとの間に接続される。１次側制御ＩＣ１０２ｂの電源端子ＶＣＣは、ノード１２２に接続され、１次側制御ＩＣ１０２ａの電源端子ＶＣＣと同様に、電源電圧の供給を受ける。
　抵抗Ｒ１３は、ノード１２２と１次側制御ＩＣ１０２ｂのイネーブル端子ＥＮとの間に接続される。抵抗Ｒ２２は、１次側制御ＩＣ１０２ｂのイネーブル端子ＥＮと基準電位ノードとの間に接続される。
　抵抗Ｒ２３は、１次側制御ＩＣ１０２ｂの周波数制御端子ＦＲと基準電位ノードとの間に接続される。抵抗Ｒ２３により、１次側制御ＩＣ１０２ｂ内の発振回路３０１（図３（Ａ））の発振周波数が決まる。
　ツェナーダイオードＤ１８は、アノードが１次側制御ＩＣ１０２ｂの電流帰還端子ＩＦＢに接続され、カソードがフォトトランジスタ１１６のコレクタに接続される。抵抗Ｒ２４は、ダイオードＤ１３のカソードとツェナーダイオードＤ１８のカソードとの間に接続される。１次側制御ＩＣ１０２ｂのグランド端子は、基準電位ノードに接続される。１次側制御ＩＣ１０２ｂの電流検出端子ＩＳは、トランジスタ１１１のソースに接続される。
　１次側制御ＩＣ１０２ｂの出力端子ＧＡＴＥは、波形整形回路８０１ｂ及びダイオードＤ４２を介して、トランジスタ１１１のゲートにパルス電圧を出力する。波形整形回路８０１ｂは、波形整形回路１０５ｂと同様の構成を有し、１次側制御ＩＣ１０２ｂの出力端子ＧＡＴＥとダイオードＤ４２のカソードとの間に接続される。ダイオードＤ４２のアノードは、トランジスタ１１１のゲートに接続される。
　ダイオードＤ４２は、トランジスタ１１１のゲートから１次側制御ＩＣ１０２ｂの出力端子ＧＡＴＥに向けて電流が流れる。すなわち、ダイオードＤ４２は、トランジスタ１１１のゲート電圧の立ち上がり時に電流が流れず、トランジスタ１１１のゲート電圧の立ち下がり時に電流が流れる。その結果、１次側制御ＩＣ１０２ｂは、トランジスタ１１１のゲート電圧をハイレベルからローレベルに遷移させる機能を有する。波形整形回路８０１ｂは、トランジスタ１１１を高速にオフさせるために、１次側制御ＩＣ１０２ｂが出力するゲート電圧の立ち下がりエッジを急峻に整形する。すなわち、波形整形回路８０１ｂは、図４に示すように、トランジスタ１１１のゲート電圧の立ち下がりエッジ４０２を急峻に整形する。
　１次側制御ＩＣ１０２ａには、トランジスタ１１１のゲート電圧の立ち上がり時のオーバーシュート４０３を抑制するための保護回路８０２が設けられる。これに対し、１次側制御ＩＣ１０２ｂには、トランジスタ１１１のゲート電圧の立ち下がり時のアンダーシュート４０４を抑制するための保護回路が設けられない。その結果、トランジスタ１１１のゲート電圧は、オーバーシュート４０３が抑制され、アンダーシュート４０４が抑制されない。保護回路８０２は、トランジスタ１１１を保護するため、オーバーシュート４０３を抑制することが好ましい。これに対し、トランジスタ１１１がＨＥＭＴである場合、トランジスタ１１１の閾値電圧は低いため、トランジスタ１１１を確実にオフさせるためには、アンダーシュート４０４を抑制しないことが好ましい。
　また、１次側制御ＩＣ１０２ａには、トランジスタ１１１のゲート電圧の立ち上がりエッジ４０１を整形するための波形整形回路８０１ａが設けられる。これに対し、１次側制御ＩＣ１０２ｂには、トランジスタ１１１のゲート電圧の立ち下がりエッジ４０２を整形するための波形整形回路８０１ｂが設けられる。立ち上がりエッジ４０１と立ち下がりエッジ４０２は、形状が異なるため、波形整形回路８０１ａ及び８０１ｂの回路定数が異なる。波形整形回路８０１ａは、立ち上がりエッジ４０１に適した波形整形を行う。波形整形回路８０１ｂは、立ち下がりエッジ４０２に適した波形整形を行う。
　１次側制御ＩＣ１０２ａ及び１０２ｂは、トランジスタ１１１のゲートに対して並列に接続される。また、１次側制御ＩＣ１０２ａ及び１０２ｂのクロック端子ＣＬＫは、共に、外部クロック生成回路８０３に接続される。１次側制御ＩＣ１０２ａ及び１０２ｂは、共に、外部クロック生成回路８０３のクロック信号に同期して、出力端子ＧＡＴＥからゲート電圧を出力する。これにより、１次側制御ＩＣ１０２ａ及び１０２ｂが生成するゲート電圧は、相互に同期していることになる。
　本実施形態によれば、２個の１次側制御ＩＣ１０２ａ及び１０２ｂを設けることにより、トランジスタ１１１のゲート電圧の立ち上がりと立ち下がりを別々に制御することができる。具体的には、２個の１次側制御ＩＣ１０２ａ及び１０２ｂを設けることにより、オーバーシュート４０３を抑制し、アンダーシュート４０４を残すことができる。また、波形整形回路８０１ａは、立ち上がりエッジ４０１に適した波形整形を行い、波形整形回路８０１ｂは、立ち下がりエッジ４０２に適した波形整形を行うことができる。
　なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１０１　交流電源
１０２ａ　１次側制御ＩＣ
１０３ａ，１０３ｂ　２次側制御ＩＣ
１０４　波形整形及び保護回路
１０５ａ，１０５ｂ　波形整形回路
１０６　分圧回路
１０７，１０８　スナバ回路
１０９　フォトカプラ
１１０　ツェナーダイオード
１１１，１１２　トランジスタ
１１３　トランス
１１４　出力端子
１１５　発光ダイオード
１１６　フォトトランジスタ
１１７　コア
１１８　バイアス回路
１１９　保護回路

Claims (10)

  1. 　第１のトランジスタと、
    　前記第１のトランジスタのゲート電圧をローレベルからハイレベルに遷移させる第１の制御回路と、
    　前記第１のトランジスタのゲート電圧をハイレベルからローレベルに遷移させる第２の制御回路とを有し、
    　前記第１の制御回路及び前記第２の制御回路は、前記第１のトランジスタのゲートに対して並列に接続されることを特徴とするゲート駆動回路。
  2. 　さらに、アノードが前記第１の制御回路の出力端子側に接続され、カソードが前記第１のトランジスタのゲート側に接続される第１のダイオードと、
    　アノードが前記第１のトランジスタのゲート側に接続され、カソードが前記第２の制御回路の出力端子側に接続される第２のダイオードとを有することを特徴とする請求項１に記載のゲート駆動回路。
  3. 　さらに、前記第１の制御回路が出力するゲート電圧のオーバーシュートを抑制し、前記第２の制御回路が出力するゲート電圧のアンダーシュートを抑制しない保護回路を有することを特徴とする請求項１又は２に記載のゲート駆動回路。
  4. 　さらに、前記第１の制御回路が出力するゲート電圧の立ち上がりエッジを整形する第１の整形回路と、
    　前記第２の制御回路が出力するゲート電圧の立ち下がりエッジを整形する第２の整形回路とを有することを特徴とする請求項１～３のいずれか１項に記載のゲート駆動回路。
  5. 　前記第１の制御回路及び前記第２の制御回路は、前記第１のトランジスタのドレイン電圧に同期して、ゲート電圧を生成することを特徴とする請求項１～４のいずれか１項に記載のゲート駆動回路。
  6. 　さらに、前記第１の制御回路及び前記第２の制御回路に接続されるクロック生成回路を有することを特徴とする請求項１～４のいずれか１項に記載のゲート駆動回路。
  7. 　１次巻線及び２次巻線を含むトランスと、
    　前記２次巻線に接続される第１のダイオードと、
    　前記第１のダイオードに並列に接続される第１のトランジスタと、
    　前記第１のトランジスタのゲート電圧をローレベルからハイレベルに遷移させる第１の制御回路と、
    　前記第１のトランジスタのゲート電圧をハイレベルからローレベルに遷移させる第２の制御回路とを有し、
    　前記第１の制御回路及び前記第２の制御回路は、前記第１のトランジスタのゲートに対して並列に接続されることを特徴とする電源回路。
  8. 　前記第１の制御回路及び前記第２の制御回路は、前記第１のトランジスタのドレイン電圧に同期して、ゲート電圧を生成することを特徴とする請求項７に記載の電源回路。
  9. 　１次巻線及び２次巻線を含むトランスと、
    　前記１次巻線に接続される第１のトランジスタと、
    　前記第１のトランジスタのゲート電圧をローレベルからハイレベルに遷移させる第１の制御回路と、
    　前記第１のトランジスタのゲート電圧をハイレベルからローレベルに遷移させる第２の
    制御回路とを有し、
    　前記第１の制御回路及び前記第２の制御回路は、前記第１のトランジスタのゲートに対して並列に接続されることを特徴とする電源回路。
  10. 　さらに、前記第１の制御回路及び前記第２の制御回路に接続されるクロック生成回路を有することを特徴とする請求項９に記載の電源回路。
PCT/JP2018/008626 2017-04-07 2018-03-06 ゲート駆動回路及び電源回路 WO2018186096A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/372,624 US10715026B2 (en) 2017-04-07 2019-04-02 Gate driving circuit and power supply circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-076809 2017-04-07
JP2017076809A JP6813781B2 (ja) 2017-04-07 2017-04-07 ゲート駆動回路及び電源回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/372,624 Continuation US10715026B2 (en) 2017-04-07 2019-04-02 Gate driving circuit and power supply circuit

Publications (1)

Publication Number Publication Date
WO2018186096A1 true WO2018186096A1 (ja) 2018-10-11

Family

ID=63713019

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/008626 WO2018186096A1 (ja) 2017-04-07 2018-03-06 ゲート駆動回路及び電源回路

Country Status (3)

Country Link
US (1) US10715026B2 (ja)
JP (1) JP6813781B2 (ja)
WO (1) WO2018186096A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232347A (ja) * 1999-02-08 2000-08-22 Toshiba Corp ゲート回路及びゲート回路制御方法
JP2003189592A (ja) * 2001-12-12 2003-07-04 Toyoda Mach Works Ltd モータ駆動回路
JP2016149920A (ja) * 2014-04-24 2016-08-18 株式会社リコー 電源装置、画像形成装置、レーザ装置、レーザ点火装置および電子機器
JP2017070051A (ja) * 2015-09-29 2017-04-06 株式会社デンソー 負荷駆動装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10323030A (ja) 1997-04-30 1998-12-04 Samsung Electro Mech Co Ltd 電源供給装置の初期起動回路
JP5541044B2 (ja) * 2010-09-28 2014-07-09 サンケン電気株式会社 ゲート駆動回路及びスイッチング電源装置
JP2012221991A (ja) 2011-04-04 2012-11-12 Sharp Corp 電源回路、照明用スイッチング電源装置および照明装置
KR101422922B1 (ko) * 2012-09-27 2014-07-23 삼성전기주식회사 게이트 구동 회로 및 이를 갖는 인버터
JP5861055B2 (ja) * 2013-07-30 2016-02-16 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
JP6514910B2 (ja) * 2015-02-24 2019-05-15 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
CN108432105B (zh) * 2015-12-22 2020-04-14 三菱电机株式会社 栅极驱动电路以及具备该栅极驱动电路的电力变换装置
CN205596020U (zh) * 2015-12-31 2016-09-21 广州金升阳科技有限公司 开关电源的反馈控制电路
KR102174735B1 (ko) * 2016-11-01 2020-11-05 온세미컨덕터코리아 주식회사 전력 공급장치에서 게이트 드라이버의 연결 구조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232347A (ja) * 1999-02-08 2000-08-22 Toshiba Corp ゲート回路及びゲート回路制御方法
JP2003189592A (ja) * 2001-12-12 2003-07-04 Toyoda Mach Works Ltd モータ駆動回路
JP2016149920A (ja) * 2014-04-24 2016-08-18 株式会社リコー 電源装置、画像形成装置、レーザ装置、レーザ点火装置および電子機器
JP2017070051A (ja) * 2015-09-29 2017-04-06 株式会社デンソー 負荷駆動装置

Also Published As

Publication number Publication date
US10715026B2 (en) 2020-07-14
JP6813781B2 (ja) 2021-01-13
JP2018182851A (ja) 2018-11-15
US20190229606A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
JP3707409B2 (ja) スイッチング電源装置
US4797803A (en) Switching power supply VCO
US8369109B2 (en) Self-oscillating bipolar transistor DC/AC/DC converter using a pulse forming timer
US6469913B2 (en) Switching power supply device having series capacitance
US6690586B2 (en) Switching power source device
JP2008109775A (ja) Ｄｃ−ｄｃコンバータおよびその制御方法
US6191965B1 (en) Switching power supply
US7113411B2 (en) Switching power supply
JP2012135065A (ja) 電源供給装置、情報処理装置
US20170222561A1 (en) System and Method for a Cascode Switch
JP3733440B2 (ja) スイッチング電源
JP2002153054A (ja) スイッチング電源回路
JP5516055B2 (ja) 電力変換装置
JP6886107B2 (ja) 電源回路
US10164513B1 (en) Method of acquiring input and output voltage information
WO2018186096A1 (ja) ゲート駆動回路及び電源回路
JP4730498B2 (ja) スイッチング電源装置
JP6607018B2 (ja) スイッチング電源装置
JP5748269B2 (ja) スイッチング電源
US8884538B2 (en) Light-emitting diode driving circuit
JP4269588B2 (ja) スイッチング電源装置
KR100451553B1 (ko) 영상 디스플레이 장치의 전원회로
JPH0837778A (ja) スイッチング電源回路
JPH09201051A (ja) 直流電源装置
WO2020157118A1 (en) Isolated dc-dc power converter with active synchronous rectification

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18781001

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18781001

Country of ref document: EP

Kind code of ref document: A1