JP4952783B2

JP4952783B2 - 出力回路

Info

Publication number: JP4952783B2
Application number: JP2009503833A
Authority: JP
Inventors: 知之沼田; 典生永瀬
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2007-03-14
Filing date: 2007-03-14
Publication date: 2012-06-13
Anticipated expiration: 2027-03-14
Also published as: KR101164308B1; WO2008111192A1; JPWO2008111192A1; CN101636906A; GB2460772A; KR20100005020A; US8067964B2; US20090315606A1; CN101636906B; GB0915231D0

Description

本発明は、一般にパルス回路に関し、詳しくはパルス信号を出力する出力回路に関する。

半導体集積回路の信号出力部分には、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを直列接続したＣＭＯＳタイプの出力回路が一般に用いられる。回路外部に出力すべき信号をＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのゲートに印加して、各トランジスタのオン・オフを制御することにより、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の接続点をＨＩＧＨ側（電源電圧側）或いはＬＯＷ側（グランド側）の何れか選択された方に電気的に接続する。ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの間の接続点を出力端子に繋げることで、出力端子から出力信号を出力することができる。

上記のようなＣＭＯＳ出力回路では、出力信号の立ち上がりの傾き（Rise Slew）と立ち下りの傾き（fall slew）とがバランスよく略同等の傾きとなるように、回路を設計する必要がある。この際、各トランジスタの駆動能力を調整したり、各トランジスタにゲート入力を供給する経路の遅延を調整したりすることにより、出力信号の立ち上がり及び立ち下りの傾きを独立に調整することができる。しかしこれらの方法では、一般に、立ち上がりの傾きと立ち下りの傾きとを合わせるように微調整することは困難であり、バランスのよいＣＭＯＳ出力回路を設計することは難しい。

またＰＭＯＳトランジスタとＮＭＯＳトランジスタとの双方について、複数のトランジスタを並列に接続した構成として、駆動するトランジスタ数を変化させることにより、出力信号の傾きを制御する方式もある。しかしこの方式の回路では、回路規模が増大してしまうとともに、駆動トランジスタ数を変化させることによる駆動能力の変化がステップ状で連続的でないために、微調整が困難であるという問題がある。
特表２００１−５０８６３５号公報特開２００５−２１７８４０号公報特開２００５−２３６３９５号公報

以上を鑑みて本発明は、出力信号の立ち上がりの傾きと立ち下りの傾きとを合わせるように調整可能な比較的小さな規模の出力回路を提供することを目的とする。

出力回路は、第１の電位と第２の電位との間で遷移する信号を信号出力端に出力する信号出力ユニットと、可変容量素子を含み負荷量が可変の負荷回路と、該信号出力端と該負荷回路との間の電気的な導通／非導通を切替える第１のスイッチ回路と、該可変容量素子と該第１のスイッチ回路との間の信号端を所定の電位に結合するスイッチ回路又は抵抗素子を含むことを特徴とする。

本発明の少なくとも１つの実施例によれば、第１のスイッチ回路の導通／非導通により、例えば信号の立ち上がり時には負荷回路を信号出力端に電気的に接続し、信号の立ち下り時には負荷回路を信号出力端から電気的に切り離すことができる。従って、負荷回路の負荷量を調整することにより、立ち上がりエッジの傾きを調整して、立ち下がりエッジの傾きに合わせることが可能となる。即ち、信号の立ち上がりエッジ及び立ち下がりエッジの一方を他方とは独立に制御して、両エッジの傾きを一致させるような制御動作が可能となる。またスイッチ回路と負荷回路とを付加するだけでよいので、比較的小さな回路規模により、傾き調整機能を備えた出力回路を実現することができる。

本発明による出力回路の構成の一例を示す図である。図１の出力回路の変形例を示す図である。図１の出力回路の更なる変形例を示す図である。図１の出力回路の更なる変形例を示す図である。図１の出力回路の更なる変形例を示す図である。図５の出力回路の変形例を示す図である。図５の出力回路の更なる変形例を示す図である。図５の出力回路の更なる変形例を示す図である。本発明による出力回路の実施形態の構成の一例を示す図である。図９の出力回路の動作について説明するための波形図である。本発明による出力回路の実施形態の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の更に別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。本発明による出力回路の実施形態の別の変形例を示す図である。

符号の説明

１１信号出力ユニット
１２負荷回路
１２−１乃至１２−ｎ負荷回路
１３スイッチ回路
１３−１乃至１３−ｎスイッチ回路
１４スイッチ回路
１５スイッチ回路
１６制御回路

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

図１は、本発明による出力回路の構成の一例を示す図である。図１の出力回路１０は、信号出力ユニット１１、負荷回路１２、及びスイッチ回路１３を含む。

信号出力ユニット１１は、第１の電位（例えばＨＩＧＨ）と第２の電位（例えばＬＯＷ）との間で遷移する信号を信号出力端Ａに出力する。負荷回路１２は、負荷量が可変の回路であり例えば可変容量素子や可変抵抗素子により構成される。スイッチ回路１３は、信号出力端Ａと負荷回路１２との間の電気的な導通／非導通を切替えるよう機能する。

スイッチ回路１３は、信号出力ユニット１１が信号出力端Ａに出力する信号の第１の電位と第２の電位との間の遷移に略同期して、導通／非導通が制御されてよい。即ち例えば、信号出力ユニット１１が信号出力端Ａに出力する信号がＬＯＷからＨＩＧＨに立ち上がるときに、その立ち上がりから僅かに早いタイミングでスイッチ回路１３が導通状態となり、負荷回路１２が信号出力端Ａに電気的に接続された状態で信号出力端Ａの信号がＬＯＷからＨＩＧＨに立ち上がるようにする。また信号出力ユニット１１が信号出力端Ａに出力する信号がＨＩＧＨからＬＯＷに立ち下がるときに、その立ち下がりから僅かに早いタイミングでスイッチ回路１３が非導通状態となり、負荷回路１２が信号出力端Ａから電気的に切断された状態で信号出力端Ａの信号がＨＩＧＨからＬＯＷに立ち下がるようにする。立ち上がり／立ち下りよりも僅かに早いタイミングでスイッチ回路１３の導通／非導通を制御することにより、スイッチングノイズを抑圧することができる。

上記のように構成すると、信号の立ち上がり時には、負荷回路１２の負荷が信号の立ち上がりの変化を遅くするように作用するので、信号の立ち上がりの傾きが緩やかとなる。即ち、信号の遅延が大きくなると言える。この場合の信号の立ち上がりの傾きは、負荷回路１２の負荷量に応じて変化するので、負荷量を調整することで立ち上がりの傾きを制御することができる。また逆に信号の立ち下がり時には、負荷回路１２の負荷が接続されていないので、信号の立ち下がりの傾きは信号出力ユニット１１や信号出力端Ａの特性に応じたものとなり、一定の傾きに固定されている。

従って、負荷回路１２の負荷量を調整することにより、立ち上がりエッジの傾きを調整して、立ち下がりエッジの傾きに合わせることが可能となる。即ち、信号の立ち上がりエッジ及び立ち下がりエッジの一方を他方とは独立に制御して、両エッジの傾きを一致させるような制御動作が可能となる。なお上述の例では、信号の立ち上がり時に負荷回路１２が接続され、立ち下り時には負荷回路１２が接続されないような構成について説明したが、その逆に信号の立ち下がり時に負荷回路１２が接続され、立ち上がり時には負荷回路１２が接続されないような構成を用いても、同様の効果を奏することができる。

図２は、図１の出力回路の変形例を示す図である。図２において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。

図２に示す出力回路は、信号出力ユニット１１、負荷回路１２、及びスイッチ回路１３に加え、更にスイッチ回路１４及びスイッチ回路１５を含む。信号端Ｂと信号出力端Ａとの間を結合する第１の信号経路にはスイッチ回路１５が設けられている。信号端Ｂと負荷回路１２との間にはスイッチ回路１４が設けられている。スイッチ回路１３〜１５を制御することで、信号出力端Ａからスイッチ回路１３、負荷回路１２、及びスイッチ回路１４を介して信号端Ｂに至る第２の信号経路と上記第１の信号経路とを切換えることができる。

即ち例えば、信号出力ユニット１１が信号出力端Ａに出力する信号がＬＯＷからＨＩＧＨに立ち上がるときに、その立ち上がりから僅かに早いタイミングでスイッチ回路１３と１４とが導通状態となりスイッチ回路１５が非導通となると、負荷回路１２が信号出力端Ａに電気的に接続された状態で信号出力端Ａの信号がＬＯＷからＨＩＧＨに立ち上がる。その信号は、上記第２の信号経路を伝播して信号端Ｂに現れる。また信号出力ユニット１１が信号出力端Ａに出力する信号がＨＩＧＨからＬＯＷに立ち下がるときに、その立ち下がりから僅かに早いタイミングでスイッチ回路１３と１４とが非導通状態となりスイッチ回路１５が導通すると、負荷回路１２が信号出力端Ａから電気的に切断された状態で信号出力端Ａの信号がＨＩＧＨからＬＯＷに立ち下がる。その信号は、上記第１の信号経路を伝播して信号端Ｂに現れる。

図２のように構成しても図１の場合と同様に、信号の立ち上がり時には、負荷回路１２の負荷が信号の立ち上がりの変化を遅くするように作用するので、信号の立ち上がりの傾きが緩やかとなる。また逆に信号の立ち下がり時には、負荷回路１２の負荷が接続されていないので、信号の立ち下がりの傾きは信号出力ユニット１１や信号出力端Ａ、スイッチ回路１５、信号端Ｂの特性に応じたものとなり、一定の傾きに固定されている。

また図２の構成においては、信号伝搬経路にスイッチ回路１３〜１５が直列に挿入されるので、それらスイッチ回路のオン抵抗が信号の遅延を増大するように機能する。従って、負荷回路１２の負荷量の調整だけでなく、スイッチ回路１３〜１５のオン抵抗の抵抗値を適宜選択して設定することにより、信号の立ち上がりの傾き及び立ち下りの傾きを制御することが可能となる。

図３は、図１の出力回路の更なる変形例を示す図である。図３において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。

図３に示す出力回路は、信号出力ユニット１１、負荷回路１２−１乃至１２−ｎ、及びスイッチ回路１３−１乃至１３−ｎを含む。図１の負荷回路１２の代わりに複数の負荷回路１２−１乃至１２−ｎが設けられ、スイッチ回路１３の代わりに複数のスイッチ回路１３−１乃至１３−ｎが設けられる。負荷回路１２−１乃至１２−ｎは、それぞれ対応するスイッチ回路１３−１乃至１３−ｎを介して信号出力端Ａに結合される。

負荷回路１２−１乃至１２−ｎのうちの何れの負荷回路を信号出力端Ａに電気的に接続するかを、信号出力ユニット１１が出力する信号の遷移に応じて変化させる。例えば信号出力端Ａの信号がＨＩＧＨからＬＯＷに立ち下がる際には信号出力端Ａに負荷回路１２−１を電気的に接続し、信号出力端Ａの信号がＬＯＷからＨＩＧＨに立ち上がる際には負荷回路１２−２を信号出力端Ａに電気的に接続する。このように構成すれば、負荷回路１２−１及び負荷回路１２−２の負荷量を互いに独立に調整することで、立ち上がりの傾きと立ち下りの傾きとの両方を互いに独立に制御することが可能となる。

負荷回路１２−１乃至１２−ｎの個数ｎは、２以上であってもよい。この場合、例えば第２の電位（例えばＬＯＷ）から第３の電位（例えばｅｘｔｒａ−ＨＩＧＨ）に遷移する場合には、上記負荷回路１２−１及び１２−２とは異なる負荷回路１２−３を電気的に接続するよう構成してよい。また或いは第２の電位（例えばＬＯＷ）から第１の電位（例えばＨＩＧＨ）への同一の遷移であっても、動作モードに応じて電気的に接続する負荷回路を異ならせるような構成としてよい。

図４は、図１の出力回路の更なる変形例を示す図である。図４において、図２及び図３と同一の構成要素は同一の番号で参照し、その説明は省略する。

図４に示す出力回路は、信号出力ユニット１１、負荷回路１２−１乃至１２−ｎ、及びスイッチ回路１３−１乃至１３−ｎに加え、更にスイッチ回路１４及びスイッチ回路１５を含む。信号端Ｂと信号出力端Ａとの間を結合する第１の信号経路にはスイッチ回路１５が設けられている。信号端Ｂと負荷回路１２−１乃至１２−ｎとの間にはスイッチ回路１４が設けられている。スイッチ回路１３−１乃至１３−ｎ、１４、及び１５を制御することで、信号出力端Ａからスイッチ回路１３−ｘ（ｘ：選択値）、負荷回路１２−ｘ、及びスイッチ回路１４を介して信号端Ｂに至る第２の信号経路と上記第１の信号経路とを切換えることができる。

図４の構成においては、図３の構成の場合と同様に、負荷回路１２−１乃至１２−ｎのうちの何れの負荷回路を信号出力端Ａに電気的に接続するかを、信号出力ユニット１１が出力する信号の遷移に応じて変化させてよい。また更に、図２の構成の場合と同様に、信号伝搬経路にスイッチ回路が直列に挿入されるので、それらスイッチ回路のオン抵抗の抵抗値を適宜選択して設定することにより、信号の立ち上がりの傾き及び立ち下りの傾きを制御することが可能となる。

図５は、図１の出力回路の更なる変形例を示す図である。図５において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。

図５においては、図１の出力回路のスイッチ機能と負荷回路１２の負荷調整機能とを制御回路１６により実現する構成となっている。即ち、負荷回路１２の信号出力端Ａへの電気的な接続／非接続を制御回路１６により制御するよう構成される。即ち、制御回路１６は信号出力ユニット１１からの制御信号Ｃに応じて、負荷回路１２の信号出力端Ａへの電気的な接続／非接続を切替えるよう構成される。また制御回路１６は、負荷回路１２の負荷量を調整することができるように構成される。

図６は、図５の出力回路の変形例を示す図である。図６において、図２及び図５と同一の構成要素は同一の番号で参照し、その説明は省略する。

図５に示す出力回路は、信号出力ユニット１１、負荷回路１２、スイッチ回路１４、及び制御回路１６Ｂを含む。図２の出力回路のスイッチ回路１３及び１５のスイッチ機能と負荷回路１２の負荷調整機能とを制御回路１６Ｂにより実現する構成となっている。即ち、制御回路１６Ｂは信号出力ユニット１１からの制御信号Ｃに応じて、負荷回路１２の信号出力端Ａへの電気的な接続／非接続を切替えるよう構成される。また制御回路１６Ｂは、信号出力ユニット１１からの制御信号Ｃに応じて、信号出力端Ａと信号端Ｂとの電気的な接続／非接続を切替えるよう構成される。また制御回路１６Ｂは、負荷回路１２の負荷量を調整することができるように構成される。

図６に示す構成と図５に示す構成との効果上の差異については、図２に示す構成と図１に示す構成との効果上の差異と同様である。

図７は、図５の出力回路の更なる変形例を示す図である。図７において、図３及び図５と同一の構成要素は同一の番号で参照し、その説明は省略する。

図７に示す出力回路は、信号出力ユニット１１、負荷回路１２−１乃至１２−ｎ、及び制御回路１６Ｃを含む。この図７の出力回路においては、図３の出力回路のスイッチ回路１３−１乃至１３−ｎのスイッチ機能と負荷回路１２−１乃至１２−ｎの負荷調整機能とを制御回路１６Ｃにより実現する構成となっている。即ち、制御回路１６Ｃは信号出力ユニット１１からの制御信号Ｃに応じて、負荷回路１２−１乃至１２−ｎの信号出力端Ａへの電気的な接続／非接続を切替えるよう構成される。また制御回路１６Ｃは、負荷回路１２−１乃至１２−ｎの負荷量を調整することができるように構成される。

図７に示す構成と図５に示す構成との効果上の差異については、図３に示す構成と図１に示す構成との効果上の差異と同様である。

図８は、図５の出力回路の更なる変形例を示す図である。図８において、図４及び図５と同一の構成要素は同一の番号で参照し、その説明は省略する。

図８に示す出力回路は、信号出力ユニット１１、負荷回路１２−１乃至１２−ｎ、スイッチ回路１４、及び制御回路１６Ｄを含む。この図８の出力回路においては、図４の出力回路のスイッチ回路１３−１乃至１３−ｎ及びスイッチ回路１５のスイッチ機能と負荷回路１２−１乃至１２−ｎの負荷調整機能とを制御回路１６Ｄにより実現する構成となっている。即ち、制御回路１６Ｄは信号出力ユニット１１からの制御信号Ｃに応じて、負荷回路１２−１乃至１２−ｎの信号出力端Ａへの電気的な接続／非接続を切替えるよう構成される。また制御回路１６Ｄは、信号出力ユニット１１からの制御信号Ｃに応じて、信号出力端Ａと信号端Ｂとの電気的な接続／非接続を切替えるよう構成される。また制御回路１６Ｄは、負荷回路１２−１乃至１２−ｎの負荷量を調整することができるように構成される。

図８に示す構成と図５に示す構成との効果上の差異については、図４に示す構成と図１に示す構成との効果上の差異と同様である。

図９は、本発明による出力回路の実施形態の構成の一例を示す図である。図９に示す回路構成は、図３に示す構成に対応する。図９に示す出力回路２０は、バッファ２１乃至２６、ＮＭＯＳトランジスタ２７、ＰＭＯＳトランジスタ２８、ＰＭＯＳトランジスタ２９、ＮＭＯＳトランジスタ３０、ＮＭＯＳトランジスタ３１、ＰＭＯＳトランジスタ３２、ＮＭＯＳトランジスタ３３、ＰＭＯＳトランジスタ３４、可変容量素子３５、及び可変容量素子３６を含む。

バッファ２１は、入力端に受け取った入力信号ＩＮを同一の論理のまま出力端に出力する回路である。バッファ２３及び２４は、入力端に受け取った入力信号を反転して出力端に出力する反転回路であり、バッファ２１の出力信号をその入力端に受け取る。バッファ２１の入力信号ＩＮとしてＬＯＷからＨＩＧＨに立ち上がる正方向遷移信号が入力された場合、バッファ２３の出力とバッファ２４の出力とは、図９においてそれぞれの出力端近くに波形を示すようにＨＩＧＨからＬＯＷに立ち下がる負方向遷移信号となる。

バッファ２５及び２６は、入力端に受け取った入力信号を反転して出力端に出力する反転回路であり、それぞれバッファ２３及びバッファ２４の出力信号をその入力端に受け取る。図９において波形を示したようにＨＩＧＨからＬＯＷに立ち下がる負方向遷移信号が入力された場合、バッファ２５の出力とバッファ２６の出力とは、図９においてそれぞれの出力端近くに波形を示すようにＬＯＷからＨＩＧＨに立ち上がる正方向遷移信号となる。

この場合、バッファ２５の出力の正方向遷移に応答してＮＭＯＳトランジスタ３１が導通し、バッファ２６の出力の正方向遷移に応答してＰＭＯＳトランジスタ３２が非導通となる。従って信号出力端Ａは、可変負荷の負荷回路である可変容量素子３５に電気的に接続される。このように可変容量素子３５の信号出力端Ａへの電気的接続／非接続は、ＰＭＯＳトランジスタ２９及びＮＭＯＳトランジスタ３０の導通／非導通を制御する信号の信号レベルに応じて、即ち信号出力端Ａの信号レベルの遷移に略同期して制御される。

信号出力端Ａが可変容量素子３５に電気的に接続された状態で、ＰＭＯＳトランジスタ２９がバッファ２３の出力の負方向遷移に応答して導通状態となり、ＮＭＯＳトランジスタ３０がバッファ２４の出力の負方向遷移に応答して非導通状態となる。従って、信号出力端ＡがＬＯＷ（ＮＭＯＳトランジスタ３０のソース端が接続されているグランド電位）からＨＩＧＨ（ＰＭＯＳトランジスタ２９のソース端が接続されている電源電位）に変化する。

この際、信号出力端Ａが可変容量素子３５に電気的に接続されている状態であるので、可変容量素子３５が信号出力端Ａの電圧上昇を遅らせるように作用する。即ち、信号出力端Ａの電圧上昇の速度は、可変容量素子３５に電流が流れ込み電荷が蓄積する速度に応じたものとなる。可変容量素子３５の容量が大きいほど信号出力端Ａの電圧上昇は遅くなり、可変容量素子３５の容量が小さいほど信号出力端Ａの電圧上昇は速くなる。従って、可変容量素子３５の容量値（負荷値）を調整することにより、信号出力端Ａの電圧上昇速度を制御することが可能になる。即ち、出力信号ＯＵＴの立ち上がりの傾きを制御することが可能となる。

バッファ２１の入力信号ＩＮとしてＨＩＧＨからＬＯＷに立ち下がる負方向遷移信号が入力された場合、バッファ２３の出力とバッファ２４の出力とは、ＬＯＷからＨＩＧＨに立ち上がる正方向遷移信号となる。この場合、バッファ２５の出力とバッファ２６の出力とは、ＨＩＧＨからＬＯＷに立ち下がる負方向遷移信号となる。この場合、バッファ２５の出力の負方向遷移に応答してＮＭＯＳトランジスタ３１が非導通となり、バッファ２６の出力の負方向遷移に応答してＰＭＯＳトランジスタ３２が導通となる。従って信号出力端Ａは、可変負荷の負荷回路である可変容量素子３６に電気的に接続される。このように可変容量素子３６の信号出力端Ａへの電気的接続／非接続は、ＰＭＯＳトランジスタ２９及びＮＭＯＳトランジスタ３０の導通／非導通を制御する信号の信号レベルに応じて、即ち信号出力端Ａの信号レベルの遷移に略同期して制御される。

信号出力端Ａが可変容量素子３６に電気的に接続された状態で、ＰＭＯＳトランジスタ２９がバッファ２３の出力の正方向遷移に応答して非導通状態となり、ＮＭＯＳトランジスタ３０がバッファ２４の出力の正方向遷移に応答して導通状態となる。従って、信号出力端ＡがＨＩＧＨからＬＯＷに変化する。

この際、信号出力端Ａが可変容量素子３６に電気的に接続されている状態であるので、可変容量素子３６が信号出力端Ａの電圧下降を遅らせるように作用する。即ち、信号出力端Ａの電圧下降の速度は、可変容量素子３６に電流が流れ込み電荷が蓄積する速度に応じたものとなる。可変容量素子３６の容量が大きいほど信号出力端Ａの電圧下降は遅くなり、可変容量素子３６の容量が小さいほど信号出力端Ａの電圧下降は速くなる。従って、可変容量素子３６の容量値（負荷値）を調整することにより、信号出力端Ａの電圧下降速度を制御することが可能になる。即ち、出力信号ＯＵＴの立ち下がりの傾きを制御することが可能となる。なおこのとき、ＮＭＯＳトランジスタ３３がバッファ２４の正方向遷移に応じて導通することにより、信号出力端Ａに電気的に接続されていない可変容量素子３５を放電して、電荷が無い状態に戻している。

このように図９に示す出力回路２０では、可変容量素子３５の容量値（負荷値）を調整することにより、信号出力端Ａの電圧上昇速度、即ち出力信号ＯＵＴの立ち上がりの傾きを制御することが可能となる。また可変容量素子３６の容量値（負荷値）を調整することにより、信号出力端Ａの電圧下降速度、即ち出力信号ＯＵＴの立ち下がりの傾きを制御することが可能となる。従って、可変容量素子３５の容量値と可変容量素子３６の容量値とを独立に且つ連続的に調整することにより、出力信号ＯＵＴの立ち上がりの傾き及び立ち下りの傾きを独立に且つ連続的に変化させることができる。従って、出力信号ＯＵＴの立ち上がりの傾き及び立ち下りの傾きを容易に合わせることができる。

なお制御信号ＣＮＴＬは、出力回路２０が出力信号を送出する動作状態ではＬＯＷであり、信号出力端ＡをＨＩＧＨインピーダンス状態にする必要がある場合にＨＩＧＨになる信号である。制御信号ＣＮＴＬがＨＩＧＨになると、バッファ２１の動作が停止され（非駆動状態となり）、スイッチＳＷが解放され、更にＮＭＯＳトランジスタ２７及びＰＭＯＳトランジスタ２８が導通する。これによりバッファ２３の入力がＬＯＷ固定で出力がＨＩＧＨ固定となり、バッファ２４の入力がＨＩＧＨ固定で出力がＬＯＷ固定となる。従って、ＰＭＯＳトランジスタ２９、ＮＭＯＳトランジスタ３０、ＮＭＯＳトランジスタ３１、及びＰＭＯＳトランジスタ３２が全て非導通となり、信号出力端ＡがＨＩＧＨインピーダンス状態となる。

半導体集積回路において、信号入力端子と信号出力端子とが共通である場合がある。そのような双方向入出力端子に用いる出力回路では、例えば図９における信号出力端Ａが入力端子にも電気的に接続されており、入力動作の場合には信号出力端Ａにも入力信号電圧が印加されることになる。この場合、出力回路２０の動作を停止して、信号出力端ＡをＨＩＧＨインピーダンス状態としておく必要がある。制御信号ＣＮＴＬは、この目的のために用いられるものである。

図１０は、図９の出力回路２０の動作について説明するための波形図である。出力回路２０を構成するバッファ及びトランジスタの各回路要素は、適切な動作を保証するために以下に説明するような条件を満たしていることが好ましい。

まずバッファ２３の出力の立ち上がりの傾きは、図１０に示されるように、バッファ２４の出力の立ち上がりの傾きよりも大きい（急峻）であることが好ましい。これは、ＰＭＯＳトランジスタ２９及びＮＭＯＳトランジスタ３０を通る貫通電流を避けるためには、ＮＭＯＳトランジスタ３０が導通する前にＰＭＯＳトランジスタ２９を非導通とすることが望まれるからである。

またバッファ２３の出力の立ち下がりの傾きは、図１０に示されるように、バッファ２４の出力の立ち下がりの傾きよりも小さい（緩やか）であることが好ましい。これは、ＰＭＯＳトランジスタ２９及びＮＭＯＳトランジスタ３０を通る貫通電流を避けるためには、ＰＭＯＳトランジスタ２９が導通する前にＮＭＯＳトランジスタ３０を非導通とすることが望まれるからである。

更に、図１０から見て取れるように、バッファ２３の出力の変化からバッファ２５の出力の変化までの応答時間は、バッファ２４の出力の変化からバッファ２６の出力の変化までの応答時間と略等しいことが好ましい。これにより、出力信号ＯＵＴの立ち下り時には、バッファ２６の出力に応答するＰＭＯＳトランジスタ３２が導通する前に、バッファ２５の出力に応答するＮＭＯＳトランジスタ３１が非導通となる。また出力信号ＯＵＴの立ち上がり時には、バッファ２５の出力に応答するＮＭＯＳトランジスタ３１が導通する前に、バッファ２６の出力に応答するＰＭＯＳトランジスタ３２が非導通となる。従って、可変容量素子３５及び３６の一方から他方に電荷が移動するような経路が形成されるのを防ぐことができる。

また更に、バッファ２３の出力の変化からＰＭＯＳトランジスタ３４の状態変化までの応答時間は、バッファ２４の出力の変化からＮＭＯＳトランジスタ３３の状態変化までの応答時間と略等しいことが好ましい。更に、バッファ２３及び２４の立ち上がり／立ち下りの速度の違いにより、ＮＭＯＳトランジスタ３１を非導通とした後にＮＭＯＳトランジスタ３３を導通するとともに、ＰＭＯＳトランジスタ３２を非導通とした後にＰＭＯＳトランジスタ３４を導通するよう構成することが好ましい。

また更に、バッファ２３及び２４の出力にそれぞれ応答するＰＭＯＳトランジスタ２９及びＮＭＯＳトランジスタ３０の状態変化は、ＮＭＯＳトランジスタ３１、ＰＭＯＳトランジスタ３２、ＮＭＯＳトランジスタ３３、及びＰＭＯＳトランジスタ３４の状態変化よりも遅いことが好ましい。これにより図１０に示すような出力信号ＯＵＴの信号レベルの遷移が起こる時点では、既に可変容量素子３５又は可変容量素子３６の何れか必要な一方を信号出力端Ａに電気的に接続した状態としておくことができる。

なお図１０には、制御信号ＣＮＴＬをＨＩＧＨにして、バッファ２３の出力がＨＩＧＨ固定となり、バッファ２４の出力がＬＯＷ固定となる状態が示されている。この状態では、ＰＭＯＳトランジスタ２９、ＮＭＯＳトランジスタ３０、ＮＭＯＳトランジスタ３１、及びＰＭＯＳトランジスタ３２が全て非導通となり、出力信号ＯＵＴがＨＩＧＨインピーダンス状態となる。

以下に本発明による出力回路の実施形態の種々の変形例について説明する。

図１１は、本発明による出力回路の実施形態の変形例を示す図である。図１１において、出力回路は、信号出力ユニット１１、容量素子４１、及びスイッチ回路４２及び４３を含む。容量素子４１が負荷回路に相当する。信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路４２及び４３をそれぞれ導通及び非導通として容量素子４１を信号出力端Ａに電気的に接続する。容量素子４１の容量値を調整することにより、信号出力端Ａの信号の立ち上がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路４２及び４３をそれぞれ非導通及び導通として容量素子４１を信号出力端Ａから電気的に切り離して放電させる。この場合、信号出力端Ａの信号の立ち下がり速度は容量素子４１の影響を受けない。

図１２は、本発明による出力回路の実施形態の別の変形例を示す図である。図１２において、出力回路は、信号出力ユニット１１、抵抗素子４４、及びスイッチ回路４２を含む。抵抗素子４４が負荷回路に相当する。信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路４２を導通状態として抵抗素子４４を信号出力端Ａに電気的に接続する。抵抗素子４４の抵抗値を調整することにより、信号出力端Ａの信号の立ち上がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路４２を非導通として抵抗素子４４を信号出力端Ａから電気的に切り離す。この場合、信号出力端Ａの信号の立ち下がり速度は抵抗素子４４の影響を受けない。

図１３は、本発明による出力回路の実施形態の更に別の変形例を示す図である。図１３において、出力回路は、信号出力ユニット１１、容量素子４１、スイッチ回路４２、及び抵抗素子４４を含む。容量素子４１及び抵抗素子４４が負荷回路に相当する。信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路４２を導通状態として容量素子４１及び抵抗素子４４を信号出力端Ａに電気的に接続する。容量素子４１の容量値及び抵抗素子４４の抵抗値を調整することにより、信号出力端Ａの信号の立ち上がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路４２を非導通として容量素子４１及び抵抗素子４４を信号出力端Ａから電気的に切り離して放電させる。この場合、信号出力端Ａの信号の立ち下がり速度は容量素子４１及び抵抗素子４４の影響を受けない。なお上記放電は、容量素子４１から抵抗素子４４を介して行われる。

図１４は、本発明による出力回路の実施形態の別の変形例を示す図である。図１４において、出力回路は、信号出力ユニット１１、容量素子５１、及びスイッチ回路５２及び５３を含む。容量素子５１が負荷回路に相当する。信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路５２及び５３をそれぞれ導通及び非導通として容量素子５１を信号出力端Ａに電気的に接続する。容量素子５１の容量値を調整することにより、信号出力端Ａの信号の立ち下がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路５２及び５３をそれぞれ非導通及び導通として容量素子５１を信号出力端Ａから電気的に切り離して放電させる。この場合、信号出力端Ａの信号の立ち上がり速度は容量素子５１の影響を受けない。

図１５は、本発明による出力回路の実施形態の別の変形例を示す図である。図１５において、出力回路は、信号出力ユニット１１、抵抗素子５４、及びスイッチ回路５２を含む。抵抗素子５４が負荷回路に相当する。信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路５２を導通状態として抵抗素子５４を信号出力端Ａに電気的に接続する。抵抗素子５４の抵抗値を調整することにより、信号出力端Ａの信号の立ち下がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路５２を非導通として抵抗素子５４を信号出力端Ａから電気的に切り離す。この場合、信号出力端Ａの信号の立ち上がり速度は抵抗素子５４の影響を受けない。

図１６は、本発明による出力回路の実施形態の別の変形例を示す図である。図１６において、出力回路は、信号出力ユニット１１、容量素子５１、スイッチ回路５２、及び抵抗素子５４を含む。容量素子５１及び抵抗素子５４が負荷回路に相当する。信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路５２を導通状態として容量素子５１及び抵抗素子５４を信号出力端Ａに電気的に接続する。容量素子５１の容量値及び抵抗素子５４の抵抗値を調整することにより、信号出力端Ａの信号の立ち下がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路５２を非導通として容量素子５１及び抵抗素子５４を信号出力端Ａから電気的に切り離して放電させる。この場合、信号出力端Ａの信号の立ち上がり速度は容量素子５１及び抵抗素子５４の影響を受けない。なお上記放電は、容量素子５１から抵抗素子５４を介して行われる。

図１７は、本発明による出力回路の実施形態の別の変形例を示す図である。図１７において、出力回路は、信号出力ユニット１１、容量素子４１、スイッチ回路４２及び４３、容量素子５１、及びスイッチ回路５２及び５３を含む。容量素子４１及び容量素子５１が負荷回路に相当する。信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路４２及び４３をそれぞれ導通及び非導通として容量素子４１を信号出力端Ａに電気的に接続するとともに、スイッチ回路５２及び５３をそれぞれ非導通及び導通として容量素子５１を信号出力端Ａから電気的に切断して放電させる。容量素子４１の容量値を調整することにより、信号出力端Ａの信号の立ち上がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路４２及び４３をそれぞれ非導通及び導通として容量素子４１を信号出力端Ａから電気的に切り離して放電させるとともに、スイッチ回路５２及び５３をそれぞれ導通及び非導通として容量素子５１を信号出力端Ａに電気的に接続する。容量素子５１の容量値を調整することにより、信号出力端Ａの信号の立ち下がり速度を制御することが可能となる。

図１８は、本発明による出力回路の実施形態の別の変形例を示す図である。図１８において、出力回路は、信号出力ユニット１１、スイッチ回路４２、抵抗素子４４、スイッチ回路５２、抵抗素子５４を含む。抵抗素子４４及び抵抗素子５４が負荷回路に相当する。信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路４２を導通状態として抵抗素子４４を信号出力端Ａに電気的に接続するとともに、スイッチ回路５２を非導通状態として抵抗素子５４を信号出力端Ａから電気的に切り離す。抵抗素子４４の抵抗値を調整することにより、信号出力端Ａの信号の立ち上がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路４２を非導通として抵抗素子４４を信号出力端Ａから電気的に切り離すとともに、スイッチ回路５２を導通状態として抵抗素子５４を信号出力端Ａに電気的に接続する。抵抗素子５４の抵抗値を調整することにより、信号出力端Ａの信号の立ち下がり速度を制御することが可能となる。

図１９は、本発明による出力回路の実施形態の別の変形例を示す図である。図１９において、出力回路は、信号出力ユニット１１、容量素子４１、スイッチ回路４２、抵抗素子４４、容量素子５１、スイッチ回路５２、抵抗素子５４を含む。容量素子４１及び抵抗素子４４と容量素子５１及び抵抗素子５４とが負荷回路に相当する。信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路４２を導通状態として容量素子４１及び抵抗素子４４を信号出力端Ａに電気的に接続するとともに、スイッチ回路５２を非導通として容量素子５１及び抵抗素子５４を信号出力端Ａから電気的に切り離して放電させる。容量素子４１の容量値及び抵抗素子４４の抵抗値を調整することにより、信号出力端Ａの信号の立ち上がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路４２を非導通として容量素子４１及び抵抗素子４４を信号出力端Ａから電気的に切り離して放電させるとともに、スイッチ回路５２を導通状態として容量素子５１及び抵抗素子５４を信号出力端Ａに電気的に接続する。容量素子５１の容量値及び抵抗素子５４の抵抗値を調整することにより、信号出力端Ａの信号の立ち下がり速度を制御することが可能となる。

図２０は、本発明による出力回路の実施形態の別の変形例を示す図である。図２０において、出力回路は、信号出力ユニット１１、容量素子４１、スイッチ回路４２及び４３、スイッチ回路６１、及びスイッチ回路６２を含む。信号端Ｂと信号出力端Ａとの間を結合する第１の信号経路にはスイッチ回路６２が設けられている。信号端Ｂと容量素子４１との間にはスイッチ回路６１が設けられている。スイッチ回路４２、４３、６１、及び６２を制御することで、信号出力端Ａからスイッチ回路４２及びスイッチ回路６１を介して信号端Ｂに至る第２の信号経路と上記第１の信号経路とを切換えることができる。

信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路４２及び４３をそれぞれ導通及び非導通として容量素子４１を信号出力端Ａに電気的に接続する。更に、スイッチ回路６１及び６２を導通及び非導通とする。容量素子４１の容量値を調整することにより、信号出力端Ａの信号の立ち上がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路４２及び４３をそれぞれ非導通及び導通とし、スイッチ回路６１を非導通として、容量素子４１を信号出力端Ａ及び信号端Ｂから電気的に切り離して放電させる。この場合、信号出力端Ａの信号の立ち下がり速度は容量素子４１の影響を受けない。なおこの際、スイッチ回路６２を導通状態として、信号出力ユニット１１の出力信号を信号出力端Ａからスイッチ回路６２を介して信号端Ｂに伝搬させる。

図２１は、本発明による出力回路の実施形態の別の変形例を示す図である。図２０と同一の構成要素は同一の番号で参照し、その説明は省略する。

図２１の出力回路は、図２０の出力回路と比較して、抵抗素子６３が第２の経路に直列に挿入されていることが異なる。容量素子４１の容量値の調整に加えて、更にこの抵抗素子６３の抵抗値を調整することで、信号立ち上がり時の傾き（速度）を制御することができる。

図２２は、本発明による出力回路の実施形態の別の変形例を示す図である。図２２において、出力回路は、信号出力ユニット１１、容量素子５１、スイッチ回路５２及び５３、スイッチ回路７１、及びスイッチ回路７２を含む。信号端Ｂと信号出力端Ａとの間を結合する第１の信号経路にはスイッチ回路７２が設けられている。信号端Ｂと容量素子５１との間にはスイッチ回路７１が設けられている。スイッチ回路５２、５３、７１、及び７２を制御することで、信号出力端Ａからスイッチ回路５２及びスイッチ回路７１を介して信号端Ｂに至る第２の信号経路と上記第１の信号経路とを切換えることができる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路５２及び５３をそれぞれ導通及び非導通として容量素子５１を信号出力端Ａに電気的に接続する。更に、スイッチ回路７１及び７２を導通及び非導通とする。容量素子５１の容量値を調整することにより、信号出力端Ａの信号の立ち下がり速度を制御することが可能となる。

信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路５２及び５３をそれぞれ非導通及び導通とし、スイッチ回路７１を非導通として、容量素子５１を信号出力端Ａ及び信号端Ｂから電気的に切り離して放電させる。この場合、信号出力端Ａの信号の立ち上がり速度は容量素子５１の影響を受けない。なおこの際、スイッチ回路７２を導通状態として、信号出力ユニット１１の出力信号を信号出力端Ａからスイッチ回路７２を介して信号端Ｂに伝搬させる。

図２３は、本発明による出力回路の実施形態の別の変形例を示す図である。図２２と同一の構成要素は同一の番号で参照し、その説明は省略する。

図２３の出力回路は、図２２の出力回路と比較して、抵抗素子７３が第２の経路に直列に挿入されていることが異なる。容量素子５１の容量値の調整に加えて、更にこの抵抗素子７３の抵抗値を調整することで、信号立ち下がり時の傾き（速度）を制御することができる。

図２４は、本発明による出力回路の実施形態の別の変形例を示す図である。図２４において、出力回路は、信号出力ユニット１１、容量素子４１、スイッチ回路４２及び４３、スイッチ回路６１、容量素子５１、スイッチ回路５２及び５３、及びスイッチ回路７１を含む。

信号出力ユニット１１の出力信号が立ち上がる時には、スイッチ回路４２及び４３をそれぞれ導通及び非導通として容量素子４１を信号出力端Ａに電気的に接続するとともに、スイッチ回路６１を導通状態として容量素子４１を信号端Ｂに電気的に接続する。容量素子４１の容量値を調整することにより、信号出力端Ａの信号の立ち上がり速度を制御することが可能となる。この際、スイッチ回路５２及び５３をそれぞれ非導通及び導通とし、スイッチ回路７１を非導通として、容量素子５１を信号出力端Ａ及び信号端Ｂから電気的に切り離して放電させる。

信号出力ユニット１１の出力信号が立ち下がる時には、スイッチ回路５２及び５３をそれぞれ導通及び非導通として容量素子５１を信号出力端Ａに電気的に接続するとともに、スイッチ回路７１を導通状態として容量素子５１を信号端Ｂに電気的に接続する。容量素子５１の容量値を調整することにより、信号出力端Ａの信号の立ち下がり速度を制御することが可能となる。この際、スイッチ回路４２及び４３をそれぞれ非導通及び導通とし、スイッチ回路６１を非導通として、容量素子４１を信号出力端Ａ及び信号端Ｂから電気的に切り離して放電させる。

図２５は、本発明による出力回路の実施形態の別の変形例を示す図である。図２４と同一の構成要素は同一の番号で参照し、その説明は省略する。

図２５の出力回路は、図２４の出力回路と比較して、抵抗素子６３が信号出力端Ａと信号端Ｂとを結ぶ容量素子４１側の経路に直列に挿入され、また抵抗素子７３が信号出力端Ａと信号端Ｂとを結ぶ容量素子５１側の経路に直列に挿入されていることが異なる。容量素子４１及び５１の容量値の調整に加えて、更にこれら抵抗素子６３及び７３の抵抗値を調整することで、信号立ち上がり時の傾き及び立ち下がり時の傾きを制御することができる。

図２６は、本発明による出力回路の実施形態の別の変形例を示す図である。図２４と同一の構成要素は同一の番号で参照し、その説明は省略する。

図２６の出力回路は、図２４の出力回路と比較して、抵抗素子６３が信号出力端Ａと信号端Ｂとを結ぶ容量素子４１側の経路に直列に挿入されていることが異なる。容量素子４１の容量値の調整に加えて、更にこの抵抗素子６３の抵抗値を調整することで、信号立ち上がり時の傾き（速度）を制御することができる。なお信号出力端Ａと信号端Ｂとを結ぶ容量素子５１側の経路には、直列挿入抵抗は設けられていない。

図２７は、本発明による出力回路の実施形態の別の変形例を示す図である。図２４と同一の構成要素は同一の番号で参照し、その説明は省略する。

図２７の出力回路は、図２４の出力回路と比較して、抵抗素子７３が信号出力端Ａと信号端Ｂとを結ぶ容量素子５１側の経路に直列に挿入されていることが異なる。容量素子５１の容量値の調整に加えて、更にこの抵抗素子７３の抵抗値を調整することで、信号立ち下がり時の傾き（速度）を制御することができる。なお信号出力端Ａと信号端Ｂとを結ぶ容量素子４１側の経路には、直列挿入抵抗は設けられていない。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

Claims

第１の電位と第２の電位との間で遷移する信号を信号出力端に出力する信号出力ユニットと、
可変容量素子を含み負荷量が可変の負荷回路と、
該信号出力端と該負荷回路との間の電気的な導通／非導通を切替える第１のスイッチ回路と、
該可変容量素子と該第１のスイッチ回路との間の信号端を所定の電位に結合するスイッチ回路又は抵抗素子
を含むことを特徴とする出力回路。
該信号の該第１の電位と該第２の電位との間の遷移に略同期して該第１のスイッチ回路の導通／非導通が制御されるよう構成されることを特徴とする請求項１記載の出力回路。
該信号出力端に接続される第２のスイッチ回路と、
該第２のスイッチ回路を介して該信号出力端に結合される負荷量が可変の負荷回路
をさらに含むことを特徴とする請求項１記載の出力回路。
該第１のスイッチ回路と該第２のスイッチ回路とは交互に導通状態となるよう構成されることを特徴とする請求項３記載の出力回路。
該信号出力ユニットは、
該信号出力端と該第１の電位との間の電気的な導通／非導通を切替える第３のスイッチ回路と、
該信号出力端と該第２の電位との間の電気的な導通／非導通を切替える第４のスイッチ回路と、
を含み、該第３のスイッチ回路はＰＭＯＳトランジスタであり、該第４のスイッチ回路はＮＭＯＳトランジスタであることを特徴とする請求項１記載の出力回路。
該信号出力ユニットの出力をＨＩＧＨインピーダンス状態にするとともに該第１のスイッチ回路を非導通とすることにより該信号出力端をＨＩＧＨインピーダンス状態に設定可能なように構成されることを特徴とする請求項１記載の出力回路。
第１の電位と第２の電位との間で遷移する信号を信号出力端に出力する信号出力ユニットと、
負荷量が可変の負荷回路と、
該信号出力端と該負荷回路との間の電気的な導通／非導通を切替える第１のスイッチ回路と、
信号端と、
該信号端と該信号出力端との間を結合する第１の信号経路と、
該信号端と該負荷回路との間に設けられる第２のスイッチ回路
を含み、該信号出力端から該第１のスイッチ回路、該負荷回路、及び該第２のスイッチ回路を介して該信号端に至る第２の信号経路と該第１の信号経路とが切換可能に設けられることを特徴とする出力回路。
該第１の信号経路及び該第２の信号経路の何れか一方に直列に挿入された抵抗素子を更に含むことを特徴とする請求項７記載の出力回路。