CN1431779A - 振荡器电路及其控制方法和配备有该电路的器件和存储器件 - Google Patents

振荡器电路及其控制方法和配备有该电路的器件和存储器件 Download PDF

Info

Publication number
CN1431779A
CN1431779A CN02151433A CN02151433A CN1431779A CN 1431779 A CN1431779 A CN 1431779A CN 02151433 A CN02151433 A CN 02151433A CN 02151433 A CN02151433 A CN 02151433A CN 1431779 A CN1431779 A CN 1431779A
Authority
CN
China
Prior art keywords
signal
oscillation
frequency
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02151433A
Other languages
English (en)
Other versions
CN1237718C (zh
Inventor
小川和树
川本悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002003750A external-priority patent/JP3742345B2/ja
Priority claimed from JP2002140123A external-priority patent/JP3925788B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1431779A publication Critical patent/CN1431779A/zh
Application granted granted Critical
Publication of CN1237718C publication Critical patent/CN1237718C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/14—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance frequency-determining element connected via bridge circuit to closed ring around which signal is transmitted
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Electronic Switches (AREA)

Abstract

提供一种振荡器电路，它能够通过在一个能够操作/停止控制类型的振荡器电路中当振荡开始后避免可能出现的不稳定频率的输出而获得稳定频率。在这类振荡器电路中，一个振荡允许信号(EN)将振荡器部分设置于振荡操作状态下，从而使振荡器部分开始振荡。已经开始其操作的控制器部分将一个振荡频率控制信号(VR)改变为一个对应于预定振荡频率的信号值以便在振荡器部分处设置振荡频率。该振荡器部分响应于一个检测信号(MON)而输出一个振荡信号，该检测信号是在一个检测器部分将其中输入的一个信号与一个预定信号值进行比较后检测到该输入信号达到一个预定信号值之后被输出的。如此操作，能够检测一个振荡频率控制信号(VR)的过渡状态。也即，能够避免输出一个由于过渡振荡频率控制信号(VR)而造成的不稳定振荡信号。

Description

振荡器电路及其控制方法和 配备有该电路的器件和存储器件
技术领域
本发明涉及一种能够控制其激励/停振的振荡器电路，一种配备有该振荡器电路的半导体器件和半导体存储器件，以及一种振荡器电路的控制方法。更具体地，本发明涉及开始振荡时的操作稳定性。
背景技术
考虑到具有先进功能的电子器件的最近发展，在要求先进功能的同时还强烈地要求减少半导体器件或半导体存储器件的电路中的电流消耗。现在认为减少电流消耗的技术不但对于携带式电气设备是必需的，而且考虑到近来由于环境问题的增多所造成的节省能源的趋势，因而这对于未来产品也是主要的。
为满足这一要求，曾经进行控制以便将电路操作所需偏流减少至极限值，并且停止不必要的电路操作。对于振荡器电路的振荡操作也进行控制。曾经提供过其中振荡操作所需偏流被减少至极限值的电路。进行控制以便减少电流消耗，例如在备用期间例如省电模式中停止振荡器电路的振荡操作和进一步关断偏流的电流路径，以进行有限数量的电路操作。
在图22中所示半导体器件1000中，当需要一个其电压高于其自身电源电压的外部接口时，或当访问一个存储器单元时，可能需要一个高于电源电压的加强电压，或者可能需要一个用作MOS晶体管反偏压的负电压。因此，提供一个加强/负电源电路200。一般而言，在半导体器件1000中，为在器件内生成一个高于电源电压的加强电压或具有反极性的负电压，必须向电荷抽运系统或类似系统的电容提供电荷，或者自该电容抽取电荷。因此自一个振荡器电路100向加强/负电源电路200输入振荡信号。
此处在图22中提供两组振荡器电路100的理由是为了根据半导体器件1000的操作状态提供振荡信号给加强/负电源电路200。对于一个振荡器电路100，一个激励信号ACT被输入至一个允许(EN)端点。对于另一个振荡器电路100，一个与激励信号ACT反相的备用信号SBY被输入至一个允许(EN)端点。
如果该激励信号ACT处于激励状态，则由于内部电路400处于操作状态，该加强/负电源电路200必须具有足够的电源能力。因此，为保证加强/负电源电路200具有足够的电源能力，由激励信号ACT激励的振荡器电路100必须输出一个高振荡频率的振荡信号。与此同时，由备用信号SBY激励的振荡器电路100处于停止状态。
如果备用信号SBY处于激励状态，则内部电路400处于备用状态。在此状态下，必须将半导体器件1000消耗的电流减少至最小。因此，只需由加强/负电源电路200提供最小所需功率以便将内部电路400维持于偏压状态。因此，由备用信号SBY激励的振荡器电路100能够以低于激励状态频率的较低频率进行操作。与此同时，由激励信号ACT激励的振荡器电路100处于停止状态。
在图23中所示半导体存储器件2000中，如同半导体器件1000的情况(图22)，可能需要一个加强/负电源电路200用于提供一个加强电压或负电压给内部电路410。一个在激励时以高频率振荡的振荡器电路100和一个在备用期间以低频率振荡的振荡器电路100被切换以供使用。此外，在半导体器件2000中，一个刷新控制电路300被提供以便刷新存于存储器单元500中的电荷。在振荡器电路100中，一个刷新周期被定时启动以便完成周期的刷新操作。在半导体存储器件2000中，此振荡器电路100被配置为当激励信号ACT处于激励状态下时进行操作。在一个其中只在激励状态下需要数据保持操作的携带式设备或类似设备的操作规范中，能够在备用期间将备用状态下的振荡器电路100停振以便将刷新操作挂起，从而将电流消耗减少至极限值。
以下将振荡器电路100作为第一现有技术进行描述。图24中的振荡器电路100除振荡器部分5之外还包括控制器部分4，并且由一个来自控制器部分4的振荡频率控制信号VR将振荡器部分5的振荡频率控制为一个预定频率。控制器部分4和振荡器部分5由一个允许信号EN进行控制，及根据允许信号EN被激励/停止。它们被如此设计以便由允许信号EN进行控制将不必要的振荡操作停止，从而减少电流消耗。为在所需最小电流消耗的情况下达到预定频率的振荡操作，控制器部分4被构作为与振荡器部分5分开以便提供所需最小偏压。在停止期间，停止操作以便减少电流消耗。
图25显示一个第一现有技术的第一具体例子的振荡器电路。在控制器部分410中，一个由允许信号EN控制的开关元件S100连至电源电压VDD和一个PMOS晶体管TP100的电源端点，及振荡频率控制信号VR从彼此连接的一个门端点和一个漏端点输出。还通过一个电阻元件R100连至接地电压VSS。由一个在通过开关元件S100、PMOS晶体管TP100和电阻元件R100所形成的电流路径中流动的偏流IC生成该振荡频率控制信号VR。此处偏流IC一般被设为一个由低电流消耗操作的请求所限制的小电流值。例如，如果电阻元件R100的电阻值被设为1MQ，则偏流IC被设为大约数个微安。
在振荡器部分500中，反相器元件INV100至INV102的奇数级(图25中为3级)被连接为一个环以便形成一个环振荡器。反相器元件INV100至INV102中每一个的电源端点通过一个PMOS晶体管TP101连至电源电压VDD。PMOS晶体管TP101的门端点被振荡频率控制信号VR进行控制。振荡信号VOSC通过一个由允许信号EN控制的开关元件S101自反相器元件INV102输出。
图26显示第一现有技术的第二具体例子的振荡器电路。振荡器部分54被提供以替代第一具体例子中的振荡器部分500。振荡器部分54包括NOR元件NOR100以替代反相器元件INV102，及该允许信号EN被输入至NOR元件NOR100的另一个输入端。
在第一和第二具体例子中，允许信号EN被激励为低电平状态。开关元件S100被接通以便提供偏流IC给控制器部分410，及控制线VR由振荡频率控制信号VR提供偏压。在接收振荡频率控制信号VR的每个振荡器部分54和500中流动一个作为驱动电流的对应于控制器部分410中偏流的偏流IC，及该环振荡器完成振荡操作。在第一具体例子中，由于该开关元件S101处于导通状态，振荡信号VOSC被输出。在第二具体例子中，由于接收低电平允许信号EN的NOR元件NOR100用作一个逻辑反相器元件，该环振荡器操作以便输出振荡信号VOSC。
图28显示一个第一现有技术的第三具体例子的振荡器电路。控制器部分420被提供以替代第二具体例子中的控制器部分410。在控制器部分420中，为替代开关元件S100，一个开关元件S102被插入于电阻元件R100与接地电压VSS之间。开关元件S102由允许信号EN进行控制。允许信号EN被反相器元件INV103进行反相，及被输入至NOR元件NOR100的另一个输入端点。
在图29中所示第三具体例子中，允许信号EN被激励为高电平状态。开关元件S102被导通以便提供偏流IC给控制器部分420，及控制线VR由振荡频率控制信号VR提供偏压。偏流IC也流至振荡器部分54，从而促使一个环振荡器进行振荡。在第三具体例子中，允许信号被反相器元件INV103进行反相，及在低电平状态下被输入至NOR元件NOR100。NOR元件NOR100用作一个逻辑反相器元件，及该环振荡器操作以便输出振荡信号VOSC。
作为振荡器电路100的第二现有技术，一个在日本公开专利出版物No.11-317623中公开的振荡器电路被显示于图30中。图30中的振荡器电路包括振荡器部分910和一个脉冲发生器部分920。脉冲发生器部分920的单稳多振动器MM检测电源电压VCC的上升，并且在固定时间t1内生成高电平控制脉冲信号P。因此，在向振荡器部分910提供电源之后的固定时间t1内，开关SW被保持为ON，向压电振动器X提供一个大初始电流。
图31显示起始时间的一个操作波形。当电源电压VCC在时刻T1上升时，多振动器MM检测到此上升并且生成一个时刻t1的控制脉冲P。开关SW被接通以便提供一个大初始电流给压电振动器X。通过开关SW，提前一段时间t2开始振荡。
然而，在第一现有技术的振荡器电路100(图24)中，如第一至第三具体例子(图25、26和28)的电路图中所示，允许信号EN被输入至振荡器部分5、54和500中以便控制振荡的激励/停振，并且还可能进行控制以便允许/禁止输出振荡信号VOSC。输入允许信号EN的控制器部分4、410和420对振荡频率控制信号VR进行控制，以便控制振荡器部分5、54和500的振荡频率。由于在将允许信号EN激励之后控制线VR到达振荡频率控制信号VR电平之前需要一段预定时间，在振荡信号VOCS转移为一个其中产生预定频率的振荡的稳定状态之前的一段时间内振荡频率变为不稳定。因为在激励之后出现一段不稳定时期，这是一个问题。这一不稳定时期的出现可能造成以下具体问题。
在振荡器部分5、54和500中，由于控制状态只决定于允许信号EN的逻辑电平，当允许信号EN被激励时，同时设置一个振荡状态。另一方面，在控制器部分4、410和420中，在备用状态下被关断的电流路径由于允许信号EN的被激励而建立以便提供偏流IC，因此控制线VR被设为振荡频率控制信号VR。此处由于偏流IC是一个由对低电流消耗操作的请求所限制的小电流值，因此在控制线VR到达振荡频率控制信号VR电平之前需要一段预定时间。在允许信号EN被激励的同时振荡器部分5、54和500开始振荡。因此，在控制线VR到达振荡频率控制信号VR电平之前，振荡信号以一个相对于过渡电压电平不同于预定频率的振荡频率被输出。此时期是一个不稳定时期，在电路操作中造成不同问题。
图27中所示不稳定时期X1被生成于第一和第二具体例子中(图25和26)。在第一和第二具体例子的控制器部分410中，在不激励时期内，当允许信号EN处于高电平时，控制线VR被减低至接地电压VSS。当允许信号EN变为低电平并且被激励时，控制线VR被逐渐增加。然而，如果偏流是一个小电流值时，在到达振荡频率控制信号VR之前，需要一段预定时间(不稳定时期X1)。因此，在此时期内，由振荡频率控制信号VR将一个低电压加于每个振荡器部分54和500的PMOS晶体管TP101上，及一个大于所设置的偏流IC的驱动电流用于对环振荡器进行驱动。这造成振荡信号VOSC以大于预定频率的频率进行振荡。
在不稳定时期X1内，除增加振荡器电路100本身的电流消耗之外，半导体器件1000或半导体存储器件2000中的加强/负电源电路200或类似电路的电路操作速度大于所需值。在半导体存储器件2000中，刷新控制电路300以短于所需周期的周期执行一个刷新操作，促使大量电流被消耗。在电源能力有限例如由电池驱动的情况下，或者在不能忽略电源路径的阻抗的情况下，不稳定时期X1的大量电流消耗使提供给半导体器件1000或半导体存储器件2000的电源电压比所需情况减少得更多，从而造成操作失败。
如果加强/负电源电路200以高于所需频率的频率进行操作，则可能生成一个等于/高于设置值的电压，有害地影响器件可靠性。尤其是，在蜂窝式电话或类似设备的使用环境中，允许信号EN的激励/不激励被频繁地重复，这将成为一个问题。
图29中所示不稳定时期X2被生成于第三具体例子中(图28)。在第三具体例子的控制器部分420中，在允许信号EN变为低电平的不激励时期，控制线VR被增加接近一个通过将一个PMOS晶体管的阈值电压Vthp从电源电压VDD中减去所获得的电压(VDD-Vthp)。当允许信号EN变为高电平并被激励时，控制线VR的电压电平被逐渐减少至振荡频率控制信号VR。然而，如果偏流IC是一个小电流值，则需要一段预定时间(不稳定时期X2)。因此，在此时期内，由振荡频率控制信号VR将一个高电压加于振荡器部分54的PMOS晶体管TP101上，及环振荡器可以或也可不被一个小于所设偏流IC的驱动电流所驱动。因此，振荡信号VOSC被以低于预定频率的频率激励或停振。
在不稳定时期X2内，由于振荡信号VOSC的振荡频率低于预定频率，在半导体器件1000或半导体存储器件2000中的加强/负电源电路200或类似电路中生成的电压变为不足。如果加强电压不足，则可能在外部接口部分中出现操作失败或对存储器单元访问的失败。如果负电压不足，则MOS晶体管的反偏压可能不足，在阈值电压中造成波动，噪音电阻的性能下降等。
在半导体存储器件2000内，刷新控制电路300中被控制的刷新操作的周期被延伸超过所需周期，造成依赖于数据保持特性的数据的丢失。
现在描述振荡频率控制信号VR与振荡信号VOSC的振荡频率之间的关系。振荡频率决定于反相器INV100至INV102或组成环振荡器的类似器件的传送延迟时间。在第一至第三具体例子中组成反相器元件INV100至INV102的晶体管的驱动能力足够地大，传送延迟时间由作为施加于每个电源端点上的驱动电流的偏流IC所决定。这是因为每一级的输入电容的充电/放电时间成为偏流IC的传送延迟时间。换言之，振荡信号VOSC的振荡频率正比于偏流IC。
偏流IC由PMOS晶体管TP101的饱和特性所决定，并且具有以下关系：
IC＝Kx((VDD-VR)-Vthp)2
  ＝Kx((VDD-Vthp)-VR)2
此处K表示PMOS晶体管TR101的物理常数，及Vthp表示一个正值。因此，阈值电压变为-Vthp。此等式是当VR＜VDD-Vthp时所建立的，因为它所根据的条件是门与源之间的电压不低于阈值电压。
因此，IC＝0是当VR＝VDD-Vthp而使振荡操作停止时建立的。在VR＜VDD-Vthp的区域内，偏流IC由一个VR变化的平方特性所改变。换言之，振荡频率由VR变化的平方特性所改变，促使振荡信号VOSC的振荡频率在不稳定时期X1和X2内发生巨大变化。
在第二现有技术的振荡电路(图30)中，由开关SW提前一段时间t2开始振荡。然而，紧接开始振荡之后的振荡信号OUT具有小幅值，然后它逐渐增加至稳定值。即使如果振荡开始之前的时间被缩短。但仍然有振荡开始之后存在不稳定时期的问题。
第二现有技术是针对一个使用通电信号作为开始信号而开始操作的电路的。如图31中所示，对于电源电压VCC的上升波形而言，假设一个陡削的电压变化。因此，当该电路被安装于半导体器件1000或半导体存储器件2000上而配备有一个在断电模式的备用状态或类似状态与电源电压为ON时的激励状态之间变换的功能并且根据控制信号例如允许信号EN的输入而执行开始操作时，无法应用该电路。
当控制脉冲P处于高电平时的固定时期t1由作为无源元件的电阻元件Ra和电容元件Ca所设置。另一方面，由高电平控制脉冲P控制为ON状态的开关SW是一个有源元件。此外，用于提供初始电流给压电振动器X的固定时期t1通过试验如此选择，以使开始时间最短。由于无源元件和有源元件是由不同元件和结构制成，以及它们是分别制造的，一般情况下此事实使两者之间存在某些差别。因此，无源元件Ra和Ca所确定的固定时间t1任意地与驱动元件SW的ON状态的阈值和驱动能力组合，结果难于保持通过试验所选择的条件。
例如，如果由于固定时间t1或驱动能力的短缺以致压电振动器X的开始操作成为不足，则在固定时间t1结束之后还要求有一段开始时间。相反，如果固定时间t1过长，则压电振动器X的开始时间比所需要的值还长。在以上任何一种情况下，开始时间的最优化是失败的，这是一个问题。
发明内容
本发明用于解决以上所述现有技术中的问题。本发明的一个主要目的是提供一种能够输出具有稳定振荡频率的振荡信号的振荡器电路，一种配备有该振荡器电路的半导体器件和半导体存储器件，及该振荡器电路的控制方法。为达到主要目的，在启动振荡时采取以下措施，其中本发明的振荡器电路能够控制振荡的激励/停振。也即，所采取的措施是：(1)当过渡振荡频率不稳定时，停止振荡操作及不允许输出振荡信号；或(2)缩短过渡振荡频率不稳定的时期。
为达到该目的，根据本发明的第一方面所提供的一种振荡器电路包括：一个能够根据振荡允许信号进行振荡操作的振荡器部分；一个用于输出振荡频率控制信号的控制器部分，该振荡频率控制信号用于根据振荡允许信号控制振荡器部分的振荡频率；及一个用于检测振荡频率控制信号和输出一个用于根据检测结果控制振荡器部分的检测信号的检测器部分。
在根据本发明第一方面的振荡器电路中，该检测器部分检测一个自控制器部分根据振荡允许信号输出的振荡频率控制信号，并且根据该检测结果输出一个检测信号，以便控制振荡器部分的振荡操作。
因而，能够根据由检测器部分所获得的检测结果来执行预定振荡频率的振荡操作。在收到振荡允许信号之后，控制器部分开始其操作，而即使在过渡时期中来自控制器部分的振荡频率控制信号不稳定，振荡器部分也不会进行不稳定的振荡操作。振荡操作以稳定的振荡频率被执行。
根据本发明的第二方面所提供的一种振荡器电路包括：一个能够根据振荡允许信号进行振荡操作的振荡器部分；一个用于输出振荡频率控制信号的控制器部分，该振荡频率控制信号用于根据振荡允许信号控制振荡器部分的振荡频率；及一个用于将一个对应于已经被加上预定延迟时间的振荡允许信号的延迟信号输出至振荡器部分的延迟部分。
在按照本发明第二方面的振荡器电路中，该延迟部分输出一个对应于已经被加上预定延迟时间的振荡允许信号的延迟信号，以便控制振荡器部分的振荡。
如此操作，能够增加作为预定延迟时间的时间以使振荡频率控制信号的信号值变为稳定。此外，在振荡频率控制信号变为稳定并且达到一个对应于预定振荡频率的信号值之后，能够获得一个稳定的振荡信号。
此外，根据本发明的第三方面提供一种振荡器电路的控制方法，该振荡电路包括一个能够根据振荡允许信号进行振荡操作的振荡器部分和一个用于输出振荡频率控制信号的控制器部分，该振荡频率控制信号用于根据振荡允许信号控制振荡器部分的振荡频率，该振荡电路的控制方法包括：根据振荡允许信号，振荡频率控制信号将其状态从初始状态改变为预定振荡频率指令状态的步骤；及在根据振荡允许信号的振荡可操作状态下振荡频率控制信号到达预定振荡频率指令状态之后，或者启动振荡器部分的振荡操作或者在预定时刻自振荡器部分输出振荡信号的步骤。
因此，能够在预定时刻获得一个稳定的振荡信号，该预定时刻是在到达一种振荡频率控制信号给出指令要求振荡器部分以预定振荡频率进行振荡的状态之后被确定的。
此外，根据本发明的第四方面所提供的一种振荡器电路包括：一个能够以对应于振荡控制信号的振荡频率进行振荡操作的振荡器部分；一个用于在振荡允许信号被激励后通过一条控制线输出振荡频率控制信号给振荡器部分的控制器部分；及一个被安排于一个外部信号发生器电路与控制线之间的开关部分，当振荡允许信号不被激励时该开关部分变为导通并且自信号发生器电路向控制线提供一个预定信号。
在按照本发明第四方面的振荡器电路中，该振荡允许信号处于激励状态，该振荡器部分和控制器部分被一直激励，而振荡操作在进行。一个通过控制线输出至控制部分的振荡频率控制信号将振荡频率进行设置。在振荡允许信号不被激励的情况下，振荡器部分和控制器部分也不被激励。然而，一个预定信号从外部信号发生器电路通过开关部分被提供给控制线。
此外，根据本发明的第五方面提供一种振荡器电路的控制方法，包括：当根据振荡控制信号进行振荡操作时，在激励振荡允许信号后激励振荡频率的控制操作的步骤；及允许控制状态自己转移为预定设置状态，以便将振荡频率转移为设置值的步骤；其中当振荡允许信号不被激励时，由一个来自一个外部信号发生器部分的信号将控制状态保持为预定状态。
此外，根据本发明的第六方面所提供的一种振荡器电路包括：一个能够以对应于振荡频率控制信号的振荡频率进行振荡操作的振荡器部分；一个用于在振荡允许信号被激励后通过一条控制线输出振荡频率控制信号给振荡器部分的第一控制器部分；一个用于当振荡允许信号被激励时输出一个脉冲信号的脉冲发生器部分；一个用于输出一个预定信号的第二控制器部分，该第二控制器部分由该脉冲信号所激励；及一个被安排于第二控制器部分与控制线之间的开关部分，该开关部分由该脉冲信号所导通并且提供预定信号给控制线。
在按照本发明第六方面的振荡器电路中，当该振荡允许信号处于激励状态下时，该振荡器部分和第一控制器部分被一直激励，而振荡操作在进行。一个从第一控制器部分通过控制线输出至振荡器部分的振荡频率控制信号将振荡频率进行设置。在从脉冲发生器部分输出的脉冲信号的期间，与振荡允许信号被激励的同时，开关部分和第二控制器部分也被激励。同时，一个预定信号从第二控制部分通过开关部分被提供给控制线。
此外，根据本发明的第七方面提供一种振荡器电路的控制方法，包括：当根据振荡控制信号进行振荡操作时，在振荡允许信号被激励后激励振荡频率的第一控制操作的步骤；及允许控制状态自己转移为预定设置状态，以便将振荡频率转移为所设值的步骤；其中在振荡允许信号被激励后的一段预定时期内，控制方法进行控制以便激励第二控制操作从而使控制状态转移为预定状态。
由此，当一个振荡允许信号不被激励和随后控制器部分不被激励时，或者在振荡允许信号与一个脉冲信号一起转移为激励状态的预定时期内，能够提供一个预定信号给控制线。因此，当激励振荡允许信号而激励控制部分或第一控制部分时，控制线上信号到达所设振荡频率控制信号的振荡频率的时间延迟能够被缩短。因此，当允许振荡操作时，能够缩短振荡频率的不稳定时期。
以下参照附图被阅读的详细说明将使组成本发明的以上和进一步的目的和新颖特征更为全面地显露出来。然而应该理解，附图只是用于阐述目的而并不用于限定本发明。
附图说明
图1是本发明的第一原理图；
图2是本发明的第二原理图；
图3是本发明的第三原理图；
图4是本发明的第四原理图；
图5是本发明的第五原理图；
图6显示第一实施例的电路图；
图7显示第一实施例的操作波形；
图8显示第二实施例的电路图；
图9显示第二实施例的操作波形；
图10显示第三实施例的电路图(箝位部分)；
图11显示第四实施例的电路图(箝位部分)；
图12显示第五实施例的电路图(检测器部分)；
图13显示第六实施例的电路图；
图14显示第六实施例的操作波形；
图15显示第七实施例的电路图；
图16显示第七实施例的操作波形；
图17显示第八实施例的电路图；
图18显示第八实施例的操作波形；
图19显示第九实施例的电路图；
图20显示包括一个预设置部分的实施例的第一修改的电路图；
图21显示包括一个预设置部分的实施例的第二修改的电路图；
图22显示包括一个振荡器电路的半导体器件的电路图；
图23显示包括一个振荡器电路的半导体存储器件的电路图；
图24显示第一现有技术的电路框图；
图25显示第一现有技术的第一具体例子的电路图；
图26显示第一现有技术的第二具体例子的电路图；
图27显示第一现有技术的第一和第二具体例子的操作波形；
图28显示第一现有技术的第三具体例子的电路图；
图29显示第一现有技术的第三具体例子的操作波形；
图30显示第二现有技术的电路图；及
图31显示第二现有技术的操作波形。
具体实施方式
其次，参照附图详细地描述根据本发明第一至第九实施例的一种振荡器电路、配备有该振荡器电路的一种半导体器件和一种半导体存储器件和一种该振荡器电路的控制方法。
图1是本发明的一个振荡器电路100的第一原理图。控制器部分4和振荡器部分5由一个振荡允许信号(EN)所控制。使用振荡允许信号(EN)将振荡器部分设置为振荡操作允许状态，及控制器部分4开始其操作。已经开始操作的控制器部分4将振荡频率控制信号(VR)改变为一个对应于预定振荡频率的信号值。该振荡频率控制信号(VR)被输入至振荡器部分5中以便设置一个振荡频率，也被输入至检测器部分1中以便检测该信号值。已经被检测器部分1将一个检测信号(MON)输入至振荡器部分5中。
在由振荡允许信号(EN)启动之后，自控制器部分4输出的振荡频率控制信号(VR)需要一段预定时间来到达对应于预定频率的信号值。因此，检测器部分1将振荡频率控制信号(VR)的信号值与一个预定信号值进行比较，及在检测到振荡频率控制信号(VR)到达预定信号之后，该检测信号(MON)被输出至振荡器部分5。振荡器部分5由振荡允许信号(EN)设为振荡允许状态，并且在检测信号(MON)被输入的时刻被控制以便输出一个振荡信号。因此，在启动控制器部分4之后，当振荡频率控制信号(VR)处于过渡状态下时，有可能检测到一个过渡时期，从而防止自振荡器部分5输出一个由于一个过渡振荡频率控制信号(VR)的设置而造成的不稳定振荡信号。
图2是本发明的振荡器电路100的第二原理图。除第一原理图的部件之外，还提供一个用于将振荡频率控制信号(VR)箝位于预定值的箝位部分2。箝位部分2由一个振荡允许信号(EN)进行控制。
考虑到电流消耗，只需在由振荡允许信号(EN)启动控制器部分4之后才需要激励检测器部分1，及在不输出振荡允许信号(EN)的振荡禁止状态下，它最好处于不激励状态。因此，通过提供由振荡允许信号(EN)控制的箝位部分2，在振荡禁止状态下振荡频率控制信号(VR)被维持为一个预定箝位值。通过在检测器部分1的输入级中将此箝位值设为一个不激励信号值，能够将检测器部分1的检测操作维持在不操作状态下。在振荡禁止状态下，在检测器部分1中没有不必要的电流消耗，因而有助于获得较低电流消耗。
作为用于将检测器部分1维持于不激励状态下的另一个方法，能够作出以下安排以使检测器部分1本身由振荡允许信号(EN)进行控制。通过使检测器部分1的电路在振荡禁止状态下不操作，无论振荡频率控制信号(VR)的信号值如何，都能中止检测器部分1的操作。
图3是本发明的振荡器电路100的第三原理图。提供一个延迟部分3以便替代第一原理图的检测器部分1。一个振荡允许信号(EN)被输入至延迟部分3中，它输出一个延迟信号(D)，而一个预定延迟时间被加至EN中并输入至振荡器部分5。在控制器部分4被振荡允许信号(EN)启动之后，当振荡频率控制信号(VR)改变时，根据一个过渡时期设置该预定延迟时间。
在延迟部分3处，一个大于在振荡频率控制信号(VR)达到预定信号之前的过渡时期的预定时间被定时，及延迟信号(D)被输出至振荡器部分5。在延迟信号(D)被输入的时刻，振荡器部分5由振荡允许信号(EN)设为振荡允许状态，并被控制以便输出一个振荡信号。因此，在振荡频率控制信号(VR)超出过渡状态的时刻之后，有可能操作振荡器部分5并且到达一个稳定信号值，从而防止自振荡器部分5输出一个由于一个过渡振荡频率控制信号(VR)的设置而造成的不稳定振荡信号。
图4是本发明的振荡器电路100的第四原理图。控制器部分4和振荡器部分5通过一条控制线(VR)彼此相连，及两者都由一个振荡允许信号(EN)进行控制。由该振荡允许信号(EN)将振荡器部分5设为振荡操作允许状态，及控制器部分4开始其控制操作。已经开始控制操作的控制器部分4通过该控制线(VR)输出一个被设为对应于预定振荡频率的振荡频率控制信号(VR)至振荡器部分5。一个被提供于振荡器部分100之外的信号发生器部分7通过一个开关部分6连至控制线(VR)。该开关部分6由振荡允许信号(EN)进行控制。
控制器部分4由振荡允许信号(EN)启动以便开始其控制操作。然而，对于低电流消耗的要求或类似要求可能将驱动能力限制为小的值。对于有限的驱动能力，控制线(VR)可能需要一段长时间才能达到所设振荡频率控制信号(VR)。因此，通过使开关部分6在振荡允许信号(EN)的不激励状态下成为导通，能够事先向控制线(VR)提供来自信号发生器部分7的预定信号。此处信号发生器部分7是一个事先提供在振荡器部分5之外的单元，它提供一个预定信号给振荡器电路100以外的电路。在本发明的第四原理图中，使用此预定信号。
在图4中，一个预设置部分A1被配置为具有外部信号发生器部分7和开关部分6。由于当振荡允许信号(EN)处于不激励状态及当振荡允许信号(EN)被改变为激励状态时，预定信号被提供给控制线(VR)，因而即使控制器部分4具有有限的驱动能力，控制线(VR)也能在短期内被设为预定振荡频率控制信号(VR)。因此它能够防止自振荡器部分5输出一个由一个过渡控制线(VR)信号造成的不稳定振荡信号。
图5是本发明振荡器电路100的第五原理图。第一控制器部分4被提供以替代第四原理图的控制器部分4，及第二控制器部分8又被提供以替代信号发生器部分7。此外，在第四原理图之外还提供一个脉冲发生器部分9。当一个振荡允许信号(EN)被输入时，脉冲发生器部分9输出一个脉冲信号至开关部分6及第二控制器部分8。该脉冲信号根据振荡允许信号(EN)的激励过渡而被输出。由于输入脉冲信号，开关部分6被导通，及一个由于第二控制部分8的激励而输出的预定信号被提供给控制线(VR)。
在本发明的第五原理图中，为补偿第一控制器部分4的有限驱动能力，除第一控制器部分4之外，在从振荡允许信号(EN)激励过渡开始的预定时期内，第二控制器部分8被驱动，从而增加驱动能力，直至控制线(VR)到达一个所设振荡频率控制信号(VR)。相对于振荡允许信号(EN)而言，有可能在一段短时间内将控制线(VR)设为一个所设振荡频率控制信号(VR)而仍然限制第一控制器部分4的驱动能力和保持低电流消耗操作，从而防止从振荡器部分5输出一个由一个过渡控制线(VR)信号造成的不稳定振荡信号。
其次，描述本发明的第四和第五原理图中虚线所标示的检测器部分1和延迟部分3。在第四和第五原理图中这些部件1和3并不是主要的。或者其中一个或者两个能够被提供以便在振荡允许信号(EN)的激励期间进一步保证消除不稳定操作时期。
检测器部分1检测控制线(VR)的信号是否已经被输入和达到一个对应于所设振荡频率控制信号(VR)的信号。该检测操作的结果被作为一个检测信号(MON)输入至振荡器部分5，及振荡操作被控制。通过使用用于标示控制线(VR)的信号已经到达对应于所设振荡频率控制信号(VR)的信号的检测信号(MON)，振荡器部分5被控制以便开始振荡操作或输出振荡信号连同振荡允许信号(EN)。
延迟部分3增加一个预定延迟时间至振荡允许信号(EN)中，并且输出它至振荡器部分5。根据其中控制线(VR)的信号被改变为对应于由于振荡允许信号(EN)的激励而设置的振荡频率控制信号(VR)的信号的过渡时期而设置预定延迟时间。如此进行控制以便在控制线(VR)的信号到达对应于振荡频率控制信号(VR)的信号之后，使振荡器部分5的振荡操作能够被启动或振荡信号能够被输出。因此，有可能防止从振荡器部分5输出一个由于过渡振荡频率控制信号(VR)的设置而造成的不稳定振荡信号。
作为用于将检测器部分1维持于不激励状态下的另一个方法，能够作出安排以使检测器部分1由振荡允许信号(EN)进行控制。通过使检测器部分1的电路在不激励状态下不操作，无论控制线信号(VR)的信号值如何，都能停止检测器部分1的操作。
图6至9中所示振荡器电路101和102是第一原理图(图1)的第一和第二实施例的振荡器电路。图6显示第一实施例的振荡器电路101。控制器部分41包括一个PMOS晶体管TP1以替代提供于第一现有技术的第一具体例子的控制器部分410中的开关元件S100。振荡器部分51被如此构作以便从第一现有技术的第二具体例子的振荡器部分54中通过一个用作开关元件的PMOS晶体管TP4输出振荡信号VOSC。PMOS晶体管TP4的一个门端点由一个以后将描述的自检测器部分11输出的检测信号(MON)进行控制，
对于检测器部分11，振荡频率控制信号VR被输入至一个NMOS晶体管TN1的门端点中。NMOS晶体管TN1的一个源端点连至接地电压VSS。一个漏端点连至一个PMOS晶体管TP2的漏端点，该PMOS晶体管TP2具有一个连至源端点的电源电压VDD及一个连至门端点的接地电压，以及配置一个将此连接点用作输出端点的逻辑反相门。根据PMOS晶体管TP2的电导与NMOS晶体管TN1的电导之间的平衡来设置逻辑反相门的逻辑反相阈值电压，以便当振荡器部分51以预定振荡频率执行其振荡操作时，它相对于振荡频率控制信号VR的电压值而被逻辑地反相。一个能够检测振荡频率控制信号VR达到预定电压值的电压值被事先设为一个阈值，及该检测信号MON被激励为一种其中振荡频率控制信号VR输出一个稳定电压值的状态。随着控制器部分41的启动，振荡频率控制信号VR被从接地电压VSS增加至一个用于标示预定振荡频率的预定电压值。因此，通过在到达预定电压值之前将一个给定电压值设置为一个阈值，能够可靠地执行逻辑反相操作以便激励检测信号MON。一个初始级的逻辑反相门的输出在被第二级的反相器元件INV1和INV2进行整形、驱动能力确保、逻辑匹配和类似操作之后，作为检测信号MON输出至振荡器部分51。
振荡器部分51包括一个NOR元件NOR1以替代环振荡器的最后级反相器元件，其中NOR1由一个作为振荡允许信号的允许信号(EN)进行控制。在其中允许信号EN变为低逻辑电平的振荡允许状态下，NOR元件NOR1用作一个逻辑反相门以便配置一个环振荡器。因此，在振荡器部分51中执行振荡操作。另一方面，NOR元件NOR1的输出作为振荡信号VOSC通过PMOS晶体管TP4被输出。PMOS晶体管TP4由检测信号MON进行控制。检测信号MON在其中允许信号EN被激励以便启动控制器部分41的级中变为低逻辑电平，及振荡频率控制信号VR达到预定电压值，及PMOS晶体管TP4被导通以便输出振荡信号VOSC。在振荡器部分51中环振荡器被配置为随着允许信号EN的激励而开始振荡操作，然后在振荡频率到达预定频率的时刻，振荡信号VOSC作为输出信号被输出。在这两个级中执行振荡操作。因此，一个稳定预定振荡频率作为振荡信号VOSC被输出。
图7显示一个振荡操作波形。当允许信号EN变为低逻辑电平时，控制器部分41被启动，及在振荡部分51中环振荡器被配置为开始振荡操作。随着控制器部分41的启动，振荡频率控制信号VR逐渐从接地电压VSS增加至预定电压值。然而，由于在此过渡时期内(图7中的X1)其电压低于预定电压值，与稳定状态下的控制电流相比较，对环振荡器的控制电流IC变为较大。因此环振荡器以高频率进行振荡(节点N1)。然而，由于检测信号MON不激励，及PMOS晶体管TP4处于不导通状态，没有高频率振荡信号输出给振荡信号VOSC。然后检测器部分11检测到振荡频率控制信号VR已经达到预定电压值，及检测信号MON被反相。在此时刻，PMOS晶体管TP4被导通，及以预定振荡频率稳定地进行振荡的环振荡器的振荡信号作为振荡信号VOSC而被输出。
图8显示第二实施例的振荡器电路102。控制器部分42被提供以替代第一实施例的控制器部分41，它包括一个NMOS晶体管TN2以替代第一现有技术的第三具体例子的控制器部分420中所提供的开关元件S102。此外，第一实施例的振荡器部分51中的PMOS晶体管TP4被去除，及振荡开始信号ON通过NOR元件NOR2和反相器元件INV3被输入至NOR元件NOR1中，允许信号EN和检测信号MON被输入其中。振荡信号VOSC被配置为自NOR元件NOR1中输出。
检测器部分12如此构作，以去除第一实施例的检测器部分11中的反相器元件INV2，及输出一个低激励检测信号MON。在检测器部分12的初始级中，提供一个类似于检测器部分11的初始级中的逻辑反相门。随着控制器部分42的启动，振荡频率控制信号VR被从高电压电平减为一个用于标示预定振荡频率的预定电压值。因此，在达到预定电压值之前，通过设置一个预定电压值作为阈值，肯定能够执行逻辑反相操作以便激励检测信号MON。由于控制器部分42在操作中的极性与第一实施例的控制器部分41的极性相反，因此检测器部分12所包括的反相器元件的数量比第一实施例的检测器部分11少一级。
图9显示一个振荡操作波形。当允许信号EN变为低逻辑电平时，控制器部分42被启动，及振荡频率控制信号VR逐渐从一个比电源电压VDD小一个阈值电压Vthp的高电压电平(VDD-Vthp)减至预定电压值。然而，由于在过渡时期内(图9中的X2)其电压高于预定电压值，与稳定状态下的控制电流相比较，对环振荡器的控制电流IC较小。由于此时检测器部分初始级不反相，检测信号MON保持其高逻辑电平，及振荡信号VOSC通过NOR元件NOR2被固定为低电平。也即，环振荡器的振荡操作被停止，而振荡信号VOSC被固定为低电平。然后，检测器部分12检测到振荡频率控制信号VR已经到达预定电压值，及检测信号MON被反相为低逻辑电平。在此时刻，NOR元件NOR2的输入信号也变为低逻辑电平，一个输出被反相为高逻辑电平，及NOR元件NOR1用作一个逻辑反相门以便启动环振荡器的振荡操作。此时由于振荡频率控制信号VR已经达到预定电压值，所以振荡操作以预定振荡频率被稳定地执行，及一个稳定振荡输出信号被输出为振荡信号VOSC。
如上所述，根据第一和第二实施例，有可能按照根据作为检测器部分11和12中每一个的检测结果的检测信号MON的振荡频率控制信号VR而设置的所需振荡频率完成振荡操作。即使在当来自由作为振荡允许信号的允许信号EN启动操作的控制器部分41和42中每一个的振荡频率控制信号VR不稳定时的此过渡时期(图7中的X1，图9中的X2)中，也有可能稳定振荡频率以完成振荡而在振荡操作中没有任何不稳定性。
在检测器部分11和12的初始级电路中，通过将振荡频率控制信号VR的信号值与预定频率的信号值进行比较，有可能将振荡器部分51和52处的振荡频率设为预定频率。
作为模拟电压值的振荡频率控制信号VR能够由检测器部分11和12中每一个的初始级电路的逻辑反相门检测到，它们具有对应于被设为阈值电压的预定振荡频率的信号值。检测信号MON能够被取出用作一个数字信号。能够使用数字信号执行这类在稍后级振荡器部分51和52中开始的振荡。因此，能够在小电路中由低电流消耗操作来执行高速度处理。
由于振荡器部分51的NOR元件NOR1和振荡器部分52的NOR元件NOR2用作信号组成部分，作为振荡允许信号的允许信号EN与检测信号MON一起逻辑地组成并且被输出。因此，在检测到这两个信号都处于低逻辑电平时，有可能对用于组成环振荡器的最后级同时用作操作控制单元的NOR元件NOR1进行控制。
图10至12显示对应于第二原理图(图2)的第三至第五实施例。一个箝位部分21被显示于图10的第三实施例中。一个NMOS晶体管TN3被提供于一个被输入至检测器部分11或12的振荡频率控制信号VR与一个由允许信号EN控制的预定电压V之间。此处将一个低激励允许信号EN用作例子。也即，当允许信号EN变为低逻辑电平被设为振荡允许状态下时，NMOS晶体管TN3被设为不导通，及由控制器部分4生成的振荡频率控制信号VR被输入至检测器部分11或12中以便进行检测操作。当允许信号EN变为高逻辑电平被设为振荡禁止状态下时，NMOS晶体管TN3被导通，及振荡频率控制信号VR被箝位于预定电压V。此处，由于预定电压V被设为一个在检测器部分11或12的初始级电路中进行逻辑反相操作之前的电压，不输出任何检测信号MON。具体地，在第一实施例中，在振荡禁止状态下振荡频率控制信号VR变为接地电压VSS，可以为接地电压VSS设置一个预定电压V。在第二实施例中，在振荡禁止状态下振荡频率控制信号VR变为高电压(VDD-Vthp)，可以设置一个预定电压(VDD-Vthp)或更高电压。
一个箝位部分22被显示于图11的第四实施例中。除第三实施例的箝位部分21之外，一个转移门T1被提供以便关断检测器部分11或12的一个输入端点，及控制器部分4的一个输出端点用于输出振荡频率控制信号VR。一个低激励允许信号EN被输入至转移门T1的PMOS晶体管的门端点中，及允许信号EN被一个反相器元件INV4进行反相并且被输入至NMOS晶体管的一个门端点。当允许信号EN变为低逻辑电平被设为振荡允许状态下时，NMOS晶体管TN3不被导通，及转移门T1被导通以便将振荡频率控制信号VR输入至检测器部分11或12中，从而开始检测操作。当允许信号EN变为高逻辑电平被设为振荡禁止状态下时，NMOS晶体管TN3被导通，及转移门T1不被导通以便将检测器部分11或12的输入端点箝位于预定电压V。
一个检测器部分13被显示于图12的第五实施例中。在检测器部分13所具有电路中，根据一个允许信号EN执行激励或不激励操作。一个NMOS晶体管TN4被加于第一实施例的检测器部分11的初始级电路中。该NMOS晶体管TN4被连接于一个NMOS晶体管TN1与初始级电路的输出端点之间，及允许信号EN被反相器元件INV5进行反相并且被输入至一个门端点。当允许信号EN变为低逻辑电平被设为振荡允许状态下时，NMOS晶体管TN4被导通，及初始级电路被激励，从而执行检测操作。当允许信号EN变为高逻辑电平被设为振荡禁止状态下时，NMOS晶体管TN4不被导通，及初始级电路的输出端点被固定为电源电压VDD，从而防止执行检测操作。
在第五实施例的检测器部分13中，对应于检测器部分11的电路用作例子。然而，对应于第二实施例的检测器部分12的电路也能被采用。在此情况下，用于替代检测器部分13的NMOS晶体管TN4，一个PMOS晶体管可以被插入于PMOS晶体管TP2与初始级电路的输出端点之间，及允许信号EN可以被输入至门端点。当允许信号EN变为低逻辑电平被设为振荡允许状态下时，新近被连接的PMOS晶体管被导通以便执行检测操作。当允许信号EN变为高逻辑电平被设为振荡禁止状态下时，新近被连接的PMOS晶体管不被导通，及初始级电路的输出端点被固定为接地电压VSS，并且不执行检测操作。
如上所述，根据第三和第四实施例，有可能将振荡频率控制信号VR维持为一个不对应于预定振荡频率信号值的信号值，在检测器部分11或12处停止检测操作，及保持振荡输出为停止状态。
此外，在此情况下，如果在第一实施例的组成中一个预定箝位值被设为接地电压VSS，及在第二实施例的组成中被设为较高电压电平例如电源电压(VDD-Vthp)，则有可能保证在检测器部分11或12处停止检测操作并且保持振荡输出为停止状态。
根据第五实施例，由于能够由允许信号EN使检测器部分13本身的电路操作成为不激励，有可能在振荡禁止状态下减少不必要的电流消耗。
图13显示一个对应于第三原理图的第六实施例的振荡器电路103(图3)。一个延迟部分31被提供以替代第二实施例的振荡器电路102中的检测器部分12。在振荡器部分53处，一个3输入NOR元件NOR3被提供以替代振荡器部分52处的2输入NOR元件NOR2。一个允许信号EN被直接输入至NOR元件NOR3的每个输入端点，同时还输入来自延迟部分31的第一延迟部分D1和第二延迟部分D2中的每一个延迟信号。
第一延迟部分D1包括串联的偶数级(图13中为4级)的反相器元件。第二延迟部分D2组成一个延迟电路，用于在允许信号EN被变为低电平之后将一个预定延迟时间定时。允许信号EN被反相器元件进行反相，并且被输入至NAND元件NA1的一个输入端点。一个被延迟一段预定延迟时间的信号通过一个由反相器元件或CR延迟元件所组成的延迟单元τ被输入至另一个输入端点。此处，延迟单元τ的输入和输出之间的逻辑电平被反相。因此，在由反相器元件根据NAND元件A1进行逻辑反相的输出端点处，一个具有由延迟单元τ相对于允许信号EN的转移为低电平而设的预定延迟时间的脉冲宽度的高电平脉冲信号被作为延迟信号D而获得。
由于在允许信号EN的低电平转移与延迟信号D的高电平转移之间的电路上存在延迟时间，有可能从反相器元件INV3中出现低电平故障。第一延迟部分D1被提供以处理此故障。也即，使用第一延迟部分D1的延迟信号，在电路上允许信号EN电路自低电平转移开始的延迟时间期间，一个高电平信号被输入至NOR元件NOR3的至少一个输入端点，从而有可能防止该故障。
图14显示振荡操作开始时的操作波形。当允许信号EN被变为低电平时，控制器部分42被启动，及振荡频率控制信号VR被逐渐从一个高电压电平(VDD-Vthp)减少至一个预定电压值。然而，由于在此过渡时期内(图14中的X2)振荡频率控制信号VR高于预定电压值，与稳定状态的控制电流相比较，环振荡器的控制电流IC较小。因此，为在此时期内保持振荡操作停止，一个高电平延迟信号D由跟随于延迟部分31的第一延迟部分D1的延迟时间之后的第二延迟部分D2所输出。因此，振荡部分53的NOR元件NOR3的至少一个输入端点被维持为高电平，及一个振荡开始信号ON处于高电平。因此，振荡部分53的环振荡器不操作。在由第二延迟部分D2的延迟单元τ所设预定延迟时间期间，通过保持延迟信号D为高电平而使此时期继续下去。在预定延迟时间之后，当延迟信号D被反相为一个低电平时，由于已经被输入至NOR元件NOR3的另一个输入端点的各信号也是处于低电平，振荡开始信号ON被反相为低电平以便在振荡器部分53处开始振荡操作，从而输出振荡信号VOSC。在振荡频率控制信号VR到达预定电压之后的时刻，通过设置预定延迟时间，振荡操作以稳定的预定振荡频率被执行，及振荡信号VOSC被作为稳定的振荡输出被输出。
如上所述，根据第六实施例，有可能把当来自控制器部分42的振荡频率控制信号VR的信号值被稳定为延迟部分31的第二延迟部分D2中的预定延迟时间的时刻进行设置，其中该控制器部分42由作为振荡允许信号的允许信号EN启动操作，从而在振荡频率控制信号VR被稳定和达到对应于预定振荡频率的信号值的时刻之后，获得一个稳定振荡信号VOSC。
此外，此处在第二延迟部分D2中组成延迟单元的CR延迟电路或类似电路被设为对应于CR延迟电路的时间常数，该CR延迟电路包括一个例如控制器部分42处的控制电流的电流路径的电阻元件及一个例如PMOS晶体管TP1和TP3的门电容的电容元件。因此，对应于振荡频率控制信号VR到达稳定状态时间的时间能够由延迟部分31进行定时。因此，有可能通过延迟部分31处的最优定时将一个预定延迟时间定时。
根据以上所述第一、第二和第六实施例，来自振荡器部分51至53的振荡信号VOSC的输出能够由任何一个单元进行控制，即由NOR元件NOR1作为操作控制单元来控制环振荡器的振荡操作的激励/停振，及由PMOS晶体管TP4作为输出控制单元来控制振荡信号VOSC的输出/停止，或者能够使用这两个单元两者来进行控制。
如果如同第一实施例中振荡器部分51的情况，做一个2级安排，以使允许信号EN激励NOR元件NOR1以便开始振荡操作，然后检测信号MON激励PMOS晶体管TP4以便输出振荡信号VOSC，则能够在检测信号MON将振荡信号VOSC输出之前由允许信号EN开始环振荡器的振荡操作，及当振荡信号VOSC被输出时在振荡器部分51处的振荡操作能够被稳定。此外，此2级安排能够类似地应用于第二实施例的振荡器部分52和第六实施例的振荡器部分53。
通过提供前述振荡器电路以替代半导体器件1000(图22)或半导体存储器件2000(图23)中的振荡器电路100，半导体器件1000或半导体存储器件2000能够稳定地生成一个对应于从加强/负电源电路200的振荡器电路100或一个电压发生器电路输出的振荡信号VOSC的电压。在刷新控制电路300中，能够根据从振荡器电路100输出的振荡信号VOSC在一个稳定刷新周期内进行控制。
因此，在来自使用允许信号EN开始操作的控制器部分41和42中每一个的振荡频率控制信号VR不稳定的过渡时期内，有可能完成稳定电路操作而不会向加强/负电源电路200或刷新控制电路300输出任何不稳定振荡信号VOSC。
具体地，有可能防止由于不稳定高频率振荡信号VOSC的输出而造成的大电流消耗，由于降低电源电压而造成的错误操作，由于生成过电压而在半导体器件1000或半导体存储器件2000中造成的可靠性问题或类似问题。另一方面，有可能防止由于不稳定低频率振荡信号VOSC的生成而造成的晶体管特性的波动、噪音电阻的性能下降或半导体存储器件2000中所存数据等的丢失。此处晶体管特性的波动和噪音电阻的性能下降可以具体地包括MOS晶体管中反偏压等的波动。
在检测器部分11、12和13中每一个处，作为模拟电压值的振荡频率控制信号VR能够被逻辑门元件检测到，其中对应于预定振荡频率的信号值已经作为阈值电压被调整，及能够获得一个作为检测结果的数字信号。后级的处理能够由数字信号来执行，因此有可能在小电流的低电流消耗的操作中执行高速度处理。
在检测器部分13处，由于检测器部分13的激励/不激励能够由允许信号EN控制，有可能通过使检测器部分13在振荡禁止状态下不激励而减少不必要的电流消耗。
此外，如果由延迟部分所定时的预定延迟时间替代了第六实施例的延迟部分31中的延迟单元τ，则可以由对应于根据允许信号EN在控制器部分42处生成振荡频率控制信号VR的电路来构作用于将预定延迟时间定时的电路，因此能够按照最优定时设置预定延迟时间。
此外，通过安排以便在信号组成部分处组成允许信号EN和检测信号MON或延迟信号D并且作为输出信号被输出，有可能在检测到两个信号都处于预定状态下之后在振荡器部分处对操作控制单元或输出控制单元进行控制。
图15显示一个对应于第四原理图(图4)的第七实施例的振荡器电路104。控制器部分43包括一个PMOS晶体管TP5和一个NMOS晶体管TN5以替代被提供于第一现有技术的第一具体例子的控制器部分410中的开关元件S100。一个低激励允许信号EN被输入至一个允许端点(E)以便通过反相器元件INV6直接控制PMOS晶体管TP5的门端点和NMOS晶体管TN5的门端点。在控制器部分43处，一般而言，将偏流IC设置为按照低电流消耗操作的请求所限制的小电流值。例如，如果一个电阻元件R100的电阻值被设为1MΩ，则偏流IC被设为大约数个微安。
振荡器部分54被构作为类似于第一现有技术的第二具体例子中的振荡器部分54。一个允许信号EN通过允许端点(E)被输入至用于组成环振荡器的NOR元件NOR4的一个输入端点。
开关部分61包括一个用于连接PMOS晶体管和NMOS晶体管的源端点和漏端点的所谓转移门SW1。为当一个低激励允许信号EN不被激励时在高电平时导通，该允许信号EN被直接输入至NMOS晶体管的一个门端点，然后它通过反相器元件INV7被逻辑反相并且输入至PMOS晶体管的一个门端点。开关元件61促使控制线VR与一个被提供于振荡器部分104之外的电位发生器电路71彼此导通。开关部分61和电位发生器电路71组成控制线VR的一个预设置电路A11。
图16显示一个操作波形。当允许信号EN处于低电平时，控制器部分43的PMOS晶体管TP5和NMOS晶体管TN5两者都被导通以便提供偏流IC。此偏流IC流至一个二极管连接的PMOS晶体管TP600以便被转换为一个电压值，然后作为一个所设振荡频率控制信号VR被输出至控制线VR。
已经被输出至控制线VR的所设振荡频率控制信号VR被输入至振荡器部分54的PMOS晶体管TP7的一个门端点，及偏流IC被提供给每个用于组成环振荡器的反相器元件和NOR元件NOR4的一个电源端点。此处的描述中假设PMOS晶体管TP600和TP7具有相同尺寸，流至这两者的偏流都是相同的偏流IC。然而，通过合适地改变这两个晶体管的尺寸和在驱动能力上设置差别，毋需说明，有可能根据驱动能力的差别来设置一个偏流比。
此时，一个低电平允许信号EN被输入至振荡器部分54的允许端点(E)，及NOR元件NOR4用作一个逻辑反相器元件。因此，在振荡器部分54处构成一个环振荡器的环，及每个由偏流IC驱动的元件输出一个预定频率的振荡信号VOSC。
振荡信号VOSC的振荡频率由偏流IC所决定。此偏流IC决定于在控制器部分43处生成的所设振荡频率控制信号VR。也即，所设振荡频率控制信号VR决定于流过具有二极管连接的预定驱动能力的PMOS晶体管TP600的偏流IC，并且被提供给具有预定驱动能力的PMOS晶体管TP7的门端点。因此，一个预定偏流IC被确定为每个用于组成环振荡器的元件的电源电流。每级的输入电容的充电/放电时间的传送延迟时间决定于偏流IC，以及通过加上环振荡器一圈的传送延迟时间而获得的时间被设为稳定状态下的振荡周期TO。
此时，由于开关部分61处于OFF状态，控制线VR和电位发生器电路71的关断电压是彼此不连接的。
然后，假设允许信号EN被变为高电平以便被设为不激励状态，然后控制器部分43、PMOS晶体管TP5和NMOS晶体管TN5都被设为OFF状态，偏流IC的电流路径被关断，及控制线VR的输出被设为浮动状态。与此同时，在振荡器部分54处，NOR元件NOR4的输出信号被固定为低电平以便关断环振荡器的环，及振荡信号VOSC被固定为低电平以便停止振荡操作。
此时，开关部分61被导通(ON)，以及不是将控制器部分43设为浮动状态，而由电位发生器电路71将控制线VR的电压电平设为预定电平。此处优选地将一个预定电压VR2设为对应于所设振荡频率控制信号VR的电压电平。
当允许信号EN被再次变为低电平被设为激励状态时，开关部分61不被激励(OFF)以便将电位发生器电路71与控制线VR切断，及控制器部分43和振荡器部分54两者都被激励。
如以上所详细地阐述的，根据第七实施例，当控制器部分43的驱动能力被由开关部分61和电位发生器电路71所组成的预设置部分A11限制为一个低电流消耗操作的请求或类似请求的小电流值时，能够由允许信号EN将控制线VR的电压电平维持在对应于不激励时期内所设振荡频率控制信号VR的电压电平的预定电压VR2。因此有可能在短的回归时间X01内回归至一个稳定状态。短的回归时间促使振荡频率的过渡生成时期缩短。此外，因为不激励时期内预定电压VR2与所设振荡频率控制信号VR的对应性减少了偏流IC的差别，因此回归时期中的过渡振荡周期TS1能够被设为接近激励状态下的振荡周期T0。
在此情况下，优选地，控制器部分43和电位发生器电路71具有包括对应电路部件的对应电路。因此，制造过程或类似过程所造成的元件参数的差别的影响也是对应的，及对于元件参数中的差别维持对应的偏压条件。具体地，如果电位发生器部分71配备有对应于控制器部分43的电路，则采用对应的元件差别。因此，自控制器部分43输出的所设振荡频率控制信号VR的电压电平及自电位发生器电路71输出的预定电压VR2始终被有利地设为具有固定相关关系。
当作为振荡允许信号的允许信号EN变为高电平被设为不激励状态和控制器部分43被设为不激励状态时，作为预定信号的预定电压VR2能够被应用于控制线VR。因此，当控制器部分43由于被设为低电平的允许信号的激励而被激励时，有可能缩短在控制线VR的电压电平被充电至所设振荡频率控制信号VR之前的时间延迟，从而缩短激励时期内的振荡频率的不稳定时期。
可以抑制不稳定时期内的振荡频率波动，电流消耗的增加或由于振荡频率波动而造成的电压波动，及由此造成的错误操作。因此，在携带式设备的领域中它适合于所代表的节能操作，在此领域中在正常使用状态和其中电流消耗被保持为断电模式等的低值的备用状态之间切换操作状态。
图17显示一个根据对应于第五原理图(图5)的第八实施例的振荡器电路105。第一控制器部分41被提供以替代第七实施例的振荡器电路104中的控制器部分43。此外，除第七实施例的振荡器电路104的部件之外，还提供一个脉冲发生器部分91和一个第二控制器部分81。此处不再使用第七实施例中所用的电位发生器电路71。一个开关部分61、一个脉冲发生器部分91和第二控制器部分81组成一个预设置部分A21。
第一控制器部分41包括一个PMOS晶体管TP1以替代被提供于第一现有技术的第一具体例子的控制器部分410处的开关元件S100。一个低激励允许信号EN被输入至一个允许端点(E)以便直接控制PMOS晶体管TP1的门端点。此外，为替代PMOS晶体管TP100和电阻元件R100，提供了一个PMOS晶体管TP8和一个电阻元件R11。此处PMOS晶体管TP8的门宽度和门长度由W1和L1所表示。根据PMOS晶体管TP8的门宽度和门长度之比(门宽度/门长度＝W1/L1)和电阻元件R11的电阻值来设置偏流IC1。如同第七实施例的控制器部分43的情况，偏流IC1通常被设为由低电流消耗操作的请求所限制的小电流值。例如，如果电阻元件R11的电阻值被设为1MΩ，则偏流IC1被设为大约数个微安，
脉冲发生器部分91包括一个NOR元件NOR5和一个用于将延迟时间定时为tX02的延迟电路，它由奇数级(图17中的例子是3级)的串联反相器元件组成。NOR元件NOR5的一个输入端点和延迟电路的一个输入端点连至允许信号EN。NOR元件NOR5的另一个输入端点被连至延迟电路的另一个输出端点。在脉冲发生器部分91处，随着允许信号EN的低电平转移，一个高电平脉冲信号SET被输出为触发器信号。在此情况下，脉冲宽度变为tX02。输出脉冲信号SET被输入至开关部分61中而被开关部分61的反相器元件INV7进行反相，然后被输入至第二控制器部分81的允许端点(E)。
第二控制器部分81的构成类似于第一控制器部分41。为替代第一控制器部分41中的相应部件即PMOS晶体管TP1和TP8及电阻元件R11，提供了PMOS晶体管TP9和TP10及电阻元件R12。脉冲信号SET在开关部分61处被反相，然后被输入至允许端点(E)中以便直接控制PMOS晶体管TP9的门端点。PMOS晶体管TP10的门宽度和门长度由W2和L2所表示。根据PMOS晶体管TP10的门宽度和门长度之比(门宽度/门长度＝W2/L2)和电阻元件R12的电阻值来设置一个流经一条电流路径的偏流IC2。
与偏流IC1相比较，第二控制器部分81的偏流IC2被设为大电流值。在此情况下，按照电流值的增加，W2/L2被设为大于W1/L1，及电阻元件R12的电阻值被设为小于电阻元件R11的电阻值，以使第二控制器部分81的偏流条件类似于第一控制器部分41。因此，与来自第一控制器部分41的输出相比较，由于偏流IC2流至二极管连接的PMOS晶体管TP10而造成的来自第二控制器部分81的输出被设为对应于振荡频率控制信号VR电压电平的变化陡削的电压电平。在脉冲信号SET的输出时期内，第二控制器部分81的一个输出端点通过开关部分61连至控制线VR，并且被快速地充电/放电至一个对应于控制线VR被设的振荡频率控制信号VR的电压电平。
图18显示一个操作波形。当允许信号EN处于低电平时，脉冲发生器部分91的一个输出被维持于低电平，及开关部分61处于不导通状态。振荡操作类似于第七实施例(图10)的操作波形，因此省略其描述。
如果允许信号EN变为高电平被设为不激励状态，则当第一控制器部分41处的PMOS晶体管TP1被关断为OFF时，偏流IC1的电流路径被关断，及控制线VR的输出端点通过电阻元件R11连至接地电压VSS。此时脉冲发生器部分91的输出被维持为低电平，及开关部分61处于不导通状态。因此控制线VR的电压被减少至基本上对应于接地电压VSS。与此同时，振荡器部分54的NOR元件NOR4的输出信号被固定为低电平以便切断环振荡器的环，及一个振荡信号VOSC被固定于低电平以便停止振荡操作。
当允许信号EN被再次变为低电平时，第一控制器部分41被激励以便提供偏流IC1。与此同时，脉冲信号SET自脉冲发生器部分91输出。脉冲信号SET使开关部分61导通以便将第二控制器部分81的输出端点连至控制线VR，并且还激励第二控制器部分81。第二控制器部分81通过开关部分61将控制线VR充电至一个对应于所设振荡频率控制信号VR的电压电平。
如上所述，根据第八实施例，与具有由低电流消耗操作的请求或类似请求的小电流值所限制的驱动能力的第一控制器部分41相比较，通过将第二控制器部分81的驱动能力设为足够大，控制线VR的电压电平能够被充电至一个对应于脉冲信号SET的输出时期内的所设振荡频率控制信号VR的电压电平。在此情况下，优选地通过调整偏流1C2的电流值和脉冲信号SET的输出时期，脉冲周期tX02被设为一个对应于或大于用于将控制线VR的电压电平充电至对应于所设振荡频率控制信号VR的电压电平所需的时间。
在此情况下，优选地，第二控制器部分81和第一控制器部分41优选地具有包括对应电路部件的对应电路。因此，制造过程或类似过程所造成的元件参数的差别对控制器部分81和41两者的影响也是对应的。在其中电路是对应的控制器部分81和41中，对于元件参数中的差别维持对应的偏压条件，以及维持对应的操作/效应。此外，如果脉冲发生器部分91和开关部分61具有对应的电路部件，相对于制造过程或类似过程所造成的元件参数的差别，控制器部分81和41两者、脉冲发生器部分91和开关部分61两者能够被设为按照预定相关关系而变动，及能够相对于元件参数的差别来维持对应的操作/效应。
具体地，来自第一控制器部分41的所设振荡频率控制信号VR的电压电平和自第二控制器部分81输出的预定电压始终被设为具有固定相关关系。还有，自脉冲发生器部分91输出的脉冲信号SET的脉冲周期tX02和第二控制器部分81的偏流IC2两者都具有与PMOS晶体管驱动能力的相关关系。在此情况下相关关系意味着当驱动能力小时，脉冲发生器部分91的延迟部分中的延迟时间tX02较长，及偏流IC2较小，还意味着当偏流IC2小时，脉冲周期tX02变为较长，及当偏流1C2大时，脉冲周期tX02变为较短。无论元件参数的差别如何，在脉冲信号SET的输出期间控制线VR能够被充电。
由于预设置部分A21，在当允许信号EN变为低电平被设为激励状态时的脉冲周期tX02中，控制线VR的电压电平能够被快速地充电至对应于由第二控制器部分81设置的所设振荡频率控制信号VR的电压电平。因此，有可能在短的回归时间X02内回归至稳定状态。由于短的回归时间，除过渡振荡频率的短的生成时期之外，通过快速充电至所设振荡频率控制信号VR的电压电平，回归时期内的过渡振荡周期TS2能够被设为接近稳定状态下的振荡周期T0。
当允许信号EN变为低电平以便被变为激励状态时，能够由预定时期tX02的脉冲信号SET将一个对应于所设振荡频率控制信号VR的电压电平的预定信号自第二控制器部分81提供给控制线VR。因此，当第一控制器部分41由于允许信号EN的激励而被激励时，有可能缩短控制线VR的电压电平被充电至对应于所设振荡频率控制信号VR的电压电平之前所需延迟时间，因而缩短激励时振荡频率的不稳定时期。
可以抑制不稳定时期内的振荡频率波动，由于振荡频率波动而引起的电流消耗或电压波动的增加，以及由此引起的误差操作等。因此，在携带式设备的领域中该实施例适合于它所代表的节能操作，在此领域中在正常使用状态和其中电流消耗被保持为断电模式等的低值的备用状态之间切换操作状态。
此处，在第七或第八实施例中，能够提供检测器部分11、12和13(图6、8和12)或延迟部分31(图13)。因此有可能通过检测到控制线VR的电压电平已经达到一个预定电压电平或者将它达到预定电压电平的时间定时，而进一步保证消除紧接启动之后的不稳定振荡操作。
具体地，在具有检测器部分11、12和13的配置中，事先检测控制线VR的电压电平，及当出现一个对应于预定振荡频率的信号时，能够开始振荡操作或通过控制振荡器部分54而输出振荡信号。当控制器部分43或第一控制器部分41由于允许信号EN的激励而被激励时，通过检测到控制线VR的电压电平尚未达到对应于振荡频率控制信号VR的电压电平，有可能阻止输出激励状态下的不稳定振荡频率。
在具有延迟部分31的配置中，用于使自控制器部分43或第一控制器部分41输出的振荡频率控制信号VR稳定于所设值所需的时间作为预定延迟时间而被加上。因此，有可能在控制线VR的电压电平被稳定之后的时刻获得一个稳定振荡信号。
此外，在此处，如果一个用于组成延迟部分31的第二延迟部分D2中的延迟单元τ的CR延迟电路或类似电路被设为对应于一个CR延迟电路的时间常数，则能够由延迟部分31将对应于控制线VR到达稳定状态之前时间的时间进行定时，其中该CR延迟电路包括控制器部分43、第一控制器部分41或第二控制器部分81中的偏流IC、IC1或IC2的一条电流路径等中的电阻部件和一个例如PMOS/NMOS晶体管、电阻元件或布线电容的电容部件。此外，通过将电路的延迟单元τ配置为对应于控制器部分43、第一控制器部分41或第二控制器部分81，能够将对应于控制线VR到达稳定状态之前时间的时间进行定时。因此有可能通过延迟部分31处的最优定时将预定延迟时间进行定时。
图19中所示第九实施例是一个用于通过控制振荡器部分55的驱动电源电压而设置一个振荡频率的所谓电压控制类型振荡器电路106。控制器部分44包括一排电阻元件和一个缓冲电路。在缓冲电路处的驱动能力被提高之后，该排电阻元件的预定位置上的的电压被提供为振荡器部分55的驱动电源电压。在控制器部分44的该排电阻元件和缓冲电路中，NMOS晶体管TN6和TN7中每一个被提供于该排电阻元件和缓冲电路的电流路径中，并且被一个在反相器元件处将一个允许信号EN进行反相而获得的信号进行控制。
在允许信号EN变为高电平的不激励状态下，电流路径被关断以便停止向振荡器部分55提供电源，因而停止振荡操作。在允许信号EN变为低电平的激励状态下，电流路径被导通以便向振荡器部分55提供电源，因而执行振荡操作。
此外，在振荡器部分106处，通过提供一个预设置部分A1或A2，能够获得对应于第七或第八实施例的操作/效应。此外，也能提供检测器部分11、12和13(图6、8和12)或延迟部分31(图13)。
图20和21显示所设振荡频率控制信号VR的控制形式的修改例子。第七或第八实施例是电流控制类型的振荡器电路104或105，其中将偏流IC用作振荡器部分54处的驱动电源电流来控制振荡频率。振荡器电路104或105是一种电路例子，其中偏流IC或IC1被转换为一个电压值，用作所设振荡频率控制信号VR，并且被控制器部分43或第一控制器部分41传送至控制线VR，然后在振荡器部分54处被重新转换为一个用于进行控制的驱动电源电流。
在图20的第一修正例子中提供一个控制器部分45和一个振荡器部分56。在控制器部分45所具有的电路中，第七或第八实施例的振荡器部分54中的PMOS晶体管TP7被包括入控制器部分43或第一控制器部分41中，及一个来自包括PMOS晶体管的电流镜面电路中的偏流IC被提供给控制线VR。在振荡器电路56具有的电路中，PMOS晶体管TP7被从振荡器部分54中去除，及由控制线VR提供的偏流直接用作驱动电源电流。
因此，由于控制器部分45与振荡器部分56之间的接口是偏流IC，相对于控制线VR而言的一个高电压噪音容差是最好的。
在图21的第二修正例子中，振荡器部分57被提供以替代第一修改例子的振荡器部分56(图20)。振荡器部分57具有一个由驱动电源电流控制的电路形式。通过控制线VR传送的偏流IC被转换为一个电阻元件R上的电压信号。所转换的电压信号通过缓冲电路被提供为一个驱动电源电压。这是一个电路形式，适合于提供一个其中由驱动电源电流控制振荡频率的振荡器部分57及相对于控制线VR而言用于保证电压噪音容差。
在第一或第二修正例子中，还通过提供一个预设置部分A1或A2，能够获得类似于第七或第八实施例的操作/效应。此外，也能提供检测器部分11、12和13(图6、8和12)或延迟部分31(图13)。
第九实施例是一个不同于电压控制类型振荡器电路的电路，其中振荡频率由一个用作所设振荡频率控制信号VR的驱动电源电流所控制，该驱动电源电压由控制器部分44进行控制。
通过提供以上所述半导体器件1000(图22)或半导体存储器件2000(图23)中的振荡器电路，在半导体器件1000或半导体存储器件2000中，在作为电压发生器电路的加强/负电源电路200处由一个激励信号ACT进行激励之后，能够稳定地和快速地生成一个对应于自振荡器电路100输出的振荡信号VOSC的电压。在刷新控制电路300处，在激励信号ACT进行激励之后，能够稳定地和快速地控制一个对应于自振荡器电路100输出的振荡信号VOSC的刷新周期。
因此，当由激励信号ACT开始操作之后，通过将不稳定振荡信号VOSC的输出时期限制为最小，及通过缩短加强/负电源电路200或刷新控制电路300的不稳定操作时期，有可能在激励之后立即实现稳定电路操作。
具体地，有可能防止由于输出不稳定高频率振荡信号VOSC而造成的大电流消耗和防止由于降低电源电压而造成的误差操作，解决半导体器件1000或半导体存储器件2000中由于过高电压的产生所引起的可靠性问题等。此外，另一方面，有可能防止由于输出不稳定低频率振荡信号VOSC而造成的晶体管特性的波动，随着而引起的半导体存储器件中的噪音电阻性能下降或所存数据的丢失等。此处半导体特性中的波动或噪音电阻的性能下降可以是MOS晶体管中反偏压等的波动。
当然，本发明不限于上述实施例，以及能够在不背离本发明的实质和范围的情况下作出不同改进、变动和修改。
例如，每个实施例应用于电流驱动类型振荡器电路。然而本发明不限于此，及它能够类似地应用于电压驱动类型振荡器电路。
在这两种电流和电压驱动类型中，被控制的驱动电流或驱动电压能够或者被提供于高电源电压侧，或者被提供于低电源电压侧。此外，它能够被提供于高和低电源电压两侧。在此情况下，毋需说明，根据驱动电流或驱动电压的插入位置来合适地改变控制器部分的电路。此外，关于用于控制振荡频率的控制线VR的控制信号，它能够为每个电流和电压信号进行配置。驱动电流和驱动电压及控制电流和控制电压能够被合适地组合。在此情况下，毋需说明，根据驱动电流或驱动电压的插入位置来合适地改变控制器部分、检测器部分等的电路。能够恰当地改变其他参数例如允许信号EN的逻辑电平和控制线的电压电平。毋需说明，能够通过合适地改变控制器部分、检测器部分等的逻辑电平来处理此情况。
对于振荡器部分处的振荡操作的激励/停振，在第一实施例显示的构成中，环振荡器的操作控制由允许信号EN执行，及振荡信号VOSC的输出控制由检测信号MON执行。在第二和第六实施例显示的例子中，由允许信号EN与检测信号MON或延迟信号D的逻辑组合所生成的振荡开始信号ON执行环振荡器的操作控制。然而，本发明不限于这些实施例，为将控制信号与振荡操作的激励/停振单元组合，能够采用以上所述以外的可选组合。
在以上描述中，由振荡频率控制信号VR所设的振荡频率是固定的。然而，通过改变控制器部分的电阻元件，能够根据电阻值来改变振荡频率控制信号VR的电压电平，从而改变振荡频率。在此情况下，作为可变电阻，除电阻元件的开关之外，能够通过改变对门端点的偏压而使用MOS晶体管的ON电阻。
使用环振荡器所构成的例子来描述振荡器部分。然而本发明不限于此，双稳多振动器、向电容部件重复充电/放电的系统等中的任何一个都能使用，只有它具有用于执行振荡操作的电路即可。
此外，在第八实施例中提供检测器部分的情况下，能够作出以下安排，其中第一控制器部分的信号输出VR与第二控制器部分的信号输出VR2进行比较，及来自检测器部分的检测信号能够进行切换和控制该开关部分。
本发明能够提供一种振荡器电路，它在能够控制激励/停振的振荡器电路开始振荡后振荡频率的过渡不稳定时期内，通过停止振荡操作或阻止输出任何振荡信号或者通过缩短能够控制激励/停振的振荡器电路开始振荡后的振荡频率过渡不稳定时期而控制激励/停振，提供一种能够将以后输出的振荡信号的振荡频率加以稳定的振荡电路，提供配备有该振荡器电路的半导体器件和半导体存储器件，以及提供该振荡器电路的控制方法。

Claims (42)

1.一种振荡器电路，包括：
能够根据一个振荡允许信号进行振荡操作的一个振荡器部分；
一个控制器部分，用于根据所述振荡允许信号而输出一个振荡频率控制信号，该振荡频率控制信号对所述振荡器部分的振荡频率进行控制；
一个检测器部分，用于检测振荡频率控制信号并输出用于根据一个检测结果而对所述振荡器部分进行控制的一个检测信号。
2.根据权利要求1的振荡器电路，其中该检测器部分包括用于将一个准备输入至检测器部分中的振荡频率控制信号的信号值与一个对应于预定振荡频率的信号值进行比较的比较器部分。
3.根据权利要求2的振荡器电路，其中该信号值是一个模拟电压值及该比较器部分包括一个用于设置一个对应于作为阈值电压的预定振荡频率的信号值的逻辑门元件。
4.根据权利要求1的振荡器电路，其中根据振荡允许信号控制该检测器部分及在振荡不操作状态下不激励该检测器部分。
5.根据权利要求1的振荡器电路，还包括一个用于将振荡频率控制信号进行箝位使它低至一个振荡不操作状态下的预定箝位值的箝位部分，该箝位部分由振荡允许信号进行控制。
6.根据权利要求5的振荡器电路，其中该预定箝位值是一个信号值，用于将振荡器部分设为振荡停止状态或者进行控制以便停止振荡信号的输出。
7.一种振荡器电路，包括：
能够根据一个振荡允许信号进行振荡操作的一个振荡器部分；
一个控制器部分，用于根据所述振荡允许信号而输出一个振荡频率控制信号，该振荡频率控制信号对所述振荡器部分的振荡频率进行控制；
一个延迟部分，用于把一个延迟信号输出到所述振荡器部分，所述延迟信号对应于加有一个预定的延迟时间的一个振荡允许信号。
8.根据权利要求7的振荡器电路，其中该预定延迟时间与振荡频率控制信号的信号值到达对应于与振荡允许信号一致的预定频率的信号值所需时间相同或大于它。
9.根据权利要求7的振荡器电路，其中该延迟部分的电路结构对应于用于生成振荡频率控制信号的电路结构。
10.根据权利要求1的振荡器电路，其中该振荡器部分包括进行振荡操作的操作控制单元或振荡信号的输出控制单元中的至少任何一个，及在由振荡允许信号造成的振荡操作状态下振荡频率控制信号对预定振荡频率发出指令的情况下，检测信号控制以下操作中的至少任何一个，即通过对操作控制单元进行激励而启动振荡操作或通过对输出控制单元进行激励而输出振荡信号。
11.根据权利要求10的振荡器电路，其中该振荡器部分包括一个用于组合振荡允许信号和检测信号的信号组合部分，并且根据来自信号组合部分的输出信号激励操作控制单元或输出控制单元中的至少任何一个。
12.根据权利要求10的振荡器电路，其中在振荡器部分处，振荡允许信号激励操作控制单元和检测信号激励输出控制单元。
13.根据权利要求1的振荡器电路，其中由驱动电源电流供电的该振荡器部分用于控制振荡频率，及该振荡频率控制信号对应于驱动电源电流或一个控制用于提供驱动电源电流的恒电流电源的电流信号或电压信号。
14.根据权利要求1的振荡器电路，其中由驱动电源电压供电的该振荡器部分用于控制振荡频率，及该振荡频率控制信号对应于驱动电源电压或一个控制用于提供驱动电源电压的恒电压电源的电流信号或电压信号。
15.一种振荡器电路包括：
一个用于根据振荡控制信号的振荡频率进行振荡操作的振荡器部分；
一个用于在振荡允许信号被激励后通过一条控制线输出振荡频率控制信号给振荡器部分的控制器部分；及
一个被设置于一个外部信号发生器电路与控制线之间的开关部分，当振荡允许信号不被激励时该开关部分变为导通并且从信号发生器电路向控制线提供一个预定信号。
16.一种振荡器电路，包括：
一个根据振荡控制信号的振荡频率进行振荡操作的振荡器部分；
一个第一控制器部分，用于在振荡允许信号被激励后通过一条控制线输出振荡频率控制信号给振荡器部分；
一个脉冲发生器部分，用于当振荡允许信号被激励时输出一个脉冲信号；
一个用于输出一个预定信号的第二控制器部分，该第二控制器部分由该脉冲信号所激励；及
一个被设置于第二控制器部分与控制线之间的开关部分，该开关部分由该脉冲信号所导通并且提供预定信号给控制线。
17.根据权利要求15的振荡器电路，其中预定信号等效于一个对应于预定振荡频率的振荡频率控制信号。
18.根据权利要求16的振荡器电路，其中第二控制部分的输出驱动的可驱动性高于第一控制部分的可驱动性。
19.根据权利要求16的振荡器电路，其中由第一控制器部分的电路元件组成的电路元件和电路结构与第二控制器部分的电路元件和电路结构基本上相同。
20.根据权利要求16的振荡器电路，其中在对应于预定振荡频率的振荡频率控制信号被从第一控制器部分输出之前，脉冲信号一直在继续。
21.根据权利要求15的振荡器电路，还包括一个用于根据已从控制线检测到一个信号的检测信号来控制振荡器部分的检测器部分。
22.根据权利要求21的振荡器电路，其中检测器部分包括用于将一个来自控制线的信号与一个等效于一个对应于预定振荡频率的振荡频率控制信号的信号进行比较的比较器部分。
23.根据权利要求15的振荡器电路，还包括一个用于将一个被加上预定延迟时间的对应于振荡允许信号的延迟信号输出至振荡器部分以便控制振荡器部分的延迟部分。
24.根据权利要求23的振荡器电路，其中由延迟部分的电路元件组成的电路元件和电路结构等效于控制器部分的电路元件组成的电路元件和电路结构。
25.一种半导体器件，包括：
一个能够根据振荡允许信号进行振荡操作的振荡器部分；一个根据振荡允许信号输出一个用于控制振荡频率的振荡频率控制信号给振荡器部分的控制器部分；及一个用于检测振荡频率控制信号和输出一个用于根据检测结果控制振荡器部分的检测信号的检测器部分；及
一个响应于自振荡器电路输出的振荡信号而生成电压的电压发生器电路。
26.根据权利要求25的半导体器件，其中该电压发生器电路是一个用于根据振荡信号生成加强电压的加强电压发生器电路。
27.根据权利要求25的半导体器件，其中该电压发生器电路是一个用于根据振荡信号生成负电压的负电压发生器电路。
28.一种半导体存储器件，包括：
一个振荡器电路，该振荡器电路包括：一个能够根据振荡允许信号进行振荡操作的振荡器部分；一个根据振荡允许信号输出一个用于控制振荡频率的振荡频率控制信号给振荡器部分的控制器部分；及一个用于检测振荡频率控制信号和输出一个用于根据检测结果控制振荡器部分的检测信号的检测器部分；及
一个响应于自振荡器电路输出的振荡信号而生成电压的电压发生器电路。
29.根据权利要求28的半导体存储器件，其中该电压发生器电路是一个用于根据振荡信号生成加强电压的加强电压发生器电路。
30.根据权利要求25的半导体存储器件，其中该电压发生器电路是一个用于根据振荡信号生成负电压的负电压发生器电路。
31.一种半导体存储器件，包括：
一个振荡器电路，该振荡器电路包括：一个能够根据振荡允许信号进行振荡操作的振荡器部分；一个用于根据振荡允许信号输出一个用于控制振荡频率的振荡频率控制信号给振荡器部分的控制器部分；及一个用于检测振荡频率控制信号和输出一个用于根据检测结果控制振荡器部分的检测信号的检测器部分；及
一个响应于自振荡器电路输出的振荡信号而控制刷新周期的刷新控制电路。
32.一种振荡器电路的控制方法，该振荡器电路包括一个能够根据振荡允许信号进行振荡操作的振荡器部分和一个用于根据振荡允许信号输出一个用于控制振荡频率的振荡频率控制信号给振荡器部分的控制器部分；该振荡器电路的控制方法包括以下步骤：
根据振荡允许信号，使振荡频率控制信号的状态从初始状态改变为预定振荡频率指令状态；及
在根据振荡允许信号的振荡操作状态下振荡频率控制信号到达预定振荡频率指令状态之后的预定时刻，至少启动振荡器部分的振荡操作的步骤或者自振荡器部分输出振荡信号。
33.根据权利要求32的振荡器电路的控制方法，其中通过将振荡频率控制信号的信号值与对应于预定振荡频率的信号值进行比较而检测预定时刻。
34.根据权利要求33的振荡器电路的控制方法，其中将振荡频率控制信号的信号值与对应于预定振荡频率的信号值进行比较的比较操作在根据振荡允许信号的振荡不操作状态下是不被激励的。
35.根据权利要求33的振荡器电路的控制方法，其中没有到达在根据振荡允许信号的振荡不操作状态下对预定振荡频率发出指令的状态之前，振荡频率控制信号被保持为不激励信号值。
36.根据权利要求32的振荡器电路的控制方法，其中该预定时刻被设为在振荡允许信号被输出之后度过一段预定延迟时间之后的时刻。
37.根据权利要求36的振荡器电路的控制方法，其中该预定延迟时间与振荡频率控制信号的信号值到达一个对应于与振荡允许信号一致的预定频率的信号值所需时间相同或大于它。
38.根据权利要求32的振荡器电路的控制方法，其中在根据振荡允许信号的振荡操作状态下，振荡器部分启动振荡操作，及该振荡器部分在预定时刻输出一个振荡信号。
39.一种振荡器电路的控制方法，包括以下步骤：
当根据振荡频率控制信号进行振荡操作时，在振荡允许信号被激励后对振荡频率的控制操作激励；及
允许控制状态自己转移为预定设置状态，以便将振荡频率转移为所设值；
其中在振荡允许信号不被激励时由一个来自外部信号发生器部分的信号将控制状态保持为预定状态。
40.一种振荡器电路的控制方法，包括以下步骤：
当根据振荡频率控制信号进行振荡操作时，在振荡允许信号被激励后对振荡频率的第一控制操作进行激励；及
允许控制状态自己转移为预定设置状态，以便将振荡频率转移为所设值；
其中在振荡允许信号被激励之后的一段预定时期内，控制方法进行控制以便激励第二控制操作从而使控制状态转移为预定状态。
41.根据权利要求39的振荡器电路的控制方法，其中预定状态等效于预定所设状态。
42.根据权利要求40的振荡器电路的控制方法，其中第二控制操作转移为预定状态的转移能力大于第一控制操作将其本身转移为预定所设状态的转移能力。
CNB02151433XA 2002-01-10 2002-11-19 振荡器电路及其控制方法和配备有该电路的器件和存储器件 Expired - Fee Related CN1237718C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP003750/2002 2002-01-10
JP2002003750A JP3742345B2 (ja) 2002-01-10 2002-01-10 オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
JP2002140123A JP3925788B2 (ja) 2002-05-15 2002-05-15 オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法
JP140123/2002 2002-05-15

Publications (2)

Publication Number Publication Date
CN1431779A true CN1431779A (zh) 2003-07-23
CN1237718C CN1237718C (zh) 2006-01-18

Family

ID=26625481

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02151433XA Expired - Fee Related CN1237718C (zh) 2002-01-10 2002-11-19 振荡器电路及其控制方法和配备有该电路的器件和存储器件

Country Status (5)

Country Link
US (4) US6809605B2 (zh)
EP (3) EP2566052B1 (zh)
KR (1) KR100942217B1 (zh)
CN (1) CN1237718C (zh)
TW (1) TW580798B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103716931A (zh) * 2012-10-05 2014-04-09 松下电器产业株式会社 高频介质加热用电力控制装置
CN103947115A (zh) * 2011-11-08 2014-07-23 高通股份有限公司 基于振荡器的锁频环
CN107925384A (zh) * 2015-09-02 2018-04-17 美光科技公司 用于温度独立振荡器的设备及方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867674B2 (ja) * 2006-02-13 2012-02-01 ミツミ電機株式会社 半導体集積回路装置
US7429897B1 (en) * 2006-08-31 2008-09-30 Altera Corporation Wide operating-frequency range voltage controlled oscillators
US7642873B2 (en) * 2007-03-31 2010-01-05 Sandisk Corporation Method for enabling an oscillator circuit using transition detection
US7642874B2 (en) * 2007-03-31 2010-01-05 Sandisk Corporation Oscillator circuit with transition detection enable
JP4960807B2 (ja) * 2007-08-28 2012-06-27 セイコーインスツル株式会社 可変周波数発振回路
US8258830B2 (en) * 2009-01-20 2012-09-04 Mediatek Inc. Methods for calibrating gated oscillator and oscillator circuit utilizing the same
KR20110002381A (ko) * 2009-07-01 2011-01-07 삼성전자주식회사 발진 회로 및 그 발진 회로를 포함한 반도체 장치
GB2472030B (en) * 2009-07-22 2011-11-02 Wolfson Microelectronics Plc Real-time clock
US8164392B2 (en) * 2010-04-26 2012-04-24 Juniper Networks, Inc. Error-free startup of low phase noise oscillators
US9310240B2 (en) 2011-03-22 2016-04-12 Seiko Epson Corporation Circuit device, integrated circuit and detection device
CN103248320A (zh) * 2013-05-27 2013-08-14 苏州贝克微电子有限公司 带有开关电容频率控制和频率设置电阻的精密振荡器电路和方法
TWI611727B (zh) * 2017-03-10 2018-01-11 矽誠科技股份有限公司 發光二極體驅動裝置及其信號調整模組
US10123383B1 (en) 2017-05-02 2018-11-06 Semisilicon Technology Corp. Light emitting diode driving apparatus and signal-adjusting module thereof
CN110798948B (zh) * 2020-01-03 2020-04-14 普诚创智（成都）科技有限公司 一种取代外置积分电容的集成电路及led恒流驱动电路
US20220019258A1 (en) * 2021-10-01 2022-01-20 Terry Remple Adaptive clock modulation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068413A (ja) 1983-09-22 1985-04-19 Nec Corp 集積回路
JPH0298247A (ja) * 1988-10-05 1990-04-10 Fujitsu Ltd 回線監視方式
US4912435A (en) * 1988-10-28 1990-03-27 Dallas Semiconductor Corporation Low-voltage oscillator with separate startup mode
US5126695A (en) * 1989-06-14 1992-06-30 Seiko Epson Corporation Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator
JPH0367316A (ja) 1989-08-05 1991-03-22 Mitsubishi Electric Corp クロック発生回路
JPH04259986A (ja) 1991-02-14 1992-09-16 Fujitsu Ltd 半導体記憶装置
JPH05259825A (ja) 1992-02-28 1993-10-08 Nec Corp クロック発生回路
JPH05303656A (ja) 1992-04-27 1993-11-16 Nec Ic Microcomput Syst Ltd 発振回路
US5355097A (en) * 1992-09-11 1994-10-11 Cypress Semiconductor Corporation Potentiometric oscillator with reset and test input
JPH06285222A (ja) * 1993-03-31 1994-10-11 Ace Denken:Kk パチンコ機の役物用始動チャッカー
US5548249A (en) * 1994-05-24 1996-08-20 Matsushita Electric Industrial Co., Ltd. Clock generator and method for generating a clock
JPH0830351A (ja) 1994-07-11 1996-02-02 Hitachi Ltd マイクロプロセッサ
JPH09326679A (ja) 1996-06-07 1997-12-16 Oki Micro Design Miyazaki:Kk クロック発生回路
JP2921494B2 (ja) 1996-06-13 1999-07-19 日本電気株式会社 発振回路
JP3176296B2 (ja) 1996-09-27 2001-06-11 山形日本電気株式会社 クロック信号発生回路
JP3378457B2 (ja) * 1997-02-26 2003-02-17 株式会社東芝 半導体装置
JP3446602B2 (ja) 1998-04-16 2003-09-16 セイコーエプソン株式会社 圧電発振器、発振器調整システムおよび発振器調整方法
JPH11317623A (ja) 1998-05-01 1999-11-16 Seiko Epson Corp 圧電発振器、発振器調整システムおよび発振器調整方法
JP2000036732A (ja) 1998-07-17 2000-02-02 Mitsubishi Electric Corp パワーオンリセット回路並びに半導体装置
US6084483A (en) 1999-03-10 2000-07-04 Lexar Media, Inc. Internal oscillator circuit including a ring oscillator controlled by a voltage regulator circuit
JP2001148612A (ja) * 1999-11-18 2001-05-29 Seiko Epson Corp 圧電発振器及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103947115A (zh) * 2011-11-08 2014-07-23 高通股份有限公司 基于振荡器的锁频环
CN103947115B (zh) * 2011-11-08 2018-04-17 高通股份有限公司 基于振荡器的锁频环
CN103716931A (zh) * 2012-10-05 2014-04-09 松下电器产业株式会社 高频介质加热用电力控制装置
CN103716931B (zh) * 2012-10-05 2016-08-10 松下电器产业株式会社 高频介质加热用电力控制装置
CN107925384A (zh) * 2015-09-02 2018-04-17 美光科技公司 用于温度独立振荡器的设备及方法
CN107925384B (zh) * 2015-09-02 2022-04-29 美光科技公司 用于温度独立振荡器的设备及方法

Also Published As

Publication number Publication date
EP2562934A3 (en) 2013-03-13
EP2566052A3 (en) 2013-03-13
EP2562934A2 (en) 2013-02-27
EP1328065B1 (en) 2013-03-27
KR100942217B1 (ko) 2010-02-11
EP2566052B1 (en) 2014-07-23
US6809605B2 (en) 2004-10-26
US7492232B2 (en) 2009-02-17
EP1328065A2 (en) 2003-07-16
KR20030061291A (ko) 2003-07-18
US7042300B2 (en) 2006-05-09
US20070222531A1 (en) 2007-09-27
US20060152291A1 (en) 2006-07-13
EP2562934B1 (en) 2014-09-10
US20030128076A1 (en) 2003-07-10
US7239210B2 (en) 2007-07-03
US20050030113A1 (en) 2005-02-10
EP2566052A2 (en) 2013-03-06
EP1328065A3 (en) 2005-07-20
TW580798B (en) 2004-03-21
CN1237718C (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
CN1237718C (zh) 振荡器电路及其控制方法和配备有该电路的器件和存储器件
CN1300945C (zh) 带自动延迟调整功能的电平变换电路
CN1195324C (zh) 半导体集成电路
CN1391230A (zh) 具有可调整转换速率的数据输出电路的半导体装置
CN1114267C (zh) 由时钟信号控制的电平转换电路
CN1744229A (zh) 在半导体器件中使用的中点电势生成电路
CN1149576C (zh) 半导体集成电路
CN1967647A (zh) 偏置电压发生电路
CN1527324A (zh) 升压电路
CN1577475A (zh) 显示驱动器、显示装置及驱动方法
CN1421993A (zh) 时钟产生电路和时钟产生方法
CN1906843A (zh) 压电致动器驱动装置、电子设备、其驱动方法、其驱动控制程序、以及记录了该程序的记录介质
CN1761149A (zh) 振荡器起动控制电路
CN1212521A (zh) 数控振荡电路和锁相环电路
CN1585268A (zh) 半导体集成电路
CN1122893C (zh) 振荡电路及采用这种振荡电路的装置
CN103250347A (zh) 振荡器和ic 芯片
CN1734939A (zh) 半导体集成电路
CN1222105C (zh) 振荡电路、电子电路、半导体器件、电子仪器和时钟
CN1266840C (zh) 分别具备时钟生成电路和时钟延迟电路的信息处理装置
CN101079231A (zh) 驱动电压供给电路
CN1811874A (zh) 显示装置
CN1246855C (zh) 半导体存储器件以及控制半导体存储器件的方法
CN1794576A (zh) 振荡器及使用振荡器的电荷泵电路
CN1750071A (zh) 显示元件驱动装置及图像显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150526

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150526

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060118

Termination date: 20201119

CF01 Termination of patent right due to non-payment of annual fee