TW440868B - Internal power voltage generating circuit having a single drive transistor for stand-by and active modes - Google Patents

Description

440868 五、發明說明（i) 本申請案申請專利範圍優先權則來自以韓國三I (Samsung)電子公司名義於】998年9月24日所申請 98-3975〗號專利申請案，本案在本文中係納入作灰 弟 發明背景 * >亏用。 1 -發明範圍 本發明大致上關於半導體裝置之内部功率電壓產生 路’及更特別關於一使用一單一驅動電晶體以在措 期間減少功率消耗及以減少自備用模式至作動模 、二 時間之内部功率電壓產生電路。 、 2·相關控聽备q· - 一半導體記憶體裝置中之一内部功率電壓產生電 一保持惶定之内部功率電壓而不受外部電源電壓$ 5 i生 供給—穩定電壓至半導體記憶體裝置起見，大 二 貝J V至内部功率電壓產生電路。 電教 二α半導體記憶體裝置以一實施讀出及窝入工作 該裝f檢：· 模式中（在此模式期間 在ί用槿路之Ϊ料而已)顯著地消耗更多電流。業已 模式期間繼續努力來減少電流消耗。 比部功率電壓產生電路具有單獨之輸出驅動器及 較電路供備用及作動模式一 在備用挞4 U , 力外屯路係予以需要 如=莫式期間使作動模式之輸出驅動器完全中斷。例 壓產味iu下更澈底敘述之圖1中所示之習用内部功率電 电路包括一在備用模式期間使作動模式輸出驅動器 44〇868 發明說明（2) 14完全中斷之另外電晶體20 然$ —具有圖1之習用電路之問題為在該另外電晶體2〇 備用模式期間產生一電流路徑至比較電路1 0，因而造成在 7另外電晶體2 0備用模式期間之不必要電流消耗。因比 ，電路1 0係用大電晶予以構成，在備用模式期間大量電流 k至比較電路1 〇。 2有圖1之電路之另外問題為不能自備用模式快速轉 乍動-模式因輸出驅動器在備用模式期間係完全中斷。 用以具有一PM0S輸出驅動器34及—另外電晶體Μ 率電& ΐ式期間使輸出驅動器完全中斷之習用内部功 丰冤壓產生電路。如同圖1 不能自借用^ -V 圖1之電路之情況一樣，圖3之電路 備用核式快速轉接至作動握斗' m h , 用模式期間係完全中斷 、> 輸出驅動器34在備 電壓產 生電路皆不適合 因此，圖1及圖3之習用内部功 用於南速半導體記憶體裘置。 發明概要 為此本發明之—曰沾十从从 產生裝置中之電流消耗在於備用模式期間減少 内部功率 本發明之另一目的在於提供— 作動模式之内部功率電壓產生自備用模式迅速轉接至 為了獲致這些及其他目的起男路。 率電壓產生電路則使用單_ ，根據本發明之一内部功 模式使用。 1驅動器供備用模式及作動 、式4間被失能之作動模

輸出驅動器係耦合於—在備用 ^408 68 及一在備 比較電路 全接通之 係由小電 之低載流 速轉接至 開。這亦 備用模式 輸出驅動 載流量相 中，同樣 分，及為 用模式期 係由大晶 高載流量 晶體製成 量之第二 作動模式 消除用以 比較電路 器因其輸 比則小。 五、發明說明（3) 式比較電路， 路。作動模式 輸出驅動器完 模式比較電路 驅動器部接通 自備用模式迅 間不會完全斷 電路之需要。 通而不會影響 式比較電路之 圖示簡述 在全部圖示 同等零件或部 將予以省略。 間被賦能之僙 體製成及產生 之第一輸出信 及產生 輸出信 因該驅 使驅動 可在作 出信號 一具有 號。輸 動器在 器完全 動模式 之載流 用模式電 —具有一使 信號備用 —僅使輸出 出驅動器可 備用模式期 斷開之另— 期間任其接_ 量與作動模 參考號碼及符號皆用來標示同樣或 了簡化例示及說明起見，多餘參考 功=一//;輸出雜動器之一刪電晶體之習用内部 功旱電壓產生電路之—方塊圖。 f2係一例示圖1之電路之更多細節之電路圖。 率，壓係二具雷有—輸出驅動器之PM0S電晶體之習用内部功 羊电尾產生電路之一方塊圖。 圖4係一顯示圖1之電路之更多細節之電路圓。 明：5二二根座據具有一輪出驅動器之—_電晶體之本發 圊海電壓產生電路之一具體實例之-方塊圖。 圖7係一根據具有一輸出驅動器之—pM〇s電晶體之

O:\60\6CX365.PTD 圖6係一顯示圖5之電路之更多細節之電路圖。 第s頁 ^^ 08 6 8 五'發明說明（4) "一~ ----------- 明ί:得部二率-電壓產生電路之-具體實例之-方塊圊。 發明詳述、不圖7之電路之更多細節之電路圖。

之圖二二具Λ作動模式之—差動比較電路10，備用模式 電晶體電路ί2，一題0S電晶體輸出驅動器14 ,NM0S 反向器18。作動模式10之差動比較電 信沪CSTVP果式期間失能及在作動模式期間響應於一控制 ϋ及& #而起動。此電路10則藉比較—比較參考電壓 一速接I! L率電壓VI ΝΤ。M〇S輸出驅動器電晶體14具有 -輸：信號二極’，合以接收第 之閘極及一用以提供内部功率電壓V丨NT之 出1^動器14變換外部電謂χτ至響應於第—輸出 =之内部功率電塵而。差動比較電路10係由-增 1)予以激勵。當第一輸出信號VG1之電壓位準增加 被接i 了獲得足夠電流驅動量起見*輸出驅動器14係完全 &用ί式期間，控制信號CSIVC變低，及來自反向器 一别出信號則轉換至高，因而使·0S電晶體20接通及施 源接地電壓(^1)至_〇3電晶體14之閘極。結果， ϋ φ Β曰體1 4則完全中斷，因此在備用模式期間無電流流 至該電晶體。 2 ^動及襟用模式期間傷用模式之差動比較電路1 2係不 =麼時候都能運作。此電路12產生一響應於在比較參考 SREF及内部功率電ΙΝΤ間之差之第二輸出信號

OA60\60〇65-PTD 第9頁 44 08 6 8 五、發明說明（5) ------ VG2。備用模式之輸出驅動器16包括一具有一被耦合於 部功率電壓VINT之源極，一被耦合來接收第二輪出信 VG2之閘極及一被耦合於外部功率電壓νΕχτ之吸極。 驅動器16為響應於由被一增強電壓”所激勵之備用模1 差動比較電路12所產生之第二輸出信號VG2乃變換外+ 壓VEXT至内部電壓VINT。 ^ 一恒定内部功率電壓V I NT係在作動及備用模式期間產 生。因在作動及備用模式期間需要大量電流，故作動模 之差動比較電路10及輸出驅動器14中之電晶體皆大以允^ 足夠電流流動。另一方面，備用模式之差動比較電路 輸出驅動器1 6中之電晶體皆小。： 圖2係一顯示圖1之電路之更多細節之電路圖。作動模式 之差動比較電路10包括PM0S電晶體Ρ3及Ρ4，及關〇s電晶體 Ν5 ,Ν6，Ν7及Ν8。備用模式之差動比較電路12包括ρ祕電 晶體Ρ1及Ρ2 ’ NMOS電晶體Nl ’ Ν2，Ν3，Ν4 ,及一反向器 18。輸出驅動器Ν14及Ν16亦皆係NMOS電晶體。 備用模式之差動比較電路包括一具有一被耦合於增強電 Vp之吸極之PMOS電晶體Ρ1; —具有一被連接於增加電壓Vp 之閘極及一被連接於P Μ 0 S電晶體P1之閘極之閘極之ρ μ 〇 s電 晶體Ρ2 ; —具有一被施加比較參考電sSREF之閑極及一被 連接於PM0S電晶體P1之吸極及閘極之吸極之關電晶體 N1;具有一被連接於PMOS電晶體P2之吸極之吸極及一被連 接於内部功率電壓VINT之閘極’及一被連接於關〇s電晶體 N1之源極之源極之NMOS電晶體N2 ;—具有一被連接於參考

〇；V6(^60065.PTD 第10頁 44 08 68 五、發明說明（6) 電壓REF及一被連接於NM0S電晶體N 1及N2之源極之吸極之 NM0S電晶體N3 ;及一具有一被連接於參考電壓VEf之閘極， 一被連接於NM0S電晶體N3之源極之吸極及一被連接於(JND 電壓之一源極之NM0S電晶體N4。 作動模式之差動比較電路係以與備用模式之差動比較電 路非常相同之方式’予以構成。即pM〇s電晶體ρι，p2分別 相當於PM0S電晶體P3 ’ P4而NM0S電晶體Nl，N2，N3，N4則 相當於NM0S電晶體N5，N6 ’ N7，N8。這些兩電路間之唯i 差異在於電壓REF及CSI VC皆施加於各個NM0S電晶體N7，N8 之閘極。 如以上所述，作動模式之差動比較電路1〇及輸出驅動器 14之電晶體皆較大，即具有一比用於備用模式之差動比較 電路12及輸出驅動器16中電晶體為大之寬度，因而導致一 較大之電流驅動量。 比較考 要產生之 SREF之電 及作動模 施加之晶 生。在作 CS，控制 係與SR E 及N7作用 電壓SREF之電邀位準係設定至内部功率電壓y〖Η 位準。參考電壓REF之電壓位準係設定稍低於 壓位準。信號SREF及REF之電壓位準係在兩備用 式期間係維持在這些位準上。為響應於一外部所 片，擇信號CS，控制信號CVIVE乃以内部方式產 ，杈式期間，為響應於被賦能之晶片選擇信號 信號Cjivc係有效的，即高。CSIVC之高電壓位準 :ί :電壓位準相同。因此’麵s電晶體N3，N4 為恒流源。 圖2之内部功率電壓產生 電路之工作現將予以敘述。在

O:\60\6C065.PTD

第II頁 08 68 五、發明說明（7) ' '一~ 作動模式期間，控制信號係高’及兩差動比較電路1〇及12 皆起作用。_如果内部電壓VINT低於比較參考電壓sref時， 流至電晶體N5之電流則變成大於流至㈣之電流，因而增加 輸出電壓VGI。此則使流至輸出驅動器14之電流增加，曰因 而增加内部功率電壓VINT。在對照上，如果n;NLTS係高於 SREF時，流至電晶體N5之電流則變成小於流至㈣之電流因 而減少VG1。此則使至輸出驅動器14之電流增加，因而減 少内部功率電壓VINT。 在作動模式期間，備用模式之差動比較電路12亦起作 用，及輸出驅動器16乃被接通。因此，在作動模式期間， 内部功率電壓ΠΝΤ係由輸出驅動器14及丨6之所組合之載流 量予以產生之。 ° 在備用模式期間’控制信號CSI VC變低，及反向器18之 輸出信號變高’因而使NM0S電晶體2〇接通及將在輸出驅動 器14之閘極上之電壓VG1拉至GND。因此無電流流至輸出驅 動器14因該驅動器係被完全中斷。 然而，當電晶體P3，N5及N6上之閘-源極電壓變成大於 一臨限電壓時’這些電晶體乃接通，因而產生一電流路徑 至由於這些大型電晶體而引起大量電流消耗之 N5 ， N6 ，及N20 。 再者，一南速半導體記憶體裝置應能夠在 -~ — 極短時限 (大約10 ns)自備用模式轉換至作用模式。然而，作動模 式之輸出驅動器1 4不能快速接通此因在備用模式期間該驅 動器係予以完全中斷。

O:\60\60065.FTD

4408 6 8 五、發明說明（8) 圖3係一具有作動模式之一輸出驅動器34之—pM〇s電晶 體’備甩模式之一輪出驅動器之一PM0S電晶體38，作動模 式之一差動比較電路30，襟用模式之一差動比較電路32， 及一另外之PM0S電晶體3 6之習用内部功率電壓產生電路之 一方塊圖。 圊4係一顯示圖3之電路之更多細節之一電路圖。作動模 式之差動比較電路30包括PM0S電晶體P12及P13與NM0S電晶 體N14，N15 ’N16及N17。備用模式之差動比較電路32包括 PMOS電晶體P10及pii以及NM〇s電晶體N1〇，N11，N12及 N13。 圖3及4之電路之工作除下列以外係與圖1及2之電路之工 作相類似。因圖4之電路使用PM0S輸出驅動器，差動比較 電路30及32可外部功率電壓几^代替一增強電壓”予以激 勵之。又當控制信號在備用模式期間變低時，pM〇s電晶體 36係被接通以施加外部功率電壓”乂丁至輸出驅動器之開 極，因而將該驅動器完全中斷。 、在圖4之電路中，在備用模式期間無電流路徑係予以形 成至作動模式之差動比較電路3〇。然而，因為作動模式之 輸出驅動器34係在備用模式期間予以完全中斷，故圖4之 ，路不能自備用模式快速轉接至作動模式。因此像圖2之 —路之圖4之電路則不適合用於需要自備用模式至作動模 二之一迅速轉換之高速半導體記憶體裝置。 將參照圖5-8予以敘之根據本發明之一内部功率電壓產 生電路將解決以上所述之問題。

O:\60\60065.PTD 笫13頁 44 〇8 6 8 五、發明說明（9) +圖5係一根據本發明之内部功率電壓產生電路之一具體 貫例之一方境圖°圖5之電流係與圖1之電流相似，然而， 備用模式之輸出驅動器16，反向器18，及電晶體20皆予以 消除’及來自差動比較電路1〇及12之第一及第二輸出信號 兩者皆用來驅動輸出驅動器14之閘極。換言之，圖5之電 路使用兩作動及備用模式之一單一輸出驅動器14。 在作動模式期間’控制信號CSIVC為高及兩差動比較電 路10及12起作用。然而，因為備用模式之差動比較電路12 如由比用於作動模式之差動比較電路1 〇中之電晶體更小之 電晶餿予以製造。來自電路12之信號並不影響由來自比較 電10之信號所支配之大NM0S電晶體輸出驅動器14之驅動D 在備用模式期間，控制信號CSIVC變低及作動模式之差 ，比較電路1 0係失能。因此輸出驅動器丨4係由來自備用模 差動比較電路12予以完全控制。控制輸出驅動器14對 二：=ί困難的因其輸出信號通常係太小以致不能控制 r = : !體。然而1由於所需要之小量電流及在備用 自；周r:侍到之電抓篁之小變動可能適當地控制使用來 自：：模：期間之電路12之輸出信號之輸出驅動器i4。 通狀態，因而減少自備用模式至作動模式之轉換至凡全接 又，因圖1中所示之反向器18及另、 '，β 〇 外電流“係予以消除之。圖6(係—：；二件Λ發生Λ另 68 五、發明說明（10) 多細節之電路圖）之電路之工作現將予以敘述。 圖6之電路之工作除了下列以外係與圖2之電路之工作相 類似。在備用模式期間，備用模式之差動比較電路丨2產生 一被施加於輸出驅動器1 4之閘極以使内部功率電壓v I N T和 比較參考電壓SREF之位準相等。雖然控制大NM〇s電晶體輸 出驅動器1 4對電路1 2係困難的，但可能這樣做因少量電流 係在備用模式期間予以消耗。因此，圖5及6中所示根據本 發明之一内部功率電壓產生電路之具體實例可在備用模式 =間減少電流消耗。再者，圖i中所示之反向器18及另外 2〇皆予以消除之。自備用模式至作動模式之轉接時 間亦係予以減少之β 圖7係—根據本發明使用一輸出驅動器之一 p M 〇 s電晶體 m功—率電壓產生器電路之一第二具體實例之-方塊 之工作二r帛不圖7之電路之更多‘細節之電路圖。圖7及8 為來自：I I歹:二外係與圖3及4之電路之工作相類似。因 為朿自兩差動比較電路3〇及32之輪出 驅動器34，圖3及4之另外雷曰_总工現用來驅動輸出 桓十细r ^ t 另外電日日體38係予以剔除之。在作動 liU出驅動器34係由兩差動比較電路3◦及32予以 :故= 電晶體皆較電路3〇中之電晶體： „ „ 電路2之心號並不因為電路30而景ί響輸屮戤叙 益34之驅動。在備用模式中而I響輸出驅動 34係由來自電路32之輪出信 ：動器 大PMOS電晶體34對於差 驅動之。雖然驅動 期間由於所消耗之小量===難=在備用 月b化樣做。因為在備用期

第15頁 4408 B8 五'發明說明（11) 間輸出驅動器34係部分接通，故在自備用模式至作用模式 之轉換期防可迅速轉接至完全接通狀態。 業已在本發明之一較佳具體實例中敘述及例示本發明之 原理，應瞭解本發明可在配置及細節上予以修正而不背離 這些原理。吾人要求想到之所有修正及變動皆在下列申請 專利範圍之精神及範圍以内。

第16頁

Claims (1)

1. 44〇S6q 六、申請專利範圍 1 · 一種内部 一第一差動 比較參考電壓及 在其中第一差 能； 一第二差動 比較參考電壓 一耦合於第 產生響應於該 2.如申請專 中第一差動比 3 如申請專 中第二差動比 4 如申請專 中輸出驅動器 5. —種内部功率電壓 一耦合於一電源接地 比較電路’用以藉在一 及一内部功率電壓而產 一耦合於電源接地及 電路，用以藉在作動模 考電壓及内部功率電慶 一轉合於一外部功率 該第一及第二差動比較

   〇Α60\60065.ΡΊΙ) 功率電壓產生電路，包括 _ 比較電路，用以藉在—動 及一内部功率電壓而產生一吴式期間比較一 動比較電路係為響應於—輪出信號， 控制信號而予以賦 比較電路，甩以藉在— 及内部功率電壓而產杈式期間比較一 —及第二差動比二輸出信號，及 m -之輸出驅動器，用以 第及第一控制信^ 利範圍第1項之内部功症電壓 ^ Φ ^ ^, 力率電壓產生電路，其 較電路包括大電晶體。 利範圍第1項之内却# t A4功率電壓產生電路，其 較電路包括小電晶體。 利範圍第1項之内部功率電壓產生電路，其 包括一大電晶體》 電路’包括： 及一增強電源電壓之間之第一差動 動作模式期間比較一比較參考電壓 生一第一輪出信號； 增強電源電壓之間之第二差動比較 式及—備用模式期間比較一比較參 而，生—第二輸出信號；及 電壓及内部功率電壓之間及耦合於 電路之一NMOS輸出驅動器，用以產 W, 第17頁 44〇8 68 六、申請專利範圍 〜 -- 生響應於第一及第二輪出信號之内部功率電歷。 6^申：專利範圍第5項之内部功率電壓產生 中第一έ動比較電路包括大電晶體。 二如I:專利犯圍第5項之内部功率電壓產生電路 中第二差動比較電路包括小電晶體。 电路 8·如申請專利範圍第5項之内部㈣電壓產生電 中NMOS輸'出驅動器係一大隨⑽電晶體。 電路 9. 一種内部功率電壓產生電路，包括： 路一ίίϊ:電!、接地及一外部電壓之第-差動比較電 路用以猎在—作動模式期間比較—電 部功率電麼而產生—第一輸出信號； $電壓及一内 一耦合於電源接地及外部電壓之間之第二差動比 路，用以藉在作動模式及一備用模式期 電壓及内部功率電壓而產生一第二輸出信號1比較參考第：率電塵及内部功率電壓之間及輕合於該 弟及第一差動比較電路之一 PMOS輪出驅動器，響應於該第一及第二輸出信號之内部功率電壓。 10. 如申請專利範圍第9項之内部功率產生電 第一差動比較電路包括大電晶體。 11. 如申請專利範圍第9項之内部功率產生電路 第一差動比較電路包括小電晶體。 12. 如申請專利範圍第9項之内部功率產生電路 PMOS輸出驅動器係—大pM〇s電晶體。 13. —種用以操作一内部功率電壓產生電路之方法，該 其 其 其 在其中 在其中 在其中

   Q:\60\60065.PTD 第18頁 44 〇s e 六、申請專利範圍 電路具有：一大驅動器，用以在一作動模式期間產生一内 部功率電壓.；一作動模式比較電路，用以在作動模式期間 產生一具有大電流驅動量之第一輸出信號；及一備用模式 比較電路，用以產生一具有小電流驅動量之第二輸出信 號，該方法包括： 驅動響應作動模式期間之第一輸出信號之驅動器，因而 使驅動器在作動模式期間完全接通；及 驅動響應備闬模式期間之第二輸出信號之驅動器，因而 使驅動器在備用模式期間部分地接通d 1 4.如申請專利範圍第1 3項之方法，尚包括驅動響應作 動模式期間之第一輸出信號之驅動器，因而第二輸出信號 之小電流驅動量並不根據作動模式期間之第一輸出信號f 效地影響驅動器之驅動。

   第19頁