KR100612946B1 - 반도체메모리소자 - Google Patents

반도체메모리소자 Download PDF

Info

Publication number
KR100612946B1
KR100612946B1 KR1020040052354A KR20040052354A KR100612946B1 KR 100612946 B1 KR100612946 B1 KR 100612946B1 KR 1020040052354 A KR1020040052354 A KR 1020040052354A KR 20040052354 A KR20040052354 A KR 20040052354A KR 100612946 B1 KR100612946 B1 KR 100612946B1
Authority
KR
South Korea
Prior art keywords
overdriving
power supply
control signal
driving
driving means
Prior art date
Application number
KR1020040052354A
Other languages
English (en)
Other versions
KR20060003461A (ko
Inventor
윤석철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040052354A priority Critical patent/KR100612946B1/ko
Publication of KR20060003461A publication Critical patent/KR20060003461A/ko
Application granted granted Critical
Publication of KR100612946B1 publication Critical patent/KR100612946B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 액티브 동작 시와 리프레쉬 동작 시에 따라 오버드라이빙 양을 조절할 수 있는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 제1 전원전압을 공급하기 위한 제1전원공급원; 상기 제1전원공급원과의 연결노드에 걸린 전압으로 비트라인 감지증폭기의 전원라인을 구동하기 위한 제1 드라이빙수단; 상기 제1 전원전압 보다 높은 제2 전원전압으로 상기 연결노드를 구동하기 위한 제2 및 제3 드라이빙수단; 및 액티브 동작 수행 시에는 상기 제2 드라이빙수단만을 액티브시키고, 리프레쉬 동작 수행 시에는 상기 제2 및 제3 드라이빙수단을 액티브시키기 위한 오버드라이빙 제어수단을 구비하는 반도체메모리소자를 제공한다.
오버드라이빙, 액티브, 리프레쉬, 구동력(drivability), 시간

Description

반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래기술에 따른 오버드라이빙 구조를 갖는 반도체메모리소자의 내부 회로도.
도 2는 도 1의 펄스 생성부의 내부 회로도.
도 3은 본 발명의 제1 실시예에 따른 오버드라이빙 구조를 갖는 반도체메모리소자의 내부 회로도.
도 4는 본 발명의 제2 실시예에 따른 오버드라이빙 구조를 갖는 반도체메모리소자의 내부 회로도.
도 5는 도 3의 구동시간 조절부의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 오버드라이빙 제어부
200 : 구동시간 조절부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 오버드라이빙 구조를 갖는 반도체메모리소자에 관한 것이다.
메모리 소자의 저 전력화를 위하여 낮은 구동전압을 사용하게 되면서, DRAM을 비롯한 메모리 소자에서 감지증폭기의 동작을 돕기 위한 여러가지 기술적 보완들이 있어 왔는데, 그 중 하나가 감지증폭기의 오버드라이빙 구조이다.
통상적으로, 로우 어드레스에 의해서 활성화된 워드라인에 연결된 다수개의 메모리셀의 데이터가 비트라인에 전달되고, 비트라인 감지증폭기는 비트라인 쌍의 전압 차이를 센싱하여 증폭하게 된다.
상기의 과정 중, 수천 개의 비트라인 감지증폭기가 동시에 동작을 시작하므로, 이를 구동하기 위한 충분한 양의 전류를 공급할 수 있는가 여부에 따라서, 비트라인 감지증폭기 구동시간이 결정된다. 그러나 메모리 소자의 저전력화 추세에 따른 동작 전압의 저하에 의해 충분한 양의 전류를 일순간에 공급하는데는 무리가 있다. 이를 해결하기 위해, 비트라인 감지증폭기의 동작 초기(셀과 비트라인간 전하공유 직후)에 비트라인 감지증폭기의 전원라인(RTO)에 노말전압(통상, 내부코어전압)보다 높은 전압을 순간적으로 공급하는 비트라인 감지증폭기 오버드라이빙 구조를 채택하게 되었다.
도 1은 종래기술에 따른 오버드라이빙 구조를 갖는 반도체메모리소자의 내부 회로도이다.
도 1을 참조하면, 반도체메모리소자는 메모리셀어레이블럭(10)과, 메모리셀 어레이블럭(10)의 비트라인 쌍들의 전압차이를 감지하여 증폭시키기 위한 비트라인 감지증폭기어레이블럭(12)과, 드라이빙제어신호(SAP)에 응답하여 비트라인 감지증폭기어레이블럭(12)의 전원라인(RTO)을 VCORE 전원공급원과의 연결노드(N1)에 걸린 전압으로 구동하기 위한 드라이버(PM2)와, 오버드라이빙개시신호(ovd_on)에 응답하여 오버드라이빙 제어신호(ovd_enb)를 생성하기 위한 펄스 생성부(11)와, 연결노드(N1)를 내부 전원전압 VCORE보다 높은 외부 전원전압 VDD로 구동하기 위한 오버드라이버(PM1)를 구비한다.
참고적으로, 비트라인 감지증폭기의 전원라인(SB)을 전원전압 VSS로 구동하기 위한 드라이버는 별도로 구비한다.
도 2는 상기 도 1의 펄스 생성부(11)의 내부 회로도이다.
도 2를 참조하면, 펄스 생성부(11)는 오버드라이빙개시신호(ovd_on)를 입력으로 하여 오버드라이빙개시신호(ovd_on)을 일정시간 지연시키기 위한 지연부(11a)와, 오버드라이빙개시신호(ovd_on)와 지연부(11a)의 출력신호를 입력으로 하여 오버드라이빙 제어신호(ovd_enb)를 출력하기 위한 낸드게이트(ND1)를 구비한다.
다음에서는 오버드라이빙 구조를 갖는 반도체메모리소자의 동작을 살펴보도록 한다.
우선, 워드라인(WL)이 활성화 되면, 해당 워드라인에 연결된 메모리셀어레이블럭(10) 내 메모리셀의 데이터가 비트라인(BL, /BL)에 전달된다.
이어서, 드라이빙제어신호(SAP) 및 오버드라이빙 개시신호(ovd_on)가 활성화되며, 이에따라 드라이버(PM2)는 드라이빙제어신호(SAP)에 응답하여 비트라인 감 지증폭기의 전원라인(RTO)을 연결노드(N1)에 걸린 전압으로 구동한다. 이때, 비트라인 감지증폭기의 전원라인(RTO)은 내부 전원전압 VCORE보다 높은 전압으로 구동된다. 한편, 펄스생성부(11)는 오버드라이빙개시신호(ovd_on)를 지연시켜 지연부(11a)의 지연시간만큼의 펄스폭을 갖는 오버드라이빙 제어신호(ovd_enb)를 생성한다. 즉, 오버드라이빙 제어신호에 따라 드라이버(PM1)의 구동시간이 결정된다. 계속하여, 오버드라이빙 제어신호(ovd_enb)가 비활성화 됨에 따라 비트라인 감지증폭기의 전원라인(RTO)은 내부 코어전압(Vcore)으로 구동되며, 이 구간에서 데이터 리스토어링까지 수행된다.
이후, 워드라인(WL)이 비활성화 되고, 오버드라이빙개시신호(ovd_on) 및 드라이빙제어신호(SAP)가 비활성화 되며, 비트라인은 프리차지된다.
전술한 바와같은 오버드라이빙은 액티브 동작 시와 리프레쉬 동작 시 수행되는데, 액티브 동작시에는 한 뱅크만이 액티브되기 때문에 리저바 커패시터의 용량이 충분하여 전원전압 VCORE의 레벨이 떨어지지 않으나, 리프레쉬 동작 시에는 다수 뱅크가 액티브되기 때문에 리저바 커패시터의 용량이 부족하여 전원전압 VCORE의 레벨이 떨어지는 현상이 발생된다.
또한, 이러한 현상을 방지하기 위해 리프레쉬 동작 시에 맞춰 오버드라이빙을 수행하면, 액티브 동작 시에는 전원전압 VCORE의 레벨이 과도하게 상승되어 원하지 않는 노이즈가 발생되어, 셀 트랜지스터에 스트레스가 된다.
즉, 종래기술에 따른 오버드라이빙 구조를 갖는 반도체메모리소자는 액티브 동작 또는 리프레쉬 동작의 구분 없이 동일한 양 및 시간 동안 오버드라이빙을 수 행하므로, 전술한 바와 같이 VCORE의 레벨이 떨어지거나 또는 노이즈가 발생된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 액티브 동작 시와 리프레쉬 동작 시에 따라 오버드라이빙 양을 조절할 수 있는 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체메모리소자는 제1 전원전압을 공급하기 위한 제1전원공급원; 상기 제1전원공급원과의 연결노드에 걸린 전압으로 비트라인 감지증폭기의 전원라인을 구동하기 위한 제1 드라이빙수단; 상기 제1 전원전압 보다 높은 제2 전원전압으로 상기 연결노드를 구동하기 위한 제2 및 제3 드라이빙수단; 및 액티브 동작 수행 시에는 상기 제2 드라이빙수단만을 액티브시키고, 리프레쉬 동작 수행 시에는 상기 제2 및 제3 드라이빙수단을 액티브시키기 위한 오버드라이빙 제어수단을 구비하는 반도체메모리소자를 구비한다.
본 발명의 다른 실시예에 따른 반도체메모리소자는 제1전원전압을 공급하기 위한 제1전원공급원; 상기 제1전원공급원과의 연결노드에 걸린 전압으로 비트라인 감지증폭기의 전원라인을 구동하기 위한 제1 드라이빙수단; 상기 제1전원전압 보다 높은 제2 전원전압으로 상기 연결노드를 구동하기 위한 제2 드라이빙수단; 및 액티 브 동작 시와 리프레쉬 동작 시 상기 제2 드라이빙수단의 구동시간을 각각 다르게 조절하기 위한 구동시간 조절수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 제1 실시예에 따른 오버드라이빙 구조를 갖는 반도체메모리소자의 내부 회로도이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 반도체메모리소자는 전원전압 VCORE을 공급하기 위한 VCORE 전원공급원과, VCORE 전원공급원과의 연결노드(N2)에 걸린 전압으로 비트라인 감지증폭기의 전원라인 RTO을 구동하기 위한 드라이버(PM2)와, 전원전압 VCORE 보다 높은 전원전압 VDD로 연결노드(N2)를 구동하기 위한 드라이버 PM1 및 PM3과, 액티브 동작 수행 시에는 드라이버 PM1만을 액티브시키고, 리프레쉬 동작 수행 시에는 드라이버 PM1 및 PM3을 액티브시키기 위한 오버드라이빙 제어부(100)를 구비한다.
그리고 오버드라이빙 제어부는 액티브 동작 및 리프레쉬 동작 시 활성화되는 오버드라이빙 개시신호(ovd_on)에 응답하여 드라이버(PM1)를 액티브시키기 위한 제어신호 ovd_enb를 생성하기 위한 제어신호 생성부 120과, 리프레쉬 동작 시 활성화되는 리프레쉬신호(REF_flag) 및 제어신호 ovd_enb에 응답하여 드라이버(PM3)을 액티브시키기 위한 제어신호 REF_enb를 생성하기 위한 제어신호 생성부 140를 구비한다.
제어신호 생성부 120은 오버드라이빙 개시신호(ovd_on)를 지연시키기 위한 지연부(122)와, 지연부(122)의 출력신호와 오버드라이빙 개시신호(ovd_on)를 입력으로 갖는 낸드게이트(ND2)를 구비한다.
제어신호 생성부 140은 제어신호 ovd_on를 반전시키기 위한 인버터(I1)와, 리프레쉬신호(REF_flag)와 인버터(I1)의 출력신호를 입력으로 가져 제어신호 REF_enb를 출력하기 위한 낸드게이트(ND3)를 구비한다.
다음으로, 반도체메모리소자의 리프레쉬 동작 수행에 따른 오버드라이빙을 살펴보도록 한다.
리프레쉬 동작의 수행에 따라 오버드라이빙 개시신호(ovd_on)와 리프레쉬신호(REF_flag)가 활성화된다. 따라서, 제어신호 생성부 120은 오버드라이빙 개시신호(ovd_on)를 인가받아 지연부(122)의 지연만큼의 펄스폭을 갖는 제어신호 ovd_enb를 생성하며, 제어신호 생성부 140은 제어신호 ovd_enb와 리프레쉬신호(REF_flag)의 활성화동안 활성화되는 제어신호 REF_ovd를 생성한다.
따라서, 리프레쉬 동작의 초기 구동 시 제어신호 ovd_enb와 REF_ovd에 제어받는 드라이버 PM1 및 PM3에 의해 전원전압 VCORE의 레벨이 VDD레벨로 상승한다.
한편, 전술한 바와같이 제1 실시예에 따른 반도체메모리소자는 액티브 동작보다 리프레쉬 동작 시 오버드라이빙하기 위한 드라이버 수를 늘려주므로써, 리프레쉬 동작 시 요구되는 전류량을 공급한다. 즉, 액티브 동작 시와 리프레쉬 동작 시 각 오버드라이빙 하는 드라이빙 수를 달리하므로써, 종래와같이 동일한 드라이버 수를 통해 드라이빙하기 때문에 발생되었던 전원전압 VCORE의 떨어지는 현상이 나, 또는 전원전압 VCORE의 상승으로 인한 노이즈 발생 및 셀 트랜지스터의 스트레스로 인한 셀 페일 현상이 발생되지 않는다.
도 4는 본 발명의 제2 실시예에 따른 오버드라이빙 구조를 갖는 반도체메모리소자의 내부 회로도이다.
도 4를 참조하면, 제2 실시 예에 따른 반도체메모리소자는 전원전압 VCORE을 공급하기 위한 VCORE 전원공급원과, VCORE 전원공급원과의 연결노드(N3)에 걸린 전압으로 비트라인 감지증폭기의 전원라인 RTO을 구동하기 위한 드라이버(PM2)와, 전원전압 VCORE 보다 높은 전원전압 VDD로 연결노드(N3)를 구동하기 위한 드라이버 (PM1)과, 리프레쉬 동작 시 드라이버(PM1)의 구동되는 시간이 액티브 동작 시 구동되는 시간 보다 더 길도록, 구동시간을 조절하는 구동시간 조절부(200)를 구비한다.
그리고, 구동시간 조절부(200)는 액티브 또는 리프레쉬 동작 시 활성화되는 오버드라이빙 개시신호(ovd_on)를 지연시키기 위한 지연부(220)와, 지연부(220)의 출력신호를 지연시키기 위한 지연부(240)와, 지연부(240)의 출력신호를 반전시키기 위한 인버터(I2)와, 리프레쉬 동작을 알리는 리프레쉬신호(REF_flag)와 인버터(I2)의 출력신호를 입력으로 갖는 낸드게이트(ND4)와, 낸드게이트(ND4)의 출력신호와 지연부(220)의 출력신호를 입력으로 갖는 낸드게이트(ND5)와, 낸드게이트(ND5)의 출력신호와 오버드라이빙 개시신호(ovd_on)를 입력으로 가져 오버드라이빙 제어신호(ovd_enb)를 출력하기 위한 낸드게이트(ND6)를 구비한다.
도 5는 도 3의 구동시간 조절부의 동작 파형도로서, 이를 참조하여 제2 실시 예에 따른 반도체메모리소자의 동작을 살펴보도록 한다.
먼저, 액티브 동작 시 오버드라이빙 제어신호 ovd_enb 'a'는 지연부(220)의 지연시간을 펄스폭(α)으로 갖는다. 즉, 액티브 동작 시에는 오버드라이빙 개시신호(ovd_on)만이 활성화되므로, 구동시간 조절부(200)는 입력된 오버드라이빙 개시신호(ovd_on)를 지연부(220)를 통해 지연시킨 뒤 오버드라이빙 제어신호 ovd_enb 'a'를 출력한다.
또한, 리프레쉬 동작 시 오버드라이빙 제어신호 ovd_on 'b'는 지연부 220 및 240의 지연시간을 펄스폭(β)으로 갖는다. 즉, 리프레쉬 동작 시에는 오버드라이빙 개시신호(ovd_on) 및 리프레쉬신호(REF_flag)가 활성화되므로, 구동시간 조절부(200)가 입력된 오버드라이빙 개시신호(ovd_on)를 지연부 220 및 240를 통해 지연시킨 뒤 오버드라이빙 제어신호 ovd_on 'b'를 출력한다.
따라서, 도면에 도시된 바와 같이 리프레쉬 동작 시의 오버드라이빙 제어신호 ovd_on 'b'의 활성화 구간이 더 길다.
그러므로, 제2 실시예에 따른 반도체메모리소자는 액티브 동작 시보다 리프레쉬 동작 시 오버드라이빙 하는 시간을 늘려 리프레쉬 동작 시 요구되는 전류량을 공급하여 주므로써, 종래 전원전압 VCORE의 레벨이 떨어지는 현상이 발생되지 않는다.
한편, 제1 및 제2 실시예에 따른 오버드라이빙 구조를 갖는 반도체메모리소자는 액티브 동작 시와 리프레쉬 동작 시 오버드라이빙되는 시간 또는 구동량을 다르게 하여줌으로써, 종래 액티브 동작 또는 리프레쉬 동작, 어느 하나를 기준으로 오버드라이빙을 수행하므로 발생하던 전원전압 VCORE의 레벨 하강이나, 또는 레벨의 상승으로 인한 노이즈 및 셀 트랜지스터의 스트레스로 인한 셀 페일 현상이 발생되지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 액티브 동작 시 보다 더 많은 양의 전류가 요구되는 리프레쉬 동작 시에는 오버드라이빙 하는 드라이버의 수를 늘리거나, 또는 오버드라이빙되는 시간을 늘려줌으로써, 리프레쉬 동작 시 요구되는 전류량을 공급한다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 제1전원전압을 공급하기 위한 제1전원공급원;
    상기 제1전원공급원에 연결된 노드의 전압으로 비트라인 감지증폭기의 전원라인을 구동하기 위한 제1 드라이빙수단;
    상기 제1전원전압 보다 높은 제2전원전압으로 상기 노드를 구동하기 위한 제2 및 제3 드라이빙수단; 및
    액티브 동작 수행 시에는 상기 제2 드라이빙수단만을 액티브시키고, 리프레쉬 동작 수행 시에는 상기 제2 및 제3 드라이빙수단을 액티브시키기 위한 오버드라이빙 제어수단
    을 구비하는 반도체메모리소자.
  5. 제4항에 있어서,
    상기 오버드라이빙 제어수단은,
    상기 액티브 동작 및 리프레쉬 동작 시 활성화되는 오버드라이빙 개시신호에 응답하여 상기 제2 드라이빙수단을 액티브시키기 위한 제1 제어신호를 생성하기 위한 제1 제어신호 생성부와, 상기 리프레쉬 동작 시 활성화되는 리프레쉬신호 및 상기 제1 제어신호에 응답하여 상기 제3 드라이빙수단을 액티브시키기 위한 제2 제어신호를 생성하기 위한 제2 제어신호 생성부를 구비한다.
  6. 제5항에 있어서,
    상기 제2 제어신호 생성부는,
    상기 제1 제어신호를 반전시키기 위한 인버터와, 상기 리프레쉬신호와 상기 인버터의 출력신호를 입력으로 가져 상기 제2 제어신호를 출력하기 위한 낸드게이트를 구비하는 것을 특징으로 하는 반도체메모리소자.
  7. 제6항에 있어서,
    상기 제1 제어신호 생성부는,
    상기 오버드라이빙 개시신호를 지연시키기 위한 지연부와, 상기 지연부의 출 력신호와 상기 오버드라이빙 개시신호를 입력으로 갖는 제2 낸드게이트를 구비하는 것을 특징으로 하는 반도체메모리소자.
  8. 삭제
KR1020040052354A 2004-07-06 2004-07-06 반도체메모리소자 KR100612946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040052354A KR100612946B1 (ko) 2004-07-06 2004-07-06 반도체메모리소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040052354A KR100612946B1 (ko) 2004-07-06 2004-07-06 반도체메모리소자

Publications (2)

Publication Number Publication Date
KR20060003461A KR20060003461A (ko) 2006-01-11
KR100612946B1 true KR100612946B1 (ko) 2006-08-14

Family

ID=37105902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040052354A KR100612946B1 (ko) 2004-07-06 2004-07-06 반도체메모리소자

Country Status (1)

Country Link
KR (1) KR100612946B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625793B1 (ko) * 2004-12-28 2006-09-20 주식회사 하이닉스반도체 반도체메모리소자
KR100780641B1 (ko) * 2006-10-02 2007-11-30 주식회사 하이닉스반도체 이중 오버 드라이버를 구비한 반도체 메모리 소자

Also Published As

Publication number Publication date
KR20060003461A (ko) 2006-01-11

Similar Documents

Publication Publication Date Title
KR100541367B1 (ko) 오버드라이빙 구조를 가진 반도체 메모리 소자
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
KR100673903B1 (ko) 비트라인 오버 드라이빙 스킴을 가진 반도체 메모리 소자 및 그의 비트라인 감지증폭기 구동방법
US20070070751A1 (en) Bit line sense amplifier control circuit
KR100625793B1 (ko) 반도체메모리소자
US7567469B2 (en) Over driving pulse generator
JP2002093200A (ja) 半導体メモリ装置及びそのセンスアンプ制御方法並びにビットライン不良検出方法
US6631092B2 (en) Semiconductor memory device capable of imposing large stress on transistor
JP2013239222A (ja) 半導体装置
JP2012113776A (ja) 半導体装置
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
US7751268B2 (en) Sense amplifier power supply circuit
KR100612946B1 (ko) 반도체메모리소자
JP5580179B2 (ja) 半導体装置
KR100612951B1 (ko) 반도체 메모리 소자
KR100406540B1 (ko) 반도체기억장치내 감지 증폭기의 오버 드라이빙 제어회로및 방법
US7573777B2 (en) Over driver control signal generator in semiconductor memory device
KR102471412B1 (ko) 센스앰프 테스트 장치 및 이를 포함하는 반도체 장치
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
KR100813524B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
US7417912B2 (en) Bit-line sense amplifier driver
KR100813525B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
KR100780634B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
KR100894488B1 (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee