JPH0239622A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0239622A JPH0239622A JP63190445A JP19044588A JPH0239622A JP H0239622 A JPH0239622 A JP H0239622A JP 63190445 A JP63190445 A JP 63190445A JP 19044588 A JP19044588 A JP 19044588A JP H0239622 A JPH0239622 A JP H0239622A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output
- output circuit
- drain
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 11
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000006378 damage Effects 0.000 abstract 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は出力回路に関し、特にCMO3ICの出力回路
に関する。
に関する。
従来、この種の出力回路は、第7図に示すように、ゲー
ト10が入力端子4に接続されソース6が電源端子12
に接続されドレイン7が出力端子5に接続されるPチャ
ネル電界効果型トランジスタ(以下、PチャネルFET
と記す)1とゲート11が入力端子4に接続されソース
9が接地端子13に接続されドレイン8が出力端子5に
接続されるNチャネル電界効果型トランジスタ(以下、
NチャネルFETと記す)2とから構成されていた。
ト10が入力端子4に接続されソース6が電源端子12
に接続されドレイン7が出力端子5に接続されるPチャ
ネル電界効果型トランジスタ(以下、PチャネルFET
と記す)1とゲート11が入力端子4に接続されソース
9が接地端子13に接続されドレイン8が出力端子5に
接続されるNチャネル電界効果型トランジスタ(以下、
NチャネルFETと記す)2とから構成されていた。
第7図に示す出力回路では、入力端子4に低レベルの電
圧値の信号が入力されると、PチャネルFETIのソー
ス6とドレイン7間が導通状態となり、NチャネルFE
T2のドレイン8とソース9間は非導通状態となって、
出力端子5にはほぼ電源電圧レベルの出力が発生する。
圧値の信号が入力されると、PチャネルFETIのソー
ス6とドレイン7間が導通状態となり、NチャネルFE
T2のドレイン8とソース9間は非導通状態となって、
出力端子5にはほぼ電源電圧レベルの出力が発生する。
逆に、入力端子4に高レベルの電圧値の信号が入力され
ると、PチャネルFETIのドレイン6とソース7間は
非導通状態となり、NチャネルFET2のドレイン7と
ソース8間は導通状態となって、出力端子5にはほぼ接
地レベルの電圧値の信号が出力される。
ると、PチャネルFETIのドレイン6とソース7間は
非導通状態となり、NチャネルFET2のドレイン7と
ソース8間は導通状態となって、出力端子5にはほぼ接
地レベルの電圧値の信号が出力される。
従って、従来の出力回路では、出力端子5に出る電圧は
入力が高レベルのときがほぼ電源電圧で低レベルのとき
がほぼOVとなり、高レベルと低レベルの電圧差が大き
くなっていた。
入力が高レベルのときがほぼ電源電圧で低レベルのとき
がほぼOVとなり、高レベルと低レベルの電圧差が大き
くなっていた。
上述した従来の出力回路は、出力端子に現れる電圧が高
レベルがほぼ電源電圧、低レベルがほぼOVとなり、高
レベルと低レベルの電圧差は大きなものとなっているの
で一般にCMOS ICがプリント基板に装着された
場合、第8図に示すように、プリント基板配線によるイ
ンダクタンス19と浮遊容量20及び次段のデバイスの
入力容量21とによりLC回路が形成されて、インバー
タ17の出力が高レベルから低レベル又は低レベルから
高レベルに切換わるときに流れる過渡電流により、第9
図に示すように、リンギング波を発生する。
レベルがほぼ電源電圧、低レベルがほぼOVとなり、高
レベルと低レベルの電圧差は大きなものとなっているの
で一般にCMOS ICがプリント基板に装着された
場合、第8図に示すように、プリント基板配線によるイ
ンダクタンス19と浮遊容量20及び次段のデバイスの
入力容量21とによりLC回路が形成されて、インバー
タ17の出力が高レベルから低レベル又は低レベルから
高レベルに切換わるときに流れる過渡電流により、第9
図に示すように、リンギング波を発生する。
第10図に示すように、同一パッケージ内のインバータ
22〜26において、インバータ22〜25の各入力端
を入力端子27に共通接続し、インバータ26の入力端
に高レベルを入力し、出力を低レベルに固定しておく。
22〜26において、インバータ22〜25の各入力端
を入力端子27に共通接続し、インバータ26の入力端
に高レベルを入力し、出力を低レベルに固定しておく。
このとき、入力端子27を高レベルから低レベル又は低
レベルから高レベルにスイッチングさせると、スイッチ
ング時の急激な過渡電流の増加により、インバータ26
の出力端子28には、インバータ26の出力が固定され
ているにもかかわらず、第11図に示すように1.ノイ
ズを発生する。一般にこのノイズのことを同時スイッチ
ングノイズ(以下、ノイズ波と記す)と言う。
レベルから高レベルにスイッチングさせると、スイッチ
ング時の急激な過渡電流の増加により、インバータ26
の出力端子28には、インバータ26の出力が固定され
ているにもかかわらず、第11図に示すように1.ノイ
ズを発生する。一般にこのノイズのことを同時スイッチ
ングノイズ(以下、ノイズ波と記す)と言う。
又、インバータ26の出力端子28を高レベルに固定し
ておき1、入力端子27の電位をスイッチングさせても
ノイズ波が出る。
ておき1、入力端子27の電位をスイッチングさせても
ノイズ波が出る。
一例を示すと、上述した第8図において、配線の浮遊容
量20とインバータの入力容量21を50pFとし、電
源電圧5Vでリンギング波を測定するとマイナス側に1
.5V、プラス側に1.3V程度である。
量20とインバータの入力容量21を50pFとし、電
源電圧5Vでリンギング波を測定するとマイナス側に1
.5V、プラス側に1.3V程度である。
又、第10図のインバータ22〜26の各出力にそれぞ
れ50pFの負荷容量を接続し、電源電圧5■でノイズ
波を測定すると、プラス側に1.64Vでマイナス側に
1.2V程度である。
れ50pFの負荷容量を接続し、電源電圧5■でノイズ
波を測定すると、プラス側に1.64Vでマイナス側に
1.2V程度である。
これらのリンギング波やノイズ波の波高値が次段rcの
しきい値(TTL ICの場合は1.5V付近)まで
達すると、次段のICが誤動作するという欠点がある。
しきい値(TTL ICの場合は1.5V付近)まで
達すると、次段のICが誤動作するという欠点がある。
又、リンギング波やノイズ波によりCMOS ICの
出力端子が接地レベルより低くなるので、CMOS
ICの出力端子から電流が流れ出し、ラッチアップを生
じたり、次段CMO3ICの入力電圧の規定以上に次段
CMOS ICの入力端子の電位が低くなると、次段
CMO9ICの入力端子から電流が流れ出し、次段CM
O3ICがラッチアップするという欠点がある。
出力端子が接地レベルより低くなるので、CMOS
ICの出力端子から電流が流れ出し、ラッチアップを生
じたり、次段CMO3ICの入力電圧の規定以上に次段
CMOS ICの入力端子の電位が低くなると、次段
CMO9ICの入力端子から電流が流れ出し、次段CM
O3ICがラッチアップするという欠点がある。
本発明の出力回路は、ソースが電源端子に接続されゲー
トが入力端子に接続されるPチャネル電界効果型トラン
ジスタと、ソースが接地端子に接続されゲートが前記入
力端子に接続されるNチャネル電界効果型トランジスタ
と、前記電源端子と出力端子間に挿入される電圧降下素
子とを有し、前記Pチャネル電界効果型トランジスタの
ドレインと前記Nチャネル電界効果型トランジスタのド
レインと前記電圧降下素子と前記出力端子とで出力端回
路を構成している。
トが入力端子に接続されるPチャネル電界効果型トラン
ジスタと、ソースが接地端子に接続されゲートが前記入
力端子に接続されるNチャネル電界効果型トランジスタ
と、前記電源端子と出力端子間に挿入される電圧降下素
子とを有し、前記Pチャネル電界効果型トランジスタの
ドレインと前記Nチャネル電界効果型トランジスタのド
レインと前記電圧降下素子と前記出力端子とで出力端回
路を構成している。
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の第1の実施例の回路図である。
第1図に示すように、第1図の実施例はソース6が電源
端子12に接続されゲート10が入力端子4に接続され
るPチャネルFETIと、ソース9が接地端子13に接
続されゲート11が入力端子4に接続されドレイン8が
出力端子に接続されるNチャネルFET2と、直列接続
されたアノードがPチャネルFETIのドレイン7に接
続されカソードが出力端子5.に接続される電圧降下素
子としてのダイオード群3とから構成される。
端子12に接続されゲート10が入力端子4に接続され
るPチャネルFETIと、ソース9が接地端子13に接
続されゲート11が入力端子4に接続されドレイン8が
出力端子に接続されるNチャネルFET2と、直列接続
されたアノードがPチャネルFETIのドレイン7に接
続されカソードが出力端子5.に接続される電圧降下素
子としてのダイオード群3とから構成される。
第1の実施例では、電源電圧が5Vの場合、高レベル出
力電圧は3.2■程度であり、低レベル出力電圧はほぼ
OVである。
力電圧は3.2■程度であり、低レベル出力電圧はほぼ
OVである。
第2図は第1図の第1の実施例を用いたとき発生するリ
ンギング波の波高値を示す波形図である。
ンギング波の波高値を示す波形図である。
第2図に示す測定例では、電源電圧5V、負荷容量50
pFの条件で発生するリンギング波の波高値を示す。又
、破線の曲線は第7図に示す従来の出力回路の場合であ
る。
pFの条件で発生するリンギング波の波高値を示す。又
、破線の曲線は第7図に示す従来の出力回路の場合であ
る。
第2図に示すように、従来の出力回路ではマイナス側に
1.5Vでプラス側に1.3Vのリンギングが発生する
が、第1の実施例ではマイナス側で1.OV、プラス側
で0.8Vに減少している。
1.5Vでプラス側に1.3Vのリンギングが発生する
が、第1の実施例ではマイナス側で1.OV、プラス側
で0.8Vに減少している。
次に、第3図は第1図の第1の実施例を用いたとき発生
するノイズ波の波高値を示す波形図である。
するノイズ波の波高値を示す波形図である。
第3図に示す測定例では、電源電圧5V、負荷容量50
pFの条件で発生するノイズ波の波高値を示し、破線の
曲線は第7図に示す従来の出力回路の場合である。
pFの条件で発生するノイズ波の波高値を示し、破線の
曲線は第7図に示す従来の出力回路の場合である。
第3図に示すように、従来の出力回路ではプラス側に1
.64V、マイナス側に1.2■のノイズ波が発生する
が、第1の実施例ではプラス側で1、OV、マイナス側
で0.8Vに減少している。
.64V、マイナス側に1.2■のノイズ波が発生する
が、第1の実施例ではプラス側で1、OV、マイナス側
で0.8Vに減少している。
このように、出力端子5における出力の高レベルと低レ
ベルの電圧差を小さくすることにより、リンギング波や
ノイズ波を小さく抑えることができる。
ベルの電圧差を小さくすることにより、リンギング波や
ノイズ波を小さく抑えることができる。
第4図は本発明の第2の実施例の回路図である。
第4図に示すように、第2の実施例は電圧降下素子14
として直列接続したダイオード群15のアノードとダイ
オード群16のカソードを接続し、ダイオード群15の
カソードとダイオード群16のアノードを接続したもの
を設け、PチャネルFET1のドレイン7とNチャネル
FET2のドレイン8との接続節点をダイオード群15
のアノードとダイオード群16のカソードの接続節点と
接続し、ダイオード群15のカソードとダイオード群1
6のアノードの接続節点を出力端子5に接続して構成さ
れる。
として直列接続したダイオード群15のアノードとダイ
オード群16のカソードを接続し、ダイオード群15の
カソードとダイオード群16のアノードを接続したもの
を設け、PチャネルFET1のドレイン7とNチャネル
FET2のドレイン8との接続節点をダイオード群15
のアノードとダイオード群16のカソードの接続節点と
接続し、ダイオード群15のカソードとダイオード群1
6のアノードの接続節点を出力端子5に接続して構成さ
れる。
第2の実施例では、出力端子5に現れる出力の電圧は高
レベルの場合はダイオード群15の順方向電圧降下分下
がった値になり、低レベルの場合はダイオード群16の
順方向電圧降下分だけ接地レベルより上った値になる。
レベルの場合はダイオード群15の順方向電圧降下分下
がった値になり、低レベルの場合はダイオード群16の
順方向電圧降下分だけ接地レベルより上った値になる。
第5図は第4図の第2の実施例を用いたとき発生するリ
ンギング波の波高値を示す波形図である。
ンギング波の波高値を示す波形図である。
第5図に示す測定例では、電源電圧5V、負荷容量50
pFの条件で発生するリンギング波を測定した結果を示
し、破線の曲線は第7図の従来の出力回路の場合を示す
。
pFの条件で発生するリンギング波を測定した結果を示
し、破線の曲線は第7図の従来の出力回路の場合を示す
。
第5図に示すように、従来の出力回路ではマイナス側に
1.5V、プラス側に1.3Vのリンギング波が発生す
るが、第2の実施例ではリンギング波は発生しなかっな
。
1.5V、プラス側に1.3Vのリンギング波が発生す
るが、第2の実施例ではリンギング波は発生しなかっな
。
第6図は第4図の第2の実施例を用いたとき発生するノ
イズ波の波高値を示す波形図である。
イズ波の波高値を示す波形図である。
第6図に示す測定例では、電源電圧5V、負荷容量50
pFの条件で発生するノイズ波を測定した結果を示し、
破線の曲線は第7図の従来の出力回路の場合を示す。
pFの条件で発生するノイズ波を測定した結果を示し、
破線の曲線は第7図の従来の出力回路の場合を示す。
第6図に示すように、従来の出力回路ではプラス側に1
.64V、マイナス側に1.2■のノイズ波が発生する
が、第2の実施例ではノイズ波は観測されなかった。
.64V、マイナス側に1.2■のノイズ波が発生する
が、第2の実施例ではノイズ波は観測されなかった。
なお、第1及び第2の実施例では電圧降下素子としてダ
イオードを用いたが、定電圧ダイオードを用いても本発
明を適用できる。
イオードを用いたが、定電圧ダイオードを用いても本発
明を適用できる。
以上説明したように本発明は、電圧降下素子を接続する
ことにより、高レベルの出力電圧を低くしたり低レベル
の電圧を高くすることで、高レベルと低レベルの電圧差
を小さくしてリンギングやノイズ波を低く抑えて出力波
形を安定させることができるので、次段ICの誤動作を
防止しかつ周辺ICの破壊を防止できる効果がある。
ことにより、高レベルの出力電圧を低くしたり低レベル
の電圧を高くすることで、高レベルと低レベルの電圧差
を小さくしてリンギングやノイズ波を低く抑えて出力波
形を安定させることができるので、次段ICの誤動作を
防止しかつ周辺ICの破壊を防止できる効果がある。
第1図は本発明の第1の実施例の回路図、第2図及び第
3図はそれぞれ第1図の第1の実施例を用いたとき発生
するリンギング波及びノイズ波の波高値を示す波形図、
第4図は本発明の第2の実施例の回路図、第5図及び第
6図はそれぞれ第4図の第2の実施例を用いたとき発生
するリンギング波及びノイズ波の波高値を示す波形図、
第7図は従来の出力回路の第1の例の回路図、第8図は
第7図の出力回路の分布LC成分の等価回路図、第9図
は第7図の出力回路を用いたとき発生するリンギング波
の波高値を示す波形図、第10図は従来の出力回路の第
2の例の回路図、第11図は第10図の出力回路を用い
たとき発生するノイズ波の波高値を示す波形図である。 1・・・PチャネルFET、2・・・NチャネルFET
、3・・・ダイオード群、4・・・入力端子、5・・・
出力端子、6・・・ソース、7.8・・・ドレイン、9
ソース、10.11・・・ゲート、12・・・電源端子
、13・・・接地端子、14・・・電圧降下素子、15
.16・・・ダイオード群、1.7.18・・・インバ
ータ、19・・・インダクタンス、20・・・浮遊容量
、21・・・入力容量、22〜26・・・インバータ、
27・・・入力端子、28・・・出力端子。 1) 1 図 第 4 図 第 2 図 % 与 閃 第 3 叉 第 6 図 王 ク ス 20−’J、哩21 男 又 果 図 寮 図 県 冒
3図はそれぞれ第1図の第1の実施例を用いたとき発生
するリンギング波及びノイズ波の波高値を示す波形図、
第4図は本発明の第2の実施例の回路図、第5図及び第
6図はそれぞれ第4図の第2の実施例を用いたとき発生
するリンギング波及びノイズ波の波高値を示す波形図、
第7図は従来の出力回路の第1の例の回路図、第8図は
第7図の出力回路の分布LC成分の等価回路図、第9図
は第7図の出力回路を用いたとき発生するリンギング波
の波高値を示す波形図、第10図は従来の出力回路の第
2の例の回路図、第11図は第10図の出力回路を用い
たとき発生するノイズ波の波高値を示す波形図である。 1・・・PチャネルFET、2・・・NチャネルFET
、3・・・ダイオード群、4・・・入力端子、5・・・
出力端子、6・・・ソース、7.8・・・ドレイン、9
ソース、10.11・・・ゲート、12・・・電源端子
、13・・・接地端子、14・・・電圧降下素子、15
.16・・・ダイオード群、1.7.18・・・インバ
ータ、19・・・インダクタンス、20・・・浮遊容量
、21・・・入力容量、22〜26・・・インバータ、
27・・・入力端子、28・・・出力端子。 1) 1 図 第 4 図 第 2 図 % 与 閃 第 3 叉 第 6 図 王 ク ス 20−’J、哩21 男 又 果 図 寮 図 県 冒
Claims (1)
- ソースが電源端子に接続されゲートが入力端子に接続さ
れるPチャネル電界効果型トランジスタと、ソースが接
地端子に接続されゲートが前記入力端子に接続されるN
チャネル電界効果型トランジスタと、前記電源端子と出
力端子間に挿入される電圧降下素子とを有し、前記Pチ
ャネル電界効果型トランジスタのドレインと前記Nチャ
ネル電界効果型トランジスタのドレインと前記電圧降下
素子と前記出力端子とで出力端回路を構成することを特
徴とする出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63190445A JPH0239622A (ja) | 1988-07-28 | 1988-07-28 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63190445A JPH0239622A (ja) | 1988-07-28 | 1988-07-28 | 出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0239622A true JPH0239622A (ja) | 1990-02-08 |
Family
ID=16258253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63190445A Pending JPH0239622A (ja) | 1988-07-28 | 1988-07-28 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0239622A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL9300416A (nl) * | 1992-03-13 | 1993-10-01 | Mitsubishi Electric Corp | Mos transistor uitgangsschakeling. |
US5295383A (en) * | 1991-09-04 | 1994-03-22 | Toyota Jidosha Kabushiki Kaisha | Hydraulic cushioning system for press, having shut-off valve for disconnection of pressure-pin cylinders from power supply upon contact of movable die with workpiece |
US5299444A (en) * | 1991-09-04 | 1994-04-05 | Toyota Jidosha Kabushiki Kaisha | Hydraulic cushioning system for press, having hydraulic power supply including means for adjusting initial pressure to be applied to pressure-pin cylinders |
JP2006033825A (ja) * | 2004-07-16 | 2006-02-02 | Samsung Electronics Co Ltd | レベルシフタ及びレベルシフティング方法 |
-
1988
- 1988-07-28 JP JP63190445A patent/JPH0239622A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5295383A (en) * | 1991-09-04 | 1994-03-22 | Toyota Jidosha Kabushiki Kaisha | Hydraulic cushioning system for press, having shut-off valve for disconnection of pressure-pin cylinders from power supply upon contact of movable die with workpiece |
US5299444A (en) * | 1991-09-04 | 1994-04-05 | Toyota Jidosha Kabushiki Kaisha | Hydraulic cushioning system for press, having hydraulic power supply including means for adjusting initial pressure to be applied to pressure-pin cylinders |
NL9300416A (nl) * | 1992-03-13 | 1993-10-01 | Mitsubishi Electric Corp | Mos transistor uitgangsschakeling. |
US5373199A (en) * | 1992-03-13 | 1994-12-13 | Mitsubishi Denki Kabushiki Kaisha | MOS transistor output circuit |
JP2006033825A (ja) * | 2004-07-16 | 2006-02-02 | Samsung Electronics Co Ltd | レベルシフタ及びレベルシフティング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2996301B2 (ja) | 負荷及び時間適応電流供給ドライブ回路 | |
US7274227B2 (en) | Power-on reset circuit | |
US5193198A (en) | Method and apparatus for reduced power integrated circuit operation | |
US6040729A (en) | Digital output buffer for multiple voltage system | |
US4902914A (en) | Logic circuit used in standard IC or CMOS logic level | |
US6781413B2 (en) | Level conversion circuit for which an operation at power voltage rise time is stabilized | |
KR100206870B1 (ko) | 정전 방전 및 래치 업 방지회로 | |
EP0075915A2 (en) | Logic circuit operable by a single power voltage | |
US5166546A (en) | Integrated circuit for generating a reset signal | |
US3900746A (en) | Voltage level conversion circuit | |
US4811191A (en) | CMOS rectifier circuit | |
US5121036A (en) | Semiconductor integrated circuit with pads and power supply lines | |
US5208474A (en) | Input circuit of a semiconductor device | |
US4596939A (en) | Schmitt trigger input gate having delayed feedback for pulse width discrimination | |
JPH0239622A (ja) | 出力回路 | |
EP1104107A2 (en) | Clamp circuit for a switch | |
US6717784B2 (en) | Rush current suppression circuit | |
US20210351177A1 (en) | Semiconductor device | |
KR930009151B1 (ko) | 화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로 | |
US5075577A (en) | Tristate output circuit with input protection | |
US4837463A (en) | Three-state complementary field effect integrated circuit | |
EP0459457A2 (en) | Output driver | |
CA1265850A (en) | Complementary input circuit with nonlinear front end | |
US6150844A (en) | High voltage tolerance output stage | |
US6771109B2 (en) | Semiconductor device with interface circuitry having operating speed during low voltage mode improved |