CN103345940B - flash抗编程串扰的优化方法 - Google Patents
flash抗编程串扰的优化方法 Download PDFInfo
- Publication number
- CN103345940B CN103345940B CN201310220497.3A CN201310220497A CN103345940B CN 103345940 B CN103345940 B CN 103345940B CN 201310220497 A CN201310220497 A CN 201310220497A CN 103345940 B CN103345940 B CN 103345940B
- Authority
- CN
- China
- Prior art keywords
- page
- byte
- wordline
- programming interference
- poorest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种flash抗编程串扰的优化方法,应用于一优化页面的设计工艺中,其特征在于,采用如下步骤:提供一样本页面架构;对所述样本页面架构内的所有样本页面进行取样,统计每个取样样本页面内最差字节的编程串扰失效的最小串扰次数;设定所述优化页面内最差字节编程串扰的累计次数小于所述最小串扰次数,并根据所述最小串扰次数计算字线根数、每根字线字节长度,得到一系列字线取值;为每个优化页面选取字线根数,并设定每根字线字节长度,形成优化页面。本发明避免了flash在按页面做编程时页面内最差字节出现编程串扰的失效问题,给页面内最差字节足够大的抵抗编程串扰的安全余量,改善了flash芯片最终的产品良率。
Description
技术领域
本发明涉及一种flash页面架构的优化设计,属于flash芯片抗编程串扰技术领域,尤其涉及一种flash抗编程串扰的优化方法。
背景技术
Flash做编程写操作时,由于在一个页面里,多根字线(WL,WordLine)共用1根源线(SL,SourceLine),从而使与这多根字线相连的所有字节都会受到源线高压(10.5V)的作用。这样就导致未被选中的字节受到编程串扰。
由于处于不同位置的字节在编程操作时受到来自各处的电压的影响不尽相同,编程串扰主要是因为未被选中的字线上的字节经受到反向隧穿的影响。与同一源线相连的多根字线里,未被选中的字线上的字节受到的编程串扰次数会被累加。所以字线根数和字线字节长度直接决定了反向隧穿编程串扰的严重程度。在每个页面里,未被选中的字线上的字节中最差的字节受到编程串扰次数最多,将导致该最差的字节失效,其中,最差的字节遭受到的编程串扰主要来源于不共用字线的那些字节,编程串扰的机理主要是反向隧穿编程串扰,如图1(a、b、c)所示。
Flash有两种页面架构:64字节/页,512字节/页。其中512字节的页面平行分成4根字线的长度,共用一根源线。每根字线上有128个字节,按页面做编程操作时存在很大的编程串扰风险,如图2所示。尤其是现今很多产品应用都要求芯片背面减薄到小于100微米的厚度,后段封装减薄工艺会消耗flash抗编程串扰的安全余量,flash芯片抗编程串扰能力会有很大程度的削弱,因而页面的大小会严重影响到产品的最终良率。
中国发明专利(公开号:CN101471136)公开了防止EEPROM编程串扰的电路,包括:EEPROM存储单元中的相邻的位A和位B,还公开了利用上述电路防止EEPROM编程串扰的方法,在对位B的擦除开始之前,在与位A的编程/擦除节点相连的位置处加上一个大于所述第一存储单元管的负阈值绝对值的电压;可以应用于EEPROM的编程/擦除中。
中国发明专利申请(公开号:CN101958143A)一种消除只读存储器位线间耦合串扰的方法和结构,采用全位线钳位结构和时分位线钳位屏蔽结构并配合相关时序彻底地消除了会造成误码的位线间耦合串扰,提高了电路的可靠性,适用于任何需要低功耗、大容量只读数据存储、或奇异存储阵列结构的应用中。
上述两专利虽然也公开了防编程串扰的方法,但其应用领域和本发明不同,采用的技术手段也不同,也无法解决本发明的上述技术问题。
发明内容
针对上述存在的问题,本发明公开一种flash抗编程串扰的优化方法,以克服现有技术中后段封装减薄工艺对flash抗编程串扰的安全余量的消耗问题,改善了flash芯片最终的产品良率。
为了实现上述目的,本发明采用如下技术方案:
一种flash抗编程串扰的优化方法,应用于一优化页面的设计工艺中,其特征在于,采用如下步骤:提供一样本页面架构,该样本页面架构包括若干个样本页面,每个所述样本页面均包括一根源线和与该源线相连的多根字线;对所述样本页面架构内的所有样本页面进行取样,统计每个取样样本页面内最差字节的编程串扰失效的最小串扰次数;设定所述优化页面内最差字节编程串扰的累计次数小于所述最小串扰次数,并根据所述最小串扰次数计算字线根数、每根字线字节长度,得到一系列字线取值;根据所述一系列字线取值,为每个优化页面选取字线根数,并设定每根字线字节长度,形成优化页面;其中,所述样本页面内最差字节为样本页面内最容易遭受编程串扰失效的字节,所述优化页面内最差字节为优化页面内最容易遭受编程串扰失效的字节。
上述的flash抗编程串扰的优化方法,其中,所述最小串扰次数为同一样本页面中不共用字线的每个字节对该样本页面内最差字节编程串扰,以致该样本页面内最差字节失效的串扰次数的最小值。
上述的flash抗编程串扰的优化方法,其中,所述累计次数为设定的同一优化页面中不共用字线的每个字节对该优化页面内最差字节累计的编程串扰、且该优化页面内最差字节不失效的次数。
上述的flash抗编程串扰的优化方法,其中,所述优化页面内最差字节编程串扰的累计次数小于所述最小串扰次数的设定方法为:设定字线根数减一后与每根字线字节长度的数值乘积小于最小串扰次数的数值。
上述的flash抗编程串扰的优化方法,其中,所述最小串扰次数为300次。
上述的flash抗编程串扰的优化方法,其中,所述字线根数为2根或4根。
上述的flash抗编程串扰的优化方法,其中,所述字线根数为2根,所述每根字线字节长度小于300且为2的指数幂,所述每个页面的长度为每根字线字节长度的2倍。
上述的flash抗编程串扰的优化方法,其中,所述每根字线字节长度为256,128,64,32,16和8中的任意一个长度。
上述的flash抗编程串扰的优化方法,其中,所述字线根数为4根,所述每根字线字节长度小于100且为2的指数幂,所述每个页面的长度为字线字节长度的4倍。
上述的flash抗编程串扰的优化方法,其中,所述每根字线字节长度为64,32,16和8中的任意一个长度。
本发明具有如下优点或者有益效果:
本发明采用字线根数结合字线字节长度的方法,避免了flash在按页面做编程时页面内最差字节出现编程串扰的失效问题,给页面内最差字节足够大的抵抗编程串扰的安全余量,改善了flash芯片最终的产品良率。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明将会变得更加明显。
图1(a)是现有技术中编程操作的示意图;
图1(b)是现有技术中反向隧穿编程串扰的示意图;
图1(c)是现有技术中字线的字节受源线高压影响的编程串扰的示意图;
图2是现有技术中flash页面架构512字节/页的结构示意图;
图3是本发明中取样页面内最差字节编程串扰失效的串扰次数统计图;
图4是本发明中字线根数为2根时的结构示意图;
图5是本发明中字线根数为4根时的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
现有技术中介绍过,Flash有两种页面架构:64字节/页,512字节/页。如图2所示,512字节的页面平行分成4根字线,并共用一根源线,4根字线的编号从0开始,到3截止;每根字线字节长度为128,即每根字线上连接128个字节,这128个字节的排列形成128根位线(BL,BitLine),位线的编号的从0开始,到127截止;同时对这512个字节在4根字线上的排列顺序进行字节编号,编号为1~512。
作为本发明的一个实施例,本实施例flash抗编程串扰的优化方法,包括页面架构,页面架构包括若干个页面,每个页面包括一根源线、与源线相连的多根字线,其中,采用如下步骤:
步骤S1,提供一样本页面架构,该样本页面架构包括若干个样本页面,每个所述样本页面均包括一根源线和与该源线相连的多根字线,将上述图2所示的512字节/页的页面架构内的所有页面作为样本页面架构,包括若干个样本页面。
步骤S2,对图2的样本页面架构内的所有样本页面进行取样,统计每个取样样本页面内最差字节的编程串扰失效的最小串扰次数,统计图如图3所示,横坐标为不同共用字线的384个提供串扰的字节编号,纵坐标为使样本页面内最差字节编程串扰失效的串扰次数,尽管图3中只列举了两个取样样本页面的曲线图,但并不代表只取样了两个样本页面,为了更加准确地统计串扰次数,必须进行很多的取样,如下表1所示为样本页面内最差字节编程串扰失效的串扰总汇表。
表1
在表1中取样Sample1和Sample2的串扰次数分布范围的具体分布曲线图如图3中所示,菱形图标为Sample1,方形图标为Sample2。从图3和表1以及其余未列出的大量实验数据中可以得出,取样样本页面内最差字节编程串扰失效的串扰次数在300~410之间。所以,为了留给flash芯片产品足够的抗编程串扰的安全余量,不共用字线的字节总数应该控制在小于300,也就是说,flash在编程操作时受到超过300次的反向隧穿编程串扰才会导致页面内最差字节编程串扰失效。
而最小串扰次数为同一样本页面中不共用字线的每个字节对该样本页面内最差字节编程串扰,以致该样本页面内最差字节失效的串扰次数的最小值,也就是说,在本实施例中,最小串扰次数为300次。
步骤S3,设定优化页面内最差字节编程串扰的累计次数小于最小串扰次数,并根据最小串扰次数计算字线根数、每根字线字节长度,得到一系列字线取值;其中,累计次数为设定的同一优化页面中不共用字线的每个字节对该优化页面内最差字节累计的编程串扰、且该优化页面内最差字节不失效的次数,也就是说,优化页面内最差字节编程串扰的累计次数达不到使页面内最差字节编程串扰失效的最小串扰次数。
在本实施例中,优化页面内最差字节编程串扰的累计次数小于最小串扰次数的设定方法为:设定字线根数减一后与每根字线字节长度的数值乘积小于最小串扰次数的数值。也就是说,当设定字线根数为M根,字线字节长度为N字节时,反向隧穿编程串扰的累积次数为(M-1)*N,要得到按页面编程时具有足够安全余量的flash芯片产品时,必须满足(M-1)*N<300。
如图4所示,考虑到本实施例的可行性和高效性,字线根数M取值为2,也就是说字线长度N必须小于300/(M-1),也就是每根字线上连接的字节为N<300字节,同时每个页面的长度为每根字线字节长度的2倍。而考虑到本实施例的高效性,字线字节长度N应为2的指数幂。也就是说,由方程(M-1)*N<300可以得到:
步骤S4,根据所述一系列字线取值,为每个优化页面选取字线根数,并设定每根字线字节长度,形成优化页面,以使flash编程时页面内最差字节得到足够大的抵抗编程串扰的安全余量;通过步骤2中的一系列字线取值可以看出,字线根数为2根时,字线字节长度可以设计为256,128,64,32,16,8中任意长度,也就是说,不共用字线的字节对每个页面内最差字节编程串扰的累计次数最多为(M-1)*N=256次,未超过300次,这样设计得到的优化页面确保flash抗编程串扰处于安全的范围。
对于flash芯片产品来说,在相同的存储空间中,以字线字节长度取值为256字节为最佳节省电路所占芯片面积的方案,从而确定了本实施例中选取字线根数为2根、设定字线字节长度为256字节、形成优化页面的优化方法,若干个优化页面形成优化页面架构。与样本页面相同的是,每个优化页面同样只包括一根源线,多根字线共用这一根源线。这样字线根数结合字线字节长度的方法,避免了flash在按页面做编程时页面内最差字节出现编程串扰的失效问题,给页面内最差字节足够大的抵抗编程串扰的安全余量,改善了flash芯片最终的产品良率。
在本实施例中,页面内最差字节为页面内最容易遭受编程串扰失效的字节。
作为本发明的另一个实施例,本实施例的步骤均与上述实施例相同,不同的就是字线根数结合字线字节长度的取值不同。也就是说,在步骤2中,如图5所示,考虑到本实施例的可行性和高效性,字线根数M取值为4,也就是说字线长度N必须小于300/(M-1),也就是每根字线上连接的字节为N<100字节,同时每个页面的长度为每根字线字节长度的4倍。而考虑到本实施例的高效性,字线字节长度N应为2的指数幂。也就是说,由方程(M-1)*N<300可以得到:
本实施例在步骤3中,通过步骤2中的一系列字线取值可以看出,字线根数为4根时,字线字节长度可以设计为64,32,16,8中任意长度,对于flash芯片产品来说,也就是说,不共用字线的字节对每个页面内最差字节编程串扰的累计次数最多为(M-1)*N=192次,未超过300次,这样设计得到的优化页面确保flash抗编程串扰处于安全的范围。
在相同的存储空间中,以字线字节长度取值为64字节为最佳节省电路所占芯片面积的方案,从而确定了本实施例中选取字线根数为4根、设定字线字节长度为64字节、形成优化页面的优化方法,若干个优化页面形成优化页面架构。与样本页面相同的是,每个优化页面同样只包括一根源线,多根字线共用这一根源线。这样字线根数结合字线字节长度的方法,避免了flash在按页面做编程时页面内最差字节出现编程串扰的失效问题,给页面内最差字节足够大的抵抗编程串扰的安全余量,改善了flash芯片最终的产品良率。
本发明主要应用的技术节点为大于等于130nm,90nm,65/55nm,45/40nm,32/28nm或者小于等于<=22nm,主要应用的技术平台为Flash或者eFlash。
本领域技术人员应该理解,本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例,这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种flash抗编程串扰的优化方法,应用于一优化页面的设计工艺中,其特征在于,采用如下步骤:
提供一样本页面架构,该样本页面架构包括若干个样本页面,每个所述样本页面均包括一根源线和与该源线相连的多根字线;
对所述样本页面架构内的所有样本页面进行取样,统计每个取样样本页面内最差字节的编程串扰失效的最小串扰次数;
设定所述优化页面内最差字节编程串扰的累计次数小于所述最小串扰次数,并根据所述最小串扰次数计算字线根数、每根字线字节长度,得到一系列字线取值;其中所述优化页面内最差字节编程串扰的累计次数小于所述最小串扰次数的设定方法为:设定字线根数减一后与每根字线字节长度的数值乘积小于最小串扰次数的数值;
根据所述一系列字线取值,为每个优化页面选取字线根数,并设定每根字线字节长度,形成优化页面;
其中,所述样本页面内最差字节为样本页面内最容易遭受编程串扰失效的字节,所述优化页面内最差字节为优化页面内最容易遭受编程串扰失效的字节。
2.根据权利要求1所述的flash抗编程串扰的优化方法,其特征在于,所述最小串扰次数为同一样本页面中不共用字线的每个字节对该样本页面内最差字节编程串扰,以致该样本页面内最差字节失效的串扰次数的最小值。
3.根据权利要求1所述的flash抗编程串扰的优化方法,其特征在于,所述累计次数为设定的同一优化页面中不共用字线的每个字节对该优化页面内最差字节累计的编程串扰、且该优化页面内最差字节不失效的次数。
4.根据权利要求1所述的flash抗编程串扰的优化方法,其特征在于,所述最小串扰次数为300次。
5.根据权利要求4所述的flash抗编程串扰的优化方法,其特征在于,所述字线根数为2根或4根。
6.根据权利要求5所述的flash抗编程串扰的优化方法,其特征在于,所述字线根数为2根,所述每根字线字节长度小于300且为2的指数幂,所述每个页面的长度为每根字线字节长度的2倍。
7.根据权利要求6所述的flash抗编程串扰的优化方法,其特征在于,所述每根字线字节长度为256,128,64,32,16和8中的任意一个长度。
8.根据权利要求5所述的flash抗编程串扰的优化方法,其特征在于,所述字线根数为4根,所述每根字线字节长度小于100且为2的指数幂,所述每个页面的长度为字线字节长度的4倍。
9.根据权利要求8所述的flash抗编程串扰的优化方法,其特征在于,所述每根字线字节长度为64,32,16和8中的任意一个长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310220497.3A CN103345940B (zh) | 2013-06-04 | 2013-06-04 | flash抗编程串扰的优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310220497.3A CN103345940B (zh) | 2013-06-04 | 2013-06-04 | flash抗编程串扰的优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103345940A CN103345940A (zh) | 2013-10-09 |
CN103345940B true CN103345940B (zh) | 2016-01-27 |
Family
ID=49280730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310220497.3A Active CN103345940B (zh) | 2013-06-04 | 2013-06-04 | flash抗编程串扰的优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103345940B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6041016A (en) * | 1998-12-04 | 2000-03-21 | Intel Corporation | Optimizing page size in mixed memory array using address multiplexing |
CN101471136A (zh) * | 2007-12-26 | 2009-07-01 | 上海贝岭股份有限公司 | 一种防止eeprom编程串扰的电路和方法 |
CN102915770A (zh) * | 2012-10-17 | 2013-02-06 | 邹粤林 | 降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器 |
-
2013
- 2013-06-04 CN CN201310220497.3A patent/CN103345940B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6041016A (en) * | 1998-12-04 | 2000-03-21 | Intel Corporation | Optimizing page size in mixed memory array using address multiplexing |
CN101471136A (zh) * | 2007-12-26 | 2009-07-01 | 上海贝岭股份有限公司 | 一种防止eeprom编程串扰的电路和方法 |
CN102915770A (zh) * | 2012-10-17 | 2013-02-06 | 邹粤林 | 降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器 |
Also Published As
Publication number | Publication date |
---|---|
CN103345940A (zh) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11966272B2 (en) | Storage device deep idle power mode | |
US20190065331A1 (en) | Flash memory block retirement policy | |
JP2007533055A5 (zh) | ||
JP5368735B2 (ja) | ソリッドステートディスクコントローラ及びソリッドステートディスクコントローラのデータ処理方法 | |
TWI512609B (zh) | 讀取命令排程方法以及使用該方法的裝置 | |
CN109062827A (zh) | 闪存控制装置、闪存控制系统以及闪存控制方法 | |
US20160266795A1 (en) | Method of operating a memory system having a meta data manager | |
US10838807B2 (en) | Methods and system with dynamic ECC voltage and frequency | |
US11656673B2 (en) | Managing reduced power memory operations | |
US9230664B2 (en) | Nonvolatile memory and data writing method | |
WO2014137645A3 (en) | Write sequence providing write abort protection | |
TWI508076B (zh) | 記憶體及程式化記憶體之方法 | |
EP2888740B1 (en) | Apparatuses and methods involving accessing distributed sub-blocks of memory cells | |
US10922220B2 (en) | Read and program operations in a memory device | |
US9502118B2 (en) | NAND memory addressing | |
US9513991B2 (en) | Semiconductor apparatus performing program loop by using error information and method of operating the same | |
US9007867B2 (en) | Loading trim address and trim data pairs | |
CN103345940B (zh) | flash抗编程串扰的优化方法 | |
US11119692B2 (en) | Storage device having wide input/output and method of operating the same | |
WO2014159396A3 (en) | System and method for reading a multi level data storage device | |
US11763858B2 (en) | Peak current reduction using dynamic clocking during charge pump recovery period | |
US10074439B2 (en) | Modeling method of threshold voltage distributions | |
KR20120133232A (ko) | 플래시 메모리 장치 | |
TWI636363B (zh) | 用來於一記憶裝置中進行動態資源管理之方法以及記憶裝置及其控制器 | |
CN111863103A (zh) | 用于非易失性存储器的编程验证技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |