KR20100028194A - 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자 - Google Patents

전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자 Download PDF

Info

Publication number
KR20100028194A
KR20100028194A KR1020080087114A KR20080087114A KR20100028194A KR 20100028194 A KR20100028194 A KR 20100028194A KR 1020080087114 A KR1020080087114 A KR 1020080087114A KR 20080087114 A KR20080087114 A KR 20080087114A KR 20100028194 A KR20100028194 A KR 20100028194A
Authority
KR
South Korea
Prior art keywords
enable signal
signal
voltage
output
pump
Prior art date
Application number
KR1020080087114A
Other languages
English (en)
Other versions
KR101088468B1 (ko
Inventor
유제일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080087114A priority Critical patent/KR101088468B1/ko
Publication of KR20100028194A publication Critical patent/KR20100028194A/ko
Application granted granted Critical
Publication of KR101088468B1 publication Critical patent/KR101088468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 전압 생성 회로에 관한 것으로, 제 1 클럭 인에이블 신호, 제 1 펌프 인에이블 신호, 제 1 스위치 인에이블 신호 및 기준전압과 전압 출력단에서 출력되는 전압을 이용하여 제 2 클럭 인에이블 신호와, 제 2 펌프 인에이블 신호, 제 2 스위치 인에이블 신호 및 유지 인에이블 신호를 출력하는 유지 제어부; 상기 제 2 펌프 인에이블 신호와, 제 2 클럭 인에이블 신호 및 상기 고전압 펌프의 출력단에 생성되는 제 1 경로에서 피드백 되는 전압레벨에 따라 생성되는 비교신호에 의해 생성되는 제 1 또는 제 2 클럭신호에 따라 고전압을 생성하여 출력하는 고전압 펌프; 스위칭 인에이블 신호와, 제 3 클럭신호에 의해서 상기 고전압 펌프의 출력단을 상기 전압 출력단에 연결하기 위한 제 1 제어신호를 출력하는 스위칭부; 및 상기 유지 인에이블 신호에 따라 상기 제 1 경로 생성을 제어하는 스위칭 소자를 포함한다.
전압 생성 회로, 전류, 고전압

Description

전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자{Voltage generating circuit and non volatile memory device having the same}
본 발명은 전압 생성회로에 관한 것으로, 고전압을 일정하게 인가할 때의 전류 소모를 줄일 수 있는 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자에 관한 것이다.
불휘발성 메모리 장치, 특히 전기적으로 소거 및 프로그램이 가능한 플래시 메모리 소자의 경우 메모리 셀에 저장된 데이터를 소거하기 위한 소거동작과 상기 메모리 셀에 데이터를 저장하기 위한 프로그램 동작을 수행하는데 있어서, F-N 터널링(Fowler-Nordheim tunneling)과 핫 일렉트론 인젝션(hot electron injection) 방식을 사용하고 있다.
일반적으로 저 전원 전압 하에서 동작하는 플래시 메모리 소자는 고전압을 칩 내부에서 자체 발생시키는 전압 제공 회로를 포함한다. 전압 제공회로는 일반적으로 전압 펌프 회로 등을 이용하여 입력되는 저전압을 고전압으로 펌핑하여 출력하도록 구성된다.
도 1은 불휘발성 메모리 소자의 전압 제공 회로의 동작 설명을 위한 타이밍 도이다.
도 1을 참조하면, 전압 제공 회로는 클럭 인에이블 신호(CLK_EN)에 따라 입력되는 클럭신호(PUMP_CLK, SWITCH_CLK)에 따라서 고전압을 펌핑하고, 펌핑된 고전압을 출력한다.
이때, 상기 전압 제공 회로는 출력되는 고전압을 일정 시간 유지해야 한다. 이는 프로그램이나 데이터 독출 동작을 할 때 선택된 워드라인에 일정 시간동안 동작 전압을 제공해야 하기 때문이다.
이때 상기 워드라인에 고전압을 일정시간 제공하는 동안 클럭신호(PUMP_CLK, SWITCH_CLK)들이 계속해서 인가되어야 하므로 전류(Current)도 계속해서 소모된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 고전압을 생성하는 회로에서 출력전압을 일정시간동안 유지시키면서 클럭 입력이 되지 않도록 하는 고전압 생성회로 및 이를 구비한 불휘발성 메모리 소자를 제공하는데 있다.
본 발명의 특징에 따른 전압 생성 회로는,
제 1 클럭 인에이블 신호, 제 1 펌프 인에이블 신호, 제 1 스위치 인에이블 신호 및 기준전압과 전압 출력단에서 출력되는 전압을 이용하여 제 2 클럭 인에이블 신호와, 제 2 펌프 인에이블 신호, 제 2 스위치 인에이블 신호 및 유지 인에이블 신호를 출력하는 유지 제어부; 상기 제 2 펌프 인에이블 신호와, 제 2 클럭 인에이블 신호 및 상기 고전압 펌프의 출력단에 생성되는 제 1 경로에서 피드백 되는 전압레벨에 따라 생성되는 비교신호에 의해 생성되는 제 1 또는 제 2 클럭신호에 따라 고전압을 생성하여 출력하는 고전압 펌프; 스위칭 인에이블 신호와, 제 3 클럭신호에 의해서 상기 고전압 펌프의 출력단을 상기 전압 출력단에 연결하기 위한 제 1 제어신호를 출력하는 스위칭부; 및 상기 유지 인에이블 신호에 따라 상기 제 1 경로 생성을 제어하는 스위칭 소자를 포함한다.
상기 유지 제어부는, 상기 기준전압과, 상기 전압 출력단에서 출력하는 전압의 전압 레벨에 따라 생성되는 유지 제어신호를 일정시간 지연하여 출력하는 제어신호 출력부; 및 상기 제 1 클럭 인에이블 신호, 상기 제 1 펌프 인에이블 신호 및 상기 제 1 스위치 인에이블 신호와 상기 유지 제어신호를 각각 조합하여 각각 상기 제 2 클럭 인에이블 신호, 상기 제 2 펌프 인에이블 신호 및 상기 제 2 스위치 인에이블 신호로 출력하고, 상기 유지 제어신호를 상기 유지 인에이블 신호로서 출력하는 신호 조합부를 포함한다.
상기 제어신호 출력부는, 상기 출력전압을 설정된 저항비로 분배하여 발생되는 분배전압과, 상기 기준전압을 비교하고, 상기 기준전압이 상기 분배전압보다 큰 경우 하이 레벨 신호를 출력하는 비교기; 상기 비교기의 출력신호를 일정시간 지연시켜 출력하는 지연회로부; 및 상기 비교기의 출력 신호와, 상기 지연회로부가 출력하는 신호를 논리 조합하여 상기 유지 제어신호로 출력하는 제 1 논리 게이트를 포함한다.
상기 신호 조합부는, 상기 제 1 클럭 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 클럭 인에이블 신호로 출력하는 제 2 논리 게이트; 상기 제 1 펌프 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 펌프 인에이블 신호로 출력하는 제 3 논리 게이트; 상기 제 1 스위치 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 스위치 인에이블 신호로 출력하는 제 4 논리 게이트; 및 상기 유지 제어신호를 반전하여 상기 유지 인에이블 신호로 출력하는 인버터를 포함하는 것을 특징으로 한다.
상기 제 1 경로는 상기 고전압 펌프의 출력단과 접지 노드 사이에 상기 피드백 전압을 생성하기 위해 상기 출력전압을 분배하는 제 1 및 제 2 저항과 상기 유지 인에이블 신호에 의해 동작하는 상기 스위칭 소자가 직렬로 연결되어 형성되는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이; 상기 메모리 셀 어레이의 메모리 셀들이 연결되는 비트라인에 연결되고, 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 상기 선택된 메모리 셀에 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부; 및 프로그램, 독출 또는 소거 동작을 위한 전압을 생성할 때, 상기 생성된 전압을 피드백한 피드백 전압 레벨을 이용하여 출력 전압의 레벨을 일정하게 유지시키고, 상기 출력 전압을 일정시간 출력할 때 상기 피드백 전압을 생성하는 경로를 차단하는 전압 생성회로를 포함하는 전압 제공부를 포함한다.
상기 전압 생성회로는, 제 1 클럭 인에이블 신호, 제 1 펌프 인에이블 신호, 제 1 스위치 인에이블 신호 및 기준전압과 상기 출력 전압을 이용하여 제 2 클럭 인에이블 신호와, 제 2 펌프 인에이블 신호, 제 2 스위치 인에이블 신호 및 유지 인에이블 신호를 출력하는 유지 제어부; 상기 제 2 펌프 인에이블 신호와, 제 2 클럭 인에이블 신호 및 상기 고전압 펌프의 출력단에 생성되는 제 1 경로에서 피드백되는 전압레벨에 따라 생성되는 비교신호에 의해 생성되는 제 1 또는 제 2 클럭신호에 따라 고전압을 생성하여 출력하는 고전압 펌프; 스위칭 인에이블 신호와, 제 3 클럭신호에 의해서 상기 고전압 펌프의 출력단을 상기 전압 출력단에 연결하기 위한 제 1 제어신호를 출력하는 스위칭부; 및 상기 유지 인에이블 신호에 따라 상기 제 1 경로 생성을 제어하는 스위칭 소자를 포함한다.
상기 유지 제어부는, 상기 기준전압과, 상기 출력 전압의 전압 레벨에 따라 생성되는 유지 제어신호를 일정시간 지연하여 출력하는 제어신호 출력부; 및 상기 제 1 클럭 인에이블 신호, 상기 제 1 펌프 인에이블 신호 및 상기 제 1 스위치 인에이블 신호와 상기 유지 제어신호를 각각 조합하여 각각 상기 제 2 클럭 인에이블 신호, 상기 제 2 펌프 인에이블 신호 및 상기 제 2 스위치 인에이블 신호로 출력하고, 상기 유지 제어신호를 상기 유지 인에이블 신호로서 출력하는 신호 조합부를 포함한다.
상기 제어신호 출력부는, 상기 출력전압을 설정된 저항비로 분배하여 발생되는 분배전압과, 상기 기준전압을 비교하고, 상기 기준전압이 상기 분배전압보다 큰 경우 하이 레벨 신호를 출력하는 비교기; 상기 비교기의 출력신호를 일정시간 지연시켜 출력하는 지연회로부; 및 상기 비교기의 출력 신호와, 상기 지연회로부가 출력하는 신호를 논리 조합하여 상기 유지 제어신호로 출력하는 제 1 논리 게이트를 포함한다.
상기 신호 조합부는, 상기 제 1 클럭 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 클럭 인에이블 신호로 출력하는 제 2 논리 게이트; 상기 제 1 펌프 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 펌프 인에이블 신호로 출력하는 제 3 논리 게이트; 상기 제 1 스위치 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 스위치 인에이블 신호로 출력하는 제 4 논리 게이트; 및 상기 유지 제어신호를 반전하여 상기 유지 인에이블 신호로 출력하는 인버터를 포함하는 것을 특징으로 한다.
상기 제 1 경로는 상기 고전압 펌프의 출력단과 접지 노드 사이에 상기 피드백 전압을 생성하기 위해 상기 출력전압을 분배하는 제 1 및 제 2 저항과 상기 유지 인에이블 신호에 의해 동작하는 상기 스위칭 소자가 직렬로 연결되어 형성되는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 고전압 생성회로 및 이를 구비한 불휘발성 메모리 소자는 고전압을 일정시간 제공하면서도 클럭이 생성되지 않도록 하여 전류 소비를 방지한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2a를 참조하면, 불휘발성 메모리 소자(200)는 메모리 셀 어레이(210), 페이지 버퍼부(220), Y 디코더(230), X 디코더(240), 전압 제공부(250) 및 제어부(260)를 포함한다.
메모리 셀 어레이(210)는 데이터 저장을 위한 메모리 셀들이 블록 단위로 포함된다. 각각의 메모리 블록에 포함되는 메모리 셀들은 비트라인과 워드라인들로 연결되어 선택된다.
페이지 버퍼부(220)는 메모리 셀 어레이(210)의 비트라인들에 연결되는 페이지 버퍼 회로들을 포함한다. 페이지 버퍼 회로는 프로그램할 데이터를 래치한 후, 선택된 비트라인으로 프로그램할 데이터를 전송하거나, 선택된 비트라인에 연결되는 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
Y 디코더(230)는 페이지 버퍼부(220)의 페이지 버퍼 회로들의 데이터 입출력 경로를 제공하고, X 디코더(240)는 메모리 셀 어레이(210)의 메모리 블록을 인에이블 시키고, 인에이블된 메모리 블록의 워드라인을 동작전압 제공을 위한 글로벌 워드라인과 연결시킨다.
전압 제공부(250)는 글로벌 워드라인에 제공하는 동작 전압을 생성하고, 제어부(260)는 페이지 버퍼부(220), Y 디코더(230), X 디코더(240) 및 전압 제공부(250)를 제어한다.
상기 전압 제공부(250)는 입력되는 클럭 주파수에 따라서 입력전압을 펌핑하여 고전압으로 생성한 후, 출력하는 고전압 생성 회로가 포함된다.
도 2b는 도 2a의 전압 제공부의 고전압 생성 회로 부분만을 나타낸다.
도 2b를 참조하면, 고전압 제공부(250)의 고전압 생성 회로(270)는 유지 제어부(271), 클럭부(272), 고전압 스위치(273) 및 고전압 펌프(274)를 포함하고, 제 1 및 제 2 AND 게이트(A1, A2), 제 1 내지 제 3 인버터(IN1 내지 IN3), 제 1 비교기(COM1), 제 1 및 제 2 저항(R1, R2), 제 1 및 제 2 NMOS 트랜지스터(N1) 및 제 1 커패시터(C1)를 포함한다.
유제 제어부(271)는 클럭 인에이블 신호(CLK_EN)와, 펌프 인에이블 신호(PUMP_EN)와 스위치 인에이블 신호(SWITCH_EN) 및 기준전압(REF)을 입력받아 스위칭 전류 인에이블 신호(SWITCH_IEN)와, 클럭 전류 인에이블 신호(CLK_IEN)와 펌프 전류 인에이블 신호(PUMP_IEN) 및 유지 전류 인에이블 신호(HOLD_IEN)를 출력한다.
클럭부(272)는 클럭 전류 인에이블 신호(CLK_IEN)에 따라 클럭을 생성하고, 고전압 스위치(273)는 스위치 전류 인에이블 신호(SWITCH_IEN)와 스위치 클럭신호(SWITCH_CLK)에 의해서 선택신호(SEL)를 출력한다.
그리고 고전압 펌프(274)는 제 1 및 제 2 클럭신호(CLK1, CLK2)에 따라 고전압을 생성하여 고전압 입력단(HVIN)으로 출력한다.
제 1 AND 게이트(A1)는 스위치 전류 인에이블 신호(SWITCH_IEN)와 클럭신호(CLK)를 앤드 조합하고, 제 1 AND 게이트(A1)의 출력 신호는 스위치 클럭신호(SWITCH_CLK)이다.
제 2 AND 게이트(A2)는 클럭신호(CLK)와 펌프 전류 인에이블 신호(PUMP_IEN) 및 제 1 비교기(COM1)의 출력신호를 앤드 조합하고, 제 2 AND 게이트(A2)의 출력 신호는 펌프 클럭신호(PUMP_CLK)이다.
제 1 및 제 2 인버터(IN1, IN2)는 펌프 클럭신호(PUMP_CLK)를 지연 출력하고, 제 3 인버터(IN3)는 펌프 클럭신호(PUMP_CLK)를 반전 출력한다. 제 2 인버터(IN2)의 출력 신호는 제 1 클럭(CLK1)이고, 제 3 인버터(IN3)의 출력신호는 제 2 클럭(CLK2)이다.
제 1 비교기(COM1)는 기준전압(REF)과 피드백 전압(FEED)을 비교하여 그 결과에 따른 제어신호를 출력한다. 제 1 비교기(COM1)의 비반전 단자(+)에 기준전압(REF)이 입력되고, 제 1 비교기(COM1)의 반전 단자(-)에 피드백 전압(FEED)이 입력된다.
제 1 및 제 2 저항(R1, R2)과 제 2 NMOS 트랜지스터(N2)는 고전압 입력단(HVIN)과 접지노드 사이에 직렬로 연결된다. 그리고 제 1 및 제 2 저항(R1, R2)이 접점의 전압이 피드백 전압(FEED)이다. 그리고 제 2 NMOS 트랜지스터(N2)의 게이트는 유지 제어부(271)에서 출력되는 유지 전류 인에이블 신호(HOLD_IEN)가 입력된다.
제 2 NMOS 트랜지스터(N2)가 턴 온된 상태에서는 패스(Path1)가 형성되어 피드백 전압(FEED)이 생성되고, 이때 고전압 입력단(HVIN)으로 입력되는 고전압이 소모된다. 그러나 제 2 NMOS 트랜지스터(N2)가 턴 오프 상태에서는 패스(Path1)가 형성되지 않기 때문에 고전압 입력단(HVIN)으로 입력되는 고전압이 소모되는 것을 방지할 수 있다.
제 1 NMOS 트랜지스터(N1)는 고전압 입력단(HVIN)과 고전압 출력단(HVOUT)의 사이에 연결되고, 제 1 NMOS 트랜지스터(N1)의 게이트는 선택신호(SEL)가 입력된다. 그리고 제 1 커패시터(C1)는 고전압 출력단(HVOUT)과 접지노드 사이에 연결된다. 제 1 커패시터(C1)는 출력 로드(Output load)로 사용되어 실제로 워드라인에 인가되는 전압이다. 일정시간동안 고전압을 출력하기 위해서 제 1 커패시터(C1)의 전압이 유지되어야 한다.
상기 유지 제어부(271)는 다음과 같이 구성된다.
도 2c는 도 2b의 유지 제어부의 회로도이다.
도 2c를 참조하면, 유지 제어부(271)는 제어신호 출력부(271a)오 신호 조합부(271b)를 포함한다.
제어신호 출력부(271a)는 기준전압(REF)과 고전압 출력단(HVOUT)의 전압을 이용하여 유지 인에이블 신호(HOLD_EN)를 생성하고, 신호 조합부(271b)는 클럭 인에이블 신호(CLK_EN), 펌프 인에이블 신호(PUMP_EN), 스위치 인에이블 신호(SWITCH_EN)와 유지 인에이블 신호(HOLD_EN)를 조합하여 클럭 전류 인에이블 신호(CLK_IEN)와, 펌프 전류 인에이블 신호(PUMP_IEN)와, 스위치 전류 인에이블 신호(SWITCH_IEN) 및 유지 전류 인에이블 신호(HOLD_IEN)를 출력한다.
제어신호 출력부(271a)는 제 3 및 제 4 저항(R3, R4), 제 2 비교기(COM2), 제 4 인버터(IN4), 지연 회로부(271c) 및 제 3 AND 게이트(A3)를 포함하고, 신호 조합부(271b)는 제 5 인버터(IN5)와 제 4 내지 제 6 AND 게이트(A4 내지 A6)를 포함한다.
제 3 및 제 4 저항(R3, R4)은 고전압 출력단(HVOUT)과 접지노드 사이에 직렬로 연결된다. 제 3 및 제 4 저항(R3, R4)의 접점(SA)은 제 2 비교기(COM2)의 반전 단자(-)에 연결된다.
제 2 비교기(COM2)의 비반전 단자(+)에는 기준전압(REF)이 입력된다. 제 2 비교기(COM2)는 기준전압(REF)이 노드(SA)의 전압 레벨보다 높으면 하이 레벨의 제어신호(SB)를 출력하고, 기준전압(REF)이 노드(SA)의 전압 레벨보다 낮으면 로우 레벨의 제어신호(SB)를 출력한다.
제 4 인버터(IN4)는 제어신호(SB)를 반전 출력한다. 제 4 인버터(IN4)의 출력 신호는 제어신호(SC)이다. 그리고 지연 회로부(271c)는 제 4 인버터(IN4)의 출력을 일정시간 지연하여 제어신호(SD)로 출력한다.
제 3 AND 게이트(A3)는 제어신호(SC, SD)를 앤드 조합하여 출력한다. 제 3 AND 게이트(A3)의 출력신호는 유지 인에이블 신호(HOLD_EN)이다.
신호 조합부(271b)의 제 5 인버터(IN5)는 유지 인에이블 신호(HOLD_EN)를 반전 출력한다.
그리고 제 4 AND 게이트(A4)는 제 5 인버터(IN5)의 출력과 클럭 인에이블 신호(CLK_EN)를 앤드 조합한다. 제 4 AND 게이트(A4)의 출력신호는 클럭 전류 인에이블 신호(CLK_IEN)이다.
제 5 AND 게이트(A5)는 제 5 인버터(IN5)의 출력과 펌프 인에이블 신호(PUMP_EN)를 앤드 조합한다. 제 5 AND 게이트(A5)의 출력신호는 펌프 전류 인에이블 신호(PUMP_IEN)이다.
제 6 AND 게이트(A6)는 제 5 인버터(IN5)의 출력과 스위치 인에이블 신호(SWITCH_EN)를 앤드 조합한다. 제 6 AND 게이트(A6)의 출력신호는 스위치 전류 인에이블 신호(SWITCH_IEN)이다.
그리고 제 5 인버터(IN5)의 출력신호는 유지 전류 인에이블 신호(HOLD_IEN)이다.
상기한 전압 생성 회로(270)의 동작은 다음과 같다.
도 3a는 본 발명의 실시 예에 따른 유지 제어부의 동작을 설명하기 위한 타이밍도이고, 도 3b는 본 발명의 실시 예에 따른 전압 생성부의 동작을 설명하기 위한 타이밍도이다.
전압 생성회로(270)가 동작을 시작하기 위해서는 클럭 인에이블 신호(CLK_EN)와 펌프 인에이블 신호(PUMP_EN)가 하이 레벨로 입력되고, 기준전압(REF)이 입력된다.
도 3a를 참조하면 유지 제어부(271)에서 초기에 고전압 출력단(HVOUT)은 출력 전압이 0V 레벨이다. 따라서 노드(SA)는 0V 전압 레벨이고 제 2 비교기(COM2)는 하이 레벨의 제어신호(SB)를 출력한다.
제어신호(SB)가 하이 레벨이면 제어신호(SC)는 로우 레벨이고 유지 인에이블 신호(HOLD_EN)는 일정시간 로우 레벨을 유지하다가 하이 레벨로 변경된다. 이때 유지 인에이블 신호(HOLD_EN)가 하이 레벨로 변경되는 시간은 지연회로부(271c)의 지연시간으로 제어할 수 있다.
도 3b를 참조하면, 상기 유지 인에이블 신호(HOLD_EN)가 로우 레벨인 동안 제 5 인버터(IN5)는 유지 전류 인에이블 신호(HOLD_IEN)를 하이 레벨로 출력한다. 유지 전류 인에이블 신호(HOLD_IEN)가 하이 레벨인 동안 제 2 NMOS 트랜지스터(N2)가 턴 온 된다.
그리고 제 4 및 제 5 AND 게이트(A4, A5)는 하이 레벨의 유지 전류 인에이블 신호(HOLD_IEN)와 하이 레벨의 클럭 인에이블 신호(CLK_EN) 및 하이 레벨의 펌프 인에이블 신호(PUMP_EN)를 앤드 조합하여 하이 레벨의 클럭 전류 인에이블 신 호(CLK_IEN)와 하이 레벨의 펌프 전류 인에이블 신호(PUMP_IEN)를 출력한다.
상기 클럭 전류 인에이블 신호(CLK_IEN)에 따라서 클럭부(272)가 클럭신호(CLK)를 출력한다.
한편, 고전압 펌프(274)는 동작하기 전이므로 피드백 전압(FEED)은 0V 이고, 제 1 비교기(COM1)는 하이 레벨의 신호를 출력한다. 따라서 제 2 AND 게이트(A2)는 클럭신호(CLK)와 하이 레벨의 펌프 전류 인에이블 신호(PUMP_IEN) 그리고 제 1 비교기(COM1)가 출력하는 하이 레벨 신호를 앤드 조합하여 펌프 클럭신호(PUMP_CLK)를 출력한다.
상기 펌프 클럭신호(PUMP_CLK)에 의해서 제 1 및 제 2 클럭신호(CLK1, CLK2)가 만들어지고 고전압 펌프(274)가 동작을 하여 고전압을 생성한다. 고전압 펌프(274)가 생성하는 고전압은 고전압 입력단(HVIN)으로 출력된다.
그리고 일정 시간 이후에 스위치 인에이블 신호(SWITCH_EN)가 하이 레벨로 입력되면, 유지 제어부(271)에 제 6 AND 게이트(A6)가 하이 레벨의 스위치 전류 인에이블 신호(SWITCH_IEN)를 출력한다.
하이 레벨의 스위치 전류 인에이블 신호(SWITCH_IEN)와 클럭신호(CLK)에 의해서 제 1 AND 게이트(A1)는 스위치 클럭신호(SWITCH_CLK)를 출력한다. 고전압 스위치(273)는 스위치 클럭신호(SWITCH_CLK)와 하이 레벨의 스위치 전류 인에이블 신호(SWITCH_IEN)에 의해 하이 레벨의 선택신호(SEL)를 출력한다.
선택신호(SEL)가 하이 레벨이 되면 제 1 NMOS 트랜지스터(N1)가 턴 온 되어 고전압 입력단(HVIN)과 고전압 출력단(HVOUT)을 연결하여 고전압이 패스되도록 한 다. 고전압 출력단(HVOUT)에 전달된 고전압은 제 1 커패시터(C1)에 충전되고, 워드라인에 일정시간 제공된다. 도 3b에서 워드라인에 고전압이 제공되는 시간(t1)이 나타나 있다.
그리고 고전압 입력단(HVIN)의 전압이 일정 레벨 이상이 되면 피드백 전압(FEED)에 의해서 제 1 비교기(COM1)의 신호가 로우 레벨로 변경되면서 펌프 클럭신호(PUMP_CLK)가 발생되지 않도록 한다.
또한 고전압 출력단(HVOUT)의 전압도 미리 설정된 레벨 이상이 되면 유지 제어부(271)의 제 2 비교기(COM2)가 로우 레벨의 제어신호(SB)를 출력하여 제 3 AND 게이트(A3)가 출력하는 유지 인에이블 신호(HOLD_EN)가 하이 레벨로 변경된다.
상기 유지 인에이블 신호(HOLD_EN)가 하이 레벨이 되면 유지 전류 인에이블 신호(HOLD_IEN)는 로우 레벨이 되고, 제 4 내지 제 6 AND 게이트(A4 내지 A6)는 로우 레벨 신호를 출력하게 된다.
따라서 더 이상의 클럭 입력이 차단되어 전류 소모가 낮아지는 것을 확인할 수 있다. 이때 클럭이 입력되지 않아 고전압 펌프(274)가 동작하지 않더라도 전류 소모가 최소화 되는 것은 다음과 같다.
상기 제 5 인버터(IN5)가 출력하는 로우 레벨의 유지 전류 인에이블 신호(HOLD_IEN)에 의해서 제 2 NMOS 트랜지스터(N2)는 턴 오프 되어 제 1 및 제 2 저항(R1, R2)을 통한 경로(Path1)가 형성되지 않기 때문에 제 1 커패시터(C1)는 불필요한 전압 낭비가 없다. 따라서 고전압 펌프(274)가 동작하지 않아도 제 1 커패시터(C1)에 충전된 전압으로 시간(t1)동안 고전압을 워드라인에 제공할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 불휘발성 메모리 소자의 전압 제공 회로의 동작 설명을 위한 타이밍도이다.
도 2a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2b는 도 2a의 전압 제공부의 고전압 생성 회로 부분만을 나타낸다.
도 2c는 도 2b의 유지 제어부의 회로도이다.
도 3a는 본 발명의 실시 예에 따른 유지 제어부의 동작을 설명하기 위한 타이밍도이다.
도 3b는 본 발명의 실시 예에 따른 전압 생성부의 동작을 설명하기 위한 타이밍도이다.
*도면의 주요 부분의 간단한 설명*
200 : 불휘발성 메모리 소자 210 : 메모리 셀 어레이
220 : 페이지 버퍼부 230 : Y 디코더
240 : X 디코더 250 : 전압 제공부
260 : 제어부 270 : 고전압 생성 회로

Claims (11)

  1. 제 1 클럭 인에이블 신호, 제 1 펌프 인에이블 신호, 제 1 스위치 인에이블 신호 및 기준전압과 전압 출력단에서 출력되는 전압을 이용하여 제 2 클럭 인에이블 신호와, 제 2 펌프 인에이블 신호, 제 2 스위치 인에이블 신호 및 유지 인에이블 신호를 출력하는 유지 제어부;
    상기 제 2 펌프 인에이블 신호와, 제 2 클럭 인에이블 신호 및 상기 고전압 펌프의 출력단에 생성되는 제 1 경로에서 피드백 되는 전압레벨에 따라 생성되는 비교신호에 의해 생성되는 제 1 또는 제 2 클럭신호에 따라 고전압을 생성하여 출력하는 고전압 펌프;
    스위칭 인에이블 신호와, 제 3 클럭신호에 의해서 상기 고전압 펌프의 출력단을 상기 전압 출력단에 연결하기 위한 제 1 제어신호를 출력하는 스위칭부; 및
    상기 유지 인에이블 신호에 따라 상기 제 1 경로 생성을 제어하는 스위칭 소자
    를 포함하는 것을 특징으로 하는 전압 생성 회로.
  2. 제 1항에 있어서,
    상기 유지 제어부는,
    상기 기준전압과, 상기 전압 출력단에서 출력하는 전압의 전압 레벨에 따라 생성되는 유지 제어신호를 일정시간 지연하여 출력하는 제어신호 출력부; 및
    상기 제 1 클럭 인에이블 신호, 상기 제 1 펌프 인에이블 신호 및 상기 제 1 스위치 인에이블 신호와 상기 유지 제어신호를 각각 조합하여 각각 상기 제 2 클럭 인에이블 신호, 상기 제 2 펌프 인에이블 신호 및 상기 제 2 스위치 인에이블 신호로 출력하고, 상기 유지 제어신호를 상기 유지 인에이블 신호로서 출력하는 신호 조합부를 포함하는 것을 특징으로 하는 전압 생성 회로.
  3. 제 2항에 있어서,
    상기 제어신호 출력부는,
    상기 출력전압을 설정된 저항비로 분배하여 발생되는 분배전압과, 상기 기준전압을 비교하고, 상기 기준전압이 상기 분배전압보다 큰 경우 하이 레벨 신호를 출력하는 비교기;
    상기 비교기의 출력신호를 일정시간 지연시켜 출력하는 지연회로부; 및
    상기 비교기의 출력 신호와, 상기 지연회로부가 출력하는 신호를 논리 조합하여 상기 유지 제어신호로 출력하는 제 1 논리 게이트
    를 포함하는 것을 특징으로 하는 전압 생성 회로.
  4. 제 2항에 있어서,
    상기 신호 조합부는,
    상기 제 1 클럭 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 클럭 인에이블 신호로 출력하는 제 2 논리 게이트;
    상기 제 1 펌프 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 펌프 인에이블 신호로 출력하는 제 3 논리 게이트;
    상기 제 1 스위치 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 스위치 인에이블 신호로 출력하는 제 4 논리 게이트; 및
    상기 유지 제어신호를 반전하여 상기 유지 인에이블 신호로 출력하는 인버터를 포함하는 것을 특징으로 하는 전압 생성 회로.
  5. 제 1항에 있어서,
    상기 제 1 경로는 상기 고전압 펌프의 출력단과 접지 노드 사이에 상기 피드백 전압을 생성하기 위해 상기 출력전압을 분배하는 제 1 및 제 2 저항과 상기 유지 인에이블 신호에 의해 동작하는 상기 스위칭 소자가 직렬로 연결되어 형성되는 것을 특징으로 하는 전압 생성 회로.
  6. 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 메모리 셀들이 연결되는 비트라인에 연결되고, 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 상기 선택된 메모리 셀에 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부; 및
    프로그램, 독출 또는 소거 동작을 위한 전압을 생성할 때, 상기 생성된 전압을 피드백한 피드백 전압 레벨을 이용하여 출력 전압의 레벨을 일정하게 유지시키 고, 상기 출력 전압을 일정시간 출력할 때 상기 피드백 전압을 생성하는 경로를 차단하는 전압 생성회로를 포함하는 전압 제공부;
    를 포함하는 불휘발성 메모리 소자.
  7. 제 6항에 있어서,
    상기 전압 생성회로는,
    제 1 클럭 인에이블 신호, 제 1 펌프 인에이블 신호, 제 1 스위치 인에이블 신호 및 기준전압과 상기 출력 전압을 이용하여 제 2 클럭 인에이블 신호와, 제 2 펌프 인에이블 신호, 제 2 스위치 인에이블 신호 및 유지 인에이블 신호를 출력하는 유지 제어부;
    상기 제 2 펌프 인에이블 신호와, 제 2 클럭 인에이블 신호 및 상기 고전압 펌프의 출력단에 생성되는 제 1 경로에서 피드백되는 전압레벨에 따라 생성되는 비교신호에 의해 생성되는 제 1 또는 제 2 클럭신호에 따라 고전압을 생성하여 출력하는 고전압 펌프;
    스위칭 인에이블 신호와, 제 3 클럭신호에 의해서 상기 고전압 펌프의 출력단을 상기 전압 출력단에 연결하기 위한 제 1 제어신호를 출력하는 스위칭부; 및
    상기 유지 인에이블 신호에 따라 상기 제 1 경로 생성을 제어하는 스위칭 소자
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  8. 제 7항에 있어서,
    상기 유지 제어부는,
    상기 기준전압과, 상기 출력 전압의 전압 레벨에 따라 생성되는 유지 제어신호를 일정시간 지연하여 출력하는 제어신호 출력부; 및
    상기 제 1 클럭 인에이블 신호, 상기 제 1 펌프 인에이블 신호 및 상기 제 1 스위치 인에이블 신호와 상기 유지 제어신호를 각각 조합하여 각각 상기 제 2 클럭 인에이블 신호, 상기 제 2 펌프 인에이블 신호 및 상기 제 2 스위치 인에이블 신호로 출력하고, 상기 유지 제어신호를 상기 유지 인에이블 신호로서 출력하는 신호 조합부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  9. 제 8항에 있어서,
    상기 제어신호 출력부는,
    상기 출력전압을 설정된 저항비로 분배하여 발생되는 분배전압과, 상기 기준전압을 비교하고, 상기 기준전압이 상기 분배전압보다 큰 경우 하이 레벨 신호를 출력하는 비교기;
    상기 비교기의 출력신호를 일정시간 지연시켜 출력하는 지연회로부; 및
    상기 비교기의 출력 신호와, 상기 지연회로부가 출력하는 신호를 논리 조합하여 상기 유지 제어신호로 출력하는 제 1 논리 게이트
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  10. 제 8항에 있어서,
    상기 신호 조합부는,
    상기 제 1 클럭 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 클럭 인에이블 신호로 출력하는 제 2 논리 게이트;
    상기 제 1 펌프 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 펌프 인에이블 신호로 출력하는 제 3 논리 게이트;
    상기 제 1 스위치 인에이블 신호와 상기 유지 제어신호를 논리 조합하여 상기 제 2 스위치 인에이블 신호로 출력하는 제 4 논리 게이트; 및
    상기 유지 제어신호를 반전하여 상기 유지 인에이블 신호로 출력하는 인버터를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  11. 제 7항에 있어서,
    상기 제 1 경로는 상기 고전압 펌프의 출력단과 접지 노드 사이에 상기 피드백 전압을 생성하기 위해 상기 출력전압을 분배하는 제 1 및 제 2 저항과 상기 유지 인에이블 신호에 의해 동작하는 상기 스위칭 소자가 직렬로 연결되어 형성되는 것을 특징으로 하는 불휘발성 메모리 소자.
KR1020080087114A 2008-09-04 2008-09-04 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자 KR101088468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080087114A KR101088468B1 (ko) 2008-09-04 2008-09-04 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087114A KR101088468B1 (ko) 2008-09-04 2008-09-04 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20100028194A true KR20100028194A (ko) 2010-03-12
KR101088468B1 KR101088468B1 (ko) 2011-12-01

Family

ID=42178930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087114A KR101088468B1 (ko) 2008-09-04 2008-09-04 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자

Country Status (1)

Country Link
KR (1) KR101088468B1 (ko)

Also Published As

Publication number Publication date
KR101088468B1 (ko) 2011-12-01

Similar Documents

Publication Publication Date Title
US6661715B2 (en) Microcomputer and microprocessor having flash memory operable from single external power supply
US7236419B2 (en) Microcomputer and microprocessor having flash memory operable from single external power supply
US6567309B2 (en) Semiconductor device
US7439794B2 (en) Power source circuit
KR100718618B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 구동 방법
JP2004055111A (ja) クランプ回路及びこれを用いたブースト回路
KR101066762B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
JP3818873B2 (ja) 不揮発性半導体記憶装置
JP4847695B2 (ja) 不揮発性メモリ素子での電源検出装置及びその検出方法
KR100875012B1 (ko) 전압 제공 회로와 이를 구비하는 플래시 메모리 소자 및동작 전압 제공 방법
JP2002298589A (ja) 不揮発性半導体記憶装置
KR101088468B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
US6845046B1 (en) Microcomputer and microprocessor having flash memory operable from single external power supply
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
JP2004055108A (ja) ブースト回路
JP4895867B2 (ja) 内部電圧発生回路
JP2006216147A (ja) 不揮発性メモリ回路
JP2004039225A (ja) フラッシュメモリ素子におけるトリムビット信号生成回路
KR100965070B1 (ko) 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자
KR100560769B1 (ko) 고전압 펌핑 회로
KR100714045B1 (ko) 고전압 스위치 제어 회로
KR100965069B1 (ko) 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
KR100607658B1 (ko) 비휘발성 메모리 소자의 차지 펌프 회로
JP2006065928A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
KR20090000379A (ko) 고전압 발생회로 및 이를 구비한 플래시 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee