JP2004039225A - フラッシュメモリ素子におけるトリムビット信号生成回路 - Google Patents

フラッシュメモリ素子におけるトリムビット信号生成回路 Download PDF

Info

Publication number
JP2004039225A
JP2004039225A JP2003271035A JP2003271035A JP2004039225A JP 2004039225 A JP2004039225 A JP 2004039225A JP 2003271035 A JP2003271035 A JP 2003271035A JP 2003271035 A JP2003271035 A JP 2003271035A JP 2004039225 A JP2004039225 A JP 2004039225A
Authority
JP
Japan
Prior art keywords
trim bit
signal
trim
node
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003271035A
Other languages
English (en)
Other versions
JP4593089B2 (ja
Inventor
Shobai Tei
鄭　鍾倍
In-Sun Park
朴　仁宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2004039225A publication Critical patent/JP2004039225A/ja
Priority to EP04746650A priority Critical patent/EP1642995A4/en
Application granted granted Critical
Publication of JP4593089B2 publication Critical patent/JP4593089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Abstract

【課題】
　メモリセルを用いてトリムビット信号を生成することにより、半導体メモリ素子のパッケージング以後にも状況に応じてトリムビットを復旧することが可能なトリムビット生成回路を提供する。
【解決手段】
　トリムビット選択信号を入力され、トリムビット選択信号によって選択されて、書込み可能及び消去可能なメモリセルを含む制御部と、前記制御部の前記メモリセルの状態に応じてトリムビット信号出力端子からハイレベル信号又はローレベル信号を出力する出力部とを備えてなる。
【選択図】　　　図３

Description

　この発明は、ＮＡＮＤ型フラッシュメモリ素子におけるトリムビット(trim bit)信号生成回路に係り、特に、パッケージ状態でトリムビットをさらに復旧させることが可能なトリムビット信号生成回路に関する。
　ＮＡＮＤ型フラッシュメモリ素子において、チップ内部回路の特性を改善又は変更するために、トリムビット信号を生成する。
　図１は、従来のトリムブロックを示す。図１に示すように、多数のトリムブロックＢ１、Ｂ２、…、Ｂｎが提供される。第１トリムブロックＢ１は、第１トリムビット信号ＴＢＩＴ１を出力し、第２トリムブロックＢ２は、第２トリムビット信号ＴＢＩＴ２を出力し、第ＮトリムブロックＢｎは、第Ｎトリムビット信号ＴＢＩＴｎを出力する。これらのトリムビット信号によって、チップ内部回路特性を変更又は改善することができる。
　図２は、図１の各トリムビットブロックの詳細回路図である。図２に示すように、ヒューズＦＵＳＥが連結状態であれば、ＰＭＯＳトランジスタＰ０の小さい電流負荷によりインバータＩＮＶ０の入力はロー状態になる。これにより、インバータＩＶＮ１の入力がハイ状態になり、トリムビット信号ＴＢＩＴは、ロー状態になる。
　逆に、ヒューズが切れた状態であれば、インバータＩＮＶ０の入力はハイ状態になる。これにより、インバータＩＮＶ１の入力がロー状態になり、トリムビット信号ＴＢＩＴはハイ状態になる。
　このようなトリムビット信号生成回路は、ウェハ状態においてのみヒューズに対する作業を行うので、一度行うと、復元することはできない。したがって、このトリムビット信号生成回路は、パッケージング以後の状態では必要に応じて値を変更することができないという欠点がある。
　この発明は、上記のような欠点を解消するためのもので、その目的は、メモリセルを利用してトリムビット信号を生成することにより、半導体メモリ素子をパッケージングした後でも状況に応じてトリムビットを復旧することが可能なトリムビット生成回路を提供することにある。
　上記目的を達成するために、この発明は、トリムビット選択信号を入力され、前記トリムビット選択信号によって選択されて、書込み可能及び消去可能なメモリセルを含む制御部と、前記制御部の前記メモリセルの状態に応じてトリムビット信号出力端子からハイレベル信号又はローレベル信号を出力する出力部とを備えてなるフラッシュメモリ素子のトリムビット信号生成回路を提供する。
　前記制御部は、前記トリムビット選択信号を反転させる第１インバータと、前記第１インバータの出力と第１ノードとの間に接続され、第１制御信号に応じてターンオンされる第１スイッチング素子と、前記第１ノードと第２ノードとの間に接続され、第２制御信号に応じて動作する前記メモリセルと、前記第２ノードと前記制御部の出力との間に接続され、第３制御信号に応じてターンオンされる第２スイッチング素子と、前記第１ノードと接地との間に接続され、第４制御信号に応じてターンオンされる第３スイッチング素子とを含んでなる。
　この発明によれば、パッケージング以後にもチップの特性を決定する重要なパラメータに対しても調節可能とすることにより、チップの特性を改善させて生産性の向上を期待することができる。
　以下、添付図面に基づいてこの発明を詳細に説明する。
　図３は、この発明に係るトリムビット信号生成回路の構成を示す回路図である。図３を参照すると、トリムビット選択信号ＴＳＥＬを入力されて、それを反転させるインバータＩＮＶ０が設けられている。インバータＩＮＶ０の出力点であるノードｎｏｄｅ０とその先のノードｎｏｄｅ１との間に、制御信号ＴＳに応じてオン／オフ動作するＮＭＯＳトランジスタＮ０が接続されている。ノードｎｏｄｅ１とその先のノードｎｏｄｅ２との間には、制御信号ＴＷＬに応じて記憶動作するメモリセルＴＣＥＬＬが接続されている。ノードｎｏｄｅ２とさらに先のノードｎｏｄｅ３との間には、制御信号ＴＤによって制御されるＮＭＯＳトランジスタＮ１が接続され、ノードｎｏｄｅ３と電源との間には、ゲートが接地されたＰＭＯＳトランジスタＰ０が接続されている。ノードｎｏｄｅ３と出力ＴＢＩＴとの間には、インバータＩＮＶ１及びＩＮＶ２が直列に接続されている。また、ノードｎｏｄｅ１と接地との間には、制御信号ＴＮによって制御されるＮＭＯＳトランジスタＮ２が接続されている。
　次に、上述したように構成されたトリムビット信号生成回路の動作を説明する。正常動作において、制御信号ＴＷＬ＝ＴＤ＝ＴＮ＝ＶＣＣ、ＴＳ＝０Ｖであり、メモリセルＴＣＥＬＬがプログラムされ（記憶内容が書き込まれ）ていれば、メモリセルＴＣＥＬＬはターンオフ状態なので、ノードｎｏｄｅ３はハイ状態になる。したがって、出力ＴＢＩＴはハイ状態になる。他方、メモリセルＴＣＥＬＬが消去された状態にあれば、ＮＭＯＳトランジスタＮ２を介して電流が流れるので、ノードｎｏｄｅ３の電位はロー状態になる。したがって、出力ＴＢＩＴはロー状態になる。すなわち、セルＴＣＥＬＬの特性に応じて、従来のヒューズを使用した場合と同様に出力ＴＢＩＴが決定される。
　ところで、メモリセルＴＣＥＬＬは、初期状態では基本的に消去されていなければならない。メモリセルＴＣＥＬＬを消去状態にしたければ、制御信号ＴＤ＝ＴＳ＝ＴＮ＝０Ｖとし、ＴＷＬ＝０、メモリセルＴＣＥＬＬのＣＰＷＥＬＬには消去電圧Ｖｅｒａを印加すればよい。この際、全ビットの出力ＴＢＩＴは、ロー状態を呈する。
　ある特定のビットをハイ状態にしたければ、該当するトリムビット信号ＴＳＥＬを選択し、メモリセルＴＣＥＬＬをプログラムすればよい。そうすると、ヒューズを切る役割と同一になる。セルＴＣＥＬＬをプログラムしたければ、ＴＳ＝ＶＣＣ、ＴＤ＝ＴＮ＝０Ｖ、ＴＷＬ＝Ｖｐｇｍ（プログラム電圧）にすればよい。特定のビット選択された場合には、そのビットのノードｎｏｄｅ０が０Ｖになり、メモリセルのチャネルが０Ｖになってプログラムされ、選択されていない場合には、ノードｎｏｄｅ０がハイ状態になる。その結果、ノードｎｏｄｅ１、メモリセルのチャネル、ノードｎｏｄｅ２が制御信号ＴＷＬによってセルフブースティング(self-boosting)されて、メモリセルはプログラムされなくなる。ここに、メモリセルのプログラムと消去は、ＦＮトンネリング方式を用いる。そして、各動作によるバイアス条件は、表１によく示されている。
Figure 2004039225
　図４は、この発明に係るトリムビット信号生成回路を採用したトリムビットブロックの使用例を示す図である。
　図４には、多数のトリムビットブロックが実際使用される例を示しているが、ＣＰＷＥＬＬ、ＴＤ、ＴＷＬ、ＴＳ、ＴＮは、全ブロックに対して共通に制御し、トリムビット選択信号ＴＳＥＬ１、ＴＳＥＬ２、…、ＴＳＥＬｎによって各トリムビットブロックＢ１、Ｂ２、…、Ｂｎが選択されることにより、トリムビット信号ＴＢＩＴ１、ＴＢＩＴ２、…、ＴＢＩＴｎが出力される。
　以上、この発明を実施例を中心として説明したが、当技術分野の通常の知識を有する者であれば、上記の実施例を用いて様々な変形及び変更が可能である。よって、この発明は、これらの実施例に限定されるものではなく、特許請求の範囲によってのみ限定されるべきである。
従来のフラッシュメモリ素子のトリムビットブロックを示す図である。 図１のトリムビットブロックの詳細回路図である。 この発明に係るフラッシュメモリ素子のトリムビット信号生成回路の回路図である。 この発明に係るトリムビット生成回路を採用したトリムビットブロックの使用例を示す図である。
符号の説明
ＩＮＶ０〜ＩＮＶ３　…　インバータ
Ｐ０　…　ＰＭＯＳトランジスタ
Ｎ０〜Ｎ２　…　ＮＭＯＳトランジスタ

Claims (4)

  1. 　フラッシュメモリ素子におけるトリムビット信号生成回路であって、
    　トリムビット選択信号を入力され、前記トリムビット選択信号によって選択されて、書込み可能及び消去可能なメモリセルを含む制御部と、
    　前記制御部の前記メモリセルの状態に応じてトリムビット信号出力端子からハイレベル信号又はローレベル信号を出力する出力部と
    を備えてなるトリムビット信号生成回路。
  2. 　請求項１に記載のトリムビット信号生成回路において、
    　前記制御部は、
    　前記トリムビット選択信号を反転させる第１インバータと、
    　前記第１インバータの出力と第１ノードとの間に接続され、第１制御信号に応じてターンオンされる第１スイッチング素子と、
    　前記第１ノードと第２ノードとの間に接続され、第２制御信号に応じて動作する前記メモリセルと、
    　前記第２ノードと前記制御部の出力との間に接続され、第３制御信号に応じてターンオンされる第２スイッチング素子と、
    　前記第１ノードと接地との間に接続され、第４制御信号に応じてターンオンされる第３スイッチング素子とを含んでなる
    ことを特徴とするトリムビット信号生成回路。
  3. 　請求項２に記載のトリムビット信号生成回路において、
    　前記第１、第２及び第３スイッチング素子のそれぞれがトランジスタからなる
    ことを特徴とするトリムビット信号生成回路。
  4. 　請求項１に記載のトリムビット信号生成回路において、
    　前記出力部は、
    　電源と前記制御部の出力との間に接続され、ゲート端子が接地されるＰＭＯＳトランジスタと、
    　前記制御部の出力と前記トリムビット信号出力端子との間に直列接続された第１及び第２インバータを含んでなる
    ことを特徴とするトリムビット信号生成回路。
JP2003271035A 2002-07-08 2003-07-04 フラッシュメモリ素子におけるトリムビット信号生成回路 Expired - Fee Related JP4593089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP04746650A EP1642995A4 (en) 2003-07-04 2004-06-30 METHOD FOR CONTINUOUS VACUUM CARBURATION OF METAL CABLE, METAL STRIP, OR METAL PIPE, AND ASSOCIATED APPARATUS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039370A KR100506191B1 (ko) 2002-07-08 2002-07-08 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로

Publications (2)

Publication Number Publication Date
JP2004039225A true JP2004039225A (ja) 2004-02-05
JP4593089B2 JP4593089B2 (ja) 2010-12-08

Family

ID=29997480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003271035A Expired - Fee Related JP4593089B2 (ja) 2002-07-08 2003-07-04 フラッシュメモリ素子におけるトリムビット信号生成回路

Country Status (3)

Country Link
US (1) US6950339B2 (ja)
JP (1) JP4593089B2 (ja)
KR (1) KR100506191B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4642771B2 (ja) * 2003-10-22 2011-03-02 ネックス システムズ インコーポレイテッド ワークピースを流体処理する方法及び装置
US7583547B2 (en) * 2005-09-29 2009-09-01 Hynix Semiconductor, Inc. Over-driving circuit in semiconductor memory device
US7423445B2 (en) * 2006-07-17 2008-09-09 Qimonda North America Corp. Method and system for trimming voltage or current references
TWI413634B (zh) * 2006-07-19 2013-11-01 Syngenta Participations Ag 除草組成物及其使用方法
KR100805838B1 (ko) * 2006-08-10 2008-02-21 삼성전자주식회사 엑스아이피 플래시 메모리 장치 및 그 프로그램 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575269A (en) * 1978-11-29 1980-06-06 Ibm Continuity parameter regulator
JPH05258595A (ja) * 1991-12-27 1993-10-08 Nec Corp 半導体記憶装置
JPH10214496A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体集積回路及びマイクロコンピュータ
JPH1187662A (ja) * 1997-09-08 1999-03-30 Sony Corp 不揮発性半導体記憶装置及びその書き込み方法
JPH11232895A (ja) * 1998-02-18 1999-08-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP2001057088A (ja) * 1999-08-16 2001-02-27 Fujitsu Ltd Ｎａｎｄ型不揮発性メモリ
WO2001093275A1 (en) * 2000-05-30 2001-12-06 Hitachi,Ltd Semiconductor device and mobile communication terminal

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243239A (en) * 1991-01-22 1993-09-07 Information Storage Devices, Inc. Integrated MOSFET resistance and oscillator frequency control and trim methods and apparatus
US5671183A (en) * 1994-12-29 1997-09-23 Texas Instruments Incorporated Method for programming permanent calibration information at final test without increasing pin count
US5973956A (en) * 1995-07-31 1999-10-26 Information Storage Devices, Inc. Non-volatile electrically alterable semiconductor memory for analog and digital storage
US5933370A (en) * 1998-01-09 1999-08-03 Information Storage Devices, Inc. Trimbit circuit for flash memory
JP2000048591A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 半導体集積回路装置
KR20000020229A (ko) * 1998-09-18 2000-04-15 김영환 메모리장치의 기준전압 트리밍 방법
KR100287185B1 (ko) * 1999-03-22 2001-04-16 윤종용 퓨즈의 절단 없이도 퓨즈 절단의 효과를 얻어 반복해서 전압 레벨을 트리밍 할 수 있는 전압 레벨 발생회로 및 이를 이용하여전압 레벨을 트리밍하는 방법
US6424211B1 (en) * 2000-06-26 2002-07-23 Microchip Technology Incorporated Digital trimming of OP AMP offset voltage and quiescent current using non-volatile memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575269A (en) * 1978-11-29 1980-06-06 Ibm Continuity parameter regulator
JPH05258595A (ja) * 1991-12-27 1993-10-08 Nec Corp 半導体記憶装置
JPH10214496A (ja) * 1997-01-31 1998-08-11 Hitachi Ltd 半導体集積回路及びマイクロコンピュータ
JPH1187662A (ja) * 1997-09-08 1999-03-30 Sony Corp 不揮発性半導体記憶装置及びその書き込み方法
JPH11232895A (ja) * 1998-02-18 1999-08-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP2001057088A (ja) * 1999-08-16 2001-02-27 Fujitsu Ltd Ｎａｎｄ型不揮発性メモリ
WO2001093275A1 (en) * 2000-05-30 2001-12-06 Hitachi,Ltd Semiconductor device and mobile communication terminal

Also Published As

Publication number Publication date
US20040004874A1 (en) 2004-01-08
KR100506191B1 (ko) 2005-08-04
US6950339B2 (en) 2005-09-27
JP4593089B2 (ja) 2010-12-08
KR20040005079A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
JP4459967B2 (ja) モードレジスタ
US6370063B2 (en) Word line driver having a divided bias line in a non-volatile memory device and method for driving word lines
TW201937500A (zh) 位準移位器與半導體裝置
KR100852179B1 (ko) 퓨즈 회로를 가지는 비휘발성 반도체 메모리 장치 및 그제어방법
JP2007179729A (ja) 漏れ電流を防止するローデコーダ回路及びこれを備える半導体メモリ装置
US6333667B2 (en) Antifuse programming circuit
JP4593089B2 (ja) フラッシュメモリ素子におけるトリムビット信号生成回路
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
JP4847695B2 (ja) 不揮発性メモリ素子での電源検出装置及びその検出方法
KR100757411B1 (ko) 옵션 퓨즈 회로를 이용한 반도체 메모리 장치의 전압재설정 회로 및 그 방법
US5892711A (en) Sector protection circuit for a flash memory device
JP2007207417A (ja) マージン読み出しを提供する電気的なヒューズ回路
JP4190970B2 (ja) フラッシュメモリ装置のブロック選択回路
KR101098425B1 (ko) 블록 선택 회로 및 이를 구비한 불휘발성 메모리 소자
KR100673159B1 (ko) 외부 전압에 따라 선택적으로 동작 타이밍을 조절하는 플래시 메모리 장치의 타이밍 제어 회로
KR100300041B1 (ko) 반도체메모리의리던던시퓨즈롬읽기회로
KR100332111B1 (ko) 플래쉬 메모리 장치
KR19980037629A (ko) 플래쉬 메모리 소자의 소거회로
JPH0917190A (ja) 不揮発性メモリの書込み回路
KR101088468B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
KR100293638B1 (ko) 섹터 프로텍션 회로
JP2004039226A (ja) センスアンプ
KR0138625B1 (ko) 플래쉬 메모리 소자용 리던던시 제어 회로
KR20060068227A (ko) 개선된 구조를 가지는 플래쉬 메모리 장치의 블록 스위치회로
KR20080062079A (ko) 플래쉬 셀 퓨즈 회로 및 이를 구비한 비휘발성 반도체메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees