KR20040005079A - 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로 - Google Patents

플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로 Download PDF

Info

Publication number
KR20040005079A
KR20040005079A KR1020020039370A KR20020039370A KR20040005079A KR 20040005079 A KR20040005079 A KR 20040005079A KR 1020020039370 A KR1020020039370 A KR 1020020039370A KR 20020039370 A KR20020039370 A KR 20020039370A KR 20040005079 A KR20040005079 A KR 20040005079A
Authority
KR
South Korea
Prior art keywords
node
output
trim bit
signal
trim
Prior art date
Application number
KR1020020039370A
Other languages
English (en)
Other versions
KR100506191B1 (ko
Inventor
정종배
박인선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0039370A priority Critical patent/KR100506191B1/ko
Priority to US10/462,717 priority patent/US6950339B2/en
Priority to JP2003271035A priority patent/JP4593089B2/ja
Publication of KR20040005079A publication Critical patent/KR20040005079A/ko
Application granted granted Critical
Publication of KR100506191B1 publication Critical patent/KR100506191B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명에 따른 플래쉬 메모리 소자의 트림 비트 신호 생성회로는 트림 비트 선택 신호에 따라 선택되며 프로그램 및 소거 가능한 셀을 포함하는 제어부와; 상기 제어부의 상기 프로그램 셀의 상태에 따라 트림비트 신호 출력단자를 통해 하이 또는 로우 레벨 신호를 출력하는 출력부로 구성된다.

Description

플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로{Circuit for generating a trim bit signal ina flash memory device}
본 발명은 낸드 형 플래쉬 메모리 소자에서의 트림 비트(trim bit) 신호 생성 회로에 관한 것으로, 특히 패키지 상태에서 트림 비트를 다시 복구시킬 수 있는 트림 비트 신호 생성 회로 회로에 관한 것이다.
낸드형 플래쉬 메모리 소자에 있어서, 칩 내부 회로의 특성을 개선하거나 변경하기 위해 트림 비트 신호를 생성하게 된다.
도 1은 종래의 트림 블록을 나타낸다. 도면에 도시된 바와 같이 다수의 트림 블록(B1, B2...Bn)이 제공된다. 제 1 트림 블록(B1)은 제 1 트림 비트 신호(TBIT1)을 출력하고, 제 2 트림 블록(B2)은 제 2 트림 비트 신호(TBIT2)을 출력하며, 제 N 트림 블록(Bn)은 제 N 트림 비트 신호(TBIT1)을 출력한다. 이들 트림 비트 신호에 의해 칩 내부 회로 특성을 변경하거나 개선 할 수 있다.
도 2는 종래의 트림 비트 생성 신호 회로도이다.
퓨즈(FUSE)가 연결 상태이면 PMOS 트랜지스터(P0)의 작은 커렌트 로드로 인해 인버터(INV0)의 입력은 로우 상태가 된다. 그러므로 인버터(INV1)의 출력은 하이 상태가 되어 트림 비트 신호(TBIT)는 하이 상태가 된다.
반대로, 퓨즈가 끊어진 상태이면 인버터(INV0)의 입력은 하이 상태가 된다. 그러므로 인버터(INV1)의 출력은 로우 상태가 되어 트림 비트 신호(TBIT)는 로우 상태가 된다.
이러한 트림 비트 신호 생성 회로는 웨이퍼 상태에서만 퓨즈에 대한 작업을 수행하므로 한번 시행하고 나면 복원이 되지 않는다. 따라서 패키지 이후의 상태에 따라 이 값을 변경할 수 없는 단점이 있다.
따라서 본 발명은 셀을 사용하여 트림비트를 생성하므로써 상술한 단점을 해소 할 수 있는 트림 비트 생성 회로를 제공하는데 그 목적이 있다.
본 발명에 의하면 패키지 이후에도 상황에 따라 트림 비트를 복구할 수 있다.
도 1은 종래 플래쉬 메모리 소자의 트림 비트 블록을 나타낸다.
도 2는 도 1의 트림 비트 블록의 상세 회로도이다.
도 3은 본 발명에 따른 플래쉬 메모리 소자의 트림 비트 신호 생성 회로도이다.
도 4는 본 발명에 따른 트림 비트 생성 회로를 채용한 트림 비트 블록의 사용예를 나타낸다.
*도면의 주요 부분에 대한 부호의 설명
INV0 내지 INV3: 인버터P0: PMOS트랜지스터
N0 내지 N2: NMOS트랜지스터
본 발명에 따른 플래쉬 메모리 소자의 트림 비트 신호 생성 회로는
트림 비트 선택 신호에 따라 선택되며 프로그램 및 소거 가능한 셀을 포함하는 제어부와;
상기 제어부의 상기 프로그램 셀의 상태에 따라 트림비트 신호 출력단자를 통해 하이 또는 로우 레벨 신호를 출력하는 출력부로 구성된다.
상기 제어부는 상기 트림 비트 선택 신호를 반전시키는 제 1 인버터;
상기 제 1 인버터(INV0)의 출력과 제 1 노드 간에 접속되며 제 1 제어 신호에 따라 턴온되는 제 1 스위칭 소자와;
상기 제 1 노드와 제 2 노드 간에 접속되며 제 2 제어 신호에 따라 동작하는 상기 셀과;
상기 제 2 노드와 상기 제어부의 출력간에 접속되며 제 3 제어 신호에 따라 턴온 되는 제 2 스위칭 소자와;
상기 제 1 노드와 접지 간에 접속되며 제 4 제어 신호에 따라 턴온 되는 제 3 스위칭 소자를 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명에 따른 트림 비트 신호 생성 회로도이다.
먼저 그 구성을 설명하기로 한다. 트림 비트 선택 신호(TSEL)를 반전 시키는인버터(INV0)가 제공된다. 인버터(INV0)의 출력인 노드(node0)와 노드(node1) 간에 제어 신호(TS)에 따라 동작하는 NMOS트랜지스터(N0)가 접속된다. 노드(node1)와 노드(node2)간에는 제어 신호(TWL)에 따라 동작하는 셀(TCELL)이 접속된다. 노드(node2)와 노드(node3)간에는 제어신호(TD)에 의해 제어되는 NMOS트랜지스터(N1)가 접속되고, 노드(node3)와 전원간에는 게이트가 접지되는 PMOS트랜지스터(PO)가 접속된다. 노드(node3)와 출력(TBIT)간에는 인버터(INV1 및 INV2)가 직렬 접속된다. 또한 노드(node1)와 접지 간에 제어신호(TN)에 의해 제어되는 NMOS트랜지스터(N2)가 접속된다.
상술한 바와 같이 구성된 트림 비트 신호 생성 회로의 동작을 설명하면 다음과 같다.
정상 동작에 있어서, 제어신호 TWL=TD=TN=VCC, TS=0V이고, 셀(TCELL)이 프로그램 되었다면 셀(TCELL)은 턴 오프 상태이므로 노드(node3)는 하이 상태가 된다. 그러므로 출력(TBIT)은 하이 상태가 된다.
셀(TCELL)이 소거된 셀이라면, NMOS트랜지스터(N2)를 통해 전류가 흐르므로 노드(node3)의 전위는 로우 상태가 된다. 따라서 출력(TBIT)은 로우 상태가 된다.
즉, 셀(TCELL)의 특성에 따라 종래의 퓨즈를 사용한 경우와 같이 출력(TBIT)이 결정된다.
한편, 초기에 셀(TCELL)은 기본적으로 소거 되어야 한다. 셀(TCELL)을 소거 상태로 하려면, 제어 신호 TD=TS=TN=0V로 하고, TWL=0, 셀(TCELL)의 CPWELL에는 소거 전압(Vera)을 인가하면 된다. 이때, 모든 출력(TBIT)는 로우 상태를 갖는다.
어떤 특정 비트를 하이 상태로 만들려면, 해당하는 트림 비트 신호(TSEL)를 선택하고 셀(TCELL)을 프로그램해주면 된다. 그러면 퓨즈를 끊는 역할과 동일해 진다. 셀(TCELL)을 프로그램하려면 TS=VCC, TD=TN=0V, TWL=Vpgm(프로그램 전압)이 되게 하면 된다. 선택된 경우에는 노드(node0)가 0V가 되어 셀의 채널이 0V 가 되어 프로그램이 되고, 선택되지 않은 경우에는 노드(node0)가 하이 상태가 된다. 그러므로 노드(node1), 셀 채널, 노드(node2)가 제어신호(TWL)에 의해 셀프 부스팅(SELF-BOOSTING)되어 프로그램이 되지 않게 된다. 여기서 셀의 프로그램과 소거는 FN 터널링 방식을 이용한다. 그리고 각 동작에 따른 바이어스 조건은 하기 표 1에 잘 나타나 있다.
TSEL TN TS TWL TD CPWELL
정상동작 X VCC 0V VCC VCC 0V
트림비트프로그램 H 0V VCC Vpgm 0V 0V
트림비트소거 X 0V 0V 0V 0V Vera
도 4는 본 발명에 따른 트림 비트 신호 생성회로를 채용한 트림 비트 블록의 사용예이다.
도 4에 는 여러개의 트림 비트 블록이 실제 사용되는 예를 도시하고 있는데, CPWELL, TD, TWL, TS,TN은 같이 제어되며, 트림 비트 선택 신호(TSEL0, TSEL1, .....TSELNn)에 의해 트림 비트 블록(B1, B2,....BN)이 선택되어 트림 비트 신호(TBIT0, TBIT1,....TBITn)가 출력된다.
상술한 바와 같이 본 발명에 의하면, 패키지 이후에도 칩의 특성을 결정하는중요한 파라메터에 대하여도 조절이 가능하게 함으로써 칩의 특성을 개선 시켜 생산성 향상을 기대할 수 있다.
본 발명은 실시예를 중심으로 하여 설명되었으나 당 분야의 통상의 지식을 가진 자라면 이러한 실시예를 이용하여 다양한 형태의 변형 및 변경이 가능하므로 본 발명은 이러한 실시예에 한정되는 것이 아니라 다음의 특허 청구 범위에 의해 한정된다.

Claims (4)

  1. 트림 비트 선택 신호에 따라 선택되며 프로그램 및 소거 가능한 셀을 포함하는 제어부와;
    상기 제어부의 상기 프로그램 셀의 상태에 따라 트림비트 신호 출력단자를 통해 하이 또는 로우 레벨 신호를 출력하는 출력부로 구성된 것을 특징으로 하는 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로.
  2. 제 1 항에 있어서,
    상기 제어부는
    상기 트림 비트 선택 신호를 반전시키는 제 1 인버터;
    상기 제 1 인버터(INV0)의 출력과 제 1 노드 간에 접속되며 제 1 제어 신호에 따라 턴온되는 제 1 스위칭 소자와;
    상기 제 1 노드와 제 2 노드 간에 접속되며 제 2 제어 신호에 따라 동작하는 상기 셀과;
    상기 제 2 노드와 상기 제어부의 출력간에 접속되며 제 3 제어 신호에 따라 턴온 되는 제 2 스위칭 소자와;
    상기 제 1 노드와 접지 간에 접속되며 제 4 제어 신호에 따라 턴온 되는 제 3 스위칭 소자를 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로.
  3. 제 2 항에 있어서,
    상기 제 1, 제 2 및 제 2 스위칭 소자 각각은 트랜지스터로 구성된 것을 특징으로 하는 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로.
  4. 제 1항에 있어서,
    상기 출력부는
    전원과 상기 제어부의 출력간에 접속되며 게이트 단자가 접지되는 PMOS트랜지스터와;
    상기 제어부의 출력과 상기 트림 비트 신호 출력 단자간에 직렬 접속되는 제 1 및 제 2 인버터를 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로.
KR10-2002-0039370A 2002-07-08 2002-07-08 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로 KR100506191B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0039370A KR100506191B1 (ko) 2002-07-08 2002-07-08 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로
US10/462,717 US6950339B2 (en) 2002-07-08 2003-06-17 Circuit for generating trim bit signal in a flash memory device
JP2003271035A JP4593089B2 (ja) 2002-07-08 2003-07-04 フラッシュメモリ素子におけるトリムビット信号生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039370A KR100506191B1 (ko) 2002-07-08 2002-07-08 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로

Publications (2)

Publication Number Publication Date
KR20040005079A true KR20040005079A (ko) 2004-01-16
KR100506191B1 KR100506191B1 (ko) 2005-08-04

Family

ID=29997480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039370A KR100506191B1 (ko) 2002-07-08 2002-07-08 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로

Country Status (3)

Country Link
US (1) US6950339B2 (ko)
JP (1) JP4593089B2 (ko)
KR (1) KR100506191B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7722747B2 (en) * 2003-10-22 2010-05-25 Nexx Systems, Inc. Method and apparatus for fluid processing a workpiece
US7583547B2 (en) * 2005-09-29 2009-09-01 Hynix Semiconductor, Inc. Over-driving circuit in semiconductor memory device
US7423445B2 (en) * 2006-07-17 2008-09-09 Qimonda North America Corp. Method and system for trimming voltage or current references
TWI413634B (zh) * 2006-07-19 2013-11-01 Syngenta Participations Ag 除草組成物及其使用方法
KR100805838B1 (ko) * 2006-08-10 2008-02-21 삼성전자주식회사 엑스아이피 플래시 메모리 장치 및 그 프로그램 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245165A (en) * 1978-11-29 1981-01-13 International Business Machines Corporation Reversible electrically variable active parameter trimming apparatus utilizing floating gate as control
US5243239A (en) * 1991-01-22 1993-09-07 Information Storage Devices, Inc. Integrated MOSFET resistance and oscillator frequency control and trim methods and apparatus
US5325333A (en) * 1991-12-27 1994-06-28 Nec Corporation Semiconductor memory device
US5671183A (en) * 1994-12-29 1997-09-23 Texas Instruments Incorporated Method for programming permanent calibration information at final test without increasing pin count
US5973956A (en) * 1995-07-31 1999-10-26 Information Storage Devices, Inc. Non-volatile electrically alterable semiconductor memory for analog and digital storage
JP3831040B2 (ja) * 1997-01-31 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路
JPH1187662A (ja) * 1997-09-08 1999-03-30 Sony Corp 不揮発性半導体記憶装置及びその書き込み方法
US5933370A (en) * 1998-01-09 1999-08-03 Information Storage Devices, Inc. Trimbit circuit for flash memory
JPH11232895A (ja) * 1998-02-18 1999-08-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP2000048591A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 半導体集積回路装置
KR20000020229A (ko) * 1998-09-18 2000-04-15 김영환 메모리장치의 기준전압 트리밍 방법
KR100287185B1 (ko) * 1999-03-22 2001-04-16 윤종용 퓨즈의 절단 없이도 퓨즈 절단의 효과를 얻어 반복해서 전압 레벨을 트리밍 할 수 있는 전압 레벨 발생회로 및 이를 이용하여전압 레벨을 트리밍하는 방법
JP3888808B2 (ja) * 1999-08-16 2007-03-07 富士通株式会社 Ｎａｎｄ型不揮発性メモリ
WO2001093275A1 (en) * 2000-05-30 2001-12-06 Hitachi,Ltd Semiconductor device and mobile communication terminal
US6424211B1 (en) * 2000-06-26 2002-07-23 Microchip Technology Incorporated Digital trimming of OP AMP offset voltage and quiescent current using non-volatile memory

Also Published As

Publication number Publication date
US6950339B2 (en) 2005-09-27
KR100506191B1 (ko) 2005-08-04
US20040004874A1 (en) 2004-01-08
JP2004039225A (ja) 2004-02-05
JP4593089B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
KR100265390B1 (ko) 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로
KR100506191B1 (ko) 플래쉬 메모리 소자에서의 트림 비트 신호 생성 회로
KR100724564B1 (ko) 반도체 메모리 장치
KR100757411B1 (ko) 옵션 퓨즈 회로를 이용한 반도체 메모리 장치의 전압재설정 회로 및 그 방법
KR20020042186A (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR101197555B1 (ko) 마진 읽기를 제공하는 전기적인 퓨즈 회로
US5892711A (en) Sector protection circuit for a flash memory device
KR100460073B1 (ko) 반도체메모리의번-인모드제어회로
KR100464945B1 (ko) 내부전압 레벨 트리밍 발생 장치의 퓨즈셋 박스
KR100718039B1 (ko) 반도체 메모리 장치의 테스트 모드 제어 회로
KR100191775B1 (ko) 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로
KR20040006416A (ko) 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치
KR100328452B1 (ko) 밴드-갭 레퍼런스 회로 및 그의 레퍼런스 전압 최적화 방법
KR100480906B1 (ko) 반도체 메모리 소자의 리페어 회로
KR100332111B1 (ko) 플래쉬 메모리 장치
KR0138625B1 (ko) 플래쉬 메모리 소자용 리던던시 제어 회로
KR100244494B1 (ko) 번인전압 제어회로
KR100833416B1 (ko) 파워업 리셋 회로
KR20000004714A (ko) 비휘발성 메모리를 이용한 자동 리페어회로
KR100206185B1 (ko) 반도체 메모리장치의 기준전압조절회로
KR100505406B1 (ko) 리페어 퓨즈 회로
KR20030001742A (ko) 기준 전압의 트리밍 회로
JP4859191B2 (ja) 半導体記憶装置
KR20000027267A (ko) 플래쉬 메모리 장치의 워드라인 디코더
KR100368308B1 (ko) 플래시 이이피롬의 워드라인 리페어 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee