KR100714045B1 - 고전압 스위치 제어 회로 - Google Patents

고전압 스위치 제어 회로 Download PDF

Info

Publication number
KR100714045B1
KR100714045B1 KR1020040097160A KR20040097160A KR100714045B1 KR 100714045 B1 KR100714045 B1 KR 100714045B1 KR 1020040097160 A KR1020040097160 A KR 1020040097160A KR 20040097160 A KR20040097160 A KR 20040097160A KR 100714045 B1 KR100714045 B1 KR 100714045B1
Authority
KR
South Korea
Prior art keywords
signal
high voltage
discharge
enable signal
voltage switch
Prior art date
Application number
KR1020040097160A
Other languages
English (en)
Other versions
KR20060057960A (ko
Inventor
김영주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040097160A priority Critical patent/KR100714045B1/ko
Publication of KR20060057960A publication Critical patent/KR20060057960A/ko
Application granted granted Critical
Publication of KR100714045B1 publication Critical patent/KR100714045B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Abstract

본 발명은 고전압 스위치 제어 회로에 관한 것으로, 인에이블 신호가 로우 레벨로 천이되고, 소정의 지연 시간 후 전원 전압보다 높은 부스팅 전위를 유지하는 디스차지 신호를 발생시키고, 이를 이용하여 제 2 스위치를 구동시킴으로써 고전압 스위치의 디스차지 시간을 줄일 수 있는 고전압 스위치 제어 회로가 제시된다.
고전압 스위치, 부스팅, 디스차지 시간

Description

고전압 스위치 제어 회로{Control circuit for high voltage switch}
도 1은 본 발명의 일 실시 예에 따른 고전압 스위치 제어 회로도.
도 2는 본 발명의 일 실시 예에 따른 고전압 스위치 제어 회로의 동작 파형도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 14 : NAND 게이트
12 : 고전압 스위치
13 : 지연부
본 발명은 반도체 소자의 고전압 스위치 제어 회로에 관한 것으로, 특히 고전압 스위치의 디스차지 시간(discharge time)을 줄일 수 있는 고전압 스위치 제어 회로에 관한 것이다.
메모리 소자의 프로그램, 독출, 소거등의 동작을 위해서는 전원 전압보다 높은 고전압이 요구된다. 이러한 고전압을 전달하기 위해 고전압 스위치가 사용된다. 고전압 스위치는 소정의 인에이블 신호에 따라 고전압을 전달한다. 그후 인에이블 신호가 변화하여 고전압의 전달이 중지될 경우 종래의 고전압 스위치 회로는 약 1㎲ 이상의 디스차지 시간이 발생하게 된다. 즉, 현재 일반적으로 사용되는 디스차지 회로는 드레인은 차지 펌프단에 소오스는 접지 단자에 접속되고, 전원 전압을 게이트 입력으로 하는 고전압 NMOS 트랜지스터를 이용하여 디스차지하는 방법을 사용한다. 이러한 전원 전압을 이용한 디스차지 방식은 동작 전원 전압이 일정할 경우에 대해서는 원하는 디스차지 시간을 맞출 수 있지만, 전원 전압이 낮아질수록 디스차지 시간은 예상보다 훨씬 길어지게 된다. 물론 이를 극복하기 위해 NMOS 트랜지스터의 사이즈를 크게 할 수 있으나, NMOS 트랜지스터의 사이즈를 무한정으로 크게 할 수는 없다. 또한, 타임 버짓(time budget)상에서 디스차지 시간을 훨씬 더 늘려줘야 하는 경우가 있다.
한편, NAND 플래쉬 메모리 소자의 경우 프로그램, 소거 및 독출 동작을 위해 전원 전압보다 높은 고전압이 필요하다. 특히 프로그램의 경우, 프로그램과 검증(Verify)이라는 과정이 쌍으로 동작하는데, 검증 과정에서 프로그램시보다 워드라인에 현저하게 낮은 바이어스가 공급된다. 이 두 과정에 설정된 최대 루프내에서 검증이 패스될 때까지 행해진다. 이러한 검증으로 가는 중의 바이어스 디스차지 시 간도 무시하지 못할 만큼 타이밍을 차지한다. 소거 동작일 경우 더욱 그러하다.
본 발명의 목적은 NMOS 트랜지스터에 부스팅 회로를 이용한 디스차지부를 두어 고전압 스위치의 디스차지 시간을 제어할 수 있는 고전압 스위치 제어 회로를 제공하여 상기한 문제점을 해결하는데 그 목적이 있다.
본 발명의 일 실시 예에 따른 고전압 스위치 제어 회로는 인에이블 신호에 따라 구동 신호를 생성하기 위한 제 1 신호 발생부; 상기 구동 신호에 따라 구동되어 펌핑 전압을 전달하기 위한 고전압 스위치; 상기 인에이블 신호에 따라 디스차지 인에이블 신호를 생성하기 위한 제 2 신호 발생부; 상기 디스차지 인에이블 신호의 반전 신호에 따라 전원 전압을 부스팅 노드로 공급하기 위한 제 1 스위치; 상기 디스차지 인에이블 신호의 반전 신호에 따라 상기 부스팅 노드의 전위를 상기 전원 전압보다 높은 전위로 상승시키기 위한 부스팅부; 상기 디스차지 인에이블 신호에 따라 상기 부스팅 노드의 전위로 디스차지 신호를 발생시키기 위한 제 3 신호 발생부; 및 상기 디스차지 신호에 따라 상기 고전압 스위치의 출력 단자를 접지 전위로 조절하기 위한 제 2 스위치를 포함한다.
상기 제 1 신호 발생부는 상기 인에이블 신호를 지연시키기 위한 지연부; 상기 인에이블 신호 및 상기 지연부의 출력 신호를 입력하기 위한 NAND 게이트; 및 상기 NAND 게이트의 출력 신호를 반전시켜 상기 구동 신호를 생성하기 위한 인버터를 포함한다.
상기 제 2 신호 발생부는 상기 인에이블 신호를 반전시키기 위한 인버터; 상기 인버터의 출력 신호를 지연시키기 위한 지연부; 및 상기 인버터의 출력 신호 및 상기 지연부의 출력 신호를 입력하여 상기 디스차지 인에이블 신호를 생성하기 위한 NAND 게이트를 포함한다.
상기 제 1 스위치는 PMOS 트랜지스터를 포함한다.
상기 부스팅부는 펌핑 캐패시터를 포함한다.
상기 제 3 신호 발생부는 상기 디스차지 인에이블 신호를 반전시켜 상기 부스팅 노드의 전위 또는 접지 전위를 유지하는 상기 디스차지 신호를 생성하는 인버터를 포함한다.
상기 제 2 스위치는 NMOS 트랜지스터를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 고전압 스위치 제어 회로도로서, 그 구성을 설명하면 다음과 같다.
NAND 게이트(11)는 인에이블 신호(EN)와 인버터(I11 및 I12)를 통해 지연된 인에이블 신호(EN)를 입력하고, 인버터(I13)는 NAND 게이트(11)의 출력 신호를 반전시켜 구동 신호(ENi)를 생성한다. 구동 신호(ENi)에 의해 고전압 스위치(12)가 구동되어 고전압(Vpp)을 전달한다. NAND 게이트(12)는 인버터(I11)의 출력 신호와 지연부(13)를 통해 지연된 인버터(I11)의 출력 신호를 입력하여 디스차지 인에이블 신호(DISEN)를 출력한다. 디스차지 인에이블 신호(DISEN)에 따라 인버터(I19)가 구동된다. 한편, 디스차지 인에이블 신호(DISEN)는 인버터(I18)에 의해 반전되고, 인버터(I18)의 출력 신호에 의해 PMOS 트랜지스터(P11)가 구동되며, 인버터(I18)의 출력 신호에 의해 캐패시터(C13)가 부스팅 동작을 한다. 따라서, 캐패시터(C13)에 의한 부스팅 동작동안 노드(VX)는 전원 전압(Vcc)보다 높은 부스팅 전압을 유지하게 된다. 또한, 디스차지 인에이블 신호(DISEN)는 인버터(I19)에 의해 반전되어 디스차지 신호(DISCH)가 되고, 디스차지 신호(DISCH)에 따라 NMOS 트랜지스터(N13)가 구동되어 고전압 스위치(12)의 출력 단자(HVOUT)의 전위를 접지 전위(Vss)로 조절한다.
상기와 같이 구성되는 본 발명에 따른 고전압 스위치 제어 회로의 구동 방법을 도 2의 동작 파형도를 이용하여 설명하면 다음과 같다.
인에이블 신호(EN)가 로우 레벨로 인가되면, 구동 신호(ENi)가 로우 상태로 인가되기 때문에 고전압 스위치(12)는 동작되지 않는다. 한편, 인에이블 신호(EN)가 로우 레벨로 인가되기 때문에 디스차지 인에이블 신호(DISEN)는 로우 레빌이 되고, 로우 레벨의 디스차지 인에이블 신호(DISEN)는 인버터(I18 및 I19)에 의해 각각 하이 레벨로 반전된다. 따라서, 하이 레벨의 인버터(I18)의 출력 신호에 의해 PMOS 트랜지스터(P11)가 턴오프되고, 인버터(I19)는 하이 레벨의 신호를 출력하여 NMOS 트랜지스터(N13)를 턴온시켜 고전압 스위치(12)의 출력 단자(HVOUT)를 접지 전압(Vss) 레벨로 강하시킨다.
인에이블 신호(EN)가 하이 레벨로 인가되면 인버터(I11 및 I12)를 통한 지연 시간 후에 구동 신호(ENi)가 하이 레벨로 출력된다. 하이 레벨의 구동 신호(ENi)에 따라 고전압 스위치(12)가 구동되어 펌핑 전압(Vpp)을 전달한다. 한편, NAND 게이트(14)는 인버터(I11)의 출력 신호와 지연부(13)를 통해 지연된 인버터(I11)의 출력 신호를 입력하여 하이 레벨의 디스차지 인에이블 신호(DISEN)를 출력한다. 하이 레벨의 디스차지 인에이블 신호(DISEN)는 인버터(I18)에 의해 로우 레벨로 반전되어 PMOS 트랜지스터(P11)를 턴온시키고, PMOS 트랜지스터(P11)에 의해 전원 전압(Vcc)이 노드(VX)로 공급된다. 한편, 하이 레벨의 디스차지 인에이블 신호(DISEN)는 인버터(I19)를 통해 반전되어 로우 레벨의 디스차지 신호(DISCH)가 발생되고, 로우 레벨의 디스차지 신호(DISCH)에 의해 NMOS 트랜지스터(N13)가 턴오프되어 고전압 스위치(12)의 출력 단자(HVOUT)는 하이 레벨을 유지한다.
인에이블 신호(EN)가 로우 레벨로 천이되면 구동 신호(ENi)가 로우 레벨로 되기 때문에 고전압 스위치(12)가 디스에이블된다. 한편, NAND 게이트(14)는 인버터(I11)의 출력 신호와 지연부(13)를 통해 지연된 인버터(I11)의 출력 신호를 입력하여 로우 레벨의 디스차지 인에이블 신호(DISEN)를 출력한다. 로우 레벨의 디스차지 인에이블 신호(DISEN)는 인버터(I18)에 의해 하이 레벨로 반전되어 PMOS 트랜지스터(P11)를 턴오프시킨다. 이때, 하이 레벨의 인버터(I18)의 출력 신호에 따라 캐패시터(C13)가 부스팅되기 때문에 노드(VX)는 초기 전원 전압(Vcc)의 전위보다 높 은 부스팅 전위를 유지하게 된다. 또한, 로우 레벨의 디스차지 인에이블 신호(DISEN)는 인버터(I19)의 PMOS 트랜지스터(P12)를 구동시키고, PMOS 트랜지스터(P12)에 의해 전원 전압(Vcc)보다 높은 부스팅 전위를 유지하는 노드(VX)의 전위가 디스차지 신호(DISCH)의 전위가 된다. 따라서, 전원 전압(Vcc)보다 높은 부스팅 전위를 유지하는 디스차지 신호(DISCH)에 의해 NMOS 트랜지스터(N13)가 턴온되어 고전압 스위치(12)의 출력 단자(HVOUT)를 로우 상태로 강하시키는 시간을 단축시킨다.
그런데, 상기에서 인에이블 신호(EN)가 로우 상태로 천이한 후 지연부(13)의 지연 시간, 약 수백 ㎱ 이후에 디스차지 신호(DISCH)가 발생되는데, 이 지연 시간은 사용하는 고전압 스위치 내부의 로딩을 고려하여 설정한다. 여기서, 지연 시간 이후에 디스차지 신호(DISCH)가 발생되도록 하는 이유는 고전압 스위치(12)가 디스에이블되더라도 고전압 스위치(12) 내부에 펌핑 캐패시터등을 사용하기 때문에 수백 ㎱동안 드라이버 트랜지스터의 게이트에 고전압이 유지되어 있는 경우가 있다. 지연 시간없이 디스차지 인에이블 신호(DISEN)가 발생되면, 고전압 소오스와 접지 단자(Vss) 사이에 패스가 생겨 그 순간 고전압 소오스가 디스차지되어 디스차지되지 않는 고전압 소오스를 사용해야 하는 다른 회로에 치명적인 영향을 끼칠 수 있다.
상술한 바와 같이 본 발명에 의하면 인에이블 신호(EN)가 로우 레벨로 천이 되고, 소정의 지연 시간 후 전원 전압(Vcc)보다 높은 부스팅 전위를 유지하는 디스차지 신호(DISCH)를 발생시키고, 이를 이용하여 NMOS 트랜지스터를 구동시킴으로써 고전압 스위치의 디스차지 시간을 줄일 수 있다.

Claims (7)

  1. 인에이블 신호에 따라 구동 신호를 생성하기 위한 제 1 신호 발생부;
    상기 구동 신호에 따라 구동되어 펌핑 전압을 전달하기 위한 고전압 스위치;
    상기 인에이블 신호에 따라 디스차지 인에이블 신호를 생성하기 위한 제 2 신호 발생부;
    상기 디스차지 인에이블 신호의 반전 신호에 따라 전원 전압을 부스팅 노드로 공급하기 위한 제 1 스위치;
    상기 디스차지 인에이블 신호의 반전 신호에 따라 상기 부스팅 노드의 전위를 상기 전원 전압보다 높은 전위로 상승시키기 위한 부스팅부;
    상기 디스차지 인에이블 신호에 따라 상기 부스팅 노드의 전위로 디스차지 신호를 발생시키기 위한 제 3 신호 발생부;
    및 상기 디스차지 신호에 따라 상기 고전압 스위치의 출력 단자를 접지 전위로 조절하기 위한 제 2 스위치를 포함하되,
    상기 제 3 신호 발생부는 상기 디스차지 인에이블 신호를 반전시켜 상기 부스팅 노드의 전위 또는 접지 전위를 유지하는 상기 디스차지 신호를 생성하는 인버터를 포함하는 것을 특징으로 하는 고전압 스위치 제어 회로.
  2. 제 1 항에 있어서, 상기 제 1 신호 발생부는 상기 인에이블 신호를 지연시키기 위한 지연부;
    상기 인에이블 신호 및 상기 지연부의 출력 신호를 입력하기 위한 NAND 게이트; 및
    상기 NAND 게이트의 출력 신호를 반전시켜 상기 구동 신호를 생성하기 위한 인버터를 포함하는 고전압 스위치 제어 회로.
  3. 제 1 항에 있어서, 상기 제 2 신호 발생부는 상기 인에이블 신호를 반전시키기 위한 인버터;
    상기 인버터의 출력 신호를 지연시키기 위한 지연부; 및
    상기 인버터의 출력 신호 및 상기 지연부의 출력 신호를 입력하여 상기 디스차지 인에이블 신호를 생성하기 위한 NAND 게이트를 포함하는 고전압 스위치 제어 회로.
  4. 제 1 항에 있어서, 상기 제 1 스위치는 PMOS 트랜지스터를 포함하는 고전압 스위치 제어 회로.
  5. 제 1 항에 있어서, 상기 부스팅부는 펌핑 캐패시터를 포함하는 고전압 스위치 제어 회로.
  6. 삭제
  7. 제 1 항에 있어서, 상기 제 2 스위치는 NMOS 트랜지스터를 포함하는 고전압 스위치 제어 회로.
KR1020040097160A 2004-11-24 2004-11-24 고전압 스위치 제어 회로 KR100714045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097160A KR100714045B1 (ko) 2004-11-24 2004-11-24 고전압 스위치 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097160A KR100714045B1 (ko) 2004-11-24 2004-11-24 고전압 스위치 제어 회로

Publications (2)

Publication Number Publication Date
KR20060057960A KR20060057960A (ko) 2006-05-29
KR100714045B1 true KR100714045B1 (ko) 2007-05-04

Family

ID=37153200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097160A KR100714045B1 (ko) 2004-11-24 2004-11-24 고전압 스위치 제어 회로

Country Status (1)

Country Link
KR (1) KR100714045B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314939A (zh) * 2010-07-09 2012-01-11 海力士半导体有限公司 半导体器件的高电压控制电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723773B1 (ko) 2005-03-25 2007-05-30 주식회사 하이닉스반도체 비휘발성 메모리 장치의 고전압 스위치 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190000940U (ko) * 2017-10-12 2019-04-22 김태연 이탈방지구를 갖는 볼체인

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190000940U (ko) * 2017-10-12 2019-04-22 김태연 이탈방지구를 갖는 볼체인

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314939A (zh) * 2010-07-09 2012-01-11 海力士半导体有限公司 半导体器件的高电压控制电路

Also Published As

Publication number Publication date
KR20060057960A (ko) 2006-05-29

Similar Documents

Publication Publication Date Title
JP2006066051A (ja) 半導体装置の高電圧スイッチ回路
CN110197694B (zh) 位准移位器与半导体装置
KR100336254B1 (ko) 승압 회로
KR100753034B1 (ko) 내부 전원전압 발생 회로
KR100727440B1 (ko) 내부전원 생성장치
JP4977846B2 (ja) 不揮発性メモリ装置の高電圧スイッチ回路
JP4355625B2 (ja) 高電圧スイッチ回路
KR100714045B1 (ko) 고전압 스위치 제어 회로
US6512698B2 (en) Semiconductor device
KR100455848B1 (ko) 전압 레귤레이션 회로
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
JP4895867B2 (ja) 内部電圧発生回路
JP2006216147A (ja) 不揮発性メモリ回路
KR100560769B1 (ko) 고전압 펌핑 회로
JP3323539B2 (ja) 半導体装置
KR100930391B1 (ko) 전원전압 공급 제어 장치
KR101081878B1 (ko) 고전압의 리플 현상을 제거하는 고전압 스위치 회로
KR101005139B1 (ko) 반도체 소자의 파워 업 회로
KR20060047057A (ko) 불휘발성 반도체 메모리 장치의 워드라인 전압 발생회로및 발생방법
KR100324328B1 (ko) 비트라인 구동 전압 스위치 회로
KR100845405B1 (ko) 바이어스 전류 생성회로
KR101088468B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
KR100200688B1 (ko) 프로그램어블한 고전압 발생회로
KR100525918B1 (ko) 워드라인 스위치 회로
KR20050038848A (ko) 반도체 소자의 기준 전압 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee