KR20050038848A - 반도체 소자의 기준 전압 생성 회로 - Google Patents

반도체 소자의 기준 전압 생성 회로 Download PDF

Info

Publication number
KR20050038848A
KR20050038848A KR1020030074136A KR20030074136A KR20050038848A KR 20050038848 A KR20050038848 A KR 20050038848A KR 1020030074136 A KR1020030074136 A KR 1020030074136A KR 20030074136 A KR20030074136 A KR 20030074136A KR 20050038848 A KR20050038848 A KR 20050038848A
Authority
KR
South Korea
Prior art keywords
reference voltage
nmos transistor
pumping
driven
voltage
Prior art date
Application number
KR1020030074136A
Other languages
English (en)
Inventor
강영수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030074136A priority Critical patent/KR20050038848A/ko
Publication of KR20050038848A publication Critical patent/KR20050038848A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 소자의 기준 전압 생성 회로에 관한 것으로, 본 발명은 기준전압을 생성하기 위한 펌핑전압을 피드백시켜 패스 트랜지스터를 구동시킴으로써, 별도의 명령신호 없이 방전동작을 실시할 수 있고, 더욱 빠른 방전 시간을 구현할 수 있으며, 대기상태에서의 회로의 누설 전류를 방지할 수 있는 반도체 소자의 기준 전압 생성 회로를 제공한다.

Description

반도체 소자의 기준 전압 생성 회로{Circuit of generating reference voltage in semiconductor device}
본 발명은 반도체 소자의 기준 전압 생성 회로에 관한 것으로, 특히 폄핑전압을 피드백 루프로 사용하는 기준 전압 생성 회로에 관한 것이다.
종래의 플래시 소자에 있어서, 높은 펌핑전압을 갖는 모든 펌프에서는 펌핑후 방전시간이 펌핑전압에 비례해서 길어지게 된다.
도 1은 종래의 기준전압 생성 회로도이다.
도 1을 참조하면, 종래의 기준전압 생성 회로는 펌핑전압(Vpp)에 따라 기준전압(Vref)을 생성하는 기준전압 생성부(10)와, 인에이블 신호(EN)에 따라 기준전압 생성부(10)의 동작을 제어하는 제어부(20)와, 인에이블 신호(EN)와 방전신호(LEAK)에 따라 기준전압 생성부(10)로 입력되는 펌핑전압(VPP)을 소거하기 위한 방전부(30)를 포함한다.
기준전압 생성부(10)는 전원전압(Vcc)과 펌핑전압(Vpp) 입력단 사이에 접속되어 전원전압에의해 구동하는 제 1 NMOS 트랜지스터(N1)와, 펌핑전압(Vpp) 입력단과 기준전압 출력단 사이에 접속된 제 1 저항(R1)과, 기준전압(Vref) 출력단과 제어부(20)의 입력단 사이에 접속된 제 2 저항(R2)을 포함한다. 기준전압 생성부(10)내의 제 1 및 제 2 저항(R1 및 R2)에 의해 통해 펌핑전압(Vpp)은 일정한 레벨의 기준전압(Vref)으로 변환된다.
제어부(20)는 제 2 저항(R2)과 접지전원(Vss) 사이에 접속되어 인에이블 신호(EN)에 따라 구동하는 제 2 NMOS 트랜지스터(N2)를 포함한다. 방전부(30)는 인에이블 신호(EN)를 반전하기 위한 인버터(I1)와, 펌핑전압(Vpp) 입력단과 접지전원 사이에 직렬로 접속되어 각기 반전된 인에이블 신호와 방전신호(LEAK)에 따라 구동하는 제 3 및 제 4 NMOS 트랜지스터(N3 및 N4)를 포함한다.
이하, 종래의 기준전압 생성 회로의 구동을 파형도를 참조하여 설명한다.
도 2는 종래의 기준전압 신호의 구동을 설명하기 위한 파형도이다.
도 2를 참조하면, 인에이블 신호(EN)가 로직 하이가 되고, 방전신호(LEAK)가 로직 로우이며, 펌프에 의해 펌핑전압(VPP)이 소정의 전압으로 상승하게 될 경우, 제 2 NMOS 트랜지스터(N2)가 구동하여 기준전압 생성부(10)가 인에이블 된다. 이때, 제 3 NMOS 트랜지스터(N3)는 제 1 인버터(I1)에 의해 반전된 인에이블 신호가 인가되어 구동하지 않는다. 기준전압 생성부(10)에 인가된 펌핑전압(VPP)은 제 1 및 제 2 저항(R1 및 R2)에 의해 분배되어 일정한 레벨의 기준전압(Vref)을 생성하게 된다.
이후, 인에이블 신호(EN)가 로직 로우가 되고, 방전신호(LEAK)가 로직 하이가 되며, 펌프의 동작이 멈추게 될 경우, 제 2 NMOS 트랜지스터(N2)는 구동되지 않게 되어 기준전압 생성부(10)를 디스에이블 시키게 된다. 이때, 반전된 인에이블 신호에 의해 제 3 NMOS 트랜지스터(N3)가 구동하고, 방전신호(LEAK)에 의해 제 4 NMOS 트랜지스터(N4)가 구동하게 되어 인가된 펌핑전압(Vpp)이 제 3 및 제 4 NMOS 트랜지스터(N3 및 N4) 패스를 이용하여 방전하게 된다. 이러한 방전시간은 펌핑전압에 비례하여 길어지게 된다. 물론 이러한 방전시간을 줄이기 위해 패스 트랜지스터의 크기가 과대하게 커져야 하는 단점이 있다. 또한, 패스 트랜지스터의 게이트에 방전을 위한 고전압을 부가적으로 가하여야 하는 문제점이 있다. 또한 대기모드시 누설전류를 막기 위해 패스 트랜지스터 아래에 또 다른 하나의 트랜지스터를 추가하여 회로가 복잡해지는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 펌핑전압을 피드백하여 방전을 위한 패스 트랜지스터의 게이트 단자에 인가하여 방전시간을 줄일 수 있고, 대기 모드시의 누설 전류 발생을 방지할 수 있는 반도체 소자의 기준 전압 생성 회로를 제공한다.
본 발명에 따른 펌핑전압에 따라 기준전압을 생성하는 기준전압 생성부와, 인에이블 신호에 따라 상기 기준전압 생성부의 동작을 제어하는 제어부 및 상기 기준전압 생성부 및 상기 제어부에 의해 구동하여 상기 펌핑전압을 방전하는 방전부를 포함하는 반도체 소자의 기준 전압 생성 회로를 제공한다.
또한, 전원전압과 펌핑전압 입력단에 접속되고 전원전압에 따라 구동하는 제 1 NMOS 트랜지스터와, 상기 펌핑전압 입력단과 제 1 노드 사이에 접속되어 저항분배를 통해 기준전압을 생성하는 저항 분배부와, 상기 제 1 노드와 접지전원 사이에 접속되고 인에이블 신호에 따라 구동하여 상기 저항 분배부의 동작을 제어하는 제 2 NMOS 트랜지스터 및 상기 펌핑전압 입력단과 접지전원 사이에 직렬로 접속되어 상기 펌핑전압을 방전하기 위해, 상기 제 1 노드에 따라 구동하는 제 3 NMOS 트랜지스터와 상기 제 3 NMOS 트랜지스터의 소스 단자에 따라 구동하는 제 4 NMOS 트랜지스터를 포함하는 반도체 소자의 기준 전압 생성 회로를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 3은 본 발명에 따른 기준 전압 생성 회로도이다.
도 3을 참조하면, 기준전압 생성 회로는 펌핑전압(VPP)에 따라 기준전압(Vref)을 생성하는 기준전압 생성부(110)와, 인에이블 신호(EN)에 따라 기준전압 생성부(110)의 동작을 제어하는 제어부(120)와, 기준전압 생성부(110) 및 제어부(120)에 의해 구동하여 펌핑전압(VPP)을 방전하는 방전부(130)를 포함한다.
바람직하게는 전원전압과 펌핑전압(Vpp) 입력단에 접속되고 전원전압(Vcc)에 따라 구동하는 제 100 NMOS 트랜지스터(N100)와, 펌핑전압(Vpp) 입력단과 제 100 노드(Q100) 사이에 접속되어 저항분배를 통해 기준전압(Vref)을 생성하는 저항 분배부(112)와, 제 100 노드(Q100)와 접지전원(Vss) 사이에 접속되고 인에이블 신호(EN)에 따라 구동하여 저항분배부(112)의 동작을 제어하는 제 200 NMOS 트랜지스터(N200)와, 펌핑전압(Vpp) 입력단과 접지전원(Vss) 사이에 직렬로 접속되어 펌핑전압(Vpp)을 방전하기 위해, 제 100 노드(Q100)에 따라 구동하는 제 300 NMOS 트랜지스터(N300)와 제 300 NMOS 트랜지스터(N300)의 소스 단자에 따라 구동하는 제 400 NMOS 트랜지스터(N400)를 포함한다. 저항 분배부(112)는 펌핑전압(Vpp) 입력단과 기준전압(Vref) 출력단 사이에 접속된 제 100 저항(R100)과, 기준전압(Vref) 출력단과 제 100 노드(Q100) 사이에 접속된 제 200 저항(R200)을 포함한다.
상술한 구성을 갖는 본 발명의 기준전압 생성회로에 관해 그 파형도를 참조하여 설명한다.
도 4는 본 발명에 따른 기준전압 생성 회로의 파형도이다.
도 4를 참조하면, 인에이블 신호(EN)가 로직하이가 되어 기준전압(Vref)을 생성할 경우는 제 200 NMOS 트랜지스터(N200)가 턴온되어 접지전원(Vss)이 제 100 노드(Q100)에 인가되어 제 300 NMOS 트랜지스터(N300)가 구동되지 않게 된다. 이로써 펌핑전압(Vpp)을 그대로 저항 분배부(112)에 인가되어 소정의 저항분배를 통해 일정한 레벨의 기준전압(Vref)을 생성하게 된다. 이로인해 종래의 인에이블 신호(EN)를 반전하던 인버터와 같은 구성요소를 사용하지 않고서도 인에이블 신호(EN)가 로직 하이일 경우 방전이 되지 않게 할 수 있다.
인에이블 신호(EN)가 로직로우가 되어 펌핑전압(Vpp)을 방전할 경우는, 제 200 NMOS 트랜지스터(N200)가 구동하지 않게 되어 제 100 노드(Q100)는 펌핑전압(Vpp)으로 순식간 플로팅 된다. 따라서 제 300 NMOS 트랜지스터(N300)의 게이트 단자에 순식간에 고전압이 인가되어 제 300 NMOS 트랜지스터(N300)와 제 400 NMOS 트랜지스터(N400)가 구동하게 된다. 이로인해 전류패스가 제 300 및 제 400 NMOS 트랜지스터(N300 및 N400)에 의해 형성되어 펌핑전압(Vpp)이 순간적으로 방전된다. 이때 제 100 노드(Q100)는 펌핑전압(Vpp)까지 상승하지 않고 펌핑전압(Vpp)과 같이 방전된다. 또한, 방전된 후 펌핑전압(Vpp) 입력단과 제 100 노드(Q100)는 접지전원(Vss)으로부터 약 1.8V(2Vt) 정도 상승된 값을 가지게 되어 제 100 NMOS 트랜지스터(N100)를 턴오프 시켜 전원전압으로 부터의 누설 전류를 방지할 수 있게 된다. 이로써, 작은 크기의 트랜지스터를 이용하여 방전회로를 구성할 수 있을 뿐만 아니라, 별도의 명령신호 없이도 인에이블 신호만으로 방전동작을 실시할 수 있으며, 더욱 빠른 방전 시간을 구형할 수 있다.
상술한 바와 같이, 본 발명은 기준전압을 생성하기 위한 펌핑전압을 피드백시켜 패스 트랜지스터를 구동시킴으로써, 별도의 명령신호 없이 방전동작을 실시할 수 있고, 더욱 빠른 방전 시간을 구현할 수 있다.
또한, 대기상태에서의 회로의 누설 전류를 방지할 수 있다.
도 1은 종래의 기준전압 생성 회로도이다.
도 2는 종래의 기준전압 신호의 구동을 설명하기 위한 파형도이다.
도 3은 본 발명에 따른 기준 전압 생성 회로도이다.
도 4는 본 발명에 따른 기준전압 생성 회로의 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 기준전압 생성부 20, 120 : 제어부
30, 130 : 방전부 112 : 저항 분배부

Claims (3)

  1. 펌핑전압에 따라 기준전압을 생성하는 기준전압 생성부;
    인에이블 신호에 따라 상기 기준전압 생성부의 동작을 제어하는 제어부; 및
    상기 기준전압 생성부 및 상기 제어부에 의해 구동하여 상기 펌핑전압을 방전하는 방전부를 포함하는 반도체 소자의 기준 전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 방전부는 펌핑전압 입력단과 접지전원 사이에 직렬로 접속된 제 1 및 제 2 NMOS 트랜지스터를 포함하되, 상기 제 1 NMOS 트랜지스터는 상기 기준전압 생성부 및 상기 제어부의 출력단자에 따라 구동하고, 상기 제 2 NMOS 트랜지스터는 상기 제 1 NMOS 트랜지스터의 소스 단자에 따라 구동하는 반도체 소자의 기준전압 생성 회로.
  3. 전원전압과 펌핑전압 입력단에 접속되고 전원전압에 따라 구동하는 제 1 NMOS 트랜지스터;
    상기 펌핑전압 입력단과 제 1 노드 사이에 접속되어 저항분배를 통해 기준전압을 생성하는 저항 분배부;
    상기 제 1 노드와 접지전원 사이에 접속되고 인에이블 신호에 따라 구동하여 상기 저항 분배부의 동작을 제어하는 제 2 NMOS 트랜지스터; 및
    상기 펌핑전압 입력단과 접지전원 사이에 직렬로 접속되어 상기 펌핑전압을 방전하기 위해, 상기 제 1 노드에 따라 구동하는 제 3 NMOS 트랜지스터와 상기 제 3 NMOS 트랜지스터의 소스 단자에 따라 구동하는 제 4 NMOS 트랜지스터를 포함하는 반도체 소자의 기준 전압 생성 회로.
KR1020030074136A 2003-10-23 2003-10-23 반도체 소자의 기준 전압 생성 회로 KR20050038848A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030074136A KR20050038848A (ko) 2003-10-23 2003-10-23 반도체 소자의 기준 전압 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030074136A KR20050038848A (ko) 2003-10-23 2003-10-23 반도체 소자의 기준 전압 생성 회로

Publications (1)

Publication Number Publication Date
KR20050038848A true KR20050038848A (ko) 2005-04-29

Family

ID=37241166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074136A KR20050038848A (ko) 2003-10-23 2003-10-23 반도체 소자의 기준 전압 생성 회로

Country Status (1)

Country Link
KR (1) KR20050038848A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973526B2 (en) 2007-02-27 2011-07-05 Samsung Electronics Co., Ltd. Reference voltage generator having improved setup voltage characteristics and method of controlling the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973526B2 (en) 2007-02-27 2011-07-05 Samsung Electronics Co., Ltd. Reference voltage generator having improved setup voltage characteristics and method of controlling the same

Similar Documents

Publication Publication Date Title
KR100383769B1 (ko) 펌핑 전압 레귤레이션 회로
KR100240423B1 (ko) 반도체 장치의 레벨 검출 회로
KR0127318B1 (ko) 백바이어스전압 발생기
KR100347140B1 (ko) 전압 변환 회로
KR20030094676A (ko) 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
US7304528B2 (en) Charge pump with speed control
US7053689B2 (en) High voltage switch circuit
US6512698B2 (en) Semiconductor device
JPH09294367A (ja) 電圧供給回路
KR20050038848A (ko) 반도체 소자의 기준 전압 생성 회로
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
GB2292624A (en) Output voltage controlling circuit for a negative charge pump
KR100642402B1 (ko) 반도체 장치의 초기화 신호 발생회로
US7221573B2 (en) Voltage up converter
KR20010059291A (ko) 내부 전원전압 발생장치
KR100258362B1 (ko) 반도체 소자의 기준전압 발생장치
US6011426A (en) Substrate voltage generation circuit for semiconductor device
KR100806120B1 (ko) 내부 전원전압 발생회로 및 내부 전원전압 발생방법
KR100881395B1 (ko) 백바이어스 전압 발생 장치와 그의 컨트롤 방법
JP2005092401A (ja) 電源回路
KR100714045B1 (ko) 고전압 스위치 제어 회로
KR101081878B1 (ko) 고전압의 리플 현상을 제거하는 고전압 스위치 회로
KR100324328B1 (ko) 비트라인 구동 전압 스위치 회로
KR100340051B1 (ko) 반도체소자의백바이어스전압발생회로
KR100845405B1 (ko) 바이어스 전류 생성회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination