KR0133268B1 - 반도체집적회로의 고전압 발생회로 - Google Patents

Abstract

본 발명은 반도체직접회로에서 특히 시스템에서 공급되는 전원전압의 전압레벨이 소망의 레벨보다 높게 공급될 시에 보다 적정한 승압전압을 출력하도록 제어하는 고전압 발생회로에 관한 것을 개시하고 있다. 본 발명에 의한 고전압 발생회로는, 칩 외부에서 공급되는 제1전원과, 상기 제1전원의 전압레벨이 승압된 제2전원을 각각 동일칩상에 형성되는 회로들의 소오스전원으로 사용하는 반도체직접회로에 있어서, 상기 제1전원을 상기 제2전원으로 펌핑시키는 펌핑회로와, 상기 펌핑회로를 구동하는 발진회로와, 상기 제2전원의 전압레벨을 감지하여 상기 발진회로의 발진동작을 제어하는 제2전원검출회로와, 상기 제1전원의 전압레벨을 감지하여 상기 발진회로의 발진동작을 제어하는 제1전원검출회로를 구비한다. 이와 같이 본 발명에 의한 VCC감지회로를 구비하는 고전압 발생회로는, 고전원전압 조건하에서도 VPP전압이 전원전압 VCC의 증가에 관계없이 일정한 레벨에서 클램프시킴에 의해 반도체직접회로의 내부회로에 가해지는 내압을 감소시켜 신뢰성을 향상시키는 효과가 발행한다.

Description

반도체집적회로의 고전압 발생회로

제1도는 이 기술분야에 통상의 고전압 발생회로의 기능적 블록구성을 개략적으로 보여주는 도면.

제2도는 제1도의 고전압 발생회로에서의 전원전압의 전압레벨에 따른 승압전압의 특성을 보여주는 그래프.

제3도는 본 발명에 의한 VCC감지회로를 구비한 고전압 발생회로의 기능적 블록구성을 개략적으로 보여주는 도면.

제4도는 전원전압의 증가시 제3도의 구성에 의거된 승압전압의 전압레벨을 보여주는 도면.

제5도는 제3도의 구성에서 VCC감지회로 50의 실시예를 보여주는 도면.

제6도는 제5도의 구성에서 각 노드의 전압파형을 보여주는 그래프.

제7도는 제3도의 구성에서 발진회로 10의 실시예를 보여주는 도면.

본 발명은 반도체집적회로에 관한 것으로, 특히 시스템에서 공급되는 전원전압의 전압레벨이 소망의 레벨보다 높게 공급될 시에도 보다 적절한 승압전압을 출력하는 고전압 발생회로에 관한 것이다.

반도체직접회로가 고집적화할수록 동일칩상에 형성되는 트랜지스터들 그리고 이들에 의해 구성되는 여러 회로들의 크기 또는 점유면적 등은 감소하게 된다. 따라서 전원전압이 증가하게 될 수록 내압이 증가하게 됨에 의해 반도체집적회로의 동작상의 신뢰도가 떨어지게 된다. 특히 반도체집적회로에 있어서 전원전압 이상의 전압수준을 가지는 고전압 발생회로의 사용이 일반화됨에 의해 상기와 같은 신뢰성 개선의 문제가 더욱 부각된다. 한편 후술되는 명세서상에서 ＂고전압 발생회로＂라는 용어는 예컨대 승압전압 VPP와 같은 고전압을 발생시키는 회로를 의미하는 것으로, 이의 구성은 단순히 입력신호에 대응하여 고전압신호를 출력하는 드라이버용 회로외에도 이를 구동하는 발진회로 등과 같은 구동회로도 포함하는 의미로 나타날 것이다.

이와 관련하여 제1도는 종래기술에 의한 고전압 발생회로의 개략적 블록구성을 보여주고 있다. 제1도의 구성과 같은 종래기술의 경우 고전압 발생회로는 캐패시터(capacitor)의 커플링(coupling) 현상을 이용하여 대개 전원전압(VCC) + 2VT(VT:트랜지스터의 임계전압)의 고전원전압 VPP레벨을 얻게 되어 있다. 그래서 도시된 바와 같이 고전압 발생회로의 구성은, 커플링현상을 유발시키기 위한 발진회로(oscillator) 10과, 이 발진회로 10의 출력을 받아 전압을 승압시키는 VPP펌핑(pumping)회로 20과, 이 승압된 VPP가 소망의 전압레벨보다 낮게 될시에 이를 감지하여 다시 승압시키도록 발진회로 10을 구동하는 VPP감지회로 30으로 구성된다. 한편 VPP감지회로 30은, 원하는 VPP전압레벨이 얻어질 경우 동작전류를 감속시키기 위해 발진회로 10의 동작을 디세이블시키게 된다. 또한 도시된 바와 같이 VCC+2VT보다도 높은 VPP전압이 반도체집적회로내에 발생하는 것을 방지하기 위하여 VPP클램프회로 40을 더 구비하게 된다.

제1도의 구성에서 전원전압 VCC가 상승함에 따라 VPP펌핑회로 20에서 출력되는 VPP전압의 출력형태는 제2도와 같이 나타나게 된다. 이 기술분야에 잘 알려져있는 바와 같이 VPP전압은 캐패시터의 커플링작용에 의해 승압된다. 즉, 캐패시터의 일전극단에서 오실레이터의 출력과 연결되며 타전극은 전하전달용 트랜지스터를 거쳐 VPP출력라인에 접속된다. 따라서 발진회로 10이 동작하게 되면 캐패시터는 커플링 특성을 가지고 있으므로 발진동작을 할 때마다 캐패시터의 반대쪽 노드는 VCC이상으로 승압된다. 이와 같이 부스팅작용에 의해 형성된 전하는 VPP의 출력단에 쌓이게 되어 전압을 점차로 상승시킨다. 이와 같은 승압작용은 VCC가 상승할수록 그에 비례하여 활발히 이루어짐에 의해 제2도와 같은 VCC의 증가에 비례하여 VPP전압 레벨도 증가한다. 한편 VCC+2VT의 VPP전압레벨을 유지하기 위하여 VPP감지회로 30 및 VPP클램프회로 40가 동작하게 된다. 즉, VPP전압이 목적한 값보다 더 높아지면 VPP클램프회로 40의 클램핑작용에 의해 VPP전압이 일정레벨로 유지되고 반대로 VPP전압이 낮아지면 VPP감지회로 30에서 출력신호가 발생하여 발진회로 10을 구동시킴으로서 VPP전압을 상승시키게 된다. 그러나 이와 같은 방식하에서는 VPP펌핑회로 20으로부터 출력되는 VPP전압레벨이 VCC+2VT레벨을 유지할 경우에는 칩의 신뢰성검사를 위한 번-인모드와 같이 고전원전압으로 갈수록 VPP전압의 증가로 인해 반도체장치의 내압이 증가하여 신뢰성에 문제가 발생할 수 있는 것으로 평가되어 왔다. 한편 이러한 특성은 현재 승압전압을 채용하는 대부분의 반도체집적회로에서 발생되는 것으로, 이는 전원전압의 예정된 또는 예정되지 않는 전압상승에 대하여 승압전압이 획일적으로 계속 상승하는 것으로부터 발생한다.

따라서 본 발명의 목적은 칩 내부회로의 내압증가를 억제함에 의해 신뢰성을 향상시키는 고전압 발생회로를 제공함에 있다.

본 발명의 다른 목적은 칩 외부로부터 공급되는 전원전압 VCC의 레벨의 감지에 의해 칩 내부회로의 내압증가를 방지하는 고전압 발생회로를 제공함에 있다.

본 발명의 또다른 목적은 전원전압 VCC의 예정된 또는 예정되지 않는 전압상승에 대하여 승압전압이 특정 전압레벨에서 클램프되도록 하는 고전압 발생회로를 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여 본 발명은, 번인시 전원전압의 레벨-엎(level-up)과 무관하게 안정된 VPP전압을 출력하는 고전압 발생회로를 향한 것이다.

본 발명에 의한 고전압 발생회로는, 칩 외부에서 공급되는 제1전원과, 상기 제1전원의 전압레벨이 승압된 제2전원을 각각 동일칩상에 형성되는 회로들의 소오스전원으로 사용하는 반도체집적회로에 있어서, 상기 제1전원을 상기 제2전원으로 펌핑시키는 펌핑회로와, 상기 펌핑회로를 구동하는 발진회로와, 상기 제2전원의 전압레벨이 상용의 레벨보다 높게 인가되는 경우에 이를 감지하여 상기 발진회로의 발진동작을 제어하는 제2전원검출회로와, 상기 제1전원의 전압레벨을 감지하여 상기 발진회로의 발진동작을 제어하여 상기 제2전원의 레벨을 일정한 레벨로 제한하는 제1전원검출회로를 구비한다.

여기서 제1전원 및 제2전원은 각각 소망에 따라 외부전원전압과 VPP전압으로 될 수 있다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 서로 동일한 부호들을 부여하였다.

하기 설명에서 VCC감지회로 및 발진회로 등과 같은 신규한 특정 상세회로들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세회로들 없이 또는 이들 상세회로들의 변형된 실시를 통해서도 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다.

제3도는 본 발명에 의한 VCC감지회로를 구비한 고전원전압 감지회로의 기능적 블록구성을 개략적으로 보여주고 있다. 그 구성을 살펴보면 다음과 같다. 즉, VPP전압의 승압을 위한 커플링현상을 유발시키기 위해 일정크기를 가지는 구형파를 출력하는 발진회로(oscillator) 10과, 이 발진회로 10의 출력을 받아 전압을 승압시키는 VPP펌핑(pumping)회로 20과, 이 승압된 VPP가 소망의 전압레벨보다 낮게 될시에 이를 감지하여 다시 승압시키도록 발진회로 10을 구동하는 VPP감지회로 30과, 전원전압 VCC의 전압레벨을 감지하고 이 감지된 레벨에 대응하여 발진회로 10을 구동하는 VCC감지회로 50으로 구성된다. 또한 도시된 바와 같이 VCC+2VT 보다도 높은 VPP전압이 반도체집적회로내에 발생하는 것을 방지하기 위하여 VPP노드 21에 접속된 VPP클램프회로 40을 더 구비하게 된다.

이러한 구성을 가지는 본 발명에 의한 고전압 발생회로의 동작특성은, 전원전압 VCC의 증가시 제3도의 구성에 의거된 승압전압 VPP의 전압레벨을 보여주는 도면인 제4도와 같은 파형특성을 나타내게 된다. 즉, 제4도에 나타나는 특징을 제2도의 파형특성과 대비하면, 번인구간에서는 전원전압 VCC의 계속적인 증가에 상관없이 특정의 전압레벨에서 클램프되는 것이다. 즉, 제4도에서 나타내는 파형은 예컨대 번-인모드와 같이 특정한 조건을 만족시키기 위해 전원전압 VCC가 계속적인 증가를 하여도 VPP전압은 특정 레벨까지만 상승하다가 그 특정레벨에서 클램프됨에의해 칩 내부회로들의 내압을 경감시키는 것이다. 이는 전원전압 VCC의 전압레벨을 감지함에 의해 달성되어지는데, 제3도의 VCC감지회로 50를 살펴보면 전원전압 VCC가 소오스전원으로 입력되는데, 이 입력레벨의 감지에 의해 상기한 것과 같은 특성이 이루어진다.

제5도는 제3도의 구성에서 VCC감지회로 50의 실시예를 보여주는 회로도이다.

그 구성을 살펴보면 다음과 같다. 제5도의 구성은 크게 바이어스공급부(52,56,58)와 검출신호출력부(60,64,66)로 이루어진다. 바이어스공급부(52,56,58)은, 승압전압 VPP와 접지전압 GND사이에서 채널이 서로 직렬연결되며 게이트와 드레인이 다이오드접속된 3개의 피모오스트랜지스터 52,56,58로 이루어진다. 그리고 피모오스트랜지스터 52와 56의 공통접속노드 54를 통해 소정의 바이어스(bias)가 출력된다.

이때 3개의 피모오스트랜지스터 52,56,58은 각각 저항으로 사용이 되는데, 이들의 저항값은 전원전압 VCC의 전압레벨을 고려하여 그 값이 결정되어야 함이 바람직하다. 검출신호출력부(60,64,66)는, 전원전압 VCC와 접지전압 GND사이에 채널이 직렬로 연결된 풀엎 및 풀다운트랜지스터 60,64와, 이 풀엎 및 풀다운트랜지스터 60,64의 공통접속노드에 입력단자가 접속되고 전원전압감지신호 VCCDET를 출력하는 씨모오스인버터 66으로 이루어진다. 여기서 피모오스트랜지스터로 실시된 풀엎트랜지스터 60의 게이트는 바이어스공급부(52,56,58)의 출력노드에 접속되며, 엔모오스트랜지스터로 실시된 풀다운트랜지스터 64의 게이트는 초기 파워업시 노드 62의 전위를 방전시키기 위해 전원전압 VCC에 접속된다. 여기서, 상기 트랜지스터 64는 통상의 모오스트랜지스터에 비해 채널의 길이가 길고 폭이 짧게 되어 있다. 이는 초기 파워업 동작을 보장하기 위해서이다.

제6도는 제5도의 구성에서 전원전압 VCC 및 승압전압 VPP에 대응하여 접속노드54 그리고 접속노드 62에 각각 충전되는 전압레벨의 파형을 보여주는 도면이다.

제5도의 VCC감지회로 50의 동작특성을 제6도의 참조와 함께 설명하면 다음과 같다.

먼저 바이어스단(52,56,58)의 출력노드 54에서 출력되는 바이어스는, 바이어스단(52,56,58)의 소오스전원이 안정적인 승압전압 VPP로 사용됨에 의해 그 레벨이 안정적으로 출력되어진다. 그래서 풀엎트랜지스터 60의 게이트에 공급되는 바이어스는 일정한 정전압(즉, VPP-Vtp:Vtp는 피모오스트랜지스터 52의 임계전압(threshold voltage))이 인가된다. 예컨대 상용구간에서의 노멀동작시 또는 번인구간에서의 번-인모드가 아닌 상태하에서 전원전압 VCC의 레벨이 동작전압 레벨로 인가될 시에는 접속노드 62에 충전되는 전압레벨이 피모오스트랜지스터 60의 비도통(turn-off)동작에 의해 제6도의 t2구간으로 도시된 바와 같이 ＂로우(low)＂로 유지된다. 이때 제6도를 참조하면 승압전압 VPP의 상승기울기와 접속노드 54의 상승기울기를 살펴보면, 접속노드 54의 상승기울기가 큰폭으로 더 완만하게 나타나는데 이는 바이어스단(52,56,58)의 저항값을 조절함에 의해 이루어지며 이로부터 안정적인 바이어스를 공급할 수 있는 것을 알 수 있다. 그 후, 예컨데 번-인 모드와 같이 외부에서 공급되는 전원전압 VCC가 노멀시의 동작전압레벨보다 더 상승하여 계속적으로 공급되면, 풀엎트랜지스터 60이 풀도통(full turn-on)하게 되어 접속노드 62에는 전원전압 VCC의 레벨이 그래도 충전하게 된다. 제6도의 나타난 바와 같이, 접속노드 62는 ＂로우＂상태로 유지되다가 t2구간 이후에는 전원전압 VCC레벨의 ＂하이＂로 상승하게 되며, 이후의 그 전압레벨은 전원전압 VCC를 따라가게 된다. 한편 접속노드 62가 ＂하이＂로 상승함에 따라 전원전압감지신호 VCCDET는 ＂로우＂로 출력된다.

제7도는 제3도의 구성에서 발진회로 10의 실시예를 보여주는 회로도이다. 제7도의 구성은 제5도의 전원전압 감지회로 50의 출력신호 VCCDET를 입력하기 위해 실시된 것으로서, 그 구성상 특징은 낸드게이트 70의 입력으로 각각 승압전압감지신호 VPPDET와 전원전압감지신호 VCCDET가 입력되는 것이다. 그래서 발진회로 10의 발진동작이 승압전압감지신호 VPPDET 또는 전원전압감지신호 VCCDET에 의해서 구동되는 것이다. 상기 발진회로 10는 트랜지스터 76이 턴온 될 경우에 발진 동작을 시작한다. 한편 이러한 발진회로 10은, 본 출원인이 1992년 6월 26일자로 대한민국에 특허출원한 출원번호 ＂1992-11242＂호에 개시된 발진회로에서 낸드게이트의 입력중에서 전원전압 VCC를 본 발명에 의한 전원전압감지신호 VCCDET로 대치함에 의해서도 용이하게 실시될 수 있다.

이하 전술한 VCC감지회로 50과 발진회로 10의 회로구성을 참조하여 본 발명에 의한 고전압 발생회로의 동작특성을 살펴보면 후술되는 바와 같다. 칩의 초기 파워-엎(power-up) 동작부터 설명한다. 제4도의 시점 t1이하에서는 VCCVPP임을 알수 있다. 이 경우에는 제5도의 트랜지스터 60이 턴온되더라도 게이트 단자로 VCC를 수신하는 트랜지스터 64가 함께 턴온되므로 노드 62의 전위는 접지 전위로 된다.

이에 따라, 인버터 66을 통해 나타나는 VCCDET는 ＂하이＂가 된다. 이 경우에 VPPDET의 레벨도 ＂하이＂이다. 따라서, 제7도의 낸드게이트 70의 출력은 ＂로우＂가 되고 인버터의 72의 출력은 ＂하이＂가 되어 발진회로 10이 동작된다. 시점 t1이후에도 전원전압 VCC가 예정된 전압레벨로 인가될 때 까지 발진회로 10는 발진동작을 계속하게되고, 이 발진회로 10의 출력신호 øOSC로부터 VPP펌핑회로 20에 의해 승압전압 VPP의 승압이 시작된다. 승압전압 VPP의 전압레벨이 미리 예정되는 또는 소망의 레벨인 VCC+2VT로 이루어지면 VPP감지회로 30에서 출력신호 VPPDET가 ＂로우＂출력되어 더 이상의 승압작용이 일어나지 않도록 발진회로 10의 동작을 디세이블시킨다. VPP클램프회로 40은 필요이상의 VPP전압이 발생하는 것을 방지하는 역할을 하게 된다.

한편 전원전압 VCC가 번인동작을 위해 동작전압으로 사용되는 상용구간 이상으로 높아지게 되면, 본 발명에 의한 VCC감지회로 50에서 출력신호 VCCDET가 ＂로우＂로서 발생하는데 이 VCCDET는 발진회로 10으로 연결된다. 따라서 고전원전압 하의 번인 구간에서는 VCC감지회로 50의 ＂로우＂출력에 의해 회로 10내의 트랜지스터 76이 턴오프되어 발진회로 10의 동작이 멈추게 된다. VCC감지회로 50의 출력신호 VCCDET는 전원전압 VCC가 임의 수준으로 낮아지게 될 경우에 한하여만 다시 ＂하이＂로 천이됨으로써 발진회로 10을 재동작시킬 수 있게 한다. 이와 같은 일련의 동작에 의해 승압전압 VPP가 제어됨으로써 고전원전압 조건에서의 승압전압 VPP는 전원전압 VCC의 상승에 관계없이 항상 일정한 전압레벨을 유지하게 된다.

전술한 제5도 및 제7도의 회로구성은 제3도와 같은 본 발명에 의한 기술적 사상에 입각하여 실현한 블록구성을 최적으로 실현하는 실시예들이지만, 이들의 상세회로구성은 신호논리 또는 전원전압의 공급전압레벨 또는 저항값 등을 고려하여 그 구성의 변형이 용이하게 이루어질 수 있음은 이 기술분야의 통상의 지식을 가진자에게는 자명할 것이다. 또한 후술되는 특허청구의 범위에 기재된 용어들은 본 명세서 전반에 걸쳐 그 정의가 내려져야 함도 당연한 사실이다.

상술한 바와 같이 본 발명에 의한 VCC감지회로를 구비하는 고전압 발생회로는, 고전원전압 조건하에서도 VPP전압이 전원전압 VCC의 증가에 관계없이 일정한 레벨에서 클램프시킴에 의해 반도체집적회로의 내부회로에 가해지는 내압을 감소시켜 신뢰성을 향상시키는 효과가 발생한다.

Claims (2)

1. 칩 외부에서 공급되는 제1전원과, 상기 제1전원의 전압레벨이 승압된 제2전원을 각각 동일칩상에 형성되는 회로들의 소오스전원으로 사용하는 반도체집적회로에 있어서, 상기 제1전원을 상기 제2전원으로 펌핑시키는 펌핑회로와, 상기펌핑회로를 구동하는 발진회로와, 상기 제1전원의 전압레벨이 상용의 레벨보다 높게 인가되는 경우에 이를 감지하여 상기 발진회로의 발진동작을 제어하여 상기 제2전원의 레벨을 일정한 레벨로 제한하는 제1전원검출회로와, 상기 제2전원의 전압레벨을 감지하여 상기 발진회로의 발진동작을 제어하는 제2전원검출회로를 구비함을 특징으로 하는 고전압 발생회로.
2. 제1항에 있어서, 상기 제1전원검출회로가, 상기 제2전원에 접속되어 소정의 바이어스를 출력하는 바이어스공급부와, 상기 제1전원검출회로가, 상기 제2전원에 접속되며 소정의 바이어스를 출력하는 바이어스공급부와, 상기 제1전원에 접속되어 상기 바이어스를 입력하여 이 입력레벨에 대응하는 제1전원검출신호를 출력하는 검출신호출력부로 이루어짐을 특징으로 하는 고전압 발생회로.