KR100881395B1 - 백바이어스 전압 발생 장치와 그의 컨트롤 방법 - Google Patents

백바이어스 전압 발생 장치와 그의 컨트롤 방법 Download PDF

Info

Publication number
KR100881395B1
KR100881395B1 KR1020070047643A KR20070047643A KR100881395B1 KR 100881395 B1 KR100881395 B1 KR 100881395B1 KR 1020070047643 A KR1020070047643 A KR 1020070047643A KR 20070047643 A KR20070047643 A KR 20070047643A KR 100881395 B1 KR100881395 B1 KR 100881395B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
high voltage
back bias
output
Prior art date
Application number
KR1020070047643A
Other languages
English (en)
Other versions
KR20080101205A (ko
Inventor
김연욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070047643A priority Critical patent/KR100881395B1/ko
Publication of KR20080101205A publication Critical patent/KR20080101205A/ko
Application granted granted Critical
Publication of KR100881395B1 publication Critical patent/KR100881395B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 소비되는 전류의 효율을 증가시킨 백바이어스 전압 발생 장치와 그의 컨트롤 방법을 개시하여, 이는 백바이어스 전압을 검출하여 스위칭 신호를 출력하는 백바이어스 전압 디텍터; 고전압이 목표한 전압에 도달할 때 스위칭 신호를 백바이어스 발진 스위칭 신호로 출력하는 오실레이터 컨트롤부; 백바이어스 발진 스위칭 신호가 인가되어 오실레이션 신호를 출력하는 오실레이터; 및, 오실레이션 신호가 인가되어 백바이어스 전압을 조절하기 위한 펌핑동작을 통해 백바이어스 전압을 출력하는 백바이어스 전압 펌핑부;를 구비함을 특징으로 한다.

Description

백바이어스 전압 발생 장치와 그의 컨트롤 방법{A Back-bias Voltage Generator And Method For Controlling Thereof}
도 1은 종래 기술에 따른 백바이어스 전압 발생 장치를 나타내는 블럭도.
도 2는 종래 기술에 따른 파워 업 동작시 백바이어스 전압을 위한 오실레이션 신호가 생성되는 것을 나타내는 파형.
도 3은 본 발명에 따른 백바이어스 전압 발생 장치를 나타내는 블럭도.
도 4는 본 발명에 따른 파워 업 동작시 백바이어스 전압을 컨트롤하는 오실레이터 컨트롤부의 상세 회로도.
도 5는 본 발명에 따른 파워 업 동작시 백바이어스 전압을 위한 오실레이션 신호가 생성되는 것을 나타내는 파형.
본 발명은 반도체 장치에 관한 것으로서, 보다 구체적으로는 전원이 파워 업될 때 전류소모를 줄이는 백바이어스 전압 발생 장치와 그의 컨트롤 방법에 관한 것이다.
일반적으로 반도체 장치는 전원이 인가된 후에 각각의 반도체 장치에 필요한 전압을 설정하게 된다.
이중, 백바이어스 전압을 생성하는 백바이어스 전압 발생 장치는 도 1과 같이 백바이어스 전압 디텍터(100)의 출력신호(VBBOSCSW)가 오실레이터(120)에 인가되고, 오실레이터(120)의 출력신호(VBBOSC)에 의해 백바이어스 전압 펌핑부(140)가 펌핑동작을 통해 기준이 되는 백바이어스 전압(VBB)을 생성하는 구성을 갖는다. 백바이어스 전압은 상기 백바이어스 전압 디텍터(100)에 피드백된다.
이러한 반도체 장치는 전원전압(VDD)이 목표한 레벨에 도달할 때 동작전압 파워 업 신호(VDD_PWRUP)가 발생되고, 이에 따라 고전압(VPP)의 오실레이터가 동작하여 고전압(VPP)을 목표한 레벨로 파워 업 한다.
여기에서, 고전압(VPP)은 펌핑 회로를 통해 전원전압을 일정한 레벨로 승압한 전압으로서, 디램의 워드 라인을 구동하는데 이용되며, 전원전압 이상의 전위를 갖는다.
도 2는 이러한 반도체 장치에 필요한 전원전압(VDD)과 고전압(VPP) 및 백바이어스 전압(VBB)이 목표 레벨로 파워 업 되는 과정을 나타내는 파형도 이다.
전원전압(VDD)이 상승하여 전원전압(VDD)이 목표한 레벨에 도달할 때, 동작전압 파워업 신호(VDD_PWRUP)가 생성된다. 동작전압 파워업 신호(VDD_PWRUP)가 생성되기 시작할 때, 고전압(VPP)을 상승시키기 위한 오실레이션 신호(VPPOSC)가 발생하여 고전압(VPP)을 목표한 레벨로 상승시킨다.
한편, 백바이어스 전압을 생성하기 위한 오실레이션 신호(VBBOSC)는 전원전압(VDD)이 상승하기 시작하는 구간부터 생성되어 백바이어스 전압 발생 장치가 동 작하도록 한다.
그러나 위와 같은 백바이어스 전압 발생장치는 초기에 전원전압이 낮아서 백바이어스 전압을 낮추는 역할을 제대로 할 수 없는 문제점이 있다.
또한, 고전압(VPP)이 파워 업 될 때, 커플링 효과에 의해 백바이어스 전압이 상승하는 현상이 발생하기도 한다.
따라서, 백바이어스 전압 발생 장치는 전원전압과 고전압이 파워 업 될 때, 동작하여 불필요한 동작특성을 나타내며 전류를 소모하게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 백바이어스 전압 발생 장치의 전류 소모를 방지함에 있다.
본 발명의 다른 목적은 고전압이 목표한 레벨로 상승하는 동안, 백바이어스 전압을 정상적으로 제어함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 백바이어스 전압 발생 장치는 백바이어스 전압을 검출하여 스위칭 신호를 출력하는 백바이어스 전압 디렉터; 고전압이 목표한 전압에 도달할 때 상기 스위칭 신호를 백바이어스 발진 스위칭 신호로 출력하는 오실레이터 컨트롤부; 상기 백바이어스 발진 스위칭 신호가 인가되어 오실레이션 신호를 출력하는 오실레이터; 및 상기 오실레이션 신호가 인가되어 백바이어스 전압을 조절하기 위한 펌핑 동작을 통해 상기 백바이어스 전압을 출력하는 백바이어스 전압 펌핑부;를 포함하여 구성됨을 특징으로 한다.
여기서, 상기 백바이어스 전압은 상기 백바이어스 전압 디텍터와 상기 오실레이터 컨트롤부에 피드백됨이 바람직하다.
상기 오실레이터 컨트롤부는 상기 고전압에 상응하여 고전압 온 신호를 출력하는 제 1 제어부; 및 상기 고전압 온 신호에 의해 상기 스위칭 신호를 상기 백바이어스 발진 스위칭 신호로 출력하는 제 2 제어부;를 포함하여 구성될 수 있다.
여기서, 상기 제 1 제어부는 전원 전압이 목표한 전압에 도달할 때 활성화되는 동작 전압 파워 업 신호와 상기 동작 전압 파워 업 신호가 활성화될 때 상기 고전압을 생성하기 위해 활성화되는 고전압 조절 신호에 의해 파워 업 신호를 출력하는 파워업부; 상기 고전압이 상기 목표한 전압에 도달되었는지를 판단하여 고전압 신호를 출력하는 고전압부; 및 상기 파워업 신호와 상기 고전압 신호를 수신하여, 상기 파워업 신호에 의해 래치되며 상기 고전압 신호에 의해 제어되는 상기 고전압 온 신호를 출력하는 조합부;를 포함하여 구성될 수 있다.
이중, 상기 파워업부는 상기 동작 전압 파워 업 신호를 반전하여 출력하는 제 1 인버터; 및 상기 제 1 인버터의 출력과 상기 고전압 조절 신호를 수신하여 상기 파워 업 신호를 출력하는 오아게이트;를 포함하여 구성될 수 있다.
그리고, 상기 고전압부는 상기 고전압과 접지 전압 사이에 직렬 연결된 복수의 저항을 구비하여 상기 복수의 저항에 의해 상기 고전압을 분압하여 출력하는 분압수단; 및 상기 분압수단의 출력에 상응하여 상기 고전압 신호를 출력하는 출력수단;을 포함하여 구성될 수 있다.
상기 제 2 제어부는, 상기 고전압 온 신호를 반전하는 제 2 인버터; 및 상기 제 2 인버터의 출력과 함께 상기 스위칭 신호가 인가되는 앤드 게이트;로 구성되며, 상기 백바이어스 발진 스위칭 신호를 출력함을 특징으로 하는 백바이어스 전압 발생 장치.
또한, 상기 오실레이터 컨트롤부는 상기 제 1 제어부와 상기 제 2 제어부 사이에 상기 고전압 온 신호에 의해 상기 백바이어스 전압을 래치하는 래치부를 더 포함하여 구성될 수 있다.
여기서, 상기 래치부는 상기 고전압 온 신호가 디스에이블 상태일 때, 백바이어스 전압을 접지전압 레벨로 래치함이 바람직하다.
또한, 상기 래치부는 상기 백바이어스 전압과 상기 접지 전압이 인가되는 드레인, 소스, 및 상기 고전압 온 신호가 게이트로 인가되는 NMOS 트랜지스터를 구비함이 바람직하다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명은 또한, 고전압이 정상상태이면 그에 대응되는 고전압 온 신호를 제공하는 제 1 제어부; 및, 상기 고전압 온 신호와 백바이어스 전압의 발진을 인에이블 시키기 위한 스위칭 신호를 판단하여, 상기 고전압 온 신호와 상기 스위칭 신호가 인에이블 상태이면, 인에이블 상태의 백바이어스 발진 스위칭 신호를 상기 오실레이터로 출력하는 제 2 제어부;를 구비함을 특징으로 한다.
이중, 상기 제 1 제어부는, 상기 고전압 온 신호의 상태가 동작전압 파워 업 신호 및, 상기 고전압 조절신호에 의해 출력된 파워 업 신호에 의해 래치되는 파워 업 부로 구성될 수 있다.
또한, 상기 파워 업 부는, 상기 동작전압 파워 업 신호가 인가되는 제 1 인버터; 및 상기 제 1 인버터의 출력이 상기 고전압 조절 신호와 함께 입력되는 OR 게이트; 로 구성되며, 상기 OR 게이트에서 파워 업 신호를 출력할 수 있다.
그리고, 상기 제 1 제어부는 상기 고전압 온 신호의 상태가 고전압 신호에 따라 제어되는 고전압부를 구비함이 바람직하다.
여기에서, 상기 고전압부는, 상기 고전압과 접지 전압 사이에 직렬 연결된 복수의 저항을 구비하여서, 상기 고전압의 레벨에 따라 서로 다른 레벨의 전압을 출력하는 분압수단; 및 상기 분압수단에 따라서 변하는 고전압신호를 출력하는 출력수단;을 포함하여 구성될 수 있다.
이중, 상기 고전압 온 신호는 상기 고전압 신호와 상기 파워 업 신호에 대응되어 인에이블 상태로 출력됨이 바람직하다.
그리고, 상기 제 2 제어부는, 상기 고전압 온 신호를 반전하는 제 2 인버터; 및 상기 제 2 인버터의 출력과 함께 상기 스위칭 신호가 인가되는 앤드 게이트; 로 구성되며, 상기 백바이어스 발진 스위칭 신호를 출력할 수 있다.
한편, 상기 제 1 제어부와 상기 제 2 제어부 사이의 노드는 상기 고전압 온 신호의 상태에 따라 인에이블 되는 래치부를 더 구비할 수 있다.
이중, 상기 래치부는 상기 고전압 온 신호가 디스에이블 상태일 때, 백바이어스 전압을 접지전압 레벨로 래치함이 바람직하다.
또한, 상기 래치부는, 상기 백바이어스 전압과 상기 접지 전압이 인가되는 드레인, 소스, 및 상기 고전압 온 신호가 게이트로 인가되는 NMOS 트랜지스터를 포함하여 구성될 수 있다.
본 발명은 또한, 오실레이터로써 백바이어스 전압을 펌핑하는 백바이어스 전압 컨트롤 방법에 있어서, 고전압이 정상상태이면 그에 대응되는 고전압 온 신호를 제공하는 제 1 단계; 및, 상기 고전압 온 신호와 백바이어스 전압의 발진을 인에이블 시키기 위한 스위칭 신호를 판단하여, 상기 고전압 온 신호와 상기 스위칭 신호가 인에이블 상태이면, 인에이블 상태의 백바이어스 발진 스위칭 신호를 상기 오실레이터로 출력하는 제 2 단계;를 구비함을 특징으로 한다.
이중, 상기 제 1 단계는 상기 고전압 온 신호의 상태가 동작전압 파워 업 신호와 고전압 조절신호가 인가되어 출력된 파워 업 신호에 의해 래치되는 단계임이 바람직하다.
또한, 상기 제 1 단계는, 상기 동작전압 파워 업 신호가 인가되는 제 1 인버터; 및 상기 제 1 인버터의 출력이 상기 고전압 조절신호와 입력되는 OR 게이트;로 구성되어, 상기 파워 업 신호를 출력하는 파워 업 부를 포함하여 구성될 수 있다.
또한, 상기 제 1 단계는 상기 고전압 온 신호의 상태가 고전압 신호에 따라 제어되는 고전압부를 포함하여 구성될 수 있다.
이중, 상기 고전압부는, 상기 고전압과 접지 전압 사이에 직렬 연결된 복수의 저항을 구비하여서, 상기 고전압의 레벨에 따라 서로 다른 레벨의 전압을 출력 하는 분압수단; 및 상기 분압수단의 출력 전압에 대응하여 고전압신호를 출력하는 출력수단;을 포함하여 구성될 수 있다.
여기에서, 상기 고전압 온 신호는 상기 고전압신호와 상기 파워 업 신호에 따라 인에이블 상태로 출력됨이 바람직하다.
한편, 상기 제 2 단계는, 상기 고전압 온 신호를 반전하는 제 2 인버터; 및
상기 제 2 인버터의 출력과 함께 상기 스위칭 신호가 인가되는 앤드 게이트;로 구성되며, 상기 백바이어스 발진 스위칭 신호를 출력하는 단계를 포함하여 구성될 수 있다.
여기에서, 상기 제 1 단계와 상기 제 2 단계 사이에 상기 고전압 온 신호의 상태에 따라 인에이블 되는 래치부가 동작하는 제 3 단계를 더 구비할 수 있다.
이중, 상기 래치부는 상기 고전압 온 신호가 디스에이블 상태일 때, 백바이어스 전압을 접지전압 레벨로 래치함이 바람직하다.
또한, 상기 래치부는, 상기 백바이어스 전압과 상기 접지 전압이 인가되는 드레인, 소스, 및 상기 고전압 온 신호가 게이트로 인가되는 NMOS 트랜지스터를 포함하여 구성될 수 있다.
이하, 본 발명에 따른 백바이어스 전압 발생 장치의 컨트롤 회로의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명은 전원전압(VDD)과 고전압(VPP)이 파워업된 후에 백바이어스 전압(VBB)을 생성하는 백바이어스 전압 발생장치에 관한 것으로서, 오실레이터 컨트 롤부를 구비하여 백바이어스 전압 발생 장치의 동작을 제어하는 구성을 갖는다.
도 3은 본 발명에 따른 백바이어스 전압 발생 장치의 블럭도를 나타낸다.
백바이어스 전압 발생 장치는 백바이어스 전압 디텍터(200), 오실레이터 컨트롤부(220), 오실레이터(240), 및 백바이어스 전압 펌핑부(260)를 구비하여, 백바이어스 전압을 조절한다.
여기에서, 백바이어스 전압 디텍터(200)는 피드백되는 백바이어스 전압(VBB)의 상태에 대응되는 스위칭 신호(VBBOSCSW)를 출력하여 오실레이터 컨트롤부(220)에 인가한다.
오실레이터 컨트롤부(220)는 스위칭 신호(VBBOSCSW)가 활성화되고 전원전압(VDD)과 고전압(VPP)이 목표한 전압에 도달할 때, 오실레이터(240)를 활성화하는 백바이어스 발진 스위칭 신호(VBBOSCSW_R)를 발생한다.
백바이어스 발진 스위칭 신호(VBBOSCSW_R)는 오실레이터(240)에 인가되고, 오실레이터(240)는 오실레이션신호(VBBOSC)를 출력하며, 오실레이션신호(VBBOSC)에 의해 백바이어스 전압펌핑부(260)는 펌핑 동작을 하고 백바이어스 전압(VBB)을 출력한다. 이때, 백바이어스 전압(VBB)은 백바이어스 전압 디텍터(200)와 오실레이터 컨트롤부(220)에 피드백된다.
한편, 도 4는 오실레이터 컨트롤부(220)를 나타내는 장치로서, 전원전압(VDD)과 고전압(VPP)이 목표한 전압에 도달하였을 경우에만 활성화된 백바이어스 발진 스위칭 신호(VBBOSCSW_R)를 발생하여 오실레이터(240)의 동작을 조절하는 역할을 한다.
이는 오실레이터로써 백바이어스 전압을 펌핑하는 백바이어스 전압 발생장치에 있어서, 고전압(VPP)이 정상상태이면 그에 대응되는 고전압 온 신호(VPPON)를 제공하는 제 1 제어부(220a); 및 상기 고전압 온 신호(VPPON)와 백바이어스 전압의 발진을 인에이블 시키기 위한 스위칭 신호(VBBOSCSW)를 판단하여, 상기 고전압 온 신호(VPPON)와 스위칭 신호(VBBOSCSW)가 인에이블 상태이면, 인에이블 상태의 백바이어스 발진 스위칭 신호(VBBOSCSW_R)를 상기 오실레이터(240)로 출력하는 제 2 제어부(220b);를 구비한다.
제 1 제어부(220a)는 파워 업 부(222), 고전압부(226), 및 조합부(230)로 구성되고, 제 2 제어부는 래치부(234)와 컨트롤 부(238)를 구비한다.
파워 업 부(222)는 동작전압 파워 업 신호(VDD_PWRUP)와 고전압 조절신호(VPPOSCSW)가 인가되어 파워 업 신호(PWRUP)를 출력하며, 고전압부(226)는 고전압의 레벨에 따라 고전압 신호(VPP_PUPBV)를 출력한다.
또한, 조합부(230)는 파워 업 신호(PWRUP)와 고전압 신호(VPP_PUPBV)를 조합하여, 고전압 온 신호(VPPON)를 출력한다. 고전압 온 신호(VPPON)는 파워 업 신호(PWRUP)에 의해 래치되고, 고전압 온 신호(VPPON)에 의해 제어된다.
제 2 제어부(220b)는 고전압 온 신호(VPPON)에 따라 백바이어스 전압이 래치되거나, 스위칭 신호(VBBOSCSW)가 인가되어 백바이어스 발진 스위칭 신호(VBBOSCSW_R)를 출력하여, 오실레이터(240)로 출력한다.
구체적으로, 오실레이터 컨트롤부(220)는 네 단계의 동작에 따른 신호를 발생시키는데, 먼저 파워 업 부(222)에서 전원전압(VDD)과 고전압(VPP)이 파워 업 되 기 시작해서 목표한 레벨로 상승할 때까지 하이(High) 레벨의 파워업 신호(PWRUP)를 출력하는 단계(A)와 고전압부(226)에서 고전압(VPP)이 목표한 레벨에 도달하여 하이 레벨의 고전압신호(VPP_PUPBV)를 발생하는 단계(B)가 있다.
그리고 이러한 단계(A, B)에 따라 전원전압(VDD)에 이어 고전압(VPP)이 목표한 전압에 도달하였는지의 여부에 따라 백바이어스 전압을 접지 레벨로 래치하는 단계(C)와 백바이어스 전압 발생을 위한 오실레이터(240)를 동작시키는 백 바이어스 발진 스위칭 신호(VBBOSCSW_R)를 발생하는 단계(D)로 구성된다.
한편, 오실레이터 컨트롤부(220)는 상기한 단계(A, B, C, D)적인 동작을 위한 파워 업 부(222)와 고전압부(226), 조합부(230), 래치부(234), 컨트롤부(238)를 구비한다.
먼저, 파워 업 부(222)는 동작전압 파워업 신호(VDD_PWRUP)를 반전하는 인버터(223)와 반전된 동작전압 파워업 신호(VDD_PWRUP)를 고전압 조절신호(VPPOSCSW)함께 오아 조합하는 OR 게이트(224)로 구성된다.
따라서, 파워 업 부(222)는 전원전압(VDD)과 고전압(VPP)이 파워 업 되기 시작한 시점부터 고전압(VPP)이 기준레벨에 도달할 때까지 하이 레벨의 파워업 신호(PWRUP)를 발생시킨다.
고전압부(226)는 검출되는 고전압(VPP)을 두 개의 저항(R1, R2)의 비로 분배하여, 고전압(VPP)과 접지 사이에 저항(P1)과 직렬연결되는 NMOS 트랜지스터(N1)의 게이트에 인가되도록 구성된다.
이때, NMOS 트랜지스터(N1)는 게이트에 인가된 분배된 전압에 의해 턴온되거 나 턴오프된다. NMOS 트랜지스터(N1)가 턴온되면, 풀다운 동작을 통해 저항(P1)과 NMOS 트랜지스터(N1) 사이에 형성되는 노드의 전압 레벨을 로우 레벨로 변화시킨다.
또한, 인버터(227)는 NMOS 트랜지스터(N1)의 동작에 의해 변화된 노드의 전압 레벨을 반전하여 조합부(230)에 인가한다.
조합부(230)는 파워업신호(PWRUP)와 고전압신호(VPP_PUPBV)를 낸드 조합하는 NAND 게이트(232)로 구성되어, 고전압(VPP)이 목표한 레벨에 도달한 경우에 로우 레벨의 고전압 온 신호(VPPON)를 출력한다.
한편, 고전압(VPP)이 목표한 레벨에 도달하기 전에는 하이 레벨의 고전압 온 신호(VPPON)가 출력되어 래치부(234)에서 NMOS 트랜지스터(N2)가 턴온될 수 있도록 한다.
이와 같이 NMOS 트랜지스터(N2)는 게이트에 인가되는 고전압(VPP)의 레벨에 따라 턴온되어, 백바이어스 전압(VBB)을 접지전압(VSS) 레벨로 래치(Latch)하거나 턴오프된다.
또한, 고전압 온 신호(VPPON)는 래치부(234)와 병렬로 연결되는 컨트롤부(239)에 인가되어 인버터(237)에 의해 반전되고, 스위칭 신호(VBBOSCSW)와 함께 앤드 조합되는 AND 게이트(239)에 인가된다.
따라서, 고전압(VPP)이 목표한 전압 레벨에 도달하게 되면, 오실레이터 컨트롤부(220)는 백바이어스 전압 디텍터(200)의 출력신호인 스위칭 신호(VBBOSCSW)와 함께 오실레이터(240)를 인에이블시키는 하이 레벨의 백바이어스 발진 스위칭 신 호(VBBOSCSW_R)를 출력하게 된다.
도 5는 도 4의 오실레이터 컨트롤부 회로에 따른 반도체 장치의 파워 업 순간시의 전원전압(VDD)과 고전압(VPP) 및 백바이어스 전압(VBB)이 목표한 레벨에 도달되는 파형을 나타낸다.
초기에 전원전압(VDD)이 상승하기 시작하면서 목표한 기준레벨에 도달하면, 동작전압 파워 업 신호(VDD_PWRUP)가 발생하고 이에 따라 고전압(VPP) 생성을 위한 고전압 조절신호(VPPOSCSW)가 발생하게 된다.
이러한 시점은 전원전압(VDD)이 상승한 후에 고전압(VPP)을 목표한 전압 레벨에 도달시키기 위해 고전압(VPP)의 오실레이터가 동작하는 구간(Ⅰ)이 된다.
그 후, 고전압(VPP)이 목표한 전압레벨에 도달하면, 스위칭 신호(VBBOSCSW)가 하이 레벨로 인에이블 되는 시점과 더불어 오실레이터(240)를 동작시키는 백바이어스 발진 스위칭 신호(VBBOSCSW_R)가 출력되고, 오실레이션 신호(VBBOSC)가 발생하는 구간(Ⅱ)을 확인할 수 있다.
파형 a와 같이, 고전압(VPP)이 목표한 전압에 도달하고 파형 d의 스위칭 신호(VBBOSCSW)가 인에이블 될때 백바이어스 오실레이션 신호(VBBOSC)가 발생하여, 백바이어스 전압이 낮아지는 것을 볼 수 있다.
이와 같이 본 발명에 따른 오실레이터 컨트롤부(220)를 구비하는 백바이어스 전압 발생장치는 고전압(VPP)이 상승하는 동안, 백바이어스 전압이 커플링 현상에 의해 상승하는 것이 방지된다.
또한, 전원전압(VDD)이 목표한 전압 레벨에 도달한 후에 백바이이어스 전압 발생 장치가 동작하여, 전원전압(VDD)이 목표한 전압으로 도달되기 전에 동작하여 유명무실해지는 동작을 방지한다.
따라서, 본 발명에 따른 백바이어스 전압 발생 장치와 그의 컨트롤 방법은 백바이어스 전압 발생 장치가 동작할 때 소비되는 전류의 효율을 높인다.
본 발명은 또한, 고전압이 상승할 때 백바이어스 전압이 함께 상승하는 커플링 현상을 방지한다.
본 발명은 또한, 전원전압(VDD)이 목포한 전압에 도달되기 전에 백바이어스 전압 발생장치의 동작을 방지한다.

Claims (32)

  1. 백바이어스 전압을 검출하여 스위칭 신호를 출력하는 백바이어스 전압 디렉터;
    고전압이 목표한 전압에 도달할 때 상기 스위칭 신호를 백바이어스 발진 스위칭 신호로 출력하는 오실레이터 컨트롤부;
    상기 백바이어스 발진 스위칭 신호가 인가되어 오실레이션 신호를 출력하는 오실레이터; 및
    상기 오실레이션 신호가 인가되어 백바이어스 전압을 조절하기 위한 펌핑 동작을 통해 상기 백바이어스 전압을 출력하는 백바이어스 전압 펌핑부;
    를 포함하는 백바이어스 전압 발생 장치.
  2. 제 1 항에 있어서,
    상기 백바이어스 전압은 상기 백바이어스 전압 디텍터와 상기 오실레이터 컨트롤부에 피드백됨을 특징으로 하는 백바이어스 전압 발생 장치.
  3. 제 1 항에 있어서,
    상기 오실레이터 컨트롤부는
    상기 고전압에 상응하여 고전압 온 신호를 출력하는 제 1 제어부; 및
    상기 고전압 온 신호에 의해 상기 스위칭 신호를 상기 백바이어스 발진 스위칭 신호로 출력하는 제 2 제어부;
    를 포함하는 백바이어스 전압 발생 장치.
  4. 제 3 항에 있어서,
    상기 제 1 제어부는
    전원 전압이 목표한 전압에 도달할 때 활성화되는 동작 전압 파워 업 신호와 상기 동작 전압 파워 업 신호가 활성화될 때 상기 고전압을 생성하기 위해 활성화되는 고전압 조절 신호에 의해 파워 업 신호를 출력하는 파워업부;
    상기 고전압이 상기 목표한 전압에 도달되었는지를 판단하여 고전압 신호를 출력하는 고전압부; 및
    상기 파워업 신호와 상기 고전압 신호를 수신하여, 상기 파워업 신호에 의해 래치되며 상기 고전압 신호에 의해 제어되는 상기 고전압 온 신호를 출력하는 조합부;
    를 포함하는 백바이어스 전압 발생 장치.
  5. 제 4 항에 있어서,
    상기 파워업부는
    상기 동작 전압 파워 업 신호를 반전하여 출력하는 제 1 인버터; 및
    상기 제 1 인버터의 출력과 상기 고전압 조절 신호를 수신하여 상기 파워 업 신호를 출력하는 오아게이트;
    를 포함하는 백바이어스 전압 발생 장치.
  6. 삭제
  7. 제 4 항에 있어서,
    상기 고전압부는
    상기 고전압과 접지 전압 사이에 직렬 연결된 복수의 저항을 구비하여 상기 복수의 저항에 의해 상기 고전압을 분압하여 출력하는 분압수단; 및
    상기 분압수단의 출력에 상응하여 상기 고전압 신호를 출력하는 출력수단;
    을 포함하는 백바이어스 전압 발생 장치.
  8. 삭제
  9. 제 3항에 있어서,
    상기 제 2 제어부는,
    상기 고전압 온 신호를 반전하는 제 2 인버터; 및
    상기 제 2 인버터의 출력과 함께 상기 스위칭 신호가 인가되는 앤드 게이트;로 구성되며,
    상기 백바이어스 발진 스위칭 신호를 출력함을 특징으로 하는 백바이어스 전압 발생 장치.
  10. 제 3 항에 있어서,
    상기 오실레이터 컨트롤부는
    상기 제 1 제어부와 상기 제 2 제어부 사이에 상기 고전압 온 신호에 의해 상기 백바이어스 전압을 래치하는 래치부를 더 포함하는 백바이어스 전압 발생 장치.
  11. 제 10항에 있어서,
    상기 래치부는 상기 고전압 온 신호가 디스에이블 상태일 때, 백바이어스 전압을 접지전압 레벨로 래치함을 특징으로 하는 백바이어스 전압 발생장치.
  12. 제 11항에 있어서,
    상기 래치부는,
    상기 백바이어스 전압과 상기 접지 전압이 인가되는 드레인, 소스, 및 상기 고전압 온 신호가 게이트로 인가되는 NMOS 트랜지스터를 구비함을 특징으로 하는 백바이어스 전압 발생장치.
  13. 오실레이터로써 백바이어스 전압을 펌핑하는 백바이어스 전압 발생장치에 있어서,
    고전압이 정상상태이면 그에 대응되는 고전압 온 신호를 제공하는 제 1 제어부; 및
    상기 고전압 온 신호와 백바이어스 전압의 발진을 인에이블 시키기 위한 스위칭 신호를 판단하여, 상기 고전압 온 신호와 상기 스위칭 신호가 인에이블 상태이면, 인에이블 상태의 백바이어스 발진 스위칭 신호를 상기 오실레이터로 출력하는 제 2 제어부;를 구비함을 특징으로 하는 백바이어스 전압 발생 장치.
  14. 제 13 항에 있어서,
    상기 제 1 제어부는,
    전원 전압이 목표한 전압에 도달할 때 활성화되는 동작 전압 파워 업 신호와 상기 동작 전압 파워 업 신호가 활성화될 때 고전압을 생성하기 위해 활성화되는 고전압 조절 신호에 상응하여 상기 고전압 온 신호의 상태를 래치하는 파워 업 신호를 출력하는 파워업부를 구비함을 특징으로 하는 백바이어스 전압 발생 장치.
  15. 제 14 항에 있어서,
    상기 파워 업 부는,
    상기 동작전압 파워 업 신호가 인가되는 제 1 인버터; 및
    상기 제 1 인버터의 출력이 상기 고전압 조절 신호와 함께 입력되는 OR 게이트; 로 구성되며,
    상기 OR 게이트에서 파워 업 신호를 출력함을 특징으로 하는 백바이어스 전압 발생 장치.
  16. 제 13 항에 있어서,
    상기 제 1 제어부는 상기 고전압 온 신호의 상태가 고전압 신호에 따라 제어되는 고전압부를 구비하는 것을 특징으로 하는 백바이어스 전압 발생 장치.
  17. 제 16 항에 있어서,
    상기 고전압부는,
    상기 고전압과 접지 전압 사이에 직렬 연결된 복수의 저항을 구비하여서, 상기 고전압의 레벨에 따라 서로 다른 레벨의 전압을 출력하는 분압수단; 및
    상기 분압수단에 따라서 변하는 고전압신호를 출력하는 출력수단;을 구비함을 특징으로 하는 백바이어스 전압 발생 장치.
  18. 제 13 항에 있어서,
    상기 고전압 온 신호는 상기 고전압 신호와 상기 파워 업 신호에 대응되어 인에이블 상태로 출력됨을 특징으로 하는 백바이어스 전압 발생 장치.
  19. 제 13 항에 있어서,
    상기 제 2 제어부는,
    상기 고전압 온 신호를 반전하는 제 2 인버터; 및
    상기 제 2 인버터의 출력과 함께 상기 스위칭 신호가 인가되는 앤드 게이트; 로 구성되며,
    상기 백바이어스 발진 스위칭 신호를 출력함을 특징으로 하는 백바이어스 전 압 발생 장치.
  20. 제 13 항에 있어서,
    상기 제 1 제어부와 상기 제 2 제어부 사이의 노드는 상기 고전압 온 신호의 상태에 따라 인에이블 되는 래치부를 더 구비하여 연결됨을 특징으로 하는 백바이어스 전압 발생장치.
  21. 제 20 항에 있어서,
    상기 래치부는 상기 고전압 온 신호가 디스에이블 상태일 때, 백바이어스 전압을 접지전압 레벨로 래치함을 특징으로 하는 백바이어스 전압 발생장치.
  22. 제 21 항에 있어서,
    상기 래치부는,
    상기 백바이어스 전압과 상기 접지 전압이 인가되는 드레인, 소스, 및 상기 고전압 온 신호가 게이트로 인가되는 NMOS 트랜지스터를 구비함을 특징으로 하는 백바이어스 전압 발생장치.
  23. 오실레이터로써 백바이어스 전압을 펌핑하는 백바이어스 전압 컨트롤 방법에 있어서,
    고전압이 정상상태이면 그에 대응되는 고전압 온 신호를 제공하는 제 1 단 계; 및
    상기 고전압 온 신호와 백바이어스 전압의 발진을 인에이블 시키기 위한 스위칭 신호를 판단하여, 상기 고전압 온 신호와 상기 스위칭 신호가 인에이블 상태이면, 인에이블 상태의 백바이어스 발진 스위칭 신호를 상기 오실레이터로 출력하는 제 2 단계;를 구비함을 특징으로 하는 백바이어스 전압 컨트롤 방법.
  24. 제 23 항에 있어서,
    상기 제 1 단계는 상기 고전압 온 신호의 상태가 동작전압 파워 업 신호와 고전압 조절신호가 인가되어 출력된 파워 업 신호에 의해 래치되는 단계를 구비함을 특징으로 하는 백바이어스 전압 컨트롤 방법.
  25. 제 24 항에 있어서,
    상기 제 1 단계는,
    상기 동작전압 파워 업 신호가 인가되는 제 1 인버터; 및
    상기 제 1 인버터의 출력이 상기 고전압 조절신호와 입력되는 OR 게이트;로 구성되어,
    상기 파워 업 신호를 출력하는 파워 업 부를 구비함을 특징으로 하는 백바이어스 전압 컨트롤 방법.
  26. 제 23 항에 있어서,
    상기 제 1 단계는 상기 고전압 온 신호의 상태가 고전압 신호에 따라 제어되는 고전압부를 구비하는 것을 특징으로 하는 백바이어스 전압 컨트롤 방법.
  27. 제 26 항에 있어서,
    상기 고전압부는,
    상기 고전압과 접지 전압 사이에 직렬 연결된 복수의 저항을 구비하여서, 상기 고전압의 레벨에 따라 서로 다른 레벨의 전압을 출력하는 분압수단; 및
    상기 분압수단의 출력 전압에 대응하여 고전압신호를 출력하는 출력수단;을 구비함을 특징으로 하는 백바이어스 전압 컨트롤 방법.
  28. 제 23항에 있어서,
    상기 고전압 온 신호는 상기 고전압신호와 상기 파워 업 신호에 따라 인에이블 상태로 출력됨을 특징으로 하는 백바이어스 전압 컨트롤 방법.
  29. 제 23 항에 있어서,
    상기 제 2 단계는,
    상기 고전압 온 신호를 반전하는 제 2 인버터; 및
    상기 제 2 인버터의 출력과 함께 상기 스위칭 신호가 인가되는 앤드 게이트;로 구성되며,
    상기 백바이어스 발진 스위칭 신호를 출력하는 단계를 구비함을 특징으로 하 는 백바이어스 전압 컨트롤 방법.
  30. 제 23 항에 있어서,
    상기 제 1 단계와 상기 제 2 단계 사이에 상기 고전압 온 신호의 상태에 따라 인에이블 되는 래치부가 동작하는 제 3 단계를 더 구비함을 특징으로 하는 백바이어스 전압 컨트롤 방법.
  31. 제 30 항에 있어서,
    상기 래치부는 상기 고전압 온 신호가 디스에이블 상태일 때, 백바이어스 전압을 접지전압 레벨로 래치함을 특징으로 하는 백바이어스 전압 컨트롤 방법.
  32. 제 31 항에 있어서,
    상기 래치부는,
    상기 백바이어스 전압과 상기 접지 전압이 인가되는 드레인, 소스, 및 상기 고전압 온 신호가 게이트로 인가되는 NMOS 트랜지스터를 구비함을 특징으로 하는 백바이어스 전압 컨트롤 방법.
KR1020070047643A 2007-05-16 2007-05-16 백바이어스 전압 발생 장치와 그의 컨트롤 방법 KR100881395B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047643A KR100881395B1 (ko) 2007-05-16 2007-05-16 백바이어스 전압 발생 장치와 그의 컨트롤 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047643A KR100881395B1 (ko) 2007-05-16 2007-05-16 백바이어스 전압 발생 장치와 그의 컨트롤 방법

Publications (2)

Publication Number Publication Date
KR20080101205A KR20080101205A (ko) 2008-11-21
KR100881395B1 true KR100881395B1 (ko) 2009-02-02

Family

ID=40287499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047643A KR100881395B1 (ko) 2007-05-16 2007-05-16 백바이어스 전압 발생 장치와 그의 컨트롤 방법

Country Status (1)

Country Link
KR (1) KR100881395B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070002804A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 내부전원 생성장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070002804A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 내부전원 생성장치

Also Published As

Publication number Publication date
KR20080101205A (ko) 2008-11-21

Similar Documents

Publication Publication Date Title
US7227403B2 (en) Internal voltage generator for semiconductor device
KR101097444B1 (ko) 내부전압 생성회로 및 내부전압 생성방법
KR100753034B1 (ko) 내부 전원전압 발생 회로
KR100763331B1 (ko) 반도체 메모리 장치
KR20130012795A (ko) 반도체 집적회로
JP4485720B2 (ja) 集積回路装置用昇圧回路
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR100924353B1 (ko) 내부전압 발생 장치
KR20120068228A (ko) 반도체 장치 및 그 동작방법
KR100881395B1 (ko) 백바이어스 전압 발생 장치와 그의 컨트롤 방법
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
JP2005122837A (ja) 半導体集積回路装置
KR100350768B1 (ko) 내부 전원전압 발생장치
KR100941631B1 (ko) 반도체장치의 고전압제어회로
JP7075715B2 (ja) 半導体装置及びパワーオンリセット信号の生成方法
KR100750590B1 (ko) 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치
KR100592772B1 (ko) 고전압 발생회로
JP2005050503A (ja) 昇圧電圧発生回路及び昇圧電圧発生方法
KR100751649B1 (ko) 반도체 장치의 내부전압 발생회로
KR100922885B1 (ko) 내부전압 발생회로
KR100761372B1 (ko) 승압전압 생성기의 발진회로
KR100806120B1 (ko) 내부 전원전압 발생회로 및 내부 전원전압 발생방법
KR100861303B1 (ko) 내부 전압 발생 회로 및 그를 포함하는 반도체 메모리 장치
KR20050038848A (ko) 반도체 소자의 기준 전압 생성 회로
KR0146062B1 (ko) 내부전압 발생기의 전원발생 안정화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee