KR100200688B1 - 프로그램어블한 고전압 발생회로 - Google Patents
프로그램어블한 고전압 발생회로 Download PDFInfo
- Publication number
- KR100200688B1 KR100200688B1 KR1019950044274A KR19950044274A KR100200688B1 KR 100200688 B1 KR100200688 B1 KR 100200688B1 KR 1019950044274 A KR1019950044274 A KR 1019950044274A KR 19950044274 A KR19950044274 A KR 19950044274A KR 100200688 B1 KR100200688 B1 KR 100200688B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- high voltage
- output
- pump circuit
- voltage generation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Abstract
본 발명은 모드의 값에 따라 출력전압을 제어하는 고전압 발생회로에 관한 것으로서, 전압을 승압하는 펌프회로 및 멀티플렉서를 이용하여 프로그램어블하헤 출력전압을 선택할 수 있는 것을 특징으로 한다.
따라서, 상술한 바와 같이 본 발명에 다른 프로그램어블 고전전압발생회로는 공정변화에 따른 출력전압의 변화를 최소화할 수 있는 효과를 갖는다.
Description
제1도는 종래의 고전압 발생회로를 나타낸 도면이다.
제2도는 제1도에 도시된 펌프회로(12)의 상세한 도면이다.
제3도는 본 발명에 따른 고전압 발생회로를 나타낸 도면이다.
제4도는 제3도에서 사용한 펌프회로2(34)를 나타낸 도면이다.
본 발명은 고전압 발생회로 관한 것으로서, 더욱 상세하게는 프로그램어블한 고전압 발생회로에 관한 것이다.
반도체 장치에 있어서 고전압 발생회로는 메모리에 데이터를 저장하거나 또는 저장된 데이터를 독출하는데 있어서 필수적인 회로이다.
5볼트의 단일 전원으로 EEPROM을 프로그램 또는 소거하는 위해서는 고전압(Vpp, 약 20V)을 발생시키고, 발생된 전압을 분배시키는 회로를 필요로 한다. 외부신호에 의해 라이트 사이클(write cycle)이 시작되면 고전압 발생회로는 셀 프로그램에 필요한 고전압을 발생시킨다. 이 고전압은 어레이(array)의 각 비트 라인, 워드 라인 및 센스 라인에 부착된 펌프회로를 통해 선택된 라인에 여기된다.
첨부한 제1도는 종래의 고전압 발생회로를 나타낸 도면으로서, n형 트랜지스터(10)와 펌프회로(12)가 다단으로 연결되어 구성된다.
제2도는 제1도에 도시된 펌프회로(12)의 상세한 도면으로서, 서로 중복되지 않으며, 위상이 반대인 CK, CKB신호를 인가하면 프로그램에 필요한 HVO가 발생된다. 제1도에 나타낸 고압 발생회로의 공급전류 Is는 CK 및 CKB 의 주파수, 크기 및 푸시 캐패시턴스의 크기 및 승압단의 수에 비례한다.
제1도와 제2도에 나타낸 바와 같이 출력되는 고전압은 HVO이며, EEPROM 셀을 프로그램 또는 소거하기 위하여 출력된 고전압(HVO)을 전압 분배회로를 이용하여 EEPROM 셀에 공급하게 된다.
그러나 제1도에 나타낸 종래의 고전압 발생회로에서는 고전압(HVO)이 공정변화에 따라 증가 또는 감소했을 경우 이 고전압(HVO)을 조정할 수 없기 때문에 고전압(HVO)의 변화가 수율에 민감한 영향을 미칠 수 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 공정변화에 따른 고전압 발생회로의 출력전압의 변화를 최소화하기 위한 프로그램어블한 고전압 발생회로를 제공하는 것을 그 목적이 있다.
상기의 목적을 달성하는 본 발명에 따른 고전압 발생회로는 전압을 승압하는 펌프회로 및 멀티플렉서를 이용하여 프로그램어블하게 출력전압을 선택할 수 있는 것을 특징으로 한다.
또한 본 발명에 따른 고전압 발생회로는 모드의 값에 따라 출력점의 전압을 제어하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
제3도는 본 발명에 따른 고전압 발생회로를 나타낸 도면으로서, 고전압발생부(300)와, 고전압발생부(300)에서 발생된 고전압을 소정모드에 따라, 출력시키는 멀티플렉서(302)로 이루어진다.
고전압발생부(300)는 펌프회로(32)의 초기전압을 생성하는 트랜지스터(TR3-1)(30)와 다단으로 연결된 펌프회로1(32)로 이루어진다.
멀티플렉서(302)는 펌프회로1(32)의 출력을 입력으로하여, 소정의 모드값(MODE)에 따라 제어값을 출력하는 펌프회로들(32)과, 펌프회로(32)의 출력단에 게이트단이 연결되어, 상기 게이트단에 출력되는 제어값에 따라, 드레인 또는 소스단을 통해 입력되는 모드별 고전압을 출력하는 트랜지스터(TR3-2(36), TR3-3(38), TR3-4(39), TR3-5(40))로 구성된다.
또한 펌프회로2(34)에 각각 연결된 모드1, 모드2, 모드3 및 모드4의 값에 따라 펌프회로2(34)의 입력 HVO1, HVO2, HVO3, HVO4의 값이 HVO로 출력된다. 여기서 HV01은 전단의 펌프회로1(32)의 출력단과 후단의 펌프회로(32)의 입력단과 연결된다.
이 HV01, HV02, HV03, HV04의 값이 HV0로 전압강하 없이 전달되기 위해서는 TR3-2(36), TR3-3(38), TR3-4(39), TR3-5(40)의 게이트 전압이 각각 HV01 + Vtn, HV02 + Vtn, HV02 + Vtn, HV04 + Vtn이 되어야 하며, 이와 같은 게이트 전압을 발생시키기 위하여 다음의 제4도에서 설명하고자 하는 펌프회로2(34)를 사용한다.
제4도는 제3도에서 사용한 펌프회로2(34)를 나타낸 도면으로서, TR4-1, TR4-2, TR4-3, TR4-4로 구성된다.
제4도에 나타낸 바와 같이 모드값(M)에 따라, 모드값이 하이(VDD)이면 출력점(OUT점)의 전압이 VDD-Vtn으로 초기화되고, CK와 C4-1, TR4-2, TR4-3에 의해 출력점(OUT점)의 전압이 승압되며, TR4-4에 의해 출력점(OUT점)의 전압은 입력점의 전압(IN전압) + Vtn만큼 승압된다.
또한, 모드값이 로우(Vss)이면 출력점(OUT점)의 전압은 0볼트가 되고 출력점(OUT점)의 전압이 승압되지 않기 때문에 출력점(OUT점)의 전압은 0볼트가 된다.
이러한 원리에 의해 제3도에 도시된 본 발명에 따른 프로그램어블한 고전압 발생회로의 동작원리를 살펴보면 다음과 같다.
HV02의 값을 HV0로 출력시키기 위해서는 모드1=0, 모드2=1, 모드3=0, 모드4=0으로 프로그램하면 TR3-2(36), TR3-3(38), TR3-4(39), TR3-5(40)의 각각이 게이트 전압은 각각 0V, HV02 + Vtn, 0V, 0V가 됨으로써, TR3-3(38)만이 온상태가 되고, HV0에는 HV02의 값이 출력된다.
이와 같이 본 발명에 의해 HV01, HV02, HV03, HV04의 값이 공정의 변화에 따라 변화하더라도 모드1, 모드2, 모드3 및 모드4의 프로그래밍의 값에 따라 HV0에는 HV01, HV02, HV03 및 HV04 중 목표값에 근사한 전압을 HVO로 출력시킬 수 있다.
따라서, 상술한 바와 같이 본 발명에 따른 프로그램어블 고전압발생회로는 공정변화에 따른 출력전압의 변화를 최소화시킬 수 있는 효과를 갖는다.
Claims (2)
- 고전압 발생회로에 있어서, 다단으로 연결된 단위펌프회로로 이루어져, 입력되는 단일전압으로부터 승압전압을 생성하는 고전압생성부와, 상기 고전압생성부의 단위펌프회로세서 각각 생성된 승압전압들중에서, 원하는 목표 승압전압과 가장 근사치에 가까운 승압전압을 선택하여 출력시키는 멀티플렉서를 포함하는 것을 특징으로 하는 고전압발생회로.
- 제1항에 있어서, 상기 멀티플렉서는 상기 단위펌프회로에서 각각 출력된 승압전압을 입력으로 하고, 소정의 모드값(MODE)에 따라 출력전압을 출력하는 제2펌프회로와, 상기 제2펌프회로의 출력단에 게이트단이 연결되어, 상기 게이트단을 제어하는 상기 제2펌프회로의 출력전압에 따라, 상기 단위 펌프회로에서 출력된 승압전압을 출력시키는 트랜지스터를 포함하는 것을 특징으로 하는 고전압 발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950044274A KR100200688B1 (ko) | 1995-11-28 | 1995-11-28 | 프로그램어블한 고전압 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950044274A KR100200688B1 (ko) | 1995-11-28 | 1995-11-28 | 프로그램어블한 고전압 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970029755A KR970029755A (ko) | 1997-06-26 |
KR100200688B1 true KR100200688B1 (ko) | 1999-06-15 |
Family
ID=19436065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950044274A KR100200688B1 (ko) | 1995-11-28 | 1995-11-28 | 프로그램어블한 고전압 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100200688B1 (ko) |
-
1995
- 1995-11-28 KR KR1019950044274A patent/KR100200688B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970029755A (ko) | 1997-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5553030A (en) | Method and apparatus for controlling the output voltage provided by a charge pump circuit | |
US7595682B2 (en) | Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations | |
JP2905666B2 (ja) | 半導体装置における内部電圧発生回路および不揮発性半導体記憶装置 | |
JP3663039B2 (ja) | 低い電源電圧での動作に適したメモリおよびそのためのセンスアンプ | |
JPH07122998B2 (ja) | 半導体メモリ素子の高電圧発生回路 | |
US4967399A (en) | Erasable and programmable read-only memory system | |
US20060279995A1 (en) | Nonvolatile memory | |
US5532915A (en) | Method and apparatus for providing an ultra low power regulated negative charge pump | |
KR980006526A (ko) | 중간 전압 발생 회로 및 이것을 갖는 불휘발성 반도체 메모리 | |
US7439794B2 (en) | Power source circuit | |
US7113442B2 (en) | Non-volatile semiconductor memory, semiconductor device and charge pump circuit | |
JP6588116B2 (ja) | レベルシフタ | |
US5602506A (en) | Back bias voltage generator | |
US20050122808A1 (en) | Low voltage sense amplifier for operation under a reduced bit line bias voltage | |
US6278639B1 (en) | Booster circuit having booster cell sections connected in parallel, voltage generating circuit and semiconductor memory which use such booster circuit | |
EP0750314B1 (en) | Negative word line voltage regulation circuit for electrically erasable semiconductor memory devices | |
JPH02172099A (ja) | 半導体メモリ集積回路 | |
KR100536603B1 (ko) | 선택 모드를 갖는 전하 펌프 회로 | |
JP2003123495A (ja) | 半導体記憶装置の昇圧電圧生成回路および昇圧電圧生成方法ならびに半導体記憶装置 | |
KR100200688B1 (ko) | 프로그램어블한 고전압 발생회로 | |
EP1097454B1 (en) | Monolithically integrated selector for electrically programmable memory cells devices | |
KR20000015638A (ko) | 반도체 메모리 소자의 전압 공급장치 | |
US20060012400A1 (en) | Electric potential switching circuit, flash memory with electric potential switching circuit, and method of switching electric potential | |
JP2848293B2 (ja) | 不揮発性半導体記憶装置 | |
US6049480A (en) | Circuit for performing auto-verifying program on non-volatile memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |