KR20120119334A - 비휘발성 메모리 장치 - Google Patents

Abstract

비휘발성 메모리 장치가 개시된다. 비휘발성 메모리 장치는, 다수의 글로벌 워드라인, 서로 다른 레벨을 가지는 다수의 전압을 생성하는 전압 펌프, 입력된 로우 어드레스에 응답하여 상기 다수의 글로벌 워드라인을 제 1 그룹과 제 2 그룹으로 구분하고 각 그룹에 대응하는 전압을 인가하기 위한 제어신호를 생성하는 제어부, 상기 제어신호에 응답하여 상기 다수의 전압 중 상기 제 1 그룹 글로벌 워드라인에 인가하기 위한 서로 다른 2 이상의 전압을 출력하는 제 1 선택부, 상기 제어신호에 응답하여 상기 다수의 전압 중 상기 제 2 그룹 글로벌 워드라인에 인가하기 위한 하나의 전압을 출력하는 제 2 선택부 및 상기 제어신호에 응답하여 상기 제 1 선택부의 출력 전압을 상기 제 1 그룹 글로벌 워드라인에 인가하고, 상기 제 2 선택부의 출력 전압을 상기 제 2 그룹 글로벌 워드라인에 인가하는 제 3 선택부를 포함한다.

Description

비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}

본 발명은 비휘발성 메모리 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치 내의 글로벌 워드라인을 제어하는 회로에 관한 것이다.

반도체 메모리 장치는 전원 공급의 중단시에 데이터가 보존되는지 여부에 따라 휘발성 메모리(Volatile memory)와 비휘발성 메모리(Nonvolatile memory)로 구분된다. 플래시 메모리(Flash memory)와 같은 비휘발성 메모리 장치는 데이터의 기록 및 삭제가 자유로운 램(RAM)의 장점과 전원의 공급 없이도 저장된 데이터를 보존할 수 있는 롬(ROM)의 장점을 동시에 지니고 있으며, 특히 낸드(NAND) 플래시 메모리는 집적도를 높이기가 용이하기 때문에 고용량의 데이터 저장을 필요로 하는 각종 응용 분야에 널리 이용되고 있다.

이러한 비휘발성 메모리의 경우, DRAM(Dynamic Random Access Memory)과 같은 휘발성 메모리와 달리, 이전에 기록된 데이터의 변경을 위해 일정 단위 메모리 셀들의 전기적 소거(Erase) 및 재기록 과정이 필요하다. 즉, 초기화 상태의 메모리 셀에 데이터를 기록한 후에 이를 변경하기 위해서는 해당 메모리 셀을 포함하는 일정량의 메모리 셀들을 전기적 소거를 통해 재초기화한 후 변경된 내용을 재기록해야 한다. 일반적으로 한 번에 전기적 소거를 수행하는 메모리 셀들의 단위를 블록(Block)이라고 하고, 데이터의 기록, 즉, 프로그램(Program)을 수행하는 메모리 셀들의 단위를 페이지(Page)라고 한다. 여기에서 '페이지'는 하나의 워드라인(Word Line)에 연결된 메모리 셀들의 집합을 의미하며, 하나의 블록은 다수(예를 들어, 64개 또는 128개)의 페이지를 포함하여 구성된다.

도 1a는 낸드 플래시 메모리 장치의 메모리 셀 어레이 일부를 도시한 도면이다.

도 1a를 참조하면, 낸드 플래시 메모리의 셀 어레이는 다수의 셀 스트링(string)(100, 110, …)을 포함하고, 각각의 셀 스트링(100, 110)은 드레인 선택 트랜지스터(101, 111)와 소스 선택 트랜지스터(103, 113) 사이에 직렬로 연결된 다수의 메모리 셀을 포함한다. 드레인 선택 트랜지스터(101, 111)와 소스 선택 트랜지스터(103, 113)는 각각 드레인 선택 라인(DSL)과 소스 선택 라인(SSL)에 연결되고, 그 사이의 메모리 셀들은 다수의 워드라인(WL<0> ~ WL<n>)을 통해 연결된다. 각각의 셀 스트링(100, 110)은 드레인 선택 트랜지스터(101, 111)를 통해 비트라인(BL)에 선택적으로 접속되고, 소스 선택 트랜지스터(103, 113)를 통해 접지전압단에 연결된 공통 소스 라인(CSL)에 선택적으로 접속된다. 각 비트라인(BL)에 연결된 다수의 셀 스트링(100, 110, …)은 공통 소스 라인(CSL)에 병렬로 연결되어 하나의 메모리 셀 블록(Block)을 구성한다.

이러한 낸드 플래시 메모리 장치에서 프로그램(Program), 리드(Read), 소거(Erase) 등의 동작을 수행하기 위해서는 선택된 워드라인에 각 동작에 맞는 바이어스 전압을 인가해 주어야 한다. 예를 들어, 프로그램 동작시 입력된 로우 어드레스(Row address)에 의해 선택된 워드라인에는 프로그램 전압(예를 들어, 10V 이상)을 인가하고, 나머지 워드라인에는 패스 전압(예를 들어, 10V 이하)을 인가한다. 그런데, 최근 기술의 발달로 메모리 장치의 용량 및 집적도가 더욱 높아지고 있고, 이에 따라 인접한 워드라인 또는 비트라인(또는 그에 연결된 메모리 셀)에 대한 간섭 현상(Disturbance) 등을 줄이기 위해 프로그램 동작시 선택된 워드라인과 일정 거리 안에 있는 워드라인들에는 서로 다른 레벨의 패스 전압을 인가하는 방식이 사용된다. 이러한 방식을 "부스팅 옵션"이라고 부르기로 한다.

도 1b는 프로그램 동작시 도 1a의 워드라인에 인가되는 전압을 도시한 도면이다.

도 1b에 도시된 바와 같이, 프로그램 동작시 입력된 로우 어드레스(A)에 의해 선택된 워드라인(WL<A>)에는 프로그램 전압(VPGM)이 인가되고, 선택된 워드라인(WL<A>)과 일정 거리 내에 있는 워드라인(WL<A+3> ~ WL<A+1>, WL<A-1> ~ WL<A-3>)에는 상기한 부스팅 옵션이 적용되어 선택된 워드라인(WL<A>)과의 거리에 따라 서로 다른 전압(VBST1, VBST2, VBST3)이 인가된다. 반면에, 나머지 워드라인(WL<n> ~ WL<A+4>, WL<A-4> ~ WL<0>)에는 모두 동일한 패스 전압(VPASS)이 인가된다.

한편, 최근 양산되는 낸드 플래시 메모리의 워드라인의 개수는 하나의 블록 당 32 ~ 128개이고(이는 점차 늘어나는 추세이다), 낸드 플래시 메모리 하나에는 1,000개 이상의 블록이 존재하므로, 전체 워드라인의 개수는 최소 32,000개 이상이 된다. 이렇게 32,000개 이상의 워드라인 중 하나를 선택하여 바로 바이어스 전압을 인가하기 위해서는 총 32,000 * (생성되는 전압의 수) 만큼의 스위치가 필요하게 되는데, 이러한 방식으로는 칩 구성이 불가능하다.

위와 같은 문제를 해결하기 위해 글로벌 워드 라인(Global Word Line, GWL)이 사용된다. 낸드 플래시 메모리에서는 한 블록이 동작하는 동안 다른 블록은 아무런 동작을 하지 않으므로, 하나의 블록 내에 구현되는 워드라인들의 표본 세트로 글로벌 워드라인을 만들어 놓고, 각 동작시 필요한 전압을 먼저 글로벌 워드라인에 인가한 후 각 블록 내의 워드라인으로 전달하는 2단 구성 방식을 사용하는 것이다.

도 2는 종래 기술에 의한 낸드 플래시 메모리 장치의 워드라인 제어회로를 나타낸 도면이고, 도 3 및 도 4는 도 2의 로우 선택부(105)를 상세히 나타낸 도면이다.

도 2 내지 도 4를 참조하면, 종래의 낸드 플래시 메모리 장치는, 글로벌 워드라인(GWL<0:127>), 전압 펌프(101), 로우 디코더부(103), 로우 선택부(105), 블록 디코더부(107), 블록 선택부(109) 및 셀 어레이 영역(111)을 포함한다. 셀어레이 영역(111)은 다수의 메모리 블록(BLOCK_0 ~ BLOCK_n)을 포함하며, 하나의 블록 내의 워드라인의 개수는 128개인 것으로 가정한다

. 따라서 글로벌 워드라인(GWL<0:127>)의 개수도 128개가 된다.

전압 펌프(101)는 프로그램, 리드 등의 동작시에 각 워드라인에 서로 다른 레벨의 전압을 인가하기 위해 필요한 다수의 전압(V<0:7>)을 생성한다. 전압 펌프(101)에서 생성되는 서로 다른 전압의 개수는 8개인 것으로 가정한다.

로우 디코더부(103)는 각 동작시에 필요한 로우 어드레스(RADD)를 입력받고, 로우 어드레스(RADD)에 의해 선택된 워드라인과 부스팅 옵션이 적용되는 워드라인, 나머지 워드라인에 각각 다른 전압을 인가하기 위한 제어신호(SWCTRL<0:127>)를 생성한다.

로우 선택부(105)는, 도 3에 도시된 바와 같이, 전압 펌프(101)에서 생성된 다수의 전압(V<0:7>) 중 하나를 선택하여 글로벌 워드라인(GWL<0> ~ GWL<127>)에 인가하기 위한 다수의 스위치부(SW0 ~ SW127)를 포함하여 구성될 수 있다. 구체적으로, 각 스위치부(SW0 ~ SW127)는 로우 디코더부(103)에서 생성된 제어신호(SWCTRL<0> ~ SWCTRL<127>)에 응답하여 8개의 전압(V<0> ~ V<7>) 중 하나를 선택하고, 이를 자신과 연결된 글로벌 워드라인(GWL<0> ~ GWL<127>)에 인가한다. 따라서 각각의 스위치부마다 8개의 스위치가 필요하며, 각 스위치부를 제어하기 위한 제어신호(예를 들어, SW0으로 입력되는 SWCTRL<0>)는 3비트 이상이어야 한다.

블록 디코더부(107)는 블록 어드레스(BLADD)를 입력받아 이에 대응하는 블록을 선택하기 위한 블록 제어신호(BLCTRL<0:n>)를 생성하고, 블록 선택부(109)는 블록 제어신호(BLCTRL<0:n>)에 응답하여 입력된 블록 어드레스(BLADD)에 대응하는 블록을 글로벌 워드라인(GWL<0> ~ GWL<127>)에 연결한다. 이를 통해 글로벌 워드라인(GWL<0> ~ GWL<127>)에 인가된 전압이 선택된 블록 내의 워드라인으로 전달된다.

그런데, 도 4에 도시된 바와 같이, 하나의 글로벌 워드라인(GWL<0>)에 연결되는 하나의 스위치부(SW0) 내에는 8개의 서로 다른 전압(V<0> ~ V<7>) 중 하나를 선택하기 위한 8개의 스위치가 필요하다. 따라서 128개의 글로벌 워드라인(GWL<0:127>)에 연결된 128개의 스위치부(SW0 ~ SW127) 전체에는 총 128 * 8 = 1024개의 스위치가 필요하고, 이를 제어하기 위해서는 총 128 * 3 = 384비트의 제어신호가 필요하다. 이러한 스위치의 개수는 한 블록 내의 워드라인의 개수가 증가할수록, 또한 필요한 바이어스 전압의 개수가 증가할수록 더욱 증가하게 된다. 또한, 스위치 개수가 증가하면 이를 제어하기 위한 제어신호의 개수도 증가하므로, 메모리 장치가 고용량화, 고집적화될수록 메모리 장치 내에서 더욱 큰 면적을 차지하게 된다.

본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 다수의 전압을 선택적으로 글로벌 워드라인에 인가하는 데 필요한 스위치의 개수를 줄임으로써 전체 회로 면적을 줄일 수 있는 비휘발성 메모리 장치를 제공하는 것을 목적으로 한다.

이러한 목적을 달성하기 위한 본 발명에 의한 비휘발성 메모리 장치는, 다수의 글로벌 워드라인, 서로 다른 레벨을 가지는 다수의 전압을 생성하는 전압 펌프, 입력된 로우 어드레스에 응답하여 상기 다수의 글로벌 워드라인을 제 1 그룹과 제 2 그룹으로 구분하고 각 그룹에 대응하는 전압을 인가하기 위한 제어신호를 생성하는 제어부, 상기 제어신호에 응답하여 상기 다수의 전압 중 상기 제 1 그룹 글로벌 워드라인에 인가하기 위한 서로 다른 2 이상의 전압을 출력하는 제 1 선택부, 상기 제어신호에 응답하여 상기 다수의 전압 중 상기 제 2 그룹 글로벌 워드라인에 인가하기 위한 하나의 전압을 출력하는 제 2 선택부 및 상기 제어신호에 응답하여 상기 제 1 선택부의 출력 전압을 상기 제 1 그룹 글로벌 워드라인에 인가하고, 상기 제 2 선택부의 출력 전압을 상기 제 2 그룹 글로벌 워드라인에 인가하는 제 3 선택부를 포함한다.

상기 제어부는 상기 다수의 글로벌 워드라인 중 상기 입력된 로우 어드레스에 대응하는 글로벌 워드라인과의 거리가 소정값 이하인 글로벌 워드라인을 상기 제 1 그룹으로 설정하고, 나머지 글로벌 워드라인을 상기 제 2 그룹으로 설정할 수 있다.

상기 제 1 선택부는 상기 제 1 그룹 글로벌 워드라인 각각에 대응하는 다수의 제 1 스위치부를 포함하고, 상기 다수의 제 1 스위치부 각각은 상기 전압 펌프에서 생성된 상기 다수의 전압을 입력받으며, 각각의 제 1 스위치부에 대응하는 글로벌 워드라인과 상기 입력된 로우 어드레스에 의해 선택된 글로벌 워드라인과의 거리에 따라 상기 다수의 전압 중 하나를 선택하여 출력할 수 있다.

상기 제 2 선택부는, 상기 전압 펌프에서 생성된 상기 다수의 전압을 입력받고, 상기 다수의 전압 중 상기 제 2 그룹 글로벌 워드라인에 공통적으로 제공하기 위한 하나의 전압을 선택하여 출력하는 제 2 스위치부를 포함할 수 있다.

상기 제 3 선택부는 상기 다수의 글로벌 워드라인 각각에 연결되는 다수의 제 3 스위치부를 포함하고, 상기 다수의 제 3 스위치부는 각각 상기 제 1 선택부의 출력 전압 중 하나와 상기 제 2 선택부의 출력 전압을 입력받으며, 상기 제어신호에 응답하여 입력받은 두 전압 중 하나를 연결된 글로벌 워드라인에 인가할 수 있다.

또한, 본 발명에 의한 비휘발성 메모리 장치는, 서로 다른 레벨을 가지는 다수의 전압을 생성하는 전압 펌프, 입력된 로우 어드레스에 응답하여 상기 다수의 전압 중 하나를 선택하여 제 1 그룹 전압으로 출력하는 N개의 제 1 스위치부, 상기 다수의 전압 중 하나를 선택하여 제 2 그룹 전압으로 출력하는 제 2 스위치부, 각각 N개의 제 3 스위치부를 포함하는 다수의 스위치 그룹 및 상기 제 3 스위치부 각각에 연결되는 다수의 글로벌 워드라인을 포함하고, 각각의 스위치 그룹 내의 N개의 제 3 스위치부는 상기 N개의 제 1 스위치부와 일대일로 대응되며, 상기 입력된 로우 어드레스에 응답하여 상기 제 1 그룹 전압과 상기 제 2 그룹 전압 중 하나를 선택하여 연결된 글로벌 워드라인에 인가할 수 있다.

상기 N개의 제 1 스위치부는 상기 전압 펌프에서 생성된 상기 다수의 전압을 입력받고, 각각의 제 1 스위치부에 대응하는 글로벌 워드라인과 상기 입력된 로우 어드레스에 의해 선택된 글로벌 워드라인과의 거리에 따라 상기 다수의 전압 중 하나를 선택하여 출력할 수 있다.

상기 제 2 스위치부는 상기 전압 펌프에서 생성된 상기 다수의 전압을 입력받고, 상기 다수의 전압 중 상기 제 2 그룹 글로벌 워드라인에 공통적으로 제공하기 위한 하나의 전압을 선택하여 출력할 수 있다.

상기 입력된 로우 어드레스에 의해 선택된 글로벌 워드라인과의 거리가 소정값 이하인 N개의 글로벌 워드라인에 연결된 N개의 제 3 스위치부는 상기 제 1 그룹 전압을 선택하고, 나머지 제 3 스위치부는 상기 제 2 그룹 전압을 선택할 수 있다.

본 발명에 의하면, 다수의 전압을 선택적으로 글로벌 워드라인에 인가하기 위해 전압 펌프와 글로벌 워드라인 사이에 2단 스위치 구조를 구현함으로써, 전체 회로에 필요한 스위치 및 그 제어신호의 개수를 크게 줄일 수 있다. 따라서, 고집적화된 비휘발성 메모리 장치의 전체 면적 및 복잡성을 감소시키는 효과가 있다.

도 1a는 낸드 플래시 메모리 장치의 메모리 셀 어레이 일부를 도시한 도면.
도 1b는 프로그램 동작시 도 1a의 워드라인에 인가되는 전압을 도시한 도면.
도 2는 종래 기술에 의한 낸드 플래시 메모리 장치의 워드라인 제어회로를 나타낸 도면.
도 3 및 도 4는 도 2의 로우 선택부(105)를 상세히 나타낸 도면.
도 5는 본 발명에 의한 비휘발성 메모리 장치의 일 실시예 구성도.
도 6은 도 5의 제 1 선택부(505)와 제 2 선택부(507)를 상세히 나타낸 구성도.
도 7은 도 5의 제 3 선택부(509)를 상세히 나타낸 구성도.
도 8은 본 발명에 의한 비휘발성 메모리 장치의 프로그램 동작시 글로벌 워드라인의 전압 스위칭 동작을 설명하기 위한 도면.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 5는 본 발명에 의한 비휘발성 메모리 장치의 일 실시예 구성도이다.

도 5를 참조하면, 본 발명의 일 실시예에 의한 비휘발성 메모리 장치는, 다수의 글로벌 워드라인(GWL<0:127>), 서로 다른 레벨을 가지는 다수의 전압(V<0:7>)을 생성하는 전압 펌프(501), 입력된 로우 어드레스(RADD)에 응답하여 다수의 글로벌 워드라인(GWL<0:127>)을 제 1 그룹과 제 2 그룹으로 구분하고 각 그룹에 대응하는 전압을 인가하기 위한 제어신호(SWCTRL1<0:15>, SWCTRL2, SWCTRL3<0:127>)를 생성하는 제어부(503), 제어신호(SWCTRL1<0:15>)에 응답하여 전압 펌프(501)에서 생성된 다수의 전압(V<0:7>) 중 제 1 그룹 글로벌 워드라인에 인가하기 위한 서로 다른 2 이상의 전압을 출력하는 제 1 선택부(505), 제어신호(SWCTRL2)에 응답하여 다수의 전압(V<0:7>) 중 제 2 그룹 글로벌 워드라인에 인가하기 위한 하나의 전압을 출력하는 제 2 선택부(507), 제어신호(SWCTRL3<0:127>)에 응답하여 제 1 선택부(505)의 출력 전압을 제 1 그룹 글로벌 워드라인에 인가하고, 제 2 선택부(507)의 출력 전압을 제 2 그룹 글로벌 워드라인에 인가하는 제 3 선택부(509)를 포함한다.

또한, 본 실시예에 의한 비휘발성 메모리 장치는, 블록 어드레스(BLADD)를 입력받아 이에 대응하는 블록을 선택하기 위한 블록 제어신호(BLCTRL<0:n>)를 생성하는 블록 디코더부(107), 블록 제어신호(BLCTRL<0:n>)에 응답하여 입력된 블록 어드레스(BLADD)에 대응하는 블록을 글로벌 워드라인(GWL<0> ~ GWL<127>)에 연결하는 블록 선택부(109) 및 다수의 블록(BLOCK_0 ~ BLOCK_n)을 포함하는 셀 어레이 영역(111)을 더 포함할 수 있다.

여기에서, 하나의 블록 내의 워드라인의 개수는 128개인 것으로 가정한다. 따라서 글로벌 워드라인(GWL<0:127>)의 개수도 128개가 된다. 또한, 전압 펌프(501)는 8개의 서로 다른 레벨의 전압(V<0:7>)을 생성하는 것으로 가정한다. 다만, 이러한 블록 당 워드라인의 개수 및 전압 펌프(501)에서 생성되는 전압의 개수는 설계에 따라 얼마든지 달라질 수 있다.

글로벌 워드라인(GWL<0:127>)에 전압을 인가하는 종래의 방식(도 2 참조)에 의하면, 입력된 로우 어드레스(RADD)에 의해 선택된 워드라인과 그에 인접하여 부스팅 옵션이 적용되는 워드라인, 그 이외의 워드라인들이 별다른 구별 없이 모두 동일한 스위치 구조로 제어되었다. 즉, 전압 펌프(201)에서 생성되는 8개의 서로 다른 전압 중 하나를 선택적으로 인가하기 위한 8개의 스위치가 모든 글로벌 워드라인(GWL<0:127>)에 각각 한 세트씩 연결되어, 전술한 바와 같이 전체적으로 매우 많은 수의 스위치와 그 제어신호를 필요로 하는 형태를 지니고 있었다.

본 발명에서는 전압 펌프(501)와 글로벌 워드라인(GWL<0:127>) 사이를 2단 스위치 구조로 구성함으로써 전체 스위치의 개수를 줄일 수 있도록 하였다. 구체적으로, 먼저 제 1 선택부(505)와 제 2 선택부(507)를 통해 전체 글로벌 워드라인(GWL<0:127>)을 입력된 로우 어드레스에 의해 선택된 워드라인 및 부스팅 옵션이 적용되어 서로 다른 전압이 인가되는 워드라인 그룹(제 1 그룹)과, 부스팅 옵션이 적용되지 않아 모두 동일한 전압이 인가되는 워드라인 그룹(제 2 그룹)으로 구분한다. 이어서 제 3 선택부(509)는 글로벌 워드라인(GWL<0:127>)에 직접 연결되어, 제 1 선택부(505)에서 출력되는 다수의 전압을 제 1 그룹 글로벌 워드라인에 인가하고, 제 2 선택부(507)에서 출력되는 전압을 제 2 그룹 글로벌 워드라인에 인가한다.

도 6은 도 5의 제 1 선택부(505)와 제 2 선택부(507)를 상세히 나타낸 구성도이고, 도 7은 도 5의 제 3 선택부(509)를 상세히 나타낸 구성도이다. 이를 통해 상기한 2단 스위치 구조가 어떻게 구현되는지 살펴보기로 한다.

도 6 및 도 7을 참조하면, 제 1 선택부(505)는 제 1 그룹 글로벌 워드라인에 전압을 제공하기 위한 다수의 제 1 스위치부(SW1_0 ~ SW1_15)를 포함하고, 제 2 선택부(507)는 제 2 그룹 글로벌 워드라인에 전압을 제공하기 위한 하나의 제 2 스위치부(SW2)를 포함한다. 제 3 선택부(509)는 다수의 글로벌 워드라인(GWL<0:127>) 각각에 연결되어 제 1 스위치부(SW1_0 ~ SW1_15)의 출력 전압 중 하나 또는 제 2 스위치부(SW2)의 출력 전압을 선택적으로 글로벌 워드라인(GWL<0:127>)에 인가하는 다수의 제 3 스위치부(SW3_0 ~ SW3_127)를 포함한다.

여기에서, 128개의 전체 글로벌 워드라인(GWL<0:127>) 중 제 1 그룹에 속하는 글로벌 워드라인의 개수는 16개이고, 나머지 112개는 제 2 그룹에 속하는 것으로 가정한다. 따라서 제 1 선택부(505)는 16개의 제 1 그룹 글로벌 워드라인 각각에 인가하기 위한 전압을 출력하는 16개의 제 1 스위치부(SW1_0 ~ SW1_15)를 포함하고, 각 스위치부의 출력 전압은 16개의 선택 전압라인(PSL<0> ~ PSL<15>)을 통해 제 3 선택부(509)에 전달된다. 다만, 이러한 제 1 그룹의 워드라인의 개수 및 그에 따른 제 1 선택부(505) 내의 스위치부의 개수는 설계에 따라 얼마든지 달라질 수 있다.

나머지 112개의 제 2 그룹 글로벌 워드라인에는 모두 동일한 전압이 인가되며, 하나의 제 2 스위치부(SW2)에서 출력된 전압이 비선택 전압라인(PUL)을 통해 제 3 선택부(509)에 전달된다.

제어부(503)는 입력된 로우 어드레스(RADD)에 응답하여 제 1 선택부(505)에 인가하기 위한 제어신호(SWCTRL1<0:15>)와 제 2 선택부(507)에 인가하기 위한 제어신호(SWCTRL2)를 생성한다.

제 1 선택부(505) 내의 다수의 제 1 스위치부(SW1_0 ~ SW1_15)와 제 2 선택부(507) 내의 제 2 스위치부(SW2)는 전압 펌프(501)에서 생성된 8개의 서로 다른 전압(V<0> ~ V<7>)을 입력받고, 제 1 스위치부(SW1_0 ~ SW1_15)는 각각 제어신호(SWCTRL1<0> ~ SWCTRL1<15>)에 응답하여 8개의 전압(V<0> ~ V<7>) 중 하나를 선택해 선택 전압라인(PSL<0> ~ PSL<15>)으로 출력하고, 제 2 스위치부(SW2)는 제어신호(SWCTRL2)에 응답하여 8개의 전압(V<0> ~ V<7>) 중 하나를 선택해 비선택 전압라인(PUL)으로 출력한다.

여기에서 제 1 스위치부(SW1_0 ~ SW1_15)와 제 2 스위치부(SW2)는, 도 6에 도시된 바와 같이, 각각 8개의 스위치를 포함하고, 각 스위치부로 입력되는 제어신호(예를 들어, SW1_0으로 입력되는 SWCTRL1<0> 신호)는 8개의 스위치를 제어하기 위해 최소 3비트로 구성될 수 있다. 제어신호(SWCTRL1<0> ~ SWCTRL1<15>, SWCTRL2)를 이용한 제 1 스위치부(SW1_0 ~ SW1_15)와 제 2 스위치부(SW2)의 제어 방법은 이하 도 8을 통해 상세히 설명하기로 한다.

제 3 선택부(509)는, 도 7에 도시된 바와 같이, 128개의 글로벌 워드라인(GWL<0:127>) 각각에 연결되는 128개의 제 3 스위치부(SW3_0 ~ SW3_127)를 포함한다. 128개의 제 3 스위치부(SW3_0 ~ SW3_127)는 총 8개의 스위치 그룹(701 ~ 708)으로 구분되고, 8개의 스위치 그룹(701 ~ 708)은 각각 16개의 제 3 스위치부(SW3_0 ~ SW3_15, SW3_16 ~ SW3_31, … SW3_112 ~ SW3_127)를 포함한다. 각각의 스위치 그룹(701 ~ 708) 내의 16개의 제 3 스위치부(SW3_0 ~ SW3_15, SW3_16 ~ SW3_31, … SW3_112 ~ SW3_127)는 제 1 선택부(505)의 16개의 제 1 스위치부(SW1_0 ~ SW1_15)와 일대일로 대응된다.

구체적으로, 제 1 선택부(505)의 첫 번째 제 1 스위치부(SW1_0)의 출력 전압은 첫 번째 선택 전압라인(PSL<0>)을 통해 각 스위치 그룹(701 ~ 708)의 첫 번째 제 3 스위치부(SW3_0, SW3_16, …, SW3_112)로 입력되고, 제 1 선택부(505)의 두 번째 제 1 스위치부(SW1_1)의 출력 전압은 두 번째 선택 전압라인(PSL<1>)을 통해 각 스위치 그룹(701 ~ 708)의 두 번째 제 3 스위치부(SW3_1, SW3_17, …, SW3_113)로 입력된다. 즉, PSL<0>은 SW3_0, SW3_16, SW3_32, …, SW3_112에, PSL<1>은 SW3_1, SW3_17, SW3_33, …, SW3_113에, PSL<2>는 SW3_2, SW3_18, SW3_34, …, SW3_114에 각각 연결되어(PSL<3> ~ PSL<15>도 마찬가지), 제 1 선택부(505)가 제 3 선택부(509)의 각 스위치 그룹(701 ~ 708)에 일대일로 매칭되는 형태로 양 선택부(505, 509)가 연결된다.

제 2 선택부(507)의 출력 전압은 비선택 전압라인(PUL)을 통해 128개의 제 3 스위치부(SW3_0 ~ SW3_127) 모두에 공통으로 입력된다. 따라서, 각각의 제 3 스위치부(SW3_0 ~ SW3_127)는 두 개의 전압, 즉, 제 1 선택부(505)의 출력 전압 중 하나와 제 2 선택부(507)의 출력 전압을 입력받게 된다.

제 3 선택부(509)의 제어 방법을 살펴보면, 제어부(503)는 입력된 로우 어드레스(RADD)에 응답하여 128개의 제 3 스위치부(SW3_0 ~ SW3_127)에 각각 입력되는 제어신호(SWCTRL3<0> ~ SWCTRL3<127>)를 생성한다. 여기에서 제어신호(SWCTRL3<0> ~ SWCTRL3<127>) 각각은 논리 '하이(High)' 또는 '로우(Low)' 값을 가지는 1비트의 신호일 수 있다.

제 3 스위치부(SW3_0 ~ SW3_127)는 제어신호(SWCTRL3<0:127>)에 응답하여 입력되는 두 전압 중 하나를 선택하고, 이를 연결된 글로벌 워드라인(GWL<0> ~ GWL<127>)에 인가한다. 이 때, 각각의 제 3 스위치부(SW3_0 ~ SW3_127)는 인가된 제어신호(SWCTRL3<0> ~ SWCTRL3<127>)가 '하이'이면 제 1 선택부(505)의 출력 전압을 선택하고, 제어신호(SWCTRL3<0> ~ SWCTRL3<127>)가 '로우'이면 제 2 선택부(507)의 출력 전압을 선택하여 각각의 글로벌 워드라인(GWL<0> ~ GWL<127>)에 인가할 수 있다.

예를 들어, 입력된 로우 어드레스(RADD)에 의해 선택된 글로벌 워드라인이 GWL<10>이라면, 그와 일정 거리 내에 있는 16개의 글로벌 워드라인(GWL<3> ~ GWL<18>)에 연결된 16개의 제 3 스위치부(SW3_3 ~ SW3_18)에 인가되는 제어신호 SWCTRL3<3> ~ SWCTRL3<18>은 '하이' 값을 가지고, 나머지 제어신호 SWCTRL3<0> ~ SWCTRL3<2>, SWCTRL3<19> ~ SWCTRL3<127>은 모두 '로우' 값을 가지도록 구현될 수 있다. 이하 도 8을 통해 그 제어 동작을 보다 상세히 살펴보기로 한다.

도 8은 본 발명에 의한 비휘발성 메모리 장치의 프로그램 동작시 글로벌 워드라인의 전압 스위칭 동작을 설명하기 위한 도면이다.

도 8을 참조하면, 입력된 로우 어드레스(RADD)에 의해 선택된 글로벌 워드라인이 GWL<7>인 경우(801), GWL<0> ~ GWL<15>가 제 1 그룹이 되어 각각 PSL<0> ~ PSL<15>에 연결되고 나머지 GWL<16> ~ GWL<127>은 제 2 그룹이 되어 PUL에 연결된다.

이 때, 제 1 스위치부(SW1_0 ~ SW1_15)에 인가되는 제어신호(SWCTRL1<0> ~ SWCTRL<15>)는, SWCTRL1<7>이 프로그램 전압(VPGM, 예를 들어, V<0>)을 선택하고, SWCTRL1<5>, SWCTRL1<6>, SWCTRL1<8>, SWCTRL1<9>가 제 1 부스팅 전압(VBST1, 예를 들어, V<1>)을 선택하고, SWCTRL1<2>, SWCTRL1<3>, SWCTRL1<4>, SWCTRL<10>, SWCTRL1<11>, SWCTRL1<12>가 제 2 부스팅 전압(VBST2, 예를 들어, V<2>)을, SWCTRL1<0>, SWCTRL1<1>, SWCTRL1<13>, SWCTRL1<14>, SWCTRL1<15>가 제 3 부스팅 전압(VBST3, 예를 들어, V<3>)을 선택하도록 제어된다. 제 2 스위치부(SW2)에 인가되는 제어신호(SWCTRL2)는 패스 전압(VPASS, 예를 들어, V<4>)을 선택하도록 제어된다. 제 3 스위치부(SW3_0 ~ SW3_127)에 인가되는 제어신호(SWCTRL3<0> ~ SWCTRL3<127>)는, SWCTRL3<0> ~ SWCTRL<15>는 각각 제 1 스위치부(SW1_0 ~ SW1_15)의 출력 전압(PSL<0> ~ PSL<15>)을 선택하도록 제어되고, SWCTRL3<16> ~ SWCTRL<127>은 제 2 스위치부(SW2)의 출력전압(PUL)을 선택하도록 제어된다. 따라서, GWL<0> ~ GWL<15>에는 각각 PSL<0> ~ PSL<15>의 전압이 인가되고, GWL<16> ~ GWL<127>에는 PUL의 전압이 인가된다.

입력된 로우 어드레스(RADD)에 의해 선택된 글로벌 워드라인이 GWL<8>인 경우(803), GWL<1> ~ GWL<16>가 제 1 그룹이 되어 순서대로 PSL<1> ~ PSL<15>, PSL<0>에 연결되고 나머지 GWL<0>, GWL<17> ~ GWL<127>은 제 2 그룹이 되어 PUL에 연결된다.

이 때, 제 1 스위치부(SW1_0 ~ SW1_15)에 인가되는 제어신호(SWCTRL1<0> ~ SWCTRL<15>)는, SWCTRL1<8>이 프로그램 전압(VPGM, 예를 들어, V<0>)을 선택하고, SWCTRL1<6>, SWCTRL1<7>, SWCTRL1<9>, SWCTRL1<10>이 제 1 부스팅 전압(VBST1, 예를 들어, V<1>)을 선택하고, SWCTRL1<3>, SWCTRL1<4>, SWCTRL1<5>, SWCTRL<11>, SWCTRL1<12>, SWCTRL1<13>이 제 2 부스팅 전압(VBST2, 예를 들어, V<2>)을, SWCTRL1<1>, SWCTRL1<2>, SWCTRL1<14>, SWCTRL1<15>, SWCTRL1<0>이 제 3 부스팅 전압(VBST3, 예를 들어, V<3>)을 선택하도록 제어된다. 제 2 스위치부(SW2)에 인가되는 제어신호(SWCTRL2)는 패스 전압(VPASS, 예를 들어, V<4>)을 선택하도록 제어된다. 제 3 스위치부(SW3_0 ~ SW3_127)에 인가되는 제어신호(SWCTRL3<0> ~ SWCTRL3<127>)는, SWCTRL3<1> ~ SWCTRL<16>는 순서대로 SW1_1 ~ SW1_15, SW1_0의 출력 전압(PSL<1> ~ PSL<15>, PSL<0>)을 선택하도록 제어되고, SWCTRL3<0>, SWCTRL3<17> ~ SWCTRL<127>은 SW2의 출력전압(PUL)을 선택하도록 제어된다. 따라서, GWL<1> ~ GWL<16>에는 각각(순서대로) PSL<1> ~ PSL<15>, PSL<0>의 전압이 인가되고, GWL<0>, GWL<16> ~ GWL<127>에는 PUL의 전압이 인가된다.

입력된 로우 어드레스(RADD)에 의해 선택된 글로벌 워드라인이 GWL<9>인 경우(805), GWL<2> ~ GWL<17>가 제 1 그룹이 되어 순서대로 PSL<2> ~ PSL<15>, PSL<0>, PSL<1>에 연결되고 나머지 GWL<0>, GWL<1>, GWL<18> ~ GWL<127>은 제 2 그룹이 되어 PUL에 연결된다.

이 때, 제 1 스위치부(SW1_0 ~ SW1_15)에 인가되는 제어신호(SWCTRL1<0> ~ SWCTRL<15>)는, SWCTRL1<9>이 프로그램 전압(VPGM, 예를 들어, V<0>)을 선택하고, SWCTRL1<7>, SWCTRL1<8>, SWCTRL1<10>, SWCTRL1<11>가 제 1 부스팅 전압(VBST1, 예를 들어, V<1>)을 선택하고, SWCTRL1<4>, SWCTRL1<5>, SWCTRL1<6>, SWCTRL<12>, SWCTRL1<13>, SWCTRL1<14>가 제 2 부스팅 전압(VBST2, 예를 들어, V<2>)을, SWCTRL1<2>, SWCTRL1<3>, SWCTRL1<15>, SWCTRL1<0>, SWCTRL1<1>이 제 3 부스팅 전압(VBST3, 예를 들어, V<3>)을 선택하도록 제어된다. 제 2 스위치부(SW2)에 인가되는 제어신호(SWCTRL2)는 패스 전압(VPASS, 예를 들어, V<4>)을 선택하도록 제어된다. 제 3 스위치부(SW3_0 ~ SW3_127)에 인가되는 제어신호(SWCTRL3<0> ~ SWCTRL3<127>)는, SWCTRL3<2> ~ SWCTRL<17>는 순서대로 SW1_2 ~ SW1_15, SW1_0, SW1_1의 출력 전압(PSL<2> ~ PSL<15>, PSL<0>, PSL<1>)을 선택하도록 제어되고, SWCTRL3<0>, SWCTRL3<1>, SWCTRL3<18> ~ SWCTRL<127>은 SW2의 출력전압(PUL)을 선택하도록 제어된다. 따라서, GWL<2> ~ GWL<17>에는 각각(순서대로) PSL<2> ~ PSL<15>, PSL<0>, PSL<1>의 전압이 인가되고, GWL<0>, GWL<1>, GWL<16> ~ GWL<127>에는 PUL의 전압이 인가된다.

위와 같은 방법으로, 입력된 로우 어드레스(RADD)가 1씩 증가할 때마다 제 1 선택부(505)의 출력전압(PSL<0> ~ PSL<15>)을 인가받는 글로벌 워드라인이 위에서 아래로 하나씩 로테이션(Rotation)되는 형태로 상기한 2단 스위치 구조를 구현할 수 있다.

이 경우 제 1, 2, 3 선택부(505, 507, 509)에 필요한 전체 스위치 개수를 살펴보면, 제 1 선택부(505)에 16 * 8 = 128개, 제 2 선택부(507)에 1 * 8 = 8개, 제 3 선택부(509)에 128 * 2 = 256개, 이렇게 총 392개의 스위치만으로 구현이 가능하다. 또한, 이러한 스위치들을 제어하기 위한 전체 제어신호의 비트 수는, 제 1 선택부(505)에 16 * 3 = 48비트, 제 2 선택부(507)에 1 * 3 = 3비트, 제 3 선택부(509)에 128 * 1 = 128비트, 이렇게 총 179비트만으로 구현이 가능하다.

따라서, 종래 기술과 비교해 볼 때(도 2 내지 도 4 참조. 총 1024개의 스위치와 384비트의 제어신호가 필요) 훨씬 적은 수의 스위치와 그 제어신호만으로 동일한 기능을 구현할 수 있으므로, 비휘발성 메모리 장치가 고집적화될수록 그 면적 및 복잡성(Complexity)을 획기적으로 줄일 수 있게 된다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (11)

1. 다수의 글로벌 워드라인;
   서로 다른 레벨을 가지는 다수의 전압을 생성하는 전압 펌프;
   입력된 로우 어드레스에 응답하여 상기 다수의 글로벌 워드라인을 제 1 그룹과 제 2 그룹으로 구분하고 각 그룹에 대응하는 전압을 인가하기 위한 제어신호를 생성하는 제어부;
   상기 제어신호에 응답하여 상기 다수의 전압 중 상기 제 1 그룹 글로벌 워드라인에 인가하기 위한 서로 다른 2 이상의 전압을 출력하는 제 1 선택부;
   상기 제어신호에 응답하여 상기 다수의 전압 중 상기 제 2 그룹 글로벌 워드라인에 인가하기 위한 하나의 전압을 출력하는 제 2 선택부; 및
   상기 제어신호에 응답하여 상기 제 1 선택부의 출력 전압을 상기 제 1 그룹 글로벌 워드라인에 인가하고, 상기 제 2 선택부의 출력 전압을 상기 제 2 그룹 글로벌 워드라인에 인가하는 제 3 선택부
   를 포함하는 비휘발성 메모리 장치.
   
2. 제 1항에 있어서,
   상기 제어부는
   상기 다수의 글로벌 워드라인 중 상기 입력된 로우 어드레스에 대응하는 글로벌 워드라인과의 거리가 소정값 이하인 글로벌 워드라인을 상기 제 1 그룹으로 설정하고, 나머지 글로벌 워드라인을 상기 제 2 그룹으로 설정하는
   비휘발성 메모리 장치.
   
3. 제 1항에 있어서,
   상기 제 1 그룹 글로벌 워드라인은 상기 입력된 로우 어드레스에 대응하는 글로벌 워드라인과 이웃해 있는 특정 개수의 글로벌 워드라인이고, 상기 제 2 그룹 글로벌 워드라인은 그 이외의 나머지 글로벌 워드라인인
   비휘발성 메모리 장치.
   
4. 제 1항에 있어서,
   상기 제 1 선택부는
   상기 제 1 그룹 글로벌 워드라인 각각에 대응하는 다수의 제 1 스위치부를 포함하고,
   상기 다수의 제 1 스위치부 각각은 상기 전압 펌프에서 생성된 상기 다수의 전압을 입력받으며, 각각의 제 1 스위치부에 대응하는 글로벌 워드라인과 상기 입력된 로우 어드레스에 의해 선택된 글로벌 워드라인과의 거리에 따라 상기 다수의 전압 중 하나를 선택하여 출력하는
   비휘발성 메모리 장치.
   
5. 제 1항에 있어서,
   상기 제 2 선택부는
   상기 전압 펌프에서 생성된 상기 다수의 전압을 입력받고, 상기 다수의 전압 중 상기 제 2 그룹 글로벌 워드라인에 공통적으로 제공하기 위한 하나의 전압을 선택하여 출력하는 제 2 스위치부를 포함하는
   비휘발성 메모리 장치.
   
6. 제 4항에 있어서,
   상기 제 3 선택부는
   상기 다수의 글로벌 워드라인 각각에 연결되는 다수의 제 3 스위치부를 포함하고,
   상기 다수의 제 3 스위치부는 각각 상기 제 1 선택부의 출력 전압 중 하나와 상기 제 2 선택부의 출력 전압을 입력받으며, 상기 제어신호에 응답하여 입력받은 두 전압 중 하나를 연결된 글로벌 워드라인에 인가하는
   비휘발성 메모리 장치.
   
7. 제 6항에 있어서,
   상기 제 1 선택부 내의 상기 제 1 스위치부의 개수가 N개인 경우, 상기 제 3 선택부는 각각 N개의 제 3 스위치부를 포함하는 다수의 스위치 그룹을 포함하고, 각각의 스위치 그룹 내의 N개의 제 3 스위치부는 상기 N개의 제 1 스위치부와 일대일로 대응되는
   비휘발성 메모리 장치.
   
8. 서로 다른 레벨을 가지는 다수의 전압을 생성하는 전압 펌프;
   입력된 로우 어드레스에 응답하여 상기 다수의 전압 중 하나를 선택하여 제 1 그룹 전압으로 출력하는 N개의 제 1 스위치부;
   상기 다수의 전압 중 하나를 선택하여 제 2 그룹 전압으로 출력하는 제 2 스위치부;
   각각 N개의 제 3 스위치부를 포함하는 다수의 스위치 그룹; 및
   상기 제 3 스위치부 각각에 연결되는 다수의 글로벌 워드라인
   을 포함하고,
   상기 다수의 스위치 그룹 각각에 포함된 N개의 제 3 스위치부는 상기 N개의 제 1 스위치부와 일대일로 대응되며, 상기 입력된 로우 어드레스에 응답하여 상기 제 1 그룹 전압과 상기 제 2 그룹 전압 중 하나를 선택하여 연결된 글로벌 워드라인에 인가하는
   비휘발성 메모리 장치.
   
9. 제 8항에 있어서,
   상기 N개의 제 1 스위치부는
   상기 전압 펌프에서 생성된 상기 다수의 전압을 입력받고, 각각의 제 1 스위치부에 대응하는 글로벌 워드라인과 상기 입력된 로우 어드레스에 의해 선택된 글로벌 워드라인과의 거리에 따라 상기 다수의 전압 중 하나를 선택하여 출력하는
   비휘발성 메모리 장치.
   
10. 제 8항에 있어서,
    상기 제 2 스위치부는
    상기 전압 펌프에서 생성된 상기 다수의 전압을 입력받고, 상기 다수의 전압 중 상기 제 2 그룹 글로벌 워드라인에 공통적으로 제공하기 위한 하나의 전압을 선택하여 출력하는
    비휘발성 메모리 장치.
    
11. 제 8항에 있어서,
    상기 입력된 로우 어드레스에 의해 선택된 글로벌 워드라인과의 거리가 소정값 이하인 N개의 글로벌 워드라인에 연결된 N개의 제 3 스위치부는 상기 제 1 그룹 전압을 선택하고, 나머지 제 3 스위치부는 상기 제 2 그룹 전압을 선택하는
    비휘발성 메모리 장치.
    

Images