CN110289035B - 一种存储单元阵列外围电路及存储器件 - Google Patents

Abstract

本申请实施例公开了一种存储单元阵列外围电路及存储器件，该外围电路中选中电压选择模块与每个存储单元平面上多条本地字线对应；选中电压选择模块从k个选中电压中，选择一个电压输出至对应的全局字线电压选择模块；全局字线电压选择模块从对应的选中电压选择模块输出的电压和未选中电压中，选择一个电压经对应的全局字线输出对应的本地字线电压选择模块；本地字线电压选择模块从对应的全局字线电压选择模块输出的电压和未选中电压中，选择一个电压输出至对应的本地字线。由于同一组的本地字线共享一个选中电压选择模块，减少了所需多路选择器的面积，从而能够减小外围电路的面积。

Description

一种存储单元阵列外围电路及存储器件

技术领域

本申请涉及存储器技术领域，尤其涉及一种存储单元阵列外围电路及存储器件。

背景技术

闪存(NAND Flash)存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。而随着大数据时代的到来，平面结构的NAND器已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了三维(3D)NAND闪存(以下简称为3D NAND)。

在3D NAND中，如图1所示，多个存储单元管(memory cell)经位线(bit line，BL)串联形成的存储单元串，存储单元串str在三维方向上排列形成存储单元阵列，每个存储单元串str的第一端还经由BL连接到页缓冲器(page buffer)，沿存储单元串str的不同存储单元管通过字线(word line，WL)进行访问。在实际操作中，可以将存储单元阵列划分为多个存储单元平面(plane)，多个存储单元平面之间共享一套操作总线，可以组成一个单元并发操作，可称为多平面(multi-plane)结构。在本申请中，将位于各个存储单元平面上的字线称之为本地字线(local word line，LWL)。为了实现多存储单元平面并发操作，除LWL之外，一般还会在外围电路(periphery)中设置全局字线(global word line，GWL)与各个存储单元平面上的LWL连接，经GWL将不同的字线电压(包括选中电压和未选中电压)经LWL施加在期望的存储单元管上，以对选中的存储单元管进行擦除、编程或读取操作。

现有的外围电路结构中，通常利用多路选择器(multiplexer，MUX)将不同的电压(包括各个选中电压和未选中电压)选择至GWL，所用的MUX会占用过多的面积，导致外围电路面积过大，不利用存储器件的小型化设计。

发明内容

有鉴于此，本申请实施例提供了一种存储单元阵列外围电路及存储器件，能够解决现有技术中外围电路面积过大的问题。

本申请实施例第一方面提供了一种存储单元阵列外围电路，所述存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条本地字线，且所述存储单元阵列对应k个选中电压，k和M均为大于1的整数；所述外围电路，包括：N个选中电压选择模块、多条全局字线、多个全局字线电压选择模块和多个本地字线电压选择模块；

每个存储单元平面上第i个本地字线与第j个所述选中电压选择模块对应；每条所述全局字线对应每个存储单元平面上至少一条所述本地字线，且与所述全局字线电压选择模块一一对应；每条本地字线均对应一条所述全局字线；所述本地字线电压选择模块和所述本地字线一一对应；j＝i-ak，a为正整数，1≤i≤M，1≤j≤N，N大于或等于k；

所述选中电压选择模块，用于从所述k个选中电压中，选择一个电压输出至对应的全局字线电压选择模块的输入端；

所述全局字线电压选择模块，用于从对应的选中电压选择模块输出的电压和未选中电压中，选择一个电压经对应的全局字线输出对应的本地字线电压选择模块的输入端；

所述本地字线电压选择模块，用于从对应的全局字线电压选择模块输出的电压和所述未选中电压中，选择一个电压输出至对应的本地字线。

可选的，当每条所述全局字线对应每个存储单元平面上的多条所述本地字线时，每个存储单元平面上相邻的k个本地字线对应不同的所述全局字线。

可选的，所述选中电压选择模块、所述全局字线电压选择模块和所述本地字线电压选择模块均为多路选择器。

可选的，所述未选中电压为多个；则，所述外围电路，还包括：多个未选中电压选择模块；

每个所述未选中电压选择模块对应一个存储单元平面上的至少一条本地字线，每条本地字线均对应一个所述未选中电压选择模块；

所述未选中电压选择模块，用于从多个未选中电压中，选择一个电压输出至对应的本地字线电压选择模块；

所述本地字线电压选择模块，具体用于从对应的全局字线电压选择模块输出的电压和对应的未选中电压选择模块输出的电压中，选择一个电压输出至对应的本地字线。

可选的，当所述未选中电压选择模块对应一个存储单元平面上的多条本地字线时，每个存储单元平面上连续的多个本地字线对应同一个所述未选中电压选择模块。

可选的，所述未选中电压选择模块为多路选择器。

可选的，所述选中电压的数量为8个，所述选中电压选择模块为8选1多路选择器。

可选的，所述未选中电压2个，所述全局字线电压选择模块为3选1多路选择器，所述未选中电压选择模块为2选1多路选择器。

本申请实施例第二方面提供了一种存储器件，包括：存储单元阵列；

所述存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条字线；M为大于1的整数；

所述存储器件，还包括如本申请实施例第一方面提供的存储单元阵列外围电路中的任意一种。

与现有技术相比，本申请至少具有以下优点：

在本申请实施例中，根据选中电压的数量对存储单元阵列的每个存储单元平面上的本地字线进行分组，将相邻的两条本地子线划分为不同的组，每个存储单元平面上的一组本地字线对应外围电路中的一个选中电压选择模块。外围电路还包括全局字线电压选择模块和与全局字线电压选择模块一一对应的全局字线，每条全局字线还与每个存储单元平面上至少一条本地字线对应。每条本地字线均对应有一条全局字线，则每个选中电压选择模块可以将不同的选中电压经全局字线输出至与其对应的多条本地字线。由于全局字线对应的多条本地字线上所需的电压并不完全相同，再利用全局字线电压选择模块从选中电压选择模块输出的电压和未选中电压中选择一个电压输出至本地字线电压选择模块，利用本地字线电压选择模块从选中电压和未选中电压中选择一个电压输出至每条本地字线，从而将期望的字线电压经各条本地字线施加在的存储单元管上，以对选中的存储单元管进行擦除、编程或读取操作。由于同一组的本地字线共享一个选中电压选择模块，减少了所需多路选择器的面积，从而能够减小外围电路的面积。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为一种3D NAND的结构示意图；

图2为本申请实施例提供的一种存储单元阵列外围电路的结构示意图；

图3为本申请实施例提供的另一种存储单元阵列外围电路的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。

在3D NAND中，为了将不同的选中电压和未选中电压经各个本地字线(LWL)施加在期望的存储单元管(cell)上，现有技术中一般会在外围电路(periphery)中设置与每个存储单元平面上的LWL一一对应的全局字线(GWL)，每条全局字线对应一个第一多路选择器(MUX)，利用第一MUX从选中电压和未选中电压中选择一个电压输出至GWL。由于一条GWL对应的各个存储单元平面上LWL期望的电压不一定相同，所以GWL和对应的各个LWL之间还连接有第二多路选择器(MUX)，从GWL输出的电压和未选中电压中选择一个电压输出至LWL，从而实现了在多存储单元平面并发操作时对各个cell施加期望的字线电压，对选中的存储单元管进行擦除、编程或读取操作。

由于在3D NAND中每个存储单元平面(共m个存储单元平面)上LWL可以多至128条，现有技术中，则需要在periphery中设置128条对应的GWL、128个第一MUX和128*m个第二MUX，占用了过多的面积，导致外围电路面积过大。此外，在实际应用中，选中电压的数量和未选中电压的数量可能均为多个，则第一MUX需要从各个选中电压和各个未选中电压中选择一个输出，第二MUX需要从各个未选中电压中选择一个输出，需要较大尺寸的MUX器件实现，同样占用了较大的面积，致使外围电路面积过大，不利用存储器件的小型化设计。

为此，本申请实施例提供了一种存储单元阵列外围电路，根据选中电压的数量对每个存储单元平面上的LWL进行分组，将相邻的两条LWL划分在不同的组，每组LWL对应同一个选中电压选择模块，每条GWL对应每个存储单元平面上的一条LWL，则可以利用第一电压选中模块可以经对应的GWL将不同的选中电压施加在各个LWL上，使得相邻的两条LWL上施加的选中电压不同。由于还需要将未选中电压施加在LWL上，因此，GWL还与全局字线电压选择模块一一对应，选中电压选择模块可以将选择的选中电压输出至全局字线电压选择模块，全局字线电压选择模块再从该选中电压和未选中电压中，选择一个电压经对应的全局字线输出至各个存储单元平面上对应的本地字线电压选择模块，由本地字线电压选择模块从全局字线电压选择模块输出的电压和未选中电压中选择一个电压输出至对应的LWL上，从而能够将期望的选中电压和未选中电压施加在各个LWL上，实现对选中的存储单元管进行擦除、编程或读取操作。

由于在本申请实施例中同一组LWL共享一个选中电压选择模块，对m个存储单元平面、每个存储单元平面上128条LWL、8个选中电压、2个未选中电压的3D NAND来说，所需的MUX可以从现有技术中的128个10选1MUX(即从8个选中电压和2个未选中电压中选择一个输出)和128*m个3选1(即从选择的1个电压和2个未选中电压中选择一个数据)MUX，至少能够减少至8个8选1MUX(即选中电压选择模块)、128个3选1MUX(即全局字线电压选择模块)和128*m个3选1MUX(即本地字线电压选择模块)，8个8选1MUX和128个3选1MUX所占用的面积小于128个10选1MUX所占用的面积，所以本申请实施例提供的存储单元阵列外围电路较现有技术有所减小，更利于实现存储器件的小型化设计。

基于上述思想，为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。

参见图2，该图为本申请实施例提供的一种存储单元阵列外围电路的结构示意图。

首先需要说明的是，本申请实施例提供的一种存储单元阵列外围电路，所应用于的存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条本地字线LWL，且存储单元阵列对应有k个选中电压，k和M均为大于1的整数。

则，本申请实施例提供的存储单元阵列外围电路(以下简称为外围电路)，包括：N个选中电压选择模块210、多条全局字线GWL、多个全局字线电压选择模块220和多个本地字线电压选择模块230；

每个存储单元平面上第i个本地字线LWL与第j个选中电压选择模块210对应；每条全局字线GWL对应每个存储单元平面上至少一条本地字线LWL，且与全局字线电压选择模块220一一对应；每条本地字线LWL均对应一条全局字线GWL；本地字线电压选择模块230和本地字线LWL一一对应。

在本申请实施例中，j＝i-ak，a为正整数，1≤i≤M，1≤j≤N，N大于或等于k。即，根据选中电压的数量将每个存储单元平面上的本地字线LWL划分为不同的组，同一组的本地字线LWL对应相同的选中电压选择模块210，相邻的本地字线LWL对应不同的选中电压选择模块210。例如，每个存储单元平面包括128条本地字线LWL，选中电压为8个，则本地字线LWL0、LWL8、LWL16、……、LWL120对应同一个选中电压选择模块210，本地字线LWL1、LWL9、LWL17、……、LWL121对应同一个选中电压选择模块210，以此类推。

可以理解的是，本地字线LWL与选中电压选择模块210对应，且与全局字线GWL以及本地字线电压选择模块230之间存在对应关系，而全局字线GWL与全局字线电压选择模块220存在对应关系，则根据上述对应关系即可确定出本地字线LWL、全局字线GWL、选中电压选择模块210、全局字线电压选择模块220和本地字线电压选择模块230中任意两个之间的对应关系，这里不再一一赘述。

选中电压选择模块210，用于从k个选中电压中，选择一个电压输出至对应的全局字线电压选择模块220的输入端；

全局字线电压选择模块220，用于从对应的选中电压选择模块210输出的电压和未选中电压中，选择一个电压经对应的全局字线GWL输出对应的本地字线电压选择模块230的输入端；

本地字线电压选择模块230，用于从对应的全局字线电压选择模块220输出的电压和未选中电压中，选择一个电压输出至对应的本地字线LWL。

在本申请实施例中，选中电压选择模块210可以从k个选中电压中选择一个输出，从而能够确定出输出至同一组本地字线LWL的选中电压。又因为相邻的本地字线LWL对应不同的选中电压选择模块210，即可以使得选中的字线LWL及其附近的本地字线LWL上施加不同的选中电压，实现对选中的存储单元管进行擦除、编程或读取操作。

在实际应用中，选中电压选择模块210可以为多路选择器(MUX)。作为一个示例，当选中电压的数量为8个时，选中电压选择模块210可以为8选1多路选择器。还需要说明的是，外围电路中包括的选中电压选择模块210的数量以及选中电压选择模块210的输入端口数量可以大于选中电压的数量，以便根据实际选中电压的情况对外围电路进行适应性的配置，可以提高外围电路的通用性。

虽然每个选中电压选择模块210均为每个存储单元平面上对应的一组本地字线LWL确定出选中电压，但是同一组的本地字线LWL所需的电压并不完全相同，有的本地字线LWL需要选中电压，而有的本地字线LWL却需要未选中电压。例如，选中的字线为本地字线LWL12，则需要在本地字线上施加选中电压，但与本地字线LWL12同一组的本地字线LWL4、LWL20等却需要未选中电压。因此，在本申请实施例中，选中电压选择模块210输出的电压需要再经全局字线电压选择模块220才输入至本地字线LWL。全局字线电压选择模块220从对应的选中电压选择模块210输出的电压(即一个选中电压)和未选中电压中选择一个电压经对应的全局字线GWL输出。由于全局字线电压选择模块220与全局字线GWL一一对应，而全局字线GWL又和每个存储单元平面上的至少一条本地字线LWL对应，利用全局字线电压选择模块220即可有选择的将选中电压或未选中电压施加在每个存储单元平面中对应的本地字线上LWL。可以理解的是，当每个存储单元平面上相邻的本地字线LWL对应不同的全局字线GWL时，能够进一步的减少外围电路上MUX的数量，减小外围电路的面积。

需要说明的是，当一条全局字线GWL对应每个存储单元平面上的一条本地字线LWL时，可以利用各条全局字线为每个存储单元平面上的不同字线施加不同的电压(选中电压或未选中电压)。当全局字线对应每个存储单元平面上的多条字线时，由于需要在选中的字线及其周围的字线上施加各个选中电压，则需要使得相邻的本地字线LWL对应不同的全局字线GWL，因此为了实现对选中的存储单元管进行擦除、编程或读取操作，可以设置为每个存储单元平面上相邻的k个本地字线LWL对应不同的全局字线GWL。在实际应用中，可以根据具体需要对全局字线GWL的数量及其对应的本地字线LWL情况进行设定，本申请不进行限定。在一个例子中，当每个存储单元平面包括128个本地字线LWL、对应8个选中电压时，外围电路上可以设置有32条全局字线GWL，第α条全局字线GWL对应每个存储单元平面上的第α+32β条本地字线，β为正整数。这样，继续参照上述选中字线的例子，通过不同的全局字线GWL及其对应的全局字线电压选择模块220，即可使得选中的本地字线LWL12和与其同组的本地字线LWL4、LWL20等上分别施加选中电压和未选中电压。

还需要说明的是，全局字线电压选择模块220输出的电压经对应的全局字线GWL可以提供给每个存储单元平面上与其对应的至少一个本地字线LWL，但是一条全局字线GWL对应的多条本地字线LWL(位于同一存储单元平面或不同存储单元平面上)实际所需的电压仍然存在差异。例如，当一条全局字线GWL对应每个存储单元平面的一条本地字线LWL时，这些本地字线LWL中可能有些是选中的字线、有些是未选中的字线；当一条全局字线GWL对应每个存储单元平面的多条本地字线LWL时，同理，这些本地字线LWL中也可能有些是选中的字线、有些是未选中的字线。所以在本申请实施例中，外围电路还包括与本地字线LWL一一对应的本地字线电压选择模块230。本地字线电压选择模块230的输入端和对应的全局字线GWL连接，可以从全局字线电压选择模块220输出的电压和未选中电压中选择一个电压输出至对应的本地字线LWL，从而实现对存储单元阵列中各个本地字线LWL的不同的电压施加，以实现对存储单元管的各种操作。

在具体实施时，全局字线电压选择模块220和本地字线电压选择模块230可以均为多路选择器(MUX)。在一个例子中，当未选中电压仅为1个时，全局字线电压选择模块220和本地字线电压选择模块230可以均为3选1多路选择器；当未选中电压为2个时，全局字线电压选择模块220和本地字线电压选择模块230可以均为3选1多路选择器。

在本申请实施例一些可能的实现方式中，如图3所示，当未选中电压为多个时，该外围电路还可以包括：多个未选中电压选择模块240，利用未选中电压选择模块240从多个未选中电压中选择一个输出至本地字线电压选择模块230。

具体的，每个未选中电压选择模块240对应一个存储单元平面上的至少一条本地字线LWL，每条本地字线LWL均对应一个未选中电压选择模块240。

可以理解的是，由于未选中电压选择模块240和本地字线LWL之间存在对应关系，而本地字线LWL又与本地字线电压选择模块230一一对应，所以未选中电压选择模块240和本地字线电压选择模块230之间也存在对应关系，这里不再赘述。

未选中电压选择模块240，用于从多个未选中电压中，选择一个电压输出至对应的本地字线电压选择模块230；

本地字线电压选择模块230，具体用于从对应的全局字线电压选择模块220输出的电压和对应的未选中电压选择模块240输出的电压中，选择一个电压输出至对应的本地字线LWL。

可以理解的是，未选中电压选择模块240可以对应一个存储单元平面上的一条本地字线LWL，即未选中电压选择模块240与本地字线LWL一一对应；未选中电压选择模块240还可以对应一个存储单元平面上的多条本地字线LWL，以减小未选中电压选择模块240的数量，进一步减小外围电路的面积。在一个可能的设计中，为了简化对闪存器件的控制流程，当未选中电压选择模块240对应一个存储单元平面上的多条本地字线LWL时，每个存储单元平面上连续的多个本地字线LWL对应同一个未选中电压选择模块240。例如，当一个存储单元平面包括128条本地字线时，一个存储单元平面上连续的16条本地字线LWL可以对应一个未选中电压选择模块240。在具体实施时，可以根据实际需要对未选中电压选择模块240对应的本地字线LWL情况进行设置，本申请不进行限定，这里也不再一一列举。

在实际应用中，未选中电压选择模块240可以为多路选择器(MUX)。若未选中电压为2个，则全局字线电压选择模块220可以为3选1MUX、本地字线电压选择模块230可以为2选1MUX、未选中电压选择模块240为2选1MUX。

在一个具体的例子中，对m个存储单元平面、每个存储单元平面上128条LWL、8个选中电压、2个未选中电压的3D NAND来说，下表具体示出了本申请实施例提供的一种存储单元阵列外围电路中选中电压选择模块210(即可配置电压域0-可配置电压域7)、全局字线GWL(即GWL0-GWL31)、未选中电压选择模块240(即gwlu<0>-gwlu<7>)和一个存储单元平面中本地字线LWL(即LWL0-LWL127)的对应情况。

则，本申请实施例提供的外围电路中可以包括8个8选1MUX(即选中电压选择模块210)、32个3选1MUX(即全局字线电压选择模块220，与全局字线GWL一一对应)、128*m个2选1MUX(即本地字线电压选择模块230，与本地字线一一对应)和8个2选1MUX(即未选中电压选择模块240)，相较于现有技术而言减小了MUX的占用面积，减小41％左右的外围电路面积，有利于存储器件的小型化设计。

在本申请实施例中，根据选中电压的数量对存储单元阵列的每个存储单元平面上的本地字线进行分组，将相邻的两条本地子线划分为不同的组，每个存储单元平面上的一组本地字线对应外围电路中的一个选中电压选择模块。外围电路还包括全局字线电压选择模块和与全局字线电压选择模块一一对应的全局字线，每条全局字线还与每个存储单元平面上至少一条本地字线对应。每条本地字线均对应有一条全局字线，则每个选中电压选择模块可以将不同的选中电压经全局字线输出至与其对应的多条本地字线。由于全局字线对应的多条本地字线上所需的电压并不完全相同，再利用全局字线电压选择模块从选中电压选择模块输出的电压和未选中电压中选择一个电压输出至本地字线电压选择模块，利用本地字线电压选择模块从选中电压和未选中电压中选择一个电压输出至每条本地字线，从而将期望的字线电压经各条本地字线施加在的存储单元管上，以对选中的存储单元管进行擦除、编程或读取操作。由于同一组的本地字线共享一个选中电压选择模块，减少了所需多路选择器的面积，从而能够减小外围电路的面积。

基于上述实施例提供的存储单元阵列外围电路，本申请实施例还提供了一种存储器件。该存储器件，包括：存储单元阵列以及上述实施例提供的存储单元阵列外围电路中的任意一种。

其中，该存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条字线；M为大于1的整数。对该存储器件包括的存储单元阵列外围电路的说明参见上述实施例中的相关内容即可，这里不再赘述。

在本申请实施例中，由于在外围电路中多个本地字线共用一个选中电压选择模块，减小了外围电路中MUX的占用面积，从而减小了外围电路的面积，利于存储器件小型化设计的实现。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制。虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (9)

1.一种存储单元阵列外围电路，其特征在于，存储单元阵列包括多个存储单元平面，每个存储单元平面包括M条本地字线，且所述存储单元阵列对应k个选中电压，k和M均为大于1的整数；所述外围电路，包括：N个选中电压选择模块、多条全局字线、多个全局字线电压选择模块和多个本地字线电压选择模块；

每个存储单元平面上第i个本地字线与第j个所述选中电压选择模块对应；每条所述全局字线对应每个存储单元平面上至少一条所述本地字线，且与所述全局字线电压选择模块一一对应；每条本地字线均对应一条所述全局字线；所述本地字线电压选择模块和所述本地字线一一对应；j＝i-ak，a为正整数，1≤i≤M，1≤j≤N，N大于或等于k；

所述选中电压选择模块，用于从所述k个选中电压中，选择一个电压输出至对应的全局字线电压选择模块的输入端；

所述全局字线电压选择模块，用于从对应的选中电压选择模块输出的电压和未选中电压中，选择一个电压经对应的全局字线输出对应的本地字线电压选择模块的输入端；

所述本地字线电压选择模块，用于从对应的全局字线电压选择模块输出的电压和所述未选中电压中，选择一个电压输出至对应的本地字线。

2.根据权利要求1所述的存储单元阵列外围电路，其特征在于，当每条所述全局字线对应每个存储单元平面上的多条所述本地字线时，每个存储单元平面上相邻的k个本地字线对应不同的所述全局字线。

3.根据权利要求1所述的存储单元阵列外围电路，其特征在于，所述选中电压选择模块、所述全局字线电压选择模块和所述本地字线电压选择模块均为多路选择器。

4.根据权利要求1至3任一项所述的存储单元阵列外围电路，其特征在于，所述未选中电压为多个；则，所述外围电路，还包括：多个未选中电压选择模块；

每个所述未选中电压选择模块对应一个存储单元平面上的至少一条本地字线，每条本地字线均对应一个所述未选中电压选择模块；

所述未选中电压选择模块，用于从多个未选中电压中，选择一个电压输出至对应的本地字线电压选择模块；

所述本地字线电压选择模块，具体用于从对应的全局字线电压选择模块输出的电压和对应的未选中电压选择模块输出的电压中，选择一个电压输出至对应的本地字线。

5.根据权利要求4所述的存储单元阵列外围电路，其特征在于，当所述未选中电压选择模块对应一个存储单元平面上的多条本地字线时，每个存储单元平面上连续的多个本地字线对应同一个所述未选中电压选择模块。

6.根据权利要求4所述的存储单元阵列外围电路，其特征在于，所述未选中电压选择模块为多路选择器。

7.根据权利要求1至3任一项所述的存储单元阵列外围电路，其特征在于，所述选中电压的数量为8个，所述选中电压选择模块为8选1多路选择器。

8.根据权利要求4所述的存储单元阵列外围电路，其特征在于，所述未选中电压2个，所述全局字线电压选择模块为3选1多路选择器，所述未选中电压选择模块为2选1多路选择器。

9.一种存储器件，其特征在于，包括：如权利要求1-8任一项所述的存储单元阵列外围电路，以及单元阵列。

Images