CN102750984B - 非易失性半导体器件 - Google Patents

Abstract

一种非易失性存储器器件包括：多个全局字线；电压泵，配置为生成具有不同电压电平的多个电压；控制单元，配置为响应于输入行地址而将多个全局字线划分成第一组和第二组，并生成控制信号；第一选择单元，配置为输出要施加到第一组的全局字线的至少两个不同电压；第二选择单元，配置为输出要施加到第二组的全局字线的电压；以及第三选择单元，配置为向第一组的全局字线施加第一选择单元的输出电压并向第二组的全局字线施加第二选择单元的输出电压。

Description

非易失性半导体器件

相关申请的交叉引用

本申请要求于2011年4月21日提交的韩国专利申请No.10-2011-0037185的优先权，其全部内容通过引用合并于此。

技术领域

本发明示例性实施例涉及一种非易失性半导体器件，并且更特别地涉及一种用于控制非易失性半导体器件中的全局字线的电路。

背景技术

根据在不供电时是否保持数据，半导体存储器器件被分类为易失性存储器和非易失性存储器。诸如快闪存储器之类的非易失性存储器能够自由地记录和删除数据并在不供电的情况下保持所存储的数据。具体而言，由于NAND快闪存储器具有高集成度，所以NAND快闪存储器已经广泛使用于各种应用领域中用于高容量数据存储。

在这样的非易失性存储器中，为了改变先前编程的数据，需要关于指定单位的存储器单元执行电擦除和重新编程过程，这与诸如动态随机访问存储器(DRAM)之类的易失性存储器不同。更具体而言，为了对初始化状态中的存储器单元中的数据进行编程并且然后改变该数据，可以通过电擦除操作对包括所选存储器单元的指定数目的存储器单元进行重新初始化，并且随后可以利用改变的内容对所选存储器单元进行重新编程。一般而言，执行电擦除的存储器单元的单位称为块，并且执行数据记录或更具体而言执行编程的存储器单元的单位称为页。这里，“页”指连接到一个字线的一组存储器单元，并且一个块包括多个(例如64或128个)页。

图1A是示出NAND快闪存储器器件的存储器单元阵列的一部分的示图。

参照图1A，NAND快闪存储器的单元阵列包括多个单元串100和110，单元串100包括在漏极选择晶体管101与源极选择晶体管103之间彼此串联连接的多个存储器单元，单元串110包括在漏极选择晶体管111与源极选择晶体管113之间彼此串联连接的多个存储器单元。漏极选择晶体管101和111以及源极选择晶体管103和113分别连接到漏极选择线DSL和源极选择线SSL，并且单元串100和110中的存储器单元通过多个字线WL<0>至WL<n>彼此连接。单元串100和110通过漏极选择晶体管101和111选择性地连接到位线BL，并通过源极选择晶体管103和113选择性地连接到公共源极线CSL，所述公共源极线CSL连接到接地电压端子。连接到位线BL的单元串100和110与公共源极线CSL并联连接，由此形成一个存储器单元块。

为了执行NAND快闪存储器器件中的编程、读取和擦除操作，针对每个操作施加适合的偏置电压给所选字线。例如，在编程操作中，向通过输入行地址选择的字线施加编程电压(例如10V或更大)，并向其余字线施加通过电压(pass voltage)(例如10V或更小)。同时，随着存储器器件的容量和集成度增加，为了减少对相近字线或位线(或连接到位线的存储器单元)的干扰现象，将不同电压电平的通过电压施加到在编程操作中所选字线的指定距离内的字线。通过电压的施加将称为“升压选项(boosting option)”。

图1B是示出编程操作中向图1A的字线施加的电压的示图。

参照图1B，向编程操作中通过输入行地址A选择的字线WL<A>施加编程电压VPGM，并根据与所选字线WL<A>的距离向字线WL<A+3>至WL<A+1>以及WL<A-1>至WL<A-3>施加不同电压VBST1、VBST2和VBST3，因为上述升压选项施加到这些字线。另一方面，向其余字线WL<n>至WL<A+4>以及WL<A-4>至WL<0>施加通过电压VPASS。

由于NAND快闪存储器的字线的数目可以为每一块32至128个(逐渐增加)，并且一个NAND快闪存储器包括1000个或更多个的块，所以字线的总数最少为32,000个或更多。为了选择32,000个或更多个字线中的一个并直接向所选字线施加偏置电压，需要对应于总数为32,000＊(要生成的电压的数目)的开关，这使得芯片的配置困难。

为了解决这样的问题，使用全局字线(GWL)。在NAND快闪存储器中，在一个块操作的同时，其它块不操作。在这一点上，使用两级配置机制，其中生成全局字线作为在一个块中提供的字线的样本集合，首先向全局字线施加用于每个操作的电压，并且随后传送给每个块中的字线。

图2是示出根据传统技术的NAND快闪存储器器件的字线控制电路的示图，图3和图4是示出图2的行选择单元105的详细示图。

参照图2至图4，传统NAND快闪存储器器件包括全局字线GWL<0:127>、电压泵101、行译码器单元103、行选择单元105、块译码器单元107、块选择单元109和单元阵列区域111。单元阵列区域111包括多个存储器块BLOCK_0至BLOCK_n，并且假设一个块中的字线的数目为128。因而，全局字线GWL<0:127>的数目也为128。

电压泵101生成用于在编程和读取操作等中向字线施加不同电平的电压的多个电压V<0:7>。假设由电压泵101生成的不同电压的数目为8。

行译码器单元103针对每个操作接收行地址RADD，并且生成控制信号SWCTRL3<0:127>用于向通过行地址RADD所选的字线、采用升压操作的字线以及其余字线施加不同的电压。

参照图3，选择单元105可以包括多个开关单元SW0至SW127，用于选择由电压泵101生成的电压V<0:7>中的一个并将所选的电压施加到全局字线GWL<0>至GWL<127>。具体而言，开关单元SW0至SW127响应于由行译码器单元103生成的控制信号SWCTRL<0>至SWCTRL<127>而选择八个电压V<0>至V<7>中的一个，并将所选电压施加到全局字线GWL<0>至GWL<127>，所述全局字线GWL<0>至GWL<127>分别连接到开关单元SW0至SW127。因而，每个开关单元包括八个开关，并且控制每个开关单元的控制信号(例如，输入到开关单元SW0的控制信号SWCTRL<0>)由3比特或更多比特表示。

块译码器单元107接收块地址BLADD，并生成块控制信号BLCTRL<0:n>用于选择对应于块地址BLADD的块，而块选择单元109响应于块控制信号BLCTRL<0:n>而将对应于输入块地址BLADD的块连接到全局字线GWL<0>至GWL<127>。以此方式，将施加到全局字线GWL<0>至GWL<127>的电压传送到所选块中的字线。

然而，参照图4，连接到一个全局字线GWL<0>的一个开关单元SW0包括选择八个不同电压V<0>至V<7>中的一个的八个开关。因此，连接到128个全局字线GWL<0:127>的128个开关单元SW0至SW127包括1024(＝128＊8)个开关，并且实现384(＝128＊3)比特的控制信号来控制这些开关。开关的数目随着一个块中字线数目的增加或者偏置电压数目的增加而增加。此外，如果开关的数目增加，由于用于控制开关的控制信号的数目也增加，所以它们占据存储器器件中的较大面积，因为存储器器件高度集成有高容量。

发明内容

本发明实施例涉及一种能够通过减少用于选择性地施加多个电压给全局字线而包括的开关的数目来减少整体电路面积的非易失性半导体器件。

根据本发明的实施例，一种非易失性存储器器件包括：多个全局字线；电压泵，配置为生成具有不同电压电平的多个电压；控制单元，配置为响应于输入行地址而将多个全局字线划分成第一组和第二组，并生成至少第一控制信号、第二控制信号和第三控制信号用于施加对应于第一组和第二组的电压；第一选择单元，配置为响应于第一控制信号而输出由电压泵生成的多个电压中的、要施加到第一组的全局字线的至少两个不同电压；第二选择单元，配置为响应于第二控制信号而输出由电压泵生成的多个电压中的、要施加到第二组的全局字线的电压；以及第三选择单元，配置为响应于第三控制信号而向第一组的全局字线施加第一选择单元的输出电压并向第二组的全局字线施加第二选择单元的输出电压。

控制单元可以将与对应于输入行地址的全局字线在一定距离内间隔开的多个全局字线的全局字线设置为第一组，并将其余全局字线设置为第二组。

根据本发明的实施例，一种非易失性存储器器件包括：电压泵，配置为生成具有不同电压电平的多个电压；N个第一开关单元，配置为响应于输入行地址而选择电压泵所生成的多个电压中的一个并将所选电压作为第一组电压输出；第二开关单元，配置为选择电压泵所生成的多个电压中的一个并将所选电压作为第二组电压输出；多个开关组，分别包括N个第三开关单元；以及多个全局字线，分别连接到第三开关单元，其中多个开关组的每个开关组中包括的N个第三开关单元分别对应于N个第一开关单元，响应于输入行地址而选择第一组电压或第二组电压，并将所选电压施加到所连接的全局字线。

根据本发明的实施例，一种非易失性存储器器件包括：多个全局字线；控制单元，配置为响应于输入行地址而生成第一至第三控制信号；第一选择单元，配置为响应于第一控制信号而选择不同电平的多个电压中的一个或更多个电压并将所选电压传送到一个或更多个第一线；第二选择信号，配置为响应于第二控制信号而选择多个电压中的一个电压；以及第三选择单元，配置为响应于第三控制信号而选择多个全局字线中的一个或更多个全局字线，并向除了所选一个或更多个全局字线以外的全局字线传送一个或更多个第一线的电压和传送第二线的电压。

附图说明

图1A是示出NAND快闪存储器器件的存储器单元阵列的一部分的示图。

图1B是示出编程操作中向图1A的字线施加的电压的示图。

图2是示出根据传统技术的NAND快闪存储器器件的字线控制电路的示图。

图3和图4是示出图2的行选择单元105的具体示图。

图5是根据本发明的一个实施例的非易失性半导体器件的配置示图。

图6是示出图5的第一选择单元505和第二选择单元507的详细配置示图。

图7是示出图5的第三选择单元509的详细配置示图。

图8是示出根据本发明的非易失性半导体器件的编程操作中的全局字线的电压切换操作的示图。

具体实施方式

下面将参照附图更详细地描述根据本发明的示例性实施例。然而，本发明可以以不同形式实施并且不应被解释为限于这里阐述的实施例。确切地说，提供这些实施例使得本公开是清楚和完整的，并且将向本领域技术人员全面地传达本发明的范围。在本说明书中，相同的附图标记在本发明各个附图和实施例中表示相同的部分。

图5是根据本发明实施例的非易失性半导体器件的配置示图。

参照图5，根据本发明实施例的非易失性半导体器件包括多个全局字线GWL<0:127>、配置为生成处于不同电压电平的多个电压V<0:7>的电压泵501、控制单元503、第一选择单元505、第二选择单元507和第三选择单元509。控制单元503配置为响应于输入行地址RADD而将多个全局字线GWL<0:127>划分成第一组和第二组，并生成施加对应于这些组的电压的控制信号SWCTRL1<0:15>、SWCTRL2和SWCTRL3<0:127>。第一选择单元505配置为响应于控制信号SWCTRL1<0:15>来输出由电压泵501生成的多个电压V<0:7>中的、要施加到第一组的全局字线(以下称为第一组全局字线)的两个或更多个不同电压。第二选择单元507配置为响应于控制信号SWCTRL2来输出多个电压V<0:7>中的、要施加到第二组的全局字线(以下称为第二组全局字线)的一个电压。第三选择单元509配置为响应于控制信号SWCTRL3<0:127>来将第一选择单元505的输出电压施加给第一组全局字线并将第二选择单元507的输出电压施加给第二组全局字线。

此外，根据本实施例的非易失性半导体器件可以进一步包括块译码器单元107、块选择单元109和单元阵列区域111。块译码器单元107配置为接收块地址BLADD并生成选择对应于块地址BLADD的块的块控制信号BLCTRL<0:n>。块选择单元109配置为响应于块控制信号BLCTRL<0:n>而将对应于输入块地址BLADD的块连接到全局字线GWL<0>至GWL<127>。单元阵列区域111包括多个块BLOCK_0至BLOCK_n。

这里，假设一个块中的字线的数目为128。因而，全局字线GWL<0:127>的数目也为128。此外，假设电压泵501生成处于不同电压电平的八个电压V<0:7>。然而，每一个块的字线数目以及由电压泵501生成的电压的数目可以根据不同设计而改变。

根据用于向全局字线GWL<0:127>施加电压的传统方法(参照图2)，由输入行地址RADD选择的字线、与采用升压选项的字线相邻的字线以及其余字线是利用同一开关结构控制的。更具体而言，由于选择性地施加由电压泵101生成的八个不同电压中的一个电压的八个开关成集合地分别连接到所有全局字线GWL<0:127>，所以如上所述包括大量开关和用于控制这些开关的控制信号。

然而，在本发明中，在电压泵501与全局字线GWL<0:127>之间提供两级开关结构，从而减少开关总数。具体地，借助于第一选择单元505和第二选择单元507，所有全局字线GWL<0:127>分类为包括由输入行地址RADD选择的字线和采用升压选项的字线并接收不同电压的第一组以及不采用升压选项并接收相同电压的第二组。第三选择单元509直接连接到全局字线GWL<0:127>，以向第一组全局字线施加从第一选择单元505输出的多个电压，而向第二组全局字线施加从第二选择单元507输出的电压。

图6是示出图5的第一选择单元505和第二选择单元507的详细配置示图，并且图7是示出图5的第三选择单元509的详细配置示图。参照图6和图7，将具体描述上述两级开关结构。

参照图6和图7，第一选择单元505包括向第一组全局字线提供电压的多个第一开关单元SW1_0至SW1_15，并且第二选择单元507包括向第二组全局字线提供电压的第二开关单元SW2。第三选择单元509包括连接到全局字线GWL<0:127>的多个第三开关单元SW3_0至SW3_127以选择性地向全局字线GWL<0:127>施加第一开关单元SW1_0至SW1_15的输出电压中的一个或者第二开关单元SW2的输出电压。

这里，假设在所有128个全局字线GWL<0:127>中，属于第一组的全局字线的数目为16，其余112个全局字线属于第二组。因而，第一选择单元505包括输出将要施加到第一组全局字线的电压的16个第一开关单元SW1_0至SW1_15，并且所述开关单元的输出电压通过16个选择电压线PSL<0>至PSL<15>传送到第三选择单元509。然而，第一组的字线的数目和第一选择单元505中的开关单元的数目可以根据不同设计而改变。

同一电压施加到其余112个第二组全局字线，并且从第二开关单元SW2输出的电压通过非选择电压线PUL传送到第三选择单元509。

控制单元503响应于输入行地址RADD而生成施加到第一选择单元505的控制信号SWCTRL1<0:15>以及施加到第二选择单元507的控制信号SWCTRL2。

第一选择单元505中的多个第一开关单元SW1_0至SW1_15和第二选择单元507中的第二开关单元SW2接收由电压泵501生成的八个不同电压V<0>至V<7>，并且第一开关单元SW1_0至SW1_15分别响应于控制信号SWCTRL1<0>至SWCTRL1<15>而选择八个电压V<0>至V<7>中的一个以将所选电压输出给选择电压线PSL<0>至PSL<15>，并且第二开关单元SW2响应于控制信号SWCTRL2而选择八个电压V<0>至V<7>中的一个以将所选电压输出给非选择电压线PUL。

参照图6，第一开关单元SW1_0至SW1_15和第二开关单元SW2可以分别包括八个开关，并且输入到每个开关单元的控制信号(例如，输入到开关单元SW1_0的控制信号SWCTRL1<0>)可以最少由3比特表示以控制八个开关。将参照图8具体描述使用控制信号SWCTRL1<0>至SWCTRL1<15>和SWCTRL2的对第一开关单元SW1_0至SW1_15和第二开关单元SW2的控制方法。

参照图7，第三选择单元509包括分别连接到128个全局字线GWL<0:127>的128个第三开关单元SW3_0至SW3_127。128个第三开关单元SW3_0至SW3_127分类为八个开关组701至708，并且这八个开关组701至708中的每一个包括16个第三开关单元SW3_0至SW3_15、SW3_16至SW3_31和SW31_12至SW3_127。八个开关组701至708的每一个中的16个第三开关单元SW3_0至SW3_15、SW3_16至SW3_31和SW31_12至SW3_127以一对一的方式对应于第一选择单元505的16个第一开关单元SW1_0至SW1_15。

具体地，第一选择单元505的第一开关单元SW1_0的输出电压通过第一选择电压线PSL<0>输入到开关组701至708的第三开关单元SW3_0、SW3_16、......、SW3_112，并且第一选择单元505的第一开关单元SW1_1的输出电压通过第二选择电压线PSL<1>输入到开关组701至708的第三开关单元SW3_1、SW3_17、......、SW3_113。更具体而言，选择电压线PSL<0>连接到开关单元SW3_0、SW3_16、SW3_32、......、SW3_112，选择电压线PSL<1>连接到开关单元SW3_1、SW3_17、SW3_33、......、SW3_113，并且选择电压线PSL<2>连接到开关单元SW3_2、SW3_18、SW3_34、......、SW3_114(选择电压线PSL<3>至PSL<15>以相同方式连接)。选择单元505和509以如下方式彼此连接，这种方式使得第一选择单元505以一对一的方式与第三选择单元509的开关组701至708匹配。

第二选择单元507的输出电压通过非选择电压线PUL共同输入到128个第三开关单元SW3_0至SW3_127。因而，第三开关单元SW3_0至SW3_127每个接收两个电压：第一选择单元505的输出电压中的一个和第二选择单元507的输出电压。

下面将描述第三选择单元509的控制方法。控制单元503响应于输入行地址RADD生成控制信号SWCTRL3<0>至SWCTRL3<127>并将控制信号SWCTRL3<0>至SWCTRL3<127>输入到第三开关单元SW3_0至SW3_127。控制信号SWCTRL3<0>至SWCTRL3<127>中的每一个可以为具有逻辑“高”或“低”值的1比特信号。

第三开关单元SW3_0至SW3_127响应于控制信号SWCTRL3<0:127>选择两个输入电压中的一个并将所选电压施加到与第三开关单元SW3_0至SW3_127连接的全局字线GWL<0:127>。第三开关单元SW3_0至SW3_127在施加的控制信号SWCTRL3<0>至SWCTRL3<127>具有“高”值时选择第一选择单元505的输出电压，并且第三开关单元SW3_0至SW3_127在施加的控制信号SWCTRL3<0>至SWCTRL3<127>具有“低”值时选择第二选择单元507的输出电压。将所选的输出电压施加到用于每个第三开关单元SW3_0至SW3_127的全局字线GWL<0:127>。

例如，当通过输入行地址RADD选择的全局字线为GWL<10>时，施加到与在离全局字线GWL<10>指定距离内的16个全局字线GWL<3>至GWL<18>连接的16个第三开关单元SW3_3至SW3_18的控制信号SWCTRL3<3>至SWCTRL3<18>可以具有“高”值，并且其余控制信号SWCTRL3<0>至SWCTRL3<2>、SWCTRL3<19>至SWCTRL3<127>可以具有“低”值。以下将参照图8更具体地描述第三选择单元509的控制操作。

图8是示出根据本发明的非易失性半导体器件的编程操作中全局字线的电压切换操作的示图。

参照图8，当由输入行地址RADD选择的全局字线为GWL<7>时，将全局字线GWL<0>至GWL<15>作为第一组分别连接到选择电压线PSL<0>至PSL<15>，并且将其余全局字线GWL<16>至GWL<127>作为第二组连接到非选择电压线PUL。

这时，控制施加到第一开关单元SW1_0至SW1_15的控制信号SWCTRL1<0>至SWCTRL1<15>，使得控制信号SWCTRL1<7>选择编程电压VPGM(例如，V<0>)，控制信号SWCTRL1<5>、SWCTRL1<6>、SWCTRL1<8>和SWCTRL1<9>选择第一升压电压VBST1(例如，V<1>)，控制信号SWCTRL1<2>、SWCTRL1<3>、SWCTRL1<4>、SWCTRL1<10>、SWCTRL1<11>和SWCTRL1<12>选择第二升压电压VBST2(例如，V<2>)，并且控制信号SWCTRL1<0>、SWCTRL1<1>、SWCTRL1<13>、SWCTRL1<14>和SWCTRL1<15>选择第三升压电压VBST3(例如，V<3>)。控制施加到第二开关单元SW2的控制信号SWCTRL2以选择通过电压VPASS(例如，V<4>)。控制施加到第三开关单元SW3_0至SW3_127的控制信号SWCTRL3<0>至SWCTRL3<127>，使得控制信号SWCTRL3<0>至SWCTRL3<15>选择第一开关单元SW1_0至SW1_15的输出电压PSL<0>至PSL<15>，并且控制信号SWCTRL3<16>至SWCTRL3<127>选择第二开关单元SW2的输出电压PUL。因而，将选择电压线PSL<0>至PSL<15>的电压分别施加到全局字线GWL<0>至GWL<15>，并且将非选择电压线PUL的电压施加到全局字线GWL<16>至GWL<127>。

当通过输入行地址RADD选择的全局字线为GWL<8>时，将全局字线GWL<1>至GWL<16>作为第一组分别连接到选择电压线PSL<1>至PSL<15>和PSL<0>，并且将其余全局字线GWL<0>和GWL<17>至GWL<127>作为第二组连接到非选择电压线PUL。

这时，控制施加到第一开关单元SW1_0至SW1_15的控制信号SWCTRL1<0>至SWCTRL1<15>，使得控制信号SWCTRL1<8>选择编程电压VPGM(例如，V<0>)，控制信号SWCTRL1<6>、SWCTRL1<7>、SWCTRL1<9>和SWCTRL1<10>选择第一升压电压VBST1(例如，V<1>)，控制信号SWCTRL1<3>、SWCTRL1<4>、SWCTRL1<5>、SWCTRL1<11>、SWCTRL1<12>和SWCTRL1<13>选择第二升压电压VBST2(例如，V<2>)，并且控制信号SWCTRL1<1>、SWCTRL1<2>、SWCTRL1<14>、SWCTRL1<15>和SWCTRL1<0>选择第三升压电压VBST3(例如，V<3>)。控制施加到第二开关单元SW2的控制信号SWCTRL2以选择通过电压VPASS(例如，V<4>)。控制施加到第三开关单元SW3_0至SW3_127的控制信号SWCTRL3<0>至SWCTRL3<127>，使得控制信号SWCTRL3<1>至SWCTRL3<16>和SW1_0依次选择第一开关单元SW1_0至SW1_15的输出电压PSL<0>至PSL<15>和PSL<0>，并且控制信号SWCTRL3<0>和SWCTRL3<17>至SWCTRL3<127>选择第二开关单元SW2的输出电压PUL。因而，将选择电压线PSL<1>至PSL<15>和PSL<0>的电压依次施加到全局字线GWL<1>至GWL<16>，并且将非选择电压线PUL的电压施加到全局字线GWL<0>和GWL<17>至GWL<127>。

当通过输入行地址RADD选择的全局字线为GWL<9>时，将全局字线GWL<2>至GWL<17>作为第一组依次连接到选择电压线PSL<2>至PSL<15>、PSL<0>和PSL<1>，并且将其余全局字线GWL<0>、GWL<1>和GWL<18>至GWL<127>作为第二组连接到非选择电压线PUL。

这时，控制施加到第一开关单元SW1_0至SW1_15的控制信号SWCTRL1<0>至SWCTRL1<15>，使得控制信号SWCTRL1<9>选择编程电压VPGM(例如，V<0>)，控制信号SWCTRL1<7>、SWCTRL1<8>、SWCTRL1<10>和SWCTRL1<11>选择第一升压电压VBST1(例如，V<1>)，控制信号SWCTRL1<4>、SWCTRL1<5>、SWCTRL1<6>、SWCTRL1<12>、SWCTRL1<13>和SWCTRL1<14>选择第二升压电压VBST2(例如，V<2>)，并且控制信号SWCTRL1<2>、SWCTRL1<3>、SWCTRL1<15>、SWCTRL1<0>和SWCTRL1<1>选择第三升压电压VBST3(例如，V<3>)。控制施加到第二开关单元SW2的控制信号SWCTRL2以选择通过电压VPASS(例如，V<4>)。控制施加到第三开关单元SW3_0至SW3_127的控制信号SWCTRL3<0>至SWCTRL3<127>，使得控制信号SWCTRL3<2>至SWCTRL3<17>依次选择第一开关单元SW1_2至SW1_15、SW1_0和SW1_1的输出电压PSL<2>至PSL<15>、PSL<0>和PSL<1>，并且控制信号SWCTRL3<0>、SWCTRL3<1>和SWCTRL3<18>至SWCTRL3<127>选择第二开关单元SW2的输出电压PUL。因而，将选择电压线PSL<2>至PSL<15>、PSL<0>和PSL<1>的电压依次施加到全局字线GWL<2>至GWL<17>，并且将非选择电压线PUL的电压施加到全局字线GWL<0>、GWL<1>和GWL<18>至GWL<127>。

由此，可以以如下方式实现上述两级开关结构，这种方式使得只要输入行地址RADD增加1，接收第一选择单元505的输出电压PSL<0>至PSL<15>的全局字线都一个接一个地从顶部旋转到底部。

在这样的情况下，就包括在第一至第三选择单元505、507、509中的开关的总数而言，在第一至第三选择单元505、507、509中分别包括128个(16＊8)个开关、8个(1＊8)开关、256个(128＊2)开关，更具体而言，只包括总共392个开关。此外，就用于控制开关的控制信号的总比特数而言，在第一至第三选择单元505、507、509中分别包括48(16＊3)比特、3(1＊3)比特、128(128＊1)比特，更具体而言，只包括总共179比特。

因此，与传统技术(参照图2至图4，包括总共1024个开关和总共384比特)相比较，由于同一功能可以使用明显减少数目的开关和控制信号来实现，所以可以降低非易失性存储器器件的面积和复杂度。

向回参照图5至图7，描述根据本发明另一个实施例的非易失性存储器器件。

参照图5，非易失性存储器器件包括多个全局字线GWL<0:127>、控制单元503、第一选择单元505、第二选择单元507、第三选择单元509和电压泵501。控制单元503响应于输入行地址RADD生成第一至第三控制信号SWCTRL1<0:15>、SWCTRL2和SWCTRL3<0:127>。第一选择单元505响应于第一控制信号SWCTRL1<0:15>而选择具有不同电平的多个电压V<0:7>中的一个或更多个电压，并将所选电压传送到一个或更多个第一线PSL<0:15>。第二选择单元507响应于第二控制信号SWCTRL2而选择多个电压V<0:7>中的一个电压并将所选电压传送到第二线PUL。第三选择单元509响应于第三控制信号SWCTRL3<0:127>而选择多个全局字线GWL<0:127>中的一个或更多个全局字线并传送一个或更多个第一线PSL<0:15>的电压，并且向除了所选一个或更多个全局字线以外的全局字线传送第二线PUL的电压。电压泵501生成多个电压V<0:7>。这里，第一线PSL<0:15>对应于前述的选择电压线PSL<0:15>，并且第二线PUL对应于前述非选择电压线PUL。

另外，根据本发明实施例的非易失性存储器器件可以进一步包括块译码器单元107、块选择单元109和单元阵列区域111。块译码器单元107配置为接收块地址BLADD并生成块控制信号BLCTRL<0:n>，所述块控制信号BLCTRL<0:n>选择对应于块地址BLADD的块。块选择单元109配置为响应于块控制信号BLCTRL<0:n>而将对应于输入块地址BLADD的块连接到全局字线GWL<0>至GWL<127>。单元阵列区域111包括多个块BLOCK_0至BLOCK_n。

这里，假设一个块中的字线的数目为128。因而，全局字线GWL<0:127>的数目也为128。另外，假设电压泵501生成处于不同电压电平的八个电压V<0:7>。然而，每一个块的字线数目以及由电压泵501生成的电压的数目可以根据不同设计而改变。

在本发明的该实施例中，在电压泵501与全局字线GWL<0:127>之间提供两级开关结构以减少开关总数。更具体而言，多个全局字线GWL<0:127>中的由输入行地址RADD选择的字线和升压选项施加到一个或更多个第一线PSL<0:15>，并且第一选择单元505传送将要施加到不同电压电平的全局字线的一个或更多个电压。第二选择单元507传送将要施加到具有相同电压的全局字线的一个电压，因为在多个全局字线GWL<0:127>中没有向第二线PUL施加升压选项。

随后，第三选择单元509选择对其施加了对应于输入行地址RADD的全局字线和升压选项的一个或更多个全局字线并传送一个或更多个第一线PSL<0:15>的电压，并且向除了所选一个或更多个全局字线以外的全局字线传送第二线PUL的电压。

由于对其施加了升压选项的一个或更多个全局字线是与由输入行地址RADD指定的全局字线最靠近的全局字线，所以第三选择单元509可以选择由输入行地址RADD指定的全局字线和作为由输入行地址RADD指定的全局字线的全局字线。

第一选择单元505包括分别对应于一个或更多个第一线PSL<0:15>的一个或更多个第一开关单元SW1_0至SW1_15，并且第二选择单元507包括用于选择多个电压V<0:7>中的一个电压并将其传送到第二线PUL的第二开关单元SW2。第三选择单元509包括分别对应于多个全局字线GWL<0:127>的多个第三开关单元SW3_0至SW3_127。

这里，假设128个全局字线GWL<0:127>中的由第三选择单元509选择的全局字线的数目为16，并且其余116个为未选择的全局字线。因此，第一选择单元505包括分别对应于16个第一线PSL<0:15>的16个第一开关单元SW1_0至SW1_15，该16个第一线PSL<0:15>用于分别传送将要施加到由第三选择单元509选择的16个全局字线的电压。第三选择单元509向在全局字线GWL<0:127>中选择的16个全局字线传送该16个第一线PSL<0:15>的电压。这里，由第三选择单元509选择的全局字线的数目以及第一选择单元505内部的开关单元的数目可以根据设计而不同。将相同电压施加到未由第三选择单元509选择的其它112个全局字线，并且要施加到该112个全局字线的电压由第二开关单元SW2选择并通过第二线PUL传送到第三选择单元509。

由第三选择单元509选择的全局字线是采用由输入行地址RADD选择的字线和升压选项并且具有不同电压的全局字线，并且未被选择的全局字线是未采用升压选项和具有相同电压的全局字线。

控制单元503响应于输入行地址RADD而生成要施加到第一选择单元505的第一控制信号SWCTRL1<0:15>、要施加到第二选择单元507的第二控制信号SWCTRL2以及要施加到第三选择单元509的第三控制信号SWCTRL3<0:127>。

包括在第一选择单元505中的一个或更多个第一开关单元SW1_0至SW1_15中的每一个响应于第一控制信号SWCTRL1<0:15>来选择在电压泵501中生成的8个不同电压V<0:7>中的一个电压并将其传送到与之对应的第一线。这里，由第一开关单元选择的电压是基于在与之对应的第一线与将向输入行地址RADD指定的全局字线传送电压的第一线之间的距离来确定的。

更具体而言，一个或更多个第一开关单元SW1_0至SW1_15中的每一个基于一个或更多个第一线PSL<0:15>中与之对应的第一线与要向输入行地址RADD指定的全局字线传送电压的第一线之间的距离来选择编程电压VPGM和一个或更多个升压电压VBST1至VBST3中的一个，并将其传送到与之对应的第一线。

例如，参照图8，当基于行地址RADD选择全局字线GWL<7>(参见801)时，由第一开关单元选择的电压根据向全局字线GWL<7>传送电压的第一线的距离(即，第一线PSL<7>与对应于每个第一开关单元的第一线之间的距离)而变得不同。第一开关单元SW1_5、SW1_6、SW1_8和SW1_9选择第一升压电压VBST1，例如V<1>，第一开关单元SW1_2、SW1_3、SW1_4、SW10、SW1_11和SW1_12选择第二升压电压VBST2，例如V<2>，第一开关单元SW1_0、SW1_1、SW1_13、SW14和SW1_15选择第三升压电压VBST3，例如V<3>，并将它们传送到对应的第一线。

第二开关单元SW2响应于第二控制信号SWCTRL2而选择在电压泵501中生成的8个不同电压V<0:7>中的一个电压并将其传送到第二线PUL。这里，由第二开关单元SW2选择的电压是要共同施加到全局字线GWL<0:127>中的除了通过一个或更多个第一线PSL<0:15>接收电压的一个或更多个全局字线以外的全局字线的电压。例如，第二开关单元SW2选择通过电压VPASS并将通过电压VPASS传送到第二线PUL。

这里，如图6所示，第一开关单元SW1_0至SW1_15和第二开关单元SW2各自包括8个开关，并且输入到每个开关单元的控制信号(例如，输入到第一开关单元SW1_0的控制信号SWCTRL1<0>)可以由至少3比特形成以控制8个开关。基于第一和第二控制信号SWCTRL1<0:15>和SWCTRL2用于控制第一开关单元SW1_0至SW1_15和第二开关单元SW2的方法与参照图8所述的相同。

第三选择单元509包括分别与128个全局字线GWL<0:127>耦合的128个第三开关单元SW3_0至SW3_127。该128个第三开关单元SW3_0至SW3_127划分成8个开关组701至708，并且该8个开关组701至708中的每一个包括16个第三开关单元SW3_0至SW3_15、SW3_16至SW3_31、......、SW3_112至SW3_127。8个开关组701至708的每一个内部的16个第三开关单元SW3_0至SW3_15、SW3_16至SW3_31、......、SW3_112至SW3_127一对一地对应于第一选择单元505的16个第一开关单元SW1_0至SW1_15。

具体而言，第一选择单元505的第一个第一开关单元SW1_0的输出电压通过第一选择电压线PSL<0>输入到8个开关组701至708中的每一个的第一个第三开关单元SW3_0、SW3_16、......、SW3_112，并且第一选择单元505的第二个第一开关单元SW1_1的输出电压通过第二选择电压线PSL<1>输入到8个开关组701至708中的每一个的第二个第三开关单元SW3_1、SW3_17、......、SW3_113。简而言之，第一选择电压线PSL<0>与第三开关单元SW3_0、SW3_16、......、SW3_112耦接；第二选择电压线PSL<1>与第三开关单元SW3_1、SW3_17、......、SW3_113耦接；以及第三选择电压线PSL<2>与第三开关单元SW3_2、SW3_18、......、SW3_114耦接，并且第一选择单元505和第三选择单元509以如下方式耦接，这种方式使得第一选择单元505的第一开关单元与第三选择单元509的开关组701至708一对一地匹配。这里，第四至第十六个第三选择电压线PSL<2>至PSL<15>以相同方式与第三开关单元耦接。

第二选择单元507的输出电压通过第二线PUL共同输入到128个第三开关单元SW3_0至SW3_127。因此，第三开关单元SW3_0至SW3_127接收两个电压：一个是一个或更多个第一线PSL<0:15>中的与之对应的第一线的电压，另一个是第二线PUL的电压。

就第三选择单元509的控制方法而言，控制单元503响应于输入行地址RADD而生成分别输入到128个第三开关单元SW3_0至SW3_127的第三控制信号SWCTRL3<0:127>。这里，第三控制信号SWCTRL3<0:127>的每一个可以为具有逻辑高或低电平值的一比特信号。

第三开关单元SW3_0至SW3_127响应于第三控制信号SWCTRL3<0:127>而选择对之输入的两个电压之间的一个并将其施加到与之对应的全局字线GWL<0:127>。这里，第三开关单元SW3_0至SW3_127在施加的第三控制信号SWCTRL3<0:127>处于逻辑高电平时可以选择与之对应的第一线的电压，或者第三开关单元SW3_0至SW3_127在施加的第三控制信号SWCTRL3<0:127>处于逻辑低电平时可以选择第二线的电压，并且将所选电压施加到与之对应的全局字线GWL<0:127>。

例如，当通过输入行地址RADD选择全局字线GWL<10>时，施加到与在离全局字线GWL<10>预定距离内的16个全局字线GWL<3>至GWL<18>耦接的16个第三开关单元SW3_3至SW3_18的第三控制信号SWCTRL3<3>至SWCTRL3<18>可以具有逻辑高电平值，并且其它第三控制信号SWCTRL3<0>至SWCTRL3<2>和SWCTRL3<19>至SWCTRL3<127>可以具有逻辑低电平值。具体控制操作与参照图8所述的相同。

根据本发明，在电压泵与全局字线之间提供两级开关结构以向全局字线选择性地施加多个电压。通过本发明的实施例，减少了针对整个电路所包含的开关的数目以及用于控制这些开关的控制信号的数目。因此，也减少了高度集成的非易失性存储器器件的整个面积和复杂度。

尽管已经关于具体实施例描述了本发明，但本领域技术人员将明白的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种非易失性存储器器件，包括：

多个全局字线；

电压泵，配置为生成具有不同电压电平的多个电压；

控制单元，配置为响应于输入行地址而将所述多个全局字线划分成第一组和第二组，并生成至少第一控制信号、第二控制信号和第三控制信号用于施加对应于所述第一组和所述第二组的电压；

第一选择单元，配置为响应于所述第一控制信号而输出由所述电压泵生成的所述多个电压中的、要施加到所述第一组的全局字线的至少两个不同电压；

第二选择单元，配置为响应于所述第二控制信号而输出由所述电压泵生成的所述多个电压中的、要施加到所述第二组的全局字线的电压；以及

第三选择单元，配置为响应于所述第三控制信号而向所述第一组的全局字线施加所述第一选择单元的输出电压并向所述第二组的全局字线施加所述第二选择单元的输出电压，

其中，所述第一组包括被施加升压选项的两个或更多个字线，所述第二组包括未被施加升压选项的两个或更多个字线。

2.根据权利要求1所述的非易失性存储器器件，其中，所述控制单元配置为将与对应于所述输入行地址的全局字线最靠近的所述多个全局字线中的全局字线和对应于所述输入行地址的全局字线设置为所述第一组，并将其余全局字线设置为所述第二组。

3.根据权利要求1所述的非易失性存储器器件，其中，所述第一组的全局字线包括与对应于所述输入行地址的全局字线相邻的多个全局字线以及与所述输入行地址对应的全局字线，所述第二组的全局字线包括除了所述第一组的全局字线以外的其余全局字线。

4.根据权利要求1所述的非易失性存储器器件，其中，所述第一选择单元包括：

多个第一开关单元，分别对应于所述第一组的全局字线，

其中，每个所述第一开关单元接收由所述电压泵生成的所述多个电压，并根据对应于每个第一开关单元的全局字线与由所述输入行地址选择的全局字线之间的距离选择和输出由所述电压泵生成的所述多个电压中的一个电压。

5.根据权利要求1所述的非易失性存储器器件，其中，所述第二选择单元包括：

第二开关单元，配置为接收由所述电压泵生成的所述多个电压，并选择和输出所述多个电压中的要共同提供给所述第二组的全局字线的一个电压。

6.根据权利要求4所述的非易失性存储器器件，其中，所述第三选择单元包括：

多个第三开关单元，分别连接到所述多个全局字线，

其中，每个所述第三开关单元接收所述第一选择单元的输出电压中的一个和所述第二选择单元的输出电压，并响应于所述第三控制信号而将两个输入电压中的一个施加到所连接的全局字线。

7.根据权利要求6所述的非易失性存储器器件，其中，所述第一选择单元中的所述第一开关单元的数目为N，所述第三选择单元包括多个开关组，所述多个开关组分别包括N个第三开关单元，并且每个开关组中的所述N个第三开关单元分别对应于所述N个第一开关单元。

8.根据权利要求1所述的非易失性存储器器件，其中，所述第一选择单元输出至少两个不同电压用于向与通过所述输入行地址选择的全局字线相邻的相邻字线施加通过电压。

9.一种非易失性存储器器件，包括：

电压泵，配置为生成具有不同电压电平的多个电压；

N个第一开关单元，配置为响应于输入行地址而选择由所述电压泵生成的所述多个电压中的一个并将所选电压作为第一组电压输出；

第二开关单元，配置为选择由所述电压泵生成的所述多个电压中的一个并将所选电压作为第二组电压输出；

多个开关组，分别包括N个第三开关单元；以及

多个全局字线，分别连接到所述第三开关单元，

其中，所述多个开关组的每个开关组中包括的所述N个第三开关单元分别对应于所述N个第一开关单元，响应于所述输入行地址而选择所述第一组电压或所述第二组电压，并将所选电压施加到所连接的全局字线。

10.根据权利要求9所述的非易失性存储器器件，其中，所述N个第一开关单元中的每一个接收由所述电压泵生成的所述多个电压，并根据对应于每个第一开关单元的全局字线与通过所述输入行地址选择的全局字线之间的距离来选择和输出由所述电压泵生成的所述多个电压中的一个。

11.根据权利要求9所述的非易失性存储器器件，其中，所述第二开关单元配置为接收由所述电压泵生成的所述多个电压，并配置为选择和输出所述多个电压中的要共同提供给第二组的全局字线的一个电压。

12.根据权利要求9所述的非易失性存储器器件，其中，与如下N个全局字线连接的N个第三开关单元选择所述第一组电压，并且其余第三开关单元选择所述第二组电压，所述N个全局字线是与通过所述输入行地址选择的全局字线最靠近的N-1个全局字线以及通过所述输入行地址选择的全局字线。

13.一种非易失性存储器器件，包括：

多个全局字线；

控制单元，配置为响应于输入行地址而生成第一控制信号、第二控制信号和第三控制信号；

第一选择单元，配置为响应于所述第一控制信号而选择不同电平的多个电压中的一个或更多个电压并将所选电压传送到一个或更多个第一线；

第二选择信号，配置为响应于所述第二控制信号而选择所述多个电压中的一个电压；以及

第三选择单元，配置为响应于所述第三控制信号而选择所述多个全局字线中的一个或更多个全局字线，向所选一个或更多个全局字线传送所述一个或更多个第一线的电压，并向除了所选一个或更多个全局字线以外的全局字线传送第二线的电压，

其中，所选一个或更多个全局字线被施加升压选项，以及除了所选一个或更多个全局字线以外的全局字线未被施加升压选项。

14.根据权利要求13所述的非易失性存储器器件，其中，所述第三选择单元选择对应于所述输入行地址的全局字线以及与对应于所述输入行地址的全局字线最靠近的全局字线。

15.根据权利要求13所述的非易失性存储器器件，其中，所述第一选择单元包括分别对应于所述一个或更多个第一线的一个或更多个第一开关单元，并且

所述一个或更多个第一开关单元的每一个根据与之对应的第一线与用于向所述输入行地址指定的全局字线传送电压的第一线之间的距离来选择所述多个电压中的一个电压并将所选电压传送到所述与之对应的第一线。

16.根据权利要求15所述的非易失性存储器器件，其中，所述第二选择单元包括第二开关单元，所述第二开关单元将所述多个电压中的一个电压选择到所述第二线，并且

由所述第二开关单元选择的所述电压共同施加到所述多个全局字线中的、除了通过所述一个或更多个第一线接收电压的所述一个或更多个全局字线以外的全局字线。

17.根据权利要求16所述的非易失性存储器器件，其中，所述第三选择单元包括分别对应于所述多个全局字线的多个第三开关单元，并且

每个所述第三开关单元响应于所述第三控制信号而将与之对应的第一线的电压或所述第二线的电压传送到与之对应的全局字线。

18.根据权利要求17所述的非易失性存储器器件，其中，当所述第一开关单元的数目为N时，所述第三开关单元划分成一个或更多个开关组，每个开关组包括N个第三开关单元，并且每个开关组中包括的所述N个第三开关单元分别对应于所述N个第一开关单元。

19.根据权利要求16所述的非易失性存储器器件，其中，所述多个电压包括编程电压、通过电压以及一个或更多个升压电压，并且所述一个或更多个第一开关单元中的每一个选择所述编程电压和所述一个或更多个升压电压中的一个并将所选电压传送到与之对应的第一线，所述第二开关单元选择所述通过电压并将所述通过电压传送到所述第二线。

20.根据权利要求13所述的非易失性存储器器件，还包括：

电压泵，配置为生成所述多个电压。