KR100780624B1 - 반도체 메모리 장치 및 그 구동방법 - Google Patents

반도체 메모리 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100780624B1
KR100780624B1 KR1020060059260A KR20060059260A KR100780624B1 KR 100780624 B1 KR100780624 B1 KR 100780624B1 KR 1020060059260 A KR1020060059260 A KR 1020060059260A KR 20060059260 A KR20060059260 A KR 20060059260A KR 100780624 B1 KR100780624 B1 KR 100780624B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
driving voltage
level
driving
Prior art date
Application number
KR1020060059260A
Other languages
English (en)
Inventor
김광현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059260A priority Critical patent/KR100780624B1/ko
Priority to US11/714,155 priority patent/US7593280B2/en
Application granted granted Critical
Publication of KR100780624B1 publication Critical patent/KR100780624B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Abstract

본 발명은 리프레쉬 구간중 가장 효과적으로 파워소모를 줄일 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 주변영역용 구동전압을 생성하여 출력하되, 예정된 파워소모 절약구간동안에는 예정된 전압레벨보다 낮은 전압레벨의 구동전압을 출력하기 위한 구동전압 생성부; 상기 구동전압의 전압레벨에 대응하는 제어신호를 제공하기 위한 감지제어부; 전달된 데이터 신호를 드라이빙 전압의 전압레벨로 드라이빙하기 위한 출력드라이버; 및 데이터가 실린 입력신호를 상기 구동전압의 전압레벨을 이용하여 전달신호로 변환하여 상기 출력드라이버로 전달하되, 상기 제어신호에 응답하여 상기 전달신호의 레벨을 상기 드라이빙 전압의 전압레벨로 변환하기 위한 데이터 전달부를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 주변영역, 코어전압, 레벨시프터.

Description

반도체 메모리 장치 및 그 구동방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD OF OPERATING THE SAME}
도1은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭구성도.
도2는 도1에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
도3은 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치의 블럭구성도.
도4는 도3에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
도5는 도3에 도시된 감지제어부를 나타내는 회로도.
도6은 도3에 도시된 데이터 전달부와 프리드라이버의 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 구동전압 생성부 200 : 감지제어부
300 : 데이터 전달부 400 : 출력드라이버
삭제
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 구동전압을 제공하는 회로에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하기 위한 데이터 저장영역과 데이터 저장영역에 저장된 데이터를 억세스하기 위한 주변영역과 입출력영역으로 구분된다. 데이터 저장영역은 각각이 하나의 데이터를 저장하는 단위셀이 다수 배치된다. 주변영역은 데이터 저장영역에 배치된 단위셀의 데이터를 효과적으로 억세스하기 위한 각종회로가 배치된다. 예를 들면, 단위셀의 데이터를 감지 및 증폭하기 위한 감지 증폭기, 감지 증폭된 데이터를 출력데이터를 데이터를 외부로 출력하기 위한 데이터 입/출력패드로 전달하기 위한 리드동작용 전달회로 및 외부에서 데이터 입/출력 패드를 통해 전달된 데이터를 지정된 단위셀로 전달하기 위한 라이트 동작용 전달회로등이 있다. 입출력영역은 반도체 메모리 장치와 외부와의 원활한 데이터 입출력과 외부에서 전달되는 어드레스를 원활하게 주변영역으로 전달하기 위한 데이터 입출력회로와 어드레스 입력회로가 배치되는 영역이다. 특히 데이터 입출력영역은 반도체 메모리 장치의 외부로 데이터를 효과적으로 전달하기 위해 드라이빙 능력이 내부의 다른 회로들 예를 들면 주변영역의 각종회로에 비해 상대적으로 큰 데이터 출력드라이버가 배치된다.
반도체 메모리 장치중에서 가장 널리 사용되고 있는 디램(Dynamic Random Access Memory, DRAM)은 하나의 모스트랜지스터와 캐패시터를 하나의 셀로 구성하고 있다. 보다 많은 데이터를 저장하기 위해서, 데이터 저장영역의 단위셀을 구성 하는 모스트랜지스터는 최대한 작은 사이즈로 제조하고 있고, 주변영역에 배치되는 각종 회로를 구성하는 모스트랜지스터는 보다 빠르게 데이터를 전달할 수 있도록 제조된다. 따라서 효과적인 동작을 위해, 반도체 메모리 장치는 데이터 저장영역과 주변영역의 동작을 위한 구동전압을 다른 전압레벨로 제공하고 있다. 일반적으로 반도체 메모리 장치가 데이터 저장영역에 제공하는 구동전압을 코어전압이라고 한다.
한편, 전술한 디램과 같은 반도체 메모리 장치는 데이터를 저장하는 기본 구성요소로 캐패시터를 사용하기 때문에 정기적으로 캐패시터에 저장된 데이터를 리프레쉬를 시켜주어야만 한다. 캐패시터는 그 특성상 데이터에 대응하는 저장된 전하양을 시간이 지남에 따라 잃게 된다. 반도체 메모리 장치는 단위셀을 이루는 캐패시터에 저장된 전하량이 일정한 양 이하로 손실되기 전에 손실된 양을 보충하는 동작을 하며, 이를 리프레쉬 동작이라고 한다.
리프레쉬 동작은 메모리 장치와 외부 사이에 데이터의 입출력이 일어나지 않고, 데이터 저장영역에 배치된 모든 단위셀의 이루는 각각의 캐패시터에 저장된 전하량을 손실되지 전 원래의 전하양으로 보충시키는 동작이다. 리프레쉬 동작중에서는 주변영역중에서 데이터의 입출력에 직접적으로 관계된 회로는 실질적인 동작이 이루어지지 않게 된다. 따라서 반도체 메모리 장치는 리프레쉬 동작이 진행되는 구간에서는 파워 소모를 줄이기 위해 리프레쉬 동작과 직접적인 연관이 없는 회로에 제공되는 구동전압의 레벨을 줄이는 동작을 한다.
데이터의 입출력이 이루어지는 노멀동작중에, 반도체 메모리 장치는 주변영 역중에서 데이터의 입출력에 직접적으로 관계된 회로에 외부에서 입력된 전원전압을 제공하고 있다. 리프레쉬 동작중에, 반도체 메모리 장치는 전원전압보다 레벨이 낮은 코어전압을 전술한 회로에 제공하고 있다. 코어전압은 데이터 저장영역에 제공되는 전압으로서, 일반적으로 주변영역에 제공되는 주변영역용 구동전압보다 레벨이 낮다. 주변영역용 구동전압은 통상 외부에서 제공되는 전원전압의 레벨을 이용하며, 사용되는 영역에 따라 드라이빙 능력이 정해진다. 리프레쉬 구간중에는 반도체 메모리 장치는 주변영역의 일부분에 노멀 동작을 위해 제공되는 주변영역용 구동전압 대신에 코어전압을 제공하여 파워소모를 줄이고 있다.
반도체 메모리 장치는 외부와의 원활한 데이터입출력을 위한 영역인 입출력 영역의 회로에는 외부에서 제공되는 전원전압을 구동전압으로 제공한다. 따라서 리프레쉬 구간에서는 주변영역중 일부가 주변영역용 구동전압보다 낮은 레벨의 코어전압을 제공받기 때문에 주변영역중 입출력 영역과 연결되는 부분에서는 문제가 될 수 있다. 이 때 코어전압을 제공받는 주변영역중 일부는 리프레쉬 동작과 상관이 없는 데이터 전달회로이기 때문에 입출력 영역과 집적적으로 연결되어 있다. 리프레쉬 구간에서 코어전압을 제공받는 주변영역중 일부와 계속적으로 전원전압이 제공되는 입출력영역간에 제공되는 구동전압의 전압 레벨 차이로 인해 전류 패스가 생기게 될 수 있는 것이다. 리프레쉬 구간중 파워소모를 줄이기 위해 주변영역중 일부에 전압레벨이 낮은 코어전압을 제공하는 것인데, 오히려 더 많은 파워를 소모하게 될 문제점이 있는 것이다.
본 발명은 전술한 문제점을 해결하기 위해 제공되는 것으로, 리프레쉬 구간중 가장 효과적으로 파워소모를 줄일 수 있는 반도체 메모리 장치를 제공하는 것을 목적으로 한다.
본 발명은 주변영역용 구동전압을 생성하여 출력하되, 예정된 파워소모 절약구간동안에는 예정된 전압레벨보다 낮은 전압레벨의 구동전압을 출력하기 위한 구동전압 생성부; 상기 구동전압의 전압레벨에 대응하는 제어신호를 제공하기 위한 감지제어부; 전달된 데이터 신호를 드라이빙 전압의 전압레벨로 드라이빙하기 위한 출력드라이버; 및 데이터가 실린 입력신호를 상기 구동전압의 전압레벨을 이용하여 전달신호로 변환하여 상기 출력드라이버로 전달하되, 상기 제어신호에 응답하여 상기 전달신호의 레벨을 상기 드라이빙 전압의 전압레벨로 변환하기 위한 데이터 전달부를 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 노멀 구간에는 제1 전압레벨의 주변영역용 구동전압을 제공하고, 리프레쉬 구간에 상기 제1 전압레벨보다 낮은 제2 전압레벨의 주변영역용 구동전압을 제공하기 위한 구동전압 생성부; 상기 제1 및 제2 주변영역용 구동전압의 전압레벨을 감지하기 위한 전압감지부; 상기 전압감지부의 감지결과에 대응하는 선택신호를 제공하기 위한 선택신호 제공부; 데이터 저장영역으로부터 제공되는 데이터 신호를 상기 주변영역용 구동전압을 이용하여 전달노드로 제공하거나, 상기 선택신호에 응답하여 상기 제1 전압레벨을 유지하는 신호를 상기 전달노드로 제공하기 위한 데이터 전달부; 및 상기 전달노드에 제공된 데이터 신호를 상기 제1 전압레벨의 드라이빙 전압을 이용하여 드라이빙 하기 위한 출력드라이버를 구비하는 반도체 메모리 장치를 제공한다.
또한, 본 발명은 제1 전원전압과 상기 제1 전원전압보다 높은 제2 전원전압중 하나를 전원전압으로 입력받아 동작하는 반도체 메모리 장치에 있어서, 상기 전원전압을 이용하여 제1 전압레벨의 주변영역용 구동전압을 생성하여 출력하되, 예정된 파워소모 절약구간 동안에는 예정된 상기 제1 전압레벨보다 낮은 제2 전압레벨의 구동전압을 출력하기 위한 구동전압 생성부; 상기 구동전압의 전압레벨에 대응하는 제어신호를 제공하기 위한 감지제어부; 상기 제1 전원전압이 전원전압일 때, 상기 주변영역용 구동전압을 이용하여 데이터신호를 전달하기 위한 제1 데이터 전달부; 상기 제2 전원전압이 전원전압일 때, 상기 전원전압을 이용하여 데이터 신호를 전달하기 위한 제2 데이터 전달부; 상기 제어신호에 응답하여, 상기 제1 데이터 전달부와 상기 제2 데이터 전달부를 선택적으로 인에이블시키기 위한 선택부; 및 상기 제1 데이터 전달부 또는 상기 제2 데이터 전달부에 의해 전달된 신호를 상기 전원전압을 이용하여 드라이빙하기 위한 출력드라이버를 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 주변영역에 제공될 주변영역용 구동전압을 제1 전압레벨로 생성하는 단계; 파워소모 절약구간에 상기 주변영역용 구동전압의 전압레벨을 상기 제1 전압레벨에서 제2 전압레벨로 소정의 레벨만큼 다운시켜 제공하는 단계; 상기 주변영역용 구동전압의 전압레벨을 감지하는 단계; 상기 감지된 결과에 대응하여, 상기 제1 전압레벨의 신호를 상기 전달노드에 제공하는 단계; 및 상기 제1 전압레벨의 신호에 응답하여 출력드라이버를 디스에이블시키는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭구성도이다.
도1을 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 주변영역용 구동전압 생성부(10), 출력데이터 래치부(20), 레벨 쉬프터(30), 프리드라이버(40) 및 메인 드라이버(50)를 구비한다. 주변영역용 구동전압 생성부(10)는 반도체 메모리 장치의 주변영역에 필요한 구동전압(VPERI)을 생성하여 제공하기 위한 회로이다. 셀프리프레쉬 구간동안 활성화되는 리프레쉬 신호(SREF)에 응답하여 출력되는 구동전압(VPERI)의 전압을 일정부분 감압하여 출력하게 된다. 출력데이터 래치부(20)는 반도체 메모리 장치의 데이터가 저장되어 있는 데이터 저장영역으로 부터 데이터 신호(DATA)가 입력되면 이를 래치한다. 이 때의 래치동작은 주변영역용 구동전압(VPERI)을 이용하여 래치동작을 수행하게 된다. 프리드라이버(40)는 출력데이터 레치부에 의해 래치된 데이터(UP_D,DN_D)를 입력받아 프리드라이빙 신호를 출력한다. 메인드라이버(50) 프리드라이빙 신호에 응답하여 데이터 입출력 패드(DQ)을 드라이빙 하게 된다. 프리드라이버(40)과 메인드라이버(50)은 데이터 출력을 위한 데이터 출력드라이버를 구성하는 회로이다. 레벨시프터(30)는 리프레쉬 신호(SREF) 데이터 전달부에서 출력되는 신호의 전압레벨의 쉬프팅하여 프리드라이버로 제공하게 된다.
도2는 도1에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도이다.
도2를 참조하여 살펴보면, 클럭인에이블신호(CKE)가 로직 로우레벨의 비활성화로 되고, 셀프리프레쉬 명령이 입력되면(SREF1), 메모리 장치는 내부적으로 셀프리프레쉬 신호(SREF)을 로직 하이레벨로 활성화시킨다. 주변영역용 구동전압 생성부(10)는 리프레쉬 구간동안은 데이터가 입출력되지 않으므로, 데이터를 출력시키는 경로에 해당되는 회로들의 파워소모를 줄이기 위해 구동전압(VPERI)이 일정레벨로 감압하여 출력한다. 이 때 별도의 전압레벨을 생성하는 것이 아니라 데이터 저장영역에서 사용하는 구동전압인 코어전압(VCORE)을 사용하게 된다. 코어전압(VCORE)은 주변영역용 구동전압(VPERI)보다 일정레벨만큼 낮을 레벨을 가진다. 주변영역용 구동전압(VPERI)는 외부에서 입력되는 전원전압(VDD)와 같은 레벨을 가진다. 한편, 프리드라이버(40)와 메인드라이버(50)는 외부로 데이터를 출력시키기 위한 회로이기 때문에 입출력영역에 배치되고, 입력되는 구동전압도 외부에서 입력되는 전원전압(VDD)를 그대로 사용하게 된다.
따라서, 출력데이터 래치부(20)가 셀프리프레쉬 구간동안 노멀동작에서 사용하던 전압레벨의 구동전압(VPERI)이 아니라, 감압된 코어전압(VCORE) 레벨의 구동전압(VPERI)을 입력받기 때문에, 데이터 전달부와 프리드라이버의 연결부분에서 원하지 않는 누설 전류 패스가 생길 수 있다. 출력 데이터래치부의 출력버퍼에서 제공되는 신호가 코어전압(VCORE)레벨인 경우, 프리드라이버(40)의 입력버퍼를 구성하는 모스트랜지스터들은 전원전압(VDD)와 접지전압(VSS)을 이용하여 동작하고 있기 때문에, 게이트단으로 코어전압(VCORE) 레벨의 신호가 입력되면, 프리드라이버(40)의 입력버퍼를 구성하는 모스트랜지스터들이 완전히 턴온/턴오프되는 것이 아니라 일정정도 턴온 상태를 유지하게 되는 것이다. 셀프리프레쉬 구간내내, 즉 감압된 코어전압(VCORE) 레벨의 구동전압(VPERI)이 출력데이터 래치부(20)로 입력되는 동안 프리드라이버(40)의 입력버퍼에서는 계속해서 누설전류가 생길 수 있는 것이다.
이를 해결하기 위하여 본 실시예에 따른 반도체 메모리 장치는 레벨 쉬프터(30)를 구비하고 있다. 레벨쉬프터(30)는 셀프리프레쉬 동작이 수행되는 동안, 데이터 전달부에서 제공되는 신호의 전압레벨을 전원전압(VDD)레벨로 업시켜 프리드라이버(40)로 제공한다. 이렇게 함으로서, 셀프리프레쉬 동안 출력데이터 래치부(20)로 감압된 주변영역용 구동전압이 제공되어 파워소모는 줄일 수 있고, 레벨쉬프터를 통과한 신호를 프리드라이버(40)가 전달받기 때문에 프리드라이버(40)의 입력버퍼에 누설전류가 생길 수 있는 전류패스는 제거된다.
그러나, 이렇게 레벨 쉬프터를 배치하여 해결하는 것은 회로적으로 부담이 될 수 있다. 각 데이터 입출력패드의 수에 해당되는 만큼의 레벨 쉬프터가 배치되어야 하기 때문에 회로적으로 많은 면적을 차지하는 새로운 문제가 발생하게 된다.
또한, 셀프 리프레쉬 동작구간이 끝나서 셀프 리프레쉬 모드가 탈출되는 시 점에서 레벨 다운 되었던 주변영역용 구동전압(VPERI)이 정상적인 레벨로 돌아오는데 약간의 시간이 걸리게 된다. 이와 비교해서 레벨 쉬프터가 디스에이블되는 시간은 상대적으로 짧다. 그러므로, 프리드라이버의 입력버퍼는 주변영역용 구동전압(VPERI)이 정상적인 레벨로 돌아오는 시간동안 앞에서 언급한 누설 전류 패스를 가질 수 있다. 레벨시프터를 사용하더라도, 셀프 리프레쉬 모드가 탈출되는 시점에서 누설전류를 완전히 제거하는 것은 어려운 것이다.(도2의 X 참조)
이런 문제점들은 보다 효과적으로 해결하기 위해, 본 발명에서는 레벨쉬프터를 사용하지 않고, 다른 방법으로 해결한 반도체 메모리 장치를 제안한다.
도3은 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치의 블럭구성도이다.
도3을 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 구동전압 생성부(100), 감지제어부(200), 데이터 전달부(300) 및 출력드라이버(400)를 구비한다. 구동전압 생성부(100)는 주변영역용 구동전압(VPERI)을 생성하여 출력하되, 예정된 파워소모 절약구간 동안에는 예정된 전압레벨보다 낮은 전압레벨의 구동전압(VPERI)을 출력한다. 여기서 파워소모 절약구간은 셀프리프레쉬 구간을 말하는 것이지만, 경우에 따라서는 다른 구간일 수도 있다. 오토리프레쉬 등의 리프레쉬 구간 뿐만 아니라 파워를 줄이기 위한 어떠한 파워다운모드도 포함될 수 있다. 감지제어부(200)는 구동전압(VPERI)의 전압레벨에 대응하는 제어신호(SEL)를 제공한다. 데이터 전달부(300)는 데이터가 실린 입력신호(DATA)를 구동전압(VPERI)의 전압레벨을 이용하여 전달신호(UP_DATA,DN_DATA)로 변환하여 출력드라이버(400)로 전달하되, 제어신호(SEL)에 응답하여 전달신호의 레벨을 상기 드라이빙 전압의 전압레벨로 변환한다. 출력드라이버(400)는 전달신호(UP_DATA,DN_DATA)를 드라이빙 전압의 전압레벨로 드라이빙하기 위한 회로이다. 여기서 드라이빙 전압은 전원전압(VDD)을 사용한다. 여기서 제어신호(BD33)는 다양한 전원전압중 선택된 하나를 입력받을 때 이를 감지하기 위한 전원전압 선택신호이다. 예를 들어 전원전압을 3.3V와 1.8V중 하나를 입력받을 수 있는 경우, 제어신호(BD33)가 전원전압이 3.3V 인지 1.8V 인지 구동전압 생성부(100)로 알려주는 것이다.
구동전압 생성부(100)는 예정된 레벨의 전압(VDD)을 생성하여 출력단을 통해 구동전압(VPERI)으로 출력하기 위한 제1 주변 영역용 구동전압 생성부(110)와, 예정된 전압레벨보다 낮은 전압레벨인 코어전압(VCORE)을 생성하여 출력단을 통해 구동전압(VPERI)으로 출력하기 위한 제2 주변영역용 구동전압 생성부(120)를 구비한다. 제1 주변영역용 구동전압 생성부(110)과 제2 주변영역용 구동전압 생성부(120)은 각각 셀프리프레쉬 동안 활성화되는 리프레쉬 신호(SREF)에 응답하여 동작한다. 리프레쉬 신호(SREF)가 활성화되면, 제1 주변영역용 구동전압 생성부(110)는 디스에이블되고, 제2 주변영역용 구동전압 생성부(120)는 인에이블 된다. 리프레쉬 신호(SREF)가 비활성화되면, 제1 주변영역용 구동전압 생성부(110)는 인에이블되고, 제2 주변영역용 구동전압 생성부(120)는 디스에이블 된다. 여기서 코어전압(VCORE)은 데이터 저장영역에서 사용되는 구동전압이다.
감지제어부(200)는 리프레쉬 동작구간에 구동전압 생성부(100)에서 출력되는 구동전압(VPERI)의 전압레벨을 감지하기 위한 구동전압 감지부(210)와, 리프레쉬 동작구간에 활성화되는 리프레쉬 신호(SREF)에 인에이블되어 구동전압 감지부(210)에서 감지한 결과에 응답하여 데이터 전달부(300)로 제공되는 제어신호(SEL)를 생성하기 위한 제어신호 생성부(220)를 구비한다.
출력드라이버(400)는 드라이빙 전압의 전압레벨을 이용하여, 데이터 전달부(300)에서 전달되는 전달신호를 버퍼링하기 위한 프리드라이버(410)와, 프리드라이버(410)에 의해 버퍼링된 신호를 데이터 입출력 패드(DQ)를 통해 드라이빙하기 위한 메인 드라이버(420)를 구비한다.
노멀동작시에는 구동전압 생성부(100)의 제1 주변영역용 구동전압생성부(110) 전원전압(VDD)의 전압레벨을 유지하는 주변영역용 구동전압(VPERI)을 출력한다. 셀프리프레쉬 동작시에서는 구동전압 생성부(100)의 제2 주변영역용 구동전압 생성부(120)에서 코어전압(VCORE)의 전압레벨을 유지하는 주변영역용 구동전압(VPERI)을 출력한다. 구동전압 감지부(210)에서는 구동전압(VPERI)의 전압레벨을 감지하여 전원전압(VDD) 레벨인지 코어전압(VCORE) 레벨인지에 따라 감지신호(DET)을 활성화 또는 비활성화시켜 출력한다. 제어신호 생성부(220)는 리프레쉬 신호(SREF)에 응답하여 활성화되어 감지신호(DET)에 대응하는 제어신호(SEL)을 출력한다. 데이터 전달부는 구동전압(VPERI)을 이용하여 데이터 신호(DATA)를 버퍼링하고 전달하게 된다. 제어신호(SEL)가 활성화된 상태로 입력되면, 데이터 신호(DATA)의 전달을 중지하고, 전원전압(VDD)을 이용하여 프리드라이버(410)으로 출력되는 신호(UP_DATA, DN_DATA)의 레벨을 전원전압(VDD) 레벨 또는 접지전압 레벨로 하여 출력시킨다. 따라서 제어신호(SEL)가 활성화되는 리프레쉬 동작구간에서 주변영역용 구동전압(VPERI)의 레벨이 코어전압(VCORE) 레벨로 줄어들더라도, 출력되는 신호(UP_DATA, DN_DATA)의 레벨은 전원전압(VDD) 레벨 또는 접지전압레벨을 유지하게 된다. 프리드라이버(410)는 입력되는 신호의 레벨이 전원전압(VDD) 레벨 또는 접지전압 레벨이기 때문에 입력단에 구비된 모스트랜지스터는 모두 완전한 턴 오프 상태를 유지할 수 있다.
도4는 도3에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도이다.
도4를 참조하여 살펴보면, 반도체 메모리 장치는 클럭인에이블 신호(CKE)가 로우레벨일 때, 칩선택신호와 라스신호 카스신호(미도시)가 모두 로우레벨로 입력되면 셀프리프레쉬 동작을 수행한다. 셀프리프레쉬 동작중에 반도체 메모리 장치는카운터를 이용하여 로우 어드레스를 순차적으로 증가시킨다. 증가된 로우어드레스에 대응하는 내부의 워드라인은 순차적으로 하나씩 활성화되고, 활성화된 워드라인에 해당되는 단위셀에 저장된 데이터 신호가 리프레쉬되는 것이다. 셀프 리프레쉬 동안에 소모하는 전류를 줄이는 것이 파워소비 측면에서 중요하며, 특히 모바일 제품에 적용되는 경우에는 더욱 더 중요하다.
반도체 메모리 장치는 셀프리프레쉬 구간동안에 클럭인에이블 신호가 로우레벨로 디스에이블 상태가 되면, 셀프리프레쉬 신호(SREF)가 하이레벨로 활성화된다. 이어서, 주변영역용 구동전압(VPERI)을 전원전압(VDD)레벨에서 코어전압(VCORE)레벨로 일시적으로 낮추어 공급하게 된다. 셀프리프레쉬 구간동안 주변영역에 있는 거의 모든 로직 회로의 전원으로 사용되는 주변영역용 구동전압(VPERI)의 전압레벨이 낮춰지게 되면, 소비되는 파워를 크게 줄일 수 있는 것이다. 셀프리프레쉬 구간 이 끝나면, 클럭인에이블 신호가 하이레벨로 인에이블 상태가 되고, 셀프 리프레쉬 신호(SREF)가 로우레벨로 디스에이블 상태가 된다. 또한 주변영역에 공급되는 구동전압의 레벨이 코어전압의 레벨에서 다시 원래의 전원전압레벨로 복귀된다.
도5는 도3에 도시된 감지제어부를 나타내는 회로도이다.
도5를 참조하여 살펴보면, 구동전압 감지부(210)는 리프레쉬 신호(SREF)에 응답하여 인에이블 신호(ENABLE,ENABLEB)를 출력하는 인에이블 신호 생성부(212)와, 예정된 전압레벨의 제1 주변영역용 구동전압과 접지전압 레벨의 사이값을 가지는 비교전압(VR)을 제공하기 위한 비교전압 제공부(211)와, 비교전압(VR)과 기준전압(VREF)의 전압레벨을 비교하여 감지신호(DET)를 출력하기 위한 비교회로(213)를 구비한다.
인에이블 신호 생성부(212)는 리프레쉬 신호(SREF)를 입력받아 앞 단으로 반전하여 전달하기 위한 직렬연결된 다수의 인버터(I2,I3)와, 다수의 인버터(I2,I3)의 최종출력신호와 리프레쉬 신호(SREF)를 입력받는 노어 게이트(NOR1)와, 노어게이트(NOR1)의 출력을 반전하여 제1 인에이블 신호(ENABLE)를 출력하는 인버터(I4)와, 인버터(I4)의 출력을 반전하여 제2 인에이블 신호(ENABLEB)를 출력하는 인버터(I5)를 구비한다.
비교전압 제공부(213)는 제1 주변영역용 구동전압(VPERI)에 일측이 접속된 저항(R1)과, 저항(R1)의 타측에 일측이 접속되고, 타측은 접지전압(VSS)이 접속된 저항(R2)을 구비한다.
비교회로(213)는 일측이 각각 전원전압(VDD)에 접속되며, 전류미러를 이루는 모스트랜지스터(MP1,MP2)와, 비교전압(VR)을 게이트로 입력받고, 일측이 모스트랜지스터(MP1)의 타측에 접속된 모스트랜지스터(MN1)와, 기준전압(VREF)을 게이트로 입력받고, 일측이 모스트랜지스터(MP2)의 타측에 접속된 모스트랜지스터(MN2)와, 게이트로 바이어스 전압(VBIAS)을 인가받고, 모스트랜지스터(MN1,MN2)의 타측과 공통으로 접속된 모스트랜지스터(MN3)와, 모스트랜지스터(MN3)의 타측과 접지전압(VSS)에 접속되고, 제1 인에이블 신호(ENABLE)를 게이트로 인가받는 모스트랜지스터(MN4)와, 모스트랜지스터(MP2)의 일측에 입력이 접속되며, 출력으로 감지신호(DET)를 출력하는 인버터(I1)와, 일측이 인버터(I1)의 출력단에 접속되고, 타측이 접지전압(VSS)에 접속되며, 게이트로 제2 인에이블 신호(ENABLEB)를 입력받는 모스트랜지스터(MN5)를 구비한다.
제어신호 생성부(220)는 전원전압 선택신호(DB33)와, 셀프리프레쉬 신호(SREF)를 입력받는 노어게이트(NOR2)와, 노어게이트(NOR2)의 출력을 입력받는 인버터(I6)와, 감지신호(DET)와 인버터(I6)의 출력을 입력받는 노어게이트(NOR3)와, 노어게이트(NOR3)의 출력을 반전하여 제어신호(SEL)를 출력하는 인버터(I7)를 구비한다.
도6은 도3에 도시된 데이터 전달부와 프리드라이버의 회로도이다.
도6을 참조하여 살펴보면, 데이터 전달부(300)는 메모리 코어영역으로부터 전달되는 데이터 신호(DATA)를 구동전압(VPERI)의 전압레벨을 이용하여 전달하기 위한 제1 전달 회로(310)와, 메모리 코어영역으로부터 전달되는 데이터 신호(DATA)를 전원전압(VDD)의 전압레벨을 이용하여 전달하기 위한 제2 전달 회로(320)와, 제 어신호(SEL)에 응답하여 노멀 동작에서는 제1 전달회로(310)에 의해 전달되는 신호가 출력드라이버(400)에 전달될 수 있도록 제1 전달회로(310)가 활성화되도록 제어하고, 파워소모 절약모드에서는 제2 전달회로(320)가 출력드라이버(400)와 연결될 수 있도록 제어하는 선택제어부(330)를 구비한다.
제1 전달회로(310)는 풀업 전압으로 구동전압(VPERI)을 인가받고 풀다운 전압으로 접지전압(VSS)을 인가받는 2개의 인버터(I11,I12)로 구성되어, 데이터 신호를 래치하기 위한 래치(311)와, 제어신호(SEL)의 로우레벨에 턴온되어 래치(321)에 저장된 데이터 신호를 반전시켜 출력드라이버(400)로 전달하기 위한 3상 인버터(I13)를 구비한다.
제2 전달회로(320)는 풀업 전압으로 전원전압(VDD)을 인가받고 풀다운 전압으로 접지전압(VSS)을 인가받는 2개의 인버터(I8,I9)로 구성되어, 데이터 신호(DATA)를 래치하기 위한 래치(321)와, 제어신호(SEL)의 하이레벨에 턴온되어 래치(321)에 저장된 데이터를 반전시켜 출력드라이버(400)로 전달하기 위한 3상 인버터(I10)를 구비한다.
선택제어부(330)는 제어신호(SEL)를 입력받아 반전하여 제1 전달회로(310)로 출력하기 위한 인버터(I14)와, 인버터(I4)의 출력을 반전하여 제2 전달회로(320)로 출력하기 위한 인버터(I15)를 구비한다.
프리드라이버(410)는 전원전압(VDD)을 이용하여, 데이터 전달부(300)로부터 전달되는 하이레벨의 전달신호(DO)를 메인 드라이버(420)로 전달하기 위한 제1 프리드라이버(411)와, 전원전압(VDD)을 이용하여, 데이터 전달부(300)로부터 전달되는 로우레벨의 전달신호(DO)를 메인 드라이버(420)로 전달하기 위한 제2 프리드라이버(412)를 구비한다.
제1 프리드라이버(411)는 게이트로 전달신호(DO)를 입력받고, 일측이 전원전압(VDD)에 접속된 피모스트랜지스터(MP3)와, 일측이 피모스트랜지스터(MP2)의 타측에 접속된 저항(R3)과, 게이트로 전달신호(DO)를 입력받고, 일측이 저항(R3)의 타측에 접속되며, 타측이 접지전압(VSS)에 접속된 앤모스트랜지스터(MN5)를 구비한다.
제2 프리드라이버(412)는 게이트로 전달신호(DO)를 입력받고, 일측이 전원전압(VDD)에 접속된 피모스트랜지스터(MP4)와, 일측이 피모스트랜지스터(MP4)의 타측에 접속된 저항(R4)와, 게이트로 전달신호(DO)를 입력받고, 일측이 저항(R4)의 타측에 접속되며, 타측이 접지전압(VSS)에 접속된 앤모스트랜지스터(MN6)를 구비한다.
계속해서, 도5와 도6에 도시된 회로를 중심으로 본 실시예에 따른 반도체 메모리 장치의 자세한 동작을 살펴본다.
구동전압 감지부(210)는 구동전압(VPERI)가 정상레벨(예를 들면 1.8V)에 도달하면 감지신호(DET)를 로우레벨로 출력하고, 정상레벨보다 낮으면 감지신호(DET)를 하이레벨로 출력한다. 이를 자세히 살펴보면, 인에이블 신호 생성부(212)는 셀프리프레쉬 신호에 응답하여 인에이블 신호(ENABLE,ENABLEB)를 각각 하이레벨과 로우레벨로 출력하여 비교회로를 인에이블 시킨다. 비교전압 제공부(211)는 주변영역용 구동전압(VPERI)을 디바이딩한 비교전압(VR)을 제공한다. 비교회로(213)는 비교전압(VR)과 기준전압(VREF)의 전압레벨을 비교한다. 비교전압(VR)의 전압레벨이 기준전압(VREF)의 레벨보다 높으면 로우레벨의 감지신호(DET)를 출력한다. 비교전 압(VR)의 전압레벨이 기준전압V(VREF)의 레벨보다 낮으면 하이레벨의 감지신호(DET)를 출력한다. 감지신호(DET)가 하이레벨이라는 것은 주변영역용 구동전압(VPERI)가 원래의 정상적인 레벨보다 낮다는 것을 나타내고, 감지신호(DET)가 로우레벨이라는 것은 주변영역용 구동전압(VPERI)가 원래의 정상적인 레벨이상이라는 것을 나타낸다.
제어신호 생성부(220)는 셀프리프레쉬 신호(SREF)와 전원전압의 레벨을 알려주는 제어신호(BD33)의 하이레벨에 활성화되어 감지신호(DET)가 하이레벨로 입력되면 하이레벨의 제어신호(SEL)을 출력한다. 셀프 리프레쉬 신호(SREF)가 하이레벨로 입력되는 것은 셀프리프레쉬 동작중이라는 것을 나타낸다. 제어신호(BD33)이 하이레벨이라는 것은 3.3V로 전원전압이 입력되고 있다는 것을 나타낸다. 전원전압이 3.3V로 입력되는 경우에는 제어신호(BD33)이 하이레벨이 되어 제어신호(SEL)은 하이레레벨로 출력된다. 전원전압이 1.8V로 입력되는 경우에는 노멀동작에서는 제어신호(DB3)가 로우레벨이 되고, 셀프리프레쉬 신호가 로우레벨로 입력된다. 셀프리프레쉬 동작때에는 셀프 리프레쉬 신호(SREF)가 하이레벨로 입력되어, 제어신호(SEL)가 하이레벨로 출력된다. 셀프리프레쉬 동작이 끝나면, 셀프리프레쉬 신호(SREF)는 로우레벨이 되고, 이 때에는 감지신호(DET)가 제어신호(DET)의 레벨을 결정하게 된다. 구동전압(VPERI)의 전압레벨이 정상레벨보다 낮을 경우, 즉 전원전압레벨 보다 낮을 경우에는 감지신호(DET)가 하이레벨로 출력되기 때문에 제어신호(SEL)는 하이레벨로 출력된다. 구동전압(VPERI)의 전압레벨이 정상레벨로 돌아온 뒤에는 감지신호(DET)가 로우레벨로 출력되기 때문에 제어신호(SEL)는 로우레벨로 출력된다. 따라서 제어신호(SEL)는 셀프리프레쉬 구간이 종료된 이후에도 구동전압(VPERI)가 원래의 전압레벨로 돌아온 뒤에야 로우레벨로 돌아가는 것이다.
도6에 도시된 바와 같이, 데이터 전달부는 크게 데이터를 전달할 수 있는 경로를 2개 가지고 있다. 제1 데이터 전달회로(310)는 입력되는 전원전압이 1.8V일 때 데이터를 전달하기 위한 회로이다. 제1 데이터 전달회로(310)에 구비되는 인버터(I11,I12,I13)는 주변영역용 구동전압(VPERI)을 사용한다. 제2 데이터 전달회로(320)는 입력되는 전원전압이 3.3V일 때에 데이터를 전달하기 위한 회로이다. 제2 데이터 전달회로(310)에 구비되는 인버터(I8,I9,I10)는 전원전압(VDD)을 사용한다. 입력되는 전원전압이 3.3V 인 경우에는 제어신호(SEL)이 하이레벨을 유지하여 제2 데이터 전달회로(320)가 프리드라이버(410)와 연결된다. 입력되는 전원전압이 1.8V인 경우에 데이터 전달을 위해서는 제어신호(SEL)가 로우레벨을 유지하여 제2 데이터 전달회로(310)가 프리드라이버(410)와 연결된다.
한편, 1.8V의 전원전압을 사용하는 경우 셀프리프레쉬 구간동안은 파워소모를 줄이기 위해 제2 데이터 전달회로(410)에 제공되는 구동전압(VPERI)의 레벨이 전원전압레벨이 아니고 코어전압 전압레벨로 감압된다. 이 경우 인버터(I13)의 출력이 프리드라이버를 구성하는 트랜지스터를 완전히 턴오프시켜주지 못하여 누설전류가 발생하는 문제가 생길 수 있다. 이를 해결하기 위해 셀프리프레쉬 구간동안에는 제어신호(SEL)가 하이레벨로 되어 제2 데이터 전달회로(320)이 프리드라이버와 연결되도록 한다. 또한 셀프리프레쉬 구간이 종료된 이후에도 일정한 구간동안 주변영역용 구동전압(VPERI)이 코어전압에서 원래의 전원전압레벨로 돌아오지 않게 되는데, 이 구간에서도 제어신호(SEL)는 하이레벨을 유지하게 된다. 전술한 바와 같이, 제어신호(SEL)는 셀프리프레쉬 구간동안에는 셀프리프레쉬 신호(SREF)에 의해 제어받고, 셀프리프레쉬 구간이 종료된 이후에는 구동전압 감지부(210)에서 감지한 감지신호(DET)에 의해 제어받게 된다. 그러므로, 셀프리프레쉬 구간이 종료된 이후라도 일정한 구간(도4의 X 참조), 즉 구동전압(VPERI)가 완전히 원래의 전압레벨로 복귀할 때까지, 전원전압을 사용하는 제2 데이터 전달회로가 프리드라이버와 연결되어, 프리 드라이버의 누전전류 패스는 제거되는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에서는 3.3V와 1.8V를 사용하는 경우를 예를 들었어나, 경우에 따라서 다양한 전압레벨을 사용하는 메모리 장치에 본 발명을 적용할 수 있다. 또한 디수의 데이터 전달 회로를 이용하였으나, 경우에 따라서는 누설전류를 방지하기 위해 프리드라이버 쪽과 임시로 연결할 수 있는 회로를 별로로 구비할 수도 있다.
본 발명에 의해서 리프레쉬 동작에 진입하고 난후, 공급하는 구동전압의 전압레벨을 다운시켜 파워소모를 줄일 때 보다 효과적으로 줄일 수 있게 되었다. 특히, 셀프리프레쉬 구간동안 주변영역에 있는 각종 회로에 제공되는 전압의 레벨을 낮추면서도, 각 데이터 입출력 패드에 대응하는 만큼의 레벨쉬프터 없이 입출력영에 있는 출력드라이버에 있는 누설전류를 방지할 수 있다. 따라서 본 발명에 의해서 파워소모를 효과적으로 줄일 수 있는 반도체 메모리 장치를 쉽게 제조할 수 있다.

Claims (37)

  1. 주변영역용 구동전압을 생성하여 출력하되, 예정된 파워소모 절약구간동안에는 예정된 전압레벨보다 낮은 전압레벨의 구동전압을 출력하기 위한 구동전압 생성부;
    상기 구동전압의 전압레벨에 대응하는 제어신호를 제공하기 위한 감지제어부;
    전달신호를 드라이빙 전압의 전압레벨로 드라이빙하기 위한 출력드라이버; 및
    데이터가 실린 입력신호를 상기 구동전압의 전압레벨을 이용하여 상기 전달신호로 변환하여 상기 출력드라이버로 전달하되, 상기 제어신호에 응답하여 상기 전달신호의 레벨을 상기 드라이빙 전압의 전압레벨로 변환하기 위한 데이터 전달부
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 파워소모 절약구간은
    리프리쉬 구간인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 리프레숴 구간은 적어도 오토 리프레쉬 구간 또는 셀프리프레쉬 구간중 하나인 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 드라이빙 전압의 전압레벨은
    외부에서 제공되는 전원전압의 전압레벨인 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 예정된 전압레벨보다 낮은 전압레벨은
    데이터 저장영역에서의 구동전압인 코어전압 레벨인 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 구동전압 생성부는
    상기 예정된 전압레벨의 구동전압을 생성하여 출력단을 통해 상기 구동전압 으로 출력하기 위한 제1 주변 영역용 구동전압 생성부; 및
    상기 예정된 전압레벨보다 낮은 전압레벨인 코어전압을 생성하여 상기 출력단을 통해 상기 구동전압으로 출력하기 위한 제2 주변영역용 구동전압 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 감지제어부는
    리프레쉬 동작구간에 상기 구동전압 생성부에서 출력되는 구동전압의 전압레벨을 감지하기 위한 구동전압 감지부; 및
    상기 리프레쉬 동작구간에 활성화되는 리프레쉬 신호에 인에이블되어 상기 구동전압 감지부에서 감지한 결과에 응답하여 상기 데이터 전달부로 제공되는 제어신호를 생성하기 위한 제어신호 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 출력드라이버는
    상기 드라이빙 전압의 전압레벨을 이용하여, 상기 데이터 전달부에서 전달되는 전달신호를 버퍼링하기 위한 프리드라이버; 및
    상기 프리드라이버에 의해 버퍼링된 신호를 데이터 입출력 패드를 통해 드라이빙하기 위한 메인 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 구동전압 감지부는
    상기 리프레쉬 신호에 응답하여 인에이블 신호를 출력하는 인에이블 신호 생성부;
    상기 예정된 전압레벨의 제1 주변영역용 구동전압과 접지전압 레벨의 사이값을 가지는 비교전압을 제공하기 위한 비교전압 제공부; 및
    상기 비교전압과 기준전압의 전압레벨을 비교하여 감지신호를 출력하기 위한 비교회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 인에이블 신호 생성부는
    상기 리프레쉬 신호를 입력받아 앞단으로 반전하여 전달하기 위한 직렬연결된 다수의 제1 인버터;
    상기 다수의 제1 인버터의 최종출력신호와 상기 리프레쉬 신호를 입력받는 노어 게이트; 및
    상기 노어게이트의 출력을 반전하여 제1 인에이블 신호를 출력하는 제2 인버터; 및
    상기 제2 인버터의 출력을 반전하여 제2 인에이블 신호를 출력하는 제3 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 비교전압 제공부는
    상기 제1 주변영역용 구동전압에 일측이 접속된 제1 저항; 및
    상기 제1 저항의 타측에 일측이 접속되고, 타측은 상기 접지전압이 접속된 제2 저항을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 비교회로는
    일측이 각각 상기 전원전압에 접속되며, 전류미러를 이루는 제1 및 제2 모스트랜지스터;
    상기 비교전압을 게이트로 입력받고, 일측이 상기 제1 모스트랜지스터의 타측에 접속된 제3 모스트랜지스터;
    상기 기준전압을 게이트로 입력받고, 일측이 상기 제2 모스트랜지스터의 타 측에 접속된 제4 모스트랜지스터;
    게이트로 바이어스 전압을 인가받고, 상기 제3 및 제4 모스트랜지스터의 타측과 공통으로 접속된 제5 모스트랜지스터;
    상기 제5 모스트랜지스터의 타측과 상지 접지전압에 접속되고, 상기 제1 인에이블 신호를 게이트로 인가받는 제6 모스트랜지스터;
    상기 제3 모스트랜지스터의 일측에 입력이 접속되며, 출력으로 상기 감지신호를 출력하는 제4 인버터; 및
    일측이 상기 제4 인버터의 출력단에 접속되고, 타측이 상기 접지전압에 접속되며, 게이트로 상기 제2 인에이블 신호를 입력받는 제7 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 4 항에 있어서,
    상기 데이터 전달부는
    메모리 코어영역으로부터 전달되는 데이터 신호를 상기 구동전압의 전압레벨을 이용하여 전달하기 위한 제1 전달 회로;
    메모리 코어영역으로부터 전달되는 데이터 신호를 상기 전원전압의 전압레벨을 이용하여 전달하기 위한 제2 전달 회로; 및
    상기 제어신호에 응답하여 노멀 동작에서는 상기 제1 전달회로에 의해 전달되는 신호가 상기 출력드라이버에 전달될 수 있도록 상기 제1 전달회로가 활성화되도록 제어하고, 상기 파워소모 절약모드에서는 상기 제2 전달회로가 상기 출력드라이버와 연결될 수 있도록 제어하는 선택제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 제1 전달회로는
    풀업 전압으로 상기 구동전압을 인가받고 풀다운 전압으로 접지전압을 인가받는 2개의 인버터로 구성되어, 상기 데이터 신호를 래치하기 위한 제1 래치; 및
    상기 제어신호의 제1 로직레벨에 턴온되어 상기 제1 래치에 저장된 데이터 신호의 로직레벨을 반전시켜 상기 출력드라이버로 전달하기 위한 제1 3상 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 제2 전달회로는
    풀업 전압으로 상기 전원전압을 인가받고 풀다운 전압으로 상기 접지전압을 인가받는 2개의 인버터로 구성되어, 상기 데이터 신호를 래치하기 위한 제2 래치; 및
    상기 제어신호의 제2 로직레벨에 턴온되어 상기 제2 래치에 저장된 데이터 신호의 로직레벨을 반전시켜 상기 출력드라이버로 전달하기 위한 제2 3상 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 선택제어부는
    상기 제어신호를 입력받아 반전하여 상기 제1 전달회로로 출력하기 위한 제1 인버터; 및
    상기 제1 인버터의 출력을 반전하여 상기 제2 전달회로로 출력하기 위한 제2 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 8 항에 있어서,
    상기 프리드라이버는
    상기 전원전압을 이용하여, 상기 데이터 전달부로부터 전달되는 하이레벨의 전달신호를 상기 메인 드라이버로 전달하기 위한 제1 프리드라이버; 및
    상기 전원전압을 이용하여, 상기 데이터 전달부로부터 전달되는 로우레벨의 전달신호를 상기 메인 드라이버로 전달하기 위한 제2 프리드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제 17 항에 있어서,
    상기 제1 프리드라이버는
    게이트로 상기 전달신호를 입력받고, 일측이 상기 전원전압에 접속된 제1 피모스트랜지스터;
    일측이 상기 제1 피모스트랜지스터의 타측에 접속된 제1 저항; 및
    게이트로 상기 전달신호를 입력받고, 일측이 상기 제1 저항의 타측에 접속되며, 타측이 접지전압에 접속된 제1 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  19. 제 18 항에 있어서,
    상기 제2 프리드라이버는
    게이트로 상기 전달신호를 입력받고, 일측이 상기 전원전압에 접속된 제2 피모스트랜지스터;
    일측이 상기 제2 피모스트랜지스터의 타측에 접속된 제2 저항; 및
    게이트로 상기 전달신호를 입력받고, 일측이 상기 제2 저항의 타측에 접속되며, 타측이 상기 접지전압에 접속된 제2 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  20. 노멀 구간에는 제1 전압레벨의 주변영역용 구동전압을 제공하고, 리프레쉬 구간에 상기 제1 전압레벨보다 낮은 제2 전압레벨의 주변영역용 구동전압을 제공하기 위한 구동전압 생성부;
    상기 제1 및 제2 주변영역용 구동전압의 전압레벨을 감지하기 위한 전압감지부;
    상기 전압감지부의 감지결과에 대응하는 선택신호를 제공하기 위한 선택신호 제공부;
    데이터 저장영역으로부터 제공되는 데이터 신호를 상기 주변영역용 구동전압을 이용하여 전달노드로 제공하거나, 상기 선택신호에 응답하여 상기 제1 전압레벨을 유지하는 신호를 상기 전달노드로 제공하기 위한 데이터 전달부; 및
    상기 전달노드에 제공된 데이터 신호를 상기 제1 전압레벨의 드라이빙 전압을 이용하여 드라이빙 하기 위한 출력드라이버
    를 구비하는 반도체 메모리 장치.
  21. 제 20 항에 있어서,
    상기 리프레숴 구간은 적어도 오토 리프레쉬 구간 또는 셀프리프레쉬 구간중 하나인 것을 특징으로 하는 반도체 메모리 장치.
  22. 제 21 항에 있어서,
    상기 드라이빙 전압의 전압레벨은
    외부에서 제공되는 전원전압의 전압레벨인 것을 특징으로 하는 반도체 메모리 장치.
  23. 제 22 항에 있어서,
    상기 제2 전압레벨은
    데이터 저장영역에서의 구동전압인 코어전압 레벨인 것을 특징으로 하는 반도체 메모리 장치.
  24. 제 23 항에 있어서,
    상기 구동전압 생성부는
    상기 제1 전압레벨의 제1 주변영역용 구동전압을 생성하여 출력단을 통해 상기 구동전압으로 출력하기 위한 제1 주변 영역용 구동전압 생성부; 및
    상기 제2 전압레벨인 제2 주변영역용 구동전압을 생성하여 상기 출력단을 통해 상기 구동전압으로 출력하기 위한 제2 주변영역용 구동전압 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  25. 제 24 항에 있어서,
    상기 출력드라이버는
    상기 드라이빙 전압의 전압레벨을 이용하여, 상기 데이터 전달부에서 전달되는 전달신호를 버퍼링하기 위한 프리드라이버; 및
    상기 프리드라이버에 의해 버퍼링된 신호를 데이터 입출력 패드를 통해 드라이빙하기 위한 메인 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  26. 제 7 항에 있어서,
    상기 구동전압 감지부는
    상기 리프레쉬 구간에 활성화되는 리프레쉬 신호에 응답하여 인에이블 신호를 출력하는 인에이블 신호 생성부;
    상기 예정된 전압레벨의 제1 주변영역용 구동전압과 접지전압 레벨의 사이값을 가지는 비교전압을 제공하기 위한 비교전압 제공부; 및
    상기 비교전압과 기준전압의 전압레벨을 비교하여 감지신호를 출력하기 위한 비교회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  27. 제1 전원전압과 상기 제1 전원전압보다 높은 제2 전원전압중 하나를 전원전 압으로 입력받아 동작하는 반도체 메모리 장치에 있어서,
    상기 전원전압을 이용하여 제1 전압레벨의 주변영역용 구동전압을 생성하여 출력하되, 예정된 파워소모 절약구간 동안에는 예정된 상기 제1 전압레벨보다 낮은 제2 전압레벨의 구동전압을 출력하기 위한 구동전압 생성부;
    상기 구동전압의 전압레벨에 대응하는 제어신호를 제공하기 위한 감지제어부;
    상기 제1 전원전압이 전원전압일 때, 상기 주변영역용 구동전압을 이용하여 데이터신호를 전달하기 위한 제1 데이터 전달부;
    상기 제2 전원전압이 전원전압일 때, 상기 전원전압을 이용하여 데이터 신호를 전달하기 위한 제2 데이터 전달부;
    상기 제어신호에 응답하여, 상기 제1 데이터 전달부와 상기 제2 데이터 전달부를 선택적으로 인에이블시키기 위한 선택부; 및
    상기 제1 데이터 전달부 또는 상기 제2 데이터 전달부에 의해 전달된 신호를 상기 전원전압을 이용하여 드라이빙하기 위한 출력드라이버
    를 구비하는 반도체 메모리 장치.
  28. 제 27 항에 있어서,
    상기 파워소모 절약구간은
    리프리쉬 구간인 것을 특징으로 하는 반도체 메모리 장치.
  29. 제 28 항에 있어서,
    상기 리프레숴 구간은 적어도 오토 리프레쉬 구간 또는 셀프리프레쉬 구간중 하나인 것을 특징으로 하는 반도체 메모리 장치.
  30. 제 27 항에 있어서,
    상기 제2 전압레벨은
    데이터 저장영역에서의 구동전압인 코어전압 레벨인 것을 특징으로 하는 반도체 메모리 장치.
  31. 제 30 항에 있어서,
    상기 구동전압 생성부는
    상기 제1 전압레벨의 제1 주변영역용 구동전압을 생성하여 출력단을 통해 상기 구동전압으로 출력하기 위한 제1 주변 영역용 구동전압 생성부; 및
    상기 제2 전압레벨보다 낮은 전압레벨인 코어전압 레벨인 제2 주변영역용 구동전압을 생성하여 상기 출력단을 통해 상기 구동전압으로 출력하기 위한 제2 주변영역용 구동전압 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  32. 제 31 항에 있어서,
    상기 감지제어부는
    리프레쉬 동작구간에 상기 구동전압 생성부에서 출력되는 구동전압의 전압레벨을 감지하기 위한 구동전압 감지부; 및
    상기 리프레쉬 동작구간에 활성화되는 리프레쉬 신호에 인에이블되어 상기 구동전압 감지부에서 감지한 결과에 응답하여 상기 제어신호를 생성하기 위한 제어신호 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  33. 제 32 항에 있어서,
    상기 출력드라이버는
    상기 전원전압의 전압레벨을 이용하여, 상기 제1 데이터 전달부 또는 제2 데이터 전달부에서 전달되는 전달신호를 버퍼링하기 위한 프리드라이버; 및
    상기 프리드라이버에 의해 버퍼링된 신호를 데이터 입출력 패드를 통해 드라이빙하기 위한 메인 드라이버를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  34. 제 33 항에 있어서,
    상기 구동전압 감지부는
    상기 리프레쉬 신호에 응답하여 인에이블 신호를 출력하는 인에이블 신호 생성부;
    상기 제1 전압레벨의 주변영역용 구동전압과 접지전압 레벨의 사이값을 가지는 비교전압을 제공하기 위한 비교전압 제공부; 및
    상기 비교전압과 기준전압의 전압레벨을 비교하여 감지신호를 출력하기 위한 비교회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  35. 주변영역에 제공될 주변영역용 구동전압을 제1 전압레벨로 생성하는 단계;
    파워소모 절약구간에 상기 주변영역용 구동전압의 전압레벨을 상기 제1 전압레벨에서 제2 전압레벨로 소정의 레벨만큼 다운시켜 제공하는 단계;
    상기 주변영역용 구동전압의 전압레벨을 감지하는 단계;
    상기 감지된 결과에 대응하여, 상기 제1 전압레벨의 신호를 상기 전달노드에 제공하는 단계; 및
    상기 제1 전압레벨의 신호에 응답하여 출력드라이버를 디스에이블시키는 단계
    를 포함하는 반도체 메모리 장치의 구동방법.
  36. 제 35 항에 있어서,
    상기 파워소모 절약구간에서 노멀 구간을 변환할 때에, 상기 제2 전압레벨의 구동전압을 상기 제1 전압레벨의 구동전압으로 업시키는 단계;
    상기 구동전압의 전압레벨을 감지하는 단계;
    상기 감지된 결과에 대응하여, 메모리 코어영역에서 제공되는 데이터 신호를 상기 제1 전압레벨의 구동전압을 이용하여 래치하는 단계; 및
    상기 래치된 데이터 신호에 응답하여 출력드라이버를 구동시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  37. 제 36 항에 있어서,
    상기 파워소모 절약구간은
    리프레쉬 동작구간인 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
KR1020060059260A 2006-06-29 2006-06-29 반도체 메모리 장치 및 그 구동방법 KR100780624B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060059260A KR100780624B1 (ko) 2006-06-29 2006-06-29 반도체 메모리 장치 및 그 구동방법
US11/714,155 US7593280B2 (en) 2006-06-29 2007-03-06 Semiconductor memory device operating with a lower voltage for peripheral area in power saving mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059260A KR100780624B1 (ko) 2006-06-29 2006-06-29 반도체 메모리 장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR100780624B1 true KR100780624B1 (ko) 2007-11-29

Family

ID=38876463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059260A KR100780624B1 (ko) 2006-06-29 2006-06-29 반도체 메모리 장치 및 그 구동방법

Country Status (2)

Country Link
US (1) US7593280B2 (ko)
KR (1) KR100780624B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5466485B2 (ja) * 2009-11-12 2014-04-09 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
JP5728370B2 (ja) * 2011-11-21 2015-06-03 株式会社東芝 半導体記憶装置およびその駆動方法
WO2013147746A1 (en) * 2012-03-27 2013-10-03 Intel Corporation Reduction of power consumption in memory devices during refresh modes
JP6711590B2 (ja) * 2015-10-30 2020-06-17 キヤノン株式会社 メモリを制御する情報処理装置
US9917589B2 (en) * 2016-02-02 2018-03-13 Samsung Electronics Co., Ltd. Transmitter circuit and receiver circuit for operating under low voltage
US10242719B2 (en) 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
KR20190029307A (ko) * 2017-09-12 2019-03-20 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작방법
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface
US10978137B1 (en) * 2020-02-19 2021-04-13 Nany A Technology Corporation Memory device and method of operating the same
TWI765498B (zh) * 2020-12-28 2022-05-21 新加坡商瑞昱新加坡有限公司 多晶片模組的洩漏電流控制

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065675A (ko) * 1997-01-14 1998-10-15 김광호 반도체 메모리 장치
JP2000149557A (ja) 1992-10-07 2000-05-30 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2001052476A (ja) 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
KR20010057487A (ko) * 1999-12-23 2001-07-04 박종섭 이중 내부전압 발생장치
KR20040011835A (ko) * 2002-07-30 2004-02-11 삼성전자주식회사 향상된 테스트 모드를 갖는 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005436A (en) * 1992-10-07 1999-12-21 Matsushita Electric Industrial Co., Ltd. Internal reduced-voltage generator for semiconductor integrated circuit
JP2000173263A (ja) * 1998-12-04 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
KR100544112B1 (ko) * 1999-03-29 2006-01-23 삼성에스디아이 주식회사 음극선관용 마스크프레임 어셈블리
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP2001338489A (ja) * 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
KR100515072B1 (ko) 2000-06-30 2005-09-16 주식회사 하이닉스반도체 리프레시 동작에서의 전력소모를 줄이기 위한반도체메모리장치
JP2003068076A (ja) * 2001-08-27 2003-03-07 Elpida Memory Inc 半導体記憶装置の電力制御方法及び半導体記憶装置
KR100502659B1 (ko) * 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
KR100652414B1 (ko) * 2005-06-10 2006-12-01 삼성전자주식회사 딥 파워 다운 모드일 때 일부 데이터를 보존할 수 있는메모리 장치 및 그 동작 방법
KR100753048B1 (ko) * 2005-09-05 2007-08-30 주식회사 하이닉스반도체 반도체 메모리 장치의 주변영역 전압 발생 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000149557A (ja) 1992-10-07 2000-05-30 Matsushita Electric Ind Co Ltd 半導体集積回路
KR19980065675A (ko) * 1997-01-14 1998-10-15 김광호 반도체 메모리 장치
JP2001052476A (ja) 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
KR20010057487A (ko) * 1999-12-23 2001-07-04 박종섭 이중 내부전압 발생장치
KR20040011835A (ko) * 2002-07-30 2004-02-11 삼성전자주식회사 향상된 테스트 모드를 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
US20080002485A1 (en) 2008-01-03
US7593280B2 (en) 2009-09-22

Similar Documents

Publication Publication Date Title
KR100780624B1 (ko) 반도체 메모리 장치 및 그 구동방법
US7580303B2 (en) Semiconductor memory having a precharge voltage generation circuit for reducing power consumption
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US10497428B2 (en) Bit line sense amplifier, semiconductor memory device and multi bit data sensing method thereof
US7579904B2 (en) Semiconductor memory device
KR100652414B1 (ko) 딥 파워 다운 모드일 때 일부 데이터를 보존할 수 있는메모리 장치 및 그 동작 방법
KR910008101B1 (ko) 반도체 메모리 소자의 피드백형 데이타 출력 회로
US8779800B2 (en) Control signal generation circuit and sense amplifier circuit using the same
US8284619B2 (en) Semiconductor integrated circuit and system
KR20130072869A (ko) 프리차지 회로 및 비휘발성 메모리 장치
KR100933693B1 (ko) 반도체 메모리 장치 내 워드 라인 구동회로
KR100695524B1 (ko) 반도체메모리소자 및 그의 구동방법
US20070230262A1 (en) Semiconductor memory
US20060022706A1 (en) Apparatus for delivering inputted signal or data
JP2013196732A (ja) 半導体装置
KR100846392B1 (ko) 반도체 메모리 장치
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
CN110047524B (zh) 半导体存储器件
JP2007311011A (ja) 半導体記憶装置及びその駆動方法
KR20030047023A (ko) 반도체 장치
US7626872B2 (en) Semiconductor memory device and its driving method
KR100833587B1 (ko) 리프레시 특성 향상을 위한 반도체 메모리 장치
KR101008989B1 (ko) 제어신호생성회로
JP2004071106A (ja) 半導体記憶装置
KR20030056460A (ko) 반도체 메모리장치의 ｒａｓ 시간 보상회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee