しかしながら、サンプリングパルスの形状やパルス幅は、イネーブル信号の系列間誤差に起因して、該系列毎に異なる場合がある。その場合は、表示面にイネーブル信号の系列間誤差に対応した筋状の輝度斑が発生するおそれがあるが、特許文献1に記載されているような技術はこうした問題に十分に対応していない。駆動周波数が高くなる程、このようなイネーブル信号の系列間誤差の影響は相対的に増大するので、この問題は深刻さを増す。尚、以上の問題は液晶装置に限ったものではなく、他の電気光学装置であっても原理的に同様の問題が生じる可能性がある。
本発明は、例えば上記問題点に鑑みなされたものであり、高品質な表示を可能とする電気光学装置用駆動回路及び方法、並びに、これらを適用した電気光学装置及び電子機器を提供することを課題とする。
本発明の電気光学装置用駆動回路は、上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続され表示面を構成する複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、前記複数の走査線に走査信号を供給して前記画素部の水平走査を行う走査線駆動部と、前記複数のデータ線に画像信号を供給するデータ線駆動部とを備えており、前記走査線駆動部及び前記データ線駆動部の少なくとも一方は、所定周期のクロック信号に基づいて複数の段から夫々転送信号を順次出力するシフトレジスタと、前記順次出力された転送信号の各パルスを、第1のパルス幅を有する複数系列の第1イネーブル信号を用いて整形する第1整形を行う第1整形回路と、前記第1のパルス幅よりも狭い第2のパルス幅を有する一系列の第2イネーブル信号を用いて、前記第1整形が施された後の前記転送信号を整形する第2整形を行い、該第2整形が施された後の前記転送信号を出力する第2整形回路とを含み、前記第2イネーブル信号は前記第2整形回路の電源信号として入力される。
本発明の電気光学装置用駆動回路によれば、駆動時に、走査線駆動部による水平走査で選択された画素部列に、データ線駆動部からデータ線を通じて画像信号が供給され、データが書き込まれる。走査線駆動部における走査信号、及びデータ線駆動部におけるサンプリングパルスのうち一方又は両方は、シフトレジスタから出力される転送信号のパルス幅又はパルス周期等に係るパルス形状を、後述する第1及び第2整形回路において、第1及び第2イネーブル信号によって制限することで、パルス形状が所定値或いは所定形状となるように調整される。即ち、本発明の電気光学装置用駆動回路では、第1整形回路は、後述する第2整形回路と共に、転送信号のパルス幅等を制御するパルス幅制御手段を構成する。
例えば、走査線駆動部では、調整後の転送信号が走査信号として、対応する走査線に入力される。例えば、データ線駆動部では、調整後の転送信号がサンプリングパルスとして、サンプリング回路における、データ線に設けられたサンプリングスイッチに入力され、該サンプリングスイッチはサンプリングパルスに応じて画像信号をサンプリングし、サンプリングされた画像信号が対応するデータ線に入力される。即ち、サンプリングパルスとは、前述のように、画像信号線に供給される画像信号をデータ線に選択的に供給するためのサンプリングの際のタイミング制御用の信号である。また、シフトレジスタからの転送信号は各段から「順次」出力されるが、これは、各段から次々に出力される、といった意味であり、必ずしも、転送信号の時系列が各段の物理的な配列と対応している場合に限定されない。
このような転送信号に対して、高周波化の常套手段として、第1整形回路において、複数系列の第1イネーブル信号を用いて第1整形が施される。そして、第1整形により、転送信号のパルス幅は、例えばより幅が狭い、複数系列の第1イネーブル信号のパルス幅によって制限される。ここで「複数系列」というのは、例えば同一構成又は異なる構成を有すると共に相互に独立して設けられる、複数のイネーブル信号生成回路や複数のイネーブル信号供給経路など、信号の発生起源又は供給経路が互いに異なっていることを指しており、最終的に重畳されて一つの連続信号として取り扱われる場合であっても、この概念に含まれる。そのような場合には、たとえ元々同一波形であることが意図されていても、回路素子の特性や素子や配線の電気的影響によって波形が僅かながら異なることがあり得る。複数系列の第1イネーブル信号は互いに独立した信号として取り扱うことができるため、シフトレジスタから順次出力される転送信号を時分割して複数の信号線に分配供給することができる。
但し、仮にこのような複数系列の第1イネーブル信号を用いた第1整形のみでは、系列差に起因して表示上の不具合が生じるおそれがある。例えば、データ線駆動部において、第1整形のみを転送信号に施して、該転送信号をサンプリングパルスとして出力する場合、第1イネーブル信号のパルス形状が画像信号に反映されるため、系列間でのパルス幅等の違いが輝度差として顕在化し、表示品質を低下させることがある。具体的には、系列周期に対応する縦筋状の輝度斑となって現れる。また、走査線駆動部においても、前述したデータ線駆動部と同様に、第1整形が施された転送信号を走査信号として出力すると、第1イネーブル信号のパルス形状が走査信号に反映されるため、系列間でのパルス幅等の違いが横筋状の輝度斑となることがある。
そこで、本発明の電気光学装置用駆動回路は、第2整形回路において、第1整形が施された後の転送信号に対して、更に第2整形回路に、電源信号或いは電源からの信号として入力される、一系列の第2イネーブル信号を用いて第2整形を施す。ここで、「電源」というのは、整形回路または反転回路を構成するトランジスタのソースであることを意味している。
第2イネーブル信号は、例えば最終的な出力信号である走査信号或いはサンプリングパルスのパルス幅とパルス周波数とを備えている。ここで「一系列」というのは、発生起源又は供給経路が同一であることを指しており、そのような場合には、信号の各パルスの幅や間隔(即ち、周波数)、立ち上がり時及び立ち下がり時の歪み具合を含めた形状等はほぼ一定となる。少なくとも、複数系列の第1イネーブル信号と比べると、極めて顕著に同一系列の第2イネーブル信号におけるパルス幅等は均一になる。そのため、この第2整形により、転送信号におけるパルス幅及び時間的に連続する複数の転送信号のパルス周期等のパルス形状は均一化される。即ち、先の第1整形の段階で生じた転送信号のパルス幅等の系列差による変動を、この第2整形で解消することが可能となる。
ここで、一系列の第2イネーブル信号は、パルス幅を複数系列の第1イネーブル信号のパルス幅(即ち、「第1のパルス幅」)で制限された転送信号を整形することから、複数系列の第1イネーブル信号のパルス幅よりも小さい第2のパルス幅としてある。即ち、シフトレジスタから出力される転送信号の各々に対して行われる、第1整形及び第2整形のタイミングがズレたとしても、その影響を少なくするためのマージンを確保すべく、第2イネーブル信号のパルス幅は第2のパルス幅としてある。
また、第2整形回路における第2イネーブル信号の入力タイミングに対して、第2整形が施された後の転送信号の出力タイミングが遅延するのを防止するために、第1整形回路に対する第1イネーブル信号の供給タイミング、並びに第2イネーブル信号の第2整形回路に対する供給タイミングを夫々調整するのが好ましい。これにより、例えば連続するサンプリングパルスが時間軸上で部分的に又は全体的に重畳するのをより確実に防止することが可能となる。
このように、複数系列の第1イネーブル信号と一系列の第2イネーブル信号の各々を用い、転送信号に少なくとも2段階の整形を施すようにすれば、最終的にパルス形状が所定値或いは所定形状の信号を得ることが可能である。或いは、このような2段階の整形を施すようにすれば、第1整形のみを行う場合と比較して、最終的に出力される、サンプリングパルス等の転送信号におけるパルス形状を、格段に所定値或いは所定形状にできると言える。即ち、本発明においては、少なくとも以上に説明した2段階の整形が必要であるが、例えば同様の整形工程を更に行うことも可能である。但し、その場合には、一系列のイネーブル信号による整形工程を必ず最後に入れるようにする必要がある。
走査線駆動部は転送信号に基づいて走査信号を生成出力し、データ線駆動部は転送信号に基づいて画像信号のサンプリングを行うことから、走査線駆動部及びデータ線駆動部の少なくとも一方において上述の2段階の整形がなされれば、画像信号及び走査信号の少なくとも一方は、整形後の転送信号のパルス形状に応じてパルス形状が所定値或いは所定形状となる。
従って、本発明の電気光学装置用駆動回路によれば、転送信号の処理に際して複数系列の第1イネーブル信号を用いながらも、これら第1イネーブル信号の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。
加えて、本発明の電気光学装置用駆動回路によれば、パルス幅制御手段には、電源として第2イネーブル信号が入力されるため、例えば、第1整形回路の電源として第2イネーブル信号を入力させることで、該第1整形回路では、第1整形に加えて第2整形も行うことが可能となり、第1及び第2整形回路を一体に形成することができる。これにより、基板上におけるスペースを殆ど拡大させること無しに、該スペースを小さくして、パルス幅制御手段を形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動部及び走査線駆動部を形成することが可能となる。
本発明の電気光学装置用駆動回路の一態様では、前記第1のパルス幅は前記転送信号のパルス幅よりも狭い。
この態様によれば、複数系列の第1イネーブル信号のパルス幅(即ち、「第1のパルス幅」)は、転送信号のパルス幅よりも狭い。このようにすれば、第1整形により、転送信号のパルス幅を、より幅が狭い、第1のパルス幅によって制限するので、相前後して出力される転送信号間で、パルスが重なることを未然防止することが可能となる。
本発明の電気光学装置用駆動回路の他の態様では、前記第1イネーブル信号は前記クロック信号と同じ周期を有するN系列(Nは2以上の整数)の信号であり、前記第2イネーブル信号の周期は前記クロック信号の周期のN分の1倍である。
この態様によれば、転送信号は、クロック周期と同じ周期を有するN系列の信号により整形され、第1整形が施された後の転送信号は、パルス周期がクロック信号の周期のN分の1倍に制限されたN系列の信号により整形される。よって、2段階の整形により、転送信号のパルス幅を効率良く、所望の値に整形できる。
本発明の電気光学装置用駆動回路の他の態様では、前記電源信号は前記第2整形回路を構成するトランジスタのソースに入力される信号である。
この態様によれば、電源信号の入力タイミングに対して、第2整形が施された後の転送信号の出力タイミングが遅延するのを、より確実に防止することができる。
本発明の電気光学装置用駆動回路の他の態様では、前記データ線駆動部は、前記転送信号及び前記データ線にプリチャージ信号を供給させるプリチャージ用選択信号を論理演算するプリチャージ用回路を更に含む。
この態様によれば、プリチャージ用回路は、シフトレジスタから順次出力される転送信号、或いは、第1整形が施された後若しくは該第1整形に加えて第2整形が施された後の転送信号と、データ線にプリチャージ信号を供給させるプリチャージ用選択信号とを論理演算する。
ここで、データ線駆動部において、プリチャージ用回路には、転送信号の入力に先立って、データ線にプリチャージ信号を供給させるプリチャージ用選択信号が入力される。プリチャージ用回路におけるプリチャージ用選択信号の入力期間はプリチャージ期間に相当する。このプリチャージ期間に、サンプリング回路における各サンプリングスイッチには、プリチャージ用回路を介してプリチャージ用選択信号が、例えば同時に入力される。他方、プリチャージ期間に、画像信号線を介して、プリチャージ電位を有するプリチャージ信号が、各サンプリングスイッチに供給され、該サンプリングスイッチを介してデータ線に供給される。これにより、複数のデータ線に、画像信号の供給に先立って、一斉にプリチャージ信号が書き込まれることにより、ビデオプリチャージを行うことができる。
また、プリチャージ用回路を、パルス幅制御手段と共に、所定スペースに形成するのがよい。このようにすれば、基板上におけるスペースを拡大させること無しに、該スペースを小さくして、パルス幅制御手段と共にプリチャージ用回路を形成することが可能となる。
この、データ線駆動部がプリチャージ用回路を更に含む態様では、前記プリチャージ用回路は、前記転送信号及び前記プリチャージ用選択信号の論理和を演算する回路により整形されているように構成してもよい。
このように構成すれば、プリチャージ用回路を簡易な構成とすることが可能となり、回路素子又は配線の数を殆ど増加させないで、プリチャージ用回路を形成することが可能となる。その結果、基板上において、プリチャージ用回路を設置するためのスペースをより小さくすることが可能となる。
本発明の電気光学装置用駆動回路の他の態様では、前記第1整形回路は、前記転送信号及び前記第1イネーブル信号が入力されると共に、入力された前記転送信号及び前記第1イネーブル信号の論理積を演算することにより前記第1整形を行うNAND回路を含む。
この態様によれば、第1整形回路を簡易な構成とすることが可能となる。よって、回路素子又は配線の数を殆ど増加させないで、第1整形回路を形成することができる。その結果、基板上において、第1整形回路を設置するためのスペースをより小さくすることが可能となる。
この、第1整形回路がNAND回路を含む態様では、前記第1整形回路には、前記第1整形回路の電源信号として、前記第2イネーブル信号が入力されると共に、前記第1整形回路は、前記第2整形回路を兼ねるように構成してもよい。
このように構成すれば、第1整形回路では、転送信号に対して、第1整形に加えて第2整形を施すことが可能となり、第1及び第2整形回路を一体に形成することができる。例えば、ハイレベルの第2イネーブル信号を反転させて、第1整形回路におけるNAND回路の電源信号として、入力させる。或いは、第1整形回路に、NAND回路に加えて、該NAND回路における入力信号又は出力信号の論理を反転させる反転回路が設けられる場合には、該反転回路の電源信号として、ハイレベルの第2イネーブル信号を入力させるようにしてもよい。
この、第1整形回路の電源として第2イネーブル信号が入力される態様では、前記第1整形回路は反転回路を更に含むように構成してもよい。
このように構成すれば、第1整形回路を、NAND回路及び反転回路を用いて、実質的にAND回路として形成することが可能となる。ここで、第1整形回路において、反転回路は、例えばNAND回路に入力される転送信号及び第1イネーブル信号のいずれかの論理を反転させるように設けられてもよいし、又はNAND回路から出力される、第1整形が施された後の転送信号の論理を反転させるように、設けられてもよい。
この、第1整形回路が反転回路を含む態様では、前記反転回路には、前記反転回路の電源信号として、前記第2イネーブル信号が入力されるように構成してもよい。
このように構成すれば、第2イネーブル信号の入力タイミングに対して、第2整形が施された転送信号の出力タイミングが遅延するのを、より確実に防止することが可能となり、第2整形回路を兼ねる第1整形回路において、良好な応答性を得ることができる。
この、第1整形回路が反転回路を含む態様では、前記反転回路の電源信号は、前記反転回路を構成するトランジスタのソースに入力されるように構成してもよい。
このように構成すれば、電源信号の入力タイミングに対して、論理が反転された転送信号の出力タイミングが遅延するのを、より確実に防止することができる。
この、反転回路の電源として第2イネーブル信号が入力される態様では、前記プリチャージ用回路は、前記順次出力された前記転送信号と前記プリチャージ用選択信号とを用いて前記論理演算を行うと共に、前記第1整形回路は、前記プリチャージ用回路より出力される前記転送信号に対して、前記第1及び第2整形を施すように構成してもよい。
このように構成すれば、第2整形回路を兼ねる第1整形回路を、該第1整形回路から出力される、第1及び第2整形が施された後の転送信号がサンプリングパルスとして入力される、サンプリング回路におけるサンプリングスイッチの最も近くに配置することが可能となる。より具体的には、シフトレジスタから順次出力された転送信号が、プリチャージ用回路にプリチャージ用選択信号が供給されていない期間に、該プリチャージ用回路を介して、第1整形回路に入力される。そして、第1整形回路より、第1及び第2整形が施された後の転送信号がサンプリングパルスとして、サンプリング回路のサンプリングスイッチに対して出力される。
よって、第1整形回路からサンプリングスイッチまでのサンプリングパルスの供給経路の長さを短くすることが可能となり、サンプリングパルスの、第1整形回路における出力タイミングに対して、サンプリングパルスの、サンプリングスイッチにおける入力タイミングが遅延するのを防止すると共に、サンプリングパルスの形状が、例えば長い供給経路を経ることで、パルス幅が変形したりして崩れるのを防止することができる。よって、時間的に連続するサンプリングパルスが部分的に又は全体的に重畳するのを、より確実に防止することができる。
この、データ線駆動部がプリチャージ用回路を更に含む態様では、前記プリチャージ用回路は、前記第2整形回路を兼ねており、前記プリチャージ用回路には、前記第1整形が施された後の前記転送信号が入力されると共に、前記プリチャージ用回路の電源信号として、前記第2イネーブル信号が入力されるように構成してもよい。
このように構成する場合、例えばNOR回路により整形されるプリチャージ用回路において、該NOR回路に、ローレベルの第2イネーブル信号が電源信号として入力されると共に、プリチャージ用選択信号及び第1整形が施された後の転送信号が入力される。よって、プリチャージ用回路において、第2整形を行うことが可能となるため、プリチャージ用回路と第2整形回路とを一体に形成することができる。即ち、パルス幅制御手段の中に、プリチャージ用回路を作り込むことが可能となるため、プリチャージ用回路及びパルス幅制御手段を、基板上におけるスペースをより小さくして形成することが可能となる。
この、データ線駆動部がプリチャージ用回路を更に含む態様では、前記プリチャージ用回路の電源信号は、前記プリチャージ用回路を構成するトランジスタのソースに入力されるように構成してもよい。
このように構成すれば、電源信号の入力タイミングに対して、プリチャージ用回路より出力される転送信号の出力タイミングが遅延するのを、より確実に防止することができる。
この、データ線駆動部がプリチャージ用回路を更に備える態様では、前記データ線駆動部は、夫々、前記データ線に設けられると共に、前記転送信号及び前記プリチャージ用選択信号が入力される複数のサンプリングスイッチを含むサンプリング回路を更に備えており、前記サンプリングスイッチは、前記転送信号に応じて、画像信号線を介して供給され且つ表示電位を有する画像信号をサンプリングして前記データ線に供給すると共に、前記プリチャージ用選択信号に応じて、前記画像信号線を介して供給される、プリチャージ電位を有するプリチャージ信号をサンプリングして前記データ線に供給するように構成してもよい。
このように構成すれば、ビデオプリチャージを行うと共に、電気光学装置における画像表示時、表示画面において縦筋状の輝度斑が発生するのを防止することが可能となる。
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の電気光学装置用駆動回路(但し、その各種態様を含む)と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素部とを備える。
本発明の電気光学装置によれば、上述した本発明の電気光学装置用駆動回路を具備するので、高品位の表示が可能である。この電気光学装置は、例えば液晶装置、有機EL装置、電子ペーパ等の電気泳動装置、電子放出素子を利用した表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等の各種表示装置を実現することが可能である。
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を備える。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備している。この電気光学装置は、本発明の電気光学装置用駆動回路を搭載していることから、高品位の表示が可能である。この電子機器は、例えば、投射型表示装置、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネル等の各種の電子機器に適用が可能である。
本発明の電気光学装置用駆動方法は、上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続され表示面を構成する複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動方法であって、前記複数の走査線に走査信号を供給して前記画素部の水平走査を行う走査線駆動部、及び前記複数のデータ線に画像信号を供給するデータ線駆動部の少なくとも一方において、所定周期のクロック信号に基づいて、シフトレジスタの複数の段から夫々転送信号を順次出力する工程と、前記順次出力された転送信号の各パルスを、第1のパルス幅を有する複数系列の第1イネーブル信号を用いて整形する第1整形を行う工程と、前記第1のパルス幅よりも狭い第2のパルス幅を有する一系列の第2イネーブル信号を用いて、前記第1整形が施された後の前記転送信号を整形する第2整形を行い、該第2整形が施された後の前記転送信号を出力する工程とを含み、前記第2イネーブル信号は前記第2整形回路の電源信号として入力される。
本発明の電気光学装置用駆動方法によれば、上述した本発明の電気光学装置用駆動回路と同様に、転送信号の処理に際して複数系列の第1イネーブル信号を用いながらも、これら第1イネーブル信号の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。また、基板上の所定スペースに、第1及び第2整形を行うためのパルス幅制御手段を形成するのがよい。このようにすれば、基板上におけるスペースを拡大させること無しに、該スペースを小さくして、パルス幅制御手段を形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動部及び走査線駆動部を形成することが可能となる。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
<1:第1実施形態>
本発明の電気光学装置に係る第1実施形態について、図1から図12を参照して説明する。
<1−1:液晶装置の全体構成>
先ず、本実施形態における液晶装置の全体構成について、図1から図3を参照して説明する。図1は、対向基板側から見た液晶装置の平面図であり、図2は、図1のH−H’断面図である。
図1及び図2において、液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。TFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域では、本発明に係る「データ線駆動部」の一例であるデータ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。本発明に係る「走査線駆動部」の一例である走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。また、TFTアレイ基板10及び対向基板20の間には、両基板間の電気的導通を確保するための上下導通端子106が配置されている。
図2において、TFTアレイ基板10上には、画素スイッチング用TFTや各種配線等の上に画素電極9aが、更にその上から配向膜が形成されている。他方、対向基板20上の画像表示領域10aには、液晶層50を介して複数の画素電極9aと対向する対向電極21が形成されている。即ち、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。この対向電極21上には、格子状又はストライプ状の遮光膜23が形成され、更にその上を配向膜が覆っている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、TN(ツイステッドネマティック)モード、 STN(スーパーTN)モード、D−STN(ダブル−STN)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。以上が、この液晶装置の構成の概要である。
次に、この液晶装置の主要な構成について図3及び図4を参照して説明する。ここに、図3は、当該液晶装置の要部の構成を示している。図4は、図3に示した構成のうち転送信号の整形に関する回路系を表している。
図3において、液晶装置は、例えば石英基板、ガラス基板或いはシリコン基板等からなるTFTアレイ基板10と対向基板20(ここでは図示せず)とが液晶層を介して対向配置され、画像表示領域10aにおいて区画配列された画素電極9aに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。この液晶装置はTFTアクティブマトリクス駆動方式を採り、TFTアレイ基板10における画素表示領域10aには、マトリクス状に配置された複数の画素電極9aと、互いに交差して配列された複数の走査線2及びデータ線3とが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極9aとデータ線3との間には、走査線2を介して夫々供給される走査信号に応じて導通、非導通が制御されるTFTや、画素電極9aに印加した電圧を維持するための蓄積容量が形成されている。また、画像表示領域10aの周辺領域には、データ線駆動回路101等の駆動回路が形成されている。
データ線駆動回路101は、シフトレジスタ51、論理回路52及びサンプリング回路7からなる。シフトレジスタ51は、データ線駆動回路101内に入力される所定周期のX側クロック信号CLX(及びその反転信号CLX')、シフトレジスタスタート信号DXに基づいて、各段から転送信号Pi(i=1、…、n)を順次出力するように構成されている。
論理回路52は、パルス幅制限手段を含み、シフトレジスタ51から順次出力される転送信号Piを、第1及び第2イネーブル信号に基づいて整形し、それを基にして最終的にサンプリング回路駆動信号Siを出力する機能を有している。図4において、論理回路52には、パルス幅制御手段540に加えて、プリチャージ用回路521並びに反転回路523が含まれる。
パルス幅制御手段540は、シフトレジスタ51から出力された転送信号Piに対して、第1整形を行う第1整形回路及び第2整形を行う第2整形回路が一体となって形成されている。より具体的には、パルス幅制御手段540は、シフトレジスタ51の各段に対応して設けられた単位回路540Aにより整形され、該単位回路540AはNAND回路により整形される。
図5は、各NAND回路540Aの構成をより具体的に示す回路図である。図4及び図5において、各NAND回路540Aのゲートには、シフトレジスタ51の対応する段より出力される転送信号Piと、4本の第1イネーブル供給線81に供給される、本発明に係る「第1イネーブル信号」の一例であるイネーブル信号ENB1〜ENB4のうちのいずれか一つとが入力される。また、各NAND回路540Aには、該NAND回路540Aの電源として、本発明に係る「第2イネーブル信号」に相当するマスターイネーブル信号MENBの反転信号が、1本の第2イネーブル供給線82を介して入力される。ここで、「電源」或いは「電源信号」というのは、NAND回路540Aの電源にあたる信号、具体的にはNAND回路540Aを構成するトランジスタのソースに入力される信号であることを意味している。また、マスターイネーブル信号MENBの反転信号は、例えばハイレベルが15V、ローレベルが0Vのパルス信号である。
そして、各NAND回路540Aは、入力された転送信号Pi及び第1イネーブル信号ENB1〜ENB4の論理積を演算することにより第1整形を行うと共に、マスターイネーブル信号MENBを用いて第2整形を行う。これにより、転送信号Piに対して第1及び第2整形が施された信号である、二次整形信号Qaiを生成して出力する。尚、各単位回路540Aには、NAND回路の他、該NAND回路に入力される転送信号Pi若しくはイネーブル信号ENB1〜ENB4、並びに該NAND回路から出力される二次整形信号Qaiの論理を反転させる反転回路等が設けられてもよい。
パルス幅制御手段540において、前述したように第1及び第2整形が行われることにより、転送信号Piの波形は、よりパルス幅の狭いイネーブル信号ENB1〜ENB4やマスターイネーブル信号MENBの波形に基づいてトリミングされ、最終的にはパルス幅やパルス周期等のパルス形状がマスターイネーブル信号MENBのパルス形状に制限される。
このように、パルス幅制御手段540は、第1及び第2整形回路が一体となって形成され、且つNAND回路540Aにより整形されるため、回路素子や配線の数を殆ど増加させないで、パルス幅制御手段540を簡易な構成とすることが可能となる。よって、TFTアレイ基板10上におけるスペースを殆ど拡大させること無しに、該スペースを小さくして、パルス幅制御手段540を形成することが可能となる。
また、プリチャージ用回路521は、シフトレジスタ51の各段に対応して設けられた単位回路521Aにより整形される。各単位回路521Aは、プリチャージ用信号供給線83に供給されるプリチャージ用選択信号NRGの論理を反転させる反転回路521aと、反転回路521aにおいて論理が反転されたプリチャージ用選択信号NRG及び一次整形信号Qaiがゲートに入力されるNAND回路521bとにより、実質的にNOR回路として形成されている。そして、各NOR回路521Aでは、二次整形信号Qai及びプリチャージ用選択信号NRGの論理和を演算して、二次整形信号Qai及びプリチャージ用選択信号NRGのいずれかを、出力信号Qbiとして出力する。このようにして出力された出力信号Qbiは、2つの反転回路523を介して、サンプリングパルスSiとして出力される。
このように、プリチャージ用回路521をNOR回路521Aにより整形することで、プリチャージ用回路521を簡易な構成とすることが可能となり、回路素子又は配線の数を増加させないで、プリチャージ用回路521を形成することが可能となる。その結果、TFTアレイ基板10上において、プリチャージ用回路521を設置するためのスペースをより小さくすることが可能となる。
サンプリング回路7は、データ線3に設けられたサンプリングスイッチ71を複数含み、各サンプリングスイッチ71は、図4に示す画像信号線6に供給される画像信号VIDを、サンプリングパルスSiに応じてサンプリングし、夫々をデータ信号としてデータ線3に印加する。尚、各サンプリングスイッチ71は、例えばPチャネル型又はNチャネル型の片チャネル型TFT若しくは相補型のTFTにより整形される。
本実施形態では、画像信号線6は一本とし、いずれのサンプリングスイッチ71もこの画像信号線6から画像信号VIDを供給される場合について説明するが、画像信号は、シリアル−パラレル展開(即ち、相展開)されていてもよい。例えば、画像信号を画像信号VID1〜VID6の6相にシリアル−パラレル展開した場合、これらの画像信号は、6本の画像信号線を夫々介してサンプリング回路7に入力される。複数の画像信号線6に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、データ線3への画像信号入力をグループ毎に行うことができ、駆動周波数が抑えられる。
走査線駆動回路104は、マトリクス状に配置された複数の画素電極9aをデータ信号及び走査信号により走査線2の配列方向に走査するために、走査信号印加の基準クロックであるY側クロック信号CLY(及びその反転信号CLY')、シフトレジスタスタート信号DYに基づいて生成される走査信号を、複数の走査線2に順次印加するように構成されている。その際には、図3において、各走査線2には、両端から同時に電圧が印加される。
尚、クロック信号CLXやCLY等の各種タイミング信号は、図示しない外部回路に形成されたタイミングジェネレータにて生成され、TFTアレイ基板10上の各回路に外部回路接続端子102を介して供給される。また、各駆動回路の駆動に必要な電源電圧等もまた外部回路から供給される。更に、上下導通端子106から引き出された信号線には、外部回路から対向電極電位LCCが供給される。対向電極電位LCCは、上下導通端子106を介して対向電極21に供給される。対向電極電位LCCは、画素電極9aとの電位差を適正に保持して液晶保持容量を形成するための対向電極21の基準電位となる。
<1−2:液晶装置の動作>
次に、この液晶装置において、特に、転送信号Piに対して第1及び第2整形を施すことにより、サンプリングパルスSiを生成する過程、並びにビデオプリチャージについて、図3から図5に加えて、図6から図10を参照して説明する。図6は、ビデオプリチャージについて説明するためのタイミングチャートであって、図7は、シフトレジスタ51における転送信号の生成について説明するためのタイミングチャートであって、図8は、第1及び第2整形について説明するためのタイミングチャートである。また、図9は、論理回路52に係る比較例の構成を示す図であり、図10は、比較例の動作について説明するためのタイミングチャートである。
本実施形態では、各画素電極9aに対するデータ信号の供給に先立って、例えば以下に説明するようなビデオプリチャージが行われる。ビデオプリチャージの際、シフトレジスタ51からは転送信号Piは出力されておらず、プリチャージ用回路521において、各NOR回路521Aには、プリチャージ用信号供給線83を介してプリチャージ用選択信号NRGが供給される。そして、プリチャージ用回路521にプリチャージ用選択信号NRGが供給される期間がプリチャージ期間となる。このプリチャージ期間においてマスターイネーブルMENBの反転信号が第2イネーブル供給線82に供給される。よって、図6に示すように、パルス幅制御手段540における、各NAND回路520Aの出力信号Qaiは、ハイレベルとなる。
そして、プリチャージ用回路521の各NOR回路521Aにおいて、NAND回路521bには、反転回路521aによって論理が反転されたプリチャージ用選択信号NRGが入力されると共に、パルス幅制御手段540の出力信号Qaiが入力され、該NAND回路521bからは、プリチャージ用選択信号NRGが出力信号Qbiとして出力される。出力信号Qbiは、各サンプリングスイッチ71に、サンプリングパルスSiとして供給される。他方、プリチャージ期間に、画像信号線6を介して、プリチャージ電位を有するプリチャージ信号が、各サンプリングスイッチ71に供給される。よって、各データ線3に同時に、サンプリングスイッチ71を介してプリチャージ信号が供給されることとなる。これにより、ビデオプリチャージを行うことができる。
次に、本実施形態において特徴的な、転送信号Piの整形、即ち第1及び第2整形について説明する。
図7において、データ線駆動回路101におけるシフトレジスタ51からは、所定周期のX側クロック信号CLX(及び、図7には図示しない、X側クロック信号CLXの反転信号CLX’)に基づくタイミングで、転送信号P1、P2、…、Pnが順に出力される。
尚、以下では、このように出力される転送信号P1、P2、…、Pnのうち、特に、第1番目から第4番目までに出力される転送信号P1〜P4について、これら転送信号P1〜P4に対して施される第1及び第2整形を詳細に説明し、該第1及び第2整形により生成される各信号の信号波形について図8に示す。シフトレジスタ51から第5番目以降に出力される転送信号P5〜Pnについては、以下に説明する第1から第4番目の転送信号P1〜P4と同様の手順により、第1及び第2整形が施されるものとする。
図8において、シフトレジスタ51から順次出力された転送信号P1〜P4に対して、パルス幅制御手段540の各NAND回路540Aにおいて、イネーブル信号ENB1〜ENB4のいずれかを用いて第1整形が行われる。第1整形では、転送信号P1〜P4のパルス形状が、イネーブル信号ENB1〜ENB4のパルス形状に基づいて、夫々整形される。これにより、例えば転送信号P1〜P4のパルス幅が、イネーブル信号ENB1〜ENB4のパルス幅d1に制限されると共に、夫々に異なる出力タイミングを有する信号が生成されることとなる。転送信号Piは、シフトレジスタ51に入力されるクロック信号CLX等に応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、このように第1整形を行うことで、狭小化することができる。
ここで、イネーブル信号ENB1〜ENB4は夫々系列の異なる信号であるために、波形が完全に揃わない場合が考えられる。そのような場合、例えば、第1整形により生成された信号内には、他のパルスと比べて幅が異なるパルスが混在することになる。例えば、図8において、イネーブル信号ENB3が、基準とするパルス幅d1よりも広いパルス幅d2を有するとき、このイネーブル信号ENBに基づいて生成された信号のパルス幅もまたパルス幅d2となる。
そこで、パルス幅制御手段540では、更に、各NAND回路540Aにおいて、マスターイネーブル信号MENBの反転信号を用いて、第2整形が行われる。第2整形では、転送信号P1〜P4のパルス形状が、更にマスターイネーブル信号MENBのパルス形状に基づいて、夫々整形される。これにより、パルス幅制御手段540では、最終的に、例えば転送信号P1〜P4のパルス幅がマスターイネーブル信号MENBのパルス幅d10に夫々制限されることとなる。ここで、マスターイネーブル信号MENBは、イネーブル信号ENB1〜ENB4とは異なり、単一の系列からなることから、そのパルス幅d10やパルス周波数等のパルス形状は常に、殆ど一定とされる。また、マスターイネーブル信号MENBのパルス幅、即ちマスターイネーブル信号MENBの反転信号のパルス幅d10は、第1及び第2整形のタイミングのズレを考慮してマージンを確保するため、イネーブル信号ENB1〜ENB4のパルス幅d1より更に狭くなっている。よって、パルス幅制御手段540において生成出力される二次整形信号Qa1〜Qa4は、パルス幅がパルス幅d10に揃えられる。
尚、第1イネーブル信号がクロック信号と同周期でN系列(Nは2以上の整数)の信号であるとき、マスターイネーブル信号MENBの周期はイネーブル信号の周期のN分の1倍となる。
続いて、プリチャージ用回路521では、シフトレジスタ51より転送信号Piが出力される期間には、プリチャージ用選択信号NRGは供給されない、即ち、NOR回路521Aに入力されるプリチャージ用選択信号NRGは、ローレベルとなっている。よって、プリチャージ用回路521において、二次整形信号Qa1〜Qa4が夫々、NOR回路521Aに異なるタイミングで入力されると、これらのNOR回路521Aからは、二次整形信号Qa1〜Qa4が出力信号Qb1〜Qb4として夫々異なるタイミングで出力され、2つの反転回路523を介してサンプリングパルスS1〜S4として出力される。
よって、論理回路52では、最終的にパルス幅がパルス幅d10に規定されたサンプリングパルスS1〜S4を得ることができる。更に、本実施形態では、二次整形信号Qa1〜Qa4は、パルス幅だけでなく、パルス周波数若しくはパルス同士の間隔、更に立ち上がり及び立ち下がりの歪み具合を含むパルス形状もまた、イネーブル信号ENB1〜ENB4及びマスターイネーブル信号MENBの波形に支配されている。よって、サンプリングパルスS1〜S4は、マスターイネーブル信号MENBによってパルス周波数若しくはパルス同士の間隔も所定値に規定され、パルス形状も所定形状に規定される。
以上説明したように、論理回路52において得られるサンプリングパルスSiは、サンプリング回路7の各サンプリングスイッチ71を駆動し、サンプリングスイッチ71に画像信号線6から画像信号VIDを供給する。こうして画像信号VIDはサンプリングされるが、ここでサンプリングパルスSiのパルス形状は均一であるために、生成されるデータ信号のパルス形状もまた一様に揃えられている。
ここで、図9及び図10を参照して、比較例の構成及び動作について説明する。図9に示す比較例によれば、図4に示す構成と比較して、論理回路52には、第2整形を行う第2整形回路が含まれていない構成となっている。よって、図10に示すように、パルス幅制御手段540において、第1整形のみが施された各NAND回路540Aの出力信号Qa1〜Qa4が夫々、プリチャージ用回路521並びに2つの反転回路523を介して、サンプリングパルスS1〜S4として出力されることとなる。従って、前述したようにイネーブル信号ENB1〜ENB4の各々の波形が異なっている場合、即ちイネーブル信号ENB1〜ENB4に系列誤差が生じている場合、サンプリングパルスS1〜S4を介して、データ信号のパルス形状に、イネーブル信号ENB1〜ENB4の系列誤差が反映されて、該系列毎に異なる形状となる。
データ信号は、各データ線3から選択画素列の画素電極9aに印加され、また図示しない蓄積容量を充電又は放電して、データの書き込みを行う。この際、データ信号にイネーブル信号ENB1〜ENB4の系列誤差が反映されて、該データ信号のパルス形状が系列毎に異なっていると、表示面に縦筋状の輝度ムラが発生して、表示画像の品質が劣化する恐れがある。
これに対して、本実施形態では、データ信号は、上述したようにパルス形状が揃っているために輝度を相対的な適正値とすることができ、表示像におけるパルス幅の差に基づく輝度斑の発生を低減或いは防止することができる。即ち、表示上の輝度は、画素電極9aに供給されるデータ信号の高さ、幅、そして立ち上がり時及び立ち下がり時の歪み具合等によって左右されるからである。
このように本実施形態によれば、上述のように2段階の整形工程を経て生成されたサンプリングパルスSiによってデータ信号のパルス幅が規定されるようにしたので、第1整形に複数系列のイネーブル信号ENB1〜ENB4を用いながらも、イネーブル信号ENB1〜ENB4の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。また、サンプリングパルスSiによりデータ信号のパルス周波数若しくはパルス間隔、及びパルス形状が夫々所定値及び所定形状に規定されるようにしたので、適正な駆動が可能である。
また、サンプリングパルスSiのパルス幅は、最終的にマスターイネーブル信号MENBのパルス幅d10に規定され、そのパルス形状も所定形状に規定されることから、第1整形における出力波形はそれほど形状精度が良くなくともよい。そこで、転送信号Piのパルス幅や周期、パルス形状等を、第1整形により粗く調整し、更に第2整形により高精度に調整することが考えられる。例えば、第1整形では、転送信号Piにイネーブル信号ENB1〜ENB4の系列差による変動以外にも形状誤差が残されていてよく、それらの誤差は、第2整形においてマスターイネーブル信号MENBの精度に応じて修正することができる。尚、第1整形では、マスターイネーブル信号MENBとのパルス幅やパルス形状等の差を、第2整形におけるマージンとして意図的に残しておいてもよい。
尚、パルス幅制御手段540において、マスターイネーブル信号MENBの反転信号の入力タイミングに対して、二次整形信号Qaiの出力タイミングが遅延するのを防止するために、該パルス幅制御手段540に対する、イネーブル信号ENB1〜ENB4の各々の供給タイミング、並びにマスターイネーブル信号MENBの反転信号供給タイミングを夫々調整するのが好ましい。これにより、例えば連続するサンプリングパルスSiが時間軸上で部分的に又は全体的に重畳するのをより確実に防止することが可能となる。
加えて、図11には、図9に示す比較例における、論理回路52を構成する各単位回路のレイアウトの構成例について示してあり、図12には、本実施形態における論理回路52を構成する各単位回路のレイアウトの構成例について示してある。
図11に示すように、図9に示す論理回路52において、シフトレジスタ51の各段に対応して設けられた単位回路540A及び521Aと比較して、図12において、図4に示す論理回路52において、シフトレジスタ51の各段に対応して設けられた単位回路540A及び521Aにおける回路素子数は同等である。即ち、図4に示す論理回路52では、図9に示す論理回路52と比較して、パルス幅制御手段540及びプリチャージ用回路521を同等の回路素子数で構成することが可能である。よって、図11における単位回路540A及び521Aと同様のスペースK0に、図12に示す単位回路540A及び521Aを形成することが可能となる。
更に、既に説明したように、パルス幅制御手段540及びプリチャージ用回路521は、スペースを小さくして設置することが可能である。加えて、各単位回路540A及び521Aを構成する配線や回路素子について、配線の配線幅やひきまわし形状を変更したり、回路素子のサイズを小さくしたり、該回路素子や配線を構成する導電層を積層させる等して形成することで、TFTアレイ基板10上におけるスペースを拡大させること無しに、該スペースを小さくして、パルス幅制御手段並びにプリチャージ用回路521を形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動回路101を形成することが可能となる。
尚、上記実施形態では、第1整形におけるイネーブル信号をイネーブル信号ENB1〜ENB4の4系列としたが、イネーブル信号の系列数はこれより少なくても(例えば2系列)、多くても(例えば8系列、或いはそれ以上)よい。高精細化に対応して駆動周波数の高周波化が更に進めば、パルス幅を狭めるためにイネーブル信号の系列数は増大する。そのような場合は、系列間でパルス形状が異なる状況が一層起こりやすいので、このように複数系列のイネーブル信号による整形後に一系列のイネーブル信号による整形を行う手法が表示品質保持に有効である。
尚、本実施形態においては、図13に示すように、シフトレジスタ51から出力される転送信号Piを二つに分岐させ、その一方の転送信号とイネーブル信号ENB1(又はENB3)との論理積を演算し、他方の転送信号とENB2(又はENB4)との論理積を演算することで第1整形を行う構成としてもよい。
図13において、より具体的には、シフトレジスタ51の各段に対応して設けられた単位回路540Aは、AND回路により整形される。また、AND回路540Aは、一対の組毎にシフトレジスタ51から転送信号Piが入力されるように構成されている。即ち、この部分では、配線本数が半減されていることから、このような構成のデータ線駆動回路101では、レイアウトを省スペースに設計でき、狭ピッチ化に寄与する。そして、対をなすAND回路540Aは、転送信号Piが同時に入力されるので、夫々が相異なるタイミングで一次整形信号Qaiを出力するように、イネーブル信号ENB1〜ENB4のうち相異なる信号が入力されるように構成されている。尚、図13について、第1実施形態と同様の構成については、同一の符号を付して示し、重複する説明は省略する。
図14は、図13に示した転送信号の整形に関する回路系における各種信号のタイミングチャートである。
図14において、シフトレジスタ51から順次出力された転送信号Piに対して、パルス幅制御手段540の各AND回路540Aにおいて、イネーブル信号ENB1〜ENB4のいずれかを用いて第1整形が行われる。シフトレジスタ51から転送信号Piが順次出力される際、奇数番目の転送信号P2k−1と偶数番目の転送信号P2k(k=1、…、n/2)とは、相補のタイミングで出力される。転送信号Piの夫々は、AND回路540Aにおいて、イネーブル信号ENB1〜ENB4のいずれかとの論理積をとることによって、そのパルス幅がイネーブル信号ENB1〜ENB4のパルス幅d1に制限される。イネーブル信号ENB1〜ENB4は、互いのパルスが重なり合わないように位相がずれているため、同一の転送信号Piが分岐して入力されるAND回路540Aの対においては、夫々に入力されたイネーブル信号に基づいて相異なるタイミングのパルス波形が出力される。転送信号Piは、シフトレジスタ51に入力されるクロック信号CLX等に応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、このように第1整形を行うことで、狭小化することができる。第2整形以降は上述した通りであるので、説明は省略する。
<2:第2実施形態>
次に、本発明の電気光学装置に係る第2実施形態について、図15から図19を参照して説明する。第2実施形態では、論理回路の構成及び動作が第1実施形態と異なる。よって、第1実施形態と異なる点についてのみ、以下に説明する。尚、図15から図19について、第1実施形態と同様の構成については、同一の符号を付して示し、重複する説明は省略する。
図15には、第2実施形態における、転送信号の整形に関する回路系の構成例を示してある。論理回路52には、反転回路51aにおいて論理が反転された転送信号Piが入力される。論理回路52において、プリチャージ用回路521に転送信号Piの反転信号が入力される。そして、プリチャージ用回路521において、各NOR回路521AのNAND回路521bには、転送信号Piの反転信号に加えて、反転回路521aにおいて論理が反転されたプリチャージ用選択信号NRGがゲートに入力される。各NOR回路521Aでは、転送信号Piの反転信号及びプリチャージ用選択信号NRGの論理和を演算して、転送信号Piの反転信号及びプリチャージ用選択信号NRGのいずれかを、出力信号Qaiとして出力する。
パルス幅制御手段540において、各単位回路540Aは、プリチャージ用回路の出力信号Qai及びイネーブル信号ENB1〜ENB4のいずれか1つがゲートに入力されるNAND回路540aと、該NAND回路540aの出力信号Qbiの論理を反転させる反転回路540bとにより、実質的にAND回路として形成されている。各AND回路540Aにおいて、NAND回路540aは、プリチャージ用回路の出力信号Qbi及びイネーブル信号ENB1〜ENB4のいずれか1つの論理積を演算することにより、第1整形を行って、一次整形信号Qbiを出力する。
ここに、図16には、AND回路540Aの反転回路540bの構成をより具体的に示してある。AND回路540Aの反転回路540bの電源として、マスターイネーブルMENB信号が入力される。反転回路540bは、一次整形信号Qbiに対して、マスターイネーブル信号MENBを用いて第2整形を行い、二次整形信号Qciを生成して出力する。各AND回路540Aから出力された二次整形信号Qciは、2つの反転回路523を介して、サンプリングパルスSiとして、出力される。
続いて、図17及び図18を参照して、第2実施形態における液晶装置の動作について、特に、転送信号Piに対して第1及び第2整形を施すことにより、サンプリングパルスSiを生成する過程並びにビデオプリチャージについて、説明する。図17は、ビデオプリチャージについて説明するためのタイミングチャートであって、図18は、第1及び第2整形について説明するためのタイミングチャートである。
図15において、ビデオプリチャージの際、シフトレジスタ51からは転送信号Piは出力されておらず、図17において、プリチャージ用回路521において、各NOR回路521Aには、プリチャージ用選択信号NRGが供給される。よって、各NOR回路521Aからは、プリチャージ用選択信号NRGが出力信号Qaiとして出力される。
また、パルス幅制御手段540では、各AND回路540AにおけるNAND回路540aに、プリチャージ用回路521の出力信号Qaiに加えて、プリチャージ用選択信号NRGの供給期間に重畳する期間に、イネーブル信号ENB1〜ENB4が入力される。そして、各AND回路540AにおけるNAND回路540aの出力信号Qbiとして、プリチャージ用選択信号NRGの反転信号が出力される。続いて、各AND回路540Aの反転回路540bには、プリチャージ用選択信号NRGの供給期間に重畳する期間に、マスターイネーブル信号MENBが入力され、該反転回路540bを介してプリチャージ用選択信号NRGが、出力信号Qciとして出力される。出力信号Qciは、2つの反転回路523を介して、各サンプリングスイッチ71に、サンプリングパルスSiとして供給される。よって、各データ線3に同時に、サンプリングスイッチ71を介してプリチャージ信号が供給されることとなる。これにより、ビデオプリチャージを行うことができる。
次に、第2実施形態における、転送信号Piの整形、即ち第1及び第2整形について説明する。尚、以下では、シフトレジスタ51から出力される転送信号P1、P2、…、Pnのうち、特に、第1番目から第4番目までに出力される転送信号P1〜P4について、これら転送信号P1〜P4に対して施される第1及び第2整形を詳細に説明し、該第1及び第2整形により生成される各信号の信号波形について図18に示す。
図15において、プリチャージ用回路521では、シフトレジスタ51より転送信号Piが出力される期間には、NOR回路521Aに入力されるプリチャージ用選択信号NRGは、ローレベルとなっている。よって、図18において、シフトレジスタ51から順次出力された転送信号P1〜P4の反転信号が、プリチャージ用回路521における、各NOR回路521Aで更に論理が反転されて、出力信号Qa1〜Qa4として出力される。
その後、パルス幅制御手段540において、各AND回路540AにおけるNAND回路540aで、プリチャージ用回路521の出力信号Qa1〜Qa4に対して、イネーブル信号ENB1〜ENB4を用いて第1整形が施されて、一次整形信号Qb1〜Qb4が生成されて出力される。続いて、各AND回路540Aにおける反転回路540bでは、一次整形信号Qb1〜Qb4に対して、マスターイネーブル信号MENBを用いて、第2整形が施されて、二次整形信号Qc1〜Qc4が生成されて出力される。
既に説明したように、第1及び第2整形によって、夫々パルス形状が均一な二次整形信号Qc1〜Qc4を得ることができる。そして、このようにパルス形状が均一な二次整形信号Qc1〜Qc4がサンプリングパルスS1〜S4として、サンプリング回路7のサンプリングスイッチ71に供給される。
よって、第2実施形態によれば、第1実施形態と同様の利益を得ることが可能となる。また、第2実施形態では、第1実施形態又は後述する第3実施形態と比較して、パルス幅制御手段540において、マスターイネーブル信号MENBの入力タイミングに対して、二次整形信号Qciの出力タイミングが遅延するのを、より確実に防止することが可能となり、パルス幅制御手段540において、良好な応答性を得ることができる。
加えて、論理回路52において、パルス幅制御手段540は、サンプリング回路7におけるサンプリングスイッチ71の最も近くに配置される。よって、パルス幅制御手段540から各サンプリングスイッチ71までのサンプリングパルスSiの供給経路の長さを短くすることが可能となり、サンプリングパルスSiの、パルス幅制御手段540における出力タイミングに対して、サンプリングパルスSiの、各サンプリングスイッチ71における入力タイミングが遅延するのを防止することが可能となる。また、これに加えて、サンプリングパルスSiの形状が、例えば長い供給経路を経ることで、パルス幅が変形したりして崩れるのを防止することができる。よって、時間的に連続するサンプリングパルスSiが部分的に又は全体的に重畳するのを、より確実に防止することができる。
図19には、第2実施形態における論理回路52を構成する各単位回路のレイアウトの構成例について示してある。
図19に示す、論理回路52における各単位回路521A及び540Aは、図11に示す論理回路52における各単位回路521A及び540Aと比較して、回路素子数は増加している。しかしながら、第2実施形態においても、第1実施形態と同様に、パルス幅制御手段540は、第1及び第2整形回路が一体となって形成されており、且つ各単位回路521A及び540Aを構成する配線や回路素子について、配線の配線幅や引き回し形状を変更したり、回路素子のサイズを小さくしたり、該回路素子や配線を構成する導電層を積層させる等して形成することで、図11における単位回路521A及び540Aと同様のスペースK0に、図19に示す単位回路521A及び540Aを形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動回路101を形成することが可能となる。
尚、第1実施形態同様、第2実施形態においても、図13に示すように、シフトレジスタ51から出力される転送信号Pi又は反転回路から出力される転送信号Piの反転信号を二つに分岐させ、その一方の信号とENB1(又はENB3)との論理積を演算し、他方の信号とENB2(又はENB4)との論理積を演算することで第1整形を行う構成としてもよい。
<3:第3実施形態>
次に、本発明の電気光学装置に係る第3実施形態について、図20から図24を参照して説明する。第3実施形態では、論理回路の構成及び動作が第1又は第2実施形態と異なる。よって、第1又は第2実施形態と異なる点についてのみ、以下に説明する。尚、図20から図24について、第1又は第2実施形態と同様の構成については、同一の符号を付して示し、重複する説明は省略する。
図20には、第3実施形態における、転送信号の整形に関する回路系の構成例を示してある。第3実施形態では、論理回路52において、パルス幅制御手段の第1整形回路520において、各単位回路520Aは、シフトレジスタ51から出力された転送信号Pi及びイネーブル信号ENB1〜ENB4のいずれか1つがゲートに入力されるNAND回路により整形される。各NAND回路520Aは、入力される転送信号Pi及びイネーブル信号ENB1〜ENB4のいずれか1つの論理積を演算することにより、第1整形を行って、一次整形信号Qaiを出力する。
また、論理回路52において、プリチャージ用回路521は、パルス幅制御手段の第2回路を兼ねる構成となっている。ここに、図21には、NOR回路521AのNAND回路521bの構成をより具体的に示してある。プリチャージ用回路521において、各NOR回路521AのNAND回路521bには、一次整形信号Qai、及び反転回路521aにおいて論理が反転されたプリチャージ用選択信号NRGがゲートに入力される。更に、NAND回路521bの電源として、マスターイネーブル信号MENBが入力される。各NOR回路521Aでは、一次整形信号Qai及びプリチャージ用選択信号NRGの論理和を演算すると共に、一次整形信号Qaiに対して、マスターイネーブル信号MENBを用いて第2整形を施して、二次整形信号を生成する。そして、二次整形信号及びプリチャージ用選択信号NRGのいずれかを出力信号Qbiとして出力する。各NOR回路521Aの出力信号Qbiは、2つの反転回路523を介して、サンプリングパルスSiとして、出力される。
続いて、図22及び図23を参照して、第3実施形態における液晶装置の動作について、特に、転送信号Piに対して第1及び第2整形を施すことにより、サンプリングパルスSiを生成する過程並びにビデオプリチャージについて、説明する。図22は、ビデオプリチャージについて説明するためのタイミングチャートであって、図23は、第1及び第2整形について説明するためのタイミングチャートである。
図20において、ビデオプリチャージの際、シフトレジスタ51からは転送信号Piは出力されておらず、加えて、第1イネーブル供給線81に、イネーブル信号ENB1〜ENB4は供給されていない状態にある。よって、図22に示すように、第1整形回路520において、各NAND回路520Aの出力Qaiはハイレベルとなる。
また、プリチャージ用回路521において、各NOR回路521Aには、プリチャージ用選択信号NRGが供給されると共に、プリチャージ用選択信号NRGの供給期間に重畳する期間に、マスターイネーブル信号MENBが供給される。よって、各NOR回路521Aからは、プリチャージ用選択信号NRGが出力信号Qbiとして出力される。この出力信号Qbiは、2つの反転回路523を介して、各サンプリングスイッチ71に、サンプリングパルスSiとして供給される。よって、各データ線3に同時に、サンプリングスイッチ71を介してプリチャージ信号が供給されることとなる。これにより、ビデオプリチャージを行うことができる。
次に、第3実施形態における、転送信号Piの整形、即ち第1及び第2整形について説明する。尚、以下では、シフトレジスタ51から出力される転送信号P1、P2、…、Pnのうち、特に、第1番目から第4番目までに出力される転送信号P1〜P4について、これら転送信号P1〜P4に対して施される第1及び第2整形を詳細に説明し、該第1及び第2整形により生成される各信号の信号波形について図23に示す。
図23において、シフトレジスタ51から順次出力された転送信号P1〜P4に対して、第1整形回路520の各NAND回路520Aにおいて、イネーブル信号ENB1〜ENB4のいずれかを用いて第1整形が行われ、一次整形信号Qa1〜Qa4が生成されて、出力される。
ここで、プリチャージ用回路521では、シフトレジスタ51より転送信号Piが出力される期間には、各NOR回路521Aに入力されるプリチャージ用選択信号NRGは、ローレベルとなっている。そして、各NOR回路521Aでは、第1整形回路520から出力された一次整形信号Qa1〜Qa4に対して、マスターイネーブル信号MENBを用いて第2整形が施されて、出力信号として二次整形信号Qb1〜Qb4が生成されて、出力される。
既に説明したように、第1及び第2整形によって、夫々パルス形状が均一な二次整形信号Qb1〜Qb4を得ることができる。そして、このようにパルス形状が均一な二次整形信号Qb1〜Qb4がサンプリングパルスS1〜S4として、サンプリング回路7のサンプリングスイッチ71に供給される。
よって、第3実施形態によれば、第1又は第2実施形態と同様の利益を得ることが可能となる。
図24には、第3実施形態における論理回路52を構成する各単位回路のレイアウトの構成例について示してある。
図24に示すように、図9に示す論理回路52における各単位回路540A及び521Aと比較して、図24において、図20に示す論理回路52における各単位回路520A及び521Aの回路素子数は同等である。即ち、図20に示す論理回路52では、図9に示す論理回路52と比較して、パルス幅制御手段及びプリチャージ用回路521を同等の回路素子数で構成することが可能である。よって、図11における単位回路540A及び521Aと同様のスペースK0に、図24に示す単位回路520A及び521Aを形成することが可能となる。
更に、プリチャージ用回路521と第2整形回路とを一体に形成することができる。即ち、パルス幅制御手段の中に、プリチャージ用回路521を作り込むことが可能となるため、プリチャージ用回路521及びパルス幅制御手段を、TFTアレイ基板10上におけるスペースをより小さくして形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動回路101を形成することが可能となる。
尚、第1実施形態同様、第3実施形態においても、図13に示すように、シフトレジスタ51から出力される転送信号Pi又は反転回路から出力される転送信号Piの反転信号を二つに分岐させ、その一方の信号とENB1(又はENB3)との論理積を演算し、他方の信号とENB2(又はENB4)との論理積を演算することで第1整形を行う構成としてもよい。
以上説明した第1から第3実施形態では、データ線駆動回路101における転送信号の整形について説明したが、走査線駆動回路104における転送信号もまた同様に整形するようにしてもよい。
<4:電子機器>
以上に説明した液晶装置は、例えばプロジェクタに適用される。ここでは、上記実施形態の液晶装置をライトバルブとして用いたプロジェクタについて説明する。
図25は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶装置100R、100B及び100Gに入射される。液晶装置100R、100B及び100Gの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理回路から供給されるR、G、Bの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、各色の画像が合成され、カラー画像として射出される。カラー画像は、投射レンズ1114を介して、スクリーン1120等に投写される。
この投射型カラー表示装置では、上記実施形態の液晶装置を用いたことにより、輝度斑が少ない或いは殆ど生じない、高品位な表示が可能である。
尚、上記実施形態の液晶装置は、プロジェクタ以外の直視型や反射型のカラー表示装置に適用することもできる。その場合、対向基板20上における画素電極9aに対向する領域に、RGBのカラーフィルタをその保護膜と共に形成すればよい。或いは、TFTアレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更に、以上の各場合において、対向基板20上に画素と1対1に対応するマイクロレンズを設けるようにすれば、入射光の集光効率が向上し、表示輝度を向上させることができる。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してRGB色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るい表示が可能となる。
以上では、液晶装置及び液晶プロジェクタを例に挙げて本発明について説明したが、液晶装置以外のマトリクス駆動が可能な電気光学装置も本発明の適用範囲である。そのような電気光学装置としては、例えば、エレクトロルミネッセンス装置や電気泳動装置、電子放出素子を利用した表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等が挙げられる。また、本発明の電子機器は、このような本発明の電気光学装置を備えることで実現され、上述したプロジェクタの他に、テレビジョン受像機や、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等の各種の電子機器として実現可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用駆動回路及び方法、並びに、該電気光学装置及びそれを具備する電子機器もまた本発明の技術的範囲に含まれるものである。
2…走査線、3…データ線、6…画像信号線、10…TFTアレイ基板、10a…画像表示領域、51…シフトレジスタ、52…論理回路、540…パルス幅制御手段、101…データ線駆動回路、104…走査線駆動回路