KR100758869B1 - 전기 광학 장치용 구동 회로 및 그 구동 방법, 그리고 전기광학 장치 및 전자 기기 - Google Patents

전기 광학 장치용 구동 회로 및 그 구동 방법, 그리고 전기광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100758869B1
KR100758869B1 KR1020050078776A KR20050078776A KR100758869B1 KR 100758869 B1 KR100758869 B1 KR 100758869B1 KR 1020050078776 A KR1020050078776 A KR 1020050078776A KR 20050078776 A KR20050078776 A KR 20050078776A KR 100758869 B1 KR100758869 B1 KR 100758869B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
precharge
timing
timing signal
Prior art date
Application number
KR1020050078776A
Other languages
English (en)
Other versions
KR20060050703A (ko
Inventor
마사오 무라데
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060050703A publication Critical patent/KR20060050703A/ko
Application granted granted Critical
Publication of KR100758869B1 publication Critical patent/KR100758869B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

과제
전기 광학 장치에 있어서, 회로 레이아웃의 미세화 및 고품질의 표시를 실현시킨다.
해결 수단
시프트 레지스터, 프리차지 회로 및 데이터용 회로 순으로 신호가 전송된다. 프리차지 회로는 시프트 레지스터에서 생성된 전송 신호 또는 프리차지 타이밍 신호가 입력되고, 입력되는 신호를 타이밍 신호로서 출력한다.
전기 광학 장치, 프리차지 회로, 인에이블 회로

Description

전기 광학 장치용 구동 회로 및 그 구동 방법, 그리고 전기 광학 장치 및 전자 기기{DRIVING CIRCUIT FOR ELECTRO-OPTICAL DEVICE, DRIVING METHOD OF ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1 은 본 발명의 전기 광학 장치의 제 1 실시형태에 관련된 액정 장치의 구성을 나타내는 평면도.
도 2 는 도 1 의 H-H' 단면도.
도 3 은 제 1 실시형태에 있어서의 액정 장치의 요부 구성을 나타내는 블록도.
도 4 는 제 1 실시형태에 있어서의 액정 장치 중 데이터선 구동 회로의 구성을 나타내는 회로도.
도 5 는 도 4 에 나타낸 구동 회로의 타이밍 차트.
도 6 은 제 1 실시형태의 변형예에 있어서의 액정 장치 중 데이터선 구동 회로의 구성을 나타내는 회로도.
도 7 은 제 1 실시형태의 액정 장치에 대한 비교예를 나타내는 회로도.
도 8 은 제 1 실시형태의 액정 장치에 대한 비교예를 나타내는 회로도.
도 9 는 제 2 실시형태에 있어서의 액정 장치 중 데이터선 구동 회로의 구성을 나타내는 회로도.
도 10 은 도 9 에 나타낸 구동 회로의 타이밍 차트.
도 11 은 제 3 실시형태에 있어서의 액정 장치 중 데이터선 구동 회로의 구성을 나타내는 회로도.
도 12 는 도 11 에 나타낸 구동 회로의 타이밍 차트.
도 13 은 제 4 실시형태에 있어서의 액정 장치 중 데이터선 구동 회로의 구성을 나타내는 회로도.
도 14 는 도 13 에 나타낸 구동 회로의 타이밍 차트.
도 15 는 제 5 실시형태에 있어서의 액정 장치 중 데이터선 구동 회로의 구성을 나타내는 회로도.
도 16 은 도 15 에 나타낸 구동 회로의 타이밍 차트.
도 17 은 본 발명의 전기 광학 장치를 적용한 전자 기기의 일례인 프로젝터의 구성을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
2 … 주사선 3 … 데이터선
5 … 프리차지 회로 6 … 화상 신호선
7 … 샘플링 회로 9a … 화소 전극
10a … 화상 표시 영역 10 … TFT 어레이 기판
20 … 대향 기판 21 … 대향 전극
51 … 시프트 레지스터 52 … 프리차지 스위치
55, 155, 255, 355, 455 … 인에이블 회로 55a, 55b … 논리 회로
71 … 샘플링 스위치 100 … 표시 패널
101 … 데이터선 구동 회로 104 … 주사선 구동 회로
500 … 구동 신호 생성 회로 P1 ∼ Pn … 전송 신호
NRG … 프리차지 타이밍 신호 ENB1 ∼ ENB4 … 인에이블 신호
MENB … 마스터 인에이블 신호 Q1 ∼ Q2n … 1 차 정형 신호
S1 ∼ S2n … 샘플링 회로 구동 신호 VID … 화상 신호
PRE … 프리차지 신호.
[특허문헌 1] 일본 공개특허공보 평7-295520호
본 발명은 예컨대, 액정 장치 등의 전기 광학 장치에 탑재되는 전기 광학 장치용 구동 회로와 그 구동 방법, 그리고 이 전기 광학 장치 및 이 전기 광학 장치를 구비하여 구성되는 전자 기기의 기술분야에 관한 것이다.
이 종류의 전기 광학 장치는 예컨대, 액정 장치로서, 한 쌍의 기판이 액정 등의 전기 광학 재료를 개재시켜 대향 배치되어 있으며, 화상 표시 영역에 복수의 화소 전극이 배열되어 있다. 그리고, 일방의 기판 상에, 개개의 화소 전극에 접속되는 주사선 및 데이터선, 주사선을 구동시키는 주사선 구동 회로, 데이터선을 구동시키는 데이터선 구동 회로 등이 형성되어 있으며, 구동시에는, 데이터선 구동 회로 내의 샘플링 회로가, 화상 신호선 상의 화상 신호를 샘플링하여 데이터선에 공급한다. 화상 신호는 데이터선을 통해 화소 전극에 공급된다.
이 구동 방식에는 액정의 베이킹이나 열화를 방지하기 위해 반전 구동 방식이 채택된다. 즉, 화소 전극에 인가되는 화상 신호의 전압 레벨을 전압 진폭의 중간 전위를 기준으로 하여 변화시켜서 액정 구동 전압의 극성을 반전시킨다. 단, 데이터선의 실제로 전위가 변화된 경우에는, 데이터선 자체의 기생 용량에 기인하여 약간의 시간 지체가 생긴다. 그래서, 화상 신호의 극성을 반전시키기에 앞서, 데이터선을 반전 후의 극성의 전위로 충방전시키는 프리차지 동작이 실시된다. 구체적으로는, 예컨대, 중간색에 대응하는 소정 전위 레벨의 프리차지 신호가 각 데이터선에 기록된다.
프리차지 동작을 도입할 때, 전기 광학 장치는, 데이터선이 일단측에 배치된데이터선 구동 회로에 의해 일단으로부터 화상 신호의 공급을 받음과 함께, 타단측에 배치된 프리차지 회로에 의해 타단으로부터 프리차지 신호의 공급을 받도록 구성된다 (예컨대, 특허문헌 1 을 참조).
그러나, 이와 같이 데이터선의 양단에 회로를 형성하면, 배선을 감기 위한 영역이 필요해져, 기판 내지 장치 전체의 소형화가 곤란해진다는 기술적 문제가 있다.
이에 대해, 화상 신호선에 프리차지 신호를 인가함으로써, 기록에 사용하는 실효적인 화상 신호간에 프리차지 신호를 삽입하여, 데이터선에 대한 신호 공급 배 선을 화상 신호선으로 일체화하는 수법이 있다. 단, 이 경우에는, 프리차지 신호 공급용 회로를 삽입함으로써 데이터선 구동 회로 내의 소자수가 증가하여, 회로 레이아웃의 미세화가 방해받는다는 기술적 문제가 있다. 또, 프리차지 신호 공급용 회로가 필요 이상으로 삽입됨으로써, 데이터선마다 기록 타이밍이 불규칙해질 우려가 있어, 표시 품질이 저하될 가능성도 있다.
본 발명은 예컨대, 상기 문제점을 감안하여 이루어진 것으로서, 회로 레이아웃의 미세화 및 고품질의 표시가 가능한 전기 광학 장치용 구동 회로 및 그 구동 방법, 그리고 이 전기 광학 장치용 구동 회로를 적용한 전기 광학 장치 및 전자 기기를 제공하는 것을 과제로 한다.
과제를 해결하기 위한 수단
본 발명의 전기 광학 장치용 구동 회로는, 상기 과제를 해결하기 위해, 서로 교차하여 연장되는 복수의 데이터선 및 복수의 주사선과, 상기 데이터선 및 상기 주사선의 교차 부분에 대응하여 화상 표시 영역에 배열된 복수의 화소 전극을 구비한 전기 광학 장치를 구동시키는 전기 광학 장치용 구동 회로로서, 기록 타이밍을 규정하기 위한 전송 신호를 생성하는 각 단을 갖고, 이 각 단으로부터 상기 전송 신호를 순차적으로 출력하는 시프트 레지스터와, 상기 기록 타이밍에 선행하는 프리차지 타이밍을 규정하기 위한 프리차지 타이밍 신호를 공급하는 프리차지 공급선과, 상기 전송 신호 및 상기 프리차지 타이밍 신호가 입력 가능하게 구성되고, 입력되는 신호를 타이밍 신호로서 출력하는 프리차지 회로와, 상기 타이밍 신호가 입 력되고, 적어도 상기 전송 신호에 기초한 타이밍 신호를 정형(整形)함과 함께 상기 타이밍 신호에 따라 상기 복수의 데이터선을 구동시키는 데이터선용 회로를 구비하고 있다.
본 발명의 전기 광학 장치용 구동 회로에 의하면, "비디오 프리차지" (데이터 기록시와 동일한 동작으로 프리차지를 실시하는) 타입의 구성을 가지며, 그 구동시에는, 데이터의 기록에 앞서 프리차지 동작을 실시한다. 프리차지 동작이란, 기록 부족을 방지하기 위해, 데이터선을 충전 또는 방전시키고, 미리 데이터선의 전위를 화상 신호 전위에 가깝게 하는 제어를 말한다. 프리차지 동작은, 후술하는 프리차지 타이밍에 따라, 복수의 데이터선에 대해 일제히 또는 데이터선마다 실시된다. 보다 구체적으로는, 데이터 기록시에는, 기록해야 할 타이밍에서 데이터선을 화상 신호선과 도통시키는데, 프리차지 동작시에는, 프리차지되어야 할 타이밍에서 데이터선을 화상 신호선과 도통시킨다. 후자의 경우, 화상 신호선 상에는, 화상 신호가 아니라 프리차지 신호가 송출된다. 그 결과, 데이터선에 프리차지 신호가 인가되어, 데이터선의 전위가 확보된다.
기록시와 프리차지시에 있어서의 각 동작 타이밍은, 각각 시프트 레지스터로부터 출력되는 전송 신호, 및 프리차지 회로로부터 출력되는 타이밍 신호에 따라 제어된다. 여기에서 프리차지 회로는, 시프트 레지스터의 후단이면서 또한 데이터선용 회로의 전단인 곳에 형성되어 있다. 그리고, 전송 신호 또는 프리차지 타이밍 신호 중 어느 하나가 입력되면, 입력 신호의 파형에 대응하는 파형의 신호를 출력한다. 이러한 프리차지 회로는 전형적으로는 전송 신호마다 배치되는 복수의 OR 회로로 구성된다. 즉, 프리차지 회로는, 전송 신호의 경로에, 프리차지 타이밍 신호를 도입하는 스위치의 역할을 하고, 데이터 기록시에는 전송 신호에 대응한 타이밍 신호를 출력하는 한편, 프리차지 동작시에는 프리차지 타이밍 신호에 대응한 타이밍 신호를 출력한다. 여기에서는, 이들 2 종류의 타이밍 신호가 함께 데이터선용 회로에 입력되고, 각각에 기초하여 상이한 기간에 데이터선의 동작 타이밍이 제어된다. 또한, 여기에서 시프트 레지스터로부터의 전송 신호는 각 단으로부터 「순차적으로」출력되지만, 이것은 각 단으로부터 차례차례 출력된다는 의미로, 반드시, 전송 신호의 시계열이 각 단의 물리적인 배열과 대응하고 있는 경우에 한정되는 것은 아니다.
데이터선용 회로 내에서는, 예컨대, 후술하는 인에이블 회로 등에 의해, 적어도 전송 신호에 기초한 타이밍 신호가 정형된다. 이 단계에서, 타이밍 신호의 파형은 가공된다. 만약, 이 데이터선용 회로 내에 프리차지 회로가 삽입되어 있다면, 이 단계에서 전송 신호에 기초한 타이밍 신호까지도 프리차지 회로를 경유하지 않으면 안 되어, 정형 중 또는 정형 후의 신호에 지연이나 변형이 생겨 버린다. 이것이, 최종적으로 출력되는 제어 신호의 파형에 영향을 주고, 데이터선의 구동 타이밍의 시계열적인 어긋남이나, 데이터선 사이에서의 편차를 발생시켜, 데이터 기록시에 표시 불균일 등의 악영향을 초래한다.
한편, 본 발명의 전기 광학 장치용 구동 회로에서는 상기와 같이, 프리차지 회로를 시프트 레지스터의 후단이면서 또한 데이터선용 회로의 전단인 곳에 배치하도록 했기 때문에, 전송 신호가 프리차지 회로로부터 받는 영향은, 데이터선용 회 로에서의 정형 공정에서 거의 제거할 수 있다. 따라서, 고품위의 표시가 가능해진다.
본 발명의 전기 광학 장치용 구동 회로의 일 태양에서는, 상기 데이터선용 회로는, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호보다 좁은 소정의 펄스폭을 갖는 인에이블 신호를 공급하는 인에이블 공급선과, 상기 프리차지 회로로부터 출력된 타이밍 신호와 상기 인에이블 신호가 입력되고, 상기 타이밍 신호를, 상기 소정의 펄스폭으로 펄스폭을 제한하여 출력하는 인에이블 회로를 포함한다.
이 태양에 의하면, 상기 기술한 2 종류의 타이밍 신호가, 프리차지 회로에서 인에이블 회로로 입력된다. 여기에서는, 인에이블 회로의 전단에 프리차지 회로가 형성되어 있기 때문에, 프리차지 타이밍 신호가 전송 신호와 동일하게 인에이블 회로를 경유하여 샘플링 회로에 입력된다. 즉, 인에이블 회로는, 원래는 전송 신호의 펄스폭의 일정화나 구동 주파수의 향상을 목적으로 하여, 전송 신호의 펄스폭을 인에이블 신호의 펄스폭으로 제한하기 위해 형성되지만, 여기에서는 프리차지 타이밍 신호도 입력되는 것이다.
인에이블 회로는, 구체적으로는 타이밍 신호와 인에이블 신호가 입력되는 AND 회로로서 구성되며, 인에이블 신호의 파형에 기초하여 전송 신호를 트리밍하여, 그 최종적인 출력 파형을 규정하도록 작용한다. 만약, 인에이블 회로 안이나 인에이블 회로의 후단에 프리차지 회로가 삽입되어 있다면, 전송 신호에 기초하여 출력되는 타이밍 신호는 프리차지 회로를 경유하지 않으면 안 되어, 최종적으로 데이터선을 구동시킬 때까지 지연이나 변형이 생겨 버린다.
이에 비해, 본 태양에서는 상기와 같이, 타이밍 신호의 파형은 인에이블 신호의 파형에 지배되기 때문에, 인에이블 회로의 전단에 형성된 프리차지 회로는, 최종적으로 출력되는 타이밍 신호에 대해 거의 또는 실천상 (practically) 전혀 영향을 미치지 않는다. 따라서, 고품위의 표시가 가능해진다.
본 발명의 전기 광학 장치용 구동 회로의 다른 태양에서는, 상기 데이터선용 회로는, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호보다도 좁은 제 1 펄스폭을 갖는 복수 계열의 제 1 인에이블 신호를 공급하는 제 1 인에이블 공급선과, 상기 제 1 펄스폭보다도 좁은 제 2 펄스폭을 갖는 1 계열의 제 2 인에이블 신호를 공급하는 제 2 인에이블 공급선과, 상기 타이밍 신호와 상기 제 1 및 제 2 인에이블 신호가 입력되고, 상기 타이밍 신호의 각 펄스를 상기 복수 계열의 제 1 인에이블 신호 각각을 기초로 정형함으로써 상기 타이밍 신호의 펄스폭을 상기 제 1 펄스폭으로 제한함과 함께, 상기 제 1 펄스폭으로 제한된 후의 상기 타이밍 신호의 펄스 전체를 상기 1 계열의 제 2 인에이블 신호를 기초로 정형함으로써 상기 타이밍 신호의 펄스폭을 상기 제 2 펄스폭으로 제한하는 인에이블 회로를 포함한다.
이 태양에 의하면, 인에이블 회로에 입력되는 타이밍 신호는, 2 종류의 인에이블 신호 (즉, 제 1 및 제 2 인에이블 신호) 에 기초하여 2 단계로 처리된다.
일반적으로 전송 신호는, 고주파화의 통상의 수단으로서 인에이블 회로에서 복수 계열의 인에이블 신호에 의해 정형된다. 즉, 전송 신호의 펄스폭은 보다 폭이 좁은, 복수 계열의 인에이블 신호의 펄스폭에 의해 제한된다. 여기에서, 「복수 계열」이라는 것은, 예컨대, 동일한 구성 또는 다른 구성을 가짐과 함께 서로 독립적으로 형성되는, 복수의 인에이블 신호 생성 회로나 복수의 인에이블 신호 공급 경로 등, 신호의 발생 기원 또는 공급 경로가 서로 상이한 것을 가리키고 있으며, 최종적으로 중첩되어 하나의 연속 신호로서 취급되는 경우라 하더라도, 이 개념에 포함된다. 이러한 경우에는, 비록 원래 동일 파형일 것이 의도되고 있다 하더라도, 회로 소자의 특성이나 소자나 배선의 전기적 영향으로 인하여 파형이 근소하지만 상이한 경우가 있을 수 있다. 복수 계열의 인에이블 신호는 서로 독립된 신호로서 취급할 수 있기 때문에, 하나의 전송 신호를 시분할하여 복수의 신호선에 분배하여 공급할 수 있다.
단, 이러한 복수 계열의 인에이블 신호를 사용한 파형 정형의 경우, 계열차에 기인하여 표시상의 문제가 발생할 우려가 있다. 예컨대, 인에이블 신호의 펄스 형상이 데이터선에 대한 기록 시간 등에 반영되기 때문에, 계열간에서의 펄스폭의 차가 휘도차로서 현재화되어, 표시 품질을 저하시키는 경우가 있다 (구체적으로는, 계열 주기에 대응하는 수직 줄무늬 (vertical stripe) 형상의 휘도 불균일이 되어 나타난다).
그래서, 본 태양의 인에이블 회로는, 타이밍 신호를, 이러한 복수 계열의 인에이블 신호에 의한 정형 후에, 다시 1 계열의 인에이블 신호로 정형하도록 구성되어 있다. 후자의 인에이블 신호는, 제 2 인에이블 공급선으로부터 공급되어, 예컨대, 타이밍 신호가 최종적인 출력 파형을 갖고 있다. 또한, 여기에서 「1 계열」이라는 것은, 발생 기원 또는 공급 경로가 동일하다는 것을 가리키고 있으 며, 이러한 경우에는, 신호의 각 펄스의 폭이나 간격 (즉, 주파수) 은 일정해진다. 적어도, 복수 계열의 인에이블 신호와 비교하면, 매우 현저하게 동일 계열의 인에이블 신호의 펄스폭 등은 일정해진다. 이 제 2 단계의 정형에 의해, 타이밍 신호에 있어서의 각 펄스의 폭은 균일화된다. 즉, 제 1 단계에서 발생한 타이밍 신호 펄스폭의 계열차에 따른 변동을, 제 2 단계에서 해소할 수 있다. 또한, 1 계열의 인에이블 신호의 펄스폭 (즉, 「제 2 펄스폭」) 은, 펄스폭을 복수 계열의 인에이블 신호의 펄스폭 (즉, 「제 1 펄스폭」) 으로 제한된 타이밍 신호를 정형한다는 점에서, 복수 계열의 인에이블 신호의 펄스폭보다도 작다.
이와 같이, 복수 계열의 인에이블 신호와 1 계열의 인에이블 신호 각각을 사용하여, 적어도 2 단계의 정형을 실시하도록 하면, 최종적으로 펄스폭이 일정한 타이밍 신호를 얻을 수 있다. 또는, 이러한 2 단계의 정형을 실시하도록 하면, 1 단째 복수 계열의 인에이블 신호만을 사용하여 파형 정형을 한 경우와 비교하여, 최종적으로 출력되는 타이밍 신호의 펄스폭을 현격히 일정하게 할 수 있다고 할 수 있다.
따라서, 이 태양에 의하면, 전송 신호에 기초한 타이밍 신호의 정형 처리시에 복수 계열의 인에이블 신호를 사용하면서도, 인에이블 신호의 계열차에 기인한 휘도 불균일을 거의 또는 실천상 전혀 발생시키지 않고 끝난다.
이렇게 한 정형 처리는, 적어도 전송 신호에 기초한 타이밍 신호에 대해 실시되면 좋지만, 인에이블 신호의 폭을 조정함으로써, 프리차지 타이밍 신호에 기초한 타이밍 신호에 대해서도 실시하도록 해도 좋다. 이 경우에는, 인에이블 신 호의 계열차에 기인한 프리차지 후의 데이터선 상호간의 전위 편차가 경감된다. 그 결과, 후속하는 데이터 기록시에 있어서의 기록 편차가 억제되어, 표시 불균일이 저감된 고품위의 표시가 가능해진다.
또한, 본 태양에 있어서는, 적어도 이상에서 설명한 2 단계의 정형이 필요하지만, 예컨대, 동일한 정형 공정을 추가로 실시하는 것도 가능하다. 단, 이 경우에는, 1 계열의 인에이블 신호에 의한 정형 공정을 반드시 마지막에 넣도록 할 필요가 있다.
본 발명의 전기 광학 장치용 구동 회로의 다른 태양에서는, 상기 프리차지 회로는, 상기 각 단에 대응하여 형성된 복수의 프리차지 스위치로 이루어지고, 상기 데이터선용 회로는, 동일한 상기 프리차지 스위치에 전기적으로 공통으로 접속됨과 함께 m 계열 (단, m 은 2 이상의 자연수) 로 분기하여 상기 복수의 데이터선 중 m 개에 전기적으로 접속된 단위 회로를 단위로 하여 복수 분할되어 이루어진다.
이 태양에 의하면, 프리차지 회로보다 후단의 데이터선용 회로는, 공통의 타이밍 신호를 기초로 하여 각각의 동작이 제어되는, 복수 계열의 단위 회로로 구성되어 있다. 즉, 타이밍 신호는 복수 계열마다 공급되면 되기 때문에, 프리차지 스위치도 복수 계열마다 형성하면 되어, 예컨대, 각 데이터선에 대응시켜 형성하는 경우 등에 비해 회로수를 대폭 삭감할 수 있다.
이 종류의 다계열화는, 일반적으로 시프트 레지스터로부터의 전송 신호 출력에 관련된 배선이나 소자를 삭감하여, 데이터선마다의 기록 편차를 저감시킬 목적으로 실시되지만, 이와 같이 계열마다 일괄해서 프리차지 타이밍 신호가 입력되는 구성으로 하면, 프리차지 회로에 관련된 배선 및 소자의 삭감이나, 프리차지 편차의 저감이 가능해진다.
본 발명의 전기 광학 장치용 구동 회로의 다른 태양에서는, 상기 프리차지 회로는, 상기 시프트 레지스터로부터 상기 전송 신호가 직접 입력된다.
이 태양에 의하면, 프리차지 회로와 시프트 레지스터 사이에 개재되는 구성 요소가 없다는 점에서, 전송 신호와 프리차지 타이밍 신호를 동등한 타이밍 신호로서 취급하여, 프리차지 회로 이후에는 동일한 회로로 송출시킬 수 있다. 즉, 여기에서 「직접 입력된다」는 것은, 다른 소자 등의 구성 요소를 개재시키지 않고, 시프트 레지스터 출력이 그대로 입력된다는 취지이다.
이 때문에, 상기 기술한 다계열화를, 비교적 간이한 회로 구성으로 실현시킬 수 있다. 또, 전송 신호와 프리차지 타이밍 신호 사이에서 지연량이나 변형량을 같게 할 수 있기 때문에, 타이밍 제어상 유리하다.
본 발명의 전기 광학 장치용 구동 회로의 다른 태양에서는, 상기 프리차지 회로는, 상기 각 단에 대응하여 형성된 복수의 NOR 회로로 구성되어 있다.
이 태양에 의하면, NOR 회로로 구성됨으로써, 프리차지 회로 내의 소자수를 삭감할 수 있어, 레이아웃의 미세화를 실현시킬 수 있다. 또, 소자수를 적게 함으로써, 타이밍 신호의 지연이나 변형을 억제하는 효과도 있다.
본 발명의 전기 광학 장치용 구동 회로의 다른 태양에서는, 상기 프리차지 회로는, 상기 화상 표시 영역의 한 변을 따라 상기 시프트 레지스터와 상(相) 인접하여 배치되어 있다.
이 태양에 의하면, 화상 표시 영역의 한 변을 따라, 시프트 레지스터와 프리차지 회로가 상 인접하여 배열되어 있다. 일반적으로, 데이터선용 회로 안이나 그 주변은, 예컨대, 개개의 데이터선에 대응하는 스위칭 소자나, 다수개의 인에이블 공급선이나 화상 신호선이 감기기 때문에, 배선 및 소자가 비교적 고밀도로 배치되어 있다. 이에 비해, 시프트 레지스터에 인접하는 영역은, 전송 신호용 출력 배선 이외의 배선이나 소자가 거의 없어, 비교적 저밀도이다. 이 때문에, 프리차지 회로를 시프트 레지스터에 인접시키면, 회로 레이아웃상 유리하다.
본 발명의 전기 광학 장치는, 상기 과제를 해결하기 위해, 상기 기술한 본 발명의 전기 광학 장치용 구동 회로 (단, 그 각종 태양을 포함함) 와, 상기 복수의 데이터선 및 상기 복수의 주사선과, 상기 복수의 화소 전극을 구비한다.
본 발명의 전기 광학 장치에 의하면, 상기 기술한 본 발명의 전기 광학 장치용 구동 회로를 구비하기 때문에, 회로 레이아웃의 미세화 및 고품질의 표시가 가능하다. 이 전기 광학 장치는 예컨대, 액정 장치, 유기 EL 장치, 전자 페이퍼 등의 전기 영동 장치, 전자 방출 소자를 이용한 표시 장치 (Field Emissioion Display 및 Surface-Conduction Electron-Emitter Display) 등의 각종 표시 장치를 실현시키는 것이 가능하다.
본 발명의 전자 기기는, 상기 과제를 해결하기 위해, 상기 기술한 본 발명의 전기 광학 장치 (단, 그 각종 태양을 포함함) 를 구비한다.
본 발명의 전자 기기에 의하면, 상기 기술한 본 발명의 전기 광학 장치를 구비하고 있기 때문에, 고품위의 표시가 가능하고, 회로 레이아웃의 미세화가 가능하 다. 이 전자 기기는 예컨대, 액정 장치, 전자 페이퍼 등의 전기 영동 장치, 전자 방출 소자를 사용한 표시 장치 (Field Emission Display 및 Surface-Conduction Electron-Emitter Display) 등의 각종 표시 장치, 투사형 또는 반사형 프로젝터, 텔레비전 수상기, 휴대 전화, 전자 수첩, 워드 프로세서, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 워크스테이션, 텔레비전 전화, POS 단말, 터치 패널 등의 각종 기기로서 실현 가능하다.
본 발명의 전기 광학 장치용 구동 방법은, 상기 과제를 해결하기 위해, 상기 기술한 본 발명의 전기 광학 장치용 구동 회로에 대해 적용되며, 상기 시프트 레지스터가, 기록 타이밍을 규정하기 위한 전송 신호를 순차적으로 출력하는 전송 신호 출력 단계와, 프리차지 공급선이, 상기 기록 타이밍에 선행하는 프리차지 타이밍을 규정하기 위한 프리차지 타이밍 신호를 공급하는 프리차지 신호 공급 단계와, 상기 프리차지 회로가, 상기 전송 신호 및 상기 프리차지 타이밍 신호 중 어느 하나가 입력된 경우에, 입력 신호를 타이밍 신호로서 출력하는 타이밍 신호 출력 단계와, 상기 데이터선용 회로가, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호를 정형하는 정형 단계와, 상기 데이터선용 회로가, 상기 타이밍 신호에 따라 상기 복수의 데이터선을 구동시키는 데이터선 구동 단계를 포함한다.
또, 본 발명의 전기 광학 장치용 구동 방법의 일 태양에서는, 상기 정형 단계에 있어서, 상기 데이터선용 회로는, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호보다 좁은 소정의 펄스폭을 갖는 인에이블 신호가 공급되고, 상기 타이밍 신호의 펄스폭을 상기 소정의 펄스폭으로 제한함으로써 상기 타이밍 신호를 정 형한다.
본 발명의 전기 광학 장치용 구동 방법의 다른 태양에서는, 상기 정형 단계에 있어서, 상기 데이터선용 회로는, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호보다 좁은 제 1 펄스폭을 갖는 복수 계열의 제 1 인에이블 신호 및 상기 제 1 펄스폭보다도 좁은 제 2 펄스폭을 갖는 1 계열의 제 2 인에이블 신호가 공급되고, 상기 타이밍 신호의 각 펄스를 상기 복수 계열의 제 1 인에이블 신호 각각을 기초로 정형하는 상기 타이밍 신호의 펄스폭을 상기 제 1 펄스폭으로 제한함과 함께, 상기 제 1 펄스폭으로 제한된 후의 상기 타이밍 신호의 펄스 전체를 상기 1 계열의 제 2 인에이블 신호를 기초로 정형함으로써 상기 타이밍 신호의 펄스폭을 상기 제 2 펄스폭으로 제한한다.
본 발명의 전기 광학 장치용 구동 방법의 다른 태양에서는, 상기 타이밍 신호 출력 단계에 있어서, 상기 전송 신호를, 상기 시프트 레지스터로부터 상기 프리차지 회로에 직접 입력한다.
이러한 본 발명의 전기 광학 장치용 구동 방법에 의하면, 상기 기술한 본 발명의 전기 광학 장치용 구동 회로 (단, 그 각종 태양을 포함함) 에 적용되기 때문에, 본 발명의 전기 광학 장치용 구동 회로와 동일한 각종 이익을 향수할 수 있다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시형태로부터 명백해진다.
발명을 실시하기 위한 최선의 형태
본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. 또한, 이하 의 각 실시형태는, 본 발명의 전기 광학 장치를 액정 장치에 적용한 것이다.
〈제 1 실시형태〉
본 발명의 전기 광학 장치에 관련된 제 1 실시형태에 대하여 도 1 내지 도 5 를 참조하여 설명한다.
먼저, 본 실시형태에 관계된 액정 장치의 구성을 도 1 내지 도 4 를 참조하여 설명한다. 여기에서, 도 1 은 대향 기판측에서 본 액정 장치의 평면도이고, 도 2 는 도 1 의 H-H' 단면도이다. 도 3 은 해당 액정 장치의 구동 회로의 구성을 나타내고 있다. 도 4 는 도 3 중 데이터선 구동 회로의 보다 상세한 구성을 나타내고 있다. 본 실시형태에 관련된 액정 장치는, 구동 회로 내장형 표시 패널 (100) 과, 전체의 구동 제어나 화상 신호에 대한 각종 처리를 실시하는 회로부로 구성되어 있다.
도 1 및 도 2 에 있어서의 표시 패널 (100) 에서는, TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향하여 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에는 액정층 (50) 이 밀봉되어 있으며, TFT 어레이 기판 (10) 과 대향 기판 (20) 은 화상 표시 영역 (10a) 주위에 위치하는 시일 영역에 형성된 시일재 (52) 에 의해 서로 접착되어 있다. 시일재 (52) 는, 양 기판을 접착시키기 위한, 예컨대, 자외선 경화 수지, 열경화 수지 등으로 이루어지고, 제조 프로세스에 있어서 TFT 어레이 기판 (10) 상에 도포된 후, 자외선 조사, 가열 등에 의해 경화된 것이다. 또, 시일재 (52) 중에는, TFT 어레이 기판 (10) 과 대향 기판 (20) 의 간격 (기판간 갭) 을 소정의 값으로 하기 위한 유리 섬유 또는 유리 비드 등의 갭재가 산포되어 있다. 시일재 (52) 가 배치된 시일 영역의 내측에 병행하여, 화상 표시 영역 (10a) 의 프레임 영역을 규정하는 차광성의 프레임 차광막 (53) 이, 대향 기판 (20) 측에 형성되어 있다. 단, 이러한 프레임 차광막 (53) 의 일부 또는 전부는, TFT 어레이 기판 (10) 측에 내장 차광막으로서 형성되어도 된다.
TFT 어레이 기판 (10) 상에 있어서의, 화상 표시 영역 (10a) 의 주변에 위치하는 주변 영역에서는, 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 한 변을 따라 형성되어 있다. 주사선 구동 회로 (104) 는, 이 한 변에 인접하는 2 변을 따라, 또한 프레임 차광막 (53) 에 덮이도록 하여 형성되어 있다. 또한, 이와 같이 화상 표시 영역 (10a) 의 양측에 형성된 2 개의 주사선 구동 회로 (104) 사이를 연결하기 위해, TFT 어레이 기판 (10) 의 남는 한 변을 따라, 또한 프레임 차광막 (53) 에 덮이도록 하여 복수의 배선 (105) 이 형성되어 있다. 또, TFT 어레이 기판 (10) 및 대향 기판 (20) 간에는, 양 기판 사이의 전기적 도통을 확보하기 위한 상하 도통 단자 (106) 가 배치되어 있다.
도 2 에 있어서, TFT 어레이 기판 (10) 상에는, 화소 스위칭용 TFT 나 각종 배선 등 위에 화소 전극 (9a) 이 형성되어 있고, 게다가 그 위에는 배향막이 형성되어 있다. 한편, 대향 기판 (20) 상의 화상 표시 영역 (10a) 에는, 액정층 (50) 을 개재시켜 복수의 화소 전극 (9a) 과 대향하는 대향 전극 (21) 이 형성되어 있다. 즉, 각각에 전압이 인가됨으로써, 화소 전극 (9a) 과 대향 전극 (21) 사 이에는 액정 유지 용량이 형성된다. 이 대향 전극 (21) 상에는, 격자 형상 또는 스트라이프 형상의 차광막 (23) 이 형성되고, 게다가 그 위를 배향막이 덮고 있다. 액정층 (50) 은 예컨대, 1 종 또는 수 종류의 네마틱 액정을 혼합한 액정으로 이루어지며, 이들 한 쌍의 배향막 사이에서 소정의 배향 상태를 취한다.
또한, 여기에서는 도시하지 않지만, TFT 어레이 기판 (10) 상에는, 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 외에, 후술하는 샘플링 회로 (7) 등이 형성되어 있다. 이에 추가하여, 제조 도중이나 출하시의 해당 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등이 형성되어 있어도 된다. 또, 대향 기판 (20) 의 투사광이 입사되는 측 및 TFT 어레이 기판 (10) 의 출사광이 출사되는 측에는 각각 예컨대, TN (트위스티드 네마틱) 모드, STN (슈퍼 TN) 모드, D-STN (더블-STN) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드의 구별에 따라, 편광 필름 (10), 위상차 필름, 편광판 등이 소정의 방향에서 배치된다.
도 3 에 있어서, TFT 어레이 기판 (10) 은 예컨대, 석영 기판, 유리 기판 또는 규소 기판 등으로 이루어지고, 그 위에 화소 전극 (9a) 이 화상 표시 영역 (10a) 에 구획되어 배열되어 있다. 각 화소 전극 (9a) 은 화소부에 대응하여 배치되어 있다. 표시 패널 (100) 은, 화소 전극 (9a) 에 인가되는 전압을 제어하고, 액정층 (50 ; 도시하지 않음) 에 이러한 전계를 화소부마다 변조하도록 구동된다. 이에 따라, 양 기판간의 투과 광량이 변화되어, 화상이 계조 표시된다. 표시 패널 (100) 은 TFT 액티브 매트릭스 구동 방식을 채용하여, TFT 어레이 기판 (10) 측 화상 표시 영역 (10a) 에는, 매트릭스 형상으로 배치된 복수의 화소 전극 (9a) 과, 서로 교차하여 배열된 복수의 주사선 (2) 및 데이터선 (3) 이 형성되고, 화소에 대응하는 화소부가 구축되어 있다. 또한, 여기에서는 도시하지 않지만, 각 화소 전극 (9a) 과 데이터선 (3) 사이에는, 주사선 (2) 을 통해 각각 공급되는 주사 신호에 따라 도통, 비도통이 제어되는 TFT 나, 화소 전극 (9a) 에 인가한 전압을 유지하기 위한 축적 용량이 형성되어 있다. 또, 화상 표시 영역 (10a) 의 주변 영역에는, 데이터선 구동 회로 (101) 등의 구동 회로가 형성되어 있다.
여기에서, 데이터선 구동 회로 (101) 는, 소위 "비디오 프리차지"형 구동 회로로서, 샘플링 회로 (7) 를 후술하는 타이밍 신호에 의해 구동시키고, 화상 신호선 (6) 에 공급되는 화상 신호 (VID) 또는 프리차지 신호 (PRE) 를 샘플링시켜, 각각을 데이터선 (3) 에 인가하도록 구성되어 있다.
데이터선 구동 회로 (101) 는, 시프트 레지스터 (51), 프리차지 회로 (5), 인에이블 회로 (55) 및 샘플링 회로 (7) 로 이루어진다. 시프트 레지스터 (51) 는, 데이터선 구동 회로 (101) 내에 입력되는 소정 주기의 X 측 클록 신호 (CLX) (및 그 반전 신호 (CLX')), 시프트 레지스터 스타트 신호 (DX) 에 기초하여, 각 단으로부터 전송 신호 (Pi) (i = 1, …, n) 를 순차적으로 출력하도록 구성되어 있다.
프리차지 회로 (5) 는, 시프트 레지스터 (51) 로부터 출력되는 전송 신호 (Pi) (i = 1, …, n) 각각에 대응하여 형성된, n 개의 프리차지 스위치 (52) 로 이루어진다. 프리차지 스위치 (52) 는, 데이터선 구동 회로 (101) 내에 프리차지 타이밍 신호 (NRG ; Noise Reduction Gate) 를 도입하기 위한 스위치로서, 전형적 으로는 전송 신호 (Pi) (i = 1, …, n) 와 프리차지 타이밍 신호 (NRG) 가 입력되고, 인에이블 회로 (55) 로 출력하는 OR 회로로서 구성된다. 여기에서, 전송 신호 (Pi) (i = 1, …, n) 는 화상 신호 (VID) 의 데이터 기록 기간을 규정하기 위한 타이밍 신호이고, 프리차지 타이밍 신호 (NRG) 는, 상기 데이터 기록 기간에 앞서는 프리차지 기간을 규정하기 위한 타이밍 신호이다. 그래서, 이후의 설명에 있어서, 그 일방 또는 양방을 구별하지 않고 가리키는 경우에는, 단지 「타이밍 신호」라고 부른다.
인에이블 회로 (55) 는 예컨대, AND 회로로서 구성되며, 타이밍 신호와 함께 4 개의 인에이블 공급선 (61) 각각으로부터 인에이블 신호 (ENB1 ∼ ENB4) 가 공급된다. 이 인에이블 회로 (55) 는, 타이밍 신호의 펄스 파형을 4 계열의 인에이블 신호 (ENB1 ∼ ENB4) 에 기초하여 정형하고, 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 를 출력하는 기능을 갖고 있다. 인에이블 신호의 펄스폭은, 적어도 전송 신호의 펄스폭보다는 좁은 소정의 폭이다.
샘플링 회로 (7) 는, 데이터선 (3) 각각에 대응하여 형성된 2n 개의 샘플링 스위치 (71) 로 이루어진다. 샘플링 스위치 (71) 는 예컨대, 도 4 에 나타낸 바와 같이, P 채널형 또는 N 채널형 중 하나의 채널형 TFT 로 구성되고, 소스-드레인간에 화상 신호선 (6) 과 데이터선 (3) 이 접속되어, 게이트에 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 가 입력되도록 구성된다. 또한, 샘플링 스위치 (71) 는 상보형이어도 된다.
도 4 에 있어서, 인에이블 회로 (55) 는, 공통의 분기 배선에 의해 2 계열로 분기된 한 쌍의 논리 회로, 즉 논리 회로 (55a 및 55b) 를 1 단위로 하여 구성되며, 각 쌍이 복수 배열되어 있다. 논리 회로 (55a 및 55b) 는 각각 본 발명의 「단위 회로」의 일례로서, 타이밍 신호 중 하나가 입력되어 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 중 하나를 출력하도록 구성되어 있다. 구체적으로는, 논리 회로 (55a 및 55b) 는, 분기 배선으로부터 동일한 타이밍 신호가 공급됨과 함께, 4 계열의 인에이블 신호 (ENB1 ∼ ENB4) 중 상이한 신호가 공급되고, 각각에 있어서 타이밍 신호와 인에이블 신호의 논리곱을 구하여, 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 로서 출력하도록 구성되어 있다.
이 때문에, 프리차지 스위치 (52) 로부터 출력된 타이밍 신호는, 분기 배선에 의해 2 계열로 분기되어, 쌍을 이루는 논리 회로 (55a 및 55b) 의 쌍방에 동시에 입력된다. 이와 같이 출력단이 분기된 배선은, 입력단측에서 그 개수가 반감되어 있기 때문에, 배선 레이아웃의 스페이스 절약화, 협(挾)피치화에 기여한다. 특히, 본 실시형태에서는, 프리차지 스위치 (52) 의 개수가 절반으로 해결된다.
또, 여기에서는, 화상 표시 영역 (10a) 의 한 변을 따라, 시프트 레지스터 (51), 프리차지 스위치 (52) 및 인에이블 회로 (55) 가 순차적으로 배열되도록 레이아웃되어 있다. 인에이블 회로 (55) 보다도 후단은, 논리 회로나 후술하는 샘플링 스위치 (71) 가 배치되고, 또 인에이블 공급선이나 화상 신호선이 감긴다는 등의 점 때문에 비교적 고밀도이다. 한편, 시프트 레지스터 (51) 에 인접하는 영역은, 전송 신호용 출력 배선 이외에는 배선이나 소자가 거의 없어 비교적 저밀도이다. 이 때문에, 이 영역에 프리차지 스위치 (52), 및 샘플링 타이밍 신호 (NRG) 의 공급선을 형성함으로써, 회로 레이아웃을 비교적 용이하게 설계할 수 있음과 동시에, 회로 스페이스를 거의 확대시키지 않고 해결된다.
이상과 같은 소자수의 삭감 또는 회로 레이아웃상의 효과를 효율적으로 얻으려면, 시프트 레지스터 (51) 이후에서 회로를 다계열화하고, 회로가 복수로 분기되기보다도 전단에 프리차지 스위치 (52) 를 형성하는 것이 바람직하다. 즉, 프리차지 스위치 (52) 는, 도 3 및 도 4 에 나타낸 바와 같이, 시프트 레지스터 (51) 에 인접하여 배치하여, 전송 신호 (Pi) (i = 1, …, n) 가 직접 입력되도록 형성하는 것이 바람직하다.
또한, 여기에서는 설명을 간편하게 하기 위해 화상 신호선 (6) 은 1 개로 하고, 어느 샘플링 스위치 (71) 도 이 화상 신호선 (6) 으로부터 화상 신호 (VID) 를 공급받도록 했지만, 화상 신호는 시리얼-패럴렐 전개 (즉, 상 전개) 되어 있어도 된다. 예컨대, 화상 신호를 화상 신호 (VID1 ∼ VID6) 의 6 상에 시리얼-패럴렐 전개한 경우, 이들 화상 신호는 6 개의 화상 신호선을 각각 개재시켜 샘플링 회로 (7) 에 입력된다. 복수의 화상 신호선에 대해, 시리얼한 화상 신호를 변환하여 얻은 패럴렐한 화상 신호를 동시에 공급하면, 데이터선 (3) 에 대한 화상 신호 입력을 그룹마다 실시할 수 있어, 구동 주파수가 억제된다.
주사선 구동 회로 (104) 는, 매트릭스 형상으로 배치된 복수의 화소 전극 (9a) 을 주사선 (2) 의 배열 방향에 주사하기 위해, 주사 신호 인가의 기준 클록인 Y 측 클록 신호 (CLY) (및 그 반전 신호 (CLY')), 시프트 레지스터 스타트 신호 (DY) 에 기초하여 생성되는 주사 신호를, 복수의 주사선 (2) 에 선(線) 순차적으로 인가하도록 구성되어 있다. 이 때에는, 2 개의 주사선 구동 회로 (104) 로부터, 각 주사선 (2) 의 양단에 대해 동시에 전압이 인가된다.
또한, 클록 신호 등의 각종 타이밍 신호는, 도시하지 않은 타이밍 제너레이터에서 생성되며, TFT 어레이 기판 (10) 상의 각 회로에 공급된다. 또, 각 구동 회로의 구동에 필요한 전원 전압 등도 또한 외부 회로로부터 공급된다. 또한, 상하 도통 단자 (106) 로부터 인출된 신호선에는, 외부 회로로부터 대향 전극 전위 (LCC) 가 공급된다. 대향 전극 전위 (LCC) 는, 상하 도통 단자 (106) 를 개재시켜 대향 전극 (21) 에 공급된다. 대향 전극 전위 (LCC) 는 화소 전극 (9a) 과의 전위차를 적정하게 유지하여 액정 유지 용량을 형성하기 위한 대향 전극 (21) 의 기준 전위가 된다.
다음으로, 이 액정 장치의 동작에 대하여 도 3 내지 도 5 를 참조하여 설명한다. 여기에서, 도 5 는 데이터선 구동 회로에 관련된 각종 신호의 타이밍 차트이고, 도 5(a) 는 데이터 기록 기간, 도 5(b) 는 프리차지 기간에 있어서의 구동 방법을 나타내고 있다.
도 5(a) 의 타이밍 차트에 나타낸 바와 같이, 데이터 기록 기간에는, X 측 클록 신호 (CLX) (및 그 반전 신호 (CLX')), 시프트 레지스터 스타트 신호 (DX) 에 기초하여, 시프트 레지스터 (51) 로부터 전송 신호 (Pi) (i = 1, …, n) 가 순차적으로 출력된다. 이 때, 홀수번째의 전송 신호 (P2k-1) 와 짝수번째의 전송 신호 (P2k) (단, k = 1, …, n/2) 와는 상보의 타이밍으로 출력된다. 전송 신호 (Pi) (i = 1, …, n) 는 프리차지 스위치 (52) 를 통과하여, 인에이블 회로 (55) 에 입력된다. 이 때, 각 전송 신호 (Pi) (i = 1, …, n) 는 분기 배선에 따라 2 계열로 분기되어, 논리 회로 (55a 및 55b) 에 입력된다. 논리 회로 (55a 및 55b) 는 논리곱을 취함으로써, 서로 다른 인에이블 신호에 기초하여 전송 신호 (Pi) 를 트리밍한다.
구체적으로는, 도 4 에 나타낸 바와 같이, 전송 신호 (P1) 가 입력된 논리 회로 (55a 및 55b) 각각에서는, 전송 신호 (P1) 의 펄스폭이 인에이블 신호 (ENB1 및 ENB2) 의 펄스폭에 기초하여 제한되어, 샘플링 회로 구동 신호 (S1 및 S2) 로서 출력된다. 마찬가지로, 전송 신호 (P2) 는, 펄스폭이 인에이블 신호 (ENB3 및 ENB4) 의 펄스폭에 기초하여 제한되어, 샘플링 회로 구동 신호 (S3 및 S4) 로서 출력된다.
이렇게 해서, 인에이블 신호 (ENB1 ∼ ENB4) 의 파형을 반영한 샘플링 회로 구동 신호 (S1, S2, S3, …) 가 생성되어, 샘플링 회로 (71) 에 순차적으로 공급된다. 인에이블 신호 (ENB1 ∼ ENB4) 는 서로의 펄스가 중첩되지 않도록 위상이 어긋나 있기 때문에, 동일한 전송 신호 (Pi) (i = 1, …, n) 가 분기되어 입력되는 논리 회로 (55a 및 55b) 에서는, 각각에 입력된 인에이블 신호에 기초하여 상이한 타이밍의 펄스 파형이 출력된다. 전송 신호 (Pi) (i = 1, …, n) 는, 시프트 레지스터 (51) 에 입력되는 클록 신호 (CLX) 등에 따라 출력된다는 점에서, 그 고주파화에는 클록 주기에 따른 제한을 위해 일정한 한계가 있지만, 이와 같이 인에이블 회로 (55) 에서 인에이블 신호와의 논리곱을 취함으로써 펄스폭을 제한하면, 협소화할 수 있다.
인에이블 회로 (55) 로부터 출력되는 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 는, 각각 샘플링 스위치 (71) 를 구동시켜, 샘플링 스위치 (71) 에 접속된데이터선 (3) 에 화상 신호선 (6) 으로부터 화상 신호 (VID) 를 공급한다. 화상 신호 (VID) 는 각 데이터선 (3) 으로부터 선택 화소열의 화소 전극 (9a) 에 인가되어, 데이터의 기록이 실시된다.
한편, 도 5(b) 의 타이밍 차트에 나타낸 바와 같이, 데이터 기록 기간에 선행하는 프리차지 기간에는, 프리차지 스위치 (52) 에, 전송 신호 (Pi) (i = 1, …, n) 를 대신하여 프리차지 타이밍 신호 (NRG) 가 입력된다. 그리고, 이 프리차지 타이밍 신호 (NRG) 에 기초하는 타이밍 신호가 게이트 입력되어, 모든 샘플링 스위치 (71) 가 구동된다. 또한, 여기에서 인에이블 신호 (ENB1 ∼ ENB4) 는 예컨대, 프리차지 타이밍 신호 (NRG) 와 동일한 펄스폭으로 입력되기 때문에, 인에이블 회로 (55) 는 상기 기술한 바와 같은 펄스 파형을 정형하는 기능을 실질적으로는 하지 않는다. 이 때문에, 이 기간에 출력되는 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 는, 거의 프리차지 타이밍 신호 (NRG) 와 동일한 파형이 된다. 즉, 프리차지 타이밍 신호 (NRG) 의 인가 기간에서는, 데이터선 (3) 에 프리차지 신호 (PRE) 가 공급되어, 프리차지가 실시된다. 여기에서는, 전체 데이터선 (3) 이 화상 신호선 (6) 과 도통된다는 점에서, 전체 데이터선 (3) 에 대해 일괄해서 프리차지가 실행된다.
〈변형예〉
다음으로, 도 6 을 참조하면서, 도 3 및 도 4 에 나타낸 데이터선 구동 회로 (101) 의 변형예를 설명한다. 또한, 이하에서는 도 1 내지 도 5 와 공통된 부분에 대해서는 공통의 참조 부호를 붙이고, 동일한 기능 및 신호 처리를 실시하는 부분에 대해서는 설명을 간편하게 하기 위해 수시로 상세한 설명을 생략한다.
도 6 의 변형예에서는, 화상 신호는, 미도시의 외부 회로에 의해 시리얼-패럴렐 전개 또는 시리얼-패럴렐 변환 (즉, 상 전개) 되고 있으며, 6 개 (즉, 6 상) 의 패럴렐한 화상 신호 (VID1 ∼ VID6) 로서, 해당 전기 광학 장치에 대해 공급된다. 이들 화상 신호 (VID1 ∼ VID6) 는, TFT 어레이 기판 (10) 상에서 6 개의 화상 신호선 (6) 을 통해 샘플링 회로 (7) 에 입력된다. 한편, 전송 신호 (Pi) 는 인에이블 회로 (55) 에서 정형된 후에 6 개로 분기되어, 샘플링 회로 (7) 에 공급된다. 따라서, 각 전송 신호 (Pi) 에 의해, 6 개의 데이터선이 동시에 구동되게 된다. 이와 같이 시리얼한 화상 신호를 변환하여 얻은 패럴렐한 화상 신호 (VID1 ∼ VID6) 를 일괄해서 공급하면, 데이터선 (3) 에 대한 화상 신호 입력을 그룹마다 실시할 수 있어, 데이터선 구동 회로 (101) 에 있어서의 구동 주파수를 억제할 수 있다.
본 변형예에 의하면, 시리얼-패럴렐 전개에 의한 이익을 얻으면서, 도 3 및 도 4 에서 나타낸 데이터선 구동 회로 (101) 의 경우와 마찬가지로, 소자수의 삭감 또는 회로 레이아웃 상의 효과를 효율적으로 얻을 수 있다. 게다가, 프리차지 스위치 (52) 를 인에이블 회로 (55) 의 전단에 배치함으로써, 동시에 구동되는 데이터선 (3) 의 그룹간에서의 기록 불균일, 즉 시리얼-패럴렐 전개를 사용한 경우에 비교적 눈에 띄기 쉬운 그룹 불균일의 발생을, 다음에 설명하는 비교예에 비해 현 저히 개선시킬 수 있다.
〈비교예〉
다음으로, 제 1 실시형태의 비교예에 대하여 도 7 및 도 8 을 참조하여 설명한다. 도 7 및 도 8 은 각각 비교예에 관련된 액정 장치의 주요부의 구성을 나타내고 있다.
도 7 의 비교예는, 실시형태와 동일하게 "비디오 프리차지"형의 구성이기는 하지만, 인에이블 회로 (65) 의 후단이면서 또한 샘플링 회로 (7) 의 전단에 프리차지 스위치 (52a) 가 삽입되어 있다.
시프트 레지스터 (51), 인에이블 회로 (65) 에 의해 생성된 샘플링 회로 구동 신호 (Si) (i = 1, …, n) 는, 각각 6 개로 분기하는 제어 신호선 (X1, … Xn) 을 개재시켜 6 개의 인접하는 샘플링 스위치 (71) 에 입력된다. 따라서, 샘플링 회로 (7) 는 6 개의 샘플링 스위치 (71) 군마다 구동된다. 그리고, 본 비교예에서는, 제어 신호선 (X1, … Xn) 에 대해, 샘플링 회로 구동 신호 (Si) 와는 달리 프리차지 타이밍 신호 (NRG) 가 입력 가능한 구성으로 되어 있다. 보다 상세하게는, 샘플링 회로 구동 신호 (Si), 프리차지 타이밍 신호 (NRG) 를 공급하는 각 신호선이, 프리차지 스위치 (52a) 를 개재시켜 제어 신호선 (X1, … Xn) 에 접속되어 있다. 프리차지 타이밍 신호 (NRG) 는, 화상 신호 (VID1 ∼ VID6) 의 데이터 기록 기간 (즉, 샘플링 기간) 에 앞서는 프리차지 기간을 규정하여, 제어 신호선 (X1, … Xn) 에 일제히 공급된다. 따라서, 프리차지 타이밍 신호 (NRG) 에 의해 모든 샘플링 스위치 (71) 는 동시에 도통되고, 전체 데이터선 (3) 이 일제 히 화소 신호선 (6) 에 접속된 도통 상태가 되어, 화상 신호선 (6) 으로부터 프리차지 신호 (PRE) 의 공급을 받는다.
이 경우, 프리차지 타이밍 신호 (NRG) 가 직접 샘플링 회로 (7) 에 입력된다고 하는 이점이 있는 한편, 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 는, 샘플링 회로 (7) 에 입력되기 전에 반드시 프리차지 스위치 (52a) 를 통과함으로써, 파형에 지연이나 변형이 생기는 경우가 있다. 이 때문에, 충분한 기록이 이루어지지 않아 콘트라스트비가 저하되거나, 기록 불균일이 생기거나 할 우려가 있다. 이에 비해, 상기 실시형태에서는, 프리차지 스위치 (52) 를 인에이블 회로 (55) 의 전단에 배치하고 있기 때문에, 이러한 우려가 해소된다.
도 8 의 비교예는, 프리차지 회로 (80) 가, 데이터선 구동 회로 (101a) 와는 분리되어 데이터선 (3) 반대측의 단부에 접속되어 있다. 프리차지 회로 (80) 에 있어서의 각 프리차지 스위치 (81) 에는, 프리차지용 배선 (82) 에 의해 프리차지 타이밍 신호 (NRG) 가 공급되고, 프리차지 신호선 (83) 에 의해 프리차지 신호 (PRE) 의 공급을 받는다. 프리차지용 배선 (82) 이나 프리차지 신호선 (83) 은, 표시 패널 (100) 밖으로 인출되고, 예컨대, 회로부의 전원에 직접 또는 간접적으로 접속되어 있다. 이렇게 한 구성의 표시 패널에서는, 프리차지용 배선 (82) 이나 프리차지 신호선 (83) 으로 대표되는 프리차지 회로 (80) 에 관련된 배선을 감기 위한 스페이스 확보가 문제가 된다. 이 때문에, 회로 레이아웃의 미세화, 스페이스 절약화가 방해받을 우려가 있다. 이에 비해, 상기 실시형태에서는, "비디오 프리차지"형의 구성을 채용하고, 게다가 시프트 레지스터 (51) 바로 아래에 프리차지 스위치 (52) 를 배치하고, 또한 후단의 인에이블 회로 (55) 를 2 계열로 했기 때문에, 프리차지 스위치 (52) 의 소자수가 반감되어 있다. 따라서, 구동 회로가 효율적으로 집적화되어, 회로 레이아웃의 미세화가 가능해진다.
〈제 2 실시형태〉
다음으로, 제 2 실시형태에 대하여 도 9 및 도 10 을 참조하여 설명한다. 도 9 는, 본 실시형태에 관련된 액정 장치의 데이터선 구동 회로의 구성을 나타내고 있다. 도 10 은 그 타이밍 차트를 나타내고 있으며, 도 10(a) 가 데이터 기록 기간, 도 10(b) 가 프리차지 기간에 상당한다. 또한, 이하에서 설명하는 각 실시형태에서는, 제 1 실시형태와 동일한 구성 요소에 대해서는 동일한 부호를 붙이고, 그 설명을 적당히 생략한다.
제 1 실시형태에서는, 프리차지 스위치 (52) 를 OR 회로로 구성하도록 했지만, 본 실시형태의 프리차지 스위치 (152) 는 NOR 회로로 구성되어 있다. 그래서, 최종적으로 샘플링 스위치 (71) 로 출력되는 타이밍 신호가 올바른 파형으로 출력되도록, 인에이블 회로 (155) 에서 논리곱으로 정합시킨다. 즉, 인에이블 회로 (155) 내의 각 논리회로 (155a 및 155b) 는 AND 회로로서 구축되지만, 프리차지 스위치 (152) 로부터 입력되는 타이밍 신호가 반전되어 입력된다. 이에 따라, 인에이블 신호 (ENB1' ∼ ENB4') 도 반전되어 입력된다. 즉, 논리 회로 (155 a 및 155b) 는 논리곱으로는 NOR 회로로서 동작한다.
도 10(a), 도 10(b) 에 나타낸 바와 같이, 이 경우에는, 인에이블 신호 (ENB1' ∼ ENB4') 각각을 인에이블 신호 (ENB1 ∼ ENB4) 의 반전 신호로서 공급하 는 것 이외에는, 제 1 실시형태와 동일하게 구동시킬 수 있다.
이와 같이 본 실시형태에 의하면, 인에이블 회로 (155) 를 구성하는 소자수가 제 1 실시형태보다도 증가해 버리지만, 트랜지스터 특성이나 레이아웃의 제약으로, 인에이블 회로 (155) 내의 각 논리회로 (155a 및 155b) 를 AND 회로로 구성하지 않으면 안 되는 경우에, 가장 간단히 구성할 수 있다. 또, 프리차지 스위치 (152) 가 NOR 회로만으로 구성할 수 있기 때문에, 프리차지 스위치 (152) 부분에 있어서의 레이아웃의 미세화에 유리하다. 또, 소자수가 삭감됨으로써, 타이밍 신호의 지연을 방지하는 효과도 있어, 제어상 유효하다. 또한, 본 실시형태에 있어서는, 구동 회로측의 변경에 수반되는 구동 방식을 거의 개변시키지 않아도 된다는 이점도 있다.
〈제 3 실시형태〉
다음으로, 제 3 실시형태에 대하여 도 11 및 도 12 를 참조하여 설명한다. 도 11 은 본 실시형태에 관련된 액정 장치의 데이터선 구동 회로의 구성을 나타내고 있다. 도 12 는 그 타이밍 차트를 나타내고 있으며, 도 12(a) 가 데이터 기록 기간, 도 12(b) 가 프리차지 기간에 상당한다.
본 실시형태에 있어서의 인에이블 회로 (255) 는, 논리 회로 (251 및 252) 의 2 단 구성으로 되어 있다. 논리 회로 (251) 에는, 프리차지 스위치 (152) 로부터 타이밍 신호가 입력되고, 4 개의 인에이블 공급선에 의해 인에이블 신호 (ENB11 ∼ ENB14) 중 어느 하나가 공급된다. 이 논리 회로 (251) 는, 타이밍 신호 (주로 전송 신호 (Pi)) 를, 4 계열의 (ENB11 ∼ ENB14) 중 하나에 기초하여 정형하고, 1 차 정형 신호 (Qi) (i = 1, …, 2n) 로서 출력하는 기능을 갖고 있다. 이를 위해서는 통상적으로 이들 2 개의 신호의 논리곱을 취하지만, 여기에서는 프리차지 스위치 (152) 가 NOR 회로인 것에 대응하여, 논리 회로 (251) 는, 각각의 신호의 반전 입력에 대해 논리곱을 취하도록 구성되어 있다.
논리 회로 (252) 는 그 후단에 형성되고, 1 계열의 마스터 인에이블 신호 (MENB) 가 공급된다. 논리 회로 (252) 는, 1 차 정형 신호 (Qi) (i = 1, …, 2n) 를, 마스터 인에이블 신호 (MENB) 에 기초하여 정형하고, 샘플링 회로 구동 신호 (Si) (i = 1,…,2n) 로서 출력하는 기능을 갖고 있다. 마스터 인에이블 신호 (MENB) 는 ENB11 ∼ ENB14 와는 별도로 생성되고, 인에이블 신호 (ENB11 ∼ ENB14) 보다도 펄스폭이 좁다.
신호 파형의 정형은, 실질적인 의미에서 인에이블 신호와의 논리곱을 구함으로써 실시할 수 있다. 이 때, 전송 신호 (Pi) (i = 1, …, n) 등의 타이밍 신호나 1 차 정형 신호 (Qi) (i = 1, …, 2n) 의 파형은, 보다 펄스폭이 좁은 인에이블 신호 (ENB11 ∼ ENB14) 나 마스터 인에이블 신호 (MENB) 의 파형에 기초하여 트리밍되어, 펄스폭이 인에이블 신호의 펄스폭으로 제한되기 때문이다. 여기에서는, 인에이블 신호 (ENB11 ∼ ENB14) 및 마스터 인에이블 신호 (MENB) 는 각각, 본 발명의 「복수 계열의 제 1 인에이블 신호」 및 「1 계열로 이루어지는 제 2 인에이블 신호」의 일례이다.
다음으로, 이 액정 장치의 동작, 특히 전송 신호 (Pi) (i = 1, …, n) 를 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 로 정형하는 과정에 대하여 도 12 를 참조하여 설명한다.
도 12(a) 의 타이밍 차트에 나타낸 바와 같이, 데이터 기록 기간에 있어서는, 먼저 시프트 레지스터 (51) 로부터 전송 신호 (Pi) (i = 1, …, n) 가 P1, P2, … 으로 순차적으로 출력된다. 이 때, 홀수번째의 전송 신호 (P2k-1) 와 짝수번째의 전송 신호 (P2k) (단, k = 1, …, n/2) 는 상보의 타이밍으로 출력된다.
전송 신호 (Pi) (i = 1, …, n) 각각은, 프리차지 스위치 (152) 를 통과할 때 반전되어 출력된다. 그리고, 논리 회로 (251) 에 반전되어 입력되고, 동일하게 반전되어 입력되는 인에이블 신호 (ENB11 ∼ ENB14) 중 어느 하나와의 논리곱을 취함으로써, 그 펄스폭이 인에이블 신호 (ENB11 ∼ ENB14) 의 펄스폭 (d1) 으로 제한된다 (즉, 인에이블 신호 (ENB11 ∼ ENB14) 에 의해 정형된다).
논리 회로 (251) 의 각 출력은, 1 차 정형 신호 (Qi) (i = 1, …, 2n) 가 된다. 이들 각 출력은, 인에이블 신호 (ENB11 ∼ ENB14) 가 각각 계열이 다른 신호이기 때문에, 파형이 완전히 같지 않은 경우를 생각할 수 있다. 이러한 경우, 1 차 정형 신호 Qi (i = 1, …, 2n) 내에 다른 펄스와 비교하여 폭이 다른 펄스가 혼재하게 된다. 예컨대, 도 12 에 나타낸 바와 같이, 인에이블 신호 (ENB14) 가, 기준으로 하는 펄스폭 (d1) 보다도 넓은 펄스폭 (d1') 을 가질 때, 대응하는 1 차 정형 신호 (Q4) 의 펄스폭 또한 펄스폭 (d1') 이 된다.
여기에서는, 이상의 논리 회로 (251) 에 있어서의 전송 신호 (Pi) (i = 1, …, n) 의 정형 공정은 일차 정형 공정에 지나지 않고, 계속해서 논리 회로 (252) 에서의 2 차 정형 공정이 실시된다.
1 차 정형 신호 (Qi) (i = 1, …, 2n) 각각은, 논리 회로 (252) 에 있어서, 마스터 인에이블 신호 (NENB) 와의 논리곱을 취함으로써, 그 펄스폭이 마스터 인에이블 신호 (MENB) 의 펄스폭 (d2) 으로 제한된다 (즉, 마스터 인에이블 신호 (MENB) 에 의해 정형됨). 마스터 인에이블 신호 (MENB) 는 인에이블 신호 (ENB11 ∼ ENB14) 와는 달리, 단일의 계열로 이루어진다는 점에서, 그 펄스폭 (d2) 은 항상 일정하다. 또, 펄스폭 (d2) 은 펄스폭 (d1) 보다 더욱 좁다. 이 때문에, 논리 회로 (252) 에서는, 1 차 정형 신호 (Q4) 의 펄스폭 (d1') 또한 펄스폭 (d2) 에 의해 제한되어, 샘플링 회로 구동 신호 (S4) 가 적정하게 생성되어 출력된다.
이와 같이, 1 차 정형 신호 (Qi) (i = 1, …, 2n) 의 각 펄스는, 단일의 마스터 인에이블 신호 (MENB) 의 파형에 기초하여 정형되기 때문에, 생성되어 출력되는 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 는, 펄스폭이 펄스폭 (d2) 과 동일해진다. 즉, 논리 회로 (255) 에서는, 최종적으로 펄스폭이 펄스폭 (d2) 으로 규정된 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 가 얻어진다. 또한, 본 실시형태에 있어서는, 일차 정형 공정 및 2 차 정형 공정 각각에서 출력되는 신호는, 펄스폭 뿐만 아니라, 펄스 주파수 또는 펄스끼리의 간격도 인에이블 신호의 파형에 지배되고 있다. 즉, 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 는, 마스터 인에이블 신호 (MENB) 에 의해 펄스 주파수 또는 펄스끼리의 간격도 소정의 값으로 규정되어 있다.
샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 는 샘플링 회로 (7) 의 샘플링 스위치 (71) 군을 구동시켜, 샘플링 스위치 (71) 에 화상 신호선 (6) 으로부터 화상 신호 (VID) 를 공급한다. 이렇게 하여 화상 신호 (VID) 는 샘플링되지만, 여기에서 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 의 펄스폭이 펄스폭 (d2) 과 맞추어져 있기 때문에, 화상 신호 (VID) 로부터 생성되는 데이터 신호의 펄스폭도 펄스폭 (d2) 으로 규정되어, 동일하게 맞추어진다. 또, 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 의 주파수 또는 펄스 간격이 소정의 값을 취하는 점에서, 생성되는 데이터 신호의 펄스 주파수 또는 펄스 간격도 소정의 값으로 규정된다.
데이터 신호는, 각 데이터선 (3) 으로부터 선택 화소열의 화소 전극 (9a) 에 인가되고, 또 도시하지 않은 축적 용량을 충전 또는 방전하여 데이터의 기록을 실시한다. 이 때, 데이터 신호는 펄스폭이 맞추어져 있기 때문에 휘도를 상대적인 적정치로서 나타낼 수 있으며, 표시 이미지에 있어서의 펄스폭의 차에 기초한 휘도 불균일의 발생을 저감 또는 방지할 수 있다.
한편, 도 12(b) 의 타이밍 차트에 나타낸 바와 같이, 데이터 기록 기간에 선행하는 프리차지 기간에는, 기본적으로는 제 2 실시형태와 동일하게 구동된다. 즉, 이 기간에는, 인에이블 신호 (ENB11 ∼ ENB14) 및 마스터 인에이블 신호 (MENB) 의 쌍방이, 프리차지 타이밍 신호 (NRG) 와 동일한 펄스폭으로 입력되어, 인에이블 회로 (255) 는 상기 기술한 바와 같은 펄스 파형을 정형하는 기능을 실질적으로는 하지 않는다. 이 때문에, 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 는, 거의 프리차지 타이밍 신호 (NRG) 와 동일한 파형이 되어, 그 인가 기간에 는 전체 데이터선 (3) 이 프리차지된다.
이와 같이 본 실시형태에 의하면, 2 단계의 정형 공정을 거쳐 생성된 샘플링 회로 구동 신호 (Si) 에 의해 데이터 신호의 펄스폭이 규정되도록 했기 때문에, 일차 정형 공정에 복수 계열의 인에이블 신호 (ENB11 ∼ ENB14) 를 사용하면서도, 인에이블 신호 (ENB11 ∼ ENB14) 의 계열차에 기인한 휘도 불균일을 거의 또는 실천상 전혀 발생시키지 않고 해결된다. 또, 샘플링 회로 구동 신호 (Si) 에 의해 데이터 신호의 펄스 주파수 또는 펄스 간격이 소정의 값으로 규정되도록 했기 때문에, 적정한 구동이 가능하다.
또, 샘플링 회로 구동 신호 (Si) (i = 1, …, 2n) 의 펄스폭은, 최종적으로 마스터 인에이블 신호 (MENB) 의 펄스폭 (d2) 으로 규정되는 점에서, 일차 정형 공정에서의 출력 파형은 그다지 형상 정밀도가 좋지 않아도 된다. 그래서, 전송 신호 (Pi) (i = 1, …, n) 의 펄스폭을 일차 정형에 의해 대략 조정하고, 추가로 2 차 정형에 의해 고정밀도로 조정하는 것을 생각할 수 있다. 예컨대, 일차 정형 공정에서는, 전송 신호 (Pi) (i = 1, …, n) 에 인에이블 신호 (ENB11 ∼ ENB14) 의 계열차에 따른 변동 이외에도 형상의 오차가 남겨져 있어도 되며, 이들 오차는, 2 차 정형 공정에서 마스터 인에이블 신호 (MENB) 의 정밀도에 따라 수정할 수 있다. 또, 일차 정형 공정에서는, 마스터 인에이블 신호 (MENB) 와의 펄스 형상의 차를, 2 차 정형 공정에서의 마진으로서 의도적으로 남겨 두어도 된다.
또한, 본 실시형태에 있어서의 그 밖의 작용 및 효과는, 상기 제 2 실시형태와 동일하다.
〈제 4 실시형태〉
다음으로, 제 4 실시형태에 대하여 도 13 및 도 14 를 참조하여 설명한다. 도 13 은 본 실시형태에 관련된 액정 장치의 데이터선 구동 회로의 구성을 나타내고 있다. 도 14 는 그 타이밍 차트를 나타내고 있으며, 도 14(a) 가 데이터 기록 기간, 도 14(b) 가 프리차지 기간에 상당한다.
본 실시형태에 있어서의 데이터선 구동 회로는, 제 3 실시형태에 제 1 실시형태가 적용되어 있다. 여기에서는, 제 3 실시형태의 인에이블 회로 (255) 와 마찬가지로, 인에이블 회로 (355) 는 논리 회로 (351 및 352) 에 의해 2 단계로 구성되어 있다. 단, 제 1 실시형태와 마찬가지로, OR 회로로서 구성되는 프리차지 스위치 (52) 가 사용되고, 그에 따라 인에이블 회로 (355) 내의 각 논리 회로 (351) 는, 도시하는 바와 같은 AND 회로로서 구성되어 있다.
따라서, 논리 회로 (351) 에 입력되는 인에이블 신호 (ENB11' ∼ ENB14') 는, 제 3 실시형태와 같이 반전되어 입력되는 일이 없기 때문에, 인에이블 신호 (ENB11 ∼ ENB14) 을 정확히 반전시킨 파형이 된다. 이 이외에는, 제 3 실시형태와 동일하게 하여 구동시킬 수 있다. ·
따라서, 본 실시형태에 있어서의 작용 및 효과는, 상기 제 1 및 제 3 실시형태와 동일하다.
〈제 5 실시형태〉
다음으로, 제 5 실시형태에 대하여 도 15 및 도 16 을 참조하여 설명한다. 도 15 는 본 실시형태에 관련된 액정 장치의 데이터선 구동 회로의 구성을 나타내 고 있다. 도 16 은 그 타이밍 차트를 나타내고 있으며, 도 16(a) 가 데이터 기록 기간, 도 16(b) 가 프리차지 기간에 상당한다.
본 실시형태에 있어서의 데이터선 구동 회로는, 후술하는 바와 같이 샘플링 회로가 상보형으로 되어 있는 것 외에는, 제 2 실시형태를 변형시켜 구성되어 있다. 즉, 제 2 실시형태와 마찬가지로, NOR 회로로서 구성되는 프리차지 스위치 (152) 가 사용되고 있다. 이에 따라, 인에이블 회로 (455) 내의 논리 회로 (455a 및 455b) 는, 논리 회로 (155a 및 155b) 와 동일하게 NOR 회로로서 구성되어 있다.
단, 여기에서는, 샘플링 회로가 상보형 샘플링 스위치 (171) 로 구성되어 있기 때문에, 논리 회로 (455a 및 455b) 는, 각 샘플링 스위치 (171) 에 대해 2 개의 샘플링 회로 구동 신호를 생성할 필요가 있다. 이 때문에, 논리 회로 (455a 및 455b) 각각의 출력측에 구동 신호 생성 회로 (500) 가 형성되고 있다. 구동 신호 생성 회로 (500) 는 입력 신호와 동일한 파형의 샘플링 회로 구동 신호 (Ni) (i = 1, …, 2n) 와, 그 반전 신호인 샘플링 회로 구동 신호 (Pi) (i = 1, …, 2n) 의 2 개의 신호를 생성하여 출력하는 기능을 갖고 있다. 동일한 입력 신호에 기초하여 생성된 샘플링 회로 구동 신호 (Ni 및 Pi) 는 각각 1 개의 샘플링 스위치 (171) 의 n 형 TFT 및 p 형 TFT 의 게이트에 입력된다.
본 실시형태의 데이터선 구동 회로는, 상보형 샘플링 스위치 (171) 에 상보적인 신호를 입력하는 것 이외에는, 제 2 실시형태와 동일하게 하여 구동시킬 수 있다. 즉, 도 16(a) 및 도 16(b) 에 나타낸 바와 같이, 제 2 실시형태에 있어 서의 샘플링 회로 구동 신호 Si 를 대신하여, 동일한 파형의 샘플링 회로 구동 신호 Ni 가 입력된다. 이와 동시에, 샘플링 회로 구동 신호 Pi 가 입력된다. 이 2 입력에 따라 샘플링 스위치 (171) 가 구동된다.
따라서, 본 실시형태에 있어서의 작용 및 효과는, 상기 제 2 및 제 3 실시형태와 동일하다.
이상, 본 발명의 실시형태에 대하여 구체적으로 설명했지만, 본 발명은 이에 한정되지 않고, 여러 가지 변형 실시가 가능하다. 예컨대, 상기의 각 실시형태에서는, 시프트 레지스터 (51) 보다 후단의 회로를 다계열화하는 경우에 대하여 설명했지만, 이러한 경우에 본 발명을 적용하면 프리차지 회로의 소자수를 삭감시킬 수 있어 회로 레이아웃상의 효과가 발휘되지만, 본 발명은 다계열화되어 있지 않은 구동 회로에 대해서도 적용할 수 있음은 물론이다.
또, 상기 실시형태에서는, 전체 데이터선 (3) 에 대해 데이터 기록 기간 전에 통합하여 프리차지를 실시하는 구동 방식을 채용하는 경우에 대하여 설명했지만, 데이터선 (3) 의 1 개마다 또는 소정 개수마다 프리차지를 실시하고, 그 때마다 기록을 실시하도록 해도 된다.
〈전자 기기〉
이상에서 설명한 액정 장치는 예컨대, 프로젝터에 적용된다. 여기에서는, 상기 실시형태의 액정 장치를 라이트 밸브로서 사용한 프로젝터에 대하여 설명한다.
도 17 은 프로젝터의 구성예를 나타내는 평면도이다. 이 도면에 나타나 는 바와 같이, 프로젝터 (1100) 의 내부에는, 할로겐 램프 등의 백색 광원으로 이루어지는 램프 유닛 (1102) 이 형성되어 있다. 이 램프 유닛 (1102) 으로부터 사출된 투사광은, 라이트 가이드 내에 배치된 4 장의 미러 (1106) 및 2 장의 다이크로익 미러 (1108) 에 의해 RGB 의 3 원색으로 분리되고, 각 원색에 대응하는 라이트 밸브로서의 액정 장치 (100R, 100B 및 100G) 에 입사된다. 액정 장치 (100R, 100B 및 100G) 의 구성은 상기 기술한 액정 장치와 동등이고, 각각에 있어서 화상 신호 처리 회로로부터 공급되는 R, G, B 의 원색 신호가 변조된다. 이들 액정 장치에 의해 변조된 광은, 다이크로익 프리즘 (1112) 에 3 방향으로부터 입사된다. 다이크로익 프리즘 (1112) 에서는 각 색의 화상이 합성되어, 칼라 화상으로서 사출된다. 칼라 화상은 투사 렌즈 (1114) 를 통해 스크린 (1120) 등에 투사된다.
이 투사형 칼라 표시 장치에서는, 상기 실시형태의 액정 장치를 사용함으로써, 휘도 불균일이 적거나 또는 거의 생기지 않는 고품위의 표시가 가능하다.
또한, 상기 실시형태의 액정 장치는 프로젝터 이외의 직시형이나 반사형 칼라 표시 장치에 적용할 수도 있다. 이 경우, 대향 기판 (20) 상에 있어서의 화소 전극 (9a) 에 대향하는 영역에, RGB 의 칼라 필터를 그 보호막과 함께 형성하면 된다. 또는, TFT 어레이 기판 (10) 상의 RGB 에 대향하는 화소 전극 (9a) 아래에 칼라 레지스트 등으로 칼라 필터층을 형성하는 것도 가능하다. 또한, 이상의 각 경우에 있어서, 대향 기판 (20) 상에 화소와 1 대 1 로 대응하는 마이크로렌즈를 형성하도록 하면, 입사광의 집광 효율이 향상되어, 표시 휘도를 향상시킬 수 있다. 게다가, 대향 기판 (20) 상에 몇 층이나 되는 굴절률이 상이한 간섭층을 퇴적함으로써, 광의 간섭을 이용하여 RGB 색을 만들어내는 다이크로익 필터를 형성해도 된다. 이 다이크로익 필터가 부착된 대향 기판에 의하면, 보다 밝은 표시가 가능해진다.
이상에서는, 액정 장치 및 액정 프로젝터를 예로 들어 본 발명에 대하여 설명했지만, 액정 장치 이외의 매트릭스 구동이 가능한 전기 광학 장치도 본 발명의 적용 범위이다. 이러한 전기 광학 장치로는 예컨대, 일렉트로루미네선스 장치나 전기 영동 장치, 전자 방출 소자를 이용한 표시 장치 (Field Emission Display 및 Surface-Conduction Electron-Emitter Display) 등을 들 수 있다. 또, 본 발명의 전자 기기는, 이러한 본 발명의 전기 광학 장치를 구비함으로서 실현되며, 상기 기술한 프로젝터의 외에, 텔레비전 수상기나, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 카 네비게이션 장치, 페이저, 전자 수첩, 전자식 탁상 계산기, 워드 프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치 패널을 구비한 장치 등 각종의 전자 기기로서 실현 가능하다.
본 발명은 상기 기술한 실시형태에 한정되지 않고, 청구의 범위 및 명세서 전체로부터 판독할 수 있는 발명의 요지 또는 사상에 반하지 않는 범위에서 적당히 변경 가능하고, 이러한 변경을 동반하는 전기 광학 장치용 구동 회로, 그리고 이 전기 광학 장치용 구동 회로를 구비한 전기 광학 장치 및 전자 기기도 또한 본 발명의 기술적 범위에 포함된다.
본 발명에 따른 전기 광학 장치용 구동 회로 및 그 구동 방법, 그리고 이 전기 광학 장치용 구동 회로를 적용한 전기 광학 장치 및 전자 기기는 회로 레이아웃의 미세화 및 고품질의 표시가 가능한 이점이 있다.

Claims (13)

  1. 서로 교차하여 연장되는 복수의 데이터선 및 복수의 주사선과, 상기 데이터선 및 상기 주사선의 교차 부분에 대응하여 화상 표시 영역에 배열된 복수의 화소 전극을 구비한 전기 광학 장치를 구동시키는 전기 광학 장치용 구동 회로로서,
    기록 타이밍을 규정하기 위한 전송 신호를 생성하는 각 단을 갖고, 이 각 단으로부터 상기 전송 신호를 순차적으로 출력하는 시프트 레지스터;
    상기 기록 타이밍에 선행하는 프리차지 타이밍을 규정하기 위한 프리차지 타이밍 신호를 공급하는 프리차지 공급선;
    상기 전송 신호 및 상기 프리차지 타이밍 신호가 입력 가능하게 구성되고, 입력되는 신호를 타이밍 신호로서 출력하는 프리차지 회로; 및
    상기 프리차지 회로로부터 출력되는 타이밍 신호가 입력되고, 적어도 상기 전송 신호에 기초한 타이밍 신호를 정형함과 함께 정형화된 타이밍 신호에 따라 상기 복수의 데이터선을 구동시키는 데이터선용 회로를 구비한 것을 특징으로 하는 전기 광학 장치용 구동 회로.
  2. 제 1 항에 있어서,
    상기 데이터선용 회로는,
    적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호보다 좁은 소정의 펄스폭을 갖는 인에이블 신호를 공급하는 인에이블 공급선; 및
    상기 프리차지 회로로부터 출력된 타이밍 신호와 상기 인에이블 신호가 입력되고, 상기 전송 신호에 기초하여 출력된 타이밍 신호를, 상기 소정의 펄스폭으로 펄스폭을 제한하여 출력하는 인에이블 회로를 포함하는 것을 특징으로 하는 전기 광학 장치용 구동 회로.
  3. 제 1 항에 있어서,
    상기 데이터선용 회로는,
    적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호보다도 좁은 제 1 펄스폭을 갖는 복수 계열의 제 1 인에이블 신호를 공급하는 제 1 인에이블 공급선;
    상기 제 1 펄스폭보다도 좁은 제 2 펄스폭을 갖는 1 계열의 제 2 인에이블 신호를 공급하는 제 2 인에이블 공급선; 및
    적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호와 상기 제 1 및 제 2 인에이블 신호가 입력되고, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호의 각 펄스를 상기 복수 계열의 제 1 인에이블 신호 각각을 기초로 정형(整形)함으로써 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호의 펄스폭을 상기 제 1 펄스폭으로 제한함과 함께, 상기 제 1 펄스폭으로 제한된 후의 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호의 펄스 전체를 상기 1 계열의 제 2 인에이블 신호를 기초로 정형함으로써 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호의 펄스폭을 상기 제 2 펄스폭으로 제한하는 인에이블 회로를 포함하는 것을 특징으로 하는 전기 광학 장치용 구동 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 프리차지 회로는, 상기 각 단에 대응하여 형성된 복수의 프리차지 스위치로 이루어지고,
    상기 데이터선용 회로는, 동일한 상기 프리차지 스위치에 전기적으로 공통적으로 접속됨과 함께 m 계열 (단, m 은 2 이상의 자연수) 로 분기하여 상기 복수의 데이터선 중 m 개에 전기적으로 접속된 단위 회로를 단위로 하여 복수 분할되어 이루어지는 것을 특징으로 하는 전기 광학 장치용 구동 회로.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 프리차지 회로는, 상기 시프트 레지스터로부터 상기 전송 신호가 직접 입력되는 것을 특징으로 하는 전기 광학 장치용 구동 회로.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 프리차지 회로는, 상기 각 단에 대응하여 형성된 복수의 NOR 회로로 구성되어 있는 것을 특징으로 하는 전기 광학 장치용 구동 회로.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 프리차지 회로는, 상기 화상 표시 영역의 한 변을 따라 상기 시프트 레지스터와 상 인접하여 배치되어 있는 것을 특징으로 하는 전기 광학 장치용 구동 회로.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 전기 광학 장치용 구동 회로, 상기 복수의 데이터선과 상기 복수의 주사선, 및 상기 복수의 화소 전극을 구비한 것을 특징으로 하는 전기 광학 장치.
  9. 제 8 항에 기재된 전기 광학 장치를 구비하여 이루어지는 것을 특징으로 하는 전자 기기.
  10. 서로 교차하여 연장되는 복수의 데이터선 및 복수의 주사선과, 상기 데이터선 및 상기 주사선의 교차 부분에 대응하여 화상 표시 영역에 배열된 복수의 화소 전극을 구비한 전기 광학 장치를 구동시키기 위해, 기록 타이밍을 규정하기 위한 전송 신호를 생성하는 각 단을 갖고, 이 각 단으로부터 상기 전송 신호를 순차적으로 출력하는 시프트 레지스터, 상기 기록 타이밍에 선행하는 프리차지 타이밍을 규정하기 위한 프리차지 타이밍 신호를 공급하는 프리차지 공급선, 상기 전송 신호 및 상기 프리차지 타이밍 신호가 입력 가능하게 구성되고, 입력되는 신호를 타이밍 신호로서 출력하는 프리차지 회로, 및 상기 프리차지 회로로부터 출력되는 타이밍 신호가 입력되어, 적어도 상기 전송 신호에 기초한 타이밍 신호를 정형함과 함께 정형화된 타이밍 신호에 따라 상기 복수의 데이터선을 구동시키는 데이터선용 회로를 구비한 전기 광학 장치용 구동 회로에 적용되는 전기 광학 장치용 구동 방법으로서,
    상기 시프트 레지스터가, 기록 타이밍을 규정하기 위한 전송 신호를 순차적으로 출력하는 전송 신호 출력 단계;
    프리차지 공급선이, 상기 기록 타이밍에 선행하는 프리차지 타이밍을 규정하기 위한 프리차지 타이밍 신호를 공급하는 프리차지 신호 공급 단계;
    상기 프리차지 회로가, 상기 전송 신호 및 상기 프리차지 타이밍 신호 중 어느 하나가 입력된 경우에, 입력 신호를 타이밍 신호로서 출력하는 타이밍 신호 출력 단계;
    상기 데이터선용 회로가, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호를 정형하는 정형 단계; 및
    상기 데이터선용 회로가, 상기 정형 단계에서 정형화된 타이밍 신호에 따라 상기 복수의 데이터선을 구동시키는 데이터선 구동 단계를 포함하는 것을 특징으로 하는 전기 광학 장치용 구동 방법.
  11. 제 10 항에 있어서,
    상기 정형 단계에 있어서, 상기 데이터선용 회로는, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호보다 좁은 소정의 펄스폭을 갖는 인에이블 신호가 공급되고, 상기 전송 신호에 기초하여 출력된 타이밍 신호의 펄스폭을 상기 소정의 펄스폭으로 제한함으로써 상기 전송 신호에 기초하여 출력된 타이밍 신호를 정형하는 것을 특징으로 하는 전기 광학 장치용 구동 방법.
  12. 제 10 항에 있어서,
    상기 정형 단계에 있어서, 상기 데이터선용 회로는, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호보다 좁은 제 1 펄스폭을 갖는 복수 계열의 제 1 인에이블 신호 및 상기 제 1 펄스폭보다도 좁은 제 2 펄스폭을 갖는 1 계열의 제 2 인에이블 신호가 공급되고, 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호의 각 펄스를 상기 복수 계열의 제 1 인에이블 신호 각각을 기초로 정형함으로써 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호의 펄스폭을 상기 제 1 펄스폭으로 제한함과 함께, 상기 제 1 펄스폭으로 제한된 후의 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호의 펄스 전체를 상기 1 계열의 제 2 인에이블 신호를 기초로 정형함으로써 적어도 상기 전송 신호에 기초하여 출력된 타이밍 신호의 펄스폭을 상기 제 2 펄스폭으로 제한하는 것을 특징으로 하는 전기 광학 장치용 구동 방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 타이밍 신호 출력 단계에 있어서, 상기 전송 신호를, 상기 시프트 레지스터로부터 상기 프리차지 회로에 직접 입력하는 것을 특징으로 하는 전기 광학 장치용 구동 방법.
KR1020050078776A 2004-08-27 2005-08-26 전기 광학 장치용 구동 회로 및 그 구동 방법, 그리고 전기광학 장치 및 전자 기기 KR100758869B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004248818 2004-08-27
JPJP-P-2004-00248818 2004-08-27
JP2005173174A JP2006091845A (ja) 2004-08-27 2005-06-14 電気光学装置用駆動回路及びその駆動方法、並びに電気光学装置及び電子機器
JPJP-P-2005-00173174 2005-06-14

Publications (2)

Publication Number Publication Date
KR20060050703A KR20060050703A (ko) 2006-05-19
KR100758869B1 true KR100758869B1 (ko) 2007-09-14

Family

ID=35942401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078776A KR100758869B1 (ko) 2004-08-27 2005-08-26 전기 광학 장치용 구동 회로 및 그 구동 방법, 그리고 전기광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7705839B2 (ko)
JP (1) JP2006091845A (ko)
KR (1) KR100758869B1 (ko)
CN (1) CN100418131C (ko)
TW (1) TWI293453B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513524B2 (ja) * 2004-11-19 2010-07-28 セイコーエプソン株式会社 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器
JP4661182B2 (ja) * 2004-11-19 2011-03-30 セイコーエプソン株式会社 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器
KR101437086B1 (ko) * 2006-01-07 2014-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기
JP4908985B2 (ja) * 2006-09-19 2012-04-04 株式会社 日立ディスプレイズ 表示装置
US8059329B2 (en) * 2006-10-04 2011-11-15 Samsung Electronics Co., Ltd. Display substrate and method of manufacturing the same
JP4232819B2 (ja) * 2006-11-30 2009-03-04 セイコーエプソン株式会社 電気光学装置、駆動方法および電子機器
KR101427584B1 (ko) * 2008-01-22 2014-08-08 삼성디스플레이 주식회사 표시 장치
JP5185155B2 (ja) * 2009-02-24 2013-04-17 株式会社ジャパンディスプレイセントラル 液晶表示装置
TWI529681B (zh) * 2010-04-14 2016-04-11 半導體能源研究所股份有限公司 顯示裝置及電子設備
TW201145238A (en) * 2010-06-01 2011-12-16 Au Optronics Corp Display apparatus and method for eliminating ghost thereof
CN102568598B (zh) * 2011-12-13 2015-11-11 浙江大学 一种基于移位寄存器的抗干扰方法
KR102105362B1 (ko) * 2013-09-17 2020-04-28 삼성전자주식회사 집적 회로 및 이를 포함하는 이미지 센서
CN103928002B (zh) * 2013-12-31 2016-06-15 厦门天马微电子有限公司 一种栅极驱动电路及显示器
CN104882105B (zh) * 2015-05-28 2017-05-17 武汉华星光电技术有限公司 一种液晶驱动电路及液晶显示装置
CN106531115B (zh) * 2017-01-05 2019-02-26 京东方科技集团股份有限公司 栅极驱动电路、驱动方法和显示装置
JP7322718B2 (ja) * 2020-01-17 2023-08-08 セイコーエプソン株式会社 物理量検出回路、物理量センサー、電子機器、移動体及び物理量検出回路の動作方法
WO2023122997A1 (zh) * 2021-12-28 2023-07-06 京东方科技集团股份有限公司 源极驱动器、源极驱动电路及其驱动方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179164A1 (en) * 2002-03-21 2003-09-25 Dong-Yong Shin Display and a driving method thereof
US20030234761A1 (en) * 2002-05-30 2003-12-25 Sharp Kabushiki Kaisha Driver circuit and shift register of display device and display device
US20040145556A1 (en) * 2002-10-28 2004-07-29 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482683B2 (ja) 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
JPH10105126A (ja) 1996-09-30 1998-04-24 Sanyo Electric Co Ltd 液晶表示装置
JPH1165526A (ja) * 1997-08-12 1999-03-09 Matsushita Electric Ind Co Ltd 液晶表示装置の液晶駆動装置
JP3484963B2 (ja) * 1998-01-09 2004-01-06 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP3520756B2 (ja) 1998-02-03 2004-04-19 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置及び電子機器
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP3781019B2 (ja) 1998-07-29 2006-05-31 セイコーエプソン株式会社 電気光学装置の駆動回路および電気光学装置
KR100317823B1 (ko) * 1998-09-24 2001-12-24 니시무로 타이죠 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP3090922B2 (ja) 1998-09-24 2000-09-25 株式会社東芝 平面表示装置、アレイ基板、および平面表示装置の駆動方法
JP3951687B2 (ja) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
JP2004334115A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp 電気光学パネルの駆動回路並びにこれを備えた電気光学装置及び電子機器
JP4691890B2 (ja) * 2004-03-19 2011-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
US7868883B2 (en) * 2005-05-27 2011-01-11 Seiko Epson Corporation Electro-optical device and electronic apparatus having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179164A1 (en) * 2002-03-21 2003-09-25 Dong-Yong Shin Display and a driving method thereof
US20030234761A1 (en) * 2002-05-30 2003-12-25 Sharp Kabushiki Kaisha Driver circuit and shift register of display device and display device
US20040145556A1 (en) * 2002-10-28 2004-07-29 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US2003179164AA

Also Published As

Publication number Publication date
TWI293453B (en) 2008-02-11
TW200620234A (en) 2006-06-16
CN1741120A (zh) 2006-03-01
JP2006091845A (ja) 2006-04-06
US20060044296A1 (en) 2006-03-02
US7705839B2 (en) 2010-04-27
CN100418131C (zh) 2008-09-10
KR20060050703A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
KR100758869B1 (ko) 전기 광학 장치용 구동 회로 및 그 구동 방법, 그리고 전기광학 장치 및 전자 기기
EP2189969B1 (en) Apparatus and method for driving electro-optical device, the electro-optical device, and an electronic apparatus
KR100722732B1 (ko) 전기 광학 장치용 구동 회로 및 전기 광학 장치, 및 전자기기
US20100013802A1 (en) Driver and method for driving electro-optical device, electro-optical device, and electronic apparatus
KR100695058B1 (ko) 전기 광학 장치의 구동 회로 및 구동 방법, 전기 광학 장치그리고 전자 기기
US7920119B2 (en) Drive circuit for electro-optical apparatus, method of driving electro-optical apparatus, electro-optical apparatus, and electronic system
KR101335907B1 (ko) 전기 광학 장치 및 전자기기
US20050237291A1 (en) Electro-optical device and electronic apparatus
KR20080033848A (ko) 전기 광학 장치 및 전자 기기
JP2010224219A (ja) 駆動回路及び駆動方法、並びに電気光学装置及び電子機器
US7804548B2 (en) Electro-optical device, method of driving the same, and electronic apparatus
KR100845763B1 (ko) 전기 광학 장치를 위한 구동 회로, 전기 광학 장치를구동시키는 방법, 전기 광학 장치, 및 전자 시스템
CN100485765C (zh) 驱动电路、驱动方法、电气光学设备和电子系统
JP4513524B2 (ja) 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器
JP4457811B2 (ja) 電気光学装置及び電子機器
JP2004061631A (ja) 電気光学装置、フレキシブルプリント基板及び電子機器
JP4661182B2 (ja) 電気光学装置用駆動回路及び方法、並びに電気光学装置及び電子機器
CN100392483C (zh) 电光装置用驱动电路、电光装置及电子设备
JP2006208599A (ja) 電気光学装置及び電子機器
JP2007086653A (ja) 電気光学装置及び電子機器
JP4617680B2 (ja) 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器
JP4561259B2 (ja) 電気光学装置用駆動回路及び駆動方法並びに電気光学装置及び電子機器
JP4561260B2 (ja) 電気光学装置用駆動回路及び駆動方法並びに電気光学装置及び電子機器
JP2009180969A (ja) 電気光学装置及び電子機器
JP2010224220A (ja) 駆動回路及び駆動方法、並びに電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191007

Year of fee payment: 13