JP2019070805A - 駆動回路 - Google Patents

駆動回路 Download PDF

Info

Publication number
JP2019070805A
JP2019070805A JP2018213418A JP2018213418A JP2019070805A JP 2019070805 A JP2019070805 A JP 2019070805A JP 2018213418 A JP2018213418 A JP 2018213418A JP 2018213418 A JP2018213418 A JP 2018213418A JP 2019070805 A JP2019070805 A JP 2019070805A
Authority
JP
Japan
Prior art keywords
transistor
shift register
film
conductive layer
register unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018213418A
Other languages
English (en)
Other versions
JP6586215B2 (ja
Inventor
三宅　博之
Hiroyuki Miyake
博之 三宅
耕平 豊高
Kohei Toyotaka
耕平 豊高
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019070805A publication Critical patent/JP2019070805A/ja
Application granted granted Critical
Publication of JP6586215B2 publication Critical patent/JP6586215B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Abstract

【課題】ゲートドライバ回路の設計により狭額縁化を達成した半導体装置を提供する。【解決手段】表示装置のゲートドライバにおいて、シフトレジスタユニットと、デマルチプレクサ回路と、ｎ本の信号線と、を有する。シフトレジスタユニット１段につき、ｎ本のクロック信号を伝達する信号線を接続することで（ｎ−３）つの出力信号を出力することができ、ｎが大きくなるほど出力に寄与しないクロック信号を伝達する信号線の割合が小さくなるため、シフトレジスタユニット１段につき、１つの出力信号を出力する従来の構成に比べ、シフトレジスタユニット部分の占有面積は小さくなり、ゲートドライバ回路の狭額縁化を達成することが可能となる。【選択図】図９

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャに関する。特に、本発明は、例えば、半導体装置、表示装置、発光
装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明
は、例えば、トランジスタを有する半導体装置及びその作製方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイにおいて、表示
装置の小型化、軽量化、狭額縁化を達成するための手段の一つとして、画素部と共にゲー
トドライバを同一基板上に作製することが知られている。更なる狭額縁化を達成するため
にはゲートドライバの縮小が求められている。ゲートドライバの主要な回路の一つとして
シフトレジスタがあげられる。
特開２００２−４９３３３号公報
ゲートドライバの主要な回路であるシフトレジスタの幅を縮小することは、ゲートドラ
イバ回路全体の幅を縮小することにつながり、狭額縁化の手段として有効である。
そこで、本発明の一態様は、ゲートドライバ回路のシフトレジスタユニット部分の幅方
向を縮小したゲートドライバ回路を提供することを課題の一とする。また、本発明の一態
様は、ゲートドライバ回路の信号線の遅延時間を増加させることなくゲートドライバ回路
の幅方向の縮小を達成した半導体装置を提供することを課題の一とする。また、本発明の
一態様は、ゲートドライバ回路の設計により狭額縁化を達成した半導体装置を提供するこ
とを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、シフトレジスタユニットと、シフトレジスタユニットと電気的に接
続するデマルチプレクサ回路と、ｎ本（ｎは４以上の自然数）の信号線と、を有し、シフ
トレジスタユニットは、ｎ本の信号線のうち１本以上と電気的に接続し、デマルチプレク
サ回路は、ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続することを特徴
とする駆動回路である。
また、本発明の他の一態様は、ｍ個（ｍは、３以上の自然数）のシフトレジスタユニッ
トと、ｍ個のシフトレジスタユニットのそれぞれと電気的に接続するｍ個のデマルチプレ
クサ回路と、ｎ本（ｎは４以上の自然数）の信号線と、を有し、ｍ個のシフトレジスタユ
ニットのそれぞれは、ｎ本の信号線のうち１本以上と電気的に接続し、ｍ個のデマルチプ
レクサ回路のそれぞれは、ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続
し、ｍ個のシフトレジスタユニットの一に、ｍ個のシフトレジスタユニットの一の、前段
のシフトレジスタユニットと電気的に接続されるデマルチプレクサ回路の出力の一が入力
され、ｍ個のシフトレジスタユニットの一に、ｍ個のシフトレジスタユニットの一の、後
段のシフトレジスタユニットと電気的に接続されるデマルチプレクサ回路の出力の一が入
力されることを特徴とする駆動回路である。
また、本発明の他の一態様は、シフトレジスタユニットと、デマルチプレクサ回路と、
ｎ本（ｎは４以上の自然数）の信号線と、を有し、シフトレジスタユニットは、セット信
号線と、第１のトランジスタ乃至第６のトランジスタと、を有し、第１のトランジスタは
、ソース及びドレインの一方が高電源電位線と電気的に接続され、ソース及びドレインの
他方が、第２のトランジスタのソース及びドレインの一方及びデマルチプレクサ回路と電
気的に接続され、ゲートがセット信号線と電気的に接続され、第２のトランジスタは、ソ
ース及びドレインの他方が低電源電位線と電気的に接続され、ゲートがデマルチプレクサ
回路、第４のトランジスタのソース及びドレインの一方、第５のトランジスタのソース及
びドレインの一方及び第６のトランジスタのソース及びドレインの一方と電気的に接続さ
れ、第３のトランジスタは、ソース及びドレインの一方が高電源電位線と電気的に接続さ
れ、ソース及びドレインの他方が第４のトランジスタのソース及びドレインの他方と電気
的に接続され、ゲートがｎ本の信号線の一と電気的に接続され、第４のトランジスタは、
ゲートがｎ本の信号線の他の一と電気的に接続され、第５のトランジスタは、ソース及び
ドレインの他方が低電源電位線と電気的に接続され、ゲートがセット信号線と電気的に接
続され、第６のトランジスタは、ソース及びドレインの他方が高電源電位線に電気的に接
続され、ゲートがリセット信号線と電気的に接続され、デマルチプレクサ回路は、ａ個（
ａは１以上（ｎ−３）以下の自然数）のバッファを有し、ａ個のバッファのそれぞれは、
第１のトランジスタソース及びドレインの他方及び第２のトランジスタのゲートと電気的
に接続され、ａ個のバッファのそれぞれは、それぞれ異なるｎ本の信号線の一と電気的に
接続し、ａ個のバッファのそれぞれは、出力端子を有することを特徴とする駆動回路であ
る。
本発明の一態様により、狭額縁化を達成した半導体装置を作製することができる。
半導体装置の一形態を説明するブロック図及び回路図。 半導体装置の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 本発明の一態様である半導体装置を用いた電子機器を説明する図。 本発明の一態様である半導体装置を用いた電子機器を説明する図。 ゲートドライバ回路の全体図を説明する図。 シフトレジスタユニットを説明する図。 ダミー段であるシフトレジスタユニットを説明する図。 デマルチプレクサを説明する図。 デマルチプレクサを説明する図。 バッファを説明する図。 他のシフトレジスタユニットを説明する図。 他のダミー段であるシフトレジスタユニットを説明する図。 他のバッファを説明する図。 狭額縁化を説明する図。 シフトレジスタユニットのタイミングチャート。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説
明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号ま
たは同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略す
る。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」という用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合に
、フォトリソグラフィ工程で形成したマスクをエッチング工程後に除去する記載を省略す
る場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の構成及びその作製方法について
図面を参照して説明する。
図１（Ａ）に、半導体装置の一例として液晶表示装置を示す。図１（Ａ）に示す液晶表
示装置は、画素部１０１と、ゲートドライバ１０４と、ソースドライバ１０６と、各々が
平行または略平行に配設され、且つゲートドライバ１０４によって電位が制御されるｍ本
の走査線１０７と、各々が平行または略平行に配設され、且つソースドライバ１０６によ
って電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリ
クス状に配設された複数の画素３０１を有する。また、走査線１０７に沿って、各々が平
行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、信号線１０
９に沿って、各々が平行または略平行に配設されていてもよい。また、ゲートドライバ１
０４及びソースドライバ１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素３０１のうち、い
ずれかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線１０９
は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０
１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５
は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０
１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行ま
たは略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれか
の列に配設されたｍ個の画素３０１に電気的に接続される。
図１（Ｂ）は、図１（Ａ）に示す液晶表示装置の画素３０１に用いることができる回路
構成を示している。
図１（Ｂ）に示す画素３０１は、液晶素子１３２と、トランジスタ１３１と、容量素子
１３３と、を有する。
液晶素子１３２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定され
る。液晶素子１３２は、書き込まれるデータにより配向状態が設定される。なお、複数の
画素３０１のそれぞれが有する液晶素子１３２の一対の電極の一方に共通の電位（コモン
電位）を与えてもよい。また、各行の画素３０１毎の液晶素子１３２の一対の電極の一方
に異なる電位を与えてもよい。または、ＩＰＳモードやＦＦＳモードの場合には、液晶素
子１３２の一対の電極の一方を、容量線ＣＬに接続することも可能である。
例えば、液晶素子１３２を備える液晶表示装置の駆動方法としては、ＴＮモード、ＳＴ
Ｎモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅ
ｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、または
ＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いても
よい。また、液晶表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅ
ｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、Ｐ
ＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード
、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード
、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方
式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素３０１において、トランジスタ１３１のソース電極及びドレイン電極
の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は容量素子１３３の一対の電極の一
方と液晶素子１３２の一対の電極の他方に電気的に接続される。また、トランジスタ１３
１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１３１は、オン
状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を
有する。
容量素子１３３の一対の電極の他方は、電位が供給される配線（以下、容量線ＣＬ）に
電気的に接続される。なお、容量線ＣＬの電位の値は、画素３０１の仕様に応じて適宜設
定される。容量素子１３３は、書き込まれたデータを保持する保持容量としての機能を有
する。なお、容量素子１３３の一対の電極の他方は、ＩＰＳモードやＦＦＳモードの場合
には、液晶素子１３２の一対の電極の一方に電気的に接続されることも可能である。
例えば、図１（Ｂ）の画素３０１を有する液晶表示装置では、ゲートドライバ１０４に
より各行の画素３０１を順次選択し、トランジスタ１３１をオン状態にしてデータ信号の
データを書き込む。
データが書き込まれた画素３０１は、トランジスタ１３１がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
なお、本明細書等において、液晶素子を用いた液晶表示装置の一例としては、透過型液
晶表示装置、半透過型液晶表示装置、反射型液晶表示装置、直視型液晶表示装置、投射型
液晶表示装置などがある。液晶素子の一例としては、液晶の光学的変調作用によって光の
透過または非透過を制御する素子がある。その素子は一対の電極と液晶層により構造され
ることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界
、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、具体的には、
液晶素子の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、デ
ィスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高
分子液晶、バナナ型液晶などを挙げることができる。
また、液晶表示装置の代わりに、半導体装置の一例として表示素子、表示装置、発光装
置等を用いることができる。また、表示素子、表示素子を有する装置である表示装置、発
光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置の一例
としては、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジ
スタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電
気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）
、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラー
デバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（商
標登録）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、圧電セラミック
ディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝
度、反射率、透過率などが変化する表示媒体を有するものがある。電子放出素子を用いた
表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ
方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔ
ｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。電子インクまたは電気泳動素子
を用いた表示装置の一例としては、電子ペーパーなどがある。
次いで、画素３０１に液晶素子を用いた液晶表示装置の具体的な例について説明する。
図２は、液晶表示装置の断面構造を説明するための図である。図２に、ゲートドライバ及
び画素回路の断面構造を示す。本実施の形態においては、半導体装置として、縦電界方式
の液晶表示装置について説明する。
本実施の形態に示す液晶表示装置は、一対の基板（基板２００と基板２４２）間に液晶
素子２０９が挟持されている。
液晶素子２０９は、基板２００の上方の導電層２０６と、配向性を制御する膜（以下、
配向膜２５１、配向膜２５２という）と、液晶層２０７と、導電層２０８と、を有する。
なお、導電層２０６は、液晶素子２０９の一方の電極として機能し、導電層２０８は、液
晶素子２０９の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示
装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上
に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、
液晶モジュールとよぶこともある。
図２に示す液晶表示装置は、基板２００上に画素部２２０を構成するトランジスタ２１
１と駆動回路部２３０を構成するトランジスタ２２１が設けられている。また、画素部２
２０には、導電層２０６、液晶層２０７及び導電層２０８から構成される液晶素子２０９
が設けられている。
また、図２に示す液晶表示装置において、画素部２２０に設けられたトランジスタ２１
１はチャネル領域が形成される半導体層２１２を有しており、駆動回路部２３０に設けら
れたトランジスタ２２１はチャネル領域が形成される半導体層２２２を有している。
ここで、図２に示す表示装置の構成要素について、以下に説明する。
基板２００上に絶縁膜２０１、絶縁膜２０２が形成されている。次いで、絶縁膜２０２
上にトランジスタのチャネル領域が形成される半導体層２１２、半導体層２２２が島状に
形成されている。
基板２００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板２００として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、
ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたも
のを、基板２００として用いてもよい。なお、基板２００として、ガラス基板を用いる場
合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ
）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ
）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の
液晶表示装置を作製することができる。
また、基板２００として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形
成してもよい。または、基板２００とトランジスタの間に剥離層を設けてもよい。剥離層
は、その上に素子部を一部あるいは全部完成させた後、基板２００より分離し、他の基板
に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性
の基板にも転載できる。
絶縁膜２０１、絶縁膜２０２は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法、スパッタリング法又は熱酸化法等により、酸化シリコン、酸化窒化シリ
コン、窒化シリコン等の絶縁膜を用いて単層又は積層構造で設けることができる。絶縁膜
２０１と２０２の組み合わせ例としては酸化窒化シリコンと酸化シリコンの組み合わせが
挙げられる。
半導体層２１２、半導体層２２２は結晶性シリコンで形成することが好ましいが、アモ
ルファスシリコンを用いてもよい。結晶性シリコンは、アモルファスシリコン膜を成膜し
、その後レーザを照射して結晶化する。または非晶質シリコン膜の上にＮｉなどの金属膜
を成膜した後、非晶質シリコン膜を熱結晶化してもよい。またはＣＶＤ法により結晶性シ
リコン膜を成膜してもよい。
絶縁膜２３１はゲート絶縁膜である。絶縁膜２３１は、ＣＶＤ法、スパッタリング法等
により、酸化シリコン、酸化窒化シリコン、窒化シリコン等の絶縁膜を用いて単層又は積
層構造で設けることができる。
また、絶縁膜２３１として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を
形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、トラン
ジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、
テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン
（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴ
Ｓ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（
ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシ
ラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
また、絶縁膜２３１は、半導体層２１２、半導体層２２２に対しプラズマ処理を行うこ
とにより、表面を酸化又は窒化することで形成してもよい。例えば、Ｈｅ、Ａｒ、Ｋｒ、
Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガ
スを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入
により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラ
ズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨ
ラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することができ
る。
このような高密度のプラズマを用いた処理により、１ｎｍ以上２０ｎｍ以下、代表的に
は５ｎｍ以上１０ｎｍ以下の絶縁膜が半導体膜に形成される。この場合の反応は、固相反
応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くすることができる
。このような高密度プラズマ処理は、半導体膜を直接酸化（または窒化）するため、形成
される絶縁膜の厚さのばらつきを極めて小さくすることができる。このような高密度プラ
ズマ処理により半導体膜の表面を固相酸化することにより、均一性が良く、界面準位密度
が低い絶縁膜を形成することができる。
なお、絶縁膜２３１は、高密度プラズマ処理によって形成される絶縁膜のみを用いても
良いし、それにＣＶＤ法やスパッタリング法等で酸化シリコン、酸化窒化シリコン又は窒
化シリコンの絶縁膜のいずれか一つ又は複数を堆積し、積層させても良い。いずれにして
も、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部または全部に含んで形成され
るトランジスタは、特性のばらつきを小さくすることができる。
次に、絶縁膜２３１上に、第１の導電層２７２と第２の導電層２７３を形成する。第１
の導電層２７２及び第２の導電層２７３は、タンタル（Ｔａ）、タングステン（Ｗ）、チ
タン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ
）、ニオブ（Ｎｂ）等から選択された元素、または、窒化タンタル等、これらの元素を主
成分とする合金材料若しくは化合物材料で形成する。又は、リン等の不純物元素をドーピ
ングした多結晶珪素に代表される半導体材料により形成する。なお、第１の導電層２７２
及び第２の導電層２７３は同一の導電材料を用いても良いし、異なる導電材料を用いても
良い。
第１の導電層２７２及び第２の導電層２７３の組み合わせの例を挙げると、窒化タンタ
ルとタングステン、窒化タングステンとタングステン、窒化モリブデンとモリブデン等が
挙げられる。ここでは、第１の導電層は、ＣＶＤ法やスパッタリング法等により、２０ｎ
ｍ以上１００ｎｍ以下の厚さで形成する。第２の導電層は、１００ｎｍ以上４００ｎｍ以
下の厚さで形成する。また、本実施の形態では２層の導電膜の積層構造としたが、１層と
しても良いし、もしくは３層以上の積層構造としても良い。３層構造の場合は、モリブデ
ン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
半導体層２１２、半導体層２２２には不純物領域２１６、不純物領域２１７、不純物領
域２２６、不純物領域２２７がそれぞれ形成されている。不純物元素の導入は、ｎ型又は
ｐ型の不純物元素を用いてイオンドープ法、イオン注入法等により行うことができる。ｎ
型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型
を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等
を用いることができる。
絶縁膜２３６は層間絶縁膜である。導電層２１８、導電層２２８はソース電極またはド
レイン電極である。
絶縁膜２３６は、ＣＶＤ法やスパッタリング法等で形成した、酸化シリコン、酸化窒化
シリコン、窒化シリコン等の絶縁膜を用いることができる。また、アクリル樹脂、ポリイ
ミド樹脂、ベンゾシクロブテン系樹脂、シロキサン系樹脂、ポリアミド樹脂、エポキシ樹
脂等の有機樹脂で形成することができる。
導電層２１８、導電層２２８は、アルミニウム、タングステン、チタン、タンタル、モ
リブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金か
らなる単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金
からなる導電層として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミ
ニウム合金などで形成することができる。また、積層構造で設ける場合、例えば、アルミ
ニウム層若しくは上述したようなアルミニウム合金層を、チタン層で挟んで積層させた構
造としても良い。なお、導電層２１８、導電層２２８は、トランジスタのソース電極又は
ドレイン電極として機能する。
絶縁膜２３８は層間絶縁膜である。絶縁膜２３８上に形成された導電層２０６は画素電
極である。導電層２０６は、発光装置において、陽極、又は陰極として機能する。
絶縁膜２３８は、ＣＶＤ法やスパッタリング法等で形成した、酸化シリコン、酸化窒化
シリコン、窒化シリコン等の絶縁膜を用いることができる。また、アクリル樹脂、ポリイ
ミド樹脂、ベンゾシクロブテン系樹脂、シロキサン系樹脂、ポリアミド樹脂、エポキシ樹
脂等の有機樹脂で形成することができる。
導電層２０６は、透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化
タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、
酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いる
ことができる。勿論、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物なども用いることができる。また、仕事関数の大きい材料、例えば
、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、白金（Ｐｔ）、亜鉛（Ｚｎ
）、スズ（Ｓｎ）、インジウム（Ｉｎ）またはモリブデン（Ｍｏ）から選ばれた元素、ま
たは前記元素を主成分とする合金材料、例えば窒化チタン、窒化珪素チタン、珪化タング
ステン、窒化タングステン、窒化珪化タングステン、窒化ニオブを用いて、単層膜または
それらの積層膜で設けてもよい。
２５１は配向膜である。配向膜２５１としては、ポリイミド等の有機樹脂を用いること
ができる。配向膜２５１の膜厚は、４０ｎｍ以上１００ｎｍ以下、さらには５０ｎｍ以上
９０ｎｍ以下とすることが好ましい。このような膜厚とすることで、液晶材料のプレチル
ト角を大きくすることが可能である。液晶材料のプレチルト角を大きくすることで、ディ
スクリネーションを低減することが可能である。
また、基板２４２上には、有色性を有する膜（以下、有色膜２４６という）が形成され
ている。有色膜２４６は、カラーフィルタとしての機能を有する。また、有色膜２４６に
隣接する遮光膜２４４が基板２４２上に形成される。遮光膜２４４は、ブラックマトリク
スとして機能する。また、有色膜２４６は、必ずしも設ける必要はなく、例えば、液晶表
示装置が白黒の場合等によって、有色膜２４６を設けない構成としてもよい。
有色膜２４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、
赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過
する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフ
ィルタなどを用いることができる。
遮光膜２４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜２４６上には、絶縁膜２４８が形成されている。絶縁膜２４８は、平坦化
膜としての機能、または有色膜２４６が含有しうる不純物を液晶素子側へ拡散するのを抑
制する機能を有する。
また、絶縁膜２４８上には、導電層２０８が形成されている。導電層２０８は、画素部
の液晶素子が有する一対の電極の他方としての機能を有する。なお、導電層２０６上には
、配向膜２５１が形成され、導電層２０８上には、配向膜２５２が形成されている。
また、導電層２０６と導電層２０８との間には、液晶層２０７が形成されている。また
、液晶層２０７は、シール材（図示しない）を用いて、基板２００と基板２４２の間に封
止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機
材料と接触する構成が好ましい。
また、導電層２０６と導電層２０８との間に液晶層２０７の厚さ（セルギャップともい
う）を維持するスペーサを設けてもよい。
次に、図１（Ａ）の液晶表示装置に示すトランジスタ２１１、２２１の作製方法につい
て、図３乃至図４を用いて説明する。
まず、基板２００を準備する。ここでは基板２００としてガラス基板を用いる。
次に、基板２００上に絶縁膜２０１、絶縁膜２０２を順に積層して形成する。絶縁膜２
０１、絶縁膜２０２は、ＣＶＤ法、スパッタリング法又は熱酸化法等により、酸化シリコ
ン、酸化窒化シリコン、窒化シリコン等の絶縁膜を用いて単層又は積層構造で設けること
ができる。絶縁膜２０１と絶縁膜２０２の組み合わせ例としては酸化窒化シリコンと酸化
シリコンの組み合わせが挙げられる。
次に、絶縁膜２０２上に半導体膜を形成し、選択的にエッチングして半導体層２１２、
半導体層２２２を形成する。半導体層２１２、半導体層２２２は結晶性シリコンで形成す
ることが好ましい。本実施の形態では、ＣＶＤ法を用いてアモルファスシリコンを成膜し
た後、レーザ照射を行い結晶化する。なおレーザ照射の前に水素出しのための熱処理を行
ってもよい。（図３（Ａ））
次に半導体層２１２、半導体層２２２を覆うように絶縁膜２３１を形成する。絶縁膜２
３１は、ＣＶＤ法、スパッタリング法又は熱酸化法等により、酸化シリコン、酸化窒化シ
リコン、窒化シリコン等の絶縁膜を用いて単層又は積層構造で設けることができる。ここ
ではゲート絶縁膜として酸化シリコンを用いる。（図３（Ｂ））
次に、絶縁膜２３１上に、第１の導電膜２９２と第２の導電膜２９３を順に積層して形
成する。第１の導電膜２９２及び第２の導電膜２９３は、タンタル（Ｔａ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、
クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素、または、窒化タンタル等、これ
らの元素を主成分とする合金材料若しくは化合物材料で形成する。又は、リン等の不純物
元素をドーピングした多結晶珪素に代表される半導体材料により形成する。なお、第１の
導電膜２９２及び第２の導電膜２９３は同一の導電材料を用いても良いし、異なる導電材
料を用いても良い。ここでは第１の導電膜に窒化タンタル膜を、第２の導電膜にタングス
テン膜を用いる。（図３（Ｃ））
次に、第２の導電膜２９３の上にレジストマスク２３４を選択的に形成し、当該レジス
トマスク２３４を用いて、第１のエッチング処理及び第２のエッチング処理を行う。第１
のエッチング処理を行うことによって、絶縁膜２３１上に形成された第１の導電膜２９２
及び第２の導電膜２９３を選択的に除去し、半導体層２１２の上方にゲート電極として機
能しうる第１の導電層２３２ａ、第２の導電層２３３ａの積層構造を残存させ、半導体層
２２２の上方にゲート電極として機能しうる第１の導電層２３２ｂ、第２の導電層２３３
ｂの積層構造を残存させる。（図３（Ｄ））
その後、第２のエッチング処理を行うことによって、第２の導電層２３３ａ、第２の導
電層２３３ｂの端部を選択的にエッチングする。その結果、第２の導電層２３３ａ、第２
の導電層２３３ｂの幅が第１の導電層２３２ａ、第１の導電層２３２ｂの幅より小さい構
造を得ることができる。（図３（Ｅ））
第１のエッチング処理及び第２のエッチング処理に用いるエッチング法は適宜選択すれ
ば良いが、エッチング速度を向上するにはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏ
ｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａ
ｓｍａ：誘導結合プラズマ）などの高密度プラズマ源を用いたドライエッチング装置を用
いればよい。第１のエッチング処理および第２のエッチング処理のエッチング条件を適宜
調節することで、第１の導電層２３２ａ、２３２ｂ及び第２の導電層２３３ａ、２３３ｂ
の端部を所望のテーパー形状となるように形成することができる。
次に、第１の導電層２３２ａ、第１の導電層２３２ｂ及び第２の導電層２３３ａ、第２
の導電層２３３ｂをマスクとして、半導体層２１２、半導体層２２２に不純物元素を導入
し、半導体層２１２に低濃度の不純物領域２１５を形成し、半導体層２２２に低濃度の不
純物領域２２５を形成する。（図４（Ａ））
不純物元素の導入は、ｎ型又はｐ型の不純物元素を用いてイオンドーピング法、イオン
注入法等により行うことができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（
Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミ
ニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
ここでは、半導体層２１２において、不純物領域２１５は第１の導電層２３２ａと重な
らない領域に形成されている例を示しているが、不純物元素を導入する条件によっては第
１の導電層２３２ａと重なる領域にも不純物領域２１５が形成されうる。また、半導体層
２２２において、不純物領域２２５は第１の導電層２３２ｂと重ならない領域に形成され
ている例を示しているが、不純物元素を導入する条件によっては第１の導電層２３２ｂと
重なる領域にも不純物領域２２５が形成されうる。
次に、第１の導電層２３２ａ、第２の導電層２３３ａ、半導体層２１２の上方にレジス
トマスク２３５を選択的に形成し、当該レジストマスク２３５、第１の導電層２３２ｂ及
び第２の導電層２３３ｂをマスクとして、半導体層２１２、半導体層２２２に不純物元素
を導入する。その結果、半導体層２１２に不純物領域２１６、不純物領域２１７が形成さ
れ、半導体層２２２に不純物領域２２６、不純物領域２２７が形成される。なお、不純物
元素は、第１の導電層２３２ｂを突き抜けて半導体層２２２に導入される。（図４（Ｂ）
）
不純物元素の導入は、イオンドーピング法、イオン注入法等により行うことができる。
ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ
型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）
等を用いることができる。ここでは不純物領域２１６、２１７、２２６、２２７にはリン
（Ｐ）をイオンドープする。
半導体層２１２において、レジストマスク２３５で覆われていない領域に形成された高
濃度の不純物領域２１７はトランジスタのソース領域又はドレイン領域として機能し、レ
ジストマスク２３５で覆われ第１の導電層２３２ａと重ならない領域に形成された低濃度
の不純物領域２１６はトランジスタのＬＤＤ領域として機能する。また、半導体層２２２
において、第１の導電層２３２ｂと重ならない領域に形成された高濃度の不純物領域２２
７はトランジスタのソース領域又はドレイン領域として機能し、第１の導電層２３２ｂと
重なり第２の導電層２３３ｂと重ならない領域に形成された低濃度の不純物領域２２６は
トランジスタのＬＤＤ領域として機能する。
ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース
領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、ＬＤ
Ｄ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を
防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ゲー
ト絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔ
ｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」とも呼ぶ）としてもよい。本実
施の形態では、画素部を構成するトランジスタ２１１にＬＤＤ領域を設けｎ型トランジス
タを、駆動回路部を構成するトランジスタ２２１にＧＯＬＤ構造のｎ型トランジスタを用
いた例を示しているが、これに限られない。画素部２２０を構成するトランジスタにＧＯ
ＬＤ構造を設けてもよい。
次に、層間絶縁膜を形成する。ここでは、層間絶縁膜として絶縁膜２３６を形成する。
続いて、絶縁膜２３１、絶縁膜２３６に選択的に開口部を形成し、ソース電極又はドレイ
ン電極として機能する導電層２１８、導電層２２８を形成する。（図４（Ｃ））
絶縁膜２３６は、ＣＶＤ法やスパッタ法等で形成した、酸化シリコン、酸化窒化シリコ
ン、窒化シリコン等の絶縁膜を用いることができる。また、アクリル樹脂、ポリイミド樹
脂、ベンゾシクロブテン系樹脂、シロキサン系樹脂、ポリアミド樹脂、エポキシ樹脂等の
有機樹脂で形成することができる。ここでは、絶縁膜２３６は、ＣＶＤ法により酸化シリ
コン、酸化窒化シリコン又は窒化シリコンを用いて形成する。
導電層２１８、導電層２２８は、アルミニウム、タングステン、チタン、タンタル、モ
リブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金か
らなる単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金
からなる導電層として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミ
ニウム合金などで形成することができる。また、積層構造で設ける場合、例えば、アルミ
ニウム層若しくは上述したようなアルミニウム合金層を、チタン層で挟んで積層させた構
造としても良い。なお、導電層２１８、導電層２２８は、トランジスタのソース電極又は
ドレイン電極として機能する。
次に、絶縁膜２３８を成膜する。その後、絶縁膜２３８に開口部を設け、導電層２１８
と電気的に接続するように画素電極として機能する導電層２０６を形成する。導電層２０
６は、発光装置において、陽極、又は陰極として機能する。（図４（Ｄ））
絶縁膜２３８は、ＣＶＤ法やスパッタ法等で形成した、酸化シリコン、酸化窒化シリコ
ン、窒化シリコン等の絶縁膜を用いることができる。また、アクリル樹脂、ポリイミド樹
脂、ベンゾシクロブテン系樹脂、シロキサン系樹脂、ポリアミド樹脂、エポキシ樹脂等の
有機樹脂で形成することができる。
画素電極となる導電層２０６は、透光性を有する導電性材料からなる透明導電膜を用い
ればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物などを用いることができる。勿論、インジウム錫酸化物、インジウム亜鉛酸化物、酸化
ケイ素を添加したインジウム錫酸化物なども用いることができる。また、仕事関数の大き
い材料、例えば、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、白金（Ｐｔ
）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、インジウム（Ｉｎ）またはモリブデン（Ｍｏ）から選
ばれた元素、または前記元素を主成分とする合金材料、例えば窒化チタン、窒化珪素チタ
ン、珪化タングステン、窒化タングステン、窒化珪化タングステン、窒化ニオブを用いて
、単層またはそれらの積層で設けてもよい。
以上より、図１（Ａ）の液晶表示装置に示すトランジスタ２１１及びトランジスタ２２
１を作製することができる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
＜変形例＞
実施の形態１においてゲート電極の変形例について、図５を用いて説明する。
図２ではゲート電極は導電層として２層構造を用いる例を示したが、図５ではゲート電
極は導電層２６１の単層構造を用いる例を示す。
また、図５の不純物領域２６６、不純物領域２７６は低濃度の不純物領域であり、トラ
ンジスタのＬＤＤ領域として機能する。図５の不純物領域２６７、不純物領域２７７は高
濃度の不純物領域であり、トランジスタのソース領域又はドレイン領域として機能する。
低濃度の不純物領域２６６、不純物領域２７６、及び高濃度の不純物領域２６７、不純物
領域２７７の作製方法については、図４（Ａ）、（Ｂ）に示す低濃度の不純物領域２１６
と高濃度の不純物領域２１７の作製方法と同様に、レジストマスクを用いて形成する。
ゲート電極を単層とすることによりトランジスタの作製工程を簡略化することができコ
スト低減を実現することができる。
（実施の形態２）
本実施の形態では、上記の実施の形態と異なる半導体装置の構成について図面を参照し
て説明する。
図６において、トランジスタ８１１は画素部を構成するトランジスタ、トランジスタ８
２１は駆動回路部を構成するトランジスタである。
図６に示すように、基板８００上にゲート電極として機能する導電層８３２が形成され
ている。導電層８３２を覆うようにゲート絶縁膜として機能する絶縁膜８３１が形成され
ている。絶縁膜８３１上には半導体層８１２、半導体層８２２が形成されている。半導体
層８１２、半導体層８２２には、チャネル領域８１６、チャネル領域８２６と、不純物領
域８１７、不純物領域８２７が形成されている。不純物領域８１７及び不純物領域８２７
はソース領域及びドレイン領域として機能する。
基板８００としては、実施の形態１に示す基板２００を適宜用いることができる。
導電層８３２は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タ
ングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、ネ
オジム、スカンジウム、ニッケル等から選択された元素、または、窒化タンタル等、これ
らの元素を主成分とする合金材料若しくは化合物材料で、単層または積層して形成する。
又は、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形
成する。
例えば、導電層８３２の二層の積層構造としては、アルミニウム膜上にモリブデン膜を
積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜
上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデ
ン膜とを積層した二層構造、酸素を含む銅−マグネシウム合金膜と銅膜とを積層した二層
構造、酸素を含む銅−マンガン合金膜と銅膜とを積層した二層構造、銅−マンガン合金膜
と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タン
グステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミ
ニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とするこ
とが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されること
で、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止すること
ができる。
また、導電層８３２を形成する工程により、ゲート配線（走査線）及び容量配線も同時
に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画
素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート
配線及び容量配線の一方または双方と、導電層８３２とは別に設けてもよい。
絶縁膜８３１は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。
また、絶縁膜８３１として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を
形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、トラン
ジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、
テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン
（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴ
Ｓ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（
ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシ
ラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
半導体層８１２及び半導体層８２２は、結晶性シリコン層形成することが好ましいが、
アモルファスシリコン層を用いてもよい。結晶性シリコン層は、アモルファスシリコン膜
を成膜し、その後レーザを照射して結晶化する。または非晶質シリコン膜の上にＮｉなど
の金属膜を成膜した後、非晶質シリコン膜を熱結晶化してもよい。またはＣＶＤ法により
結晶性シリコン膜を成膜してもよい。不純物領域８１７、不純物領域８２７を形成するた
めの不純物元素の導入は、ｎ型又はｐ型の不純物元素を用いてイオンドープ法、イオン注
入法等により行うことができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａ
ｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニ
ウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、リン（Ｐ）をイオ
ンドープし、ｎ型のトランジスタ８１１、ｎ型のトランジスタ８２１を作製する。
導電層８１８及び導電層８２８はソース電極及びドレイン電極である。導電層８１８、
導電層８２８は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケ
ル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層構造ま
たは積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電層と
して、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などで
形成することができる。また、積層構造で設ける場合、例えば、アルミニウム層若しくは
上述したようなアルミニウム合金層を、チタン層で挟んで積層させた構造としても良い。
またドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不
純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン
、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたは
アルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミ
ニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれ
らの元素の窒化物で挟んだ積層構造としてもよい。導電層８１８及び導電層８２８は、Ｃ
ＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。なお、導電層８１８及び
導電層８２８の一方は、ソース電極またはドレイン電極のみならず信号線としても機能す
る。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けても
よい。
絶縁膜８３７、絶縁膜８３８は層間絶縁膜である。導電層８０６は画素電極である。導
電層８０６は、発光装置において、陽極、又は陰極として機能する。ここでは、導電層８
１８上に設けられた絶縁膜８３８上に導電層８０６が形成されている例を示しているが、
これに限られない。例えば、絶縁膜８３７上に導電層８０６を設けた構成としてもよい。
絶縁膜８３７、絶縁膜８３８は、ＣＶＤ法やスパッタ法等で形成した、酸化シリコン、
酸化窒化シリコン、窒化シリコン等の絶縁膜を用いることができる。また、アクリル樹脂
、ポリイミド樹脂、ベンゾシクロブテン系樹脂、シロキサン系樹脂、ポリアミド樹脂、エ
ポキシ樹脂等の有機樹脂で形成することができる。
導電層８０６は、透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化
タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、
酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いる
ことができる。勿論、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物なども用いることができる。また、仕事関数の大きい材料、例えば
、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、白金（Ｐｔ）、亜鉛（Ｚｎ
）、スズ（Ｓｎ）、インジウム（Ｉｎ）またはモリブデン（Ｍｏ）から選ばれた元素、ま
たは前記元素を主成分とする合金材料、例えば窒化チタン、窒化珪素チタン、珪化タング
ステン、窒化タングステン、窒化珪化タングステン、窒化ニオブを用いて、単層またはそ
れらの積層で設けてもよい。
８５１は配向膜である。配向膜８５１としては、ポリイミド等の有機樹脂を用いること
ができる。配向膜８５１の膜厚は、４０ｎｍ以上１００ｎｍ以下、さらには５０ｎｍ以上
９０ｎｍ以下とすることが好ましい。このような膜厚とすることで、液晶材料のプレチル
ト角を大きくすることが可能である。液晶材料のプレチルト角を大きくすることで、ディ
スクリネーションを低減することが可能である。
また、基板８４２上には、有色性を有する膜（以下、有色膜８４６という）が形成され
ている。有色膜８４６は、カラーフィルタとしての機能を有する。また、有色膜８４６に
隣接する遮光膜８４４が基板８４２上に形成される。遮光膜８４４は、ブラックマトリク
スとして機能する。また、有色膜８４６は、必ずしも設ける必要はなく、例えば、液晶表
示装置が白黒の場合等によって、有色膜８４６を設けない構成としてもよい。
有色膜８４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、
赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過
する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフ
ィルタなどを用いることができる。
遮光膜８４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜８４６上には、絶縁膜８４８が形成されている。絶縁膜８４８は、平坦化
膜としての機能、または有色膜８４６が含有しうる不純物を液晶素子側へ拡散するのを抑
制する機能を有する。
また、絶縁膜８４８上には、導電層８０８が形成されている。導電層８０８は、画素部
の液晶素子が有する一対の電極の他方としての機能を有する。なお、導電層８０６上には
、配向膜８５１が形成され、導電層８０８上には、配向膜８５２が形成されている。
また、導電層８０６と導電層８０８との間には、液晶層８０７が形成されている。また
、液晶層８０７は、シール材（図示しない）を用いて、基板８００と基板８４２の間に封
止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機
材料と接触する構成が好ましい。
また、導電層８０６と導電層８０８との間に液晶層８０７の厚さ（セルギャップともい
う）を維持するスペーサを設けてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
（実施の形態３）
本実施の形態では、上記実施の形態に示す表示装置の駆動回路部について説明する。
図９に表示装置の駆動回路の一例として、ゲートドライバ回路の全体図を示す。ゲート
ドライバ回路６００は、複数のシフトレジスタユニット６０１、ダミー段であるシフトレ
ジスタユニット６０２、各シフトレジスタユニット６０１と電気的に接続するデマルチプ
レクサ回路６０３、シフトレジスタユニット６０２と電気的に接続するデマルチプレクサ
回路６０４、スタートパルスＳＰ、クロック信号（ＣＬＫ１乃至ＣＬＫ８）を伝達する信
号線を有する。
シフトレジスタユニット６０１（ここでは、第１段目のシフトレジスタユニットを用い
て説明する）は、図１０（Ａ）に示すようにセット信号ＬＩＮ（ここでは、スタートパル
スＳＰ）、リセット信号ＲＩＮ、クロック信号（ここでは、ＣＬＫ６及びＣＬＫ７）が入
力される。具体的な回路構成の一例について、図１０（Ｂ）に示す。シフトレジスタユニ
ット６０１は、第１のトランジスタ６１１乃至第６のトランジスタ６１６を有する。
第１のトランジスタ６１１のソース及びドレインの一方は、高電源電位線ＶＤＤに接続
され、第１のトランジスタ６１１のソース及びドレインの他方は、第２のトランジスタ６
１２のソース及びドレインの一方及びデマルチプレクサ回路６０３の入力端子ＦＮ１に接
続され、第１のトランジスタ６１１のゲートは、セット信号ＬＩＮが入力される。第２の
トランジスタ６１２のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第
２のトランジスタ６１２のゲートは、デマルチプレクサ回路６０３の入力端子ＦＮ２、第
４のトランジスタ６１４のソース及びドレインの一方、第５のトランジスタ６１５のソー
ス及びドレインの一方及び第６のトランジスタ６１６のソース及びドレインの一方に接続
される。第３のトランジスタ６１３のソース及びドレインの一方は、高電源電位線ＶＤＤ
に接続され、第３のトランジスタ６１３のソース及びドレインの他方は、第４のトランジ
スタ６１４のソース及びドレインの他方に接続され、第３のトランジスタ６１３のゲート
は、クロック信号ＣＬＫ７が入力される。第４のトランジスタ６１４のゲートは、クロッ
ク信号ＣＬＫ６が入力される。第５のトランジスタ６１５のソース及びドレインの他方は
、低電源電位線ＶＳＳに接続され、第５のトランジスタ６１５のゲートは、セット信号Ｌ
ＩＮが入力される。第６のトランジスタ６１６のソース及びドレインの他方は、高電源電
位線ＶＤＤに接続され、第６のトランジスタ６１６のゲートは、リセット信号ＲＩＮが入
力される。なお、第１のトランジスタ６１１のソース及びドレインの他方及び第２のトラ
ンジスタ６１２のソース及びドレインの一方が電気的に接続される部位をノードＦＮ１と
よぶ。また、第２のトランジスタ６１２のゲート、第４のトランジスタ６１４のソース及
びドレインの一方、第５のトランジスタ６１５のソース及びドレインの一方及び第６のト
ランジスタ６１６のソース及びドレインの一方が電気的に接続される部位をノードＦＮ２
とよぶ。
また、８ａ＋１段目（ａは０または自然数）のシフトレジスタユニット６０１には、ク
ロック信号ＣＬＫ６及びＣＬＫ７が入力され、８ａ＋２段目（ａは０または自然数）のシ
フトレジスタユニット６０１には、クロック信号ＣＬＫ３及びＣＬＫ４が入力され、８ａ
＋３段目（ａは０または自然数）のシフトレジスタユニット６０１には、クロック信号Ｃ
ＬＫ１及びＣＬＫ８が入力され、８ａ＋４段目（ａは０または自然数）のシフトレジスタ
ユニット６０１には、クロック信号ＣＬＫ５及びＣＬＫ６が入力され、８ａ＋５段目（ａ
は０または自然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ２及びＣ
ＬＫ３が入力され、８ａ＋６段目（ａは０または自然数）のシフトレジスタユニット６０
１には、クロック信号ＣＬＫ７及びＣＬＫ８が入力され、８ａ＋７段目（ａは０または自
然数）のシフトレジスタユニット６０１には、クロック信号ＣＬＫ４及びＣＬＫ５が入力
され、８（ａ＋１）段目（ａは０または自然数）のシフトレジスタユニット６０１には、
クロック信号ＣＬＫ１及びＣＬＫ２が入力される。
ダミー段であるシフトレジスタユニット６０２は、図１１（Ａ）に示すようにセット信
号ＬＩＮ、クロック信号（ここでは、ＣＬＫ３及びＣＬＫ４）が入力される。具体的な回
路構成の一例について、図１１（Ｂ）に示す。シフトレジスタユニット６０２は、第１の
トランジスタ６１１乃至第５のトランジスタ６１５を有する。
第１のトランジスタ６１１のソース及びドレインの一方は、高電源電位線ＶＤＤに接続
され、第１のトランジスタ６１１のソース及びドレインの他方は、第２のトランジスタ６
１２のソース及びドレインの一方及びデマルチプレクサ回路６０４の入力端子ＦＮ１に接
続され、第１のトランジスタ６１１のゲートは、セット信号ＬＩＮが入力される。第２の
トランジスタ６１２のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第
２のトランジスタ６１２のゲートは、デマルチプレクサ回路６０４の入力端子ＦＮ２、第
４のトランジスタ６１４のソース及びドレインの一方、及び第５のトランジスタ６１５の
ソース及びドレインの一方に接続される。第３のトランジスタ６１３のソース及びドレイ
ンの一方は、高電源電位線ＶＤＤに接続され、第３のトランジスタ６１３のソース及びド
レインの他方は、第４のトランジスタ６１４のソース及びドレインの他方に接続され、第
３のトランジスタ６１３のゲートは、クロック信号ＣＬＫ４が入力される。第４のトラン
ジスタ６１４のゲートは、クロック信号ＣＬＫ３が入力される。第５のトランジスタ６１
５のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第５のトランジスタ
６１５のゲートは、セット信号ＬＩＮが入力される。なお、第１のトランジスタ６１１の
ソース及びドレインの他方及び第２のトランジスタ６１２のソース及びドレインの一方が
電気的に接続される部位をノードＦＮ１とよぶ。また、第２のトランジスタ６１２のゲー
ト、第４のトランジスタ６１４のソース及びドレインの一方及び第５のトランジスタ６１
５のソース及びドレインの一方が電気的に接続される部位をノードＦＮ２とよぶ。
デマルチプレクサ回路６０３及びデマルチプレクサ回路６０４は、図１２（Ａ）及び図
１３（Ａ）に示すようにクロック信号、シフトレジスタユニット６０１及びシフトレジス
タユニット６０２からの出力信号（入力端子ＦＮ１および入力端子ＦＮ２に入力される信
号）が入力され、出力信号を出力する。具体的な回路構成の一例について、図１２（Ｂ）
及び図１３（Ｂ）に示す。デマルチプレクサ回路６０３及びデマルチプレクサ回路６０４
は、バッファ６０５を有する。
バッファ６０５の具体的な回路構成の一例を図１４に示す。第７のトランジスタ６１７
のソース及びドレインの一方は、クロック信号ＣＬＫ（クロック信号ＣＬＫ１乃至ＣＬＫ
８のいずれか一つ）が入力され、第７のトランジスタ６１７のソース及びドレインの他方
は、第８のトランジスタ６１８のソース及びドレインの一方及び出力端子に接続され、第
７のトランジスタ６１７のゲートは、ノードＦＮ１に接続される。第８のトランジスタ６
１８のソース及びドレインの他方は、低電源電位線ＶＳＳに接続され、第８のトランジス
タ６１８のゲートは、ノードＦＮ２に接続される。
また、シフトレジスタユニットを、図１５（Ａ）及び図１５（Ｂ）に示すようにシフト
レジスタユニット６０１に加えてトランジスタ６２１、トランジスタ６２２、トランジス
タ６２３及び容量素子６２４を設けるシフトレジスタユニット６０１ａとしてもよい。な
お、トランジスタ６２３のゲートには、リセット信号ＲＥＳが入力される。
同様に、ダミー段であるシフトレジスタユニットを、図１６（Ａ）及び図１６（Ｂ）に
示すようにシフトレジスタユニット６０２に加えてトランジスタ６２１、トランジスタ６
２２、トランジスタ６２３及び容量素子６２４を設けるシフトレジスタユニット６０２ａ
としてもよい。なお、トランジスタ６２３のゲートには、リセット信号ＲＥＳが入力され
る。
シフトレジスタユニットの初期化を行うとき、リセット信号ＲＥＳのパルスを入力し、
トランジスタ６２３を導通状態にし、ノードＦＮ２の電位が高電源電位線ＶＤＤの電位と
なる。また、ノードＦＮ２の電位により、第２のトランジスタ６１２及びトランジスタ６
２１を導通状態にすることで、ノードＦＮ１の電位が低電源電位線ＶＳＳの電位となり、
シフトレジスタユニットを初期化することができる。なお、リセット信号ＲＥＳは、全シ
フトレジスタユニットに共通の信号線を用いて入力されている。
また、バッファを、図１７（Ａ）及び図１７（Ｂ）に示すようにバッファ６０５に加え
てトランジスタ６２５及び容量素子６１９を設けるバッファ６０５ａとしてもよい。
容量素子は、電荷を保持する保持容量としての機能を有する。
第１段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ１乃至ＣＬＫ５が
デマルチプレクサ回路６０３に入力され、デマルチプレクサ回路６０３は出力信号ＯＵＴ
１乃至ＯＵＴ５を出力する。
また、ゲート選択出力を出していない期間、ノードＦＮ２を高電位に固定することで、
第２のトランジスタ６１２及び第８のトランジスタ６１８を常に導通させて、出力を低電
位に安定させている。しかし、第５のトランジスタ６１５のカットオフ電流（ゲート電圧
が０Ｖの時に流れるドレイン電流）が大きい場合、ノードＦＮ２の電荷が第５のトランジ
スタ６１５を介してリークしていくため、定期的に電荷を補填する必要がある。そのため
、クロック信号ＣＬＫ６及びＣＬＫ７を用いて、第３のトランジスタ６１３及び第４のト
ランジスタ６１４を導通させ、高電源電位線ＶＤＤからノードＦＮ２の電荷を供給する。
なお、第１段目のシフトレジスタユニット６０１のゲート選択出力期間（ノードＦＮ１が
高電位である期間）は、後で説明するスタートパルスＳＰの立ち上がり（セット）から、
クロック信号ＣＬＫ７の立ち上がり（リセット）までであり、２つのクロック信号を用い
て、ゲート選択出力期間と定期的な電荷の補填とのタイミングが重ならないようにしてい
る。
また、第１段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ８はどこに
も入力されない。このクロック信号においても、定期的な電荷の補填とのタイミングが重
ならないように設けている。
同様に、第２段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ１、ＣＬ
Ｋ２、ＣＬＫ６乃至ＣＬＫ８がデマルチプレクサ回路６０３に入力され、デマルチプレク
サ回路６０３は出力信号ＯＵＴ１乃至ＯＵＴ５を出力する。クロック信号ＣＬＫ３及びＣ
ＬＫ４は、定期的に電荷を補填する機能を有する。また、第２段目のシフトレジスタユニ
ット６０１では、クロック信号ＣＬＫ５はどこにも入力されない。
３段目以降のシフトレジスタユニット６０１も同様である。つまり、シフトレジスタユ
ニット１段には、５つのクロック信号がデマルチプレクサ回路６０３に入力され、デマル
チプレクサ回路６０３は５つの出力信号を出力する。また、他の２つのクロック信号は、
定期的に電荷を補填するために機能し、シフトレジスタユニット６０１に入力される。さ
らに、他の１つのクロック信号は、どこにも入力されない。
また、ダミー段であるシフトレジスタユニット６０２も同様であり、クロック信号ＣＬ
Ｋ１及びＣＬＫ２がデマルチプレクサ回路６０４に入力され、デマルチプレクサ回路６０
４は出力信号ＤＵＭＯＵＴ１及びＤＵＭＯＵＴ２を出力する。クロック信号ＣＬＫ３及び
ＣＬＫ４は、定期的に電荷を補填する機能を有する。
また、本実施の形態では、クロック信号の数を８つとしたがこれに限られず、クロック
信号の数は少なくとも４つ以上であればよい。例えば、クロック信号の数をｎとした時、
出力信号に寄与しないクロック信号は３つなので出力信号の数はｎ−３となる。
つまり、シフトレジスタユニット１段につき、ｎ本のクロック信号を伝達する信号線を
接続することでｎ−３つの出力信号を出力することができ、ｎが大きくなるほど出力に寄
与しないクロック信号を伝達する信号線の割合が小さくなるため、シフトレジスタユニッ
ト１段につき、１つの出力信号を出力する従来の構成に比べ、シフトレジスタユニット部
分の占有面積は小さくなり、ゲートドライバ回路６００の幅を狭くすることが可能となる
。
ここで、ゲートドライバ回路６００の幅を狭くすることについて簡単に説明する。図１
８（Ａ）は、従来のゲートドライバ回路のブロック図、図１８（Ｂ）は、本実施の形態の
ゲートドライバ回路のブロック図である。
図１８（Ａ）に示す従来のゲートドライバ回路は、シフトレジスタユニットＳＲ１段に
付き４本のクロック信号を伝達する信号線ＣＬＫ＿ＬＩＮＥが接続し、１つのバッファＢ
ＵＦにより１つの信号が出力される。一方、図１８（Ｂ）に示す本実施の形態のゲートド
ライバ回路は、シフトレジスタユニットＳＲ１段に付き８本のクロック信号を伝達する信
号線ＣＬＫ＿ＬＩＮＥが接続し、５つのバッファＢＵＦにより５つの信号が出力される。
本実施の形態のゲートドライバ回路は、従来のゲートドライバ回路に比べ、シフトレジ
スタユニット１段当たり横のレイアウト幅を縮小することができる。縦のレイアウト幅は
、バッファＢＵＦが増えた分（ここでは従来の５倍）増大するがゲートドライバ回路の額
縁に寄与しない。よって、シフトレジスタユニット１段当たり横のレイアウト幅を縮小す
ることができ、狭額縁化を達成することが可能となる。また、クロック信号を伝達する信
号線ＣＬＫ＿ＬＩＮＥの本数が従来に比べて増加するが、それに伴って信号線ＣＬＫ＿Ｌ
ＩＮＥの一本あたりの負荷容量は減少する。そのため、信号線ＣＬＫ＿ＬＩＮＥを細くし
て、負荷抵抗を大きくしても（時定数＝負荷容量×負荷抵抗となるため）遅延時間は変化
しない。よって、時定数を同じにするように、信号線の幅を細くすることでレイアウト幅
の増加を抑制することができるため、信号線ＣＬＫ＿ＬＩＮＥの本数が増加しても、ゲー
トドライバ回路の幅を狭くすることができる。
次に、ゲートドライバ回路６００の動作について図１９に示すタイミングチャートを参
照して説明する。ここでは、セット信号ＬＩＮ、リセット信号ＲＩＮ、及びクロック信号
ＣＬＫ１乃至ＣＬＫ８の高電位は、高電源電位線ＶＤＤと同じであり、低電位は、低電源
電位線ＶＳＳと同じであるとする。
図１９に示すゲートドライバ回路６００の駆動方法では、まず、スタートパルスＳＰが
高電位になり、第１のトランジスタ６１１及び第５のトランジスタ６１５が導通状態にな
る。また、リセット信号ＲＩＮ（出力信号ＯＵＴ７）が低電位であるため、第６のトラン
ジスタ６１６が非導通状態になる。また、クロック信号ＣＬＫ１乃至ＣＬＫ６が低電位、
クロック信号ＣＬＫ７及びＣＬＫ８が高電位であるため、第４のトランジスタ６１４及び
第７のトランジスタ６１７が非導通状態、第３のトランジスタ６１３が導通状態になる。
このとき、ノードＦＮ１の電位が高電源電位線ＶＤＤの電位から第１のトランジスタ６
１１のしきい値電圧分を引いた値（ＶＤＤ−Ｖｔｈ（６１１））、ノードＦＮ２の電位が
低電源電位線ＶＳＳの電位になり、第７のトランジスタ６１７が導通状態、第８のトラン
ジスタ６１８が非導通状態になるため、出力信号ＯＵＴ１乃至ＯＵＴ５は、クロック信号
ＣＬＫ１乃至ＣＬＫ５と同じ低電位になる。
次に、クロック信号ＣＬＫ７が低電位になり、第３のトランジスタ６１３は非導通状態
になる。なお、第３のトランジスタ６１３のソース及びドレインの他方及び第４のトラン
ジスタ６１４のソース及びドレインの一方が電気的に接続されるノードに高電位が保持さ
れる。
次に、クロック信号ＣＬＫ１が低電位から高電位になり、ブートストラップにより、ノ
ードＦＮ１の電位は、クロック信号ＣＬＫ１の振幅に相当する電圧分、上昇する。その結
果、第７のトランジスタ６１７は導通状態となり、出力信号ＯＵＴ１は、高電位（クロッ
ク信号ＣＬＫ１の電位）が出力される。なお、このブートストラップは、クロック信号Ｃ
ＬＫ２以降のクロック信号が低電位から高電位になる時も同様に起こる。次に、クロック
信号ＣＬＫ８が低電位になるが、１段目のシフトレジスタユニット６０１にはクロック信
号ＣＬＫ８の信号は使用しないため、変化はない。次に、クロック信号ＣＬＫ２が高電位
になり、出力信号ＯＵＴ２は、高電位が出力される。その後、クロック信号ＣＬＫ１が低
電位になり、出力信号ＯＵＴ１は、低電位が出力される。以後、出力信号ＯＵＴ３及びＯ
ＵＴ４も同様である。また、クロック信号ＣＬＫ５が高電位になり、出力信号ＯＵＴ５が
高電位になった時、２段目のシフトレジスタユニット６０１のセット信号ＬＩＮは高電位
になる。
１段目のシフトレジスタユニット６０１では、クロック信号ＣＬＫ６が高電位になると
、第４のトランジスタ６１４が導通する。次に、クロック信号ＣＬＫ５が低電位になり、
出力信号ＯＵＴ５は、低電位が出力される。
また、２段目のシフトレジスタユニット６０１では、セット信号ＬＩＮ（出力信号ＯＵ
Ｔ５）が高電位になり、第１のトランジスタ６１１及び第５のトランジスタ６１５が導通
状態になる。また、リセット信号ＲＩＮ（出力信号ＯＵＴ１２）が低電位であるため、第
６のトランジスタ６１６が非導通状態になる。また、クロック信号ＣＬＫ１、ＣＬＫ２、
ＣＬＫ６乃至ＣＬＫ８が低電位、クロック信号ＣＬＫ４及びＣＬＫ５が高電位であるため
、第４のトランジスタ６１４及び第７のトランジスタ６１７が非導通状態、第３のトラン
ジスタ６１３が導通状態になる。
このとき、ノードＦＮ１の電位が高電源電位線ＶＤＤの電位から第１のトランジスタ６
１１のしきい値電圧分を引いた値（ＶＤＤ−Ｖｔｈ（６１１））、ノードＦＮ２の電位が
低電源電位線ＶＳＳの電位になり、第７のトランジスタ６１７が導通状態、第８のトラン
ジスタ６１８が非導通状態になるため、出力信号ＯＵＴ６乃至ＯＵＴ１０は、クロック信
号ＣＬＫ１、ＣＬＫ２、ＣＬＫ６乃至ＣＬＫ８と同じ低電位になる。
次に、クロック信号ＣＬＫ４が低電位になり、第３のトランジスタ６１３は非導通状態
になる。なお、第３のトランジスタ６１３のソース及びドレインの他方及び第４のトラン
ジスタ６１４のソース及びドレインの一方が電気的に接続されるノードに高電位が保持さ
れる。
次に、クロック信号ＣＬＫ６が低電位から高電位になり、ブートストラップにより、ノ
ードＦＮ１の電位は、クロック信号ＣＬＫ６の振幅に相当する電圧分、上昇する。その結
果、第７のトランジスタ６１７は導通状態となり、出力信号ＯＵＴ６は、高電位（クロッ
ク信号ＣＬＫ６の電位）が出力される。次に、クロック信号ＣＬＫ５が低電位になるが、
２段目のシフトレジスタユニット６０１にはクロック信号ＣＬＫ５の信号は使用しないた
め、変化はない。次に、クロック信号ＣＬＫ７が高電位になり、出力信号ＯＵＴ７は、高
電位が出力される。
このとき、１段目のシフトレジスタユニット６０１では、リセット信号ＲＩＮ（出力信
号ＯＵＴ７）が高電位になり、第６のトランジスタ６１６を導通状態にし、ノードＦＮ２
の電位が高電源電位線ＶＤＤの電位となる。また、ノードＦＮ２の電位により、第２のト
ランジスタ６１２を導通状態にすることで、ノードＦＮ１の電位が低電源電位線ＶＳＳの
電位となり、リセットされる。
また、２段目のシフトレジスタユニット６０１においても、１段目のシフトレジスタユ
ニット６０１と同様に駆動する。
つまり、ｍ段目（ｍは自然数）のシフトレジスタユニット６０１のセット信号ＬＩＮは
、ｍ−１段目のシフトレジスタユニット６０１の出力信号ＯＵＴ５（ｍ−１）が入力され
、ｍ段目のシフトレジスタユニット６０１のリセット信号ＲＩＮは、ｍ＋１段目のシフト
レジスタユニット６０１の出力信号ＯＵＴ５（ｍ＋２）が入力される。なお、ｍが１のと
きのセット信号ＬＩＮは、スタートパルスＳＰとなる。
また、ダミー段であるシフトレジスタユニット６０２もシフトレジスタユニット６０１
と同様であり、このシフトレジスタユニット６０２があることにより、シフトレジスタユ
ニット６０１の最終段にリセット信号ＲＩＮを入力することができる。
なお、本実施の形態では、クロック信号と次のクロック信号をパルスの重なりをパルス
幅の１／３としているがこれに限られず、パルス幅の１／２以下ならどのように重なって
いてもよい。また、クロック信号のパルスの立ち下がりと次のクロック信号のパルスの立
ち上がりが同時でもよい。また、クロック信号のパルスの立ち下がりと次のクロック信号
のパルスの立ち上がりが同時の時において、第１段目のシフトレジスタユニット６０１の
ゲート選択出力期間は、スタートパルスＳＰの立ち上がり（セット）から、クロック信号
ＣＬＫ６の立ち上がり（リセット）までであるため、定期的な電荷の補填に用いるクロッ
ク信号は、１つのみでよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
（実施の形態４）
本発明の一態様である半導体装置は、被検知体の近接または接触を検知可能なセンサ（
たとえば、静電容量方式、抵抗膜方式、表面弾性方式、赤外線方式、光学方式などのタッ
チセンサ）や医療用の放射線画像を取得することが可能な放射線画像検出装置に適用する
ことができる。また、本発明の一態様である半導体装置はさまざまな電子機器（遊技機も
含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、または
テレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタ
ルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末
、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。
これらの電子機器の一例を図７に示す。
図７（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、
筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示す
ることが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示
している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能で
ある。それゆえ、表示部９００３の表示品位を高くすることができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３
に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力する
ことができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、
画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメー
ジセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせ
ることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して
垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、
大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブル
に表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図７（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は
、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示
することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した
構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリ
モコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キ
ー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示さ
れる映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作
機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図７（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テ
レビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さ
らにモデムを介して有線または無線による通信ネットワークに接続することにより、一方
向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）
の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、表示部９１０７に用
いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができ
る。
図７（Ｃ）はコンピュータ９２００であり、本体９２０１、筐体９２０２、表示部９２
０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６
などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能で
ある。それゆえ、コンピュータ９２００の表示品位を向上させることができる。
図８（Ａ）及び図８（Ｂ）は２つ折り可能なタブレット型端末である。図８（Ａ）は、
開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６
３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切
り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂ
に用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることがで
きる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示さ
れた操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６
３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領
域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６
３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９
６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表
示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一
部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボー
ド表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれること
で表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時に
タッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向き
を切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替え
スイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外
光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光セ
ンサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置
を内蔵させてもよい。
また、図８（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。
図８（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４を有する。なお、図８（Ｂ）では充放電制御回路９６３４
の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示
している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態
にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、
耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図８（Ａ）及び図８（Ｂ）に示したタブレット型端末は、様々な情報
（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ
入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有する
ことができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル
、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は
、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的
に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池
を用いると、小型化を図れる等の利点がある。
また、図８（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図８（Ｃ）
にブロック図を示し説明する。図８（Ｃ）には、太陽電池９６３３、バッテリー９６３５
、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示
部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コ
ンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図８（Ｂ）に示す充放電制御回路９６
３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明す
る。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤ
ＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作
に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバー
タ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表
示部９６３１での表示を行わない際には、スイッチＳＷ１をオフにし、スイッチＳＷ２を
オンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず
、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段による
バッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を
送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う
構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
１０１ 画素部
１０４ ゲートドライバ
１０６ ソースドライバ
１０７ 走査線
１０９ 信号線
１１５ 容量線
１３１ トランジスタ
１３２ 液晶素子
１３３ 容量素子
２００ 基板
２０１ 絶縁膜
２０２ 絶縁膜
２０６ 導電層
２０７ 液晶層
２０８ 導電層
２０９ 液晶素子
２１１ トランジスタ
２１２ 半導体層
２１５ 不純物領域
２１６ 不純物領域
２１７ 不純物領域
２１８ 導電層
２２０ 画素部
２２１ トランジスタ
２２２ 半導体層
２２５ 不純物領域
２２６ 不純物領域
２２７ 不純物領域
２２８ 導電層
２３０ 駆動回路部
２３１ 絶縁膜
２３２ａ 導電層
２３２ｂ 導電層
２３３ａ 導電層
２３３ｂ 導電層
２３４ レジストマスク
２３５ レジストマスク
２３６ 絶縁膜
２３８ 絶縁膜
２４２ 基板
２４４ 遮光膜
２４６ 有色膜
２４８ 絶縁膜
２５１ 配向膜
２５２ 配向膜
２６１ 導電層
２６６ 不純物領域
２６７ 不純物領域
２７２ 導電層
２７３ 導電層
２７６ 不純物領域
２７７ 不純物領域
２９２ 導電膜
２９３ 導電膜
３０１ 画素
６００ ゲートドライバ回路
６０１ シフトレジスタユニット
６０１ａ シフトレジスタユニット
６０２ シフトレジスタユニット
６０２ａ シフトレジスタユニット
６０３ デマルチプレクサ回路
６０４ デマルチプレクサ回路
６０５ バッファ
６０５ａ バッファ
６１１ トランジスタ
６１２ トランジスタ
６１３ トランジスタ
６１４ トランジスタ
６１５ トランジスタ
６１６ トランジスタ
６１７ トランジスタ
６１８ トランジスタ
６１９ 容量素子
６２１ トランジスタ
６２２ トランジスタ
６２３ トランジスタ
６２４ 容量素子
６２５ トランジスタ
８００ 基板
８０６ 導電層
８０７ 液晶層
８０８ 導電層
８１１ トランジスタ
８１２ 半導体層
８１６ チャネル領域
８１７ 不純物領域
８１８ 導電層
８２１ トランジスタ
８２２ 半導体層
８２６ チャネル領域
８２７ 不純物領域
８２８ 導電層
８３１ 絶縁膜
８３２ 導電層
８３７ 絶縁膜
８３８ 絶縁膜
８４２ 基板
８４４ 遮光膜
８４６ 有色膜
８４８ 絶縁膜
８５１ 配向膜
８５２ 配向膜
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２００ コンピュータ
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (3)

  1. ｍ個（ｍは、３以上の自然数）のシフトレジスタユニットと、
    前記ｍ個のシフトレジスタユニットのそれぞれと電気的に接続するｍ個のデマルチプレクサ回路と、
    ｎ本（ｎは４以上の自然数）のクロック信号線と、を有し、
    前記ｍ個のシフトレジスタユニットのそれぞれは、前記ｎ本のクロック信号線のうち１本以上と電気的に接続され、
    前記ｍ個のデマルチプレクサ回路のそれぞれは、前記ｎ本のクロック信号線のうち１本以上（ｎ−３）本以下と電気的に接続され、
    ｋ段目｛ｋは２以上、（ｍ−１）以下の自然数｝のシフトレジスタユニットは、（ｋ−１）段目のデマルチプレクサ回路の出力のいずれか一が入力されることを特徴とする駆動回路。
  2. ｍ個（ｍは、３以上の自然数）のシフトレジスタユニットと、
    前記ｍ個のシフトレジスタユニットのそれぞれと電気的に接続するｍ個のデマルチプレクサ回路と、
    ｎ本（ｎは４以上の自然数）のクロック信号線と、を有し、
    前記ｍ個のシフトレジスタユニットと前記ｍ個のデマルチプレクサ回路のいずれかはシリコンを用いた半導体素子を有し、
    前記ｍ個のシフトレジスタユニットのそれぞれは、前記ｎ本のクロック信号線のうち１本以上と電気的に接続され、
    前記ｍ個のデマルチプレクサ回路のそれぞれは、前記ｎ本のクロック信号線のうち１本以上（ｎ−３）本以下と電気的に接続され、
    ｋ段目｛ｋは２以上、（ｍ−１）以下の自然数｝のシフトレジスタユニットは、（ｋ−１）段目のデマルチプレクサ回路の出力のいずれか一が入力されることを特徴とする駆動回路。
  3. 請求項２において、
    前記シリコンは結晶性シリコンであることを特徴とする駆動回路。
JP2018213418A 2013-07-10 2018-11-14 駆動回路 Active JP6586215B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013144276 2013-07-10
JP2013144276 2013-07-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014137671A Division JP6437223B2 (ja) 2013-07-10 2014-07-03 駆動回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019163039A Division JP6701422B2 (ja) 2013-07-10 2019-09-06 表示装置

Publications (2)

Publication Number Publication Date
JP2019070805A true JP2019070805A (ja) 2019-05-09
JP6586215B2 JP6586215B2 (ja) 2019-10-02

Family

ID=52257426

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2014137671A Active JP6437223B2 (ja) 2013-07-10 2014-07-03 駆動回路
JP2018213418A Active JP6586215B2 (ja) 2013-07-10 2018-11-14 駆動回路
JP2019163039A Active JP6701422B2 (ja) 2013-07-10 2019-09-06 表示装置
JP2020080875A Withdrawn JP2020129135A (ja) 2013-07-10 2020-05-01 表示装置
JP2021127470A Withdrawn JP2021185423A (ja) 2013-07-10 2021-08-03 表示装置
JP2022136780A Withdrawn JP2022176192A (ja) 2013-07-10 2022-08-30 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014137671A Active JP6437223B2 (ja) 2013-07-10 2014-07-03 駆動回路

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019163039A Active JP6701422B2 (ja) 2013-07-10 2019-09-06 表示装置
JP2020080875A Withdrawn JP2020129135A (ja) 2013-07-10 2020-05-01 表示装置
JP2021127470A Withdrawn JP2021185423A (ja) 2013-07-10 2021-08-03 表示装置
JP2022136780A Withdrawn JP2022176192A (ja) 2013-07-10 2022-08-30 表示装置

Country Status (5)

Country Link
US (5) US9208742B2 (ja)
JP (6) JP6437223B2 (ja)
KR (3) KR102187047B1 (ja)
CN (1) CN104282687B (ja)
TW (1) TWI666623B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2009217136B2 (en) 2008-02-21 2013-10-03 Shenzhen New Electric Science And Technology Co., Ltd Inner magnetic transducer with multiple magnectic gaps and multiple coils and preparation method thereof
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
TWI666623B (zh) * 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
KR20220157523A (ko) 2014-09-05 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 드라이버 ic, 표시 장치, 및 전자 장치
TW201624447A (zh) * 2014-12-30 2016-07-01 中華映管股份有限公司 顯示面板
KR102293417B1 (ko) * 2015-02-17 2021-08-25 삼성디스플레이 주식회사 주사 구동회로 및 이를 이용한 주사 구동회로의 구동방법
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
CN105139816B (zh) * 2015-09-24 2017-12-19 深圳市华星光电技术有限公司 栅极驱动电路
TWI574276B (zh) * 2015-12-23 2017-03-11 友達光電股份有限公司 移位暫存器及其控制方法
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
KR102468743B1 (ko) * 2015-12-31 2022-11-21 엘지디스플레이 주식회사 표시장치, 터치 센싱 회로 및 구동방법
CN105655348B (zh) * 2016-01-04 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN114115609A (zh) * 2016-11-25 2022-03-01 株式会社半导体能源研究所 显示装置及其工作方法
CN108346402B (zh) * 2017-01-22 2019-12-24 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
WO2018163021A1 (en) 2017-03-07 2018-09-13 Semiconductor Energy Laboratory Co., Ltd. Ic, driver ic, display system, and electronic device
JP7441176B2 (ja) * 2018-11-09 2024-02-29 株式会社半導体エネルギー研究所 表示装置および電子機器
CN109686255A (zh) * 2019-01-31 2019-04-26 上海天马有机发光显示技术有限公司 显示面板及显示装置
TWI710838B (zh) * 2019-10-02 2020-11-21 友達光電股份有限公司 畫素陣列基板
TWI711022B (zh) * 2019-12-03 2020-11-21 友達光電股份有限公司 多工器電路及其顯示面板
JP2021096430A (ja) * 2019-12-19 2021-06-24 株式会社ジャパンディスプレイ 表示装置
KR20220094957A (ko) * 2020-12-29 2022-07-06 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
TWI765564B (zh) * 2021-02-04 2022-05-21 友達光電股份有限公司 移位暫存器
CN113422655A (zh) * 2021-06-23 2021-09-21 索尔思光电（成都）有限公司 光信号处理组件及光模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP2008151986A (ja) * 2006-12-18 2008-07-03 Epson Imaging Devices Corp 電気光学装置、走査線駆動回路および電子機器
US20100026669A1 (en) * 2008-08-01 2010-02-04 Samsung Electronics Co., Ltd. Gate driving circuit, display device having the same, and method for manufacturing the display device
JP2010092545A (ja) * 2008-10-08 2010-04-22 Nec Lcd Technologies Ltd シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法
WO2012008186A1 (ja) * 2010-07-13 2012-01-19 シャープ株式会社 シフトレジスタおよびこれを備えた表示装置

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995003629A1 (fr) 1993-07-26 1995-02-02 Seiko Epson Corporation Dispositif semi-conducteur a film mince, sa fabrication et son systeme d'affichage
JP2007189235A (ja) 1993-07-26 2007-07-26 Seiko Epson Corp 薄膜半導体装置及び表示システム
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JP2000196101A (ja) * 1998-10-13 2000-07-14 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US7126161B2 (en) 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
JP4536186B2 (ja) * 1998-11-16 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6512271B1 (en) 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4159712B2 (ja) 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
TW517260B (en) 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
JP5183838B2 (ja) 2000-05-12 2013-04-17 株式会社半導体エネルギー研究所 発光装置
JP5046439B2 (ja) * 2000-05-12 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI286338B (en) 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US7503975B2 (en) 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP4869504B2 (ja) * 2000-06-27 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2003202834A (ja) 2001-10-24 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP3873814B2 (ja) 2002-05-21 2007-01-31 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI261797B (en) 2002-05-21 2006-09-11 Seiko Epson Corp Electro-optical device and electronic apparatus
US7193593B2 (en) 2002-09-02 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving a liquid crystal display device
KR100914781B1 (ko) * 2002-12-16 2009-09-01 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP3786101B2 (ja) * 2003-03-11 2006-06-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP2005115287A (ja) 2003-10-10 2005-04-28 Nec Electronics Corp 表示装置の駆動回路およびその駆動方法
KR100598740B1 (ko) * 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시장치
JP2005234057A (ja) 2004-02-17 2005-09-02 Sharp Corp 画像表示装置
JP2005321510A (ja) 2004-05-07 2005-11-17 Casio Comput Co Ltd 表示装置及びその駆動制御方法
JP4732709B2 (ja) * 2004-05-20 2011-07-27 株式会社半導体エネルギー研究所 シフトレジスタ及びそれを用いた電子機器
KR101055206B1 (ko) 2004-10-18 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 쉬프트 레지스터
US20060120202A1 (en) 2004-11-17 2006-06-08 Yang Wan Kim Data driver chip and light emitting display
KR100600314B1 (ko) * 2004-11-17 2006-07-18 삼성에스디아이 주식회사 발광 표시 장치 및 그것의 데이터 구동 칩
KR101180863B1 (ko) * 2005-05-31 2012-10-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2007141821A (ja) * 2005-10-17 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2007199708A (ja) * 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100688971B1 (ko) * 2006-02-16 2007-03-08 삼성전자주식회사 디스플레이장치
TWI641897B (zh) * 2006-05-16 2018-11-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
DE102006060734B4 (de) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Flüssigkristalldisplay und Verfahren zu dessen Herstellung
TW200830247A (en) * 2007-01-09 2008-07-16 Denmos Technology Inc Gate driver
TWI480847B (zh) * 2008-05-22 2015-04-11 Au Optronics Corp 液晶顯示裝置及其驅動方法
US8169396B2 (en) * 2008-12-01 2012-05-01 Himax Technologies, Inc. Liquid crystal display device with reduced power consumption and driving method thereof
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8174520B2 (en) * 2009-08-28 2012-05-08 Himax Technologies Limited Driving circuit of an LCD panel and data transmission method thereof
WO2011036993A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic appliance including the display device
WO2011089762A1 (ja) 2010-01-19 2011-07-28 シャープ株式会社 表示パネルおよびその検査方法
DE112011106185B3 (de) * 2010-03-02 2023-05-04 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101814367B1 (ko) * 2010-03-31 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR101994074B1 (ko) * 2010-05-21 2019-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
US8325127B2 (en) * 2010-06-25 2012-12-04 Au Optronics Corporation Shift register and architecture of same on a display panel
TWI431585B (zh) 2010-11-30 2014-03-21 Au Optronics Corp 多工式驅動電路
TW201305668A (zh) * 2011-04-15 2013-02-01 Semiconductor Energy Lab 導光元件，背光單元，及顯示裝置
TWI637483B (zh) * 2011-08-29 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置
CN102622983B (zh) * 2012-03-30 2013-11-06 深圳市华星光电技术有限公司 显示器的闸极驱动电路
JP5963551B2 (ja) * 2012-06-06 2016-08-03 キヤノン株式会社 アクティブマトリクスパネル、検出装置、及び、検出システム
CN102903322B (zh) * 2012-09-28 2015-11-11 合肥京东方光电科技有限公司 移位寄存器及其驱动方法和阵列基板、显示装置
KR101997775B1 (ko) * 2012-12-05 2019-10-01 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
TWI666623B (zh) * 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
KR102108880B1 (ko) * 2013-09-17 2020-05-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
TWI514346B (zh) * 2013-12-17 2015-12-21 Innolux Corp 顯示器面板
TW201624447A (zh) * 2014-12-30 2016-07-01 中華映管股份有限公司 顯示面板
US9626895B2 (en) * 2015-08-25 2017-04-18 Chunghwa Picture Tubes, Ltd. Gate driving circuit
KR102407980B1 (ko) * 2015-10-27 2022-06-14 엘지디스플레이 주식회사 쉬프트레지스터 및 이를 포함하는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP2008151986A (ja) * 2006-12-18 2008-07-03 Epson Imaging Devices Corp 電気光学装置、走査線駆動回路および電子機器
US20100026669A1 (en) * 2008-08-01 2010-02-04 Samsung Electronics Co., Ltd. Gate driving circuit, display device having the same, and method for manufacturing the display device
JP2010092545A (ja) * 2008-10-08 2010-04-22 Nec Lcd Technologies Ltd シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法
WO2012008186A1 (ja) * 2010-07-13 2012-01-19 シャープ株式会社 シフトレジスタおよびこれを備えた表示装置

Also Published As

Publication number Publication date
JP2019211795A (ja) 2019-12-12
US9514696B2 (en) 2016-12-06
US10629149B2 (en) 2020-04-21
US20170148402A1 (en) 2017-05-25
JP2015034977A (ja) 2015-02-19
KR20150007217A (ko) 2015-01-20
US20160086560A1 (en) 2016-03-24
JP6437223B2 (ja) 2018-12-12
JP6701422B2 (ja) 2020-05-27
US11308910B2 (en) 2022-04-19
US20150015474A1 (en) 2015-01-15
JP2021185423A (ja) 2021-12-09
TW201506879A (zh) 2015-02-16
US20200312261A1 (en) 2020-10-01
CN104282687A (zh) 2015-01-14
KR102187047B1 (ko) 2020-12-04
KR20200139115A (ko) 2020-12-11
JP2022176192A (ja) 2022-11-25
US20220215810A1 (en) 2022-07-07
JP6586215B2 (ja) 2019-10-02
JP2020129135A (ja) 2020-08-27
KR20230050287A (ko) 2023-04-14
US9208742B2 (en) 2015-12-08
CN104282687B (zh) 2019-03-08
US11869453B2 (en) 2024-01-09
TWI666623B (zh) 2019-07-21

Similar Documents

Publication Publication Date Title
JP6701422B2 (ja) 表示装置
JP7456039B2 (ja) 半導体装置
US9368090B2 (en) Liquid crystal display device and method for driving the same
US8830278B2 (en) Liquid crystal display device and method for driving the same
TWI559500B (zh) 半導體裝置和其製造方法
TWI508042B (zh) 邏輯電路及半導體裝置
TWI591646B (zh) 半導體裝置
TW201250988A (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190906

R150 Certificate of patent or registration of utility model

Ref document number: 6586215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250