JP2000098982A

JP2000098982A - 電気光学装置の駆動回路及び電気光学装置並びに電気光学装置の駆動方法

Info

Publication number: JP2000098982A
Application number: JP10273733A
Authority: JP
Inventors: Chiharu Kaburagi; 千春鏑木
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-09-28
Filing date: 1998-09-28
Publication date: 2000-04-07
Anticipated expiration: 2018-09-28
Also published as: JP3525763B2

Abstract

(57)【要約】【課題】高精細な液晶パネル等の電気光学装置における
書込み不良を防止する電気光学装置及びその駆動方法を
提供する。【解決手段】同一の列ラインに対してサイズの異なるサ
ンプリング用スイッチング素子を複数個設け、互いに異
なるタイミングで開閉動作させてプッシュダウン電圧を
調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶等の電気光学
物質を有する電気光学装置の駆動回路及び電気光学装置
並びに電気光学装置の駆動方法に関する。

【０００２】

【従来の技術】従来のアクティブマトリクス型液晶表示
体を用いた液晶表示装置のブロック図を図１２に示す。
図１２に示されるように、マトリクス状に配置された液
晶画素ＬＣ（ＬＣ１１〜ＬＣｍｎ）と、個々の液晶画素
を駆動するための画素制御用薄膜トランジスタＴ（Ｔ１
１〜Ｔｍｎ）と、行状のゲート線Ｙ（Ｙ１〜Ｙｍ）と、
列状のソース線Ｘ（Ｘ１〜Ｘｎ）と、行制御回路１と、
列制御回路２とサンプリング用薄膜トランジスタＴＳ
（ＴＳ１〜ＴＳｎ）と予備書き込み用薄膜トランジスタ
ＴＰ（ＴＰ１〜ＴＰｎ）から構成されている。

【０００３】以下、図１３は図１２の構成の各種信号の
タイミングチャートである。図１３を用いて具体的な動
作を説明する。行制御回路１は、外部制御回路から供給
されるスタート信号ＤＸと、基準クロックＣＬＹに基づ
いて、各ゲート線Ｘを線順次走査し一水平期間（１Ｈ）
毎に一行分の液晶画素を選択する。列制御回路２は、外
部制御回路から供給されるスタート信号ＤＸと、基準ク
ロックＣＬＸに基づいて、サンプリング用薄膜トランジ
スタＴＳにサンプリング信号Ｓを出力し、画像信号ＶＳ
ＩＧを各ソース線Ｘに順次サンプリングし、選択された
一行分の液晶画素に点順次で画像信号の書き込みを行
う。この際、ソース線Ｘ及び液晶画素ＬＣへの画像信号
書き込みを補うため、１Ｈ期間の始めに画像信号の書き
込みに先立って、予備書き込み用薄膜トランジスタＴＰ
によって、全ソース線Ｘ及び選択されている一行分の液
晶画素ＬＣに対して予備書き込み制御信号ＰＣの出力に
応じて所定のの電圧ＶＰを書き込む予備書き込み動作を
行ってもよい。液晶画素ＬＣに書き込まれた所定のレベ
ルの画像信号は対向電極電位ＶＣとの間で一定期間保持
される。

【０００４】

【発明が解決しようとする課題】サンプリング用薄膜ト
ランジスタＴＳは、短時間で画像信号ＶＳＩＧをソース
線Ｘにサンプリングする必要があるため、トランジスタ
サイズを大きくしてオン抵抗を低く抑えている。そのた
め、トランジスタのゲート−ソース間容量、ゲート−ド
レイン間容量が大きく、サンプリング用薄膜トランジス
タＴＳがオフする際、サンプリング信号Ｓのレベル変化
がゲート−ソース間容量、もしくはゲート−ドレイン間
容量を通じてソース線Ｘの電位を低下させる、いわゆる
プッシュダウンが顕著に起こる。

【０００５】プッシュダウン電圧は、液晶画素ＬＣが対
向電極電位ＶＣに対して正極性に書き込まれる時も、負
極性に書き込まれる時も、常に一方向のオフセット電圧
として作用し、その程度も画像信号ＶＳＩＧの電圧レベ
ルやサンプリング信号Ｓの波形歪み等によっても変化す
るため、単に、対向電極電位ＶＣを調整しただけでは除
去することができない。

【０００６】これにより、液晶画素ＬＣに書き込まれる
電位に偏りが生じ、フリッカや焼付きといった画質課題
を生じる。

【０００７】

【課題を解決するための手段】請求項１記載の電気光学
装置の駆動回路は、互いに交差する複数の行ライン及び
複数の列ラインと、該行ラインと該列ラインに各々接続
される複数の画素とを有し、該各画素は画素制御用スイ
ッチング素子と電気光学物質とが電気的に直列接続され
てなる電気光学装置の駆動回路において、前記行ライン
を選択する行制御回路と、前記各列ラインに対して並列
接続された第１及び第２サンプリング用スイッチング素
子と、同一の前記列ラインに接続した複数の前記サンプ
リング用スイッチング素子を互いに異なるタイミングで
開閉動作させる機能を有し、前記行ラインが選択される
一水平走査期間毎に、前記サンプリング用スイッチング
素子を介して画像信号を出力し、選択された前記行ライ
ンに接続される前記画素に前記画像信号を供給する列制
御回路とを備えたことを特徴とする。

【０００８】上記構成によれば、画像信号をサンプリン
グする際、同一の列ラインに接続した複数のサンプリン
グ用スイッチング素子を所定の順序で閉状態及び開状態
とすることで、サンプル開始時に急激に列ラインをチャ
ージすることによるノイズの発生、基準電位の変動を抑
制すると共に、サンプリング用スイッチング素子の寄生
容量に起因するサンプル終了時に生じる列ラインの電位
変動を抑制するという効果を有する。

【０００９】請求項２記載の電気光学装置の駆動方法
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなる電気光学
装置の駆動方法において、前記行ラインを順次選択し、
同一の前記列ラインに並列接続した第１及び第２サンプ
リング用スイッチング素子を互いに異なるタイミングで
開閉動作させ、前記行ラインが選択される一水平走査期
間毎に、前記サンプリング用スイッチング素子を介して
画像信号を出力し、選択された前記行ラインに接続され
る前記画素に前記画像信号を供給することを特徴とす
る。

【００１０】上記駆動方法によれば、画像信号をサンプ
リングする際、同一の列ラインに並列接続した第１及び
第２サンプリング用スイッチング素子を所定の順序で閉
状態及び開状態とすることで、サンプル開始時に急激に
列ラインをチャージすることによるノイズの発生、基準
電位の変動を抑制すると共に、サンプリング用スイッチ
ング素子の寄生容量に起因するサンプル終了時に生じる
列ラインの電位変動を抑制する効果を有する。

【００１１】請求項３記載の電気光学装置の駆動回路
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなるアクティ
ブマトリクス型の電気光学装置の駆動回路において、前
記行ラインを選択する行制御回路と、前記各列ラインに
対して並列接続された第１及び第２サンプリング用スイ
ッチング素子と、同一の前記列ラインに接続した複数の
前記サンプリング用スイッチング素子を互いに異なるタ
イミングで開閉動作させると共に、複数の前記サンプリ
ング用スイッチング素子の各々の開閉動作タイミングの
相対的な時間間隔を前記列ライン毎に独立に設定する機
能を有し、前記行ラインが選択される一水平走査期間毎
に、前記サンプリング用スイッチング素子を介して画像
信号を出力し、選択された前記行ラインに接続される前
記画素に前記画像信号を供給する列制御回路とを備えた
ことを特徴とする。

【００１２】上記構成によれば、画像信号をサンプリン
グする際、まず同一の列ラインに並列接続された第１及
び第２サンプリング用スイッチング素子を所定の順序で
閉状態とすることでサンプル開始時に急激に列ラインを
チャージすることによるノイズの発生、基準電位の変動
を抑制すると共に、サンプルを終了する際には、各列ラ
イン毎に設定したタイミングでサンプリング用スイッチ
ング素子を開状態とすることでサンプリング用スイッチ
ング素子の寄生容量に起因する列ラインの電位変動を制
御し、画素制御用スイッチング素子の寄生容量に起因す
る行ライン切替時に生じる画素電位変動と相殺させ、ム
ラやフリッカを抑制するという効果を有する。

【００１３】請求項４記載の電気光学装置の駆動方法
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなる電気光学
装置の駆動方法において、複数の前記行ラインを順次選
択し、同一の前記列ラインに接続した複数のサンプリン
グ用スイッチング素子を互いに異なるタイミングで開閉
動作させると共に、複数の前記サンプリング用スイッチ
ング素子の各々の開閉動作タイミングの相対的な時間間
隔を前記列ライン毎に独立に設定し、前記行ラインが選
択される一水平走査期間毎に、前記サンプリング用スイ
ッチング素子を介して画像信号を出力して選択された前
記行ラインに接続される前記画素に前記画像信号を供給
し、前記一水平走査期間内において、前記画像信号が出
力される前に、前記列ラインに予備信号を出力すること
を特徴とする。

【００１４】上記構成によれば、画像信号をサンプリン
グする際、まず同一の列ラインに並列接続された第１及
び第２サンプリング用スイッチング素子を所定の順序で
閉状態とすることでサンプル開始時に急激に列ラインを
チャージすることによるノイズの発生、基準電位の変動
を抑制すると共に、サンプルを終了する際には、各列ラ
イン毎に設定したタイミングでサンプリング用スイッチ
ング素子を開状態とすることでサンプリング用スイッチ
ング素子の寄生容量に起因する列ラインの電位変動を制
御し、画素制御用スイッチング素子の寄生容量に起因す
る行ライン切替時に生じる画素電位変動と相殺させ、ム
ラやフリッカを抑制するという効果を有する。

【００１５】請求項５記載の電気光学装置の駆動回路
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなる電気光学
装置の駆動回路において、前記行ラインを選択する行制
御回路と、前記列ラインの各々に対して少なくとも２つ
ずつ設けたサンプリング用スイッチング素子と、同一の
前記列ラインに並列接続した第１及び第２サンプリング
用スイッチング素子を互いに異なるタイミングで開閉動
作させると共に、複数の前記サンプリング用スイッチン
グ素子の各々が閉状態となる時間幅を前記列ライン毎に
独立に設定する機能を有し、前記行ラインが選択される
一水平走査期間毎に、前記サンプリング用スイッチング
素子を介してング用スイッチング素子を介してを画像信
号を出力し、選択された前記行ラインに接続される前記
画素に前記画像信号を供給する列制御回路とを備えたこ
とを特徴とする。

【００１６】上記構成によれば、画像信号をサンプリン
グする際、まず同一の列ラインに並列接続された第１及
び第２サンプリング用スイッチング素子を所定の順序で
閉状態とすることでサンプル開始時に急激に列ラインを
チャージすることによるノイズの発生、基準電位の変動
を抑制すると共に、サンプルを終了する際には、各列ラ
イン毎に設定したタイミングでサンプリング用スイッチ
ング素子を開状態とすることでサンプリング用スイッチ
ング素子の寄生容量に起因する列ラインの電位変動を制
御し、画素制御用スイッチング素子の寄生容量に起因す
る行ライン切替時に生じる画素電位変動と相殺させ、ム
ラやフリッカを抑制するという効果を有する。

【００１７】請求項６記載の電気光学装置の駆動方法
は、互いに交差する複数の行ライン及び複数の列ライン
と、該行ラインと該列ラインに各々接続される複数の画
素とを有し、該各画素は画素制御用スイッチング素子と
電気光学物質とが電気的に直列接続されてなる電気光学
装置の駆動方法において、前記行ラインを順次選択し、
同一の前記列ラインに並列接続された第１及び第２サン
プリング用スイッチング素子を互いに異なるタイミング
で開閉動作させると共に、前記代１及び第２サンプリン
グ用スイッチング素子の各々が閉状態となる時間幅を前
記列ライン毎に独立に設定し、前記行ラインが選択され
る一水平走査期間毎に、前記サンプリング用スイッチン
グ素子介して画像信号を出力して前記選択された行ライ
ンに接続される前記画素に前記画像信号を供給すること
を特徴とする。

【００１８】上記構成によれば、画像信号をサンプリン
グする際、まず同一の列ラインに並列接続された第１及
び第２サンプリング用スイッチング素子を所定の順序で
開閉状態とすることでサンプル開始時に急激に列ライン
をチャージすることによるノイズの発生、基準電位の変
動を抑制すると共に、サンプルを終了する際には、各列
ライン毎に設定したタイミングでサンプリング用スイッ
チング素子を開状態とすることでサンプリング用スイッ
チング素子の寄生容量に起因する列ラインの電位変動を
制御し、画素制御用スイッチング素子の寄生容量に起因
する行ライン切替時に生じる画素電位変動と相殺させ、
ムラやフリッカを抑制するという効果を有する。

【００１９】請求項７に記載の電気光学装置の駆動回路
は、画像信号が供給される複数の列ラインと、走査信号
が供給される複数の行ラインと、前記各列ライン及び前
記各行ラインに接続された画素制御用スイッチング素子
と、前記画素制御用スイッチング素子に接続された画素
とを備えた電気光学装置の駆動回路であって、前記画像
信号をサンプリングして前記列ラインに供給するために
前記各列ラインに並列接続された第１及び第２サンプリ
ング用スイッチング素子と、前記第１及び第２サンプリ
ング用スイッチング素子に制御信号を供給するための列
制御回路とを有することを特徴とする。

【００２０】上記の駆動回路によれば、画像信号をサン
プリングする際、同一の列ラインに並列接続された第１
及び第２サンプリング用スイッチング素子を設けて、第
１及び第２サンプリング用スイッチング素子を適宜切り
替えることができる。したがって、例えば、サンプリン
グ開始時と終了時には第１及び第２サンプリング用スイ
ッチング素子の一方のみをオン状態とすることにより、
急激に列ラインをチャージすることによるノイズの発
生、基準電位の変動を抑制するとともに、サンプリング
用スイッチング素子の寄生容量に起因するサンプリング
終了時に生じる列ラインの電位変動を抑制することがで
きる。

【００２１】請求項８に記載の電気光学装置の駆動回路
は、前記第１及び第２サンプリング用スイッチング素子
は互いに駆動能力が異なることを特徴とする。

【００２２】上記の駆動回路によれば、第１及び第２サ
ンプリング用スイッチング素子の駆動能力が異なるた
め、第１及び第２サンプリング用スイッチング素子を所
定の順に開閉を行えば、オン抵抗を制御することがで
き、プッシュダウンレベル抑えることができる。すなわ
ち、例えば第１及び第２サンプリング用スイッチング素
子を構成するそれぞれのトランジスタのチャネル長が同
じ場合、第１サンプリング用スイッチング素子のチャネ
ル幅を短く、第２サンプリング用スイッチング素子のチ
ャネル幅を長くした場合、第１サンプリング用スイッチ
ング素子は第２サンプリング用スイッチング素子よりも
駆動能力が小さい。しかしながら、第１サンプリング用
スイッチング素子のほうがゲート−ソース間容量、ゲー
ト−ドレイン間容量が小さいため、第１サンプリング用
スイッチング素子のゲート電極に入力される制御信号に
よる、電位変動のレベル、つまりプッシュダウンのレベ
ルが小さいことになる。そこで、例えばサンプリング用
スイッチング素子の制御信号の開始時と終了時に駆動能
力の小さい第１サンプリング用スイッチング素子のみを
駆動させて開始時と終了時の間の期間に第２サンプリン
グ用スイッチング素子を駆動させれば、サンプリング開
始時に急激に列ラインをチャージすることによるノイズ
の発生、基準電位の変動を抑制すると共に、サンプリン
グ用スイッチング素子の寄生容量に起因するサンプリン
グ終了時に生じる列ラインの電位変動を抑制することが
できる。その結果、表示画面内の輝度むらを軽減するこ
とができる。

【００２３】請求項９において、前記第１及び第２サン
プリング用スイッチング素子はトランジスタからなり、
前記第１サンプリング用スイッチング素子のトランジス
タは前記第２サンプリング用スイッチング素子のトラン
ジスタよりもサイズが小さいことを特徴とする。

【００２４】上記の構成によれば、第１サンプリング用
スイッチング素子のトランジスタサイズは第２サンプリ
ング用スイッチング素子のトランジスタサイズよりも小
さいため、第１及び第２サンプリング用スイッチング素
子を所定の順に開閉を行えば、オン抵抗を制御すること
ができ、プッシュダウンレベル抑えることができる。す
なわち、サイズの小さいサンプリング用スイッチング素
子は、サイズの大きいサンプリング用スイッチング素子
に比べてゲート−ソース間容量、ゲート−ドレイン間容
量が小さいため、サンプリング用スイッチング素子のゲ
ート電極に入力される制御信号による、電位変動のレベ
ル、つまりプッシュダウンのレベルも小さい。したがっ
て、例えばサンプリング用スイッチング素子の制御信号
の開始時と終了時にサイズの小さいサンプリング用スイ
ッチング素子のみを駆動させて開始時と終了時の間の期
間にサイズの高いサンプリング用スイッチング素子を駆
動させれば、サンプリング開始時に急激に列ラインをチ
ャージすることによるノイズの発生、基準電位の変動を
抑制すると共に、サンプリング用スイッチング素子の寄
生容量に起因するサンプリング終了時に生じる列ライン
の電位変動を抑制することができる。その結果、表示画
面内の輝度むらを軽減することができる請求項１０に記
載の電気光学装置の駆動回路は、請求項８又は請求項９
に記載の電気光学装置の駆動回路において、前記第１及
び第２サンプリング用スイッチング素子は同時にオン状
態になる第１期間と前記第１期間の前と後の少なくとも
一方に第１サンプリング用スイッチング素子だけがオン
状態となる第２期間を有することを特徴とする。

【００２５】上記の構成によれば、第１及び第２サンプ
リング用スイッチング素子が同時のオン状態になる前ま
たは後に駆動能力が小さい、あるいはトランジスタサイ
ズの小さい第１サンプリング用スイッチング素子だけが
オン状態になるので、オン抵抗が高く、急激に列ライン
をチャージすることがなく、ノイズの発生、基準電圧の
変動を抑えることができる。

【００２６】請求項１１に記載の電気光学装置の駆動方
法は、画像信号が供給される複数の列ラインと、走査信
号が供給される複数の行ラインと、前記各列ライン及び
前記各行ラインに接続された画素制御用スイッチング素
子と、前記画素制御用スイッチング素子に接続された画
素と、前記画像信号をサンプリングして前記列ラインに
供給するために前記列ラインに並列接続された第１及び
第２サンプリング手段と、前記第１及び第２サンプリン
グ手段に制御信号を供給するための列制御回路とを有す
る電気光学装置の駆動方法であって、前記行ラインを順
次選択し、前記列制御回路からの出力に応じて、前記第
１サンプリング用スイッチング素子をオン状態にして前
記第２サンプリング用スイッチング素子をオフ状態に
し、前記第１及び第２サンプリング用スイッチング素子
をともにオン状態にし、前記第１サンプリング用スイッ
チング素子をオン状態にして前記第２サンプリング用ス
イッチング素子をオフ状態にすることを特徴とする。

【００２７】上記の構成によれば、まず第１サンプリン
グ用スイチンング素子のみがオン状態になるため、オン
抵抗が高くサンプリング開始時に急激に列ラインをチャ
ージすることがなく、ノイズの発生、基準電位の変動を
抑制できる。また、次には第１及び第２サンプリング用
スイッチング素子が共にオン状態になるため、オン抵抗
は十分に低く短時間で列ラインを画像信号の電位レベル
までチャージする事ができる。最後に、第２サンプリン
グ用スイッチング素子のプッシュダウン電圧を回復さ
せ、本来の画像信号の電位レベルに戻すことができる。
このように第１及び第２サンプリング用スイッチング素
子が同時のオン状態になる前と後に第１サンプリング用
スイッチング素子だけがオン状態になるので、オン抵抗
が高く、急激に列ラインをチャージすることがなく、ノ
イズの発生、基準電圧の変動を抑えることができる。

【００２８】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００２９】（実施例１）図１は、発明にかかるアクテ
ィブマトリクス表示装置の第１の実施例のブロック図を
示す。本アクティブマトリクス表示装置は行状のゲート
線（行ライン）Ｙ１、Ｙ２、…、Ｙｍと列状のソース線
（列ライン）Ｘ１、Ｘ２、…、Ｘｎと両者の各交差部に
配された行列状の液晶画素ＬＣ１１、ＬＣ１２、…、Ｌ
Ｃｍｎを備えている。本実施例では電気光学物質として
液晶を利用した画素を備えているが、本発明はこれに限
られるものではなく他の電気光学物質を用いても良い。
個々の液晶画素ＬＣに対応して画素制御用薄膜トランジ
スタＴ１１、Ｔ１２、…、Ｔｍｎが設けられている。画
素制御用薄膜トランジスタＴのゲート電極は対応するゲ
ート線Ｙに接続され、ソース線は対応するソース線Ｘに
接続され、ドレイン電極は対応する液晶画素ＬＣに接続
されている。

【００３０】行制御回路１が設けられており、各ゲート
線Ｙを線順次走査し一水平期間毎に一行分の液晶画素Ｌ
Ｃを選択する。具体的には、行制御回路１は、シフトレ
ジスタの機能を有し、行クロック信号ＣＬＹに同期して
行スタート信号ＤＹを順次転送し、選択パルスを各ゲー
ト線Ｙに出力する。これにより、画素制御用薄膜トラン
ジスタＴが開閉制御される。

【００３１】また、列制御回路２を備えており、サンプ
リング用薄膜トランジスタＴＳを開閉制御することで一
水平期間内で画像信号ＶＳＩＧを各ソース線Ｘに順次サ
ンプリングし、選択された一行分の液晶画素ＬＣに点順
次で画像信号ＶＳＩＧの書込みを行う。具体的にはソー
ス線Ｘ１、Ｘ２、…、Ｘｎの一端にはサンプリング用薄
膜トランジスタがＴＳ１ａとＴＳ１ｂ、ＴＳ２ａとＴＳ
２ｂ、…、ＴＳｎａとＴＳｎｂというように２つずつ設
けてあり、画像信号ＶＳＩＧの供給を受ける。尚、サン
プリング用薄膜トランジスタＴＳ１ａ、ＴＳ２ａ、…、
ＴＳｎａはゲート−ソース間容量、ゲート−ドレイン間
容量を小さくするためにトランジスタサイズを小さく
し、ＴＳ１ｂ、ＴＳ２ｂ、…、ＴＳｎｂはオン抵抗を低
く抑えるためにトランジスタサイズを大きくしてある。
シフトレジスタ３は列クロック信号ＣＬＸに同期して
列スタート信号ＤＸを順次転送し、その出力を遅延回路
４に出力する。遅延回路４は、シフトレジスタから受け
た信号を所定時間遅延させ、遅延タイミング信号Ｄ１
ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２ｂ、…、Ｄｎａ、Ｄｎｂをパ
ルス発生回路５に出力する。パルス発生回路５は、サン
プリング信号Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、…、Ｓ
ｎａ、Ｓｎｂを後述のタイミングで出力する。これらの
サンプリング信号は対応するサンプリング用薄膜トラン
ジスタＴＳ１ａ、ＴＳ１ｂ、ＴＳ２ａ、ＴＳ１ｂ、…、
ＴＳｎａ、ＴＳｎｂを開閉制御し、個々のソース線Ｘに
画像信号ＶＳＩＧをサンプリングする。

【００３２】更に、各ソース線Ｘに対する画像信号ＶＳ
ＩＧの順次サンプリングに先行して、予備書き込み電圧
ＶＰを各ソース線Ｘ及び選択された液晶画素ＬＣに同時
に供給する予備書き込み動作を行い、画像信号ＶＳＩＧ
のサンプリング時に生じる各ソース線Ｘへの充放電電流
を抑制する。具体的には、個々のソース線Ｘの端部に接
続した予備書き込み用薄膜トランジスタＴＰ１、ＴＰ
２，…、ＴＰｎを予備書き込み制御信号ＰＣによって開
閉制御している。

【００３３】次に、図２、３を参照して図１に示したア
クティブマトリクス表示装置の駆動方法を詳細に説明す
る。図２は図１に示すブロック図の各種信号のタイミン
グチャートであり、図３は薄膜トランジスタの動作例を
示す。

【００３４】行制御回路１は、行スタート信号ＤＹが入
力されると、行クロック信号ＣＬＹに同期して、パルス
幅が１Ｈの行選択信号を順次出力する。尚、図２では、
任意の行であるＹi-1、Ｙi 、Ｙi+1が順次出力された状
態を示している。

【００３５】行選択信号が出力され、行方向の各画素制
御用薄膜トランジスタＴがオン状態になると、まず、予
備書き込み制御信号ＰＣが出力されて予備書き込み用薄
膜トランジスタＴＰ１、ＴＰ２、…、ＴＰｎがオンし、
予備書き込み電圧ＶＰが各ソース線Ｘおよび選択された
液晶画素ＬＣに書き込まれる。

【００３６】列制御回路２は、列スタート信号ＤＸが入
力されると、列クロック信号ＣＬＸに同期したサンプリ
ング基準信号Ｒ１、Ｒ２、…，Ｒｎを生成した後、所定
時間遅延させた遅延タイミング信号Ｄ１ａ、Ｄ１ｂ、Ｄ
２ａ、Ｄ２ｂ、…、Ｄｎａ、Ｄｎｂ、更にこれを基準
にしたサンプリング信号Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２
ｂ、…、Ｓｎａ、Ｓｎｂを出力する。

【００３７】例えばサンプリング基準信号Ｒ１が出力さ
れた場合、サンプリング信号Ｓ１ａ，Ｓ１ｂは図３に示
すように出力され、サンプリング用薄膜トランジスタＴ
Ｓ１ａがオン、ＴＳ１ｂがオフの第１期間、続いてＴＳ
１ａ、ＴＳ１ｂが共にオンの第２期間、最後にＴＳ１
ａがオン、ＴＳ１ｂがオフの第３期間を生成し、この間
に画像信号ＶＳＩＧをソース線Ｘ１へサンプルする。同
期間が終了すると、ソース線Ｘ１はサンプルした電位を
ホールドし、一水平期間が終了するまでの残りの期間で
選択されている液晶画素ＬＣへホールドした電位を書き
込む。

【００３８】第１期間では、サイズの小さいサンプリン
グ用薄膜トランジスタＴＳ１ａのみがオン状態になるた
め、オン抵抗が高くサンプリング開始時に急激にソース
線Ｘをチャージすることがなく、ノイズの発生、基準電
位の変動を抑制できる。また、第２期間では、サンプリ
ング用薄膜トランジスタＴＳ１ａ、ＴＳ１ｂ共にオン状
態になるため、オン抵抗は十分に低く短時間でソース線
ＸをＶＳＩＧの電位レベルまでチャージする事ができ
る。最後の第３期間では、第２期間から第３期間への移
行する際のサンプリング用薄膜トランジスタＴＳ１ｂの
プッシュダウン電圧Ｖａを回復させ、本来のＶＳＩＧの
電位レベルに戻すことができる。第３期間が終了する
際、サンプリング用薄膜トランジスタＴＳ１ａがオフす
ると、Ｖｂ分のプッシュダウン電圧を生じるが、トラン
ジスタサイズが小さく、ゲート−ソース間容量、ゲート
−ドレイン間容量が小さいため、プッシュダウンレベル
を低く抑える事ができる。

【００３９】本実施例では、サンプリング用薄膜トラン
ジスタＴＳ１ａがサンプリング用薄膜トランジスタＴＳ
１ｂよりもサイズを小さくして、ゲート−ソース間容
量、ゲート−ドレイン間容量を小さくしたが、例えばサ
ンプリング用薄膜トランジスタＴＳ１ａとＴＳ１ｂを構
成するそれぞれのトランジスタのチャネル長が同じ場
合、サンプリング用薄膜トランジスタＴＳ１ａのチャネ
ル幅を短く、サンプリング用薄膜トランジスタＴＳ１２
のチャネル幅を長くしても良い。その場合、サンプリン
グ用薄膜トランジスタＴＳ１ａはサンプリング用薄膜ト
ランジスタＴＳ１ｂよりも駆動能力が小さいことになる
が、サンプリング用薄膜トランジスタＴＳ１ａのほうが
ゲート−ソース間容量、ゲート−ドレイン間容量が小さ
いため、サンプリング用薄膜トランジスタＴＳ１ａのゲ
ート電極に入力される制御信号による、電位変動のレベ
ル、つまりプッシュダウンのレベルが小さくなる。従っ
て、上述のようにサンプリング開始時と終了時にサンプ
リング用薄膜トランジスタＴＳ１ａのみを駆動させて開
始時と終了時の間の期間にサンプリング用薄膜トランジ
スタＴＳ１ｂを駆動させれば、サンプリング開始時に急
激に列ラインをチャージすることによるノイズの発生、
基準電位の変動を抑制すると共に、サンプリング用スイ
ッチング素子の寄生容量に起因するサンプリング終了時
に生じる列ラインの電位変動を抑制することができる。
その結果、表示画面内の輝度むらを軽減することができ
る。

【００４０】尚、本実施例ではサンプリング用の薄膜ト
ランジスタＴＳを、１本のソース線に対して２つ設けた
が、３つ以上であっても構わない。また、サンプリング
開始時のノイズ等が問題にならない場合は、図４に示す
ように第１期間を省略しても構わない。また、図５、６
に示すようにサンプリング用薄膜トランジスタＴＳ１
ａ、ＴＳ１ｂをそれぞれ排他的にオン状態としても構わ
ない。更に、サンプリング用薄膜トランジスタＴＳは、
Ｎチャンネルタイプ、Ｐチャンネルタイプのどちらでも
構わず、両者を組み合わせて使用しても構わない。

【００４１】（実施例２）図７は、発明にかかるアクテ
ィブマトリクス表示装置の第２の実施例のブロック図を
示す。尚、行制御回路１、行列状の液晶画素ＬＣ１１、
ＬＣ１２、…、ＬＣｍｎ、画素制御用薄膜トランジスタ
Ｔ１１、Ｔ１２、…、Ｔｍ、及び予備書込み用薄膜トラ
ンジスタＴＰ１、ＴＰ２，…、ＴＰｎの構成、動作は実
施例１で説明した通りであるので、説明を省略する。実
施例１と異なる点を説明する。

【００４２】列制御回路２は、シフトレジスタ３、可変
遅延回路６、パルス発生回路５から構成されている。

【００４３】シフトレジスタ３は、列スタート信号ＤＸ
が入力されると、列クロック信号ＣＬＸに同期したサン
プリング基準信号Ｒ１、Ｒ２、…，Ｒｎを生成し、可変
遅延回路６に入力する。可変遅延回路６では、遅延補正
信号ＤＣに従って各サンプリング基準信号を遅延させ、
遅延タイミング信号Ｄ１ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２ｂ、
…、Ｄｎａ、Ｄｎｂを生成する。パルス発生回路５は、
遅延タイミング信号Ｄを基準にサンプリング信号Ｓ１
ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、…、Ｓｎａ、Ｓｎｂを出
力し、対応するサンプリング用薄膜トランジスタＴＳ１
ａ、ＴＳ１ｂ、ＴＳ２ａ、ＴＳ２ｂ、…、ＴＳｎａ、Ｔ
Ｓｎｂを開閉制御し、個々のソース線Ｘに画像信号ＶＳ
ＩＧをサンプリングする。

【００４４】次に、図８、９を参照して、具体的な動作
を説明する。図８は、実施例２のブロック図であり、図
９は図８の各種信号のタイミングチャートである。

【００４５】遅延タイミング信号Ｄ１ｂ、Ｄ２ｂ、…、
Ｄｎｂは、それぞれサンプリング基準信号Ｒ１、Ｒ２、
…，Ｒｎより遅延補正信号ＤＣの値に従って遅延し、出
力される。遅延タイミング信号Ｄ１ａ、Ｄ２ａ、…、
Ｄｎａは、それぞれサンプリング基準信号Ｒ１、Ｒ２、
…，Ｒｎと同じタイミングもしくは一定量の遅延を伴っ
て出力される。図８中では、遅延補正信号ＤＣが徐々に
増加するように与えたあるため、第３期間はそれに伴っ
て短くなり、第２期間から第３期間に移行する際に生じ
るプッシュダウン電圧の改善効果が減少する。

【００４６】一般に、ゲート線Ｙには抵抗成分、容量成
分が配線全体にわたって分布しているため、行制御回路
１から遠ざかるにつれてゲート波形がなまり、液晶画素
ＬＣを制御する画素制御用薄膜トランジスタＴにおける
プッシュダウン電圧が図９に示すように減少する。尚、
図９では、ゲート線Ｙ１に接続される画素制御用薄膜ト
ランジスタＴ１１、Ｔ１２、…、Ｔ１ｎを例にした。こ
のように、遅延補正信号ＤＣを適宜入力することで、サ
ンプリング用薄膜トランジスタＴＳで生じるプッシュダ
ウン電圧と、画素制御用薄膜トランジスタＴで生じるプ
ッシュダウン電圧を加算した値を行制御回路１からの距
離とは無関係に均一にすることができ、表示画面内の輝
度むらを軽減することができる。

【００４７】尚、図中では遅延補正信号ＤＣをアナログ
値で示したが、デジタル値で入力するように可変遅延回
路６を構成してもよい。更に、可変遅延回路６にメモリ
機能を持たせ、遅延補正信号ＤＣを用いて遅延情報を格
納してもよい。

【００４８】（実施例３）図１０は、本発明にかかるア
クティブマトリクス表示装置の第３の実施例のブロック
図を示す。尚、行制御回路１、行列状の液晶画素ＬＣ１
１、ＬＣ１２、…、ＬＣｍｎ、画素制御用薄膜トランジ
スタＴ１１、Ｔ１２、…、Ｔｍ、及び予備書込み用薄膜
トランジスタＴＰ１、ＴＰ２，…、ＴＰｎの構成、動作
は実施例１で説明した通りであるので、説明を省略す
る。実施例１と異なる点を説明する。

【００４９】列制御回路２は、シフトレジスタ３、遅延
回路４、可変パルス発生回路７から構成されている。

【００５０】シフトレジスタ３は、列スタート信号ＤＸ
が入力されると、列クロック信号ＣＬＸに同期したサン
プリング基準信号Ｒ１、Ｒ２、…，Ｒｎを生成し、遅延
回路４に入力する。遅延回路４では、各サンプルホール
基準信号を所定時間遅延させ、遅延タイミング信号Ｄ１
ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２ｂ、…、Ｄｎａ、Ｄｎｂを生
成する．可変パルス発生回路７は、遅延タイミング信号
Ｄを基準にパルス幅補正信号ＰＷＣに従ってパルス幅を
制御したサンプリング信号Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ
２ｂ、…、Ｓｎａ、Ｓｎｂを出力し、対応するサンプリ
ング用薄膜トランジスタＴＳ１ａ、ＴＳ１ｂ、ＴＳ２
ａ、ＴＳ２ｂ、…、ＴＳｎａ、ＴＳｎｂを開閉制御し、
個々のソース線Ｘに画像信号ＶＳＩＧをサンプリングす
る。

【００５１】次に、図１０、図１１を参照して、具体的
な動作を説明する。図１０は実施例３のブロック図であ
り、図１１は図１０のタイミングチャートである。

【００５２】遅延タイミング信号Ｄ１ａ、Ｄ１ｂ、Ｄ２
ａ、Ｄ２ｂ、…、Ｄｎａ、Ｄｎｂは、それぞれサンプリ
ング基準信号Ｒ１、Ｒ２、…，Ｒｎと同じタイミングも
しくは一定量の遅延を伴って出力される。図１１中で
は、パルス幅補正信号ＰＷＣが徐々に増加するように与
えているため、サンプリング信号Ｓ１ｂ、Ｓ２ｂ、
…、Ｓｎｂのパルス幅は徐々に広くなると共に第３期
間は短くなり、第２期間から第３期間に移行する際に生
じるプッシュダウン電圧の改善効果が減少する。

【００５３】一般に、行制御回路１から遠ざかるにつれ
ゲート線Ｙの抵抗成分、容量成分によってゲート波形が
なまり、液晶画素ＬＣを制御する画素制御用薄膜トラン
ジスタＴにおけるプッシュダウン電圧が図９に示すよう
に減少する。尚、図９では、ゲート線Ｙ１に接続される
薄膜トランジスタを例にした。従って、パルス幅補正信
号ＰＷＣを適宜入力することで、サンプリング用薄膜ト
ランジスタＴＳで生じるプッシュダウン電圧と、画素制
御用薄膜トランジスタＴで生じるプッシュダウン電圧を
加えた値を行制御回路１からの距離とは無関係に均一に
することができ、表示画面内の輝度むらを軽減すること
ができる。

【００５４】尚、図中ではパルス幅補正信号ＰＷＣをア
ナログ値で示したが、デジタル値で入力するように可変
パルス発生回路７を構成してもよい。更に、可変パルス
発生回路７にメモリ機能を持たせ、パルス幅補正信号Ｐ
ＷＣを用いて遅延情報を格納してもよい。

【００５５】（アクティブマトリクス表示装置の全体構
成）以上のように構成されたアクティブマトリクス表示
装置の各実施形態の全体構成を図１４及び図１５を参照
して説明する。尚、図１４は、ＴＦＴアレイ基板１０を
その上に形成された各構成要素と共に対向基板２０の側
から見た平面図であり、図１５は、対向基板２０を含め
て示す図１４のＨ−Ｈ’断面図である。

【００５６】図１４において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、周辺見切りとしての遮光膜５
３が設けられている。シール材５２の外側の領域には、
列制御回路２及び実装端子１０２がＴＦＴアレイ基板１
０の一辺に沿って設けられており、行制御回路１が、こ
の一辺に隣接する２辺に沿って設けられている。ゲート
線Ｙに供給される走査信号遅延が問題にならないのなら
ば、行制御回路２は片側だけでも良いことは言うまでも
ない。また、列制御回路２を画像表示領域の辺に沿って
両側に配列してもよい。例えば奇数列のソース線は画像
表示領域の一方の辺に沿って配設された列制御回路から
画像信号を供給し、偶数列のソース線は前記画像表示領
域の反対側の辺に沿って配設された列制御回路から画像
信号を供給するようにしてもよい。この様にソース線Ｘ
を櫛歯状に駆動するようにすれば、列制御回路２の占有
面積を拡張することができるため、複雑な回路を構成す
ることが可能となる。更にＴＦＴアレイ基板１０の残る
一辺には、画像表示領域の両側に設けられた行制御回路
１間をつなぐための複数の配線１０５が設けられてい
る。また、対向基板２０のコーナー部の少なくとも１箇
所においては、ＴＦＴアレイ基板１０と対向基板２０と
の間で電気的導通をとるための上下導通材１０６が設け
られている。そして、図１５に示すように、図１４に示
したシール材５２とほぼ同じ輪郭を持つ対向基板２０が
当該シール材５２によりＴＦＴアレイ基板１０に固着さ
れており、ＴＦＴアレイ基板１０と対向基板２０により
電気光学物質層５０が封入されたアクティブマトリクス
表示装置が構成されている。また、対向基板２０の電気
光学物質層５０に面する側には、各画素の開口領域を規
定し、コントラスト比の向上や隣接画素間における混色
の防止のための一般にブラックマスク又はブラックマト
リクスと称される遮光膜２２が設けられている。

【００５７】（電子機器）次に、以上詳細に説明したア
クティブマトリクス表示装置１００を備えた電子機器の
実施の形態について図１６から図１９を参照して説明す
る。

【００５８】先ず図１６に、このようにアクティブマト
リクス表示装置１００を備えた電子機器の概略構成を示
す。

【００５９】図１６において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、アクティブマトリクス表示装置１００、クロッ
ク発生回路１００８並びに電源回路１０１０を備えて構
成されている。表示情報出力源１０００は、ＲＯＭ（Re
ad Only Memory）、ＲＡＭ（Random Access Memory）、
光ディスク装置などのメモリ、画像信号を同調して出力
する同調回路等を含み、クロック発生回路１００８から
のクロック信号に基づいて、所定フォーマットの画像信
号などの表示情報を表示情報処理回路１００２に出力す
る。表示情報処理回路１００２は、増幅・極性反転回
路、シリアル−パラレル変換回路、ローテーション回
路、ガンマ補正回路、クランプ回路等の周知の各種処理
回路を含んで構成されており、クロック信号に基づいて
入力された表示情報からデジタル信号を順次生成し、ク
ロック信号CLKと共に駆動回路１００４に出力する。駆
動回路１００４は、アクティブマトリクス表示装置１０
０を駆動する。電源回路１０１０は、上述の各回路に所
定電源を供給する。尚、アクティブマトリクス表示装置
１００を構成するＴＦＴアレイ基板の上に、駆動回路１
００４を搭載してもよく、これに加えて表示情報処理回
路１００２を搭載してもよい。

【００６０】次に図１７から図１８に、このように構成
された電子機器の具体例を各々示す。

【００６１】図１７において、電子機器の一例たる液晶
プロジェクタ１１００は、上述した駆動回路１００４が
ＴＦＴアレイ基板上に搭載されたアクティブマトリクス
表示装置１００を含む液晶表示モジュールを３個用意
し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及
び１００Ｂとして用いたプロジェクタとして構成されて
いる。液晶プロジェクタ１１００では、メタルハライド
ランプ等の白色光源のランプユニット１１０２から投射
光が発せられると、３枚のミラー１１０６及び２枚のダ
イクロイックミラー１１０８によって、ＲＧＢの３原色
に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応す
るライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々
導かれる。この際特にＢ光は、長い光路による光損失を
防ぐために、入射レンズ１１２２、リレーレンズ１１２
３及び出射レンズ１１２４からなるリレーレンズ系１１
２１を介して導かれる。そして、ライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色
に対応する光成分は、ダイクロイックプリズム１１１２
により再度合成された後、投射レンズ１１１４を介して
スクリーン１１２０にカラー画像として投射される。

【００６２】図１８において、電子機器の他の例たるマ
ルチメディア対応のラップトップ型のパーソナルコンピ
ュータ（ＰＣ）１２００は、上述したアクティブマトリ
クス表示装置１００がトップカバーケース内に設けられ
ており、更にＣＰＵ、メモリ、モデム等を収容すると共
にキーボード１２０２が組み込まれた本体１２０４を備
えている。

【００６３】以上図１７から図１８を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、エン
ジニアリング・ワークステーション（ＥＷＳ）、携帯電
話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装
置等などが図１２に示した電子機器の例として挙げられ
る。

【００６４】以上説明したように、本実施の形態によれ
ば、製造効率が高く高品位の画像表示が可能なアクティ
ブマトリクス表示装置を備えた各種の電子機器を実現で
きる。

【図面の簡単な説明】

【図１】実施例１に示した本発明のブロック図。

【図２】図１に示した構成の各種信号のタイミングチャ
ート。

【図３】図１に示した薄膜トランジスタＴＳの動作例を
示す図。

【図４】図１に示した薄膜トランジスタＴＳの動作例を
示す図。

【図５】図１に示した薄膜トランジスタＴＳの動作例を
示す図。

【図６】図１に示した薄膜トランジスタＴＳの動作例を
示す図。

【図７】実施例２に示した本発明のブロック図。

【図８】図７に示した構成の各種信号のタイミングチャ
ート。

【図９】プッシュダウン電圧分布を示す図。

【図１０】実施例３に示した本発明のブロック図。

【図１１】図７に示した構成の各種信号のタイミングチ
ャート。

【図１２】従来例のブロック図。

【図１３】従来例の構成のタイミングチャート。

【図１４】アクティブマトリクス表示装置の各実施形態
におけるＴＦＴアレイ基板をその上に形成された各構成
要素と共に対向基板の側から見た平面図である。

【図１５】図１１のＨ−Ｈ’断面図である。

【図１６】本発明による電子機器の実施の形態の概略構
成を示すブロック図である。

【図１７】電子機器の一例として液晶プロジェクタを示
す断面図である。

【図１８】電子機器の他の例としてのパーソナルコンピ
ュータを示す正面図である。

【符号の説明】

１行制御回路２列制御回路３シフトレジスタ４遅延回路５パルス発生回路６可変遅延回路７可変パルス発生回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NC09 NC16 NC23 ND33 ND35 ND40 ND60 5C006 AA01 AA02 AC02 AC21 AC27 AF42 AF46 AF50 AF71 BB16 BC03 BC12 BC20 BF03 BF07 BF11 BF31 EB04 EC11 FA18 FA22 FA23 FA26 FA34 FA37 5C080 AA10 BB05 DD05 DD29 FF11 JJ02 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】互いに交差する複数の行ライン及び複数の
列ラインと、該行ラインと該列ラインに各々接続される
複数の画素とを有し、該各画素は画素制御用スイッチン
グ素子と電気光学物質とが電気的に直列接続されてなる
電気光学装置の駆動回路において、前記行ラインを選択
する行制御回路と、前記各列ラインに対して並列接続さ
れた第１及び第２サンプリング用スイッチング素子と、
同一の前記列ラインに接続した第１及び第２サンプリン
グ用スイッチング素子を互いに異なるタイミングで開閉
動作させる機能を有し、前記行ラインが選択される一水
平走査期間毎に、前記サンプリング用スイッチング素子
を介して画像信号を出力し、選択された前記行ラインに
接続される前記画素に前記画像信号を供給する列制御回
路とを備えたことを特徴とする電気光学装置の駆動回
路。
【請求項２】互いに交差する複数の行ライン及び複数の
列ラインと、該行ラインと該列ラインに各々接続される
複数の画素とを有し、該各画素は画素制御用スイッチン
グ素子と電気光学物質とが電気的に直列接続されてなる
電気光学装置の駆動方法において、前記行ラインを順次
選択し、同一の前記列ラインに並列接続した第１及び第
２サンプリング用スイッチング素子を互いに異なるタイ
ミングで開閉動作させ、前記行ラインが選択される一水
平走査期間毎に、前記サンプリング用スイッチング素子
を介して画像信号を出力し、選択された前記行ラインに
接続される前記画素に前記画像信号を供給することを特
徴とする電気光学装置の駆動方法。
【請求項３】互いに交差する複数の行ライン及び複数の
列ラインと、該行ラインと該列ラインに各々接続される
複数の画素とを有し、該各画素は画素制御用スイッチン
グ素子と電気光学物質とが電気的に直列接続されてなる
電気光学装置の駆動回路において、前記行ラインを選択
する行制御回路と、前記各列ラインに対して並列接続さ
れた第１及び第２サンプリング用スイッチング素子と、
同一の前記列ラインに接続した複数の前記サンプリング
用スイッチング素子を互いに異なるタイミングで開閉動
作させると共に、複数の前記サンプリング用スイッチン
グ素子の各々の開閉動作タイミングの相対的な時間間隔
を前記列ライン毎に独立に設定する機能を有し、前記行
ラインが選択される一水平走査期間毎に、前記サンプリ
ング用スイッチング素子を介して画像信号を出力し、選
択された前記行ラインに接続される前記画素に前記画像
信号を供給する列制御回路とを備えたことを特徴とする
電気光学装置の駆動回路。
【請求項４】互いに交差する複数の行ライン及び複数の
列ラインと、該行ラインと該列ラインに各々接続される
複数の画素とを有し、該各画素は画素制御用スイッチン
グ素子と電気光学物質とが電気的に直列接続されてなる
電気光学装置の駆動方法において、複数の前記行ライン
を順次選択し、同一の前記列ラインに接続した複数のサ
ンプリング用スイッチング素子を互いに異なるタイミン
グで開閉動作させると共に、複数の前記サンプリング用
スイッチング素子の各々の開閉動作タイミングの相対的
な時間間隔を前記列ライン毎に独立に設定し、前記行ラ
インが選択される一水平走査期間毎に、前記サンプリン
グ用スイッチング素子を介して画像信号を出力して選択
された前記行ラインに接続される前記画素に前記画像信
号を供給し、前記一水平走査期間内において、前記画像
信号が出力される前に、前記列ラインに予備信号を出力
することを特徴とする電気光学装置の駆動方法。
【請求項５】互いに交差する複数の行ライン及び複数の
列ラインと、該行ラインと該列ラインに各々接続される
複数の画素とを有し、該各画素は画素制御用スイッチン
グ素子と電気光学物質とが電気的に直列接続されてなる
電気光学装置の駆動回路において、前記行ラインを選択
する行制御回路と、前記列ラインの各々に対して少なく
とも２つずつ設けたサンプリング用スイッチング素子
と、同一の前記列ラインに接続した複数の前記サンプリ
ング用スイッチング素子を互いに異なるタイミングで開
閉動作させると共に、複数の前記サンプリング用スイッ
チング素子の各々が閉状態となる時間幅を前記列ライン
毎に独立に設定する機能を有し、前記行ラインが選択さ
れる一水平走査期間毎に、前記サンプリング用スイッチ
ング素子を介して画像信号を出力し、選択された前記行
ラインに接続される前記画素に前記画像信号を供給する
列制御回路とを備えたことを特徴とする電気光学装置の
駆動回路。
【請求項６】互いに交差する複数の行ライン及び複数の
列ラインと、該行ラインと該列ラインに各々接続される
複数の画素とを有し、該各画素は画素制御用スイッチン
グ素子と電気光学物質とが電気的に直列接続されてなる
電気光学装置の駆動方法において、前記行ラインを順次
選択し、同一の前記列ラインに並列接続した第１及び第
２のサンプリング用スイッチング素子を互いに異なるタ
イミングで開閉動作させると共に、複数の前記第１及び
第２サンプリング用スイッチング素子の各々が閉状態と
なる時間幅を前記列ライン毎に独立に設定し、前記行ラ
インが選択される一水平走査期間毎に、前記サンプリン
グ用スイッチング素子介して画像信号を出力して前記選
択された行ラインに接続される前記画素に前記画像信号
を供給することを特徴とする電気光学装置の駆動方法。
【請求項７】画像信号が供給される複数の列ラインと、
走査信号が供給される複数の行ラインと、前記各列ライ
ン及び前記各行ラインに接続された画素制御用スイッチ
ング素子と、前記画素制御用スイッチング素子に接続さ
れた画素とを備えた電気光学装置の駆動回路であって、前記画像信号をサンプリングして前記列ラインに供給す
るために前記各列ラインに並列接続された第１及び第２
サンプリング用スイッチング素子と、前記第１及び第２サンプリング用スイッチング素子に制
御信号を供給するための列制御回路とを有することを特
徴とする電気光学装置の駆動回路。
【請求項８】前記第１及び第２サンプリング用スイッチ
ング素子は互いに駆動能力が異なることを特徴とする請
求項７に記載の電気光学装置の駆動回路。
【請求項９】前記第１及び第２サンプリング用スイッチ
ング素子はトランジスタからなり、前記第１サンプリン
グ用スイッチング素子のトランジスタは前記第２サンプ
リング用スイッチング素子のトランジスタよりもサイズ
が小さいことを特徴とする請求項８に記載の電気光学装
置の駆動回路。
【請求項１０】前記第１及び第２サンプリング用スイッ
チング素子は同時にオン状態になる第１期間と前記第１
期間の前と後の少なくとも一方に第１サンプリング用ス
イッチング素子だけがオン状態となる第２期間を有する
ことを特徴とする請求項８又は請求項９に記載の電気光
学装置の駆動回路。
【請求項１１】画像信号が供給される複数の列ライン
と、走査信号が供給される複数の行ラインと、前記各列
ライン及び前記各行ラインに接続された画素制御用スイ
ッチング素子と、前記画素制御用スイッチング素子に接
続された画素と、前記画像信号をサンプリングして前記
列ラインに供給するために前記列ラインに並列接続され
た第１及び第２サンプリング手段と、前記第１及び第２
サンプリング手段に制御信号を供給するための列制御回
路とを有する電気光学装置の駆動方法であって、前記行ラインを順次選択し、前記列制御回路からの出力に応じて、前記第１サンプリ
ング用スイッチング素子をオン状態にして前記第２サン
プリング用スイッチング素子をオフ状態にし、前記第１及び第２サンプリング用スイッチング素子をと
もにオン状態にし、前記第１サンプリング用スイッチング素子をオン状態に
して前記第２サンプリング用スイッチング素子をオフ状
態にすることを特徴とする電気光学装置の駆動方法。
【請求項１２】前記請求項１、請求項３、請求項５、請
求項７乃至請求項１０のいずれか一項に記載の電気光学
装置の駆動回路を備えた電気光学装置。