JP2003108093A

JP2003108093A - 液晶表示装置

Info

Publication number: JP2003108093A
Application number: JP2001304515A
Authority: JP
Inventors: Koyu Cho; 宏勇張; Yoshiya Kaneko; 淑也金子
Original assignee: Fujitsu Display Technologies Corp
Current assignee: Fujitsu Ltd
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2003-04-11
Anticipated expiration: 2021-09-28
Also published as: JP4518717B2

Abstract

(57)【要約】【課題】単一極性ＴＦＴよりなる液晶表示装置におい
て、フリッカのない高表示品質を得ること。【解決手段】各データバス線３２の信号入力側に、ｎ
個のｎチャネルＭＯＳトランジスタＴ１，Ｔ２を並列に
接続した構成のアナログスイッチ３を接続する。データ
バス線３２への入力信号が対向電極電位に対して正極性
である正フレームのときにｎ個のＭＯＳトランジスタＴ
１，Ｔ２をオンさせ、入力信号が負極性である負フレー
ムのときにｍ個（ただし、ｍ＜ｎ）のＭＯＳトランジス
タＴ１をオンさせることによって、アナログスイッチ３
の、画素セル４への充電電流を流す駆動能力と画素セル
４からの放電電流を流す駆動能力とがほぼ同じになるよ
うに調整し、正フレームと負フレームで入力信号の振幅
をほぼ同じにしてフリッカを低減させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示部とともにそ
の駆動回路等を基板上に搭載したアクティブマトリクス
方式の液晶表示装置に関し、特に表示部および周辺駆動
回路等を構成する薄膜トランジスタ（ＴＦＴ）を単一極
性（Ｎ型またはＰ型）のトランジスタで構成した液晶表
示装置に関する。

【０００２】近年注目されているポリシリコン（以下、
ｐ−Ｓｉとする）ＴＦＴよりなる液晶表示装置は、表示
部とともに周辺駆動回路を内蔵し、高性能でかつ低価格
であるという利点を有する。このｐ−ＳｉＴＦＴ液晶表
示装置では、表示部にＮ型のＴＦＴが用いられる。ま
た、周辺駆動回路にはＮ型のＴＦＴとＰ型のＴＦＴから
なるＣＭＯＳ型のＴＦＴが用いられる。したがって、ｐ
−ＳｉＴＦＴ液晶表示装置では、Ｐ型ＴＦＴを形成する
ためのフォトパターニング工程およびＰ型不純物添加工
程等が必要となる。そのため、ＴＦＴとしてＮ型のアモ
ルファスシリコン（ａ−Ｓｉ）ＴＦＴのみを用いた液晶
表示装置に比べて、製造工程が複雑である。そこで、近
時、単一極性、すなわちＮ型のみ、またはＰ型のみのｐ
−ＳｉＴＦＴを用いて表示部および周辺駆動回路を構成
する動向が見られる。

【０００３】

【従来の技術】図３３は、液晶表示装置の一般的な交流
駆動方法（フレーム反転駆動法）について説明するため
の図である。図３３に示すように、フレーム周波数ｆｒ
が６０Ｈｚの場合、１秒間の表示フレーム数は６０であ
る。この場合、直流ＤＣによる液晶の劣化を抑制するた
め、各画素には、振幅が同じで、対向電極電位に対して
正極性の入力信号（以下、正極性信号とする）ＶＨと、
対向電極電位に対して負極性の入力信号（以下、負極性
信号とする）ＶＬとがフレームごとに交互に供給され
る。つまり、各画素には１秒間に３０対の正極性信号と
負極性信号が供給され、６０フレームの表示がおこなわ
れる。

【０００４】なお、正極性信号ＶＨを表示するフレーム
（以下、正フレームとし、図面では“＋”と表記する）
を正フィールドとし、負極性信号ＶＬを表示するフレー
ム（以下、負フレームとし、図面では“−”と表記す
る）を負フィールドと定義する場合には、１秒間に６０
フィールドが表示され、１秒間の表示フレーム数は３０
となる。このように一対の正負のフィールドで１フレー
ムを定義する場合には、本明細書および添付図面中の記
載において「フレーム」を「フィールド」と読み替える
ものとする。

【０００５】図３４は、フレーム反転駆動法における入
力信号レベルの変化について説明するための図である。
図３４に示すように、正フレーム期間Ｔｆｈにおいて電
圧レベルがＶｗｈ（白）〜Ｖｂｈ（黒）間の正極性信号
ＶＨが供給される。負フレーム期間Ｔｆｌにおいては、
電圧レベルがＶｂｌ（黒）〜Ｖｗｌ（白）間の負極性信
号ＶＬが供給される。ここで、正極性信号ＶＨと負極性
信号ＶＬとは、対向電極電位Ｖｃｏｍに対して対称にな
るのが理想である。

【０００６】図３５および図３６は、従来の単一極性
（ここではＮ型）のｐ−ＳｉＴＦＴで構成した液晶表示
装置におけるアナログスイッチの構成およびその動作原
理について説明するための図である。図３５または図３
６に示すように、入力信号を供給するための信号入力線
１１には、アナログスイッチ１のソース電極（Ｓ）また
はドレイン電極（Ｄ）の一方が接続される。表示部のデ
ータバス線１２には、ソース電極（Ｓ）またはドレイン
電極（Ｄ）のもう一方が接続される。

【０００７】アナログスイッチ１のゲート電極（Ｇ）は
ブロック線（ＢＬ）１３に接続されており、アナログス
イッチ１のオン、オフは、ブロック線１３を介して供給
されるアナログスイッチ制御信号により切り替えられ
る。また、充放電の負荷としてデータバス線１２には複
数の画素セル２が接続されている。各画素セル２は、Ｎ
型のＴＦＴよりなるスイッチング素子（アクティブ素
子）２１、液晶セル２２および蓄積容量２３により構成
されている。データバス線１２の信号電位Ｖｂｓ（ｔ）
は時間の関数である。

【０００８】図３５に示すように、正フレーム期間にな
って、入力信号が負極性信号ＶＬから正極性信号ＶＨに
立ち上がると、信号入力線１１の電位がデータバス線１
２よりも高くなるので、アナログスイッチ１の信号入力
側がドレイン電極（Ｄ）となり、信号出力側がソース電
極（Ｓ）となる。このとき、アナログスイッチ１が選択
されてオンすると、アナログスイッチ１を介してデータ
バス線１２に電流Ｉｄｓが流れ、液晶セル２２および蓄
積容量２３が充電される。

【０００９】一方、図３６に示すように、負フレーム期
間になって、入力信号が正極性信号ＶＨから負極性信号
ＶＬに立ち下がると、信号入力線１１の電位がデータバ
ス線１２よりも低くなるので、アナログスイッチ１の信
号入力側がソース電極（Ｓ）、信号出力側がドレイン電
極（Ｄ）となる。このとき、アナログスイッチ１が選択
されてオンすると、液晶セル２２および蓄積容量２３が
放電し、データバス線１２からアナログスイッチ１を介
して信号入力線１１に電流−Ｉｄｓが流れる。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
た従来の単一極性ｐ−ＳｉＴＦＴで構成した液晶表示装
置ではつぎのような問題点がある。すなわち、図３４に
示すように、ＴＦＴの極性がＮ型の場合、正フレームの
充電期間において充電が進むにつれてデータバス線１２
の電位Ｖｇｓが上昇するので、アナログスイッチ１のゲ
ート−ソース間電圧Ｖｇｓはデータバス線の信号電位Ｖ
ｂｓに依存して変化し、充電開始時点でのＶｇｓｈ（充
電開始）から充電完了時点のＶｇｓｈ（充電完了）にま
で下がる。それによって、アナログスイッチ１の充電電
流Ｉｄｓは初期値より急激に減少する。

【００１１】それに対して、ＴＦＴの極性がＮ型の場
合、負フレームの放電期間においてはアナログスイッチ
１のゲート−ソース間電圧Ｖｇｓｌはデータバス線電位
Ｖｂｓに依存せず、不変であるため、アナログスイッチ
１の放電電流−Ｉｄｓは初期値より緩やかに減少する。
つまり、Ｎ型ＴＦＴからなるアナログスイッチ１の充電
能力は放電能力よりも小さい。

【００１２】したがって、図３７に示すように、負フレ
ームにおいてはデータバス線電位Ｖｂｓ、すなわちアナ
ログスイッチ１の出力電位が負極性の入力信号ＶＬの電
圧レベルに達する。図３７は、図３６に示す液晶表示装
置の負フレームにおけるデータバス線電位の経時変化を
模式的に示す図である。それに対して、図３８に示すよ
うに、正フレームにおいては充電能力が低い分、データ
バス線電位Ｖｂｓは正極性の入力信号ＶＨの電圧レベル
よりもΔＶＨだけ低くなってしまう。図３８は、図３６
に示す液晶表示装置の正フレームにおけるデータバス線
電位の経時変化を模式的に示す図である。

【００１３】それによって、図３９に示すように、本
来、正フレームと負フレームとでは入力信号の振幅が同
じであるが、アナログスイッチ１の出力信号の振幅は負
フレームよりも正フレームにおいて小さくなってしま
う。つまり、アナログスイッチ１の入力信号は対称性を
有しているが、出力信号は非対称となってしまう。この
ように、正フレームと負フレームで信号が非対称である
ため、フリッカが発生するという問題点がある。図３９
は、図３６に示す液晶表示装置の入力信号の波形（図３
９（ａ））とアナログスイッチ出力信号の波形（図３９
（ｂ））を模式的に示す図である。

【００１４】上述した問題点は、表示部および周辺駆動
回路をＮ型のｐ−ＳｉＴＦＴで構成した液晶表示装置に
限らず、Ｐ型のｐ−ＳｉＴＦＴで構成した液晶表示装置
においても同様である。図４０に、表示部および周辺駆
動回路をＮ型のｐ−ＳｉＴＦＴで構成した場合と、Ｐ型
のｐ−ＳｉＴＦＴで構成した場合の欠点および利点を、
周辺駆動回路をＣＭＯＳ型のＴＦＴで構成した場合と比
較して示す。

【００１５】図４０に示すように、Ｎ型またはＰ型の場
合にはＣＭＯＳ型の場合よりもフォトパターニング工程
で用いる加工マスクが１枚少なくて済むという利点があ
る。しかし、ＣＭＯＳ型の場合に正フレームと負フレー
ムの駆動能力が同じであるのに対して、Ｎ型の場合には
正フレームにおける駆動能力が負フレームにおける駆動
能力よりも小さくなり、またＰ型の場合にはその逆とな
るという欠点があった。

【００１６】本発明は、上記問題点に鑑みてなされたも
のであって、フリッカのない高表示品質の単一極性ＴＦ
Ｔよりなる液晶表示装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、各データバス線の信号入力側に、ｎ個の
ｎチャネルＭＯＳトランジスタを並列に接続した構成の
アナログスイッチを接続し、各データバス線について、
データバス線への入力信号が対向電極電位に対して正極
性であるときにｎ個のｎチャネルＭＯＳトランジスタを
オンさせ、一方、データバス線への入力信号が対向電極
電位に対して負極性であるときにｍ個（ただし、ｍ＜
ｎ）のｎチャネルＭＯＳトランジスタをオンさせる構成
とし、それによって、アナログスイッチの、画素セルへ
の充電電流を流す駆動能力と画素セルからの放電電流を
流す駆動能力とが同じになるように調整する。

【００１８】この発明によれば、アナログスイッチの、
画素セルへの充電電流を流す駆動能力と画素セルからの
放電電流を流す駆動能力とが同じになるように、入力信
号が正極性信号のときにはアナログスイッチを構成する
ｎ個のｎチャネルＭＯＳトランジスタがオンし、一方、
入力信号が負極性信号のときにはアナログスイッチを構
成するｍ個のｎチャネルＭＯＳトランジスタがオンす
る。アナログスイッチを構成するＭＯＳトランジスタが
ｐチャネルの場合にはこの逆となる。

【００１９】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。図１および図２
は、本発明の実施の形態にかかる液晶表示装置の要部の
構成を示す回路図である。図１または図２に示すよう
に、この液晶表示装置は、単一極性ＴＦＴよりなるアナ
ログスイッチ３が、入力信号を供給するための信号入力
線３１と表示部のデータバス線３２との間に接続された
構成となっている。

【００２０】アナログスイッチ３は、その数を特に限定
しないが、たとえば並列に接続された２個のｎチャネル
ＭＯＳトランジスタ（ＴＦＴ）Ｔ１，Ｔ２を有する。こ
れら２個のＭＯＳトランジスタＴ１，Ｔ２を区別するた
め、以下の説明では一方をａ系統のＭＯＳトランジスタ
Ｔ１とし、他方をｂ系統のＭＯＳトランジスタＴ２とす
る。なお、以下の説明では、特に断らない限り、ＭＯＳ
トランジスタの極性はｎチャネルとする。

【００２１】ａ系統のＭＯＳトランジスタＴ１およびｂ
系統のＭＯＳトランジスタＴ２の、それぞれソース
（Ｓ）またはドレイン（Ｄ）となる２つの電極のうちの
一方は信号入力線３１に共通接続されており、もう一方
はデータバス線３２に共通接続されている。ａ系統のＭ
ＯＳトランジスタＴ１のゲート電極（Ｇ）およびｂ系統
のＭＯＳトランジスタＴ２のゲート電極（Ｇ）はそれぞ
れａ系統のブロック線３３ａおよびｂ系統のブロック線
３３ｂに接続されている。ａ系統ブロック線３３ａおよ
びｂ系統ブロック線３３ｂには、たとえば図示しないデ
ータドライバから互いに独立したアナログスイッチ制御
信号ＢＬａ，ＢＬｂが供給される。すなわち、ａ系統の
ＭＯＳトランジスタＴ１およびｂ系統のＭＯＳトランジ
スタＴ２はそれぞれのアナログスイッチ制御信号ＢＬ
ａ，ＢＬｂに基づいて互いに独立してオン、オフする。

【００２２】特に限定しないが、充放電の負荷としてデ
ータバス線３２に接続された複数の画素セル４は、ｎチ
ャネルＭＯＳトランジスタ（ＴＦＴ）よりなるスイッチ
ング素子（アクティブ素子）４１、液晶セル４２および
蓄積容量４３により構成されている。図１または図２に
おいて、符号４４はゲートバス線であり、またＶｂｓは
データバス線３２の信号電位である。

【００２３】つぎに、上述したアナログスイッチ３の動
作について説明する。図１に示すように、正フレーム期
間になって、入力信号が負極性信号ＶＬから正極性信号
ＶＨに立ち上がると、信号入力線３１の電位がデータバ
ス線３２よりも高くなるので、アナログスイッチ３を構
成する２個のＭＯＳトランジスタＴ１，Ｔ２は、その信
号入力側がドレイン電極（Ｄ）となり、信号出力側がソ
ース電極（Ｓ）となる。このとき、ａ系統およびｂ系統
の各ブロック線３３ａ，３３ｂを介してａ系統のＭＯＳ
トランジスタＴ１およびｂ系統のＭＯＳトランジスタＴ
２にそれぞれアナログスイッチ制御信号ＢＬａ，ＢＬｂ
が供給され、それによって両トランジスタＴ１，Ｔ２が
オン状態となる。したがって、正極性信号ＶＨの入力に
より、データバス線３２はａ系統およびｂ系統の２つの
ＭＯＳトランジスタＴ１，Ｔ２を電流パスとして充電さ
れる。

【００２４】一方、図２に示すように、負フレーム期間
になって、入力信号が正極性信号ＶＨから負極性信号Ｖ
Ｌに立ち下がると、信号入力線３１の電位がデータバス
線３２よりも低くなるので、ａ系統およびｂ系統のＭＯ
ＳトランジスタＴ１，Ｔ２は、その信号入力側がソース
電極（Ｓ）となり、信号出力側がドレイン電極（Ｄ）と
なる。このときには、ａ系統のブロック線３３ａにアナ
ログスイッチ制御信号ＢＬａが供給されるだけであるた
め、ａ系統のＭＯＳトランジスタＴ１のみがオン状態と
なる。ｂ系統のＭＯＳトランジスタＴ２はオフ状態のま
まである。したがって、負極性信号ＶＬの入力により、
データバス線３２はａ系統のＭＯＳトランジスタＴ１の
みを電流パスとして放電される。このように、オン状態
となるＭＯＳトランジスタの数をフレームごとに調整す
ることにより、単一極性アナログスイッチ３の充放電能
力の差を補正する。

【００２５】図３は、アナログスイッチの他の例を示す
回路図である。図３に示すアナログスイッチ５は、３個
以上の単一極性のＭＯＳトランジスタを並列に接続した
構成となっている。すなわち、たとえば第１、第２、第
３、・・・、第ｍ、第ｍ＋１、・・・、第ｎのｎ個のｎ
チャネルＭＯＳトランジスタＴ１〜Ｔｎについて、それ
ぞれのソース（Ｓ）またはドレイン（Ｄ）となる２つの
電極のうちの一方は信号入力線３１に共通接続されてお
り、もう一方はデータバス線３２に共通接続されてい
る。第１〜第ｍのＭＯＳトランジスタＴ１〜Ｔｍはａ系
統であり、第ｍ＋１〜第ｎのＭＯＳトランジスタＴｍ＋
１〜Ｔｎはｂ系統である。つまり、第１〜第ｍのＭＯＳ
トランジスタＴ１〜Ｔｍの各ゲート電極はａ系統のブロ
ック線３３ａに接続されている。また、第ｍ＋１〜第ｎ
のＭＯＳトランジスタＴｍ＋１〜Ｔｎの各ゲート電極は
ｂ系統のブロック線３３ｂに接続されている。ただし、
ｍ＜ｎである。

【００２６】図４は、図３に示す構成のアナログスイッ
チ５の動作を説明するための図表である。正フレームに
おいては、ａ系統およびｂ系統の両方のブロック線３３
ａ，３３ｂにそれぞれアナログスイッチ制御信号ＢＬ
ａ，ＢＬｂが供給され、第１〜第ｎのＭＯＳトランジス
タＴ１〜Ｔｎがオン状態となる。このときの総チャネル
幅ＷＨはＷ１＋Ｗ２＋・・・＋Ｗｍ＋・・・＋Ｗｎとな
る。また、総駆動電流はＩ１＋Ｉ２＋・・・＋Ｉｍ＋・
・・＋Ｉｎとなる。ここで、第ｋのＭＯＳトランジスタ
のチャネル幅および駆動電流をそれぞれＷｋおよびＩｋ
とする（ｋ＝１、２、・・・、ｎ）。負フレームにおい
ては、ａ系統のブロック線３３ａにのみアナログスイッ
チ制御信号ＢＬａが供給される。それによって、第１〜
第ｍのＭＯＳトランジスタＴ１〜Ｔｍがオン状態とな
り、総チャネル幅ＷＨはＷ１＋Ｗ２＋・・・＋Ｗｍ、総
駆動電流はＩ１＋Ｉ２＋・・・＋Ｉｍとなる。したがっ
て、負フレームよりも正フレームのときのほうが総チャ
ネル幅が大きくなる。

【００２７】図５および図６は、アナログスイッチ制御
信号ＢＬａ，ＢＬｂとゲート走査信号Ｖｇとの関係を説
明するための波形図である。水平期間Ｔｈはゲートオン
期間Ｔｇとブランク期間Ｔｂｋとから構成される。ゲー
トオン期間Ｔｇにおいて、ゲート走査信号Ｖｇがゲート
バス線に印加され、ある一行の画素セル群のスイッチン
グ素子（ＴＦＴ）がオン状態となる。そして、図５
（ａ）〜（ｃ）に示すように正フレームのときには、ａ
系統およびｂ系統の両方のアナログスイッチ制御信号Ｂ
Ｌａ，ＢＬｂが同じタイミングでゲートオン期間Ｔｇよ
りも短い期間（Ｔａ、Ｔｂ）供給される。それによっ
て、ａ系統およびｂ系統のＭＯＳトランジスタがオン状
態となり、２つの電流パスを用いた充電状態になる。一
方、図６（ａ）〜（ｃ）に示すように負フレームにおい
ては、ａ系統のアナログスイッチ制御信号ＢＬａは供給
されるが、ｂ系統のアナログスイッチ制御信号ＢＬｂは
供給されない。したがって、ａ系統のＭＯＳトランジス
タのみがオン状態となり、一つの電流パスを用いた放電
状態となる。

【００２８】図７は、アナログスイッチを構成するＭＯ
Ｓトランジスタの正フレームおよび負フレームにおける
電流−電圧特性を模式的に示す特性図である。図７にお
いて、縦軸はドレイン電流Ｉｄｓであり、横軸はドレイ
ン−ソース間電圧Ｖｄｓである。また、パラメータはゲ
ート電圧Ｖｇｓであり、その変化範囲は４〜１３Ｖ（ス
テップ幅：１Ｖ）である。充電状態におけるＭＯＳトラ
ンジスタの電流−電圧特性を実線で示し、放電状態にお
けるＭＯＳトランジスタの電流−電圧特性を破線で示
す。

【００２９】図７に示すように、負フレームではＭＯＳ
トランジスタが放電状態にあるため、ゲート電圧Ｖｇｓ
は不変であり、ドレイン−ソース間電圧Ｖｄｓのみが変
化する。この場合、ドレイン電流（放電電流）Ｉｄｓは
図７に点線ａ）で示す軌跡に沿って変化する。一方、正
フレームではＭＯＳトランジスタは充電状態にあるた
め、ゲート電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖ
ｄｓの両方が変化する。この場合、ドレイン電流（充電
電流）Ｉｄｓは図７に破線ｂ）で示す軌跡に沿って変化
する。なお、比較のため、図３５に示す従来構成におけ
るドレイン電流（充電電流）Ｉｄｓの変化の軌跡を図７
に点線ｃ）で示す。このように、充放電状態に応じてア
ナログスイッチのＤＣ駆動能力を調整する。アナログス
イッチがｎチャネルＭＯＳトランジスタで構成される場
合には充電時のＤＣ駆動能力を大きくする。

【００３０】図８は正フレームにおける充放電特性を模
式的に示す特性図である。図８において、アナログスイ
ッチがｎチャネルＭＯＳトランジスタで構成される場
合、正フレームの充電期間においてアナログスイッチの
駆動能力を大きくすることによって、従来構成のアナロ
グスイッチよりも、目標電圧に到達するまでの充電時間
が短くなる。したがって、従来はアナログスイッチのオ
ン期間Ｔａで目標電圧ＶＨに到達することができなかっ
たが、本実施の形態では目標電圧ＶＨに到達することが
できる。図９は負フレームにおける放電特性を模式的に
示す図面である。放電時には、アナログスイッチのオン
期間Ｔａで目標電圧ＶＬに到達することができる。

【００３１】図１０は入力信号の波形（図１０（ａ））
とアナログスイッチ出力信号の波形（図１０（ｂ））を
模式的に示す図である。図１０において、アナログスイ
ッチがｎチャネルＭＯＳトランジスタで構成される場
合、従来は、正フレーム（Ｔｆｈ）においてアナログス
イッチの出力電圧がΔＶＨだけ低くなり、負フレーム
（Ｔｆｌ）における出力電圧ＶＬの振幅と異なってしま
う。それに対して、本実施の形態ではアナログスイッチ
の充電能力を補正することによって、正フレーム（Ｔｆ
ｈ）におけるアナログスイッチの出力電圧がＶＨとな
る。それによって、信号振幅のフレーム依存性がなくな
り、フレームによらずほぼ一定の信号振幅を得ることが
できる。

【００３２】図１１は、従来（図１１（ａ））と本発明
の実施の形態（図１１（ｂ））との比較をまとめた模式
図である。図１１（ａ）および（ｂ）に示すように、本
実施の形態ではアナログスイッチの正フレームにおける
透過率（電圧振幅の関数）ＴＨと負フレームにおける透
過率ＴＬとがほぼ同じになり、フリッカの発生が抑制さ
れる。

【００３３】図１２に、正フレームにおけるアナログス
イッチの透過率Ｔと印加電圧Ｖとの関係を模式的に示
す。また、図１３に、負フレームにおけるアナログスイ
ッチの透過率Ｔと印加電圧Ｖとの関係を模式的に示す。
ここで、本実施の形態において採用することができる駆
動方式について簡単に説明する。なお、この駆動方式の
説明においては、便宜上、第１フレームを正フレームと
し、第２フレームを負フレームとする。また、図１４〜
図２１に模式的に示す表示部において、正のデータを
“＋”で表し、負のデータを“−”で表す。図１４およ
び図１５はフレーム反転方式について説明するための模
式図である。

【００３４】フレーム反転方式では、図１４に示すよう
に正フレームにおいて全表示画素に正のデータ（ＶＨ）
を送り、図１５に示すように負フレームにおいて全表示
画素に負のデータを送ることにより、データ反転が実現
される。図１６および図１７はデータライン反転方式
（縦ライン反転方式）について説明するための模式図で
ある。データライン反転方式では、図１６に示すように
正フレームにおいて奇数画素列に正のデータ（ＶＨ）を
送り、かつ偶数画素列に負のデータ（ＶＬ）を送る。負
フレームにおいては、図１７に示すように奇数画素列に
負のデータ（ＶＬ）を送り、かつ偶数画素列に正のデー
タ（ＶＨ）を送る。

【００３５】図１８および図１９はゲートライン反転方
式（横ライン反転方式）について説明するための模式図
である。ゲートライン反転方式では、図１８に示すよう
に正フレームにおいて奇数画素行に正のデータ（ＶＨ）
を送り、かつ偶数画素行に負のデータ（ＶＬ）を送る。
負フレームにおいては、図１９に示すように奇数画素行
に負のデータ（ＶＬ）を送り、かつ偶数画素行に正のデ
ータ（ＶＨ）を送る。図２０および図２１はドット反転
方式について説明するための模式図である。ドット反転
方式では、図２０に示すように隣接する画素のデータが
互いに反転するように正のデータと負のデータを送り、
さらにその状態を図２１に示すようにフレームごとに反
転させる。

【００３６】本実施の形態では、上述した４種の反転方
式のいずれにも対応可能であるが、ここまではフレーム
反転方式に基づいて説明していたので、他の３つの反転
方式では若干説明内容が異なる。たとえば、データライ
ン反転方式では“＋”となっているデータラインを充電
状態とし、“−”となっているデータラインを放電状態
として制御する。また、ゲートライン反転方式では
“＋”となっているゲートラインを充電状態とし、
“−”となっているゲートラインを放電状態として制御
する。また、ドット反転方式では“＋”となっている画
素を充電状態とし、“−”となっている画素を放電状態
として制御する。

【００３７】つぎに、本発明の実施の形態にかかる液晶
表示装置を低温ｐ−ＳｉＴＦＴで構成した例について説
明する。図２２は、本発明の実施の形態にかかる液晶表
示装置を構成するＴＦＴ基板の概略構成を示す全体図で
ある。ここで、ＴＦＴ基板とは、ガラスまたはプラステ
ィック製の基板上に、表示部を構成するＴＦＴアレイや
画素電極、およびドライバ等の周辺回路を形成したもの
である。液晶表示装置は、このＴＦＴ基板と、対向電極
を備えた対向基板（図示せず）との間に液晶層が封入さ
れた構成となる。

【００３８】図２２に示すように、ＴＦＴ基板６は、マ
トリクス状に配置された複数の画素セル６１からなる表
示部６２、（単一極性）データドライバ６３、（単一極
性）ゲートドライバ６４、複数のアナログスイッチ６５
からなるアナログスイッチ部６６、静電防止／リペア／
予備充電回路６７、および入力端子部６８を備えてい
る。ここで、各画素セル６１のスイッチング素子である
ＴＦＴ、データドライバ６３を構成するＴＦＴ、ゲート
ドライバ６４を構成するＴＦＴ、各アナログスイッチ６
５を構成するＴＦＴ、および静電防止／リペア／予備充
電回路６７を構成するＴＦＴなど、ＴＦＴ基板６上に形
成されているすべてのＴＦＴは低温ｐ−Ｓｉでできてお
り、かつ同一の極性（ｎチャネルまたはｐチャネル）で
ある。以下の説明において、特に限定しないが、このＴ
ＦＴ基板６を用いた液晶表示装置はたとえばデータライ
ン反転方式により駆動されるとする。

【００３９】図２３は液晶表示装置の要部の縦断面図で
ある。図２３に示すように、液晶表示装置は、画素ＴＦ
Ｔ６１１と画素電極６１２からなるＴＦＴアレイおよび
上述したデータドライバ６３やゲートドライバ６４等の
周辺回路を備えたＴＦＴ基板６と、対向電極７１やブラ
ックマトリクス７２やカラーフィルタ７３を備えた対向
基板７との間に、液晶８がシール８１により封入された
構成となっている。図２３において、符号８２および８
３は配向膜であり、符号８４および８５は偏向板等の光
学フィルムであり、符号８６および８７は平坦化絶縁膜
である。

【００４０】図２４はアナログスイッチ６５の構成の一
例を示す回路図である。このアナログスイッチ６５は図
１または図２に示すアナログスイッチ３と同様の構成で
ある。すなわち、信号入力側と信号出力側との間に、ａ
系統のＭＯＳトランジスタＴ１とｂ系統のＭＯＳトラン
ジスタＴ２とが並列に接続され、かつａ系統およびｂ系
統のＭＯＳトランジスタＴ１，Ｔ２の各ゲート電極がそ
れぞれａ系統のアナログスイッチ制御信号ＢＬａの供給
端子およびｂ系統のアナログスイッチ制御信号ＢＬｂの
供給端子に接続されている。

【００４１】図２５は画素セル６１の構成の一例を示す
回路図である。画素セル６１は、ダブルゲートＴＦＴを
構成する２個のＭＯＳトランジスタ６１３，６１４、液
晶セル６１５および蓄積容量６１６を有する。たとえ
ば、ＵＸＧＡフォーマットの場合、画素セル６１の数は
４８００×１２００個であり、ゲートバス線４４の数は
１２００本であり、データバス線３２の数は４８００本
である。

【００４２】つぎに、アナログスイッチ６５を構成する
ａ系統のＭＯＳトランジスタＴ１とｂ系統のＭＯＳトラ
ンジスタＴ２の極性がともにｎチャネルである場合の、
データライン反転方式におけるアナログスイッチ６５の
動作について説明する。図２６に示すように、正フレー
ム期間では、奇数番目のデータバス線Ｄｎに正極性信号
が送られる。偶数番目のデータバス線Ｄｎ＋１には負極
性信号が送られる。この場合、奇数番目のデータバス線
Ｄｎに接続されたアナログスイッチ６５は充電状態にあ
り、ａ系統およびｂ系統の両方のＭＯＳトランジスタＴ
１，Ｔ２がオン状態となる。偶数番目のデータバス線Ｄ
ｎ＋１に接続されたアナログスイッチ６５は放電状態に
あり、ａ系統のＭＯＳトランジスタＴ１のみがオン状態
となる。

【００４３】一方、図２７に示すように、負フレーム期
間では、奇数番目のデータバス線Ｄｎに負極性信号が送
られるので、このデータバス線Ｄｎに接続されたアナロ
グスイッチ６５は放電状態にあり、ａ系統のＭＯＳトラ
ンジスタＴ１のみがオン状態となる。偶数番目のデータ
バス線Ｄｎ＋１には正極性信号が送られるので、このデ
ータバス線Ｄｎ＋１に接続されたアナログスイッチ６５
は充電状態にあり、ａ系統およびｂ系統の両方のＭＯＳ
トランジスタＴ１，Ｔ２がオン状態となる。

【００４４】アナログスイッチ６５を構成するａ系統の
ＭＯＳトランジスタＴ１とｂ系統のＭＯＳトランジスタ
Ｔ２の極性がともにｐチャネルである場合にはつぎのよ
うになる。図２８に示すように、正フレーム期間では、
奇数番目のデータバス線Ｄｎに正極性信号が送られるの
で、このデータバス線Ｄｎに接続されたアナログスイッ
チ６５は充電状態にあり、ａ系統のＭＯＳトランジスタ
Ｔ１のみがオン状態となる。偶数番目のデータバス線Ｄ
ｎ＋１には負極性信号が送られるので、このデータバス
線Ｄｎ＋１に接続されたアナログスイッチ６５は放電状
態にあり、ａ系統およびｂ系統の両方のＭＯＳトランジ
スタＴ１，Ｔ２がオン状態となる。

【００４５】一方、図２９に示すように、負フレーム期
間では奇数番目のデータバス線Ｄｎに負極性信号が送ら
れるので、このデータバス線Ｄｎに接続されたアナログ
スイッチ６５は放電状態にあり、ａ系統およびｂ系統の
両方のＭＯＳトランジスタＴ１，Ｔ２がオン状態とな
る。偶数番目のデータバス線Ｄｎ＋１には正極性信号が
送られるので、このデータバス線Ｄｎ＋１に接続された
アナログスイッチは充電状態にあり、ａ系統のＭＯＳト
ランジスタＴ１のみがオン状態となる。

【００４６】図３０はアナログスイッチの具体的なレイ
アウトの一例を示す図である。図３０に示す例では、た
とえばＡＳＷ１〜ＡＳＷ４の４個のアナログスイッチが
４本のデータバス線に一つずつ接続されており、各デー
タバス線に入力信号（ビデオ信号）を供給する。４個の
アナログスイッチＡＳＷ１〜ＡＳＷ４は８個のアナログ
スイッチ制御信号ＢＬ１ａ〜ＢＬ４ａ，ＢＬ１ｂ〜ＢＬ
４ｂによって制御される。１組のアナログスイッチを構
成するｎチャネルＭＯＳトランジスタの総チャネル幅は
４００×２μｍである。充電状態のときのチャネル幅は
８００μｍであり、放電状態のときには４００μｍのチ
ャネル幅となる。

【００４７】図３１および図３２はブロック順次駆動方
式におけるアナログスイッチ制御信号のタイミング図で
ある。図３１に示すように、正フレームのときには、ゲ
ートオン期間ＴｇにおいてアナログスイッチＡＳＷ１〜
ＡＳＷ４にａ系統のアナログスイッチ制御信号ＢＬ１ａ
〜ＢＬ４ａを順次供給するとともに、ａ系統のアナログ
スイッチ制御信号ＢＬ１ａおよびＢＬ３ａに同期してｂ
系統のアナログスイッチ制御信号ＢＬ１ｂ，ＢＬ３ｂを
供給する。図３２に示すように、負フレームのときに
は、ゲートオン期間ＴｇにおいてアナログスイッチＡＳ
Ｗ１〜ＡＳＷ４にａ系統のアナログスイッチ制御信号Ｂ
Ｌ１ａ〜ＢＬ４ａを順次供給するとともに、ａ系統のア
ナログスイッチ制御信号ＢＬ２ａおよびＢＬ４ａに同期
してｂ系統のアナログスイッチ制御信号ＢＬ２ｂ，ＢＬ
４ｂを供給する。

【００４８】上述した実施の形態によれば、各データバ
ス線３２の信号入力側に、複数の同一極性のＭＯＳトラ
ンジスタＴ１，Ｔ２を並列に接続した構成のアナログス
イッチ３が接続されており、充電状態のときと放電状態
のときとでアナログスイッチ３のオンするトランジスタ
の数が変わり、チャネル幅が調整されるので、アナログ
スイッチ３の、画素セル４への充電電流を流す駆動能力
と画素セル４からの放電電流を流す駆動能力とがほぼ同
じになる。したがって、単一極性のアナログスイッチを
用いた液晶表示装置においてフリッカを低減することが
でき、ＣＭＯＳ型駆動回路と同等の良好な表示特性を得
ることができる。また、ＴＦＴ基板６上の表示部６２や
周辺回路を構成するトランジスタを単一極性のＴＦＴで
構成することができ、それによって表示性能を損なわず
に製造プロセスの簡略化およびコスト削減を図ることが
できる。

【００４９】以上において本発明は種々変更可能であ
る。たとえばアナログスイッチを構成するＭＯＳトラン
ジスタ（ＴＦＴ）の数は３個以上でもよい。また、本発
明はフレーム反転方式やデータライン反転方式以外に
も、ゲートライン反転やドット反転の駆動方式にも適用
できる。また、データドライバやゲートドライバはＴＦ
Ｔ基板６上に形成されていなくてもよい。つまり、本発
明は周辺回路一体型の液晶表示装置に限らない。

【００５０】（付記１）表示部に設けられた複数のデー
タバス線と、前記データバス線の信号入力側にそれぞれ
接続され、かつそれぞれの前記データバス線への入力信
号の対向電極電位に対する極性に応じて駆動能力の調整
が可能な複数のアナログスイッチと、前記アナログスイ
ッチを駆動するデータドライバと、を具備することを特
徴とする液晶表示装置。

【００５１】（付記２）表示部に設けられた複数のデー
タバス線と、前記データバス線の信号入力側にそれぞれ
接続され、かつ表示フレームごとに駆動能力の調整が可
能な複数のアナログスイッチと、前記アナログスイッチ
を駆動するデータドライバと、を具備することを特徴と
する液晶表示装置。

【００５２】（付記３）前記アナログスイッチは、当該
アナログスイッチを流れる電流の向きに応じてチャネル
幅の調整が可能なスイッチであることを特徴とする付記
１または２に記載の液晶表示装置。

【００５３】（付記４）前記アナログスイッチは並列に
接続された複数の同一極性のＭＯＳトランジスタで構成
され、当該アナログスイッチを流れる電流の向きに応じ
てオンするトランジスタの数が変わることを特徴とする
付記３に記載の液晶表示装置。

【００５４】（付記５）前記データドライバは、ブロッ
ク順次駆動方式により複数の前記アナログスイッチを順
次選択して駆動させるための制御信号を、それぞれの前
記データバス線への入力信号の対向電極電位に対する極
性に応じて変化させることを特徴とする付記１または２
に記載の液晶表示装置。

【００５５】（付記６）前記データドライバは、ブロッ
ク順次駆動方式により複数の前記アナログスイッチを順
次選択して駆動させるための制御信号を表示フレームご
とに変化させることを特徴とする付記１または２に記載
の液晶表示装置。

【００５６】（付記７）前記アナログスイッチはｎチャ
ネルＭＯＳトランジスタで構成されることを特徴とする
付記１〜６のいずれか一つに記載の液晶表示装置。

【００５７】（付記８）前記アナログスイッチはｐチャ
ネルＭＯＳトランジスタで構成されることを特徴とする
付記１〜６のいずれか一つに記載の液晶表示装置。

【００５８】（付記９）表示部に設けられた複数のゲー
トバス線を駆動するゲートドライバをさらに具備し、前
記表示部、前記アナログスイッチ、前記データドライバ
および前記ゲートドライバは同一基板上に配置され、か
つ前記表示部、前記アナログスイッチ、前記データドラ
イバおよび前記ゲートドライバのそれぞれを構成するＭ
ＯＳトランジスタは同一極性であることを特徴とする付
記１〜８のいずれか一つに記載の液晶表示装置。

【００５９】（付記１０）前記ＭＯＳトランジスタは低
温ポリシリコンよりなる薄膜トランジスタであることを
特徴とする付記９に記載の液晶表示装置。

【００６０】（付記１１）表示部に設けられた複数のデ
ータバス線の信号入力側にそれぞれ、並列に接続された
ｎ個のｎチャネルＭＯＳトランジスタよりなるアナログ
スイッチが接続されており、前記各アナログスイッチ
は、当該データバス線への入力信号が対向電極電位に対
して正極性であるときにｎ個の前記ｎチャネルＭＯＳト
ランジスタがオンし、一方、当該データバス線への入力
信号が対向電極電位に対して負極性であるときにｍ個の
前記ｎチャネルＭＯＳトランジスタがオンするように制
御されることを特徴とする液晶表示装置。ただし、ｍ＜
ｎである。

【００６１】（付記１２）表示部に設けられた複数のデ
ータバス線の信号入力側にそれぞれ、並列に接続された
ｎ個のｐチャネルＭＯＳトランジスタよりなるアナログ
スイッチが接続されており、前記各アナログスイッチ
は、当該データバス線への入力信号が対向電極電位に対
して正極性であるときにｍ個の前記ｐチャネルＭＯＳト
ランジスタがオンし、一方、当該データバス線への入力
信号が対向電極電位に対して負極性であるときにｎ個の
前記ｐチャネルＭＯＳトランジスタがオンするように制
御されることを特徴とする液晶表示装置。ただし、ｍ＜
ｎである。

【００６２】（付記１３）ｍ＝１、ｎ＝２であることを
特徴とする付記１１または１２に記載の液晶表示装置。

【００６３】

【発明の効果】本発明によれば、入力信号の極性に応じ
て、アナログスイッチを構成する複数の単一極性ＭＯＳ
トランジスタのうちのオンするトランジスタの数が異な
るので、単一極性のアナログスイッチの、画素セルへの
充電電流を流す駆動能力と画素セルからの放電電流を流
す駆動能力との非対称性を解消することができる。した
がって、単一極性のアナログスイッチを用いた液晶表示
装置においてフリッカを低減することができ、ＣＭＯＳ
型駆動回路と同等の良好な表示特性を得ることができ
る。

【００６４】また、同一基板上に作製される表示部、ア
ナログスイッチ、データドライバおよびゲートドライバ
のそれぞれを構成するトランジスタを単一極性のＴＦＴ
で構成することによって、表示性能を損なわずに製造プ
ロセスの簡略化およびコスト削減を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる液晶表示装置の要
部の構成および動作を示す回路図である。

【図２】本発明の実施の形態にかかる液晶表示装置の要
部の構成および動作を示す回路図である。

【図３】本発明の実施の形態にかかる液晶表示装置のア
ナログスイッチの他の例を示す回路図である。

【図４】図３に示すアナログスイッチの動作を説明する
ための図表である。

【図５】アナログスイッチ制御信号とゲート走査信号と
の関係を説明するための波形図である。

【図６】アナログスイッチ制御信号とゲート走査信号と
の関係を説明するための波形図である。

【図７】アナログスイッチを構成するＭＯＳトランジス
タの正フレームおよび負フレームにおける電流−電圧特
性を模式的に示す特性図である。

【図８】正フレームにおける充放電特性を模式的に示す
特性図である。

【図９】負フレームにおける充放電特性を模式的に示す
特性図である。

【図１０】入力信号とアナログスイッチ出力信号の波形
を模式的に示す図である。

【図１１】本実施の形態と従来との比較をまとめた模式
図である。

【図１２】アナログスイッチの正フレームにおける透過
率と印加電圧との関係を模式的に示す特性図である。

【図１３】アナログスイッチの負フレームにおける透過
率と印加電圧との関係を模式的に示す特性図である。

【図１４】フレーム反転方式について説明するための模
式図である。

【図１５】フレーム反転方式について説明するための模
式図である。

【図１６】データライン反転方式について説明するため
の模式図である。

【図１７】データライン反転方式について説明するため
の模式図である。

【図１８】ゲートライン反転方式について説明するため
の模式図である。

【図１９】ゲートライン反転方式について説明するため
の模式図である。

【図２０】ドット反転方式について説明するための模式
図である。

【図２１】ドット反転方式について説明するための模式
図である。

【図２２】本発明の実施の形態にかかる液晶表示装置を
構成するＴＦＴ基板の概略構成を示す全体図である。

【図２３】本発明の実施の形態にかかる液晶表示装置の
要部の構成を示す縦断面図である。

【図２４】図２２に示すＴＦＴ基板に作製されたアナロ
グスイッチの構成の一例を示す回路図である。

【図２５】図２２に示すＴＦＴ基板に作製された画素セ
ルの構成の一例を示す回路図である。

【図２６】データライン反転方式におけるアナログスイ
ッチの動作を説明するための図である。

【図２７】データライン反転方式におけるアナログスイ
ッチの動作を説明するための図である。

【図２８】データライン反転方式におけるアナログスイ
ッチの動作を説明するための図である。

【図２９】データライン反転方式におけるアナログスイ
ッチの動作を説明するための図である。

【図３０】アナログスイッチの具体的なレイアウトの一
例を示す図である。

【図３１】ブロック順次駆動方式におけるアナログスイ
ッチ制御信号のタイミング図である。

【図３２】ブロック順次駆動方式におけるアナログスイ
ッチ制御信号のタイミング図である。

【図３３】液晶表示装置の一般的な交流駆動方法である
フレーム反転駆動法について説明するための図である。

【図３４】フレーム反転駆動法における表示信号レベル
の変化について説明するための図である。

【図３５】従来の単一極性のｐ−ＳｉＴＦＴで構成した
液晶表示装置におけるアナログスイッチの構成および充
電時の動作原理について説明するための図である。

【図３６】従来の単一極性のｐ−ＳｉＴＦＴで構成した
液晶表示装置におけるアナログスイッチの構成および放
電時の動作原理について説明するための図である。

【図３７】図３６に示す液晶表示装置の負フレームにお
けるデータバス線電位の経時変化を模式的に示す図であ
る。

【図３８】図３６に示す液晶表示装置の正フレームにお
けるデータバス線電位の経時変化を模式的に示す図であ
る。

【図３９】図３６に示す液晶表示装置の入力信号とアナ
ログスイッチ出力信号の波形を模式的に示す図である。

【図４０】単一極性ＴＦＴよりなる液晶表示装置の欠点
および利点をＣＭＯＳ型のＴＦＴよりなる液晶表示装置
と比較して示す図表である。

【符号の説明】

Ｔ１，Ｔ２ＭＯＳトランジスタ（ＴＦＴ）３，５，６５アナログスイッチ３２データバス線６２表示部６３データドライバ６４ゲートドライバ

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２４Ｇ０９Ｇ 3/20 ６２４Ｂ (72)発明者金子淑也神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 2H093 NA31 NA33 NA34 NC11 ND10 5C006 AC21 AC28 AF44 AF46 AF52 BB16 BC03 BC12 BC20 BF34 FA18 FA23 5C080 AA10 BB05 DD06 FF11 JJ03 JJ04 JJ05

Claims

【特許請求の範囲】

【請求項１】表示部に設けられた複数のデータバス線
と、前記データバス線の信号入力側にそれぞれ接続され、か
つそれぞれの前記データバス線への入力信号の対向電極
電位に対する極性に応じて駆動能力の調整が可能な複数
のアナログスイッチと、前記アナログスイッチを駆動するデータドライバと、を具備することを特徴とする液晶表示装置。
【請求項２】表示部に設けられた複数のデータバス線
と、前記データバス線の信号入力側にそれぞれ接続され、か
つ表示フレームごとに駆動能力の調整が可能な複数のア
ナログスイッチと、前記アナログスイッチを駆動するデータドライバと、を具備することを特徴とする液晶表示装置。
【請求項３】前記アナログスイッチは、当該アナログ
スイッチを流れる電流の向きに応じてチャネル幅の調整
が可能なスイッチであることを特徴とする請求項１また
は２に記載の液晶表示装置。
【請求項４】前記アナログスイッチは並列に接続され
た複数の同一極性のＭＯＳトランジスタで構成され、当
該アナログスイッチを流れる電流の向きに応じてオンす
るトランジスタの数が変わることを特徴とする請求項３
に記載の液晶表示装置。
【請求項５】前記データドライバは、ブロック順次駆
動方式により複数の前記アナログスイッチを順次選択し
て駆動させるための制御信号を、それぞれの前記データ
バス線への入力信号の対向電極電位に対する極性に応じ
て変化させることを特徴とする請求項１または２に記載
の液晶表示装置。
【請求項６】前記データドライバは、ブロック順次駆
動方式により複数の前記アナログスイッチを順次選択し
て駆動させるための制御信号を表示フレームごとに変化
させることを特徴とする請求項１または２に記載の液晶
表示装置。
【請求項７】前記アナログスイッチはｎチャネルＭＯ
Ｓトランジスタで構成されることを特徴とする請求項１
〜６のいずれか一つに記載の液晶表示装置。
【請求項８】前記アナログスイッチはｐチャネルＭＯ
Ｓトランジスタで構成されることを特徴とする請求項１
〜６のいずれか一つに記載の液晶表示装置。
【請求項９】表示部に設けられた複数のゲートバス線
を駆動するゲートドライバをさらに具備し、前記表示部、前記アナログスイッチ、前記データドライ
バおよび前記ゲートドライバは同一基板上に配置され、
かつ前記表示部、前記アナログスイッチ、前記データド
ライバおよび前記ゲートドライバのそれぞれを構成する
ＭＯＳトランジスタは同一極性であることを特徴とする
請求項１〜８のいずれか一つに記載の液晶表示装置。
【請求項１０】前記ＭＯＳトランジスタは低温ポリシ
リコンよりなる薄膜トランジスタであることを特徴とす
る請求項９に記載の液晶表示装置。