JPH04322216A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04322216A JPH04322216A JP9192991A JP9192991A JPH04322216A JP H04322216 A JPH04322216 A JP H04322216A JP 9192991 A JP9192991 A JP 9192991A JP 9192991 A JP9192991 A JP 9192991A JP H04322216 A JPH04322216 A JP H04322216A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tft
- electrode
- drain
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 49
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 18
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000005224 laser annealing Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims 3
- 238000000034 method Methods 0.000 abstract description 20
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 6
- 241000581364 Clinitrachus argentatus Species 0.000 description 3
- 101150058910 RDS1 gene Proteins 0.000 description 2
- 101100219167 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BUL1 gene Proteins 0.000 description 2
- 101100140267 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RDS2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係り、
特にアモルファスシリコンＴＦＴを用いたアクティブマ
トリクス液晶ディスプレイの表示品質の向上、およびコ
スト低減に関するものである。
特にアモルファスシリコンＴＦＴを用いたアクティブマ
トリクス液晶ディスプレイの表示品質の向上、およびコ
スト低減に関するものである。
【０００２】
【従来の技術】従来、ａ−Ｓｉ（アモルファスシリコン
）を用いたアクティブマトリクス液晶ディスプレイの駆
動に関しては、例えばソサイエティー・フォー・インフ
ォメーション・ディスプレイ・ダイジェスト８９〔１９
８９年〕第１５１ページから第１５４ページ（Ｓｏｃｉ
ｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌ
ａｙ ８９ Ｄｉｇｅｓｔ〔１９８９〕，ｐｐ．１５１
−１５４）において記されている。図２に上記駆動波形
およびＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓ
ｐｌａｙ）の回路構成を示す。図中において、ＶＤ１〜
ＶＤ１９２０はドレイン信号群、ＶＧ１〜ＶＧ４８０
はゲート信号群、ＶＤＫは任意のドレイン信号、ＶＣ
はドレイン信号の振幅の中心電位、ＬＣは液晶、ｔ１
は表示部１ゲートラインの選択時間である。図中に示す
ように駆動方法としては、フリッカを低減させる目的で
１ゲートライン毎にドレイン信号の極性を反転させる駆
動、即ち、行毎反転駆動を用いている。
）を用いたアクティブマトリクス液晶ディスプレイの駆
動に関しては、例えばソサイエティー・フォー・インフ
ォメーション・ディスプレイ・ダイジェスト８９〔１９
８９年〕第１５１ページから第１５４ページ（Ｓｏｃｉ
ｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌ
ａｙ ８９ Ｄｉｇｅｓｔ〔１９８９〕，ｐｐ．１５１
−１５４）において記されている。図２に上記駆動波形
およびＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓ
ｐｌａｙ）の回路構成を示す。図中において、ＶＤ１〜
ＶＤ１９２０はドレイン信号群、ＶＧ１〜ＶＧ４８０
はゲート信号群、ＶＤＫは任意のドレイン信号、ＶＣ
はドレイン信号の振幅の中心電位、ＬＣは液晶、ｔ１
は表示部１ゲートラインの選択時間である。図中に示す
ように駆動方法としては、フリッカを低減させる目的で
１ゲートライン毎にドレイン信号の極性を反転させる駆
動、即ち、行毎反転駆動を用いている。
【０００３】
【発明が解決しようとする課題】上記した従来技術は、
次のような問題点を有していた。
次のような問題点を有していた。
【０００４】すなわち、ａ−Ｓｉ ＴＦＴは本質的に
駆動能力が低いデバイスなので、プロセスのバラツキ等
により電界効果移動度が低下すると、４８０ライン程度
のディスプレイの駆動でさえ困難になる。この主原因は
正極性時におけるドレイン信号がａ−Ｓｉ ＴＦＴを
介して液晶端子部に充分に印加されないことにある。こ
れはドレイン信号が正極性時には、ＴＦＴのデバイス動
作におけるゲート・ソース間電位ＶＧＳが液晶端子部の
電位の上昇とともに低下するため、ＴＦＴのオン抵抗が
徐々に上昇する理由によるものである。一方、ドレイン
信号が負極性時には、ＶＧＳは液晶端子部の電位の低下
には関係なく一定なのでＴＦＴのオン抵抗は充分低い。 よって、ドレイン信号が負極性時にはドレイン信号は液
晶端子部に比較的高速に印加される。
駆動能力が低いデバイスなので、プロセスのバラツキ等
により電界効果移動度が低下すると、４８０ライン程度
のディスプレイの駆動でさえ困難になる。この主原因は
正極性時におけるドレイン信号がａ−Ｓｉ ＴＦＴを
介して液晶端子部に充分に印加されないことにある。こ
れはドレイン信号が正極性時には、ＴＦＴのデバイス動
作におけるゲート・ソース間電位ＶＧＳが液晶端子部の
電位の上昇とともに低下するため、ＴＦＴのオン抵抗が
徐々に上昇する理由によるものである。一方、ドレイン
信号が負極性時には、ＶＧＳは液晶端子部の電位の低下
には関係なく一定なのでＴＦＴのオン抵抗は充分低い。 よって、ドレイン信号が負極性時にはドレイン信号は液
晶端子部に比較的高速に印加される。
【０００５】本発明の目的は、以上に述べた問題点を解
決し、４８０ライン以上のディスプレイにおいて表示品
質の優れた液晶表示装置を提供することである。
決し、４８０ライン以上のディスプレイにおいて表示品
質の優れた液晶表示装置を提供することである。
【０００６】
【課題を解決するための手段】前記の問題点を解決する
ために、本発明は行列方向に配置された各画素と対応す
るように設けられた画素用ＴＦＴ、該ＴＦＴのゲート電
極を各行ごとに共通接続する走査電極、該ＴＦＴのドレ
インを各列ごとに共通接続する信号電極、該ＴＦＴのソ
ースと接続されている各画素の表示電極、走査電極への
駆動信号出力を制御する走査側駆動回路、信号電極への
駆動信号出力を制御する信号側駆動回路、および行毎反
転駆動を有する液晶表示装置において、正極性のドレイ
ン信号が印加された時のゲートパルス幅は負極性のドレ
イン信号が印加された時のゲートパルス幅より長いこと
を特徴とする液晶表示装置を提供した点に特徴がある。
ために、本発明は行列方向に配置された各画素と対応す
るように設けられた画素用ＴＦＴ、該ＴＦＴのゲート電
極を各行ごとに共通接続する走査電極、該ＴＦＴのドレ
インを各列ごとに共通接続する信号電極、該ＴＦＴのソ
ースと接続されている各画素の表示電極、走査電極への
駆動信号出力を制御する走査側駆動回路、信号電極への
駆動信号出力を制御する信号側駆動回路、および行毎反
転駆動を有する液晶表示装置において、正極性のドレイ
ン信号が印加された時のゲートパルス幅は負極性のドレ
イン信号が印加された時のゲートパルス幅より長いこと
を特徴とする液晶表示装置を提供した点に特徴がある。
【０００７】
【作用】上記した駆動法だと、ドレイン信号が正極性時
にはゲートパルス幅が負極性時のゲートパルス幅よりも
長い。従って、正極性時にはａ−Ｓｉ ＴＦＴの駆動
能力は低いけれども、ゲートパルス幅は長いので、ドレ
イン信号は液晶端子部に充分に印加される。したがって
、プロセスのバラツキ等によりＴＦＴの電界効果移動度
が低下しても、４８０ライン以上の液晶ディスプレイは
表示品質の優れた液晶表示装置が提供される。
にはゲートパルス幅が負極性時のゲートパルス幅よりも
長い。従って、正極性時にはａ−Ｓｉ ＴＦＴの駆動
能力は低いけれども、ゲートパルス幅は長いので、ドレ
イン信号は液晶端子部に充分に印加される。したがって
、プロセスのバラツキ等によりＴＦＴの電界効果移動度
が低下しても、４８０ライン以上の液晶ディスプレイは
表示品質の優れた液晶表示装置が提供される。
【０００８】
【実施例】以下に、図面を参照して本発明を詳細に説明
する。
する。
【０００９】図１は行毎反転駆動における本発明による
ゲート信号群ＶＧ１〜ＶＧ４８０のタイミングチャート
を示したものである。図中において、ＶＤＫは任意のド
レイン信号、ｔ２はドレイン信号が正極性時におけるゲ
ートパルス幅、ｔ３はドレイン信号が負極性時における
ゲートパルス幅、ＶＣ はドレイン信号の振幅の中心電
位である。 上記した駆動法だと、ドレイン信号が正極性時にはゲー
トパルス幅が負極性時のゲートパルス幅よりも長い。従
って、正極性時にはａ−Ｓｉ ＴＦＴの駆動能力は低
いけれども、ゲートパルス幅は長いので、ドレイン信号
は液晶端子部に充分に印加される。したがって、４８０
ライン以上の液晶ディスプレイにおいても表示品質の優
れた液晶表示装置が提供される。
ゲート信号群ＶＧ１〜ＶＧ４８０のタイミングチャート
を示したものである。図中において、ＶＤＫは任意のド
レイン信号、ｔ２はドレイン信号が正極性時におけるゲ
ートパルス幅、ｔ３はドレイン信号が負極性時における
ゲートパルス幅、ＶＣ はドレイン信号の振幅の中心電
位である。 上記した駆動法だと、ドレイン信号が正極性時にはゲー
トパルス幅が負極性時のゲートパルス幅よりも長い。従
って、正極性時にはａ−Ｓｉ ＴＦＴの駆動能力は低
いけれども、ゲートパルス幅は長いので、ドレイン信号
は液晶端子部に充分に印加される。したがって、４８０
ライン以上の液晶ディスプレイにおいても表示品質の優
れた液晶表示装置が提供される。
【００１０】図３は行毎反転駆動で信号側駆動回路を内
蔵したＴＦＴ−ＬＣＤの回路構成、図４は図３に示した
ゲート信号群ＶＧ１〜ＶＧ４８０、選択信号群φ１，φ
２、及び任意のドレイン信号ＶＤＫのタイミングチャー
トを示したものである。図中において、ＬＣは液晶、Ｑ
ＴはトランスファゲートＴＦＴ，Ｃｌｉｎｅはラインメ
モリ容量、ＶＤ１〜ＶＤ９６０はドレイン信号群、ＶＣ
はドレイン信号の振幅の中心電位、ｔ１ は表示部１
ゲートラインの選択時間である。ここでトランスファゲ
ートＴＦＴＱＴ はａ−Ｓｉ ＴＦＴをレーザーアニ
ールすることにより形成している。動作としては任意の
ゲートラインが選択されている間に９６０列分の表示信
号（ドレイン信号）を２回にわたって表示部の液晶端子
部に各々書込む。したがって、従来信号側に１９２０本
の引き出し電極が必要だったものが９６２（９６０＋２
）本の引出し電極でよいことになる。このことにより、
信号側ドライバのコストが低減できる。
蔵したＴＦＴ−ＬＣＤの回路構成、図４は図３に示した
ゲート信号群ＶＧ１〜ＶＧ４８０、選択信号群φ１，φ
２、及び任意のドレイン信号ＶＤＫのタイミングチャー
トを示したものである。図中において、ＬＣは液晶、Ｑ
ＴはトランスファゲートＴＦＴ，Ｃｌｉｎｅはラインメ
モリ容量、ＶＤ１〜ＶＤ９６０はドレイン信号群、ＶＣ
はドレイン信号の振幅の中心電位、ｔ１ は表示部１
ゲートラインの選択時間である。ここでトランスファゲ
ートＴＦＴＱＴ はａ−Ｓｉ ＴＦＴをレーザーアニ
ールすることにより形成している。動作としては任意の
ゲートラインが選択されている間に９６０列分の表示信
号（ドレイン信号）を２回にわたって表示部の液晶端子
部に各々書込む。したがって、従来信号側に１９２０本
の引き出し電極が必要だったものが９６２（９６０＋２
）本の引出し電極でよいことになる。このことにより、
信号側ドライバのコストが低減できる。
【００１１】以下、本発明を上記周辺回路内蔵ＴＦＴ−
ＬＣＤに適用した実施例について説明する。
ＬＣＤに適用した実施例について説明する。
【００１２】図５は図３に示した回路構成に適用した本
発明の駆動法を示したものである。図中において、ＶＧ
１〜ＶＧ４８０はゲート信号群、φ１，φ２は選択信号
群、ＶＤＫは任意のドレイン信号、ＶＣはドレイン信号
の振幅の中心電位、ｔ２はドレイン信号が正極性時にお
けるゲートパルス幅、ｔ３ はドレイン信号が負極性時
におけるゲートパルス幅である。また、駆動方法として
は、フリッカを低減させる目的で１ゲートライン毎にド
レイン信号の極性を反転させる駆動、即ち、行毎反転駆
動を用いている。図中に示すように本発明の駆動法だと
、正極性のドレイン信号が印加された時の選択信号群φ
１，φ２各々の選択パルス幅は負極性のドレイン信号が
印加された時の選択信号群φ１，φ２各々の選択パルス
幅より長い。従って、ドレイン信号が正極性時にはａ−
Ｓｉ ＴＦＴの駆動能力は低いけれども、選択信号群
φ１，φ２各々の選択パルス幅は長いので、ドレイン信
号は液晶端子部に充分に印加される。したがって、４８
０ライン以上の周辺回路を内蔵した液晶ディスプレイに
おいても表示品質の優れた液晶表示装置が提供される。
発明の駆動法を示したものである。図中において、ＶＧ
１〜ＶＧ４８０はゲート信号群、φ１，φ２は選択信号
群、ＶＤＫは任意のドレイン信号、ＶＣはドレイン信号
の振幅の中心電位、ｔ２はドレイン信号が正極性時にお
けるゲートパルス幅、ｔ３ はドレイン信号が負極性時
におけるゲートパルス幅である。また、駆動方法として
は、フリッカを低減させる目的で１ゲートライン毎にド
レイン信号の極性を反転させる駆動、即ち、行毎反転駆
動を用いている。図中に示すように本発明の駆動法だと
、正極性のドレイン信号が印加された時の選択信号群φ
１，φ２各々の選択パルス幅は負極性のドレイン信号が
印加された時の選択信号群φ１，φ２各々の選択パルス
幅より長い。従って、ドレイン信号が正極性時にはａ−
Ｓｉ ＴＦＴの駆動能力は低いけれども、選択信号群
φ１，φ２各々の選択パルス幅は長いので、ドレイン信
号は液晶端子部に充分に印加される。したがって、４８
０ライン以上の周辺回路を内蔵した液晶ディスプレイに
おいても表示品質の優れた液晶表示装置が提供される。
【００１３】図６は行毎反転駆動で信号側駆動回路を内
蔵したＴＦＴ−ＬＣＤの第２実施例の回路構成を示した
ものである。図中においてＶＧ１〜ＶＧ４８０はゲート
信号群、ＶＤ１〜ＶＤ９６０はドレイン信号群、ＬＣは
液晶、ＱＴ はトランスファゲートＴＦＴ，Ｃｌｉｎｅ
はラインメモリ容量である。ここでトランスファゲート
ＴＦＴＱＴ はａ−Ｓｉ ＴＦＴをレーザーアニール
することにより形成している。上記回路構成だと、図３
の回路構成に比べ、ＱＴ 、Ｃｌｉｎｅの数は各々１／
２になり、製造歩留まりが向上する。
蔵したＴＦＴ−ＬＣＤの第２実施例の回路構成を示した
ものである。図中においてＶＧ１〜ＶＧ４８０はゲート
信号群、ＶＤ１〜ＶＤ９６０はドレイン信号群、ＬＣは
液晶、ＱＴ はトランスファゲートＴＦＴ，Ｃｌｉｎｅ
はラインメモリ容量である。ここでトランスファゲート
ＴＦＴＱＴ はａ−Ｓｉ ＴＦＴをレーザーアニール
することにより形成している。上記回路構成だと、図３
の回路構成に比べ、ＱＴ 、Ｃｌｉｎｅの数は各々１／
２になり、製造歩留まりが向上する。
【００１４】図７は図６に示した回路構成に適用した本
発明の駆動法を示したものである。図中において、ＶＧ
１〜ＶＧ４８０はゲート信号群、φは選択信号、ＶＤＫ
は任意のドレイン信号、ＶＣ はドレイン信号の振幅の
中心電位、ｔ２ はドレイン信号が正極性時におけるゲ
ートパルス幅、ｔ３ はドレイン信号が負極性時におけ
るゲートパルス幅である。また、駆動方法としては、フ
リッカを低減させる目的で１ゲートライン毎にドレイン
信号の極性を反転させる駆動、即ち、行毎反転駆動を用
いている。
発明の駆動法を示したものである。図中において、ＶＧ
１〜ＶＧ４８０はゲート信号群、φは選択信号、ＶＤＫ
は任意のドレイン信号、ＶＣ はドレイン信号の振幅の
中心電位、ｔ２ はドレイン信号が正極性時におけるゲ
ートパルス幅、ｔ３ はドレイン信号が負極性時におけ
るゲートパルス幅である。また、駆動方法としては、フ
リッカを低減させる目的で１ゲートライン毎にドレイン
信号の極性を反転させる駆動、即ち、行毎反転駆動を用
いている。
【００１５】図中に示すように本発明の駆動法だと、正
極性のドレイン信号が印加された時の選択信号φの選択
パルス幅は負極性のドレイン信号が印加された時の選択
信号φの選択パルス幅より長い。従って、ドレイン信号
が正極性時にはａ−ＳｉＴＦＴの駆動能力は低いけれど
も、選択信号群φの選択パルス幅は長いので、ドレイン
信号は液晶端子部に充分に印加される。したがって、４
８０ライン以上の周辺回路を内蔵した液晶ディスプレイ
においても表示品質の優れた液晶表示装置が提供される
。
極性のドレイン信号が印加された時の選択信号φの選択
パルス幅は負極性のドレイン信号が印加された時の選択
信号φの選択パルス幅より長い。従って、ドレイン信号
が正極性時にはａ−ＳｉＴＦＴの駆動能力は低いけれど
も、選択信号群φの選択パルス幅は長いので、ドレイン
信号は液晶端子部に充分に印加される。したがって、４
８０ライン以上の周辺回路を内蔵した液晶ディスプレイ
においても表示品質の優れた液晶表示装置が提供される
。
【００１６】図８はフリッカを低減させる目的で１ドレ
インライン毎にドレイン信号の極性を反転させる駆動、
即ち、列毎反転駆動を図３に示した回路に用いた場合の
駆動法を示したものである。図中において、ＶＧ１〜Ｖ
Ｇ４８０はゲート信号群、φ１，φ２は選択信号群、Ｖ
ＤＫは任意のドレイン信号、ＶＣ はドレイン信号の振
幅の中心電位、ｔ１ は表示部１ゲートラインの選択時
間である。ここで、φ１，φ２各々の選択パルス幅は１
ゲートラインの選択時間ｔ１ の１／２である。
インライン毎にドレイン信号の極性を反転させる駆動、
即ち、列毎反転駆動を図３に示した回路に用いた場合の
駆動法を示したものである。図中において、ＶＧ１〜Ｖ
Ｇ４８０はゲート信号群、φ１，φ２は選択信号群、Ｖ
ＤＫは任意のドレイン信号、ＶＣ はドレイン信号の振
幅の中心電位、ｔ１ は表示部１ゲートラインの選択時
間である。ここで、φ１，φ２各々の選択パルス幅は１
ゲートラインの選択時間ｔ１ の１／２である。
【００１７】図９は列毎反転駆動を図３に示した回路に
用いた場合の本発明の駆動法を示したものである。図中
において、ＶＧ１〜ＶＧ４８０はゲート信号群、φ１，
φ２は選択信号群、ＶＤＫは任意のドレイン信号、ＶＣ
はドレイン信号の振幅の中心電位、ｔ１ は表示部１
ゲートラインの選択時間、ｔ４ はドレイン信号が正極
性時における選択信号φ１ の選択パルス幅、ｔ５はド
レイン信号が負極性時における選択信号φ２の選択パル
ス幅である。すなわち、φ１，φ２各々の選択パルス幅
はドレイン信号の極性によって異なる。
用いた場合の本発明の駆動法を示したものである。図中
において、ＶＧ１〜ＶＧ４８０はゲート信号群、φ１，
φ２は選択信号群、ＶＤＫは任意のドレイン信号、ＶＣ
はドレイン信号の振幅の中心電位、ｔ１ は表示部１
ゲートラインの選択時間、ｔ４ はドレイン信号が正極
性時における選択信号φ１ の選択パルス幅、ｔ５はド
レイン信号が負極性時における選択信号φ２の選択パル
ス幅である。すなわち、φ１，φ２各々の選択パルス幅
はドレイン信号の極性によって異なる。
【００１８】図１０は、上記本発明の駆動法の良さを説
明するために、選択パルスφ１ がオン電圧からオフ電
圧になった瞬時の状態を示した図である。（ａ）は図８
に示した駆動波形であり、図中において、ＣＬＣは液晶
容量（含む蓄積容量）、ＲｃｒＯＳＳ は１本のドレイ
ン電極と他の電極群との重なり抵抗、ＶＳ１（ＶＳ１＜
ＶＤ）はφ１がオン電圧からオフ電圧になるまでにＴＦ
Ｔのソース端子に印加された電圧、ＲＤＳ１ はソース
端子の電位がＶＳ１の時のＴＦＴのドレイン・ソース間
抵抗である。一方、（ｂ）は図９に示した本発明の駆動
波形であり、図中において、ＶＳ２ （ＶＳ２＜ＶＤ
）はφ１がオン電圧からオフ電圧になるまでにＴＦＴの
ソース端子に印加された電圧、ＲＤＳ２ はソース端子
の電位がＶＳ２の時のＴＦＴのドレイン・ソース間抵抗
である。なお、この状態時においてＴＦＴのドレイン端
子にはＶＤ は充分に印加されているものとする。
明するために、選択パルスφ１ がオン電圧からオフ電
圧になった瞬時の状態を示した図である。（ａ）は図８
に示した駆動波形であり、図中において、ＣＬＣは液晶
容量（含む蓄積容量）、ＲｃｒＯＳＳ は１本のドレイ
ン電極と他の電極群との重なり抵抗、ＶＳ１（ＶＳ１＜
ＶＤ）はφ１がオン電圧からオフ電圧になるまでにＴＦ
Ｔのソース端子に印加された電圧、ＲＤＳ１ はソース
端子の電位がＶＳ１の時のＴＦＴのドレイン・ソース間
抵抗である。一方、（ｂ）は図９に示した本発明の駆動
波形であり、図中において、ＶＳ２ （ＶＳ２＜ＶＤ
）はφ１がオン電圧からオフ電圧になるまでにＴＦＴの
ソース端子に印加された電圧、ＲＤＳ２ はソース端子
の電位がＶＳ２の時のＴＦＴのドレイン・ソース間抵抗
である。なお、この状態時においてＴＦＴのドレイン端
子にはＶＤ は充分に印加されているものとする。
【００１９】図中を見ればわかるように、（ａ）におけ
るφ１ のパルス幅は（ｂ）におけるφ１ のパルス幅
より短い。よって、ａ−Ｓｉ ＴＦＴの駆動能力が不
十分の場合はＶＳ２＞ＶＳ１となる。ここでＴＦＴのド
レイン・ソース間抵抗ＲＤＳは、ＴＦＴがオン状態時に
は、ゲート・ソース間電圧が低いほど高くなる。したが
って、ＲＤＳ２＞ＲＤＳ１となる。
るφ１ のパルス幅は（ｂ）におけるφ１ のパルス幅
より短い。よって、ａ−Ｓｉ ＴＦＴの駆動能力が不
十分の場合はＶＳ２＞ＶＳ１となる。ここでＴＦＴのド
レイン・ソース間抵抗ＲＤＳは、ＴＦＴがオン状態時に
は、ゲート・ソース間電圧が低いほど高くなる。したが
って、ＲＤＳ２＞ＲＤＳ１となる。
【００２０】次に、φ１にオフ電圧、φ２にオン電圧が
印加された状態を考えると、この状態においてはＲｃｒ
ＯＳＳ が比較的低い場合、先程ソース端子に蓄えられ
た電荷ＱＳ （＝ＣＬＣ・ＶＳ）はＲＤＳ、Ｒｃｒ
ＯＳＳを経由して放電してしまう。ここで、一般的には
ＲＤＳ≫ＲｃｒＯＳＳなのでＶＳの低下はＣＬＣとＲＤ
Ｓの時定数で決まる。したがって、図９に示した本発明
の駆動法だとＲｃｒＯＳＳ が比較的低い場合において
もＶＳ の低下は比較的小さいことがわかる。
印加された状態を考えると、この状態においてはＲｃｒ
ＯＳＳ が比較的低い場合、先程ソース端子に蓄えられ
た電荷ＱＳ （＝ＣＬＣ・ＶＳ）はＲＤＳ、Ｒｃｒ
ＯＳＳを経由して放電してしまう。ここで、一般的には
ＲＤＳ≫ＲｃｒＯＳＳなのでＶＳの低下はＣＬＣとＲＤ
Ｓの時定数で決まる。したがって、図９に示した本発明
の駆動法だとＲｃｒＯＳＳ が比較的低い場合において
もＶＳ の低下は比較的小さいことがわかる。
【００２１】よって、周辺回路を内蔵した液晶ディスプ
レイにおいて、１本のドレイン電極と他の電極群との重
なり抵抗ＲｃｒＯＳＳ が比較的低い場合も表示品質の
優れた液晶表示装置が提供される。
レイにおいて、１本のドレイン電極と他の電極群との重
なり抵抗ＲｃｒＯＳＳ が比較的低い場合も表示品質の
優れた液晶表示装置が提供される。
【００２２】図１１は列毎反転駆動を図６に示した回路
に用いた場合の本発明の駆動法を示したものである。図
中において、ＶＧ１〜ＶＧ４８０はゲート信号群、φは
選択信号、ＶＤＫは任意のドレイン信号、ＶＣ はドレ
イン信号の振幅の中心電位、ｔ１ は表示部１ゲートラ
インの選択時間、ｔ６ は正極性のドレイン信号を表示
部の液晶端子部にａ−Ｓｉ ＴＦＴを介して書き込む
のに許容されている時間、ｔ７ は負極性のドレイン信
号を表示部の液晶端子部にａ−Ｓｉ ＴＦＴを介して
書き込むのに許容されている時間である。
に用いた場合の本発明の駆動法を示したものである。図
中において、ＶＧ１〜ＶＧ４８０はゲート信号群、φは
選択信号、ＶＤＫは任意のドレイン信号、ＶＣ はドレ
イン信号の振幅の中心電位、ｔ１ は表示部１ゲートラ
インの選択時間、ｔ６ は正極性のドレイン信号を表示
部の液晶端子部にａ−Ｓｉ ＴＦＴを介して書き込む
のに許容されている時間、ｔ７ は負極性のドレイン信
号を表示部の液晶端子部にａ−Ｓｉ ＴＦＴを介して
書き込むのに許容されている時間である。
【００２３】図中に示すように本発明の駆動法だと、正
極性のドレイン信号を表示部の液晶端子部にａ−Ｓｉ
ＴＦＴを介して書き込むのに許容されている時間ｔ６
は負極性のドレイン信号を表示部の液晶端子部にａ−
Ｓｉ ＴＦＴを介して書き込むのに許容されている時
間ｔ７ より長い。したがって、ドレイン信号が正極性
時にはａ−Ｓｉ ＴＦＴの駆動能力は低いけれども、
書き込みに許容されている時間は長いのでドレイン信号
は液晶端子部に充分に印加される。よって、周辺回路を
内蔵した液晶ディスプレイにおいて、表示品質の優れた
液晶表示装置が提供される。また、図１０に示した効果
は上記駆動波形にも適用されるので、周辺回路を内蔵し
た液晶ディスプレイにおいて、１本のドレイン電極と他
の電極群との重なり抵抗ＲｃｒＯＳＳ が比較的低い場
合も表示品質の優れた液晶表示装置が提供される。
極性のドレイン信号を表示部の液晶端子部にａ−Ｓｉ
ＴＦＴを介して書き込むのに許容されている時間ｔ６
は負極性のドレイン信号を表示部の液晶端子部にａ−
Ｓｉ ＴＦＴを介して書き込むのに許容されている時
間ｔ７ より長い。したがって、ドレイン信号が正極性
時にはａ−Ｓｉ ＴＦＴの駆動能力は低いけれども、
書き込みに許容されている時間は長いのでドレイン信号
は液晶端子部に充分に印加される。よって、周辺回路を
内蔵した液晶ディスプレイにおいて、表示品質の優れた
液晶表示装置が提供される。また、図１０に示した効果
は上記駆動波形にも適用されるので、周辺回路を内蔵し
た液晶ディスプレイにおいて、１本のドレイン電極と他
の電極群との重なり抵抗ＲｃｒＯＳＳ が比較的低い場
合も表示品質の優れた液晶表示装置が提供される。
【００２４】
【発明の効果】本発明によればドレイン信号が正極性時
にはゲートパルス幅が負極性時のゲートパルス幅よりも
長い。従って、正極性時にはａ−Ｓｉ ＴＦＴの駆動
能力は低いけれども、ゲートパルス幅は長いので、ドレ
イン信号は液晶端子部に充分に印加される。したがって
、プロセスのバラツキ等によりＴＦＴの電界効果移動度
が低下しても、４８０ライン以上の液晶ディスプレイは
表示品質の優れた液晶表示装置が提供される。
にはゲートパルス幅が負極性時のゲートパルス幅よりも
長い。従って、正極性時にはａ−Ｓｉ ＴＦＴの駆動
能力は低いけれども、ゲートパルス幅は長いので、ドレ
イン信号は液晶端子部に充分に印加される。したがって
、プロセスのバラツキ等によりＴＦＴの電界効果移動度
が低下しても、４８０ライン以上の液晶ディスプレイは
表示品質の優れた液晶表示装置が提供される。
【図１】本発明によるＶＧ１〜ＶＧ４８０のタイミング
チャートを示す図である。
チャートを示す図である。
【図２】従来のＴＦＴ−ＬＣＤの構成および駆動波形を
示す図である。
示す図である。
【図３】信号側駆動回路を内蔵したＴＦＴ−ＬＣＤの構
成その１を示す図である。
成その１を示す図である。
【図４】図３に示したＶＧ１〜ＶＧ４８０、φ１，φ２
、およびＶＤＫ（Ｋは１〜９６０）のタイミングチャー
トを示す図である。
、およびＶＤＫ（Ｋは１〜９６０）のタイミングチャー
トを示す図である。
【図５】行毎反転駆動における本発明による図３に示し
たＶＧ１〜ＶＧ４８０、φ１，φ２、およびＶＤＫ（Ｋ
は１〜９６０）のタイミングチャートを示す図である。
たＶＧ１〜ＶＧ４８０、φ１，φ２、およびＶＤＫ（Ｋ
は１〜９６０）のタイミングチャートを示す図である。
【図６】信号側駆動回路を内蔵したＴＦＴ−ＬＣＤの構
成その２を示す図である。
成その２を示す図である。
【図７】行毎反転駆動における本発明による図６に示し
たＶＧ１〜ＶＧ４８０、φ１，φ２、およびＶＤＫ（Ｋ
は１〜９６０）のタイミングチャートを示す図である。
たＶＧ１〜ＶＧ４８０、φ１，φ２、およびＶＤＫ（Ｋ
は１〜９６０）のタイミングチャートを示す図である。
【図８】列毎反転駆動における図３に示したＶＧ１〜Ｖ
Ｇ４８０、φ１，φ２、およびＶＤＫ（Ｋは１〜９６０
）のタイミングチャートを示す図である。
Ｇ４８０、φ１，φ２、およびＶＤＫ（Ｋは１〜９６０
）のタイミングチャートを示す図である。
【図９】列毎反転駆動における本発明による図３に示し
たＶＧ１〜ＶＧ４８０、φ１，φ２、およびＶＤＫ（Ｋ
は１〜９６０）のタイミングチャートを示す図である。
たＶＧ１〜ＶＧ４８０、φ１，φ２、およびＶＤＫ（Ｋ
は１〜９６０）のタイミングチャートを示す図である。
【図１０】選択パルスがオン電圧からオフ電圧になった
瞬時の状態を示した図である。
瞬時の状態を示した図である。
【図１１】列毎反転駆動における本発明による図３に示
したＶＧ１〜ＶＧ４８０、φ１，φ２、およびＶＤＫ（
Ｋは１〜９６０）のタイミングチャートを示す図である
。
したＶＧ１〜ＶＧ４８０、φ１，φ２、およびＶＤＫ（
Ｋは１〜９６０）のタイミングチャートを示す図である
。
Claims (7)
- 【請求項１】行列方向に配置された各画素と対応するよ
うに設けられた画素用ＴＦＴ、該ＴＦＴのゲート電極を
各行ごとに共通接続する走査電極、該ＴＦＴのドレイン
を各列ごとに共通接続する信号電極、該ＴＦＴのソース
と接続されている各画素の表示電極，走査電極への駆動
信号出力を制御する走査側駆動回路、信号電極への駆動
信号出力を制御する信号側駆動回路、および行毎反転駆
動を有する液晶表示装置において、正極性のドレイン信
号が印加された時のゲートパルス幅は負極性のドレイン
信号が印加された時のゲートパルス幅より長いことを特
徴とする液晶表示装置。 - 【請求項２】行列方向に配置された各画素と対応するよ
うに設けられた画素用ＴＦＴ、該ＴＦＴのゲート電極を
各行ごとに共通接続する走査電極、該ＴＦＴのドレイン
を各列ごとに共通接続する信号電極、該ＴＦＴのソース
と接続されている各画素の表示電極，走査電極への駆動
信号出力を制御する走査側駆動回路、信号電極への駆動
信号出力を制御する信号側駆動回路、および行毎反転駆
動を有する液晶表示装置において、走査側の奇数ライン
群に許容される１ラインの選択時間と走査側の偶数ライ
ン群に許容される１ラインの選択時間とは異なることを
特徴とする液晶表示装置。 - 【請求項３】請求項１記載の信号側駆動回路の構成は、
各列ごとにトランスファーゲートＴＦＴとラインメモリ
となるコンデンサを具備し、ドレイン信号（表示信号）
群ＶＤ１〜ＶＤｍは各々２個のトランスファーゲートＴ
ＦＴのドレインに接続され、選択信号群φ１，φ２は各
々複数のトランスファゲートＴＦＴのゲートに接続され
ており、正極性のドレイン信号が印加された時の選択信
号群φ１，φ２各々の選択パルス幅は負極性のドレイン
信号が印加された時の選択信号群φ１，φ２各々の選択
パルス幅より長いことを特徴とする液晶表示装置。 - 【請求項４】請求項１記載の信号側駆動回路の構成は、
奇数列（或は偶数列）ごとにトランスファーゲートＴＦ
Ｔとラインメモリとなるコンデンサを具備し、ドレイン
信号（表示信号）群ＶＤ１〜ＶＤｍは各々奇数列（或は
偶数列）のトランスファーゲートＴＦＴのドレインおよ
び隣の偶数列（或は奇数列）の信号電極に接続され、選
択信号φはトランスファゲートＴＦＴのゲートに接続さ
れており、正極性のドレイン信号が印加された時の選択
信号φの選択パルス幅は負極性のドレイン信号が印加さ
れた時の選択信号φの選択パルス幅より長いことを特徴
とする液晶表示装置。 - 【請求項５】行列方向に配置された各画素と対応するよ
うに設けられた画素用ＴＦＴ、該ＴＦＴのゲート電極を
各行ごとに共通接続する走査電極、該ＴＦＴのドレイン
を各列ごとに共通接続する信号電極、該ＴＦＴのソース
と接続されている各画素の表示電極，走査電極への駆動
信号出力を制御する走査側駆動回路、信号電極への駆動
信号出力を制御する信号側駆動回路、および列毎反転駆
動を有する液晶表示装置において、信号側駆動回路の構
成は、各列ごとにトランスファーゲートＴＦＴとライン
メモリとなるコンデンサを具備し、ドレイン信号（表示
信号）群ＶＤ１〜ＶＤｍは各々２個のトランスファーゲ
ートＴＦＴのドレインに接続され、選択信号群φ１，φ
２は各々複数のトランスファゲートＴＦＴのゲートに接
続されており、正極性のドレイン信号が印加された時の
選択信号φ１ の選択パルス幅は負極性のドレイン信号
が印加された時の選択信号φ２ の選択パルス幅より長
いことを特徴とする液晶表示装置。 - 【請求項６】行列方向に配置された各画素と対応するよ
うに設けられた画素用ＴＦＴ、該ＴＦＴのゲート電極を
各行ごとに共通接続する走査電極、該ＴＦＴのドレイン
を各列ごとに共通接続する信号電極、該ＴＦＴのソース
と接続されている各画素の表示電極，走査電極への駆動
信号出力を制御する走査側駆動回路、信号電極への駆動
信号出力を制御する信号側駆動回路、および列毎反転駆
動を有する液晶表示装置において、信号側駆動回路の構
成は、奇数列（或は偶数列）ごとにトランスファーゲー
トＴＦＴとラインメモリとなるコンデンサを具備し、ド
レイン信号（表示信号）群ＶＤ１〜ＶＤｍは各々奇数列
（或は偶数列）のトランスファーゲートＴＦＴのドレイ
ンおよび隣の偶数列（或は奇数列）の信号電極に接続さ
れ、選択信号φはトランスファゲートＴＦＴのゲートに
接続されており、１ゲートラインの選択時間内でφがオ
ン電圧になっている時間とφがオフ電圧になっている時
間とでは異なることを特徴とする液晶表示装置。 - 【請求項７】請求項３，４，５，６で記載されているト
ランスファゲートＴＦＴはアモルファスシリコンをレー
ザアニールすることにより形成されることを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9192991A JPH04322216A (ja) | 1991-04-23 | 1991-04-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9192991A JPH04322216A (ja) | 1991-04-23 | 1991-04-23 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04322216A true JPH04322216A (ja) | 1992-11-12 |
Family
ID=14040279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9192991A Pending JPH04322216A (ja) | 1991-04-23 | 1991-04-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04322216A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990059983A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 액정 전압 인가방법 |
| JP2000122627A (ja) * | 1998-10-13 | 2000-04-28 | Thomson Multimedia Sa | マトリックスディスプレイに表示するデ―タの処理方法 |
| JP2001195040A (ja) * | 2000-01-12 | 2001-07-19 | Toshiba Corp | 表示装置 |
| JP2001337654A (ja) * | 2000-05-25 | 2001-12-07 | Toshiba Corp | 平面表示装置 |
| JP2004126581A (ja) * | 2002-10-02 | 2004-04-22 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2005257710A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Displays Ltd | 表示装置 |
| KR100541059B1 (ko) * | 2001-10-03 | 2006-01-10 | 샤프 가부시키가이샤 | 액티브매트릭스형 표시장치와, 그 데이터선 절환회로,스위칭부 구동회로, 및 주사선 구동회로 |
| JP2006293371A (ja) * | 2005-04-11 | 2006-10-26 | Samsung Electronics Co Ltd | 表示装置のゲート駆動部と駆動装置、及びこれを有する表示装置 |
| US7154464B2 (en) * | 2001-08-21 | 2006-12-26 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| JP2007156080A (ja) * | 2005-12-05 | 2007-06-21 | Casio Comput Co Ltd | 駆動回路及び表示装置 |
| KR100789153B1 (ko) * | 2002-03-06 | 2007-12-28 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
| US7369124B2 (en) | 2003-02-28 | 2008-05-06 | Sharp Kabushiki Kaisha | Display device and method for driving the same |
| JP2009003447A (ja) * | 2008-05-22 | 2009-01-08 | ▲ぎょく▼瀚科技股▲ふん▼有限公司 | 陰極線管インパルス式画像表示を模擬する方法及び装置 |
| JP2009237360A (ja) * | 2008-03-27 | 2009-10-15 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
| US7649521B2 (en) | 2004-02-17 | 2010-01-19 | Sharp Kabushiki Kaisha | Image display apparatus |
| US7663613B2 (en) | 2001-06-06 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US7683876B2 (en) | 2004-09-14 | 2010-03-23 | Samsung Electronics Co., Ltd. | Time division driving method and source driver for flat panel display |
| JP4518717B2 (ja) * | 2001-09-28 | 2010-08-04 | シャープ株式会社 | 液晶表示装置 |
| WO2012017640A1 (ja) * | 2010-08-04 | 2012-02-09 | パナソニック株式会社 | 表示装置 |
| JP2012208389A (ja) * | 2011-03-30 | 2012-10-25 | Japan Display East Co Ltd | データセレクタ回路を備えた表示装置 |
-
1991
- 1991-04-23 JP JP9192991A patent/JPH04322216A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990059983A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 액정 전압 인가방법 |
| JP2000122627A (ja) * | 1998-10-13 | 2000-04-28 | Thomson Multimedia Sa | マトリックスディスプレイに表示するデ―タの処理方法 |
| JP2001195040A (ja) * | 2000-01-12 | 2001-07-19 | Toshiba Corp | 表示装置 |
| JP2001337654A (ja) * | 2000-05-25 | 2001-12-07 | Toshiba Corp | 平面表示装置 |
| US8325170B2 (en) | 2001-06-06 | 2012-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US7663613B2 (en) | 2001-06-06 | 2010-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| US7154464B2 (en) * | 2001-08-21 | 2006-12-26 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| JP4518717B2 (ja) * | 2001-09-28 | 2010-08-04 | シャープ株式会社 | 液晶表示装置 |
| KR100541059B1 (ko) * | 2001-10-03 | 2006-01-10 | 샤프 가부시키가이샤 | 액티브매트릭스형 표시장치와, 그 데이터선 절환회로,스위칭부 구동회로, 및 주사선 구동회로 |
| KR100789153B1 (ko) * | 2002-03-06 | 2007-12-28 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
| JP2004126581A (ja) * | 2002-10-02 | 2004-04-22 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US7193599B2 (en) * | 2002-10-02 | 2007-03-20 | Samsung Electronics Co, Ltd. | Liquid crystal display |
| US7369124B2 (en) | 2003-02-28 | 2008-05-06 | Sharp Kabushiki Kaisha | Display device and method for driving the same |
| US8411027B2 (en) | 2004-02-17 | 2013-04-02 | Sharp Kabushiki Kaisha | Image display apparatus |
| US7649521B2 (en) | 2004-02-17 | 2010-01-19 | Sharp Kabushiki Kaisha | Image display apparatus |
| JP2005257710A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Displays Ltd | 表示装置 |
| JP4694134B2 (ja) * | 2004-03-09 | 2011-06-08 | 株式会社 日立ディスプレイズ | 表示装置 |
| US7683876B2 (en) | 2004-09-14 | 2010-03-23 | Samsung Electronics Co., Ltd. | Time division driving method and source driver for flat panel display |
| US8253679B2 (en) | 2005-04-11 | 2012-08-28 | Samsung Electronics Co., Ltd. | Gate drive device with shift register for display device and display device having the same |
| JP2006293371A (ja) * | 2005-04-11 | 2006-10-26 | Samsung Electronics Co Ltd | 表示装置のゲート駆動部と駆動装置、及びこれを有する表示装置 |
| JP2007156080A (ja) * | 2005-12-05 | 2007-06-21 | Casio Comput Co Ltd | 駆動回路及び表示装置 |
| JP2009237360A (ja) * | 2008-03-27 | 2009-10-15 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
| JP2009003447A (ja) * | 2008-05-22 | 2009-01-08 | ▲ぎょく▼瀚科技股▲ふん▼有限公司 | 陰極線管インパルス式画像表示を模擬する方法及び装置 |
| WO2012017640A1 (ja) * | 2010-08-04 | 2012-02-09 | パナソニック株式会社 | 表示装置 |
| JP2012208389A (ja) * | 2011-03-30 | 2012-10-25 | Japan Display East Co Ltd | データセレクタ回路を備えた表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04322216A (ja) | 液晶表示装置 | |
| US7218309B2 (en) | Display apparatus including plural pixel simultaneous sampling method and wiring method | |
| EP1662472A2 (en) | Liquid crystal display device | |
| US7042431B1 (en) | Image display device and driving method of the same | |
| KR100814256B1 (ko) | 액정패널 구동방법 | |
| JP2000105575A (ja) | 液晶表示装置の駆動方法 | |
| KR100492458B1 (ko) | 매트릭스형 화상표시장치 | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP2937129B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5990877A (en) | Driving circuit of an active matrix liquid crystal display | |
| JPS59157693A (ja) | 表示装置の駆動方法 | |
| KR100877456B1 (ko) | 표시 구동 방법, 표시 소자, 및 표시 장치 | |
| US20020140661A1 (en) | Method for driving active matrix type liquid crystal display | |
| KR100375897B1 (ko) | 액티브 매트릭스 액정 표시 장치 및 그 제조 방법 | |
| KR20010102841A (ko) | 행전극 구동장치 및 이를 구비한 화상표시장치 | |
| US5952854A (en) | Sampling circuit and image display device | |
| US20040189586A1 (en) | Method of driving a liquid crystal display panel and liquid crystal display device | |
| JP3346493B2 (ja) | 液晶表示装置 | |
| JP2743183B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH06250606A (ja) | Ｔｆｔ型液晶表示装置 | |
| JPS63172193A (ja) | アクテイブマトリクス型表示装置の駆動方法 | |
| JPS6126074B2 (ja) | ||
| US11928276B2 (en) | Liquid crystal display device and driving method therefor | |
| JPH0743675A (ja) | アクティブマトリックス方式ｔｆｔ−ｌｃｄの駆動装置および駆動方法 |