JP2743183B2 - アクティブマトリクス型表示装置の駆動方法 - Google Patents
アクティブマトリクス型表示装置の駆動方法Info
- Publication number
- JP2743183B2 JP2743183B2 JP22556188A JP22556188A JP2743183B2 JP 2743183 B2 JP2743183 B2 JP 2743183B2 JP 22556188 A JP22556188 A JP 22556188A JP 22556188 A JP22556188 A JP 22556188A JP 2743183 B2 JP2743183 B2 JP 2743183B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bus line
- vgon
- gate
- scan bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 〔概要〕 ゲート接続対向マトリクス構成のアクティブマトリク
ス型表示装置の駆動方法に関し、 薄膜トランジスタの闘値電圧の負側への変化を抑制し
て駆動することを目的とし、 一方の透明基板上に、表示電極と、スキャンバスライ
ンと、隣接するスキャンバスライン間にゲートとドレイ
ンとが接続され、前記表示電極にソースが接続された薄
膜トランジスタとを形成し、他方の透明基板上に、前記
スキャンバスラインと直交する方向に延長し、且つ前記
表示電極と対向する共通電極をデータバスラインとして
形成し、前記表示電極と前記共通電極との間に表示媒体
を封入したゲート接続対向マトリクス構成のアクティブ
マトリクス型表示装置の駆動方法に於いて、前記スキャ
ンバスラインに対して、前記薄膜トランジスタをオンと
するアドレス電圧を印加した後、走査方向の後位に隣接
するスキャンバスラインに前記アドレス電圧を印加する
タイミングに、前記アドレス電圧と非アドレス時の電圧
との中間の電圧を印加して駆動する。
ス型表示装置の駆動方法に関し、 薄膜トランジスタの闘値電圧の負側への変化を抑制し
て駆動することを目的とし、 一方の透明基板上に、表示電極と、スキャンバスライ
ンと、隣接するスキャンバスライン間にゲートとドレイ
ンとが接続され、前記表示電極にソースが接続された薄
膜トランジスタとを形成し、他方の透明基板上に、前記
スキャンバスラインと直交する方向に延長し、且つ前記
表示電極と対向する共通電極をデータバスラインとして
形成し、前記表示電極と前記共通電極との間に表示媒体
を封入したゲート接続対向マトリクス構成のアクティブ
マトリクス型表示装置の駆動方法に於いて、前記スキャ
ンバスラインに対して、前記薄膜トランジスタをオンと
するアドレス電圧を印加した後、走査方向の後位に隣接
するスキャンバスラインに前記アドレス電圧を印加する
タイミングに、前記アドレス電圧と非アドレス時の電圧
との中間の電圧を印加して駆動する。
本発明は、ゲート接続対向マトリクス構成のアクティ
ブマトリクス型表示装置の駆動方法に関するものであ
る。
ブマトリクス型表示装置の駆動方法に関するものであ
る。
アクティブマトリクス型表示装置は、スキャンバスラ
インとデータバスラインとの交点にそれぞれ薄膜トラン
ジスタ等のスイッチング素子を介して表示素子（画素）
を接続したもので、各表示素子を独立的に駆動すること
ができるから、表示容量を増大した時にも、単純マトリ
クス型表示装置に於ける駆動デューティ比の低下の問題
等が生じないものである。しかし、薄膜トランジスタ等
のスイッチング素子の特性が変化した場合には、表示特
性に影響を及ぼすものであるから、このような特性変化
を抑制して、長時間安定な表示を行わせることが要望さ
れている。
インとデータバスラインとの交点にそれぞれ薄膜トラン
ジスタ等のスイッチング素子を介して表示素子（画素）
を接続したもので、各表示素子を独立的に駆動すること
ができるから、表示容量を増大した時にも、単純マトリ
クス型表示装置に於ける駆動デューティ比の低下の問題
等が生じないものである。しかし、薄膜トランジスタ等
のスイッチング素子の特性が変化した場合には、表示特
性に影響を及ぼすものであるから、このような特性変化
を抑制して、長時間安定な表示を行わせることが要望さ
れている。
ゲート接続対向マトリクス構成のアクティブマトリク
ス型表示装置は、第４図の説明図に示す等価回路構成を
有するものであり、一方のガラス基板上に、表示電極
と、スキャンバスライン32−1,32−2,・・・と、薄膜ト
ランジスタ（以下TFTと略称する）33とを形成し、隣接
するスキャンバスライン間に、TFT33のゲートＧとドレ
インＤとを接続し、ソースＳに表示電極を接続し、他方
のガラス基板上に、表示電極と対向する共通電極をデー
タバスライン34−1,34−2,・・・として形成し、表示電
極と共通電極との間に液晶を封止して、表示素子35を形
成し、スキャンバスライン32−1,32−2,・・・に順次走
査パルス電圧Vg1,Vg2,・・・を印加し、それに同期し
て、データ電圧Vd1,Vd2,・・・をデータバスライン34−
1,34−2,・・・に印加して、例えば、フレーム毎にデー
タ電圧Vd1,Vd2,・・・の極性を反転するものである。
ス型表示装置は、第４図の説明図に示す等価回路構成を
有するものであり、一方のガラス基板上に、表示電極
と、スキャンバスライン32−1,32−2,・・・と、薄膜ト
ランジスタ（以下TFTと略称する）33とを形成し、隣接
するスキャンバスライン間に、TFT33のゲートＧとドレ
インＤとを接続し、ソースＳに表示電極を接続し、他方
のガラス基板上に、表示電極と対向する共通電極をデー
タバスライン34−1,34−2,・・・として形成し、表示電
極と共通電極との間に液晶を封止して、表示素子35を形
成し、スキャンバスライン32−1,32−2,・・・に順次走
査パルス電圧Vg1,Vg2,・・・を印加し、それに同期し
て、データ電圧Vd1,Vd2,・・・をデータバスライン34−
1,34−2,・・・に印加して、例えば、フレーム毎にデー
タ電圧Vd1,Vd2,・・・の極性を反転するものである。
第５図は前述のアクティブマトリクス型表示装置の分
解斜視図であり、一方のガラス基板36上に、表示電極31
と、スキャンバスライン32と、TFT33とを形成して、ス
キャンバスライン32間に、TFT33のゲートＧとドレイン
Ｄとを接続し、ソースＳを表示電極31に接続し、他方の
ガラス基板37上に、スキャンバスラインと直交する方向
に延長した共通電極をデータバスライン34として形成
し、表示電極31と共通電極との間に表示媒体として液晶
を封止したものである。
解斜視図であり、一方のガラス基板36上に、表示電極31
と、スキャンバスライン32と、TFT33とを形成して、ス
キャンバスライン32間に、TFT33のゲートＧとドレイン
Ｄとを接続し、ソースＳを表示電極31に接続し、他方の
ガラス基板37上に、スキャンバスラインと直交する方向
に延長した共通電極をデータバスライン34として形成
し、表示電極31と共通電極との間に表示媒体として液晶
を封止したものである。
第６図は動作説明図であり、Vdはデータ電圧、VGはTF
T33のゲート電圧、VDはTFT33のドレイン電圧、VSはTET
33のソース電圧、VG−VDはTFT33のゲート・ドレイン間
電圧を示す。又Ｆは１フレームの期間、VgonはTFT33を
オンとする為の電圧、Vr,Vr′はオン直前の電圧で、デ
ータ電圧の印加極性に従って選定されている。又Vgoff
はTFT33をオフとする為の電圧である。
T33のゲート電圧、VDはTFT33のドレイン電圧、VSはTET
33のソース電圧、VG−VDはTFT33のゲート・ドレイン間
電圧を示す。又Ｆは１フレームの期間、VgonはTFT33を
オンとする為の電圧、Vr,Vr′はオン直前の電圧で、デ
ータ電圧の印加極性に従って選定されている。又Vgoff
はTFT33をオフとする為の電圧である。
第４図に示す走査パルス電圧Vg1,Vg2,・・・は簡略化
の為に、TFT33をオンとする為の電圧Vgonと、その直前
の電圧Vgcと、TFT33をオフとする為の電圧Vgoffとから
構成した場合を示すものであるが、フレームＦ毎にデー
タ電圧Vdの極性を反転するから、それに対応して、電圧
Vgcを、第６図に於いては、電圧Vr,Vr′としたものであ
る。例えば、スキャンバスラインの本数を400、１走査
時間を40μＳ、フレーム周波数を60Hzとした時、Vgoff
＝−10V、Vgon＝＋15Vとし、又Vr＝＋5V、Vr′＝−5Vに
選定することができる。なお、第４図に於ける電圧Vgc
は、Vgc＝Vr＝Vr′＝0Vとした場合に相当し、データバ
スライン34−1,34−2,・・・に印加したデータ電圧Vd
は、表示素子35には、Vd−Vgcとして印加されるから、
表示素子35に印加するデータ電圧の基準の電圧と見做す
ことができる。
の為に、TFT33をオンとする為の電圧Vgonと、その直前
の電圧Vgcと、TFT33をオフとする為の電圧Vgoffとから
構成した場合を示すものであるが、フレームＦ毎にデー
タ電圧Vdの極性を反転するから、それに対応して、電圧
Vgcを、第６図に於いては、電圧Vr,Vr′としたものであ
る。例えば、スキャンバスラインの本数を400、１走査
時間を40μＳ、フレーム周波数を60Hzとした時、Vgoff
＝−10V、Vgon＝＋15Vとし、又Vr＝＋5V、Vr′＝−5Vに
選定することができる。なお、第４図に於ける電圧Vgc
は、Vgc＝Vr＝Vr′＝0Vとした場合に相当し、データバ
スライン34−1,34−2,・・・に印加したデータ電圧Vd
は、表示素子35には、Vd−Vgcとして印加されるから、
表示素子35に印加するデータ電圧の基準の電圧と見做す
ことができる。
第６図に於いて、例えば、正極性のデータ電圧Vdを印
加するフレームの時刻t1に、データバスライン34−１に
データ電圧＋Vdを印加し、スキャンバスライン32−１に
電圧Vgonを印加し、そのスキャンバスライン32−１に隣
接するスキャンバスライン32−２に電圧Vr′を印加し、
他のスキャンバスライン32−2,32−4,・・・には電圧Vg
offを印加すると、ゲートＧがスキャンバスライン32−
１に接続されたTFT33のゲートＧに印加される電圧はVgo
n、そのTFT33のドレインＤに印加される電圧はVr′とな
り、それぞれVG,VDに於ける時刻t1の電圧となるから、
ゲート・ドレイン間電圧VG−VDは、Vgon−Vr′（＝10
V）となり、そのTFT33はオンとなって、TFT33のソース
Ｓは、ドレインＤと等しい電位Vr′となり、表示素子35
には、データバスライン34−１に印加された電圧＋Vdと
Vr′との差が電圧が充電されることになる。
加するフレームの時刻t1に、データバスライン34−１に
データ電圧＋Vdを印加し、スキャンバスライン32−１に
電圧Vgonを印加し、そのスキャンバスライン32−１に隣
接するスキャンバスライン32−２に電圧Vr′を印加し、
他のスキャンバスライン32−2,32−4,・・・には電圧Vg
offを印加すると、ゲートＧがスキャンバスライン32−
１に接続されたTFT33のゲートＧに印加される電圧はVgo
n、そのTFT33のドレインＤに印加される電圧はVr′とな
り、それぞれVG,VDに於ける時刻t1の電圧となるから、
ゲート・ドレイン間電圧VG−VDは、Vgon−Vr′（＝10
V）となり、そのTFT33はオンとなって、TFT33のソース
Ｓは、ドレインＤと等しい電位Vr′となり、表示素子35
には、データバスライン34−１に印加された電圧＋Vdと
Vr′との差が電圧が充電されることになる。
次の時刻t2では、スキャンバスライン32−１に電圧Vg
off、スキャンバスライン32−２に電圧Vgon、スキャン
バスライン32−３に電圧Vr′が印加されるので、ゲート
Ｇがスキャンバスライン32−１に接続されたTFT33のゲ
ート・ドレイン間電圧VG−VDは、Vgoff−Vgon（−25V）
となり、そのTFT33はオフとなる。
off、スキャンバスライン32−２に電圧Vgon、スキャン
バスライン32−３に電圧Vr′が印加されるので、ゲート
Ｇがスキャンバスライン32−１に接続されたTFT33のゲ
ート・ドレイン間電圧VG−VDは、Vgoff−Vgon（−25V）
となり、そのTFT33はオフとなる。
次の時刻t3では、スキャンバスライン32−1,32−２に
電圧Vgoffが印加されるから、ゲートＧがスキャンバス
ライン32−１に接続されたTFT33のゲート・ドレイン間
電圧VG−VDは、Vgoff−Vgoff（＝0V）となり、そのTFT3
3はオフ状態を継続する。そして、TFT33のソースＳの電
位は、データバスライン（共通電極）に印加されるデー
タ電圧に対応して変化する。
電圧Vgoffが印加されるから、ゲートＧがスキャンバス
ライン32−１に接続されたTFT33のゲート・ドレイン間
電圧VG−VDは、Vgoff−Vgoff（＝0V）となり、そのTFT3
3はオフ状態を継続する。そして、TFT33のソースＳの電
位は、データバスライン（共通電極）に印加されるデー
タ電圧に対応して変化する。
又次の負極性のデータ電圧を印加するフレームの時刻
t1′では、スキャンバスライン32−１に電圧Vgon、スキ
ャンバスライン32−２に電圧Vrが印加され、データバス
ライン34−１に例えば−Vdが印加される。従って、ゲー
トＧがスキャンバスライン32−１に接続されたTFT33の
ゲート・ソース間電圧VG−VDは、Vgon−Vr（＝＋10V）
となり、そのTFT33はオンとなって、そのTFT33のソース
Ｓの電位はドレインＤと等しい電位となり、表示素子35
にはデータバスライン34−１に加えられたデータ電圧−
VdとVrとの差の電圧が充電されることになる。
t1′では、スキャンバスライン32−１に電圧Vgon、スキ
ャンバスライン32−２に電圧Vrが印加され、データバス
ライン34−１に例えば−Vdが印加される。従って、ゲー
トＧがスキャンバスライン32−１に接続されたTFT33の
ゲート・ソース間電圧VG−VDは、Vgon−Vr（＝＋10V）
となり、そのTFT33はオンとなって、そのTFT33のソース
Ｓの電位はドレインＤと等しい電位となり、表示素子35
にはデータバスライン34−１に加えられたデータ電圧−
VdとVrとの差の電圧が充電されることになる。
次の時刻t2′では、スキャンバスライン32−１に電圧
Vgoff、スキャンバスライン32−２に電圧Vgon、スキャ
ンバスライン32−３に電圧Vrが印加されるから、ゲート
Ｇがスキャンバスライン32−１に接続されたTFT33のゲ
ート・ソース間電圧VG−VDは、正極性のデータ電圧を印
加するフレームの場合と同様に、Vgoff−Vgon（＝−25
V）となり、そのTFT33はオフとなる。
Vgoff、スキャンバスライン32−２に電圧Vgon、スキャ
ンバスライン32−３に電圧Vrが印加されるから、ゲート
Ｇがスキャンバスライン32−１に接続されたTFT33のゲ
ート・ソース間電圧VG−VDは、正極性のデータ電圧を印
加するフレームの場合と同様に、Vgoff−Vgon（＝−25
V）となり、そのTFT33はオフとなる。
次の時刻t3′では、前フレームの場合と同様に、スキ
ャンバスライン32−1,32−２に電圧Vgoffが印加される
から、ゲートＧがスキャンバスライン32−１に接続され
たTFT33のゲート・ソース間電圧VG−VDは0Vとなり、オ
フとなる。
ャンバスライン32−1,32−２に電圧Vgoffが印加される
から、ゲートＧがスキャンバスライン32−１に接続され
たTFT33のゲート・ソース間電圧VG−VDは0Vとなり、オ
フとなる。
前述のように、順次走査パルス電圧Vg1,Vg2,・・・
を、スキャンバスライン32−1,32−2,・・・に印加し、
表示データに従ったデータ電圧Vd1,Vd2,・・・をデータ
バスライン34−1,34−2,・・・に印加することにより、
表示駆動を行うことができる。
を、スキャンバスライン32−1,32−2,・・・に印加し、
表示データに従ったデータ電圧Vd1,Vd2,・・・をデータ
バスライン34−1,34−2,・・・に印加することにより、
表示駆動を行うことができる。
アクティブマトリクス型表示装置に於けるTFTは、多
結晶シリコン或いはアモルファスシリコンを用いて構成
される場合が一般的であり、例えば、アモルファスシリ
コンを用いて構成したTFTは、400℃以下の低温プロセス
で製作することが可能であるから、安価なガラス基板上
に形成することができる。このTFTに於いては、ゲート
絶縁膜に窒化シリコン（SiN）、ゲート金属はクロム（C
r）又はチタン（Ti）、ソース電極及びドレイン電極
は、クロム（Cr）或いはチタン（Ti）とアルミニウム
（Al）との２層金属が用いられ、ゲート電圧を10Vとし
た時、オン電流は８×10-6A、ゲート電圧を0Vとした
時、オフ電流は１×10-11A以下で、オン・オフ比は約６
桁となり、表示素子に印加したデータ電圧を次のフレー
ムまで充分に保持できる。
結晶シリコン或いはアモルファスシリコンを用いて構成
される場合が一般的であり、例えば、アモルファスシリ
コンを用いて構成したTFTは、400℃以下の低温プロセス
で製作することが可能であるから、安価なガラス基板上
に形成することができる。このTFTに於いては、ゲート
絶縁膜に窒化シリコン（SiN）、ゲート金属はクロム（C
r）又はチタン（Ti）、ソース電極及びドレイン電極
は、クロム（Cr）或いはチタン（Ti）とアルミニウム
（Al）との２層金属が用いられ、ゲート電圧を10Vとし
た時、オン電流は８×10-6A、ゲート電圧を0Vとした
時、オフ電流は１×10-11A以下で、オン・オフ比は約６
桁となり、表示素子に印加したデータ電圧を次のフレー
ムまで充分に保持できる。
しかし、このTFTの闘値電圧は、ゲート電圧を正極性
とした時正方向にシフトし、負極性とした時負方向にシ
フトする。例えば、ゲート電圧を負極性として100時間
後の闘値電圧の変化（負方向への変化）を測定したとこ
ろ、第７図に示す結果が得られた。即ち、ゲート電圧を
負極性として大きくするに従って、闘値電圧の変化分は
急激に大きくなる。
とした時正方向にシフトし、負極性とした時負方向にシ
フトする。例えば、ゲート電圧を負極性として100時間
後の闘値電圧の変化（負方向への変化）を測定したとこ
ろ、第７図に示す結果が得られた。即ち、ゲート電圧を
負極性として大きくするに従って、闘値電圧の変化分は
急激に大きくなる。
このような闘値電圧の変化は、正極性のゲート電圧の
場合はその約２乗に比例し、負極性のゲート電圧の場合
はその３〜４乗に比例することが知られている。又時間
の経過と共に闘値電圧が変化し、時間の対数の２乗に比
例することが知られている。
場合はその約２乗に比例し、負極性のゲート電圧の場合
はその３〜４乗に比例することが知られている。又時間
の経過と共に闘値電圧が変化し、時間の対数の２乗に比
例することが知られている。
前述のゲート接続対向マトリクス構成のアクティブマ
トリクス型表示装置に於いては、隣接スキャンバスライ
ン電圧Vgoffを印加した時、TFT33はオフ状態を維持する
必要があり、その場合には、TFT33のゲート・ドレイン
間電圧は0Vとなる。即ち、TFT33の闘値電圧は0V以上の
正極性電圧であることが必要である。しかし、第６図に
示すように、走査パルス電圧が印加された直後に於いて
は、時刻t2,t2′に於けるように、負極性のゲート・ド
レイン間電圧となり、TFT33の闘値電圧が負方向に変化
することになる。又時刻t1,t1′に於いては正極性のゲ
ート電圧が印加されるから、TFT33の闘値電圧が正方向
に変化することになる。
トリクス型表示装置に於いては、隣接スキャンバスライ
ン電圧Vgoffを印加した時、TFT33はオフ状態を維持する
必要があり、その場合には、TFT33のゲート・ドレイン
間電圧は0Vとなる。即ち、TFT33の闘値電圧は0V以上の
正極性電圧であることが必要である。しかし、第６図に
示すように、走査パルス電圧が印加された直後に於いて
は、時刻t2,t2′に於けるように、負極性のゲート・ド
レイン間電圧となり、TFT33の闘値電圧が負方向に変化
することになる。又時刻t1,t1′に於いては正極性のゲ
ート電圧が印加されるから、TFT33の闘値電圧が正方向
に変化することになる。
しかし、前述のように、負極性ゲート電圧を印加した
時の闘値電圧の変化が大きいものであり、例えば、ゲー
ト・ドレイン間電圧が−25Vとなると、闘値電圧は100時
間後に、0.9V負方向に変化する。又時間の経過と共に更
に変化するから、闘値電圧が0V以下の負極性となる場合
が生じることがあり、このようなTFT33が含まれている
と、ゲート・ドレイン間電圧が0Vの時に完全にオフ状態
とすることができなくなり、表示素子35に印加したデー
タ電圧を次のフレームまで保持できなくなる。即ち、表
示輝度が低下する等の欠点が生じる。
時の闘値電圧の変化が大きいものであり、例えば、ゲー
ト・ドレイン間電圧が−25Vとなると、闘値電圧は100時
間後に、0.9V負方向に変化する。又時間の経過と共に更
に変化するから、闘値電圧が0V以下の負極性となる場合
が生じることがあり、このようなTFT33が含まれている
と、ゲート・ドレイン間電圧が0Vの時に完全にオフ状態
とすることができなくなり、表示素子35に印加したデー
タ電圧を次のフレームまで保持できなくなる。即ち、表
示輝度が低下する等の欠点が生じる。
本発明は、薄膜トランジスタの闘値電圧の負側への変
化を抑制して駆動することを目的とするものである。
化を抑制して駆動することを目的とするものである。
本発明のアクティブマトリクス型表示装置の駆動方法
は、薄膜トランジスタのゲートに印加される負極性の電
圧を低減して駆動するもので、第１図を参照して説明す
る。
は、薄膜トランジスタのゲートに印加される負極性の電
圧を低減して駆動するもので、第１図を参照して説明す
る。
一方のガラス等の透明基板（図示せず）上に、表示電
極１と、スキャンバスライン２と、隣接するスキャンバ
スライン２間にゲートＧとドレインＤとが接続され、表
示電極１にソースＳが接続された薄膜トランジスタ３と
を形成し、他方のガラス等の透明基板（図示せず）上
に、スキャンバスライン２と直交する方向に延長し、且
つ表示電極１と対向する共通電極４をデータバスライン
として形成し、表示電極１と共通電極４との間に表示媒
体を封入して表示素子５としたゲート接続対向マトリク
ス構成のアクティブマトリクス型表示装置の駆動方法に
於いて、スキャンバスライン２に対して、薄膜トランジ
スタ３をオンとするアドレス電圧Vgonを印加した後、走
査方向の後位に隣接するスキャンバスライン２に、アド
レス電圧Vgonを印加するタイミングに、アドレス電圧Vg
onと非アドレス電圧Vgoffとの中間の電圧Vmを印加して
駆動するものである。
極１と、スキャンバスライン２と、隣接するスキャンバ
スライン２間にゲートＧとドレインＤとが接続され、表
示電極１にソースＳが接続された薄膜トランジスタ３と
を形成し、他方のガラス等の透明基板（図示せず）上
に、スキャンバスライン２と直交する方向に延長し、且
つ表示電極１と対向する共通電極４をデータバスライン
として形成し、表示電極１と共通電極４との間に表示媒
体を封入して表示素子５としたゲート接続対向マトリク
ス構成のアクティブマトリクス型表示装置の駆動方法に
於いて、スキャンバスライン２に対して、薄膜トランジ
スタ３をオンとするアドレス電圧Vgonを印加した後、走
査方向の後位に隣接するスキャンバスライン２に、アド
レス電圧Vgonを印加するタイミングに、アドレス電圧Vg
onと非アドレス電圧Vgoffとの中間の電圧Vmを印加して
駆動するものである。
〔作用〕 スキャンバスライン２にアドレス電圧Vgonを印加する
ことにより、そのスキャンバスライン２にゲートＧが接
続されたTFT3はオン状態となる。そして、そのアドレス
電圧Vgonを印加した後、Vgon＞Vm＞Vgoffの関係に選定
された電圧Vmを印加する。この電圧Vmを印加した時、走
査方向の後位のスキャンバスライン２にはアドレス電圧
Vgonが印加されるから、電圧VmがゲートＧに印加される
TFT3のゲート・ドレイン間電圧は、Vm−Vgonとなる。Vm
＞Vgoffの関係があるから、ゲート・ドレイン間電圧
は、従来例よりも小さくなる。従って、TFT3のゲートＧ
に印加される負極性電圧を低減し、闘値電圧の負方向へ
のシフトを抑制することができる。なお、アドレス電圧
Vgon印加直前の電圧Vrは、データ電圧Vd1,Vd2,・・・が
表示素子５にVd−Vrとして印加される為のデータ電圧の
基準の電圧である。
ことにより、そのスキャンバスライン２にゲートＧが接
続されたTFT3はオン状態となる。そして、そのアドレス
電圧Vgonを印加した後、Vgon＞Vm＞Vgoffの関係に選定
された電圧Vmを印加する。この電圧Vmを印加した時、走
査方向の後位のスキャンバスライン２にはアドレス電圧
Vgonが印加されるから、電圧VmがゲートＧに印加される
TFT3のゲート・ドレイン間電圧は、Vm−Vgonとなる。Vm
＞Vgoffの関係があるから、ゲート・ドレイン間電圧
は、従来例よりも小さくなる。従って、TFT3のゲートＧ
に印加される負極性電圧を低減し、闘値電圧の負方向へ
のシフトを抑制することができる。なお、アドレス電圧
Vgon印加直前の電圧Vrは、データ電圧Vd1,Vd2,・・・が
表示素子５にVd−Vrとして印加される為のデータ電圧の
基準の電圧である。
以下図面を参照して本発明の実施例について詳細に説
明する。
明する。
第２図は本発明の実施例の説明図であり、VGはTFT3
（第１図参照）のゲートＧに印加される電圧、即ち、ス
キャンバスライン２に印加される電圧、VDはTFT3のドレ
インＤに印加される電圧、即ち、前記スキャンバスライ
ン２に走査方向の後位に隣接するスキャンバスライン２
に印加される電圧を示す。又VG−VDは、TFT3のゲート・
ドレイ間電圧を示す。
（第１図参照）のゲートＧに印加される電圧、即ち、ス
キャンバスライン２に印加される電圧、VDはTFT3のドレ
インＤに印加される電圧、即ち、前記スキャンバスライ
ン２に走査方向の後位に隣接するスキャンバスライン２
に印加される電圧を示す。又VG−VDは、TFT3のゲート・
ドレイ間電圧を示す。
又VgonはTFT3をオンとする為のアドレス電圧、Vgoff
はTFT3をオフとする為の非アドレス電圧、Vm,Vm′はア
ドレス電圧Vgonの直後に印加する電圧で、Vgon＞Vm＞Vg
offの関係に選定されている。又Vr,Vr′はアドレス電圧
Vgon直前に印加する電圧である。例えば、Vgon＝＋15
V、Vr＝＋5V、Vr′＝−5V、Vgoff＝−10V、Vm＝−5V、V
m′＝＋5Vとすることができる。
はTFT3をオフとする為の非アドレス電圧、Vm,Vm′はア
ドレス電圧Vgonの直後に印加する電圧で、Vgon＞Vm＞Vg
offの関係に選定されている。又Vr,Vr′はアドレス電圧
Vgon直前に印加する電圧である。例えば、Vgon＝＋15
V、Vr＝＋5V、Vr′＝−5V、Vgoff＝−10V、Vm＝−5V、V
m′＝＋5Vとすることができる。
スキャンバスライン２に、時刻t0にVr、時刻t1にVgo
n、時刻t2にVm、時刻t3以降はVgoffを印加し、次のフレ
ームＦの時刻t0′にVr′、時刻t1′にVgon、時刻t2′に
Vm′、時刻t3′以降はVgoffを印加し、そのスキャンバ
スライン２に隣接するスキャンバスライン２に、時刻t0
にVgoff、時刻t1にVr′、時刻t2にVgon、時刻t3にVm′
を印加し、時刻t4以降はVgoffを印加し、次のフレーム
の時刻t1′にVr、時刻t2′にVgon、時刻t3′にVm、それ
以降はVgoffを印加する。
n、時刻t2にVm、時刻t3以降はVgoffを印加し、次のフレ
ームＦの時刻t0′にVr′、時刻t1′にVgon、時刻t2′に
Vm′、時刻t3′以降はVgoffを印加し、そのスキャンバ
スライン２に隣接するスキャンバスライン２に、時刻t0
にVgoff、時刻t1にVr′、時刻t2にVgon、時刻t3にVm′
を印加し、時刻t4以降はVgoffを印加し、次のフレーム
の時刻t1′にVr、時刻t2′にVgon、時刻t3′にVm、それ
以降はVgoffを印加する。
従って、時刻t1′,t1′にアドレス電圧Vgonがゲート
に印加されるTFT3のゲート・ドレイン間電圧は、VG−VD
に示すようにそれぞれ変化する。即ち、走査方向の後位
のスキャンバスライン２にアドレス電圧Vgonを印加した
時に、電圧Vm（Vm′）を印加するものであるから、この
電圧Vm（Vm′）がゲートＧに、又アドレス電圧Vgonがド
レインＤにそれぞれ印加されることになり、そのTFT3の
ゲート・ドレイン間電圧VG−VDは、Vm−Vgon（又はVm′
−Vgon）となり、前述の電圧設定時は、Vm−Vgon＝−20
V、或いはVm′−Vgon＝−10Vとなる。
に印加されるTFT3のゲート・ドレイン間電圧は、VG−VD
に示すようにそれぞれ変化する。即ち、走査方向の後位
のスキャンバスライン２にアドレス電圧Vgonを印加した
時に、電圧Vm（Vm′）を印加するものであるから、この
電圧Vm（Vm′）がゲートＧに、又アドレス電圧Vgonがド
レインＤにそれぞれ印加されることになり、そのTFT3の
ゲート・ドレイン間電圧VG−VDは、Vm−Vgon（又はVm′
−Vgon）となり、前述の電圧設定時は、Vm−Vgon＝−20
V、或いはVm′−Vgon＝−10Vとなる。
ゲートＧに印加される負極性の電圧が−20Vの時、100
時間経過で闘値電圧の負方向の変化が約0.3V（第７図参
照）となり、従来例に比較して著しく低減できることに
なる。
時間経過で闘値電圧の負方向の変化が約0.3V（第７図参
照）となり、従来例に比較して著しく低減できることに
なる。
アドレス電圧Vgon印加直前及び直後の電圧Vr,Vr′,V
m,Vm′をそれぞれ同一の電圧とすることも可能であり、
又図示のように、電圧Vr＝Vm′、Vr′＝Vmとすることも
可能である。
m,Vm′をそれぞれ同一の電圧とすることも可能であり、
又図示のように、電圧Vr＝Vm′、Vr′＝Vmとすることも
可能である。
第３図は本発明の実施例のブロック図であり、11はゲ
ート接続対向マトリクス構成のパネル、12はスキャンバ
スライン、13はデータバスライン、14a,14bはデータバ
スドライバ、15a,15bはスキャンバスドライバ、16a,16b
はシフトレジスタ、17a,17bはバッファ増幅器、18a,18b
は電圧V1,V2,V3を切替信号に従って切替出力する切替回
路であって、スキャンバスライン12とデータバスライン
13との奇偶対応にドライバを分離して設けた場合を示
す。
ート接続対向マトリクス構成のパネル、12はスキャンバ
スライン、13はデータバスライン、14a,14bはデータバ
スドライバ、15a,15bはスキャンバスドライバ、16a,16b
はシフトレジスタ、17a,17bはバッファ増幅器、18a,18b
は電圧V1,V2,V3を切替信号に従って切替出力する切替回
路であって、スキャンバスライン12とデータバスライン
13との奇偶対応にドライバを分離して設けた場合を示
す。
切替回路18a,18bにより切替出力する電圧V1〜V3は、
例えば、Vr＝Vm′、Vr′＝Vmとした場合に於いて、V1＝
Vgon（＋15V）,V2＝Vr（＋5V）,V3＝Vm（−5V）とする
ことができる。又Vgoff（−10V）は、スキャンバスドラ
イバ15a,15bに加えられる。
例えば、Vr＝Vm′、Vr′＝Vmとした場合に於いて、V1＝
Vgon（＋15V）,V2＝Vr（＋5V）,V3＝Vm（−5V）とする
ことができる。又Vgoff（−10V）は、スキャンバスドラ
イバ15a,15bに加えられる。
データバスドライバ14a,14bに表示データが１ライン
分、奇偶対応に分離されて蓄積される。又スキャンバス
ドライド15a,15bにより順次スキャンバスライン12に走
査パルス電圧が印加される。このスキャンバスドライバ
15a,15bは、シフトデータSDをシフトクロックSCK1,SCK2
によってシフトするシフトレジスタ16a,16bと、シフト
出力信号によって制御されるバッファ増幅器17a,17bと
を備えており、シフトレジスタ16a,16bの出力信号によ
って選択されたバッフィ増幅器17a,17bから切替回路18
a,18bの出力電圧がスキャンバスライン12に加えられ、
非選択のバッファ増幅器17a,17bからは、非アドレス電
圧Vgoffがスキャンバスライン12に加えられる。
分、奇偶対応に分離されて蓄積される。又スキャンバス
ドライド15a,15bにより順次スキャンバスライン12に走
査パルス電圧が印加される。このスキャンバスドライバ
15a,15bは、シフトデータSDをシフトクロックSCK1,SCK2
によってシフトするシフトレジスタ16a,16bと、シフト
出力信号によって制御されるバッファ増幅器17a,17bと
を備えており、シフトレジスタ16a,16bの出力信号によ
って選択されたバッフィ増幅器17a,17bから切替回路18
a,18bの出力電圧がスキャンバスライン12に加えられ、
非選択のバッファ増幅器17a,17bからは、非アドレス電
圧Vgoffがスキャンバスライン12に加えられる。
例えば、第２図に於ける時刻t1に、切替回路18aは電
圧V1（Vgon）を切替出力し、切替回路18bは電圧V3（Vm
＝Vr′）を切替出力し、シフトレジスタ16aの出力信号
に従ってバッファ増幅器17aから第１番目のスキャンバ
スライン12にアドレス電圧Vgon（＋15V）を印加し、又
シフトレジスタ16bの出力信号に従ってバッファ増幅器1
7bから第２番目のスキャンバスライン12に電圧Vr′（−
5V）を印加する。他の非選択のバッファ増幅器17a,17b
からは、それぞれ非アドレス電圧Vgoff（−10V）を第３
番目以降のスキャンバスライン12に印加する。
圧V1（Vgon）を切替出力し、切替回路18bは電圧V3（Vm
＝Vr′）を切替出力し、シフトレジスタ16aの出力信号
に従ってバッファ増幅器17aから第１番目のスキャンバ
スライン12にアドレス電圧Vgon（＋15V）を印加し、又
シフトレジスタ16bの出力信号に従ってバッファ増幅器1
7bから第２番目のスキャンバスライン12に電圧Vr′（−
5V）を印加する。他の非選択のバッファ増幅器17a,17b
からは、それぞれ非アドレス電圧Vgoff（−10V）を第３
番目以降のスキャンバスライン12に印加する。
次の時刻t2では、切替回路18aは電圧V3（Vm＝Vr′）
を切替出力し、切替回路18bは電圧V1（Vgon）を切替出
力する。又シフトレジスタ16a,16bはシフトデータSDを
１シフトクロック分シフトし、第１番目のスキャンバス
ライン12に電圧Vm（−5V）、第２番目のスキャンバスラ
イン12にアドレス電圧Vgon（＋10V）、第３番目のスキ
ャンバスライン12に電圧Vr′（−5V）を印加する。以下
同様にして、順次３本のスキャンバスライン12がシフト
レジスタ16a,16bの出力信号により選択され、アドレス
電圧Vgonを印加するスキャンバスラインの両側に位置す
るスキャンバスラインに、電圧Vm,Vr′を印加する。
を切替出力し、切替回路18bは電圧V1（Vgon）を切替出
力する。又シフトレジスタ16a,16bはシフトデータSDを
１シフトクロック分シフトし、第１番目のスキャンバス
ライン12に電圧Vm（−5V）、第２番目のスキャンバスラ
イン12にアドレス電圧Vgon（＋10V）、第３番目のスキ
ャンバスライン12に電圧Vr′（−5V）を印加する。以下
同様にして、順次３本のスキャンバスライン12がシフト
レジスタ16a,16bの出力信号により選択され、アドレス
電圧Vgonを印加するスキャンバスラインの両側に位置す
るスキャンバスラインに、電圧Vm,Vr′を印加する。
又次のフレームに於いて、時刻t1′に、切替回路18a
は電圧V1（Vgon）を切替出力し、切替回路18bは電圧V2
（Vr＝Vm′）を切替出力し、シフトレジスタ16a,16bの
出力信号に従って、第１番目のスキャンバスライン12
に、アドレス電圧Vgon（＋15V）を印加し、第２番目の
スキャンバスライン12に、電圧Vr（＋5V）を印加する。
は電圧V1（Vgon）を切替出力し、切替回路18bは電圧V2
（Vr＝Vm′）を切替出力し、シフトレジスタ16a,16bの
出力信号に従って、第１番目のスキャンバスライン12
に、アドレス電圧Vgon（＋15V）を印加し、第２番目の
スキャンバスライン12に、電圧Vr（＋5V）を印加する。
次の時刻t2′に、切替回路18aは電圧V2（Vr＝Vm′）
を切替出力し、切替回路18bは電圧V1（Vgon）を切替出
力し、シフトレジスタ16a,16bの出力信号に従って、第
１番目と第３番目のスキャンバスライン12に電圧Vm＝Vr
（＋5V）を印加し、又第２番目のスキャンバスライン12
にアドレス電圧Vgon（＋15V）を印加し、第４番目以降
のスキャンバスライン12には非アドレス電圧Vgoff（−1
0V）を印加する。以下同様にして、順次３本のスキャン
バスライン12がシフトレジスタ16a,16bの出力信号によ
り選択、アドレス電圧Vgonを印加するスキャンバスライ
ンの両側に位置するスキャンバスラインに、電圧Vr,V
m′を印加する。
を切替出力し、切替回路18bは電圧V1（Vgon）を切替出
力し、シフトレジスタ16a,16bの出力信号に従って、第
１番目と第３番目のスキャンバスライン12に電圧Vm＝Vr
（＋5V）を印加し、又第２番目のスキャンバスライン12
にアドレス電圧Vgon（＋15V）を印加し、第４番目以降
のスキャンバスライン12には非アドレス電圧Vgoff（−1
0V）を印加する。以下同様にして、順次３本のスキャン
バスライン12がシフトレジスタ16a,16bの出力信号によ
り選択、アドレス電圧Vgonを印加するスキャンバスライ
ンの両側に位置するスキャンバスラインに、電圧Vr,V
m′を印加する。
従って、ドライバの構成を特に複雑化することなく、
TFT3の闘値電圧の負方向への変化を抑制することがで
き、表示品質の経年劣化を低減することができる。
TFT3の闘値電圧の負方向への変化を抑制することがで
き、表示品質の経年劣化を低減することができる。
以上説明したように、本発明は、スキャンバスライン
２に、アドレス電圧Vgonを印加した後に、アドレス電圧
Vgonと非アドレス電圧Vgoffとの中間の電圧Vm（Vm′）
を印加するものであり、それによって、電圧Vm（Vm′）
がゲートＧに印加されるTFT3のドレインＤにアドレス電
圧Vgonが印加されるが、ゲート・ドレイン間電圧はVm−
Vgon（又はVm′−Vgon）となり、Vm（Vm′）＞Vgoffで
あるから、従来例に比較してゲートＧに印加される負極
性の電圧値を低くすることができる。従って、TFT3の闘
値電圧の負方向への変化を抑制することができるから、
闘値電圧変化に伴う表示不良の発生を防止し、アクティ
ブマトリクス型表示装置の長寿命化を図ることができる
利点がある。
２に、アドレス電圧Vgonを印加した後に、アドレス電圧
Vgonと非アドレス電圧Vgoffとの中間の電圧Vm（Vm′）
を印加するものであり、それによって、電圧Vm（Vm′）
がゲートＧに印加されるTFT3のドレインＤにアドレス電
圧Vgonが印加されるが、ゲート・ドレイン間電圧はVm−
Vgon（又はVm′−Vgon）となり、Vm（Vm′）＞Vgoffで
あるから、従来例に比較してゲートＧに印加される負極
性の電圧値を低くすることができる。従って、TFT3の闘
値電圧の負方向への変化を抑制することができるから、
闘値電圧変化に伴う表示不良の発生を防止し、アクティ
ブマトリクス型表示装置の長寿命化を図ることができる
利点がある。
第１図は本発明の原理説明図、第２図は本発明の実施例
の説明図、第３図は本発明の実施例のブロック図、第４
図は従来例の説明図、第５図は従来例の分解斜視図、第
６図は従来例の動作説明図、第７図はゲート電圧印加に
よる闘値電圧変化の説明図である。 １は表示電極、２はスキャンバスライン、３はTFT、４
は共通電極、５は表示素子、Ｇはゲート、Ｓはソース、
Ｄはドレイン、Vg1,Vg2,・・・は走査パルス電圧、Vgon
はアドレス電圧、Vgoffは非アドレス電圧、Vmは電圧、V
d1,Vd2,・・・はデータ電圧である。
の説明図、第３図は本発明の実施例のブロック図、第４
図は従来例の説明図、第５図は従来例の分解斜視図、第
６図は従来例の動作説明図、第７図はゲート電圧印加に
よる闘値電圧変化の説明図である。 １は表示電極、２はスキャンバスライン、３はTFT、４
は共通電極、５は表示素子、Ｇはゲート、Ｓはソース、
Ｄはドレイン、Vg1,Vg2,・・・は走査パルス電圧、Vgon
はアドレス電圧、Vgoffは非アドレス電圧、Vmは電圧、V
d1,Vd2,・・・はデータ電圧である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−169493（ＪＰ，Ａ) 特開 昭63−285519（ＪＰ，Ａ) 特開 昭62−222223（ＪＰ，Ａ)
Claims (1)
- 【請求項１】一方の透明基板上に、表示電極（１）と、
スキャンバスライン（２）と、隣接するスキャンバスラ
イン（２）間にゲート（Ｇ）とドレイン（Ｄ）とが接続
され、前記表示電極（１）にソース（Ｓ）が接続された
薄膜トランジスタ（３）とを形成し、他方の透明基板上
に、前記スキャンバスライン（２）と直交する方向に延
長し、且つ前記表示電極（１）と対向する共通電極
（４）をデータバスラインとして形成し、前記表示電極
（１）と前記共通電極（４）との間に表示媒体を封入し
たゲート接続対向マトリクス構成のアクティブマトリク
ス型表示装置の駆動方法に於いて、 前記スキャンバスライン（２）に対して、前記薄膜トラ
ンジスタ（３）をオンとするアドレス電圧（Vgon）を印
加した後、走査方向の後位に隣接するスキャンバスライ
ン（２）に前記アドレス電圧（Vgon）を印加するタイミ
ングに、前記アドレス電圧（Vgon）と非アドレス時の電
圧（Vgoff）との中間の電圧（Vm）を印加する ことを特徴とするアクティブマトリクス型表示装置の駆
動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22556188A JP2743183B2 (ja) | 1988-09-10 | 1988-09-10 | アクティブマトリクス型表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22556188A JP2743183B2 (ja) | 1988-09-10 | 1988-09-10 | アクティブマトリクス型表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0274989A JPH0274989A (ja) | 1990-03-14 |
| JP2743183B2 true JP2743183B2 (ja) | 1998-04-22 |
Family
ID=16831229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22556188A Expired - Fee Related JP2743183B2 (ja) | 1988-09-10 | 1988-09-10 | アクティブマトリクス型表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743183B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3659250B2 (ja) | 2002-07-11 | 2005-06-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動装置、電気光学装置の駆動方法及び電子機器 |
| JP4200759B2 (ja) | 2002-12-27 | 2008-12-24 | セイコーエプソン株式会社 | アクティブマトリクス型液晶表示装置 |
| KR100935667B1 (ko) | 2003-03-06 | 2010-01-07 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101474185B1 (ko) * | 2011-02-25 | 2014-12-17 | 샤프 가부시키가이샤 | 드라이버 장치, 구동 방법 및 표시 장치 |
-
1988
- 1988-09-10 JP JP22556188A patent/JP2743183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0274989A (ja) | 1990-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215311B2 (en) | LCD and driving method thereof | |
| US6211851B1 (en) | Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays | |
| US7330180B2 (en) | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load | |
| US7042431B1 (en) | Image display device and driving method of the same | |
| JP2739821B2 (ja) | 液晶表示装置 | |
| JP4564293B2 (ja) | Ｏｃｂ型液晶表示パネルの駆動方法及びｏｃｂ型液晶表示装置 | |
| JPH0228873B2 (ja) | ||
| JPH11119734A (ja) | 液晶表示装置の駆動回路、及び液晶表示装置 | |
| WO2007015347A1 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| US20080158450A1 (en) | Liquid crystal display device | |
| KR20020081948A (ko) | 액정패널 구동방법 | |
| JPH04322216A (ja) | 液晶表示装置 | |
| JP2000098335A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0980386A (ja) | 液晶表示装置 | |
| JPS61210398A (ja) | 液晶表示装置の駆動方法 | |
| JP2743183B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
| JP3346493B2 (ja) | 液晶表示装置 | |
| JPH10282524A (ja) | 液晶表示装置 | |
| JP3443059B2 (ja) | 残像消去方法および該残像消去方法を用いた表示装置 | |
| JPS61128292A (ja) | 能動マトリクス型表示パネルの駆動装置 | |
| JP2516351B2 (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JPH0697381B2 (ja) | アクテイブマトリクス型表示装置の駆動方法 | |
| JPH06266313A (ja) | 液晶マトリクス表示装置 | |
| JP2674484B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPS6368818A (ja) | アクテイブマトリクス型表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |