JP2739821B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2739821B2 JP2739821B2 JP6060442A JP6044294A JP2739821B2 JP 2739821 B2 JP2739821 B2 JP 2739821B2 JP 6060442 A JP6060442 A JP 6060442A JP 6044294 A JP6044294 A JP 6044294A JP 2739821 B2 JP2739821 B2 JP 2739821B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- liquid crystal
- pixel
- pulse
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 34
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000004904 shortening Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【産業上の利用分野】本発明は液晶表示装置に関し、特
に大画面かつ高精細度のアクティブマトリクス型の液晶
表示装置に関する。
に大画面かつ高精細度のアクティブマトリクス型の液晶
表示装置に関する。
【0002】
【従来の技術】薄膜トランジスタを用いたアクティブマ
トリクス型の液晶表示装置(LCD)は、二次元に配置
された画素電極を独立に駆動でき、大画面で高精細かつ
高階調の映像ディスプレイを実現できることともに、フ
ラットパネルによるコンパクト性、低電圧駆動性および
低消費電力性によりその需要はますます拡大しつつあ
る。
トリクス型の液晶表示装置(LCD)は、二次元に配置
された画素電極を独立に駆動でき、大画面で高精細かつ
高階調の映像ディスプレイを実現できることともに、フ
ラットパネルによるコンパクト性、低電圧駆動性および
低消費電力性によりその需要はますます拡大しつつあ
る。
【0003】この種のアクティブマトリクス型LCD
は、公知のように、2枚の透光性絶縁基板間に液晶が充
填されマトリクス状に配列された液晶画素と、上記基板
の片方あるいは内面に上記画素対応のマトリクス状に配
設された垂直方向の上記画素選択用すなわち垂直走査用
のゲートパルスを供給するゲートバスラインおよび水平
走査対応の水平方向の上記画素駆動用のデータ信号を供
給するデータバスラインと、上記ゲートバスラインとデ
ータバスラインとの交差部近傍に形成されゲートに上記
ゲートラインがソースに上記データラインがそれぞれ接
続され上記画素の各々に上記ゲートパルスおよびデータ
信号を供給する薄膜電界効果型トランジスタ(TFT)
とを備えて構成される。
は、公知のように、2枚の透光性絶縁基板間に液晶が充
填されマトリクス状に配列された液晶画素と、上記基板
の片方あるいは内面に上記画素対応のマトリクス状に配
設された垂直方向の上記画素選択用すなわち垂直走査用
のゲートパルスを供給するゲートバスラインおよび水平
走査対応の水平方向の上記画素駆動用のデータ信号を供
給するデータバスラインと、上記ゲートバスラインとデ
ータバスラインとの交差部近傍に形成されゲートに上記
ゲートラインがソースに上記データラインがそれぞれ接
続され上記画素の各々に上記ゲートパルスおよびデータ
信号を供給する薄膜電界効果型トランジスタ(TFT)
とを備えて構成される。
【0004】このようなLCDにおいては、大画面化お
よび高精細度化に伴って上記ゲートバスラインを伝搬す
るゲートパルスの遅延に起因する輝度むらの発生や液晶
の寿命短縮などの影響が問題となる。
よび高精細度化に伴って上記ゲートバスラインを伝搬す
るゲートパルスの遅延に起因する輝度むらの発生や液晶
の寿命短縮などの影響が問題となる。
【0005】従来の一般的なアクティブマトリクス型の
第1のLCDの液晶パネルの4画素分の等価回路を示す
図4を参照すると、この従来のLCDの液晶パネル2
は、m本のゲートバスライン5i(i=1〜m)と、n
本のデータバスライン3j(j=1n)と、ゲートバス
ライン5iとデータバスライン3jの交点に形成された
アモルファスシリコン、あるいはポリシリコンのN型T
FTN1ijと、そのTFTN1ijに接続された画素
電極4ijと、ゲートバスライン5iにゲートパルスV
Giを供給するゲートドライバ6とを備える。また、T
FTN1ijの各々はゲートソース間の寄生容量CPN
ijが含まれる。
第1のLCDの液晶パネルの4画素分の等価回路を示す
図4を参照すると、この従来のLCDの液晶パネル2
は、m本のゲートバスライン5i(i=1〜m)と、n
本のデータバスライン3j(j=1n)と、ゲートバス
ライン5iとデータバスライン3jの交点に形成された
アモルファスシリコン、あるいはポリシリコンのN型T
FTN1ijと、そのTFTN1ijに接続された画素
電極4ijと、ゲートバスライン5iにゲートパルスV
Giを供給するゲートドライバ6とを備える。また、T
FTN1ijの各々はゲートソース間の寄生容量CPN
ijが含まれる。
【0006】ゲートドライバ6は、高精細かつ大画面に
必要なの高速走査に対応する高速動作可能なシフトレジ
スタとバッファとを備える。
必要なの高速走査に対応する高速動作可能なシフトレジ
スタとバッファとを備える。
【0007】なお、以下の説明では、特定の画素を指定
するとき以外はi,jを省略する。
するとき以外はi,jを省略する。
【0008】図4を参照して従来のLCDの動作につい
て説明すると、ゲートドライバ6はゲートパルスVGi
−1,VGiをゲートバスライン5i−1,5iにそれ
ぞれ供給することにより、TFTN1ijを通して線順
次走査を行ない、データバスライン3jからのデータ信
号VDjを画素電極に書込むことができる。この際、デ
ータ信号をフレームごとに正極性および負極性に交互に
切換える。その結果、図示した4つの画素のうち、右下
に位置する画素電極4ijの液晶印加電圧波形VLij
が得られる。以上のようにして、画素電極4ijに書込
まれた二次元の電圧分布は、液晶の電気光学応答により
二次元の光度分布に変換され、画像として出力すること
ができる。
て説明すると、ゲートドライバ6はゲートパルスVGi
−1,VGiをゲートバスライン5i−1,5iにそれ
ぞれ供給することにより、TFTN1ijを通して線順
次走査を行ない、データバスライン3jからのデータ信
号VDjを画素電極に書込むことができる。この際、デ
ータ信号をフレームごとに正極性および負極性に交互に
切換える。その結果、図示した4つの画素のうち、右下
に位置する画素電極4ijの液晶印加電圧波形VLij
が得られる。以上のようにして、画素電極4ijに書込
まれた二次元の電圧分布は、液晶の電気光学応答により
二次元の光度分布に変換され、画像として出力すること
ができる。
【0009】次に、ゲートバスラインの伝搬遅延による
ゲートパルスの波形変化を示す図5を参照すると、ゲー
トパルスVGの電圧のオン状態からオフ状態への切替り
の時点での画素電極4に印加される画素電圧VEには、
フィードスルー電圧と呼ばれる電圧シフトが生じる。i
番目のゲートバスライン5の入力端においてはゲートパ
ルスVGIは無遅延で立下るので、入力端側の1番目の
TFTN1i1の画素電圧VE1対応のフィードスルー
電圧ΔVIはTFTN1のゲートドレイン間の寄生容量
CPNと液晶容量との比でほぼ決定する。これに対しゲ
ートバスライン5の終端側では、ゲートパルスVGに伝
搬遅延が生じているので、入力端側のTFTN1i1が
オフ状態となった時点でもまだ終端側のTFTN1in
がオフ状態とならず、データバスラインから供給される
データ電圧VDがリークしてこの画素電極4inに印加
され画素電圧VEEとなる。したがって、このTFT1
inのフィードスルー電圧ΔVEはΔVIよりも小さい
値となる。このため入力端側および終端側対応のそれぞ
れのデータバスライン31および3nからそれぞれ供給
されるデータ電圧VD1およびVDnが同一であったと
しても、これら入力端側および終端側の画素電極4i
1,4inの各々の保持電圧は(ΔVI−ΔVE)だけ
差が生ずることになる。
ゲートパルスの波形変化を示す図5を参照すると、ゲー
トパルスVGの電圧のオン状態からオフ状態への切替り
の時点での画素電極4に印加される画素電圧VEには、
フィードスルー電圧と呼ばれる電圧シフトが生じる。i
番目のゲートバスライン5の入力端においてはゲートパ
ルスVGIは無遅延で立下るので、入力端側の1番目の
TFTN1i1の画素電圧VE1対応のフィードスルー
電圧ΔVIはTFTN1のゲートドレイン間の寄生容量
CPNと液晶容量との比でほぼ決定する。これに対しゲ
ートバスライン5の終端側では、ゲートパルスVGに伝
搬遅延が生じているので、入力端側のTFTN1i1が
オフ状態となった時点でもまだ終端側のTFTN1in
がオフ状態とならず、データバスラインから供給される
データ電圧VDがリークしてこの画素電極4inに印加
され画素電圧VEEとなる。したがって、このTFT1
inのフィードスルー電圧ΔVEはΔVIよりも小さい
値となる。このため入力端側および終端側対応のそれぞ
れのデータバスライン31および3nからそれぞれ供給
されるデータ電圧VD1およびVDnが同一であったと
しても、これら入力端側および終端側の画素電極4i
1,4inの各々の保持電圧は(ΔVI−ΔVE)だけ
差が生ずることになる。
【0010】この結果、輝度むらが発生したり、液晶に
対する直流成分印加による寿命の短縮などの影響が問題
となる。
対する直流成分印加による寿命の短縮などの影響が問題
となる。
【0011】このようなゲートバスラインの伝搬遅延を
避けるための特公平2−708号公報記載の従来の第2
のLCDの駆動方法を示す図6を参照すると、第1の従
来のLCDではゲートバスライン5iの片側にのみ接続
されていたゲートドライバ6Aに加えて同一のゲートド
ライバ6Bを反対側にも接続することにより、各々のゲ
ートドライバ6A,6Bの出力から見たゲートバスライ
ン5iの時定数を片側接続の場合の1/4に減少し、ゲ
ートパルスVGの電圧をなるべく早く立下げることによ
り伝搬遅延の影響を減少しようとするものである。
避けるための特公平2−708号公報記載の従来の第2
のLCDの駆動方法を示す図6を参照すると、第1の従
来のLCDではゲートバスライン5iの片側にのみ接続
されていたゲートドライバ6Aに加えて同一のゲートド
ライバ6Bを反対側にも接続することにより、各々のゲ
ートドライバ6A,6Bの出力から見たゲートバスライ
ン5iの時定数を片側接続の場合の1/4に減少し、ゲ
ートパルスVGの電圧をなるべく早く立下げることによ
り伝搬遅延の影響を減少しようとするものである。
【0012】
【発明が解決しようとする課題】上述した従来の第1の
液晶表示装置は、ゲートバスラインの伝搬遅延により終
端側のTFTに供給されるゲートパルスが遅延し、この
ゲートパルスで制御される上記TFTのオフ状態の開始
時点が遅れるため、その時点で上記TFTに供給された
データ電圧が漏洩してフイードスルー電圧を低下させる
ことにより、輝度むらや液晶画素に対する不要直流成分
の印加による寿命短縮などが生ずるという欠点がある。
液晶表示装置は、ゲートバスラインの伝搬遅延により終
端側のTFTに供給されるゲートパルスが遅延し、この
ゲートパルスで制御される上記TFTのオフ状態の開始
時点が遅れるため、その時点で上記TFTに供給された
データ電圧が漏洩してフイードスルー電圧を低下させる
ことにより、輝度むらや液晶画素に対する不要直流成分
の印加による寿命短縮などが生ずるという欠点がある。
【0013】また、上記欠点を軽減するための従来の第
2の液晶表示装置は、ゲートドライバの数が従来の第1
の液晶表示装置の場合の2倍必要であるため、回路の複
雑化およびそれに伴なう故障の増加やモジュールサイズ
の増加および価格の上昇などの要因となることと、ガラ
ス基板上に直接形成するアモルファスTFTのように移
動度が低い素子では構成が困難であるという欠点があ
る。
2の液晶表示装置は、ゲートドライバの数が従来の第1
の液晶表示装置の場合の2倍必要であるため、回路の複
雑化およびそれに伴なう故障の増加やモジュールサイズ
の増加および価格の上昇などの要因となることと、ガラ
ス基板上に直接形成するアモルファスTFTのように移
動度が低い素子では構成が困難であるという欠点があ
る。
【0014】
【課題を解決するための手段】本発明の液晶表示装置
は、2枚の透光性絶縁基板間に液晶が充填されマトリク
ス状に配列された液晶画素と、前記基板の片方あるいは
内面に前記画素対応のマトリクス状にそれぞれ配設され
た垂直方向の前記画素選択用のオンおよびオフの各々の
レベルから成るゲートパルスを供給するゲートバスライ
ンおよび水平方向の前記画素駆動用のデータ信号を供給
するデータバスラインと、前記ゲートバスラインとデー
タバスラインとの交差部近傍に形成され前記画素の各々
に前記ゲートパルスおよびデータ信号を供給する薄膜電
界効果型の画素駆動トランジスタとを備える液晶表示装
置において、前記ゲートバスラインの各々の前記ゲート
パルスが入力する入力端と反対側の終端にそれぞれ接続
され前記ゲートパルスの前記オンレベル期間の終了直後
にこのゲートラインに前記オフレベルのオフ電圧信号を
直接供給するスイッチ手段を備えて構成されている。
は、2枚の透光性絶縁基板間に液晶が充填されマトリク
ス状に配列された液晶画素と、前記基板の片方あるいは
内面に前記画素対応のマトリクス状にそれぞれ配設され
た垂直方向の前記画素選択用のオンおよびオフの各々の
レベルから成るゲートパルスを供給するゲートバスライ
ンおよび水平方向の前記画素駆動用のデータ信号を供給
するデータバスラインと、前記ゲートバスラインとデー
タバスラインとの交差部近傍に形成され前記画素の各々
に前記ゲートパルスおよびデータ信号を供給する薄膜電
界効果型の画素駆動トランジスタとを備える液晶表示装
置において、前記ゲートバスラインの各々の前記ゲート
パルスが入力する入力端と反対側の終端にそれぞれ接続
され前記ゲートパルスの前記オンレベル期間の終了直後
にこのゲートラインに前記オフレベルのオフ電圧信号を
直接供給するスイッチ手段を備えて構成されている。
【0015】
【実施例】次に、本発明の実施例の液晶表示装置(LC
D)を等価回路図で示す図1を参照すると、この図に示
す本実施例のLCD1は、図4の従来のLCDの液晶パ
ネル2の諸構成要素に加えて、奇数番目(i=1,3,
5,…)および偶数番目(i=2,4,6,…)のそれ
ぞれのゲートバスライン5iの入力端に対し反対側の終
端にそれぞれソースを接続し選択信号VA,VBにより
それぞれ動作するスイッチ用のトランジスタN2iおよ
びN3iと、トランジスタN2iおよびN3iの各々の
ゲートに接続されオンおよびオフ電圧レベルの時間は共
にゲートパルスVGのオン時間と等しくしその位相は相
互に180°ずれた選択信号VA,VBをそれぞれ供給
する選択信号源7,8と、トランジスタN2iおよびN
3iの各々のドレインに接続されそれぞれゲートパルス
VGのオフレベルと等しいオフ電圧VFを供給するオフ
電圧源9とを備える。
D)を等価回路図で示す図1を参照すると、この図に示
す本実施例のLCD1は、図4の従来のLCDの液晶パ
ネル2の諸構成要素に加えて、奇数番目(i=1,3,
5,…)および偶数番目(i=2,4,6,…)のそれ
ぞれのゲートバスライン5iの入力端に対し反対側の終
端にそれぞれソースを接続し選択信号VA,VBにより
それぞれ動作するスイッチ用のトランジスタN2iおよ
びN3iと、トランジスタN2iおよびN3iの各々の
ゲートに接続されオンおよびオフ電圧レベルの時間は共
にゲートパルスVGのオン時間と等しくしその位相は相
互に180°ずれた選択信号VA,VBをそれぞれ供給
する選択信号源7,8と、トランジスタN2iおよびN
3iの各々のドレインに接続されそれぞれゲートパルス
VGのオフレベルと等しいオフ電圧VFを供給するオフ
電圧源9とを備える。
【0016】トランジスタN2iおよびN3iは、ゲー
トバスライン5iと同一基板上に形成され画素駆動用の
薄膜電界効果型トランジスタ(TFT)と同様のTFT
である。
トバスライン5iと同一基板上に形成され画素駆動用の
薄膜電界効果型トランジスタ(TFT)と同様のTFT
である。
【0017】次に、図1およびゲートバスライン5i
(iはM近傍)のゲートパルスVGiと、選択信号V
A,VBとの動作タイムチャートである図2を参照して
本実施例の動作について説明すると、まず、選択信号V
A,VBがそれぞれトランジスタN2i,N3iのオン
電圧レベルのときは、これらトランジスタN2i,N3
iにそれぞれ接続されたゲートバスライン5iがオフ電
圧源9に接続されオフ電圧VFの供給を受ける。次に、
選択信号VA,VBがそれぞれトランジスタN2i,N
3iのオフ電圧レベルのときは、これらトランジスタN
2i,N3iにそれぞれ接続されたゲートバスライン5
iがオフ電圧源9から切離されその終端はハイインピー
ダンス状態になる。
(iはM近傍)のゲートパルスVGiと、選択信号V
A,VBとの動作タイムチャートである図2を参照して
本実施例の動作について説明すると、まず、選択信号V
A,VBがそれぞれトランジスタN2i,N3iのオン
電圧レベルのときは、これらトランジスタN2i,N3
iにそれぞれ接続されたゲートバスライン5iがオフ電
圧源9に接続されオフ電圧VFの供給を受ける。次に、
選択信号VA,VBがそれぞれトランジスタN2i,N
3iのオフ電圧レベルのときは、これらトランジスタN
2i,N3iにそれぞれ接続されたゲートバスライン5
iがオフ電圧源9から切離されその終端はハイインピー
ダンス状態になる。
【0018】図2を参照すると、ゲートパルスVGは
…,M−2,M−1,M,M+1,M+2,…の順で順
次オンになる。ここで、ゲートパルスVGiがオン電圧
レベルになったときトランジスタN2i,N3iがオフ
状態とになるタイミングで選択信号VA,VBの電圧を
切換える。
…,M−2,M−1,M,M+1,M+2,…の順で順
次オンになる。ここで、ゲートパルスVGiがオン電圧
レベルになったときトランジスタN2i,N3iがオフ
状態とになるタイミングで選択信号VA,VBの電圧を
切換える。
【0019】これにより、ゲートバスライン5の終端側
でのゲートパルスVGの立下がり波形は、トランジスタ
N2i,N3iのオン動作によりゲートパルスVGをオ
フ電圧レベルに引下げるのでゲートバスライン5の入力
端側と等しくなる。
でのゲートパルスVGの立下がり波形は、トランジスタ
N2i,N3iのオン動作によりゲートパルスVGをオ
フ電圧レベルに引下げるのでゲートバスライン5の入力
端側と等しくなる。
【0020】また、本実施例を適用した場合のゲートバ
スライン5の入力端部および中央部でのゲートパルスV
GI,VGCおよび画素4の画素電圧VEI,VECの
それぞれの電圧の波形を示す図3を参照すると、上記中
央部から見たゲートバスライン5の抵抗および容量成分
が減少するため、これに伴ない対応の時定数が低減され
る。このためこれら入力端部および中央部両方のゲート
パルスVGI,VGCの立下り電圧波形の差が小さくな
り、この電圧波形の差により発生していた画素電圧VE
I,VECの差も小さくなる。したがって、表示領域で
の輝度は従来よりも均一になる。また、寿命の短縮要因
である液晶画素に対する不要直流成分の印加が抑圧され
る。
スライン5の入力端部および中央部でのゲートパルスV
GI,VGCおよび画素4の画素電圧VEI,VECの
それぞれの電圧の波形を示す図3を参照すると、上記中
央部から見たゲートバスライン5の抵抗および容量成分
が減少するため、これに伴ない対応の時定数が低減され
る。このためこれら入力端部および中央部両方のゲート
パルスVGI,VGCの立下り電圧波形の差が小さくな
り、この電圧波形の差により発生していた画素電圧VE
I,VECの差も小さくなる。したがって、表示領域で
の輝度は従来よりも均一になる。また、寿命の短縮要因
である液晶画素に対する不要直流成分の印加が抑圧され
る。
【0021】以上、本発明の実施例を説明したが、本発
明は上述の実施例に限られることがなく種々の変形が可
能である。例えば選択電圧のスイッチ用のトランジスタ
を画素部のトランジスタと同様にガラス基板上に形成す
る代りに、ゲートバスラインの終端部に接続端子を設
け、別途外付けのトランジスタを接続するようにしても
良い。またトランジスタ素子もアモルファス型のTFT
に限らず、単結晶の電界効果型あるいはバイポーラ型の
トランジスタを用いることができる。さらに、選択信号
源の数も2つに限られることがないことはいうまでもな
い。
明は上述の実施例に限られることがなく種々の変形が可
能である。例えば選択電圧のスイッチ用のトランジスタ
を画素部のトランジスタと同様にガラス基板上に形成す
る代りに、ゲートバスラインの終端部に接続端子を設
け、別途外付けのトランジスタを接続するようにしても
良い。またトランジスタ素子もアモルファス型のTFT
に限らず、単結晶の電界効果型あるいはバイポーラ型の
トランジスタを用いることができる。さらに、選択信号
源の数も2つに限られることがないことはいうまでもな
い。
【0022】
【発明の効果】以上説明したように、本発明の液晶表示
装置は、ゲートバスラインの各々の終端にそれぞれ接続
されゲートパルスのオンレベル期間の終了直後にオフ電
圧信号を直接供給するスイッチ手段を備えることによ
り、上記ゲートバスライン上の位置に依存して生ずる画
素間のフィードスルー電圧の差を低減できるため、この
フィードスルー電圧の差に起因する輝度むらを低減する
とともに、寿命短縮要因である液晶画素に対する不要直
流成分の印加を低減できるという効果がある。
装置は、ゲートバスラインの各々の終端にそれぞれ接続
されゲートパルスのオンレベル期間の終了直後にオフ電
圧信号を直接供給するスイッチ手段を備えることによ
り、上記ゲートバスライン上の位置に依存して生ずる画
素間のフィードスルー電圧の差を低減できるため、この
フィードスルー電圧の差に起因する輝度むらを低減する
とともに、寿命短縮要因である液晶画素に対する不要直
流成分の印加を低減できるという効果がある。
【0023】さらに、単純なスイッチ回路の付加で済む
ため故障増加要因として殆ど無視できるととともに、画
素用と同様な移動度が低いアモルファス素子でも構成が
可能であり、コスト増加要因も最小に抑圧できるという
効果がある。
ため故障増加要因として殆ど無視できるととともに、画
素用と同様な移動度が低いアモルファス素子でも構成が
可能であり、コスト増加要因も最小に抑圧できるという
効果がある。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の一実施例を示す回路図
である。
である。
【図2】本実施例の動作の一例を示すタイムチャートで
ある。
ある。
【図3】本実施例のゲートパルスの波形の一例を示す信
号波形図である。
号波形図である。
【図4】従来の第1の液晶表示装置を示す等価回路図で
ある。
ある。
【図5】従来のゲートパルスの波形の一例を示す信号波
形図である。
形図である。
【図6】従来の第2の液晶表示装置を示す等価回路図で
ある。
ある。
1 LCD 2 液晶パネル 3 データバスライン 4 画素電極 5 ゲートバスライン 6,6A,6B ゲートドライバ 7,8 選択信号源 9 オフ電圧源 N1,N2 トランジスタ
Claims (1)
- 【請求項1】2枚の透光性絶縁基板間に液晶が充填され
マトリクス状に配列された液晶画素と、前記基板の片方
あるいは内面に前記画素対応のマトリクス状にそれぞれ
配設された垂直方向の前記画素選択用のオンおよびオフ
の各々のレベルから成るゲートパルスを供給するゲート
バスラインおよび水平方向の前記画素駆動用のデータ信
号を供給するデータバスラインと、前記ゲートバスライ
ンとデータバスラインとの交差部近傍に形成され前記画
素の各々に前記ゲートパルスおよびデータ信号を供給す
る薄膜電界効果型の画素駆動トランジスタとを備える液
晶表示装置において、 前記ゲートバスラインの各々の前記ゲートパルスが入力
する入力端と反対側の終端にそれぞれ接続され前記ゲー
トパルスの前記オンレベル期間の終了直後にこのゲート
ラインに前記オフレベルのオフ電圧信号を直接供給する
スイッチ手段を備え、前記スイッチ手段が前記終端にそれぞれソースを接続し
選択信号によりそれぞれ動作するラインスイッチトラン
ジスタと、 前記ラインスイッチトランジスタの各々のゲートに接続
され前記ゲートパルスの前記オンレベル期間対応のパル
ス幅と同一パルス幅の選択信号を供給する選択信号源
と、 前記ラインスイッチトランジスタの各々のドレインに接
続されそれぞれ前記オフ電圧信号を供給するオフ電圧源
とを備え、 前記スイッチ手段が奇数番目および偶数番目の前記ゲー
トバスライン対応の第1および第2の終端にそれぞれソ
ースを接続し第1および第2の選択信号によりそれぞれ
動作する第1および第2のラインスイッチトランジスタ
と、 前記第1および第2のラインスイッチトランジスタの各
々のゲートに接続され前記ゲートパルスの前記オンレベ
ル期間対応のパルス幅と同一パルス幅でかつ相互に逆相
の第1および第2の選択信号をそれぞれ供給する第1お
よび第2の選択信号源とを備える ことを特徴とする液晶
表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6060442A JP2739821B2 (ja) | 1994-03-30 | 1994-03-30 | 液晶表示装置 |
US08/413,765 US5602560A (en) | 1994-03-30 | 1995-03-30 | Apparatus for driving liquid crystal display panel with small deviation of feedthrough voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6060442A JP2739821B2 (ja) | 1994-03-30 | 1994-03-30 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07270754A JPH07270754A (ja) | 1995-10-20 |
JP2739821B2 true JP2739821B2 (ja) | 1998-04-15 |
Family
ID=13142398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6060442A Expired - Fee Related JP2739821B2 (ja) | 1994-03-30 | 1994-03-30 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5602560A (ja) |
JP (1) | JP2739821B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3167882B2 (ja) * | 1995-02-16 | 2001-05-21 | シャープ株式会社 | 液晶表示装置の駆動方法及び駆動装置 |
US5774870A (en) * | 1995-12-14 | 1998-06-30 | Netcentives, Inc. | Fully integrated, on-line interactive frequency and award redemption program |
JP3037886B2 (ja) * | 1995-12-18 | 2000-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置の駆動方法 |
JP3418074B2 (ja) * | 1996-06-12 | 2003-06-16 | シャープ株式会社 | 液晶表示装置の駆動装置および駆動方法 |
US5945970A (en) * | 1996-09-06 | 1999-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display devices having improved screen clearing capability and methods of operating same |
KR100796787B1 (ko) * | 2001-01-04 | 2008-01-22 | 삼성전자주식회사 | 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법 |
GB2372575B (en) * | 2001-08-10 | 2003-01-15 | Chemence Ltd | Method for forming a sachet |
KR100796298B1 (ko) * | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
KR101146459B1 (ko) * | 2005-06-30 | 2012-05-21 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 |
US8441424B2 (en) * | 2006-06-29 | 2013-05-14 | Lg Display Co., Ltd. | Liquid crystal display device and method of driving the same |
KR101344835B1 (ko) * | 2006-12-11 | 2013-12-26 | 삼성디스플레이 주식회사 | 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치 |
US8223137B2 (en) * | 2006-12-14 | 2012-07-17 | Lg Display Co., Ltd. | Liquid crystal display device and method for driving the same |
TWI336461B (en) * | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
CN100460939C (zh) * | 2007-04-11 | 2009-02-11 | 友达光电股份有限公司 | 液晶显示器及其脉波调整电路 |
KR20090025511A (ko) * | 2007-09-06 | 2009-03-11 | 삼성전자주식회사 | 전기 영동 표시 장치 및 이의 구동방법 |
CN101408684B (zh) * | 2007-10-12 | 2010-08-25 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
CN101739974B (zh) * | 2008-11-14 | 2012-07-04 | 群康科技(深圳)有限公司 | 脉波调整电路及使用该脉波调整电路的驱动电路 |
CN101963724B (zh) | 2009-07-22 | 2012-07-18 | 北京京东方光电科技有限公司 | 液晶显示驱动装置 |
US9583063B2 (en) * | 2013-09-12 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR102194666B1 (ko) * | 2014-07-02 | 2020-12-24 | 삼성디스플레이 주식회사 | 표시 패널 |
CN105529006A (zh) * | 2016-01-25 | 2016-04-27 | 武汉华星光电技术有限公司 | 一种栅极驱动电路以及液晶显示器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61236593A (ja) * | 1985-04-12 | 1986-10-21 | 松下電器産業株式会社 | 表示装置および表示方法 |
JPH0628426B2 (ja) * | 1986-05-20 | 1994-04-13 | 三洋電機株式会社 | 画像表示装置の駆動回路 |
AU588693B2 (en) * | 1986-05-13 | 1989-09-21 | Sanyo Electric Co., Ltd. | Driving circuit for image display device |
DE3743749A1 (de) * | 1987-12-23 | 1989-07-13 | Bayer Ag | Arzneimittel enthaltend in kombination interferon und 1-desoxy-piperidinosen, verfahren zu deren herstellung und deren verwendung |
US5248963A (en) * | 1987-12-25 | 1993-09-28 | Hosiden Electronics Co., Ltd. | Method and circuit for erasing a liquid crystal display |
JP2676916B2 (ja) * | 1989-05-26 | 1997-11-17 | ソニー株式会社 | 液晶ディスプレイ装置 |
GB2237431A (en) * | 1989-10-16 | 1991-05-01 | Philips Electronic Associated | Active matrix liquid crystal display device |
JPH07134572A (ja) * | 1993-11-11 | 1995-05-23 | Nec Corp | アクティブマトリクス型液晶表示装置の駆動回路 |
-
1994
- 1994-03-30 JP JP6060442A patent/JP2739821B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-30 US US08/413,765 patent/US5602560A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07270754A (ja) | 1995-10-20 |
US5602560A (en) | 1997-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2739821B2 (ja) | 液晶表示装置 | |
US8259046B2 (en) | Active matrix substrate and display device having the same | |
US7129922B2 (en) | Liquid crystal display panel and liquid crystal display thereof | |
US7215311B2 (en) | LCD and driving method thereof | |
EP2071553B1 (en) | Liquid crystal display apparatus, driver circuit, driving method and television receiver | |
JP5303095B2 (ja) | 液晶表示装置の駆動方法 | |
KR100895303B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
US8026883B2 (en) | Liquid crystal display having gate delay compensator | |
US8232932B2 (en) | Display device | |
TW200903409A (en) | Electro-optical device, driving circuit, and electronic apparatus | |
US20060170639A1 (en) | Display control circuit, display control method, and liquid crystal display device | |
US7068249B2 (en) | Method of driving gates of liquid crystal display | |
KR20020052137A (ko) | 액정표시장치 | |
US7463232B2 (en) | Thin film transistor LCD structure and driving method thereof | |
WO2007015348A1 (ja) | 液晶表示装置およびその駆動方法 | |
KR101232164B1 (ko) | 액정표시장치 및 그 구동방법 | |
JP4975322B2 (ja) | アクティブマトリクス型液晶表示装置およびその制御方法 | |
US8878832B2 (en) | Pixel circuit, display device, and method for driving display device | |
KR100853215B1 (ko) | 액정 표시 장치 | |
JP3533476B2 (ja) | 液晶表示装置 | |
KR100302204B1 (ko) | 액티브매트릭스형 표시장치 | |
JPS63172193A (ja) | アクテイブマトリクス型表示装置の駆動方法 | |
JP2000035560A (ja) | アクティブマトリクス型表示装置 | |
JPH10274762A (ja) | 駆動回路内蔵型液晶表示装置 | |
KR100317321B1 (ko) | 액정 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971224 |
|
LAPS | Cancellation because of no payment of annual fees |