JP4389289B2

JP4389289B2 - 液晶表示装置および液晶表示装置の駆動方法

Info

Publication number: JP4389289B2
Application number: JP8751999A
Authority: JP
Inventors: 勝秀内野; 和宏野田; 丈泰鹿島; 敏一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-03-30
Filing date: 1999-03-30
Publication date: 2009-12-24
Anticipated expiration: 2019-03-30
Also published as: JP2000284304A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置および液晶表示装置の駆動方法に関し、特に点順次駆動方式のアクティブマトリクス型液晶表示装置におけるパターン配線構造および当該パターン配線構造を有する液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置では、通常、各画素のスイッチング素子として薄膜トランジスタ（ＴＦＴ：thin film transistor）が用いられている。このアクティブマトリクス型ＴＦＴ液晶表示装置の構成の一例を図７に示す。ここでは、簡単のために、４行４列の画素配列の場合を例に採って示している。
【０００３】
図７において、ゲートラインＶｇ１〜Ｖｇ４の各々と信号ラインｓｉｇ１〜ｓｉｇ４の各々の交差部に、画素１０１がマトリクス状に配置されている。この画素１０１は、ゲート電極がゲートラインＶｇ１〜Ｖｇ４に、ソース電極（又は、ドレイン電極）が信号ラインｓｉｇ１〜ｓｉｇ４にそれぞれ接続された薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴのドレイン電極（又は、ソース電極）に一方の電極が接続された保持容量Ｃｓとを有する構成となっている。なお、ここでは、図面の簡素化のために、液晶セルＬＣについては省略している。この液晶セルＬＣは、その画素電極が薄膜トランジスタＴＦＴのドレイン電極に接続されている。
【０００４】
この画素構造において、図示せぬ液晶セルＬＣの対向電極および保持容量Ｃｓの他方の電極は各画素間で共通にＣｓライン１０２に接続されている。そして、このＣｓライン１０２を介して所定の直流電圧がコモン電圧Ｖｃｏｍとして、図示せぬ液晶セルＬＣの対向電極および保持容量Ｃｓの他方の電極に与えられるようになっている。
【０００５】
スキャンドライバ１０３は、１垂直期間（１フィールド期間）ごとにゲートラインＶｇ１〜Ｖｇ４を順次走査して画素１０１を行単位で選択する処理を行う。一方、ソースドライバ１０４は、例えば２系統で入力される映像信号ｖｉｄｅｏ１，２を１水平期間（１Ｈ）ごとに順次サンプリングし、スキャンドライバ１０３によって選択された行の画素１０１に対して書き込む処理を行う。
【０００６】
このソースドライバ１０４において、具体的には、画素部の各信号ラインｓｉｇ１〜ｓｉｇ４と、映像信号ｖｉｄｅｏ２，１の各入力信号ライン１０５-2，１０５-1との間にサンプリングスイッチｓｗ１〜ｓｗ４が交互に接続され、これらサンプリングスイッチｓｗ１〜ｓｗ４が２個ずつ対となってシフトレジスタの各転送段１０６-1，１０６-2から順に出力されるサンプリングパルスＶｈ１，Ｖｈ２に応答して順次オンするようになっている。
【０００７】
上記構成のアクティブマトリクス型ＴＦＴ液晶表示装置において、その駆動方式として、各画素を１ライン（１行）ごとに画素単位で順次駆動する点順次駆動方式が知られている。この点順次駆動を行う際に、１Ｈ反転駆動方式では、水平１ラインはサンプリングパルスＶｈ１，Ｖｈ２で点順次にサンプリングスイッチｓｗ１〜ｓｗ４をオンさせ、図８に示すように、同極性の映像信号（ｖｉｄｅｏ１とｖｉｄｅｏ２が同極性）を各信号ラインｓｉｇ１〜ｓｉｇ４を介して各画素１０１に書き込むことになる。その結果、図９に示すように、隣り合う左右の画素には、同極性（＋／−）の映像信号が書き込まれることになる。
【０００８】
ところで、Ｃｓライン１０２には隣り合う左右の各画素間で抵抗分ＲＣｓが存在し、さらにＣｓライン１０２と信号ラインｓｉｇ１〜ｓｉｇ４との間には寄生容量ｃ１が存在することから、抵抗分ＲＣｓと保持容量Ｃｓおよび寄生容量ｃ１で微分回路が形成されるため、映像信号ｖｉｄｅｏ１，２を書き込む際に、保持容量Ｃｓや寄生容量ｃ１を介してＣｓライン１０２やゲートラインＶｇ１〜Ｖｇ４に映像信号ｖｉｄｅｏ１，２が飛び込むことになる。
【０００９】
これにより、図８に示すように、Ｃｓライン１０２の電位ＶＣｓが映像信号ｖｉｄｅｏ１，２と同極性の方向にゆれる（ΔＶＣｓ）ため、図１０に示す横方向のクロストーク（以下、横クロストークと略称する）が顕著になったり、シェーディング不良を引き起こし、画質が大きく損なわれることになる。図１０において、黒領域で示す部分が実際に表示する実画像１１１であるとすると、横クロストークによって実画像１１１の横方向に偽画像（散点領域で示す部分）１１２が発生する。
【００１０】
また、画素１０１が画素情報を１フィールド期間保持している間に、信号ラインｓｉｇ１〜ｓｉｇ４の電位Ｖｓｉｇが１Ｈごとにゆれる（ΔＶｓｉｇ）。ここで、１Ｈ反転駆動方式の場合には、隣り合う左右の画素に書き込まれる映像信号の極性が同じであることから、信号ラインｓｉｇ１〜ｓｉｇ４の電位のゆれΔＶｓｉｇは大きくなる。
【００１１】
そして、画素１０１の各々において、薄膜トランジスタＴＦＴのソース／ドレイン電極と信号ラインｓｉｇ１〜ｓｉｇ４の各々との間にも寄生容量が存在することから、信号ラインｓｉｇ１〜ｓｉｇ４の電位のゆれΔＶｓｉｇが薄膜トランジスタＴＦＴのソース／ドレインカップリングによって画素に飛び込むため、縦方向のクロストーク（以下、縦クロストークと略称する）が顕著になり、横クロストークと同様に画質不良の要因となる。
【００１２】
このＣｓライン１０２の電位のゆれΔＶＣｓや、信号ラインｓｉｇ１〜ｓｉｇ４の電位のゆれΔＶｓｉｇを起こさない駆動方法として、ドット反転駆動方式がある。このドット反転駆動方式の場合には、２つの映像信号ｖｉｄｅｏ１，２を逆極性で入力する（ただし、１Ｈ反転駆動方式の場合と同様に、逆極性の映像信号ｖｉｄｅｏ１，２の各極性は１Ｈごとに反転する）。これにより、サンプリングパルスＶｈ１に応答してスイッチｓｗ１，ｓｗ２がオンすると、映像信号ｖｉｄｅｏ１と映像信号ｖｉｄｅｏ２は、図１１に示すように、同時に逆極性で書き込まれるため、電位のゆれΔＶＣｓ，Δｓｉｇが隣り合う画素間でキャンセルされるため、１Ｈ反転駆動方式の場合のような画質不良の問題は起こらない。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したドット反転駆動方式の場合には、図１２から明らかなように、隣り合う左右の画素に書き込まれる映像信号ｖｉｄｅｏ１，２の極性が異なるため、隣接画素の電界の影響を受けることになる。すると、図１３に示すように、開口部１２１の隅にドメイン（光抜けの領域）１２２が発生しまい、この部分を開口部１２１として使用できなくなるため、遮光部１２３とせざるを得ない。したがって、画素の開口率が低下し、透過率を落とすことになるため、コントラストが低下し、画質不良を招くことになる。
【００１４】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、画素の開口率を低下させることなく、横クロストークや面内シェーディング等の画質不良の改善を可能とした液晶表示装置および液晶表示装置の駆動方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明による液晶表示装置は、
画素トランジスタ、当該画素トランジスタのドレイン電極（又は、ソース電極）に一方の電極が接続された保持容量および前記画素トランジスタのドレイン電極（又は、ソース電極）に画素電極が接続された液晶セルを有する画素がマトリクス状に配置された画素部と、
前記画素部に列ごとに配線された信号ラインと、
前記画素部の各画素の上下、左右の画素間領域にマトリクス状に配線され、前記保持容量の他方の電極と電気的に接続される導電性遮光膜と、
前記画素部の上下２行を単位として当該２行の画素間で蛇行配線され、この上下２行の画素の画素トランジスタの各ゲート電極に対して行方向において交互に接続されたゲートラインと、
前記上下２行を単位として配線された前記ゲートラインに対して順次走査パルスを出力する垂直駆動回路と、
１水平期間ごとに極性が反転しかつ互いに逆極性の２系統の映像信号を２列単位で前記信号ラインに書き込む水平駆動回路とを備え、
前記信号ラインと前記導電性遮光膜との間には寄生容量が存在し、
前記保持容量は、
前記画素の各々における前記ゲートラインの非配線領域に形成されて一方の電極となる第１の容量電極層と、
前記第１の容量電極層と前記導電性遮光膜との間に島状に形成されて他方の電極となる第２の容量電極層とを有する
構成となっている。
【００１６】
上記構成の液晶表示装置において、ゲートラインが上下２行を単位として当該２行の画素間で蛇行配線され、この上下２行の画素トランジスタの各ゲート電極に対して行方向において交互に接続されていることで、ドット反転駆動方式の場合と同様に、隣り合う信号ラインには互いに逆極性の映像信号を与えた場合に、画素の極性が隣り合う左右の画素で同極性となり、上下の画素で逆極性となる。したがって、映像信号を書き込んだ後の画素配列は、１Ｈ反転駆動方式の場合と同様に、隣接する左右の画素で同極性となる。また、画素の各々における複数行分のゲートラインの非配線領域に、保持容量の一方の電極となる容量電極層を形成したことで、開口率を落とさずに、保持容量の一方の電極配線を形成することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の構成例を示す回路図である。ここでは、簡単のために、６行４列の画素配列の場合を例に採って示している。なお、１行目と６行目については、画素が１列おきに配置されており、また映像信号を書き込まず、黒信号を書き込むダミーの画素配列となっている。
【００１９】
図１において、６行×４列分の画素１１がマトリクス状に配置されている。ただし、１行目については奇数列の画素のみが、６行目については偶数列の画素のみがダミー画素としてそれぞれ配置されている。画素１１の各々は、画素トランジスタである薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴのドレイン電極（又は、ソース電極）に一方の電極が接続された保持容量Ｃｓとを有する構成となっている。なお、ここでは、図面の簡素化のために、液晶セルＬＣについては省略している。この液晶セルＬＣは、その画素電極が薄膜トランジスタＴＦＴのドレイン電極に接続されている。
【００２０】
これら画素１１の各々に対して、信号ラインｓｉｇ１〜ｓｉｇ４が各列ごとにその列方向に沿って配線されている。一方、ゲートラインＶｇ１〜Ｖｇ５は、各行ごとにその行方向に沿ってではなく、上下２ライン（上下２行）の画素１１，１１間で蛇行して配線されている。すなわち、ゲートラインＶｇ１は、１行１列目、２行２列目、１行３列目、２行４列目の各画素に対して配線されている。ゲートラインＶｇ２は、２行１列目、３行２列目、２行３列目、３行４列目の各画素に対して配線されている。ゲートラインＶｇ３，Ｖｇ４，Ｖｇ５についても、同様にして蛇行配線されている。
【００２１】
画素１１の各々において、薄膜トランジスタＴＦＴのソース電極（又は、ドレイン電極）は、対応する信号ラインｓｉｇ１〜ｓｉｇ４の各々に接続され、図示せぬ液晶セルＬＣの対向電極および保持容量Ｃｓの他方の電極は、各画素間で共通にＣｓライン１２に接続されている。ここで、Ｃｓライン１２は、図１から明らかなように、上下、左右の画素間領域にマトリクス状に配線されている。そして、このＣｓライン１２を介して所定の直流電圧がコモン電圧Ｖｃｏｍとして、図示せぬ液晶セルＬＣの対向電極および保持容量Ｃｓの他方の電極に与えられるようになっている。
【００２２】
また、ゲートラインＶｇ１〜Ｖｇ５に対しての接続関係は次のようになっている。すなわち、奇数列（１列，３列）については、各行（１行目〜５行目）ごとに対応する行のゲートラインＶｇ１〜Ｖｇ５に各画素の薄膜トランジスタＴＦＴのゲート電極が接続され、偶数列（２列，４列）については、各行（２行目〜６行目）ごとに１行上の行のゲートラインＶｇ１〜Ｖｇ５に各画素の薄膜トランジスタＴＦＴのゲートが接続されている。
【００２３】
上記構成の画素部において、ゲートラインＶｇ１〜Ｖｇ５の各一端は、画素部の例えば左側に配置された垂直駆動回路であるスキャンドライバ１３の各行の出力端に接続されている。このスキャンドライバ１３は、１垂直期間（１フィールド期間）ごとにゲートラインＶｇ１〜Ｖｇ５を順次走査してこれらゲートラインＶｇ１〜Ｖｇ５に上下２ライン間で交互に接続された各画素１１を選択する処理を行う。
【００２４】
すなわち、スキャンドライバ１３からゲートラインＶｇ１に対して走査パルスが与えられたときは、１行１列目、２行２列目、１行３列目、２行４列目の各画素が選択される。ゲートラインＶｇ２に対して走査パルスが与えられたときは、２行１列目、３行２列目、２行３列目、３行４列目の各画素が選択される。同様にして、ゲートラインＶｇ３，Ｖｇ４，Ｖｇ５に対して走査パルスが与えられたときにも、上下２ライン間で交互に画素の選択が行われる。
【００２５】
画素部の例えば上側には、水平駆動回路であるソースドライバ１４が配置されている。このソースドライバ１４は、例えば２系統で入力される映像信号ｖｉｄｅｏ１，２を１Ｈごとに順次サンプリングし、スキャンドライバ１３によって選択された各画素１１に対して書き込む処理を行う。２系統の映像信号ｖｉｄｅｏ１，２としては、ドット反転駆動方式の場合と同様に、１Ｈごとに極性が反転しかつ互いに逆極性の映像信号が入力される。
【００２６】
ソースドライバ１４は、水平スタートパルスＨｓｔに応答して順にシフト動作を行ってサンプリングパルスＶｈ１，Ｖｈ２を出力するシフトレジスタ（各転送段１５-1，１５-2）と、画素部の各信号ラインｓｉｇ１〜ｓｉｇ４と、映像信号ｖｉｄｅｏ２，１の各入力信号ライン１６-2，１６-1との間に交互に接続されたサンプリングスイッチｓｗ１〜ｓｗ４とを有する構成となっている。
【００２７】
このソースドライバ１４において、サンプリングスイッチｓｗ１〜ｓｗ４は２個ずつ対（ｓｗ１とｓｗ２、ｓｗ３とｓｗ４）となっており、シフトレジスタの各転送段１５-1，１５-2から順に出力されるサンプリングパルスＶｈ１，Ｖｈ２に応答して順次オン動作を行うことにより、互いに逆極性の２系統の映像信号ｖｉｄｅｏ２，１を、２列（２画素）単位で各信号ラインｓｉｇ１〜ｓｉｇ４に書き込むようになっている。
【００２８】
次に、上記構成の点順次駆動方式のアクティブマトリクス型ＴＦＴ液晶表示装置の駆動について、図２のタイミングチャートを参照して説明する。なお、６行×４列の画素配列において、各画素のアドレスを図３に示すように付すものとする。ここで、ｄはダミーの画素を表している。
【００２９】
先ず最初の１ライン目において、スキャンドライバ１３からゲートラインＶｇ１に対して走査パルスが出力されると、この走査パルスがゲートラインＶｇ１を通して画素ｄ−１，１−２，ｄ−３，１−４の各薄膜トランジスタＴＦＴのゲート電極に印加されるため、これら画素ｄ−１，１−２，ｄ−３，１−４がオン状態となる。
【００３０】
ここで、ドット反転駆動方式の場合と同様に、互いに逆極性の映像信号ｖｉｄｅｏ１，２が入力信号ライン１６-1，１６-2を通して入力される一方、ソースドライバ１４において、シフトレジスタの各転送段１５-1，１５-2から順にサンプリングパルスＶｈ１，Ｖｈ２が出力されることで、サンプリングスイッチｓｗ１とｓｗ２、ｓｗ３とｓｗ４が対で順次オン状態となる。
【００３１】
すると、互いに逆極性の映像信号ｖｉｄｅｏ２，１が、先ず、サンプリングスイッチｓｗ１，ｓｗ２を通して信号ラインｓｉｇ１，ｓｉｇ２に与えられる。これにより、画素ｄ−１には負極性（図３中、−と記す）の映像信号ｖｉｄｅｏ２が、画素１−２には正極性（図３中、＋と記す）の映像信号ｖｉｄｅｏ１がそれぞれ書き込まれることになる。ただし、このときの映像信号ｖｉｄｅｏ２としては黒信号を入力し、ダミー画素ｄ−１には黒信号を書き込むものとする。
【００３２】
続いて、サンプリングスイッチｓｗ３，ｓｗ４を通して信号ラインｓｉｇ３，ｓｉｇ４に映像信号ｖｉｄｅｏ２，１が与えられる。これにより、画素ｄ−３には負極性の映像信号ｖｉｄｅｏ２が、画素１−４には正極性の映像信号ｖｉｄｅｏ１がそれぞれ書き込まれることになる。このときにも、映像信号ｖｉｄｅｏ２として黒信号が入力されることで、ダミー画素ｄ−３には黒信号が書き込まれることになる。
【００３３】
次に、２ライン目において、スキャンドライバ１３からゲートラインＶｇ２に対して走査パルスが出力されると、この走査パルスがゲートラインＶｇ２を通して画素１−１，２−２，１−３，２−４の各薄膜トランジスタＴＦＴのゲート電極に印加されるため、これら画素１−１，２−２，１−３，２−４がオン状態となる。
【００３４】
この２ライン目では、映像信号ｖｉｄｅｏ１，２の各極性が反転する。すなわち、１ライン目では、映像信号ｖｉｄｅｏ１が正極性、映像信号ｖｉｄｅｏ２が負極性であったのが、２ライン目では、映像信号ｖｉｄｅｏ１が負極性、映像信号ｖｉｄｅｏ２が正極性となる。そして、ソースドライバ１４において、再びシフトレジスタの各転送段１５-1，１５-2から順にサンプリングパルスＶｈ１，Ｖｈ２が出力されることで、サンプリングスイッチｓｗ１とｓｗ２、ｓｗ３とｓｗ４が対で順次オン状態となる。
【００３５】
すると、互いに逆極性の映像信号ｖｉｄｅｏ２，１が、先ず、サンプリングスイッチｓｗ１，ｓｗ２を通して信号ラインｓｉｇ１，ｓｉｇ２に与えられる。これにより、画素１−１には正極性の映像信号ｖｉｄｅｏ２が、画素２−２には負極性の映像信号ｖｉｄｅｏ１がそれぞれ書き込まれることになる。続いて、サンプリングスイッチｓｗ３，ｓｗ４を通して信号ラインｓｉｇ３，ｓｉｇ４に映像信号ｖｉｄｅｏ２，１が与えられる。これにより、画素１−３には正極性の映像信号ｖｉｄｅｏ２が、画素２−４には負極性の映像信号ｖｉｄｅｏ１がそれぞれ書き込まれることになる。
【００３６】
以降、互いに逆極性の映像信号ｖｉｄｅｏ２，１が１Ｈごとに極性が反転して入力される一方、上述した動作が繰り返されることで、スキャンドライバ１３による垂直方向（行方向）の走査およびソースドライバ１４による水平方向（列方向）の走査が行われる。なお、ゲートラインＶｇ５に対する走査の場合においては、映像信号ｖｉｄｅｏ１として黒信号を入力し、ダミー画素ｄ−２，ｄ−４に対して黒信号を書き込むものとする。
【００３７】
上述したように、アクティブマトリクス型ＴＦＴ液晶表示装置において、例えば２系統の映像信号ｖｉｄｅｏ１，２を逆極性にて入力する一方、この逆極性の映像信号ｖｉｄｅｏ１，２を異なるライン（本例では、上下２ライン）の画素に同時に書き込むとともに、書き込んだ後の画素配列において画素の極性を、図３に示すように、隣り合う左右の画素では同極性とし、上下の画素では逆極性となる、いわゆるドット‐ライン反転駆動を行う。
【００３８】
このドット‐ライン反転駆動により、図２のタイミングチャートから明らかなように、サンプリングパルスＶｈ１，Ｖｈ２が順に出力され、サンプリングスイッチｓｗ１とｓｗ２、ｓｗ３とｓｗ４が順次オン状態になると、ドット反転駆動方式の場合と同様に、信号ラインｓｉｇ１とｓｉｇ２、ｓｉｇ３とｓｉｇ４には互いに逆極性の映像信号ｖｉｄｅｏ２，１が与えられるため、横クロストークや面内シェーディング、さらには縦クロストーク等の画質不良を改善できる。
【００３９】
すなわち、Ｃｓライン１２に抵抗分ＲＣｓが存在することに起因して、映像信号ｖｉｄｅｏ１，２が信号ラインｓｉｇ１〜４とＣｓライン１２との間に存在する寄生容量ｃ１や保持容量Ｃｓ等を介してＣｓライン１２へ飛び込むのを、Ｃｓライン１２をマトリクス状に配線するとともに、隣り合う信号ラインに互いに逆極性の映像信号ｖｉｄｅｏ１，２を与えることによってキャンセルできるため、Ｃｓライン１２の電位ＶＣｓのゆれは生じなく、したがって横クロストークの発生を抑えたり、シェーディング不良を解消できるのである。
【００４０】
また、薄膜トランジスタＴＦＴのソース／ドレイン電極と信号ラインｓｉｇ１〜ｓｉｇ４の各々との間に存在する寄生容量に起因して、信号ラインｓｉｇ１〜ｓｉｇ４の１Ｈごとの電位のゆれΔＶｓｉｇが薄膜トランジスタＴＦＴのソース／ドレインカップリングによって画素に飛び込むのを、隣り合う信号ラインに互いに逆極性の映像信号ｖｉｄｅｏ１，２を与えることによってキャンセルできるため、縦クロストークの発生を抑えることができる。これにより、映像信号ｖｉｄｅｏ１，２を十分なレベルで書き込むことができるため、コントラストを向上できることになる。
【００４１】
さらに、互いに逆極性の映像信号ｖｉｄｅｏ１，２の画素への書き込みを、ドット反転駆動方式の場合のように水平１ラインで行うのではなく、上下２ライン間において１画素おき（１列おき）に行うようにしたことにより、画素配列の極性は、図３から明らかなように、１Ｈ反転駆動方式の場合と同様に、左右の隣り合う画素で同極性となるため、ドット反転駆動方式の場合に問題となるドメイン（図１３を参照）は発生しない。これにより、画素の開口率を実質的に低下させなくて済むことになる。
【００４２】
なお、上記実施形態においては、映像信号として２系統の映像信号ｖｉｄｅｏ１，２を入力とするとしたが、その入力数は２系統に限られるものではなく、２ｎ（ｎは整数）系統であれば良い。
【００４３】
また、上記実施形態においては、アナログ映像信号を入力とし、これをサンプリングして点順次にて各画素を駆動するアナログインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、デジタル映像信号を入力とし、これをラッチした後アナログ映像信号に変換し、このアナログ映像信号をサンプリングして点順次にて各画素を駆動するデジタルインターフェース駆動回路を搭載した液晶表示装置にも、同様に適用可能である。
【００４４】
次に、上記構成の点順次駆動方式のアクティブマトリクス型ＴＦＴ液晶表示装置におけるパターン配線構造の具体例について、図４および図５を用いて説明する。なお、図４は画素部の各層の配線パターン図であり、図５は図４のＸ−Ｙ線に沿った断面図である。
【００４５】
先ず、画素トランジスタである薄膜トランジスタＴＦＴとしては、例えばトップゲートタイプのトランジスタが用いられている。すなわち、特に図５の断面図から明らかなように、ガラス基板等の透明絶縁基板２１上に、ポリシリコン層２２が形成され、その上にゲート絶縁膜２３を介してゲート電極２４が形成され、また透明絶縁基板２１上におけるポリシリコン層２２の側方には、Ｎ⁺のソース領域２５およびドレイン領域２６が形成された構成となっている。
【００４６】
ゲート電極２３は、ポリシリコンによってゲートライン（Ｖｇ１〜Ｖｇ５）２７と一体に形成されている。このゲートライン２７は、図４に一点鎖線の配線パターン（散点部分）で示すように、例えば矩形波形状の繰り返しによって上下２ラインの画素間で蛇行配線されている。また、各画素において、透明絶縁基板２１上のゲートライン２７が配線されていない領域（非配線領域）には、保持容量Ｃｓの一方の電極となる第１の容量電極層２８がドレイン領域２６に連続して形成されている。
【００４７】
第１の容量電極層２８の上には、酸化膜２９を介して保持容量Ｃｓの他方の電極となる第２の容量電極層３０がポリシリコンによって島状に形成されている。この第１の容量電極層２８、酸化膜２９、第２の容量電極層３０の構造によって保持容量Ｃｓが形成されることになる。ゲート電極１４（ゲートライン２７）や第２の容量電極層３０などの上には１層目の層間絶縁膜３１が形成されており、この１層目の層間絶縁膜３１を通して信号ライン（ｓｉｇ１〜ｓｉｇ４）３２とソース領域２５とのコンタクトがとられている。
【００４８】
この信号ライン３２および１層目の層間絶縁膜３１の上にはさらに、２層目の層間絶縁膜３３が形成されている。また、２層目の層間絶縁膜３３上において、各画素の上下、左右の画素間の領域には、図４に示すように、導電性遮光膜、例えば金属遮光膜３４がマトリクス状に配線されている。この金属遮光膜３４は、本来の遮光膜として機能するとともに、図１におけるＣｓライン１２としても機能することになる。
【００４９】
すなわち、保持容量Ｃｓの他方の電極となる第２の容量電極層３０が島状に形成され、画素単位で島状に点在していることから、この第２の容量電極層３０の各々にコモン電圧Ｖｃｏｍを与えるために、特に図５の断面図から明らかなように、２層目の層間絶縁膜３３および１層目の層間絶縁膜３１を通して金属遮光膜３４と第２の容量電極層３０とのコンタクトがとられている（図４上では、×印で示す）。
【００５０】
上述したように、ゲートライン２７が上下２ラインの画素間で蛇行配線された構成のパターン配線構造を持つアクティブマトリクス型ＴＦＴ液晶表示装置において、画素の各々におけるゲートライン２７の非配線領域に、保持容量Ｃｓの他方の電極となる第２の容量電極層３０を島状に形成するようにしたことにより、この第２の容量電極層３０がゲートライン２７と同層で形成される構造の場合であっても、画素内に特別に配置場所を確保する必要がないため、画素の開口率を落とすことなく、第２の容量電極層３０、即ちＣｓ電極配線を形成することができる。
【００５１】
なお、上記具体例では、画素トランジスタとしては、トップゲートタイプの薄膜トランジスタを用いた構造の場合を例に採って説明したが、トップゲートタイプの薄膜トランジスタに限らず、ボトムゲートタイプの薄膜トランジスタであっても良い。
【００５２】
また、上記具体例では、第１の容量電極層２８と金属遮光膜３４との間に、ポリシリコンからなる島状の第２の容量電極層３０を配して保持容量Ｃｓを形成するとしたが、第１の容量電極層２８、酸化膜２９、金属遮光膜３４の構造で保持容量Ｃｓを形成できるのであれば、第２の容量電極層３０は必ずしも必要ではなく、省略することも可能である。
【００５３】
ところで、金属遮光膜３４は、図６に示すように、ＬＣＤパネル３５上において、図中太線で示す外側配線３６と、図中細線で示す内側配線３７とから構成されている。外側配線３６は、コモン電圧Ｖｃｏｍが与えられる例えば２個のパッド３８ａ，３８ｂに接続されている。そして、外側配線３６としては、その材料に例えばアルミニウムＡｌが用いられる。一方、内側配線３７としては、低反射率の材料、例えばチタンＴｉ、クロムＣｒ、マンガンＭｎなどが用いられる。この内側配線３７の一部を拡大したものが、図４中に点線で示した金属遮光膜３４である。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、順次駆動方式のアクティブマトリクス型液晶表示装置において、ゲートラインを上下２行を単位として当該２行の画素間で蛇行配線し、この上下２行の画素トランジスタの各ゲート電極に対して行方向において交互に接続する一方、画素の各々における複数行分のゲートラインの非配線領域に、保持容量の一方の電極となる容量電極層を形成するようにしたことにより、画素構造上において画素の開口率を落とさずに、保持容量の一方の電極配線を形成できる。しかも、ドット反転駆動方式の場合と同様に、隣り合う信号ラインには互いに逆極性の映像信号が与えられ、かつ映像信号を書き込んだ後の画素配列の極性が１Ｈ反転駆動方式の場合と同様に、左右の隣り合う画素では同極性となるため、実質的に開口率を落とすことなく、横クロストークや面内シェーディング等の画質不良を改善できることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るアクティブマトリクス型ＴＦＴ液晶表示装置の構成例を示す回路図である。
【図２】ドット‐ライン反転駆動の動作説明のための波形図である。
【図３】ドット‐ライン反転駆動の場合の各画素のアドレスと各画素に書き込まれる映像信号の極性を示す図である。
【図４】画素部の各層のパターン配線図である。
【図５】図４のＸ−Ｙ線に沿った断面図である。
【図６】金属遮光膜のパターン配線図である。
【図７】アクティブマトリクス型液晶表示装置の従来例を示す構成図である。
【図８】１Ｈ反転駆動の動作説明のための波形図である。
【図９】１Ｈ反転駆動で各画素に書き込まれる映像信号の極性を示す図である。
【図１０】横クロストークの発生原因を説明するための図である。
【図１１】ドット反転駆動の動作説明のための波形図である。
【図１２】ドット反転駆動で各画素に書き込まれる映像信号の極性を示す図である。
【図１３】ドット反転駆動時の画素のドメインの発生の様子を示す図である。
【符号の説明】
１１…画素、１２…Ｃｓライン、１３…スキャンドライバ、１４…ソースドライバ、２１…透明絶縁基板、２４…ゲート電極、２５…ソース領域、２６…ドレイン領域、２７（Ｖｇ１〜Ｖｇ５）…ゲートライン、２８…第１の容量電極層、３０…第２の容量電極層、３２（ｓｉｇ１〜ｓｉｇ４）…信号ライン、３４…金属遮光膜、ｓｗ１〜ｓｗ４…サンプリングスイッチ

Claims

画素トランジスタ、当該画素トランジスタのドレイン電極（又は、ソース電極）に一方の電極が接続された保持容量および前記画素トランジスタのドレイン電極（又は、ソース電極）に画素電極が接続された液晶セルを有する画素がマトリクス状に配置された画素部と、
前記画素部に列ごとに配線された信号ラインと、
前記画素部の各画素の上下、左右の画素間領域にマトリクス状に配線され、前記保持容量の他方の電極と電気的に接続される導電性遮光膜と、
前記画素部の上下２行を単位として当該２行の画素間で蛇行配線され、この上下２行の画素の画素トランジスタの各ゲート電極に対して行方向において交互に接続されたゲートラインと、
前記上下２行を単位として配線された前記ゲートラインに対して順次走査パルスを出力する垂直駆動回路と、
１水平期間ごとに極性が反転しかつ互いに逆極性の２系統の映像信号を２列単位で前記信号ラインに書き込む水平駆動回路とを備え、
前記信号ラインと前記導電性遮光膜との間には寄生容量が存在し、
前記保持容量は、
前記画素の各々における前記ゲートラインの非配線領域に形成されて一方の電極となる第１の容量電極層と、
前記第１の容量電極層と前記導電性遮光膜との間に島状に形成されて他方の電極となる第２の容量電極層とを有する
液晶表示装置。
前記第１の容量電極層は、前記導電性遮光膜との間において前記保持容量を形成する
請求項１記載の液晶表示装置。
前記第２の容量電極層は、ポリシリコンによって形成されている
請求項１記載の液晶表示装置。
前記第２の容量電極層は、前記ゲートラインと同層である
請求項１記載の液晶表示装置。
画素トランジスタ、当該画素トランジスタのドレイン電極（又は、ソース電極）に一方の電極が接続された保持容量および前記画素トランジスタのドレイン電極（又は、ソース電極）に画素電極が接続された液晶セルを有する画素がマトリクス状に配置された画素部と、
前記画素部に列ごとに配線された信号ラインと、
前記画素部の各画素の上下、左右の画素間領域にマトリクス状に配線され、前記保持容量の他方の電極と電気的に接続される導電性遮光膜と、
前記画素部の上下２行を単位として当該２行の画素間で蛇行配線され、この上下２行の画素の画素トランジスタの各ゲート電極に対して行方向において交互に接続されたゲートラインとを備え、
前記信号ラインと前記導電性遮光膜との間には寄生容量が存在し、
前記保持容量は、
前記画素の各々における前記ゲートラインの非配線領域に形成されて一方の電極となる第１の容量電極層と、
前記第１の容量電極層と前記導電性遮光膜との間に島状に形成されて他方の電極となる第２の容量電極層とを有する
液晶表示装置の駆動に当たって、
前記上下２行を単位として配線された前記ゲートラインに対して順次走査パルスを与えることによって垂直走査を行う一方、
１水平期間ごとに極性が反転しかつ互いに逆極性の２系統の映像信号を２列単位で前記信号ラインに書き込む
液晶表示装置の駆動方法。