KR20160025146A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20160025146A
KR20160025146A KR1020140111722A KR20140111722A KR20160025146A KR 20160025146 A KR20160025146 A KR 20160025146A KR 1020140111722 A KR1020140111722 A KR 1020140111722A KR 20140111722 A KR20140111722 A KR 20140111722A KR 20160025146 A KR20160025146 A KR 20160025146A
Authority
KR
South Korea
Prior art keywords
gate
pixel
lines
gate lines
line
Prior art date
Application number
KR1020140111722A
Other languages
English (en)
Inventor
임상욱
이선화
김지선
정광철
홍석하
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140111722A priority Critical patent/KR20160025146A/ko
Priority to US14/640,954 priority patent/US9778528B2/en
Priority to EP15181190.8A priority patent/EP2991070A1/en
Priority to CN201510526334.7A priority patent/CN105390100A/zh
Publication of KR20160025146A publication Critical patent/KR20160025146A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치는 게이트 신호들을 수신하는 복수의 게이트 라인들, 상기 게이트 라인들과 교차하도록 배치되어 데이터 전압들을 수신하는 복수의 데이터 라인들, 및 복수의 제1 화소 그룹들 및 복수의 제2 화소 그룹들로 그룹핑되고 상기 게이트 라인들 및 상기 데이터 라인들에 연결된 복수의 화소들을 포함하고, 상기 게이트 신호들을 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않고, 적어도 하나의 게이트 라인을 건너뛰어 상기 게이트 라인들에 소정의 순서대로 인가된다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 표시 품질을 향상시킬 수 있는 표시 장치에 관한 것이다.
일반적인 표시 장치는 레드, 그린, 및 블루의 삼원색을 이용하여 색을 표현한다. 따라서, 일반적인 표시 장치에 사용되는 표시 패널은 레드, 그린, 및 블루 컬러들에 각각 대응하는 화소들을 포함한다.
최근 레드, 그린, 블루, 및 주요색을 이용하여 색을 표시하는 표시 장치가 개발되고 있다. 주요색은 마젠타, 시안, 옐로우, 및 화이트 중 어느 하나일 수 있고, 2 이상의 색일 수 있다. 또한, 표시 영상의 휘도를 향상시키기 위해 레드, 그린, 블루 및 화이트 화소들을 포함하는 표시 장치가 개발되고 있다. 이러한 표시 장치는 레드, 그린, 및 블루 영상 신호들을 제공받아 레드, 그린, 블루, 및 화이트 데이터 신호들로 변환한다.
변환된 레드, 그린, 블루, 및 화이트 데이터 신호들은 각각 대응하는 레드, 그린, 블루 및 화이트 화소들로 제공된다. 그 결과, 레드, 그린, 블루 및 화이트 화소들에 의해 영상이 표시된다.
본 발명의 목적은 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 표시 장치는 게이트 신호들을 수신하는 복수의 게이트 라인들, 상기 게이트 라인들과 교차하도록 배치되어 데이터 전압들을 수신하는 복수의 데이터 라인들, 및 복수의 제1 화소 그룹들 및 복수의 제2 화소 그룹들로 그룹핑되고, 상기 게이트 라인들 및 상기 데이터 라인들에 연결된 복수의 화소들을 포함하고, 상기 게이트 신호들을 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않고, 적어도 하나의 게이트 라인을 건너뛰어 상기 게이트 라인들에 소정의 순서대로 인가된다.
상기 데이터 라인들 중 j번째 데이터 라인 및 j+1번째 데이터 라인 사이에 배치된 c번째 열의 화소들은 상기 j번째 데이터 라인 및 상기 j+1번째 데이터 라인에 적어도 하나의 화소 단위로 교대로 연결되고, 상기 j 및 c는 자연수이다.
2c-1 번째 열의 화소들 중 2i 번째 게이트 라인을 사이에 두고 열 방향으로 서로 인접한 두 개의 화소들은 상기 2i 번째 게이트 라인을 서로 공유하여 접속되고, 2c 번째 열의 화소들 중 2i-1 번째 게이트 라인을 사이에 두고 열 방향으로 서로 인접한 두 개의 화소들은 상기 2i-1 번째 게이트 라인을 서로 공유하여 접속되고 상기 i는 자연수이다.
상기 각 화소는 레드, 그린, 블루, 화이트, 옐로우, 시안, 및 마젠타 중 어느 하나의 색을 표시한다.
상기 제1 화소 그룹들 및 상기 제2 화소 그룹들은 행 방향 및 열 방향으로 교대로 배치되며 서로 다른 색을 표시한다.
상기 제1 화소 그룹들 및 상기 제2 화소 그룹들은 각각 2h 개의 화소들을 포함하고, 상기 h는 자연수이다.
상기 각각의 제1 화소 그룹은 레드 화소, 그린 화소, 블루 화소, 및 화이트 화소 중 두 개를 포함하고, 상기 각각의 제2 화소 그룹은 상기 레드 화소, 상기 그린 화소, 상기 블루 화소, 및 상기 화이트 화소 중 나머지 두 개를 포함한다.
상기 각각의 제1 화소 그룹은, 레드 색을 표시하는 상기 레드 화소 및 그린 색을 표시하는 상기 그린 화소를 포함한다.
상기 각각의 제2 화소 그룹은, 블루 색을 표시하는 상기 블루 화소 및 화이트 색을 표시하는 상기 화이트 화소를 포함한다.
상기 데이터 라인들에 인가되는 데이터 전압들의 극성의 하나의 데이터 라인 단위로 반전되고, 매 프레임마다 반전된다.
상기 게이트 라인들 중 제1 게이트 라인에 게이트 신호가 인가된 후, 상기 게이트 신호들은 4k 개의 게이트 라인들 단위로 순차적으로 게이트 라인들에 인가되고, 상기 k는 자연수이다.
상기 게이트 신호들은 상기 4k 개의 게이트 라인들 단위에서 적어도 하나의 게이트 라인을 건너뛰어 소정의 순서대로 상기 4k 개의 게이트 라인들에 인가된다.
상기 제1 게이트 라인에 상기 게이트 신호가 인가된 후, 4 개의 게이트 라인들 단위에서 두 번째, 네 번째, 첫 번째, 및 세 번째 게이트 라인들의 순서로 상기 게이트 신호들이 상기 4 개의 게이트 라인들에 인가된다.
현재 게이트 신호의 활성화 구간의 종료부분의 소정의 구간과 다음 게이트 신호의 활성화 구간의 시작 부분의 소정의 구간은 서로 오버랩된다.
본 발명의 표시 장치는 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 개략적인 블록도이다.
도 2는 도 1에 도시된 하나의 화소의 등가 회로도이다.
도 3은 본 발명의 실시 예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 4a는 제1 비교 예에 따른 액정 패널의 일부를 도시한 평면도이다.
도 4b는 제2 비교 예에 따른 액정 패널의 일부를 도시한 평면도이다.
도 5는 본 발명의 실시 예에 따른 게이트 신호들의 타이밍도이다.
도 6은 제1 내지 제3 게이트 라인들과 제1 내지 제3 데이터 라인들에 연결된 화소들을 도시한 도면이다.
도 7 내지 도 10은 본 발명의 다른 실시 예에 따른 게이트 신호들의 다양한 타이밍도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제 1, 제 2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 소자, 제 1 구성요소 또는 제 1 섹션은 본 발명의 기술적 사상 내에서 제 2 소자, 제 2 구성요소 또는 제 2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 개략적인 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 게이트 구동부(130), 및 데이터 구동부(140)를 포함한다.
표시 패널(110)은 서로 마주 보는 2개의 기판들 및 2개의 기판들 사이에 배치된 액정층을 포함하는 액정 표시 패널일 수 있다. 표시 패널(110)은 복수의 게이트 라인들(GL1~GLm), 복수의 데이터 라인들(DL1~DLn), 및 복수의 화소들(PX)을 포함한다.
게이트 라인들(GL1~GLm)은 제1 방향(DR1)으로 연장되어 게이트 구동부(130)에 연결된다. 데이터 라인들(DL1~DLn)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장되어 데이터 구동부(140)에 연결된다. m 및 n은 자연수이다. 제1 방향(DR1)은 행 방향에 대응되며, 제2 방향(DR2)은 열 방향에 대응될 수 있다.
화소들(PX)은 서로 교차하는 게이트 라인들(GL1~GLm) 및 데이터 라인들(DL1~DLn)에 의해 구획된 영역들에 배치된다. 따라서, 화소들(PX)은 매트릭스 형태로 배열될 수 있다.
화소들(PX)은 대응하는 게이트 라인들(GL1~GLm) 및 대응하는 데이터 라인들(DL1~DLn)에 연결된다. 화소들(PX)과 게이트 라인들(GL1~GLm) 및 데이터 라인들(DL1~DLn)의 구체적인 연결 구성은 이하, 도 3을 참조하여 상세히 설명될 것이다.
각 화소(PX)는 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루, 및 화이트 색을 포함할 수 있다. 그러나, 이에 한정되지 않고, 주요색은 옐로우, 시안, 및 마젠타 등 다양한 색을 더 포함할 수 있다.
타이밍 컨트롤러(120)는 외부(예를 들어, 시스템 보드)로부터 영상 신호들(RGB) 및 제어 신호(CS)를 수신한다. 제어 신호(CS)는 프레임 구별 신호인 수직 동기 신호, 행 구별 신호인 수평 동기 신호, 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호, 및 메인 클럭 신호를 포함할 수 있다.
타이밍 컨트롤러(120)는 데이터 구동부(140)와의 인터페이스 사양에 맞도록 영상 신호들(RGB)의 데이터 포맷을 변환한다. 타이밍 컨트롤러(120)는 데이터 포맷이 변환된 영상 데이터들(DATA)을 데이터 구동부(140)에 제공한다.
타이밍 컨트롤러(120)는 제어 신호(CS)에 응답하여 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성한다. 게이트 제어 신호(GCS)는 게이트 구동부(130)의 동작 타이밍을 제어하기 위한 제어 신호이다. 데이터 제어 신호(DCS)는 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 제어 신호이다.
게이트 제어 신호(GCS)는 주사 시작을 지시하는 주사 시작 신호, 게이트 온 전압의 출력 주기를 제어하는 적어도 하나의 클록 신호, 및 게이트 온 전압의 지속 시간을 한정하는 출력 인에이블 신호를 포함할 수 있다.
데이터 제어 신호(DCS)는 영상 데이터(DATA)가 데이터 구동부(140)로 전송되는 시작을 알리는 수평 시작 신호, 데이터 라인들(DL1~DLn)에 데이터 전압을 인가하라는 명령 신호인 로드 신호, 및 공통 전압에 대해 데이터 전압의 극성을 결정하는 극성 제어 신호를 포함할 수 있다.
타이밍 컨트롤러(120)는 게이트 제어 신호(GCS)를 게이트 구동부(130)에 제공하고, 데이터 제어 신호(DCS)를 데이터 구동부(140)에 제공한다.
게이트 구동부(130)는 게이트 제어 신호(GCS)에 응답하여 게이트 신호들을 생성한다. 게이트 신호들은 게이트 라인들(GL1~GLm)을 통해 행 단위로 화소들(PX)에 제공된다. 게이트 신호들은 서로 인접한 2개의 게이트 라인들을 통해 순차적으로 화소들(PX)에 인가되지 않도록 출력될 수 있다. 게이트 신호들의 구체적인 타이밍은 이하, 도 5 및 도 7 내지 도 10을 참조하여 상세히 설명될 것이다.
데이터 구동부(140)는 데이터 제어 신호(DCS)에 응답하여 영상 데이터들(DATA)에 대응하는 아날로그 형태의 데이터 전압들을 생성하여 출력한다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 제공된다.
각 화소(PX)에 인가되는 데이터 전압의 극성은 액정의 열화를 방지하기 위해 매 프레임마다 반전될 수 있다. 예를 들어, 데이터 구동부(140)는 극성 제어 신호에 응답하여 매 프레임마다 데이터 전압들의 극성을 반전시켜 출력할 수 있다. 또한, 한 프레임의 영상이 표시될 때, 화질 향상을 위해 하나의 데이터 라인들 단위로 서로 다른 극성의 데이터 전압들이 출력되어 화소들(PX)에 제공될 수 있다.
화소들(PX)은 게이트 라인들(GL1~GLm)을 통해 제공받은 게이트 신호들에 응답하여 데이터 라인들(DL1~DLn)을 통해 데이터 전압들을 제공받는다. 화소들(PX)은 데이터 전압들에 대응하는 계조를 표시함으로써, 영상이 표시될 수 있다.
타이밍 컨트롤러(120)는 집적 회로 칩의 형태로 인쇄 회로 기판상에 실장되어 게이트 구동부(130) 및 데이터 구동부(140)에 연결될 수 있다. 게이트 구동부(130) 및 데이터 구동부(140)는 복수의 구동 칩들로 형성되어 가요성 인쇄 회로 기판상에 실장되고, 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 표시 패널(110)에 연결될 수 있다.
그러나, 이에 한정되지 않고, 게이트 구동부(130) 및 데이터 구동부(140)는 복수의 구동 칩들로 형성되어 표시 패널(110)에 칩 온 글래스(COG: Chip on Glass) 방식으로 실장될 수 있다. 또한, 게이트 구동부(130)는 화소들(PX)의 트랜지스터들과 함께 동시에 형성되어 ASG(Amorphous Silicon TFT Gate driver circuit) 형태로 표시 패널(110)에 실장될 수 있다.
도 2는 도 1에 도시된 하나의 화소의 등가 회로도이다.
설명의 편의를 위해 도 2에는 제2 게이트 라인(GL2) 및 제1 데이터 라인(DL1)에 연결된 화소(PX)가 도시되었다. 도시되지 않았으나, 표시 패널(110)의 다른 화소들(PX)의 구성은 실질적으로, 도 2에 도시된 화소(PX)와 동일할 것이다.
도 2를 참조하면, 표시 패널(110)은 제1 기판(111), 제1 기판(111)과 마주보는 제2 기판(112), 및 제1 기판(111)과 제2 기판(112) 사이에 배치된 액정층(LC)을 포함한다.
화소(PX)는 제2 게이트 라인(GL2) 및 제1 데이터 라인(DL1)에 연결된 트랜지스터(TR), 트랜지스터(TR)에 연결된 액정 커패시터(Clc), 및 액정 커패시터(Clc)에 병렬로 연결된 스토리지 커패시터(Cst)를 포함한다. 스토리지 커패시터(Cst)는 생략될 수 있다.
트랜지스터(TR)는 제1 기판(111)에 배치될 수 있다. 트랜지스터(TR)는 제2 게이트 라인(GL2)에 연결된 게이트 전극, 제1 데이터 라인(DL1)에 연결된 소스 전극, 및 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)에 연결된 드레인 전극을 포함한다.
액정 커패시터(Clc)는 제1 기판(111)에 배치된 화소 전극(PE), 제2 기판(112)에 배치된 공통 전극(CE), 및 화소 전극(PE)과 공통 전극(CE) 사이에 배치된 액정층(LC)을 포함한다. 액정층(LC)은 유전체로서의 역할을 한다. 화소 전극(PE)은 트랜지스터(TR)의 드레인 전극에 연결된다.
도 2에서 화소 전극(PE)은 비 슬릿 구조이나, 이에 한정되지 않고, 화소 전극(PE)은 십자 형상의 줄기부 및 줄기부로부터 방사형으로 연장된 복수의 가지부들을 포함하는 슬릿 구조를 가질 수 있다.
공통 전극(CE)은 제2 기판(112)에 전체적으로 형성될 수 있다. 그러나, 이에 한정되지 않고, 공통 전극(CE)은 제1 기판(111)에 배치될 수 있다. 이러한 경우, 화소 전극(PE) 및 공통 전극(CE) 중 적어도 하나는 슬릿을 포함할 수 있다.
스토리지 커패시터(Cst)는 화소 전극(PE), 스토리지 라인(미 도시됨)으로부터 분기된 스토리지 전극(미 도시됨), 및 화소 전극(PE)과 스토리지 전극 사이에 배치된 절연층을 포함할 수 있다. 스토리지 라인은 제1 기판(111)에 배치되며, 게이트 라인들(GL1~GLm)과 동일층에 동시에 형성될 수 있다. 스토리지 전극은 화소 전극(PE)과 부분적으로 오버랩될 수 있다.
화소(PX)는 주요색 중 하나를 나타내는 컬러 필터(CF)를 더 포함할 수 있다. 예시적인 실시 예로서 컬러 필터(CF)는 도 2에 도시된 바와 같이, 제2 기판(112)에 배치될 수 있다. 그러나, 이에 한정되지 않고, 컬러 필터(CF)는 제1 기판(111)에 배치될 수 있다.
트랜지스터(TR)는 제2 게이트 라인(GL2)을 통해 제공받은 게이트 신호에 응답하여 턴 온된다. 제1 데이터 라인(DL1)을 통해 수신된 데이터 전압은 턴 온된 트랜지스터(TR)를 통해 액정 커패시터(Clc)의 화소 전극(PE)에 제공된다. 공통 전극(CE)에는 공통 전압이 인가된다.
데이터 전압 및 공통 전압의 전압 레벨의 차이에 의해 화소 전극(PE)과 공통 전극(CE) 사이에 전계가 형성된다. 화소 전극(PE)과 공통 전극(CE) 사이에 형성된 전계에 의해 액정층(LC)의 액정 분자들이 구동된다. 전계에 의해 구동된 액정 분자들에 의해 광 투과율이 조절되어 영상이 표시될 수 있다.
도시되지 않았으나, 표시 패널(110)에 광을 제공하기 위한 백라이트가 표시 패널(110)의 후방에 배치될 수 있다.
스토리지 라인에는 일정한 전압 레벨을 갖는 스토리지 전압이 인가될 수 있다. 그러나, 이에 한정되지 않고, 스토리지 라인은 공통 전압을 인가받을 수 있다. 스토리지 커패시터(Cst)는 액정 커패시터에 충전된 전압을 보완해 주는 역할을 한다.
도 3은 본 발명의 실시 예에 따른 표시 패널의 일부를 도시한 평면도이다.
예시적인 실시 예로서, 도 3에는 제1 내지 제5 게이트 라인들(GL1~GL5) 및 제1 내지 9 데이터 라인들(DL1~DL9)에 연결된 화소들(PX)이 도시되었다. 도 3에는 설명의 편의를 위해 레드 화소는 R, 그린 화소는 G, 블루 화소는 B, 및 화이트 화소는 W로 도시되었다.
도 3에서 현재 프레임 동안 정극성(+)의 데이터 전압들을 인가받는 화소들(PX)은 R+, G+, B+, 및 W+로 도시되었다. 또한, 현재 프레임 동안 부극성(-)의 데이터 전압들을 인가받는 화소들(PX)은 R-, G-, B-, 및 W-으로 도시되었다.
도 3을 참조하면, 화소들(PX)은 레드 색을 표시하는 복수의 레드 화소들(R), 그린 색을 표시하는 복수의 그린 화소들(G), 블루 색을 표시하는 복수의 블루 화소들(B), 및 화이트 색을 표시하는 복수의 화이트 화소들(W)을 포함한다. 그러나, 이에 한정되지 않고, 화소들(PX)은 옐로우, 시안, 및 마젠타 색을 표시하는 옐로우 화소들, 시안 화소들, 및 마젠타 화소들을 더 포함할 수 있다.
화소들(PX)은 제1 화소 그룹들(PG1) 및 제2 화소 그룹들(PG2)로 그룹핑 될 수 있다. 제1 화소 그룹들(PG1) 및 제2 화소 그룹들(PG2)은 제1 방향(DR1)과 제2 방향(DR2)으로 교대로 배치될 수 있다.
제1 화소 그룹들(PG1) 및 제2 화소 그룹들(PG2)은 각각 2h 개의 화소들(PX)을 포함할 수 있다. h는 자연수이다. 예시적인 실시 예로서 h는 1일 수 있으며, 이러한 경우, 도 3 도시된 바와 같이, 제1 화소 그룹들(PG1) 및 제2 화소 그룹들(PG2)은 각각 2 개의 화소들(PX)을 포함할 수 있다.
제1 화소 그룹들(PG1)은 각각 레드 화소(R), 그린 화소(G), 블루 화소(B), 및 화이트 화소(W) 중 두 개를 포함하고, 제2 화소 그룹들(PG2)은 각각 레드 화소(R), 그린 화소(G), 블루 화소(B), 및 화이트 화소(W) 중 나머지 두 개를 포함할 수 있다. 즉, 제1 화소 그룹들(PG1) 및 제2 화소 그룹들(PG2)은 서로 다른 색을 표시할 수 있다.
예를 들어, 도 3에 도시된 바와 같이, 제1 화소 그룹들(PG1)은 각각 레드 화소(R) 및 그린 화소(G)를 포함할 수 있다. 또한, 제2 화소 그룹들(PG2)은 각각 블루 화소(B) 및 화이트 화소(W)를 포함할 수 있다. 그러나, 화소들(PX)의 배치 구성은 도 3에 도시된 화소들(PX)의 배치 구성에 한정되지 않고 다양하게 설정될 수 있다.
예를 들어, 제1 화소 그룹들(PG1)은 각각 레드 화소(R) 및 블루 화소(B)를 포함하고, 제2 화소 그룹들(PG2)은 각각 그린 화소(G) 및 화이트 화소(W)를 포함할 수 있다. 또한, 제1 화소 그룹들(PG1)은 각각 레드 화소(R) 및 화이트 화소(W)를 포함하고, 제2 화소 그룹들(PG2)은 각각 그린 화소(G) 및 블루 화소(B)를 포함할 수 있다.
데이터 라인들(DL1~DL9) 중 j번째 데이터 라인 및 j+1번째 데이터 라인 사이에 배치된 c번째 열의 화소들은 j번째 데이터 라인 및 j+1번째 데이터 라인에 적어도 하나의 화소(PX) 단위로 교대로 연결될 수 있다. j 및 c는 자연수 있다. 이하, 예시적으로, j 및 c는 1인 경우의 화소들(PX)과 데이터 라인들의 연결 구성이 설명된다.
제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이에 배치된 첫 번째 열의 화소들(PX)은 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)에 하나의 화소(PX) 단위로 교대로 연결될 수 있다. 즉, 각 열에 배치된 화소들(PX)은 각 열의 좌측 및 우측에 인접한 데이터 라인들에 하나의 화소(PX) 단위로 교대로 연결될 수 있다.
예를 들어, 첫 번째 열에서 제1 화소 그룹(PG1)의 레드 화소들(R+)은 제1 데이터 라인(DL1)에 연결되고, 제2 화소 그룹(PG2)의 블루 화소들(B-)은 제2 데이터 라인(DL2)에 연결될 수 있다.
2c-1번째 열의 화소들 중 2i 번째 게이트 라인을 사이에 두고 제2 방향(DR2)으로 서로 인접한 두 개의 화소들(PX)은 2i 번째 게이트 라인을 서로 공유하여 접속된다. i는 자연수이다. 또한, 2c번째 열의 화소들 중 2i-1 번째 게이트 라인을 사이에 두고 제2 방향(DR2)으로 서로 인접한 두 개의 화소들(PX)은 2i-1 번째 게이트 라인을 서로 공유하여 접속된다.
구체적으로, 첫 번째 열의 화소들(PX) 중 제2 게이트 라인(GL2)을 사이에 두고 제2 방향(DR2)으로 서로 인접한 레드 화소(R+) 및 블루 화소(B-)는 제2 게이트 라인(GL2)을 서로 공유하여 접속된다. 또한, 세 번째 열의 화소들(PX) 중 제2 게이트 라인(GL2)을 사이에 두고 제2 방향(DR2)으로 서로 인접한 블루 화소(B+) 및 레드 화소(R-)는 제2 게이트 라인(GL2)을 서로 공유하여 접속된다.
따라서, 제2 게이트 라인(GL2)에 연결된 첫 번째 열의 레드 화소(R+) 및 블루 화소(B-)는 제2 게이트 라인(GL2)을 통해 제공받은 게이트 신호에 의해 동시에 구동된다. 또한, 제2 게이트 라인(GL2)에 연결된 세 번째 열의 블루 화소(B+) 및 레드 화소(R-)는 제2 게이트 라인(GL2)을 통해 제공받은 게이트 신호에 의해 동시에 구동된다.
두 번째 열의 화소들(PX) 중 제3 게이트 라인(GL3)을 사이에 두고 제2 방향(DR2)으로 서로 인접한 화이트 화소(W+) 및 그린 화소(G-)는 제3 게이트 라인(GL3)을 서로 공유하여 접속된다. 네 번째 열의 화소들(PX) 중 제3 게이트 라인(GL3)을 사이에 두고 제2 방향(DR2)으로 서로 인접한 그린 화소(G+) 및 화이트 화소(W-)는 제3 게이트 라인(GL3)을 서로 공유하여 접속된다.
따라서, 제3 게이트 라인(GL3)에 연결된 두 번째 열의 화이트 화소(W+) 및 그린 화소(G-)는 제3 게이트 라인(GL3)을 통해 제공받은 게이트 신호에 의해 동시에 구동된다. 또한, 제3 게이트 라인(GL3)에 연결된 네 번째 열의 그린 화소(G+) 및 화이트 화소(W-)는 제3 게이트 라인(GL3)을 통해 제공받은 게이트 신호에 의해 동시에 구동된다.
화소들(PX)과 게이트 라인들의 연결 구성은 전술한 구성에 제한되지 않는다. 예를 들어, 2c-1 번째 열의 화소들(PX) 중 2i-1 번째 게이트 라인을 사이에 두고 제2 방향(DR2)으로 서로 인접한 두 개의 화소들(PX)은 2i-1 번째 게이트 라인을 서로 공유하여 접속될 수 있다. 또한, 2c 번째 열의 화소들(PX) 중 2i 번째 게이트 라인을 사이에 두고 제2 방향(DR2)으로 서로 인접한 두 개의 화소들(PX)은 2i 번째 게이트 라인을 서로 공유하여 접속될 수 있다.
데이터 라인들(D1~D9)에 인가되는 데이터 전압들의 극성은 하나의 데이터 라인 단위로 반전될 수 있다. 예를 들어 도 3에 도시된 바와 같이, 홀수 번째 데이터 라인들(DL1, DL3, DL5, DL7, DL9)에 정극성(+)의 데이터 전압들이 인가될 수 있다. 짝수 번째 데이터 라인들(DL2, DL4, DL6, DL8)에 부극성(-)의 데이터 전압들이 인가될 수 있다.
도 3에 도시된 표시 패널(110)의 화소들(PX)에 제공되는 데이터 전압들의 극성은 현재 프레임의 극성을 나타낸 것이다. 전술한 바와 같이, 데이터 구동부(140)는 매 프레임마다 데이터 전압들의 극성을 반전시켜 출력한다. 따라서, 다음 프레임에서 화소들(PX)에 제공되는 데이터 전압들의 극성은 반전될 것이다.
도 4a는 제1 비교 예에 따른 액정 패널의 일부를 도시한 평면도이고, 도 4b는 제2 비교 예에 따른 액정 패널의 일부를 도시한 평면도이다.
이하, 도 4a 및 도 4b를 참조하여, 제1 및 제2 비교 예에 따른 액정 패널들의 구성 및 동작이 설명되고, 도 3에 도시된 본 발명의 실시 예에 따른 액정 패널의 효과가 설명된다.
도 4a 및 도 4b를 참조하면, 제1 비교 예에 따른 제1 비교 액정 패널(1A) 및 제2 비교 예에 따른 제2 비교 액정 패널(1B) 각각은 복수의 화소들(PX)을 포함할 수 있다.
홀수 번째 행의 화소들(PX)은 레드 화소(R), 그린 화소(G), 블루 화소(B), 및 화이트 화소(W)의 순서대로 배치된다. 짝수 번째 행의 화소들(PX)은 블루 화소(B), 화이트 화소(W), 레드 화소(R), 및 그린 화소(G)의 순서대로 배치된다.
화소들(PX)은 행 단위로 대응하는 게이트 라인들에 연결되고, 열 단위로 대응하는 데이터 라인들에 연결된다.
제1 비교 액정 패널(1A)의 데이터 라인들(DL1~DL9)에 인가되는 데이터 전압들의 극성은 정극성(+), 부극성(-), 부극성(-), 및 정극성(+) 순서대로 반복될 수 있다. 예를 들어, 제1 비교 액정 패널(1A)의 데이터 라인들(DL1~DL9)에 제공되는 데이터 전압들의 극성은 +--++--++ 일 수 있다.
제2 비교 액정 패널(1B)의 데이터 라인들(DL1~DL9)에 인가되는 데이터 전압들의 극성은 4개의 데이터 라인들 단위로 반전되고, 4개의 데이터 라인들 내에서 하나의 데이터 라인 마다 반전될 수 있다. 예를 들어, 제2 비교 액정 패널(1B)의 데이터 라인들(DL1~DL13)에 인가되는 데이터 전압들의 극성은 +-+--+-++-+--일 수 있다.
제1 비교 액정 패널(1A) 및 제2 비교 액정 패널(1B)의 화소들(PX)에 인가되는 데이터 전압들의 극성은 매 프레임마다 반전된다.
이하 주요색으로서 레드 색이 표시되도록 구동되는 제1 비교 액정 패널(1A) 및 제2 비교 액정 패널(1B)이 설명된다. 또한, 동일한 색을 표시하는 화소들은 동일한 화소들이라 칭한다.
도 4a에 도시된 바와 같이 동일한 게이트 라인에 연결된 동일한 화소들은 동일한 극성의 데이터 전압들을 제공받아 구동된다. 예를 들어, 제1 게이트 라인(GL1)에 연결된 레드 화소들(R+)은 정극성(+)의 데이터 전압들을 제공받아 구동된다. 또한, 제2 게이트 라인(GL2)에 연결된 레드 화소들(R-)은 부극성(-)의 데이터 전압들을 제공받아 구동된다.
일반적으로, 각 행의 화소들이 구동되는 1H구간 동안 동일한 게이트 라인에 연결된 동일한 화소들에 인가되는 데이터 전압들의 극성이 동일할 경우, 데이터 라인들과 공통 전극의 커플링 현상에 의해 공통 전압에 리플이 발생 된다.
데이터 전압들의 극성이 정극성(+)일 경우, 공통 전압에 양의 방향으로 리플이 발생될 수 있다. 데이터 전압들의 극성이 부극성(-)일 경우, 공통 전압에 음의 방향으로 리플이 발생할 수 있다.
레드색을 표시하기 위해 레드 화소가 구동되고, 공통 전압에 리플이 발생될 경우, 레드 화소(R)에 제1 방향(DR1)으로 인접한 인접 영역의 휘도와 레드 화소의 상부 및 하부 영역의 휘도차가 시인될 수 있다. 또한, 레드 화소(R)에 제1 방향(DR1)으로 인접한 인접 영역의 휘도와 레드 화소(R)의 인접 영역의 상부 및 하부 영역의 휘도차가 시인될 수 있다. 즉, 수평 크로스토크 현상이 발생될 수 있다.
제1 게이트 라인(GL1)에 연결된 레드 화소들(R+)은 정극성(+)의 데이터 전압들을 제공받아 구동되므로, 공통 전압에 양의 방향으로 리플이 발생되어 수평 크로스 토크 현상이 발생될 수 있다. 제2 게이트 라인(GL2)에 연결된 레드 화소들(R-)은 부극성(-)의 데이터 전압들을 제공받아 구동되므로, 공통 전압에 음의 방향으로 리플이 발생되어 수평 크로스 토크 현상이 발생될 수 있다. 즉, 제1 비교 액정 패널(1A)에서 수평 크로스 토크 현상이 발생될 수 있다.
도 4b에 도시된 제2 비교 액정 패널(1B)은 현재 프레임 동안 제1 영역(AR1) 및 제2 영역(AR2)에서 레드 영상을 표시하고, 다음 프레임 동안 제2 영역(AR2) 및 제3 영역(AR3)에서 레드 영상을 표시할 수 있다.
이때, 정극성(+)의 데이터 전압이 인가된 레드 화소(R+)와 부극성(-)의 데이터 전압이 인가된 레드 화소(R-) 사이에 휘도 차가 발생될 수 있다. 이러한 경우, 현재 프레임에서 다음 프레임으로 진행되면서 세로줄이 이동되는 영상이 시인될 수 있다.
이처럼 세로줄이 이동되는 현상은 무빙 줄얼룩 현상으로 정의될 수 있다. 무빙 줄얼룩 현상은 특정 색이 표현되는 경우뿐만 아니라, 풀 화이트 모드와 같이 모든 화소들이 구동되는 경우에도 문제될 수 있다. 즉, 제2 비교 액정 패널(1B)에서 무빙 줄얼룩 현상이 발생될 수 있다.
그러나, 도 3에 도시된 본 발명의 실시 예에 따른 표시 패널(110)에서 제1 게이트 라인(GL1)에 연결된 첫 번째 행의 레드 화소들(R+)은 정극성(+)의 데이터 전압들을 제공받고, 두 번째 행의 화소들(R-)은 부극성(-)의 데이터 전압들을 제공받는다.
이러한 경우, 제1 게이트 라인(GL1)에 연결된 레드 화소들(R)에 제공되는 데이터 전압들의 극성의 합이 상쇄되어 공통 전압에 리플이 발생되지 않는다. 즉, 본 발명의 실시 예에서 1H 구간 동안 동일한 게이트 라인에 연결된 화소들(PX)에 제공되는 데이터 전압들의 극성의 합이 상쇄되어 공통 전압에 리플이 발생되지 않는다. 그 결과, 수평 크로스토크 현상이 개선될 수 있다.
또한, 도 3에 도시된 본 발명의 실시 예에 따른 표시 패널(110)에서 동일 행에 배치된 동일한 화소들(PX)은 동일한 극성의 데이터 전압들을 수신받아 구동된다. 예를 들어, 첫 번째 행에 배치된 레드 화소들(R+)은 정극성(+)의 데이터 전압들을 제공받아 구동된다. 동일 행에 배치된 동일한 화소들(PX)이 동일한 극성의 데이터 전압들을 수신받아 구동될 경우, 무빙 줄얼룩 현상이 개선될 수 있다.
따라서, 본 발명의 실시 예에 따른 표시 장치(100)는 수평 크로스토크 현상 및 무빙 줄얼룩 현상을 개선할 수 있다.
도 5는 본 발명의 실시 예에 따른 게이트 신호들의 타이밍도이다. 도 6은 제1 내지 제3 게이트 라인들과 제1 내지 제3 데이터 라인들에 연결된 화소들을 도시한 도면이다.
도 5를 참조하면, 게이트 신호들은 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않고 적어도 하나의 게이트 라인을 건너뛰어 게이트 라인들에 소정의 순서대로 인가될 수 있다.
예를 들어, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 인접한 제2 게이트 라인(GL2)에 다음 순차로 게이트 신호가 인가되지 않고, 제2 게이트 라인(GL2)을 건너뛰어 제3 게이트 라인(GL3)에 다음 순차로 게이트 신호가 인가된다.
제3 게이트 라인(GL3)에 게이트 신호가 인가된 후, 제3 게이트 라인(GL3)에 인접한 제2 게이트 라인(GL2) 또는 제4 게이트 라인(GL4)에 다음 순차로 게이트 신호가 인가되지 않고, 제4 게이트 라인(GL4)을 건너뛰어 제5 게이트 라인(GL5)에 다음 순차로 게이트 신호가 인가된다.
제5 게이트 라인(GL5)에 게이트 신호가 인가된 후, 제5 게이트 라인(GL5)에 인접한 제4 게이트 라인(GL4) 또는 제6 게이트 라인(GL6)에 다음 순차로 게이트 신호가 인가되지 않고, 제4 및 제3 게이트 라인들(GL4,GL3)을 건너뛰어 제2 게이트 라인(GL2)에 다음 순차로 게이트 신호가 인가된다.
이후, 게이트 신호들의 인가 순서 역시 적어도 하나의 게이트 라인을 건너뛰어 게이트 라인들에 인가된다. 즉, 본 발명의 실시 예에서, 게이트 신호들의 출력 타이밍은 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않도록 설정된다.
제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 게이트 신호들은 4k 개의 게이트 라인들 단위로 순차적으로 게이트 라인들에 인가된다. 또한, 게이트 신호들은 4k 개의 게이트 라인들 단위에서 적어도 하나의 게이트 라인을 건너뛰어 소정의 순서대로 4k 개의 게이트 라인들에 인가된다. k는 자연수이며, 이하 k는 1로 가정하여 게이트 신호들의 타이밍이 설명될 것이다.
예를 들어, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 4개의 제2 내지 제5 게이트 라인들(GL2~GL5)에 게이트 신호들이 인가되고, 다음 순차로 4개의 제6 내지 제9 게이트 라인들(GL6~GL9)에 게이트 신호들이 인가된다. 이러한 게이트 신호들의 출력 타이밍은 제m 게이트 라인까지 반복된다.
또한, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 4 개의 게이트 라인들 단위에서 두 번째, 네 번째, 첫 번째, 및 세 번째 게이트 라인들의 순서로 게이트 신호들이 4 개의 게이트 라인들에 인가된다.
예를 들어, 4개의 제2 내지 제5 게이트 라인들(GL2~GL5)에서 두 번째 게이트 라인인 제3 게이트 라인(GL3), 네 번째 게이트 라인인 제5 게이트 라인(GL5), 첫 번째 게이트 라인인 제2 게이트 라인(GL2), 및 세 번째 게이트 라인인 제4 게이트 라인(GL4)의 순서로 게이트 신호들이 제2 내지 제5 게이트 라인들(GL2~GL5)에 인가된다.
제6 내지 제9 게이트 라인들(GL6~GL9)에서 제2 내지 제5 게이트 라인들(GL2~GL5)과 같은 순서로 게이트 신호들이 제6 내지 제9 게이트 라인들(GL6~GL9)에 인가된다. 이러한 게이트 신호들의 출력 타이밍은 제m 게이트 라인까지 반복된다.
현재 게이트 신호와 다음 게이트 신호는 서로 부분적으로 오버랩되도록 출력된다. 게이트 신호들의 하이 레벨 구간은 활성화 구간(1H)으로 정의된다.
예를 들어, 제1 게이트 라인(GL1)에 인가되는 현재 게이트 신호와 제3 게이트 라인(GL3)에 인가되는 다음 게이트 신호는 서로 부분적으로 오버랩되도록 출력된다. 구체적으로 제1 게이트 라인(GL1)에 인가되는 현재 게이트 신호의 활성화 구간(1H)의 종료부분의 소정의 구간(1P)과 제3 게이트 라인(GL3)에 인가되는 다음 게이트 신호의 활성화 구간(1H)의 시작 부분의 소정의 구간(1P)은 서로 오버랩된다.
게이트 신호들이 제1 내지 제m 게이트 라인들(GL1~GLm)의 순서대로 순차적으로 그리고 서로 오버랩되도록 제1 내지 제m 게이트 라인들(GL1~GLm)에 인가될 경우, 표시 품질이 저하될 수 있다. 이하, 도 6을 참조하여 이러한 문제점이 설명된다.
도 6을 참조하면, 제1 게이트 라인(GL1)을 통해 게이트 신호를 제공받은 제1 화소(PX1)는 제2 데이터 라인(DL2)을 통해 데이터 전압을 제공받는다. 제1 화소(PX1)는 데이터 전압에 대응하는 화소 전압을 충전한다.
화소 전압은 게이트 신호의 활성화 구간(1H) 동안 제1 화소(PX)에 충전된다. 그러나, 게이트 신호들이 순차적으로 그리고 서로 오버랩되도록 제1 및 제2 게이트 라인들(GL1,GL2)에 인가될 경우, 제1 게이트 라인(GL1)에 인가되는 게이트 신호의 활성화 구간(1H)이 종료되기 전에 제2 게이트 라인(GL2)에 게이트 신호가 인가된다.
제2 게이트 라인(GL2)과 제1 화소(PX1)의 화소 전극(PE) 사이에 기생 커패시터(Cgp)가 형성된다. 제1 화소(PX1)에 화소 전압의 충전이 완료되지 않은 상태에서 제2 게이트 라인(GL2)이 게이트 전압을 수신할 경우, 제2 게이트 라인(GL2)과 제1 화소(PX1)의 화소 전극(PE)의 커플링에 의해 제1 화소(PX1)에 충전되는 화소 전압의 레벨이 변경될 수 있다.
즉, 제1 게이트 라인(GL1)에 인가되는 게이트 신호의 활성화 구간(1H) 동안 정상적인 화소 전압이 제1 화소(PX1)에 충전되지 않을 수 있다. 그 결과 표시 품질이 저하될 수 있다.
그러나, 도 5를 참조하여 설명된 바와 같이, 본 발명의 실시 예에서 게이트 신호들은 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않는다. 예를 들어, 제1 게이트 라인(GL1)을 통해 게이트 신호를 제공받은 제1 화소(PX1)가 데이터 전압을 제공받아 화소 전압을 충전할 동안, 제1 게이트 라인(GL1)에 인접한 제2 게이트 라인(GL2)에 게이트 신호가 인가되지 않고, 제3 게이트 라인(GL3)에 게이트 신호가 인가된다.
게이트 신호의 활성화 구간(1H) 동안 제1 화소(PX1)에 화소 전압의 충전이 완료될 때까지 제2 게이트 라인(GL2)이 게이트 전압을 수신하지 않으므로, 정상적인 화소 전압이 제1 화소(PX1)에 충전될 수 있다. 따라서, 표시 패널(110)에서 표시되는 영상의 표시 품질이 향상될 수 있다.
결과적으로, 본 발명의 실시 예에 따른 표시 장치(100)는 표시 품질을 향상시킬 수 있다.
도 7 내지 도 10은 본 발명의 다른 실시 예에 따른 게이트 신호들의 다양한 타이밍도들이다.
도 7 내지 도 10에서 게이트 신호들의 타이밍들은 도 5에 도시된 게이트 신호들의 타이밍과 동일하게 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않고 적어도 하나의 게이트 라인을 건너뛰어 게이트 라인들에 소정의 순서대로 인가될 수 있다.
또한, 도 7 내지 도 10에서 게이트 신호들의 타이밍들은 도 5에 도시된 게이트 신호들의 타이밍과 동일하게 현재 게이트 신호와 다음 게이트 신호는 서로 부분적으로 오버랩되도록 출력된다.
따라서, 이하, 도 7 내지 도 10을 참조하여, 도 5에 도시된 게이트 신호들의 타이밍과 다른 타이밍이 설명될 것이다.
도 7을 참조하면, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 게이트 신호들은 도 5와 같이 4k 개의 게이트 라인들 단위로 순차적으로 게이트 라인들에 인가된다. 또한, 게이트 신호들은 4k 개의 게이트 라인들 단위에서 적어도 하나의 게이트 라인을 건너뛰어 소정의 순서대로 4k 개의 게이트 라인들에 인가된다.
k는 1일 경우, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 4 개의 게이트 라인들 단위에서 세 번째, 첫 번째, 네 번째, 및 두 번째 게이트 라인들의 순서로 게이트 신호들이 4 개의 게이트 라인들에 인가된다.
예를 들어, 4 개의 제2 내지 제5 게이트 라인들(GL2~GL5)에서 세 번째 게이트 라인인 제4 게이트 라인(GL4), 첫 번째 게이트 라인인 제2 게이트 라인(GL2), 네 번째 게이트 라인인 제5 게이트 라인(GL5), 및 두 번째 게이트 라인인 제3 게이트 라인(GL3)의 순서로 게이트 신호들이 제2 내지 제5 게이트 라인들(GL2~GL5)에 인가된다. 이러한 게이트 신호들의 출력 타이밍은 제m 게이트 라인까지 반복된다.
도 8을 참조하면, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 게이트 신호들은 8k 개의 게이트 라인들 단위로 순차적으로 게이트 라인들에 인가된다.
예를 들어, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 8개의 제2 내지 제9 게이트 라인들(GL2~GL9)에 게이트 신호들이 인가되고, 다음 순차로 8개의 제10 내지 제17 게이트 라인들에 게이트 신호들(미 도시됨)이 인가된다. 이러한 게이트 신호들의 출력 타이밍은 제m 게이트 라인까지 반복된다.
또한, 게이트 신호들은 8k 개의 게이트 라인들 단위에서 적어도 하나의 게이트 라인을 건너뛰어 소정의 순서대로 8k 개의 게이트 라인들에 인가된다.
k는 1일 경우, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 8 개의 게이트 라인들 단위에서 두 번째, 네 번째, 첫 번째, 세 번째, 일곱 번째, 다섯 번째, 여덟 번째, 및 여섯 번째 게이트 라인들의 순서로 게이트 신호들이 8 개의 게이트 라인들에 인가된다.
예를 들어, 8개의 제2 내지 제9 게이트 라인들(GL2~GL9)에서 두 번째 게이트 라인인 제3 게이트 라인(GL3), 네 번째 게이트 라인인 제5 게이트 라인(GL5), 첫 번째 게이트 라인인 제2 게이트 라인(GL2), 세 번째 게이트 라인인 제4 게이트 라인(GL4), 일곱 번째 게이트 라인인 제8 게이트 라인(GL8), 다섯 번째 게이트 라인인 제6 게이트 라인(GL6), 여덟 번째 게이트 라인인 제9 게이트 라인(GL9), 및 여섯 번째 게이트 라인인 제7 게이트 라인(GL7)의 순서로 게이트 신호들이 제2 내지 제9 게이트 라인들(GL2~GL9)에 인가된다. 이러한 게이트 신호들의 출력 타이밍은 제m 게이트 라인까지 반복된다.
도 9를 참조하면, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 게이트 신호들은 도 8과 같이 8k 개의 게이트 라인들 단위로 순차적으로 게이트 라인들에 인가된다. 또한, 게이트 신호들은 8k 개의 게이트 라인들 단위에서 적어도 하나의 게이트 라인을 건너뛰어 소정의 순서대로 8k 개의 게이트 라인들에 인가된다.
k는 1일 경우, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 8 개의 게이트 라인들 단위에서 세 번째, 첫 번째, 네 번째, 두 번째, 여섯 번째, 여덟 번째, 다섯 번째, 및 일곱 번째 게이트 라인들의 순서로 게이트 신호들이 8 개의 게이트 라인들에 인가된다.
예를 들어, 8개의 제2 내지 제9 게이트 라인들(GL2~GL9)에서 세 번째 게이트 라인인 제4 게이트 라인(GL4), 첫 번째 게이트 라인인 제2 게이트 라인(GL2), 네 번째 게이트 라인인 제5 게이트 라인(GL5), 두 번째 게이트 라인인 제3 게이트 라인(GL3), 여섯 번째 게이트 라인인 제7 게이트 라인(GL7), 여덟 번째 게이트 라인인 제9 게이트 라인(GL9), 다섯 번째 게이트 라인인 제6 게이트 라인(GL6), 및 일곱 번째 게이트 라인인 제8 게이트 라인(GL8)의 순서로 게이트 신호들이 제2 내지 제9 게이트 라인들(GL2~GL9)에 인가된다. 이러한 게이트 신호들의 출력 타이밍은 제m 게이트 라인까지 반복된다.
도 10을 참조하면, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 게이트 신호들은 도 8과 같이 8k 개의 게이트 라인들 단위로 순차적으로 게이트 라인들에 인가된다. 또한, 게이트 신호들은 8k 개의 게이트 라인들 단위에서 적어도 하나의 게이트 라인을 건너뛰어 소정의 순서대로 8k 개의 게이트 라인들에 인가된다.
k는 1일 경우, 제1 게이트 라인(GL1)에 게이트 신호가 인가된 후, 8 개의 게이트 라인들 단위에서 두 번째, 네 번째, 여섯 번째, 여덟 번째, 첫 번째, 세 번째, 다섯 번째, 및 일곱 번째 게이트 라인들의 순서로 게이트 신호들이 8 개의 게이트 라인들에 인가된다.
예를 들어, 8개의 제2 내지 제9 게이트 라인들(GL2~GL9)에서 두 번째 게이트 라인인 제3 게이트 라인(GL3), 네 번째 게이트 라인인 제5 게이트 라인(GL2), 여섯 번째 게이트 라인인 제7 게이트 라인(GL7), 여덟 번째 게이트 라인인 제9 게이트 라인(GL9), 첫 번째 게이트 라인인 제2 게이트 라인(GL2), 세 번째 게이트 라인인 제4 게이트 라인(GL4), 다섯 번째 게이트 라인인 제6 게이트 라인(GL6), 및 일곱 번째 게이트 라인인 제8 게이트 라인(GL8)의 순서로 게이트 신호들이 제2 내지 제9 게이트 라인들(GL2~GL9)에 인가된다. 이러한 게이트 신호들의 출력 타이밍은 제m 게이트 라인까지 반복된다.
도 7 내지 도 10에 도시된 게이트 신호들의 타이밍들은 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않는다. 따라서, 본 발명의 실시 예에 따른 표시 장치(100)는 표시 품질을 향상시킬 수 있다.
게이트 신호들의 타이밍은 도 5 및 도 7 내지 도 10에서 예시적으로 설명되었으나, 게이트 신호들의 타이밍이 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않도록 설정된다면, 다양하게 변경될 수 있을 것이다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 표시 패널
120: 타이밍 컨트롤러 130: 게이트 구동부
140: 데이터 구동부 111: 제1 기판
112: 제2 기판 PX: 화소
PG1,PG2: 제1 및 제2 화소 그룹

Claims (20)

  1. 게이트 신호들을 수신하는 복수의 게이트 라인들;
    상기 게이트 라인들과 교차하도록 배치되어 데이터 전압들을 수신하는 복수의 데이터 라인들; 및
    복수의 제1 화소 그룹들 및 복수의 제2 화소 그룹들로 그룹핑되고, 상기 게이트 라인들 및 상기 데이터 라인들에 연결된 복수의 화소들을 포함하고,
    상기 게이트 신호들을 서로 인접한 2개의 게이트 라인들에 순차적으로 인가되지 않고, 적어도 하나의 게이트 라인을 건너뛰어 상기 게이트 라인들에 소정의 순서대로 인가되는 표시 장치.
  2. 제 1 항에 있어서,
    상기 데이터 라인들 중 j번째 데이터 라인 및 j+1번째 데이터 라인 사이에 배치된 c번째 열의 화소들은 상기 j번째 데이터 라인 및 상기 j+1번째 데이터 라인에 적어도 하나의 화소 단위로 교대로 연결되고, 상기 j 및 c는 자연수인 표시 장치.
  3. 제 2 항에 있어서,
    2c-1 번째 열의 화소들 중 2i 번째 게이트 라인을 사이에 두고 열 방향으로 서로 인접한 두 개의 화소들은 상기 2i 번째 게이트 라인을 서로 공유하여 접속되고,
    2c 번째 열의 화소들 중 2i-1 번째 게이트 라인을 사이에 두고 열 방향으로 서로 인접한 두 개의 화소들은 상기 2i-1 번째 게이트 라인을 서로 공유하여 접속되고 상기 i는 자연수인 표시 장치.
  4. 제 1 항에 있어서,
    상기 각 화소는 레드, 그린, 블루, 화이트, 옐로우, 시안, 및 마젠타 중 어느 하나의 색을 표시하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 제1 화소 그룹들 및 상기 제2 화소 그룹들은 행 방향 및 열 방향으로 교대로 배치되며 서로 다른 색을 표시하는 표시 장치.
  6. 제 1 항에 있어서,
    상기 제1 화소 그룹들 및 상기 제2 화소 그룹들은 각각 2h 개의 화소들을 포함하고, 상기 h는 자연수인 표시 장치.
  7. 제 6 항에 있어서,
    상기 각각의 제1 화소 그룹은 레드 화소, 그린 화소, 블루 화소, 및 화이트 화소 중 두 개를 포함하고,
    상기 각각의 제2 화소 그룹은 상기 레드 화소, 상기 그린 화소, 상기 블루 화소, 및 상기 화이트 화소 중 나머지 두 개를 포함하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 각각의 제1 화소 그룹은,
    레드 색을 표시하는 상기 레드 화소; 및
    그린 색을 표시하는 상기 그린 화소를 포함하는 표시 장치.
  9. 제 7 항에 있어서,
    상기 각각의 제2 화소 그룹은,
    블루 색을 표시하는 상기 블루 화소; 및
    화이트 색을 표시하는 상기 화이트 화소를 포함하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 데이터 라인들에 인가되는 데이터 전압들의 극성의 하나의 데이터 라인 단위로 반전되고, 매 프레임마다 반전되는 표시 장치.
  11. 제 1 항에 있어서,
    상기 게이트 라인들 중 제1 게이트 라인에 게이트 신호가 인가된 후, 상기 게이트 신호들은 4k 개의 게이트 라인들 단위로 순차적으로 게이트 라인들에 인가되고, 상기 k는 자연수인 표시 장치.
  12. 제 11 항에 있어서,
    상기 게이트 신호들은 상기 4k 개의 게이트 라인들 단위에서 적어도 하나의 게이트 라인을 건너뛰어 소정의 순서대로 상기 4k 개의 게이트 라인들에 인가되는 표시 장치.
  13. 제 12 항에 있어서,
    상기 제1 게이트 라인에 상기 게이트 신호가 인가된 후, 4 개의 게이트 라인들 단위에서 두 번째, 네 번째, 첫 번째, 및 세 번째 게이트 라인들의 순서로 상기 게이트 신호들이 상기 4 개의 게이트 라인들에 인가되는 표시 장치.
  14. 제 12 항에 있어서,
    현재 게이트 신호의 활성화 구간의 종료부분의 소정의 구간과 다음 게이트 신호의 활성화 구간의 시작 부분의 소정의 구간은 서로 오버랩되는 표시 장치.
  15. 제 12 항에 있어서,
    상기 제1 게이트 라인에 상기 게이트 신호가 인가된 후, 4 개의 게이트 라인들 단위에서 세 번째, 첫 번째, 네 번째, 및 두 번째 게이트 라인들의 순서로 상기 게이트 신호들이 상기 4 개의 게이트 라인들에 인가되는 표시 장치.
  16. 제 1 항에 있어서,
    상기 게이트 라인들 중 제1 게이트 라인에 게이트 신호가 인가된 후, 상기 게이트 신호들은 8k 개의 게이트 라인들 단위로 순차적으로 게이트 라인들에 인가되고, 상기 k는 자연수인 표시 장치.
  17. 제 16 항에 있어서,
    상기 게이트 신호들은 상기 8k 개의 게이트 라인들 단위에서 적어도 하나의 게이트 라인을 건너뛰어 소정의 순서대로 상기 8k 개의 게이트 라인들에 인가되는 표시 장치.
  18. 제 17 항에 있어서,
    상기 제1 게이트 라인에 상기 게이트 신호가 인가된 후, 8 개의 게이트 라인들 단위에서 두 번째, 네 번째, 첫 번째, 세 번째, 일곱 번째, 다섯 번째, 여덟 번째, 및 여섯 번째 게이트 라인들의 순서로 상기 게이트 신호들이 상기 8 개의 게이트 라인들에 인가되는 표시 장치.
  19. 제 17 항에 있어서,
    상기 제1 게이트 라인을 통해 상기 게이트 신호가 인가된 후, 8 개의 게이트 라인들 단위에서 세 번째, 첫 번째, 네 번째, 두 번째, 여섯 번째, 여덟 번째, 다섯 번째, 및 일곱 번째 게이트 라인들의 순서로 상기 게이트 신호들이 상기 8 개의 게이트 라인들에 인가되는 표시 장치.
  20. 제 17 항에 있어서,
    상기 제1 게이트 라인을 통해 상기 게이트 신호가 인가된 후, 8 개의 게이트 라인들 단위에서 두 번째, 네 번째, 여섯 번째, 여덟 번째, 첫 번째, 세 번째, 다섯 번째, 및 일곱 번째 게이트 라인들의 순서로 상기 게이트 신호들이 상기 8 개의 게이트 라인들에 인가되는 표시 장치.
KR1020140111722A 2014-08-26 2014-08-26 표시 장치 KR20160025146A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140111722A KR20160025146A (ko) 2014-08-26 2014-08-26 표시 장치
US14/640,954 US9778528B2 (en) 2014-08-26 2015-03-06 Display apparatus
EP15181190.8A EP2991070A1 (en) 2014-08-26 2015-08-17 Display apparatus
CN201510526334.7A CN105390100A (zh) 2014-08-26 2015-08-25 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140111722A KR20160025146A (ko) 2014-08-26 2014-08-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20160025146A true KR20160025146A (ko) 2016-03-08

Family

ID=53871950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140111722A KR20160025146A (ko) 2014-08-26 2014-08-26 표시 장치

Country Status (4)

Country Link
US (1) US9778528B2 (ko)
EP (1) EP2991070A1 (ko)
KR (1) KR20160025146A (ko)
CN (1) CN105390100A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10133116B2 (en) 2016-02-03 2018-11-20 Samsung Display Co., Ltd. Liquid crystal display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105654916B (zh) * 2016-03-17 2019-03-19 武汉华星光电技术有限公司 液晶显示装置及其驱动方法
CN107871485B (zh) * 2017-12-19 2019-08-27 惠科股份有限公司 一种显示面板、显示装置及驱动方法
TWI640971B (zh) * 2018-01-04 2018-11-11 友達光電股份有限公司 顯示裝置及其驅動方法
FR3086412B1 (fr) 2018-09-20 2020-10-30 Amadeus Sas Recalcul des resultats de recherche precalcules
US11189241B2 (en) * 2020-03-27 2021-11-30 Tcl China Star Optoelectronics Technology Co., Ltd Method for charging pixels and display panel
CN115729368A (zh) * 2021-08-31 2023-03-03 联咏科技股份有限公司 时序控制电路及时序控制方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237208B1 (ko) * 2005-08-02 2013-02-25 엘지디스플레이 주식회사 데이터 공급 방법, 액정표시장치 및 그 구동 방법
KR101189273B1 (ko) 2005-09-07 2012-10-09 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR101345728B1 (ko) 2006-12-04 2013-12-30 삼성디스플레이 주식회사 표시장치
KR101340999B1 (ko) * 2007-04-24 2013-12-13 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101430149B1 (ko) 2007-05-11 2014-08-18 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101634744B1 (ko) 2009-12-30 2016-07-11 삼성디스플레이 주식회사 표시 장치
WO2011093374A1 (ja) 2010-01-29 2011-08-04 シャープ株式会社 液晶表示装置
EP2549466A4 (en) 2010-03-19 2014-02-26 Sharp Kk DISPLAY DEVICE AND DISPLAY ACTUATION METHOD
TWI431605B (zh) 2010-11-15 2014-03-21 Au Optronics Corp 液晶顯示面板
KR101800893B1 (ko) 2011-06-24 2017-11-24 엘지디스플레이 주식회사 액정표시장치
KR101852936B1 (ko) 2011-08-31 2018-04-30 삼성디스플레이 주식회사 표시장치
KR20130032161A (ko) * 2011-09-22 2013-04-01 삼성전자주식회사 디스플레이 패널 구동 방법 및 이를 적용한 디스플레이 장치
KR101994271B1 (ko) 2011-10-12 2019-07-01 삼성디스플레이 주식회사 표시장치
KR101441395B1 (ko) 2012-07-05 2014-09-17 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR102037688B1 (ko) * 2013-02-18 2019-10-30 삼성디스플레이 주식회사 표시 장치
CN103280205B (zh) * 2013-06-06 2015-09-23 青岛海信电器股份有限公司 显示装置、时序控制器及图像显示方法
KR20150139132A (ko) 2014-06-02 2015-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10133116B2 (en) 2016-02-03 2018-11-20 Samsung Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
CN105390100A (zh) 2016-03-09
US20160062201A1 (en) 2016-03-03
US9778528B2 (en) 2017-10-03
EP2991070A1 (en) 2016-03-02

Similar Documents

Publication Publication Date Title
US10535313B2 (en) Display device and method of driving the same
KR102498791B1 (ko) 표시 장치
KR20160025146A (ko) 표시 장치
JP2020115215A (ja) 表示装置及びその駆動方法
KR102233626B1 (ko) 표시 장치
KR101127593B1 (ko) 액정 표시 장치
KR102343719B1 (ko) 표시 장치
CN106067293A (zh) 液晶显示器
KR102255745B1 (ko) 표시 장치
US10062347B2 (en) Display apparatus and method for driving the same
CN107633827B (zh) 显示面板的驱动方法及显示装置
CN105158997A (zh) 薄膜晶体管阵列基板
KR20160096778A (ko) 표시 장치
US20150187292A1 (en) Thin film transistor array panel and display device
US20160104448A1 (en) Display apparatus
KR20160092126A (ko) 표시 장치 및 그 구동 방법
KR20170000015A (ko) 액정 표시 장치
US10354604B2 (en) Display apparatus and method of driving the same
KR101830241B1 (ko) 액정표시장치 및 그 구동방법
KR20170088011A (ko) 표시 장치
KR20120090888A (ko) 액정 표시 장치
US20150261276A1 (en) Liquid crystal display device
KR101504560B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application