JPH1062744A - マトリクス型液晶表示装置 - Google Patents

マトリクス型液晶表示装置

Info

Publication number
JPH1062744A
JPH1062744A JP8218708A JP21870896A JPH1062744A JP H1062744 A JPH1062744 A JP H1062744A JP 8218708 A JP8218708 A JP 8218708A JP 21870896 A JP21870896 A JP 21870896A JP H1062744 A JPH1062744 A JP H1062744A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
circuit
display device
matrix type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8218708A
Other languages
English (en)
Other versions
JP3056085B2 (ja
Inventor
Yoshiharu Hashimoto
義春 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8218708A priority Critical patent/JP3056085B2/ja
Priority to KR1019970039280A priority patent/KR100237129B1/ko
Priority to TW086112057A priority patent/TW432248B/zh
Priority to US08/915,143 priority patent/US5973660A/en
Publication of JPH1062744A publication Critical patent/JPH1062744A/ja
Application granted granted Critical
Publication of JP3056085B2 publication Critical patent/JP3056085B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation

Abstract

(57)【要約】 【課題】 マトリクス型液晶表示装置における液晶を低
消費電力で駆動させる。 【解決手段】 液晶用駆動回路Aを2系統の回路構成と
し、供給される液晶駆動電圧の1/2の電圧を供給す
る。また液晶用駆動回路Aをなす2系統の回路を2端子
で共用し、液晶共通電極の電圧Vcomを基準として、2
端子間に互いに正負の振幅関係を保った電圧を出力する
ようにスイッチ制御して液晶を交流駆動させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マトリクス型液晶
表示装置に関する。
【0002】
【従来の技術】従来、マトリクス型液晶表示装置の液晶
に映像信号を印加して駆動する場合、液晶の劣化防止の
ため、液晶の共通電極に対し正および負の電圧を交互に
印加し交流駆動する必要がある。図15は、従来の集積
回路として構成されたマトリクス型液晶表示装置に用い
られる液晶用駆動回路を示すブロック図である。
【0003】図15に示す液晶用駆動回路は、シフトレ
ジスタ21と、シフトレジスタ21からのnビットの映
像データを並列にラッチする第1のラッチ回路22と、
第1のラッチ回路22から出力されたデータをラッチ信
号によってラッチする第2のラッチ回路23と、nビッ
トの映像データによって外部から入力される2n値の階
調電圧を選択するデコーダ24およびレベルシフタ25
と、2n個のアナログスイッチ26とから構成されてい
た(特開昭63−304229号参照)。
【0004】液晶用駆動回路の各々の出力端子は、2n
値の階調電圧から1値をアナログスイッチで選択し、液
晶に所定の階調電圧を印加する。この際に、液晶を交流
駆動するには、液晶に入力される階調電圧を、マトリク
ス型液晶の1ライン、または1フレーム毎に変化させて
いた。
【0005】このように液晶用駆動回路は、液晶の共通
電極に対し、正負の電圧を交互に印加するため、液晶の
しきい電圧の2倍以上の電圧が必要となる。通常液晶の
しきい電圧は、4〜5V程度であるため、交流駆動する
には、液晶用駆動回路は、10V以上の耐圧をもつ必要
があり、液晶用駆動回路を集積化するには、高耐圧の拡
散プロセスを使用していた。
【0006】
【発明が解決しようとする課題】図15に示すマトリク
ス型液晶表示装置の液晶用駆動回路を集積回路として製
造する場合、高耐圧拡散プロセスを使用していたため、
チップサイズが大きくなるという問題があった。その理
由は、高耐圧拡散プロセスでは、トランジスタの耐圧を
上げるため、ゲート長を長く,ゲート酸化膜を厚く、ま
た低濃度の層を必要とし、さらに素子分離をする必要が
あり、トランジスタの寸法が大型化されることに起因す
るためである。
【0007】さらに図15に示す液晶用駆動回路を集積
回路として製造する場合、拡散工程が長くなるため、チ
ップコストが高くなるという問題があった。その理由
は、液晶用駆動回路のロジック部は、マトリクス型液晶
表示装置の高精細化が進み、40MHz以上の高速動作
が必要であり、またドライバ部は液晶を交流駆動するの
で10V以上の耐圧を必要とするため、低耐圧プロセス
(5V)と高耐圧プロセス(10V以上)の混載プロセ
スとなり、低耐圧プロセスより拡散工程が長くなるため
である。
【0008】さらに消費電力が大きいという問題があっ
た。その理由は、液晶用駆動回路の電源電圧に、液晶の
しきい電圧の2倍以上印加する必要があるためである。
【0009】本発明の目的は、小型化し、かつ広ダイナ
ミックレンジに液晶を交流駆動し、しかも低消費電力化
したマトリクス型液晶表示装置を提供することにある。
【0010】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るマトリクス型液晶表示装置は、液晶用
駆動回路と、スイッチ回路とを有するマトリクス型液晶
表示装置であって、液晶用駆動回路は、2系統の回路構
成からなり、印加された映像データに応じ、供給された
液晶駆動電圧の1/2の電圧、または液晶共通電極の電
圧を基準として、正および負の電圧を出力するものであ
り、スイッチ回路は、2系統の液晶用駆動回路を2端子
で共用し、各端子に時系列に正および負の電圧を出力す
ると共に、2端子間で互いに正負の振幅関係を保つ電圧
を出力するようにスイッチ制御するものである。
【0011】また前記スイッチ回路のうち液晶に直接つ
ながるスイッチ回路の耐圧は、液晶のしきい電圧値の2
倍以上に設定したものである。
【0012】また前記液晶用駆動回路は、2系統の演算
増幅器を有するものであり、2系統の演算増幅器の差動
入力段は、導電型の異なるトランジスタで構成されたも
のである。
【0013】また前記液晶用駆動回路は、2系統の階調
電圧発生回路を有するものであり、階調電圧発生回路
は、外部入力に基づいて液晶に階調表示する階調電圧が
微調整されるものである。
【0014】また前記液晶用駆動回路は、液晶駆動電圧
を異なる電圧値に昇圧する2系統のレベルシフト回路を
有するものである。
【0015】また前記階調電圧発生回路は、抵抗分割方
式により液晶γ曲線に合うような抵抗比に階調電圧が微
調整されるものである。
【0016】また前記スイッチ回路は、共通端子スイッ
チを有し、共通端子スイッチは、液晶用駆動回路の全出
力端子を共通に接続し、全出力端子を液晶駆動電圧に1
/2の電圧にするものである。
【0017】
【作用】本発明によれば、マトリクス型液晶を表示駆動
する液晶用駆動回路は、2系統の回路から構成されてい
る。液晶を交流駆動するには、正負の電圧を交互に印加
するため、液晶用駆動回路は、液晶のしきい電圧値の2
倍以上の電圧に対し耐圧を備える必要がある。
【0018】本発明では、2系統の回路を有しているた
め、一方を低圧側に、他方を高圧側に分離して設定する
ことにより、1系統の回路で、液晶のしきい電圧値の2
倍以上の電圧に対処する場合と比較して、2系統の回路
で電圧分担し、各回路の耐圧を低く設定することが可能
となる。これにより、液晶用駆動回路は、低耐圧拡散プ
ロセスを用いて製造することができる。
【0019】また、2系統の演算増幅器を時系列にスイ
ッチ制御し交互に使用することにより、広ダイナミック
レンジ、かつ高駆動能力で液晶を片側配置ドット反転駆
動(図13(a))することができる。
【0020】
【発明の実施の形態】以下、本発明の実施形態を図によ
り説明する。
【0021】(実施形態)図1は、本発明の実施形態1
に係るマトリクス型液晶表示装置を示すブロック図であ
る。
【0022】図1において、本発明の実施形態1に係る
マトリクス型液晶表示装置は、液晶用駆動回路Aと、ス
イッチ回路4,8とを有している。ここに、マトリクス
型液晶表示装置の液晶Eは、図13(a)に示すように
両側に液晶用駆動回路Aが配置され両側配置ドット反転
駆動される構成のものと、図13(b)に示すように片
側に液晶用駆動回路Aが配置され片側配置ドット反転駆
動される構成のものとがある。本発明は、図13(b)
に示すような片側配置ドット反転駆動される構成のもの
に適用して最適のものであるが、図13(a)に示すよ
うな両側配置ドット反転駆動される構成のものに適用し
てもよい。
【0023】液晶用駆動回路Aは、印加された映像デー
タに応じ、供給された液晶駆動電圧の1/2の電圧、ま
たは液晶共通電極の電圧Vcomを基準として、正及び負
の電圧を出力するものであって、シフトレジスタ回路1
と、データレジスタ回路2と、ラッチ回路3と、レベル
シフト回路5と、デコーダ・階調電圧選択回路6及び階
調電圧発生回路16と、演算増幅器(オペアンプ)7と
を含んでおり、これらの回路構成は、2系統からなって
いる。なお、本発明では、液晶共通電極の電圧Vcomを
基準として、この電圧値以上の電圧を正の電圧として印
加し、この電圧値以下の電圧を負の電圧とし、正負の振
幅関係を保って印加することにより交流駆動している。
【0024】データレジスタ回路2は、シフトレジスタ
回路1の各段の出力によって制御されるn(n=正整
数)ビットのデータを並列にラッチするものであり、2
系統のデータレジスタ回路19とデータレジスタ回路2
0との組合せでm個設けられている。
【0025】ラッチ回路3は、データレジスタ回路2か
らのnビットのデータをラッチ信号によって一括でラッ
チするものであり、2系統のラッチ回路21とラッチ回
路22との組合せでm個設けられている。
【0026】レベルシフト回路5は、ラッチ回路3から
のnビットのデータを異なる電圧値の液晶駆動電圧に昇
圧するものであって、2系統の高圧側のレベルシフト回
路9と低圧側のレベルシフト回路10の組合せでm個設
けられている。実施形態では、高圧側のレベルシフト回
路9は、例えば3.3Vを10Vに昇圧し、低圧側のレ
ベルシフト回路10は、例えば3.3Vを5Vに昇圧す
るように設定されているが、この昇圧率に限定されるも
のではない。またスイッチ回路4は、タイミング制御回
路15からの制御信号に基いて2系統のラッチ回路21
又はラッチ回路22の出力を高圧側レベルシフト回路9
又は低圧側のレベルシフト回路10に選択的に接続する
ようになっている。
【0027】具体的には、スイッチ回路4は図2(a)
に示すように、極性信号POLがハイレベル(H)のと
き、ラッチ回路21を高圧側レベルシフト回路9に、ラ
ッチ回路22を低圧側のレベルシフト回路10にそれぞ
れ接続し、図2(b)に示すように、極性信号POLが
ローレベル(L)のとき、図2(a)とは逆にラッチ回
路21を低圧側レベルシフト回路10に、ラッチ回路2
2を高圧側のレベルシフト回路9にそれぞれ接続するよ
うにスイッチ制御するようになっている。
【0028】レベルシフト回路5の具体例を図7,図8
に示す。図7は、低圧側のレベルシフト回路10を示す
ものであり、図8は、高圧側のレベルシフト回路9を示
すものである。図7に示す低圧側のレベルシフト回路1
0は、差動対をなすN型電界効果トランジスタ(FE
T)10aと、電流ミラー回路をなすP型FET10b
とからなっており、差動対をなすN型FET10aにラ
ッチ回路21,22の出力を入力し、その差に比例した
出力信号を取り出すようになっている。
【0029】また図8に示す高圧側のレベルシフト回路
9は、差動対をなすN型FET9a,9c及びP型FE
T9dと、電流ミラー回路をなすP型FET9bとを有
しており、差動対をなすN型FET9aにラッチ回路2
1,22の出力を入力し、その差に比例して増幅した出
力信号を取り出すようになっている。
【0030】また階調電圧発生回路16は図1及び図5
に示すように、2系統の高圧側階調電圧発生回路17と
低圧側階調電圧発生回路18を含んでおり、各階調電圧
発生回路17,18は、外部入力V0,V1,V2,V3,
V4,V5,V6,V7,V8,V9に基いて液晶に階調表示
する階調電圧が2n値に微調整され、また各階調電圧発
生回路17,18は図4及び図5に示すように、外部入
力V0,V1,V2,V3,V4,V5,V6,V7,V8,V9
に基いて抵抗分割方式により液晶のγ曲線に合うような
抵抗比に階調電圧が微調整されるようになっている。
【0031】またデコーダ・階調電圧選択回路6は、2
系統の高圧側デコーダ・階調電圧選択回路11と低圧側
デコーダ・階調電圧選択回路12とを含んでおり、図6
に示すように、2系統の階調電圧発生回路17,18か
ら出力される階調電圧の2n値を参照電圧Sとして入力
し、これらをデコーダ部Dで2n値の階調信号、実施形
態ではn=6ビットの64階調信号に相当する電圧をデ
コードし、その内から1値を選択しオペアンプOPで増
幅し、後段のオペアンプ7に出力するようになってい
る。
【0032】オペアンプ7は、2系統の高圧側オペアン
プ13と低圧側オペアンプ14の組合せでm個設けられ
ている。オペアンプ7の具体例を図9,図10に示す。
図9のオペアンプは高圧側のオペアンプ13を示すもの
であり、図10のオペアンプは低圧側のオペアンプ14
を示すものであり、図9及び図10に示すオペアンプ1
3,14の差動入力段は、導電型の異なるトランジスタ
で構成されている。
【0033】2系統の高圧側オペアンプ13と低圧側オ
ペアンプ14は、増幅出力する電圧を高圧側と低圧側と
に電圧分担しており、図11に示すように高圧側オペア
ンプ13は、例えば5Vの入力電圧が入力し、5V〜1
0Vの範囲に増幅して出力するようになっている。また
図12に示すように低圧側オペアンプ14は、例えば0
〜3.3Vの入力電圧が入力し、0〜5Vの範囲に増幅
して出力するようになっている。
【0034】スイッチ回路8は、液晶用駆動回路Aの2
系統回路の2端子で共用し、各端子に時系列に正および
負の電圧を出力するとともに、2端子間で互いに正負の
振幅関係を保つ電圧を出力するようにスイッチ制御する
ようになっている。またスイッチ回路8は、共通端子ス
イッチ8aを有し、共通端子スイッチ8aは、液晶用駆
動回路Aの全出力端子Y1〜Ymを共通に接続し、全出
力端子Y1〜Ymを液晶駆動電圧の1/2の電圧にする
ようになっている。共通端子スイッチ8aは、図9及び
図10に示すオペアンプ13,14の電流源13a,1
4aに接続され、液晶用駆動回路Aの全出力端子Y1〜
Ymを液晶駆動電圧の1/2の電圧、実施形態では5V
にするようになっている。 また液晶に直接つながるス
イッチ回路8の耐圧は、液晶のしきい電圧値の2倍以上
に設定してある。
【0035】図2は、図1に示す回路のタイミング毎の
スイッチ制御状態を示す図である。図3は、図1に示す
回路のタイミングチャートである。
【0036】次に、各回路の電源電圧を以下に示す。図
2において、データレジスタ回路19,20、ラッチ回
路21,22、スイッチ回路4の電圧は0V−3.3V
の範囲に制限され、高圧側レベルシフト回路9は入力電
圧0V−3.3Vを出力電圧0V−10Vに昇圧し、低
圧側レベルシフト回路10は入力電圧0V−3.3Vを
出力電圧0V−5Vに昇圧する。また高圧側デコーダ・
階調電圧選択回路11およびオペアンプ13の電圧は5
V−10Vの範囲に制限され、低圧側デコーダ・階調電
圧選択回路12およびオペアンプ14の電圧は0V−5
Vの範囲に制限され、スイッチ回路8の電圧は0V−1
0Vの範囲に制限される。また、高圧側及び低圧側階調
電圧発生回路17,18に外部入力として印加される電
圧は、外部入力V0=10V,外部入力V4=5.5V,
外部入力V5=4.5V,外部入力V9=0Vであり、外
部入力V1,V2,V3,V6,V7,V8はオープン状態と
なっている。
【0037】次に、本発明の実施形態1の動作について
図1,図2,図3を参照して、映像データが6ビット
(64階調)の場合を例に動作を詳細に説明する。
【0038】タイミング制御回路15に入力される極性
信号POLとラッチ信号STBによって、スイッチ回路
4およびスイッチ回路8が図2(a),(b),(c)
のように交互に切り換わることにより、液晶用駆動回路
Aの2系統の回路のどちら側に64階調の映像データを
経由するかによって、液晶電極に対し正,負の電圧が交
互に印加される。
【0039】また図2(c)及び図3に示すように、タ
イミング制御回路15に入力するラッチ信号STBがハ
イレベル(H)の期間では、スイッチ回路8のスイッチ
制御によって接点81,82,83,84がオフしており、
接点85,86,87がオンし、液晶用駆動回路Aの全出
力端子Y1〜Ymが液晶駆動電圧の1/2の電圧、実施
形態では5Vにリセットされる。
【0040】さらに、詳細に説明する。仮に液晶用駆動
回路Aの出力端子Y1に接続されるデータレジスタ回路
(6個)19は常時ローレベル(L)のデータを保持
し、液晶用駆動回路Aの出力端子Y2に接続されるデー
タレジスタ回路(6個)20は常時ハイレベル(H)の
データを保持しているとする。タイミング制御回路15
に入力する極性信号POLがハイレベル(H)のとき、
ラッチ信号STBによって、スイッチ回路8の接点8
1,82,83,84がオフし、接点85,86,87がオン
する。
【0041】このとき、図2(a)及び図3に示すよう
にスイッチ回路4の接点41がオンし、接点43がオフ
し、データレジスタ回路19の保持されたローレベル
(L)のデータはラッチ回路21からレベルシフト回路
9にスイッチ回路4を介して転送され、デコーダ・階調
電圧選択回路11によって階調電圧VR1=10Vが選
択され、オペアンプ13によって電流増幅される。そし
て、ラッチ信号STBがローレベルに切替わったとき、
スイッチ回路8の接点81がオンし、接点85,86がオ
フし、スイッチ回路8を介して液晶用駆動回路Aの出力
端子Y1に映像データが出力され、図13(a)又は
(b)に示す液晶Eに所定の電圧値の階調電圧VR1=
10Vが印加される。
【0042】また図2(a)及び図3に示すようにスイ
ッチ回路4の接点42がオンし、デコーダ・階調電圧選
択回路12によって階調電圧VR65=4.5Vが選択
され、オペアンプ14によって電流増幅され、スイッチ
回路8の接点82を介して液晶用駆動回路Aの出力端子
Y2に映像データが出力され、図13(a)又は(b)
に示す液晶Eに所定の電圧値の階調電圧VR65=4.
5Vが印加される。
【0043】以上のように液晶用駆動回路Aの全出力端
子Y1,Y2から出力が交互に図13(a)又は(b)の
液晶Eの第1ラインに印加された後、液晶Eの次のライ
ンでは図2(b)に示すように極性信号POLがローレ
ベル(L)に反転され、デコーダ・階調電圧選択回路1
2によって階調電圧VR128=0Vが選択され、オペ
アンプ14によって電流増幅され、スイッチ回路8の接
点83を介して液晶Eに所定の階調電圧VR128=0
Vが印加される。
【0044】またスイッチ回路4の接点44がオンし、
デコーダ・階調電圧選択回路11によって階調電圧VR
64=5.5Vが選択され、オペアンプ13によって電
流増幅され、スイッチ回路8の接点84を介して液晶E
に所定の電圧VR65=5.5Vが印加される。
【0045】当然、映像データは各ビット毎にデータの
入れ換えが行われる。このように、液晶用駆動回路Aの
2系統の回路をスイッチ制御することにより、液晶を交
流駆動する。
【0046】デコーダ・階調電圧選択回路6,オペアン
プ7は、これらを構成するトランジスタのソースとゲー
ト間が5Vに制限されるため、低耐圧拡散プロセスで製
造できることとなるが、これらの回路は、必要に応じて
高耐圧拡散プロセスで製造するようにしてもよい。
【0047】(実施形態2)図14は、本発明の実施形
態2に係るマトリクス型液晶表示装置を示すブロック図
である。図1に示す本発明の実施形態1に係るマトリク
ス型液晶表示装置は、オペアンプ7を設けたが、図15
に示す本発明の実施形態2に係るマトリクス型液晶表示
装置では、オペアンプ7を設けない構成としたものであ
る。実施形態2における動作は、オペアンプ7で電流増
幅しない点を除いて同じである。
【0048】
【発明の効果】以上説明したように本発明によれば、液
晶用駆動回路、特にデコーダ・階調電圧選択回路及びオ
ペアンプを構成するトランジスタのソース・ゲート間が
低電圧の5Vで動作させることができ、液晶用駆動回路
を低耐圧プロセスで製造することができ、したがって液
晶用駆動回路をなすトランジスタのサイズを小さくし
て、チップサイズの小型化を図ることができる。
【0049】さらに、印加された映像データに応じ、供
給された液晶駆動電圧の1/2の電圧で動作させるた
め、消費電力が減少し、消費電力を大幅に低減すること
ができる。
【0050】また液晶用駆動回路に設ける2系統のオペ
アンプの差動入力段を、導電型の異なるトランジスタで
構成することにより、液晶駆動時のダイナミックレンジ
を広範囲にすることができる。これにより、液晶供給電
圧を1V〜1.5V程度低下でき、液晶用駆動回路の消
費電力を低下させることができる。また液晶供給電圧を
低電圧にすると、液晶モジュールでのCD−DCコンバ
ータの効率が上昇するため、さらに、低消費電力化を図
ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1に係るマトリクス型液晶表
示装置の回路構成を示すブロック図である。
【図2】図1に示す回路のタイミング毎のスイッチ制御
状態を示す特性図である。
【図3】図1に示す回路のタイミングチャートである。
【図4】階調電圧発生回路における入力データと出力電
圧との相関関係を示す特性図である。
【図5】階調電圧発生回路の具体的な回路構成を示す回
路図である。
【図6】デコーダ・階調電圧選択回路の具体的な回路構
成を示す回路図である。
【図7】低圧側レベルシフト回路の具体的な回路構成を
示す回路図である。
【図8】高圧側レベルシフト回路の具体的な回路構成を
示す回路図である。
【図9】高圧側オペアンプの具体的な回路構成を示す回
路図である。
【図10】低圧側オペアンプの具体的な回路構成を示す
回路図である。
【図11】高圧側オペアンプの入出力電圧特性を示す特
性図である。
【図12】低圧側オペアンプの入出力電圧特性を示す特
性図である。
【図13】(a)は、両側配置ドット反転駆動される液
晶の実装形態を示す構成図、(b)は、片側配置ドット
反転駆動される液晶の実装形態を示す構成図である。
【図14】本発明の実施形態2に係るマトリクス型液晶
表示装置の回路構成を示すブロック図である。
【図15】従来例に係るマトリクス型液晶表示装置の回
路構成を示すブロック図である。
【符号の説明】
1 シフトレジスタ回路 2,19,20 データレジスタ回路 3,21,22 ラッチ回路 4 スイッチ回路 5,9,10 レベルシフト回路 6,11,12 デコーダ・階調電圧選択回路 7,13,14 演算増幅器(オペアンプ) 8 スイッチ回路 8a 共通端子スイッチ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 液晶用駆動回路と、スイッチ回路とを有
    するマトリクス型液晶表示装置であって、 液晶用駆動回路は、2系統の回路構成からなり、印加さ
    れた映像データに応じ、供給された液晶駆動電圧の1/
    2の電圧、または液晶共通電極の電圧を基準として、正
    および負の電圧を出力するものであり、 スイッチ回路は、2系統の液晶用駆動回路を2端子で共
    用し、各端子に時系列に正および負の電圧を出力すると
    共に、2端子間で互いに正負の振幅関係を保つ電圧を出
    力するようにスイッチ制御するものであることを特徴と
    するマトリクス型液晶表示装置。
  2. 【請求項2】 前記スイッチ回路のうち液晶に直接つな
    がるスイッチ回路の耐圧は、液晶のしきい電圧値の2倍
    以上に設定したものであることを特徴とする請求項1に
    記載のマトリクス型液晶表示装置。
  3. 【請求項3】 前記液晶用駆動回路は、2系統の演算増
    幅器を有するものであり、 2系統の演算増幅器の差動
    入力段は、導電型の異なるトランジスタで構成されたも
    のであることを特徴とする請求項1に記載のマトリクス
    型液晶表示装置。
  4. 【請求項4】 前記液晶用駆動回路は、2系統の階調電
    圧発生回路を有するものであり、 階調電圧発生回路は、外部入力に基づいて液晶に階調表
    示する階調電圧が微調整されるものであることを特徴と
    する請求項1に記載のマトリクス型液晶表示装置。
  5. 【請求項5】 前記液晶用駆動回路は、液晶駆動電圧を
    異なる電圧値に昇圧する2系統のレベルシフト回路を有
    するものであることを特徴とする請求項1に記載のマト
    リクス型液晶表示装置。
  6. 【請求項6】 前記階調電圧発生回路は、抵抗分割方式
    により液晶γ曲線に合うような抵抗比に階調電圧が微調
    整されるものであることを特徴とする請求項4に記載の
    マトリクス型液晶表示装置。
  7. 【請求項7】 前記スイッチ回路は、共通端子スイッチ
    を有し、 共通端子スイッチは、液晶用駆動回路の全出力端子を共
    通に接続し、全出力端子を液晶駆動電圧の1/2の電圧
    にするものであることを特徴とするマトリクス型液晶表
    示装置。
JP8218708A 1996-08-20 1996-08-20 マトリクス型液晶表示装置の駆動回路 Expired - Fee Related JP3056085B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8218708A JP3056085B2 (ja) 1996-08-20 1996-08-20 マトリクス型液晶表示装置の駆動回路
KR1019970039280A KR100237129B1 (ko) 1996-08-20 1997-08-19 매트릭스 액정 디스플레이 장치
TW086112057A TW432248B (en) 1996-08-20 1997-08-19 Matrix liquid crystal display
US08/915,143 US5973660A (en) 1996-08-20 1997-08-20 Matrix liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8218708A JP3056085B2 (ja) 1996-08-20 1996-08-20 マトリクス型液晶表示装置の駆動回路

Publications (2)

Publication Number Publication Date
JPH1062744A true JPH1062744A (ja) 1998-03-06
JP3056085B2 JP3056085B2 (ja) 2000-06-26

Family

ID=16724190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8218708A Expired - Fee Related JP3056085B2 (ja) 1996-08-20 1996-08-20 マトリクス型液晶表示装置の駆動回路

Country Status (4)

Country Link
US (1) US5973660A (ja)
JP (1) JP3056085B2 (ja)
KR (1) KR100237129B1 (ja)
TW (1) TW432248B (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405647B1 (ko) * 2000-01-19 2003-11-14 샤프 가부시키가이샤 레벨 시프트 회로 및 화상 표시 장치
JP2004185032A (ja) * 2004-02-05 2004-07-02 Oki Electric Ind Co Ltd 液晶表示器駆動回路
KR100438785B1 (ko) * 2002-02-23 2004-07-05 삼성전자주식회사 슬루 레이트 (slew rate)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법
JP2006139071A (ja) * 2004-11-12 2006-06-01 Nec Electronics Corp 駆動回路及び表示装置
JP2006292807A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 液晶表示駆動用半導体集積回路
KR100647095B1 (ko) * 1998-11-20 2006-11-17 후지쯔 가부시끼가이샤 실렉터 회로와, 그 실렉터 회로를 포함하는 반도체 장치 및 액정 표시 장치
JP2006323341A (ja) * 2005-04-18 2006-11-30 Nec Electronics Corp 液晶表示装置及びその駆動回路
JP2007047728A (ja) * 2005-07-14 2007-02-22 Nec Electronics Corp 表示装置、データ線ドライバ、及び表示パネルの駆動方法
JP2007114514A (ja) * 2005-10-20 2007-05-10 Hitachi Displays Ltd 表示装置
KR100883030B1 (ko) * 2007-02-28 2009-02-09 매그나칩 반도체 유한회사 평판 디스플레이의 구동 회로 및 방법
JP2009109881A (ja) * 2007-10-31 2009-05-21 Rohm Co Ltd ソースドライバおよびそれを用いた液晶ディスプレイ装置
US7656419B2 (en) 2004-03-16 2010-02-02 Nec Electronics Corporation Drive circuit for display apparatus and display apparatus
JP2010122602A (ja) * 2008-11-21 2010-06-03 Oki Semiconductor Co Ltd 表示パネルの駆動装置
US7800572B2 (en) 2004-10-25 2010-09-21 Nec Electronics Corporation Liquid crystal display for implmenting improved inversion driving technique
US8130217B2 (en) 2008-11-20 2012-03-06 Oki Semiconductor Co., Ltd. Display panel driving apparatus
US8144137B2 (en) 2005-12-07 2012-03-27 Renesas Electronics Corporation Display panel driver for reducing heat generation therein
WO2012137851A1 (ja) * 2011-04-08 2012-10-11 シャープ株式会社 表示装置
US8294653B2 (en) 2008-11-21 2012-10-23 Oki Semiconductor Co., Ltd. Display panel driving voltage output circuit
JP2012215805A (ja) * 2011-04-01 2012-11-08 Fitipower Integrated Technology Inc Lcdパネルのソースドライバ
US8310428B2 (en) 2008-11-21 2012-11-13 Oki Semiconductor Co., Ltd. Display panel driving voltage output circuit
JP2012234181A (ja) * 2011-05-03 2012-11-29 Silicon Works Co Ltd 画像安定化のための液晶パネル駆動回路
US8384643B2 (en) 2009-12-28 2013-02-26 Oki Semiconductor Co., Ltd. Drive circuit and display device
US8587507B2 (en) 2010-07-05 2013-11-19 Oki Semiconductor Co., Ltd. Driving circuit and display apparatus having operational amplifiers with parasitic diodes
US8605070B2 (en) 2008-11-20 2013-12-10 Oki Semiconductor Co., Ltd. Operational amplifier and display panel driving device
WO2016084735A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 データ信号線駆動回路、それを備えた表示装置、およびその駆動方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236333B1 (ko) * 1997-03-05 1999-12-15 구본준, 론 위라하디락사 액정표시장치의 데이터 구동 장치 및 구동 방법
JPH1173164A (ja) * 1997-08-29 1999-03-16 Sony Corp 液晶表示装置の駆動回路
JPH11133926A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置および液晶表示装置
KR20000074515A (ko) * 1999-05-21 2000-12-15 윤종용 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법
JP2002175060A (ja) * 2000-09-28 2002-06-21 Sharp Corp 液晶駆動装置およびそれを備えた液晶表示装置
JP3862966B2 (ja) * 2001-03-30 2006-12-27 株式会社日立製作所 画像表示装置
JP2003241716A (ja) * 2002-02-14 2003-08-29 Fujitsu Ltd 液晶表示パネルの駆動回路
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
GB2399242B (en) * 2003-03-05 2006-02-08 Central Research Lab Ltd A circuit arrangement for driving a liquid crystal display
KR100965571B1 (ko) * 2003-06-30 2010-06-23 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2005345770A (ja) 2004-06-03 2005-12-15 Nec Electronics Corp 液晶パネル駆動方法,及び液晶表示装置
TWI267820B (en) * 2004-12-07 2006-12-01 Novatek Microelectronics Corp Source driver and panel displaying device
TWI264694B (en) * 2005-05-24 2006-10-21 Au Optronics Corp Electroluminescent display and driving method thereof
KR101189278B1 (ko) * 2006-04-18 2012-10-09 삼성디스플레이 주식회사 디지털 아날로그 변환기 및 표시 장치의 구동 방법
JP4881070B2 (ja) * 2006-05-29 2012-02-22 ルネサスエレクトロニクス株式会社 アクティブマトリクス型液晶表示装置の駆動回路
US8456463B2 (en) * 2006-10-03 2013-06-04 Analog Devices, Inc. Low voltage driver for high voltage LCD
TWI384442B (zh) * 2007-10-12 2013-02-01 Ind Tech Res Inst 同時驅動三色雙穩態液晶之驅動電路
TWI459358B (zh) * 2008-01-25 2014-11-01 Innolux Corp 液晶顯示器、液晶顯示器驅動電路及其驅動方法
US20100259523A1 (en) * 2009-04-09 2010-10-14 Himax Technologies Limited Source driver
JP5241036B2 (ja) * 2009-07-07 2013-07-17 ルネサスエレクトロニクス株式会社 液晶表示用ドライバ及び液晶表示装置
CN108922493A (zh) * 2018-09-21 2018-11-30 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置
KR102611010B1 (ko) * 2018-12-24 2023-12-07 주식회사 엘엑스세미콘 소스 구동 회로
KR102592143B1 (ko) * 2019-02-22 2023-10-23 삼성전자주식회사 디스플레이 장치 및 그의 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747583B2 (ja) * 1987-06-04 1998-05-06 セイコーエプソン株式会社 液晶パネルの駆動回路及び液晶装置
JP2590456B2 (ja) * 1993-06-07 1997-03-12 日本電気株式会社 液晶表示装置
JPH07130193A (ja) * 1993-09-10 1995-05-19 Toshiba Corp バッファ回路及びこれを用いた液晶ディスプレイ装置
JPH08137443A (ja) * 1994-11-09 1996-05-31 Sharp Corp 画像表示装置
TW277129B (ja) * 1993-12-24 1996-06-01 Sharp Kk

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647095B1 (ko) * 1998-11-20 2006-11-17 후지쯔 가부시끼가이샤 실렉터 회로와, 그 실렉터 회로를 포함하는 반도체 장치 및 액정 표시 장치
KR100405647B1 (ko) * 2000-01-19 2003-11-14 샤프 가부시키가이샤 레벨 시프트 회로 및 화상 표시 장치
KR100438785B1 (ko) * 2002-02-23 2004-07-05 삼성전자주식회사 슬루 레이트 (slew rate)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법
US6970153B2 (en) 2002-02-23 2005-11-29 Samsung Electronics, Co., Ltd. Source driver circuit of thin film transistor liquid crystal display for reducing slew rate, and method thereof
JP2004185032A (ja) * 2004-02-05 2004-07-02 Oki Electric Ind Co Ltd 液晶表示器駆動回路
US7656419B2 (en) 2004-03-16 2010-02-02 Nec Electronics Corporation Drive circuit for display apparatus and display apparatus
US7812804B2 (en) 2004-03-16 2010-10-12 Nec Electronics Corporation Drive circuit for display apparatus and display apparatus
US7656378B2 (en) 2004-03-16 2010-02-02 Nec Electronics Corporation Drive circuit for display apparatus and display apparatus
US7800572B2 (en) 2004-10-25 2010-09-21 Nec Electronics Corporation Liquid crystal display for implmenting improved inversion driving technique
JP2006139071A (ja) * 2004-11-12 2006-06-01 Nec Electronics Corp 駆動回路及び表示装置
JP4744851B2 (ja) * 2004-11-12 2011-08-10 ルネサスエレクトロニクス株式会社 駆動回路及び表示装置
US7567244B2 (en) 2005-04-06 2009-07-28 Renesas Technology Corp. Semiconductor integrated circuit for driving a liquid crystal display
JP2006292807A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 液晶表示駆動用半導体集積回路
US7852303B2 (en) 2005-04-18 2010-12-14 Renesas Electronics Corporation Liquid crystal display and drive circuit thereof
US7852311B2 (en) 2005-04-18 2010-12-14 Renesas Electronics Corporation Liquid crystal display and drive circuit thereof
JP2006323341A (ja) * 2005-04-18 2006-11-30 Nec Electronics Corp 液晶表示装置及びその駆動回路
US7956854B2 (en) 2005-07-14 2011-06-07 Renesas Electronics Corporation Display apparatus, data line driver, and display panel driving method
JP2007047728A (ja) * 2005-07-14 2007-02-22 Nec Electronics Corp 表示装置、データ線ドライバ、及び表示パネルの駆動方法
JP2007114514A (ja) * 2005-10-20 2007-05-10 Hitachi Displays Ltd 表示装置
US8390557B2 (en) 2005-12-07 2013-03-05 Renesas Electronics Corporation Display panel driver for reducing heat generation within a data line driver circuit which drives the display panel driver by dot inversion
US8144137B2 (en) 2005-12-07 2012-03-27 Renesas Electronics Corporation Display panel driver for reducing heat generation therein
US8194023B2 (en) 2007-02-28 2012-06-05 Magnachip Semiconductor Ltd. Switch unit in a driving circuit of flat panel display and driving method thereof
KR100883030B1 (ko) * 2007-02-28 2009-02-09 매그나칩 반도체 유한회사 평판 디스플레이의 구동 회로 및 방법
JP2009109881A (ja) * 2007-10-31 2009-05-21 Rohm Co Ltd ソースドライバおよびそれを用いた液晶ディスプレイ装置
US8130217B2 (en) 2008-11-20 2012-03-06 Oki Semiconductor Co., Ltd. Display panel driving apparatus
US8605070B2 (en) 2008-11-20 2013-12-10 Oki Semiconductor Co., Ltd. Operational amplifier and display panel driving device
JP2010122602A (ja) * 2008-11-21 2010-06-03 Oki Semiconductor Co Ltd 表示パネルの駆動装置
US8310428B2 (en) 2008-11-21 2012-11-13 Oki Semiconductor Co., Ltd. Display panel driving voltage output circuit
US8633885B2 (en) 2008-11-21 2014-01-21 Oki Semiconductor Co., Ltd. Display panel driving apparatus
US8294653B2 (en) 2008-11-21 2012-10-23 Oki Semiconductor Co., Ltd. Display panel driving voltage output circuit
US8384643B2 (en) 2009-12-28 2013-02-26 Oki Semiconductor Co., Ltd. Drive circuit and display device
US8587507B2 (en) 2010-07-05 2013-11-19 Oki Semiconductor Co., Ltd. Driving circuit and display apparatus having operational amplifiers with parasitic diodes
US9202425B2 (en) 2010-07-05 2015-12-01 Lapis Semiconductor Co., Ltd. Device circuit and display apparatus having operational amplifiers with parasitic diodes
JP2012215805A (ja) * 2011-04-01 2012-11-08 Fitipower Integrated Technology Inc Lcdパネルのソースドライバ
WO2012137851A1 (ja) * 2011-04-08 2012-10-11 シャープ株式会社 表示装置
JP5770266B2 (ja) * 2011-04-08 2015-08-26 シャープ株式会社 表示装置
JP2012234181A (ja) * 2011-05-03 2012-11-29 Silicon Works Co Ltd 画像安定化のための液晶パネル駆動回路
WO2016084735A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 データ信号線駆動回路、それを備えた表示装置、およびその駆動方法

Also Published As

Publication number Publication date
TW432248B (en) 2001-05-01
US5973660A (en) 1999-10-26
KR19980018754A (ko) 1998-06-05
JP3056085B2 (ja) 2000-06-26
KR100237129B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
JP3056085B2 (ja) マトリクス型液晶表示装置の駆動回路
USRE40739E1 (en) Driving circuit of display device
US7812804B2 (en) Drive circuit for display apparatus and display apparatus
US7924257B2 (en) Display device, driver circuit therefor, and method of driving same
US5745092A (en) Liquid-Crystal display system and power supply method that supply different logic source voltages to signal and scan drivers
US6014122A (en) Liquid crystal driving circuit for driving a liquid crystal display panel
KR100569471B1 (ko) 디스플레이 제어 회로와 디스플레이 장치
US7330066B2 (en) Reference voltage generation circuit that generates gamma voltages for liquid crystal displays
US6331847B1 (en) Thin-film transistor liquid crystal display devices that generate gray level voltages having reduced offset margins
US20080246786A1 (en) Display Device
KR19980069503A (ko) 엘씨디 소스 드라이버
KR970071449A (ko) 액정표시장치의 구동방법
EP0631269A2 (en) Liquid crystal driving power supply circuit
CN114974154A (zh) 输出电路、数据驱动器及显示装置
US5521611A (en) Driving circuit for a display apparatus
JP2004317857A (ja) 駆動回路及び表示装置
JPH11184435A (ja) 出力回路
CN101339749A (zh) 显示装置的显示驱动器电路
KR20010095043A (ko) 차동 증폭 장치, 반도체 장치, 전원회로 및 이를 이용한전자기기
JP2006527390A (ja) アクティブマトリクスディスプレイ装置
CN114974155A (zh) 输出电路、数据驱动器及显示装置
US7023417B2 (en) Switching circuit for column display driver
JP3642343B2 (ja) 表示装置の駆動回路
JP2849034B2 (ja) 表示駆動装置
JP3283932B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080414

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees