JP2007047728A

JP2007047728A - 表示装置、データ線ドライバ、及び表示パネルの駆動方法

Info

Publication number: JP2007047728A
Application number: JP2005370309A
Authority: JP
Inventors: Yoshiharu Hashimoto; 義春橋本
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2005-07-14
Filing date: 2005-12-22
Publication date: 2007-02-22
Anticipated expiration: 2025-12-22
Also published as: JP4592582B2; US20070013573A1; US7956854B2

Abstract

【課題】電荷の回収及び／又は再利用の効率の向上を達成しながら、電荷の回収及び／又は再利用の対象のデータ線を選択する回路を簡便化する。
【解決手段】本発明による表示装置１は、データ線（７）を含む表示パネル（２）と、ｋビットの第１画素データに応答してデータ信号を生成し、生成した前記データ信号をデータ線（７）に供給する駆動回路（２１、２２）と、回収スイッチ（３３、３４）と、容量素子（５Ａ、５Ｂ）とを備えている。回収スイッチ（３３、３４）は、前記第１画素データの上位ｍビット（ｍ＜ｋ）に応答してデータ線（７）を容量素子（５Ａ、５Ｂ）に電気的に接続し、又はデータ線（７）を容量素子（５Ａ、５Ｂ）から電気的に切り離すように構成されている。
【選択図】図４

Description

本発明は、表示装置、データ線ドライバ、及び表示パネルの駆動方法に関しており、特に、表示パネルのデータ線に蓄積された電荷を回収して再利用することにより、表示装置の消費電力を低減させる技術に関する。

画素が行列に配置されたマトリックス型表示パネルは、最も典型的な表示装置の表示デバイスの一つである。ＬＣＤ（liquid crystal display）パネル、ＯＬＥＤ（organic light emitting diode）パネルは、このようなマトリックス型表示パネルの典型例である。マトリックス型表示パネルには、一般的には、画素の行を選択するための走査線と、画素の階調に応答したデータ信号が供給されるデータ線とが設けられる。画素は、走査線とデータ線とが交差する位置のそれぞれに配置される。

このような表示装置の消費電力の多くの部分を占めるのが、表示パネルのデータ線を駆動するために使用される電力である。これは、データ線の容量が、不可避的に大きいからである。データ線の長さは、表示パネルの大きさに伴って増大される必要がある。しかしながら、データ線の長さの増大は、データ線の容量の増大を招き、このためデータ線を駆動するために必要な電力を不所望に増大させる。

とりわけ、ＬＣＤパネルを使用する液晶表示装置では、データ線を駆動する電力の増大の問題は重要である。これは、一般的に、液晶表示装置では、画素の液晶材料が劣化するのを抑制するために、画素に印加されるデータ線の極性を反転する反転駆動方式が採用される、言い換えれば、画素が交流的に駆動されるからである。典型的には、行方向（走査線方向）及び列方向（データ線方向）のいずれについても、隣接する画素に供給されるデータ信号の極性が反転される。このような反転駆動方式は、ドット反転駆動方式とよばれる。しかしながら、データ信号の極性を反転するためには、データ線の電位を基準電位に対して反転する必要があり、これは、データ線を駆動する電力の増大をまねく。

データ線に蓄積された電荷を電荷蓄積容量に回収する技術は、消費電力を低減するために有効な技術の一つである。特表２００１−５１５２２５号公報（特許文献１）は、ドット反転駆動方式を採用する液晶表示装置において、データ線に蓄積された電荷を電荷回収容量に移動して電荷を回収する技術を開示している。図１は、この文献に開示されている液晶表示装置の構成を示す回路図である。データ線は、偶数列ドライバ１０４と奇数列ドライバ１０５によって駆動される。偶数列ドライバ１０４によって駆動されるデータ線は、偶数結合トランジスタ２１４を介して偶数リザーバライン２１６に接続され、奇数列ドライバ１０５によって駆動されるデータ線は、奇数結合トランジスタ２１５を介して奇数リザーバライン２１７に接続されている。当該液晶表示装置には、データ線から回収された電荷を蓄積するための正極性コンデンサ２２０と負極性コンデンサ２２１とが設けられている。偶数リザーバライン２１６、奇数リザーバライン２１７は、ストレートトランジスタ２３０及びクロストランジスタ２４０を介して、正極性コンデンサ２２０と負極性コンデンサ２２１のうちの所望の一方に接続可能である。更に、中和トランジスタ２３５が偶数リザーバライン２１６、奇数リザーバライン２１７の間に接続されている。中和トランジスタ２３５は、偶数リザーバライン２１６、奇数リザーバライン２１７を短絡するために使用される。符号１１０は、データ線が有する容量を表している。

図２は、公知のその液晶表示装置の動作を示すタイミングチャートであり、偶数列ドライバ１０４に接続されているデータ線と、奇数列ドライバ１０５に接続されているデータ線の電位の変化の一例を示している。データ線の極性は、極性信号ＰＯＬに応答して決定される。図２の例では、極性信号ＰＯＬがローレベルである第１水平期間において偶数列ドライバ１０４に接続されているデータ線が基準電位に対して正極性の電位に駆動され、奇数列ドライバ１０５に接続されているデータ線が負極性の電位に駆動される。

第１水平期間におけるデータ線の駆動が終了されるときに、データ線に蓄積されている電荷が正極性コンデンサ２２０と負極性コンデンサ２２１に回収される。具体的には、偶数結合トランジスタ２１４と奇数結合トランジスタ２１５がターンオンされ、偶数列ドライバ１０４に接続されているデータ線が偶数リザーバライン２１６に、奇数列ドライバ１０５に接続されているデータ線が奇数リザーバライン２１７に接続される。更に、ストレートトランジスタ２３０がターンオンされ、偶数リザーバライン２１６が正極性コンデンサ２２０に、奇数リザーバライン２１７が負極性コンデンサ２２１に接続される。これにより、偶数列ドライバ１０４に接続されているデータ線の電荷が正極性コンデンサ２２０に回収され、奇数列ドライバ１０５に接続されているデータ線の電荷が負極性コンデンサ２２１に回収される。電荷の回収の後、ストレートトランジスタ２３０がターンオフされ、偶数リザーバライン２１６と奇数リザーバライン２１７とが、正極性コンデンサ２２０及び負極性コンデンサ２２１から切り離される。

続いて、中和トランジスタ２３５がターンオンされ、偶数リザーバライン２１６と奇数リザーバライン２１７とが短絡される。これにより、データ線の電荷が中和される。

第２水平期間では、極性信号ＰＯＬの反転に応答して、データ線の極性が反転される；即ち、第２水平期間では、偶数列ドライバ１０４に接続されているデータ線が負極性の電位に駆動され、奇数列ドライバ１０５に接続されているデータ線が正極性の電位に駆動される。

データ線の駆動に先立ち、正極性コンデンサ２２０と負極性コンデンサ２２１に蓄積されている電荷が、データ線の駆動に再利用される。具体的には、ラッチ信号ＳＴＢの活性化に応答してクロストランジスタ２４０がターンオンされ、偶数リザーバライン２１６が負極性コンデンサ２２１に接続され、奇数リザーバライン２１７が正極性コンデンサ２２０に接続される。これにより、正極性コンデンサ２２０の電荷が奇数列ドライバ１０５に接続されているデータ線に、負極性コンデンサ２２１の電荷が偶数列ドライバ１０４に接続されているデータ線に移動される。即ち、正極性コンデンサ２２０に蓄積された電荷が奇数列ドライバ１０５に接続されているデータ線の駆動に再利用され、負極性コンデンサ２２１に蓄積された電荷が、偶数列ドライバ１０４に接続されているデータ線の駆動に再利用される。

このように、図１に図示されている液晶表示装置は、データ線に蓄積されている電荷をコンデンサに回収し、更に再利用することにより、消費電力を有効に低減することができる。

この文献には、更に、電荷蓄積を更に効率よく実行する、即ち、電荷の回収や再利用を効率よく実行するために、対応する画素データを利用して特定のデータ線を対応するリザーバライン（２１６、２１７）に接続するために偶数結合トランジスタ２１４、奇数結合トランジスタ２１５、及び中和信号をアサートするか否か、及びいつアサートすべきかを決定する決定回路を設ける技術を開示している（図６及び段落〔００６７〕参照）。更に、画素データに加えてコンデンサの電圧レベルを示す追加情報を利用して、電荷蓄積を更に効率よく実行する技術を開示している（図７及び段落〔００６８〕参照）。
特表２００１−５１５２２５号公報（図２Ａ、図６、図７参照）

しかしながら、上記の文献は、電荷の回収や再利用を更に効率よく実行するための決定回路の動作を抽象的にしか開示していない。上記文献は、決定回路がどのように画素データを処理するかを開示していないし、また、どのような場合に電荷の回収や再利用を行うかを詳細には開示していない。発明者の検討によれば、電荷の回収及び再利用の対象のデータ線を選択する動作の最適化は、回路の簡便化のために重要である。

したがって、本発明の課題は、電荷の回収及び／又は再利用の効率の向上を達成しながら、電荷の回収及び／又は再利用の対象のデータ線を選択する回路を簡便化するための技術を提供することにある。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

本発明による表示装置（１）は、データ線（７）を含む表示パネル（２）と、ｋビットの第１画素データに応答してデータ信号を生成し、生成した前記データ信号を前記データ線（７）に供給する駆動回路（２１、２２）と、スイッチ回路（３３、３４）と、容量素子（５Ａ、５Ｂ）とを備えている。スイッチ回路（３３、３４）は、前記第１画素データの上位ｍビット（ｍ＜ｋ）に応答してデータ線（７）を容量素子（５Ａ、５Ｂ）に電気的に接続し、又はデータ線（７）を容量素子（５Ａ、５Ｂ）から切り離すように構成されている。

このように構成された表示装置（１）では、電荷の回収／再利用の際に、第１画素データに応じて電荷の回収／再利用を効率的に行えるデータ線（７）のみを選択的に容量素子（５Ａ、５Ｂ）に接続し、容量素子（５Ａ、５Ｂ）への電荷の回収／再利用の効率を向上させることができる。加えて、第１画素データの上位ｍビットのみをデータ線（７）の選択に使用することにより、データ線（７）の選択のロジックが簡単化され、データ線（７）を選択する回路を簡便化することができる。

本発明によれば、電荷の回収及び／又は再利用の効率の向上を達成しながら、電荷の回収及び／又は再利用の対象のデータ線を選択する回路を簡便化することができる。

以下、添付図面を参照しながら、本発明の好適な実施形態が説明される。図面において、同一、類似、又は対応する構成要素は、同一、又は類似の符号によって参照されていることに留意されたい。

１．表示装置及びデータ線ドライバの構成
図３は、本発明の一実施形態に係る表示装置１の構成を示すブロック図である。本実施形態の表示装置１は、液晶ディスプレイであり、ＬＣＤパネル２と、データ線ドライバ３と、走査線ドライバ４と、一対の正極性電荷回収容量５Ａ、負極性電荷回収容量５Ｂを備えている。

ＬＣＤパネル２は、行方向に延設された走査線６と、列方向に延設されているデータ線７と、走査線６とデータ線７とが交差する位置に設けられた画素８とを備えている。各画素８は、ＴＦＴ（thin film transistor）９ａと画素電極９ｂとから構成されており、画素電極９ｂと、それに対向するコモン電極１０との間に液晶が満たされている。

データ線ドライバ３は、データ信号を生成してデータ線７を駆動する。詳細には、データ線ドライバ３は、各データ線７に対応する画素データを受け取り、受け取った画素データに応答してデータ信号を生成する。データ信号は、画素データの値に対応する信号レベル（電圧レベル又は電流レベル）を有するように生成される。本実施形態では、画素データは、ｋビットのデジタルデータである。データ線ドライバ３は、更に、データ線７に蓄積された電荷を回収して電荷回収容量５Ａ、５Ｂに電荷を移動し、更に、電荷回収容量５Ａ、５Ｂに蓄積された電荷を再利用してデータ線７に電荷を移動する機能を有している。

本実施形態では、データ線ドライバ３は、ドット反転駆動を行うように、即ち、データ線ドライバ３は、コモン電極１０の電圧を固定し、隣接するデータ線７に異なる極性のデータ信号を供給し、隣接する走査ラインごとにデータ信号の極性を反転し、さらに画素電極９ｂに供給される電圧（以降、画素電圧と参照される）はフレームごとに極性が反転して駆動するように構成されている。本実施形態では、基準電圧は、システムグランドＧＮＤ（以降、０（Ｖ）又は接地電位と参照される）とし、データ信号の極性は、接地電位を基準として正極、負極に定義されることに留意されたい。

走査線ドライバ４は、走査線６を１ラインずつ順次に選択し、選択された走査線６を活性化する。

電荷回収容量５Ａは、接地電位に対して正極性の電圧に駆動されたデータ線７から電荷を回収するために使用され、電荷回収容量５Ｂは、接地電位に対して負極性の電圧に駆動されたデータ線７から電荷を回収するために使用される。データ線ドライバ３は、電荷回収容量５Ａ、５Ｂへの電荷の回収、及び電荷回収容量５Ａ、５Ｂに蓄積された電荷の再利用を行うことができるように構成されている。

図４は、データ線ドライバ３の好適な構成を示すブロック図である。データ線ドライバ３は、データラッチ回路１１と、判別回路１２と、正極性Ｄ／Ａ変換回路２１と、負極性Ｄ／Ａ変換回路２２と、正極性階調電圧生成回路２３、負極性階調電圧生成回路２４と、正極性バッファ回路２５、負極性バッファ回路２６と、正極性レベルシフタ２７、負極性レベルシフタ２８と、正極性出力スイッチ３１、負極性出力スイッチ３２と、正極性回収スイッチ３３、負極性回収スイッチ３４と、正極性プリチャージスイッチ３５、負極性プリチャージスイッチ３６と、正極性電荷回収線３７、負極性電荷回収線３８と、基準電圧線３９と、極性切り替えスイッチ４１、４２と、データ線７に接続される奇数出力端子５１、偶数出力端子５２、正極性ノードＰ、負極性ノードＮを備えている。その他の回路として図示しないが、データ線駆動に必要な電圧や、液晶コモン電極に供給する電源回路、各回路を制御する制御回路などを備える。以降の説明において、「正極性」と「負極性」という用語を略して記載することがある。例えば、正極性Ｄ／Ａ変換回路２１の出力には正極性バッファ回路２５を接続し、負極性Ｄ／Ａ変換回路２２の出力には負極性バッファ回路２６を接続するという記述を、Ｄ／Ａ変換回路２１、２２の出力には、それぞれ、バッファ回路２５、２６を接続すると略して記述することにする。

データラッチ回路１１は、画素８の階調、即ち、画素８が駆動されるべき電圧レベルを示す画素データをラッチする回路である。また、データラッチ回路１１は、データ線７にそれぞれに対応付けられており、対応するデータ線７に対応する画素データをラッチする。データラッチ回路１１は、ラッチ信号ＳＴＢに応答して動作するように構成されており、ラッチ信号ＳＴＢが活性化されると画素データをラッチする。

判別回路１２は、画素データの上位ｍビットの値、及びＣ／Ｄ（charge／discharge）信号に応答して回収スイッチ３３、３４を制御し、所望のデータ線７を電荷回収容量５Ａ、５Ｂに電気的に接続し、又は電荷回収容量５Ａ、５Ｂから切り離す；図４には、ｍが１である場合の構成、即ち、判別回路１２が画素データの最上位ビットに応答してデータ線７を電荷回収容量５Ａ、５Ｂに電気的に接続する構成が図示されている。Ｃ／Ｄ信号とは、データ線７上の電荷の回収及び回収された電荷の再利用を許可するための信号であり、データ線７上の電荷の回収及び、回収された電荷の再利用は、Ｃ／Ｄ信号が活性化されたときにのみ行われる。

より具体的には、Ｃ／Ｄ信号が活性化されていない場合、判別回路１２は、画素データに無関係に、対応する回収スイッチ３３、３４をオフにする。一方、Ｃ／Ｄ信号が活性化されている場合、判別回路１２は、対応する画素データの上位ｍビットの値に基づいて、対応するデータ線７を電荷回収容量５Ａ、５Ｂに電気的に接続するか否か、即ち、回収スイッチ３３、３４をオンするか否かを決定する。

判別回路１２は、回収スイッチ３３、３４のオンオフの決定を下記の２つの場面で行う。１つは、データ線７の駆動の後にデータ線７から電荷を回収する場合である。データ線７が駆動された後、画素データの値から、駆動電圧の大きさが大きいデータ線７が選択される。選択されたデータ線７に接続されている回収スイッチ３３、３４がターンオンされ、選択されたデータ線７上の電荷が電荷回収容量５Ａ、５Ｂに回収される。もう１つは、電荷回収容量５Ａ、５Ｂに蓄積された電荷をデータ線７の駆動に再利用する場合である。データ線７の駆動の前に、画素データの値から、駆動されるべき駆動電圧が大きいデータ線７が選択される。選択されたデータ線７に接続されている回収スイッチ３３、３４がターンオンされ、電荷回収容量５Ａ、５Ｂに蓄積された電荷が、選択されたデータ線７の駆動に再利用される。

レベルシフタ２７、２８は、データラッチ回路１１と判別回路１２が出力する出力信号のレベル変換を行う。レベルシフタ２７、２８により、データラッチ回路１１と判別回路１２からの出力と、Ｄ／Ａ変換回路２１、２２及び回収スイッチ３３、３４の入力との間で信号レベルが整合される。正極性レベルシフタ２７は、例えば、０Ｖ〜２．８Ｖの電圧レベルを０Ｖ〜５Ｖの電圧レベルに変換する。負極性レベルシフタ２８は、例えば、０Ｖ〜２．８Ｖの電圧レベルを−５Ｖ〜０Ｖの電圧レベルに変換する。図示しないが、プリチャージスイッチ３５、３６、極性切り替えスイッチ４１、４２などは、制御回路からレベルシフタを介した制御信号に応答して制御される。

階調電圧生成回路２３、２４は、それぞれ、互いに電圧レベルが異なる２^ｋ本の階調電圧を生成してＤ／Ａ変換回路２１、２２に供給する。

Ｄ／Ａ変換回路２１、２２は、階調電圧生成回路２３、２４から受け取った２^ｋ本の階調電圧のうちから、画素データの値に対応する階調電圧を選択し、選択した階調電圧を出力する。

バッファ回路２５、２６は、Ｄ／Ａ変換回路２１、２２の出力とデータ線７の間のインピーダンスマッチングを行う。バッファ回路２５、２６は、例えばボルテージフォロアで構成され、Ｄ／Ａ変換回路２１、２２から供給された階調電圧と同一の電圧レベルを有するデータ信号を生成してデータ線７に供給する。ＬＣＤパネル２の画素数が小さい時は、バッファ回路がなくても、Ｄ／Ａ変換回路で直接データ線を駆動してもよい。

出力スイッチ３１、３２は、バッファ回路２５、２６とノードＰ、Ｎとの間に設けられ、駆動準備期間（グランドプリチャージ期間）、回収期間、再利用期間には、ターンオフして、バッファ回路２５、２６からの出力を遮断する。

正極駆動回路である正極性Ｄ／Ａ変換回路２１、正極性階調電圧生成回路２３、正極性バッファ回路２５、及び正極性出力スイッチ３１は、正極性のデータ信号を生成する回路群である。これら正極駆動回路は、０（Ｖ）以上ＶＰＨ以下の電圧範囲で動作する。電圧ＶＰＨは、例えば、５（Ｖ）である。正極性階調電圧生成回路２３は、互いに電圧レベルが異なる２^ｋ本の正の極性の階調電圧を生成して正極性Ｄ／Ａ変換回路２１に供給する。正極性階調電圧生成回路２３によって生成される階調電圧は０（Ｖ）以上ＶＰＨ以下である。正極性Ｄ／Ａ変換回路２１は、正極性階調電圧生成回路２３から受け取った２^ｋ本の階調電圧のうちからデータラッチ回路１１から正極性レベルシフタ２７を介して受け取った画素データに対応する階調電圧を選択し、選択した階調電圧を正極性バッファ回路２５に供給する。正極性バッファ回路２５は、正極性Ｄ／Ａ変換回路２１とデータ線７との間でインピーダンスマッチングを行うための回路であり、例えば、ボルテージフォロアで構成される。正極性バッファ回路２５は、正極性Ｄ／Ａ変換回路２１から供給された階調電圧と同一の電圧レベルを有するデータ信号を正極性ノードＰに出力する。正極性出力スイッチ３１は、正極性バッファ回路２５の出力と正極性ノードＰとの間に設けられており、正極性バッファ回路２５の出力を正極性ノードＰに電気的に接続し、又は切り離す。

一方、負極駆動回路である負極性Ｄ／Ａ変換回路２２、負極性階調電圧生成回路２４、負極性バッファ回路２６、負極性出力スイッチ３２は、負極性のデータ信号を生成する回路群である。これら負極駆動回路は、ＶＮＬ以上０（Ｖ）以下の電圧範囲で動作する。電圧ＶＮＬは、例えば、−５（Ｖ）である。負極性階調電圧生成回路２４は、互いに電圧レベルが異なる２^ｋ本の負の極性の階調電圧を生成して負極性Ｄ／Ａ変換回路２２に供給する。負極性階調電圧生成回路２４によって生成される階調電圧は、ＶＮＬ以上０（Ｖ）以下である。負極性Ｄ／Ａ変換回路２２は、負極性階調電圧生成回路２４から受け取った２^ｋ本の階調電圧のうちからデータラッチ回路１１から負極性レベルシフタ２７を介して受け取った画素データに対応する階調電圧を選択し、選択した階調電圧を負極性バッファ回路２６に供給する。負極性バッファ回路２６は、正極性バッファ回路２５と同様にインピーダンスマッチングを行うための回路であり、負極性Ｄ／Ａ変換回路２２から供給された階調電圧と同一の電圧レベルを有するデータ信号を負極性ノードＮに出力する。負極性出力スイッチ３２は、負極性バッファ回路２６の出力と負極性ノードＮとの間に設けられており、負極性バッファ回路２６の出力を負極性ノードＮに電気的に接続し、又は切り離す。

極性切り替えスイッチ４１、４２は、極性信号ＰＯＬから数クロック周期遅れた信号に応答して、ノードＰ、Ｎの一方を奇数出力端子５１に、他方を偶数出力端子５２に接続する機能を有している。奇数出力端子５１及び偶数出力端子５２から、それぞれ正極性、負極性のデータ信号が出力される場合には、極性切り替えスイッチ４１により、奇数出力端子５１が正極性ノードＰに接続され、偶数出力端子５２が負極性ノードＮに接続される。一方、奇数出力端子５１及び偶数出力端子５２から、それぞれ負極性、正極性のデータ信号が出力される場合には、極性切り替えスイッチ４２により、奇数出力端子５１が負極性ノードＮに接続され、偶数出力端子５２が正極性ノードＰに接続される。極性切り替えスイッチ４１、４２の動作電圧範囲は、ＶＮＬ以下の電圧からＶＰＨ以上の電圧で、例えば、ＶＮＬ＝−５ＶからＶＰＨ＝５Ｖの電圧範囲でもよいし、ＶＧＯＦＦ＝−１０ＶからＶＧＯＮ＝１０Ｖの電圧範囲であってもよい。ＶＧＯＮは走査線６の活性電圧、ＶＧＯＦＦは非活性電圧である。

回収スイッチ３３、３４、プリチャージスイッチ３５、３６、及び電荷回収線３７、３８、基準電圧線３９は、電荷回収容量５Ａ、５Ｂを使用した電荷の回収／再利用を行うための回路群である。正極性回収スイッチ３３は、正極性電荷回収線３７と正極性ノードＰとの間に設けられ、負極性回収スイッチ３４は、負極性電荷回収線３８と負極性ノードＮとの間に設けられる。正極性電荷回収線３７は、正極性電荷回収容量５Ａの一端に接続され、負極性電荷回収線３８は、負極性電荷回収容量５Ｂの一端に接続されている。基準電圧線３９は、０（Ｖ）の電位（接地電位）を有する信号線であり、電荷回収容量５Ａ、５Ｂの他端に接続されている。正極性プリチャージスイッチ３５は、基準電圧線３９と正極性ノードＰとの間に設けられ、負極性プリチャージスイッチ３６は、基準電圧線３９と負極性ノードＮとの間に設けられる。プリチャージスイッチ３５、３６は、ノードＰ、Ｎを接地電位にプリチャージするためのスイッチである。正極性回収スイッチ３３、正極性プリチャージスイッチ３５は、０（Ｖ）以上ＶＰＨ以下の電圧範囲で動作し、負極性回収スイッチ３４、負極性プリチャージスイッチ３６は、ＶＮＬ以上０（Ｖ）以下の電圧範囲で動作する。後述されるように、正極性プリチャージスイッチ３５は、正極性ノードＰに０（Ｖ）よりも低い電圧が印加されないようにするためのものであり、負極性プリチャージスイッチ３６は、負極性ノードＮに０（Ｖ）よりも高い電圧が印加されないようにするためのものである。正極性プリチャージスイッチ３５、及び負極性プリチャージスイッチ３６は、ＭＯＳトランジスタなどで構成するアナログスイッチ以外に、ダイオード素子であってもよい。

このうち、データラッチ回路１１と判別回路１２は低電圧素子で形成され、極性切り替えスイッチ４１、４２は高電圧素子で形成され、それ以外は中電圧素子で形成される。素子の耐圧は、低電圧素子＜中電圧素子＜高電圧素子の順に高くなり、例えば、低電圧素子は３Ｖ、中電圧素子は６Ｖ、高電圧素子は１２Ｖである。また、素子がＭＯＳトランジスタの場合、ＭＯＳトランジスタのゲート酸化膜Ｔｏｘの厚さは、Ｔｏｘ（低電圧）＜Ｔｏｘ（中電圧）＜Ｔｏｘ（高電圧）の順に厚くなる。さらに、最小のゲート長Ｌは、Ｌ（低電圧）＜Ｌ（中電圧）＜Ｌ（高電圧）の順に長くなる。そのため、高電圧素子では、低電圧素子、中電圧素子に比べ回路面積が大きくなる。そのため、できるだけ高電圧素子を使用しない回路構成にするのが好ましい。本実施形態の回路構成によれば、回路面積の大きなウエイトを占めるＤ／Ａ変換回路、バッファ回路の回路面積を縮小することでデータ線ドライバ３を小型化することができる。

また、データ線駆動回路３には、コモン電源回路２０が設けられている。画素に印加された電圧はＴＦＴがオフする時にＴＦＴのフィードスルーによりオフセット電圧を生じるため、コモン電極１０には、ｎ型ＴＦＴでは−２〜−０．１Ｖ程度、ｐ型ＴＦＴでは０．１〜２Ｖ程度の固定された電圧をコモン電源回路２０から供給する。コモン電極１０の電位Ｖ_ＣＯＭは、ＬＣＤパネルごとに調整されるので、階調電圧生成回路２３、２４を内蔵するデータ線ドライバ３に、コモン電源回路２０を内蔵すると調整時の利便性が向上する。

基準電圧を接地電圧にすることで、ＶＰＨ電圧、ＶＮＬ電圧を生成する複数のスイッチと容量で構成するチャージポンプ方式のＤＣ−ＤＣコンバータの昇圧回数を低減することができる。例えば、データ線ドライバ３には、ＶＤＣ電圧（２．８Ｖ）が供給され、ＶＰＨ電圧は５Ｖ、ＶＮＬ電圧は−５Ｖ、コモン電圧は−１Ｖだとする。まず、ＶＰＨ電圧を生成するには、データ線ドライバ３の電源回路のＤＣ−ＤＣコンバータでＶＤＣ電圧（２．８Ｖ）を２倍のＶＤＣ電圧（５．６Ｖ）に昇圧し、この２倍のＶＤＣ電圧（５．６Ｖ）からＶＰＨ電圧（５Ｖ）を生成する。次に、ＶＮＬ電圧（−５Ｖ）も同様に、−２倍のＶＤＣ電圧（−５．６Ｖ）からＶＮＬ電圧（−５Ｖ）を生成する。しかし、コモン電圧を０Ｖにすると、ＶＰＨ電圧は６Ｖ、ＶＮＬ電圧は−４Ｖにシフトされるので、ＶＰＨ電圧（６Ｖ）を生成するには、ＶＤＣ電圧（２．８Ｖ）を３倍のＶＤＣ電圧（８．４Ｖ）に昇圧して６Ｖの電圧を生成する必要があり、昇圧回数が２回に増える。チャージポンプ方式のＤＣ−ＤＣコンバータの１回の昇圧の効率は約８０％であり、２回の昇圧だと効率が約６４％まで低下する。よって、基準電圧をシステムグランドにすることでＤＣ−ＤＣコンバータの効率を向上することができる。さらに、正極駆動回路であるＤ／Ａ変換回路２１及びバッファ２５は中電圧素子（耐圧６Ｖ）で形成することができないため、回路面積が大きくなる。

２．データ線ドライバの動作
本実施形態のデータ線ドライバ３は、各判別回路１２が、対応するデータ線７を画素データの上位ｍビット（ｍ＜ｋ）とＣ／Ｄ信号に応答して電荷回収容量５Ａ、５Ｂに電気的に接続し、又は切り離すように構成されている。具体的には、電荷の回収の際には、接地電位に対する相対的な電位差が大きいデータ線７のみが選択的に電荷回収容量５Ａ、５Ｂに接続される。

このような動作の利点は、主として３つある。１つ目の利点は、電荷の回収の際に、画素データに応じて選択されたデータ線７のみを電荷回収容量５Ａ、５Ｂに接続することにより、電荷回収容量５Ａ、５Ｂへの電荷の回収を効率的に行うことができることである。電荷回収容量５Ａ、５Ｂの電圧よりも接地電位に対して相対的に低い電圧レベルのデータ線７が電荷回収容量５Ａ、５Ｂに接続されると、むしろ電荷回収容量５Ａ、５Ｂから電荷が放出してしまい、電荷の回収効率が低下してしまう。本実施形態の表示装置１では、相対的に低い電圧レベルに駆動されたデータ線７を電荷の回収の対象から外すことができる。これは、電荷回収容量５Ａ、５Ｂに電荷を効率的に回収することを可能にする。

２つ目の利点は、電荷の再利用の際に、画素データに応じて選択されたデータ線７のみを電荷回収容量５Ａ、５Ｂに接続することにより、電荷回収容量５Ａ、５Ｂに蓄積された電荷を効率的に再利用できることである。電荷回収容量５の電圧よりも接地電位に対して相対的に低い電圧レベルに駆動されるべきデータ線７に移動された電荷は、当該データ線７の駆動の際に最終的に捨てられ、有効に利用されない。本実施形態の表示装置１では、画素データに応じて選択されたデータ線７のみを電荷回収容量５Ａ、５Ｂに接続することにより、相対的に低い電圧レベルに駆動されるデータ線７を電荷の再利用の対象から外すことができる。これは、電荷回収容量５Ａ、５Ｂに蓄積された電荷を有効に再利用することを可能にする。

３つ目の利点は、判別回路１２が、画素データの全ビットではなく（下位（ｋ−ｍ）ビットを無視して）画素データの上位ｍビット（ｍ＜ｋ）に応答して動作することにより、判別回路１２の回路構成を簡単化できることである。画素データの下位ビットは、電荷の回収／再利用の動作において、データ信号の信号レベルに対する影響が小さく、適切なデータ線７の選択には有効ではなく、画素データの下位（ｋ−ｍ）ビットを無視することは、むしろ判別回路１２の回路構成の簡単化のために有効である。判別回路１２の回路構成の簡単化のためには、上記のｍが、ｋ／２以下であることが好適である。たとえば、画素データが６ビットであれば、判別回路１２が画素データの最上位ビット、上位２ビット、又は上位３ビットに応答して電荷の回収及び再利用の対象のデータ線７を選択することが好適である。

判別回路１２の回路構成の簡単化という観点では、ｍが１である、即ち、判別回路１２が画素データの最上位ビットにのみ応答して動作することが最も好適である。ｍが１である場合、判別回路１２は、最も簡便には、画素データの最上位ビットとＣ／Ｄ信号とが入力される２入力ＡＮＤゲートやＮＡＮＤゲートなどの論理ゲートで構成され得る。この場合、２入力論理ゲートの出力信号が、レベルシフト２７、２８を介して回収スイッチ３３、３４をオンオフする制御信号として使用される。

ドット反転駆動に対応するために、本実施形態では、電荷回収容量５Ａ、５Ｂが別々に使用される。より具体的には、電荷の回収が行われる場合には、正極性電荷回収容量５Ａに接続されるデータ線７が電荷の回収の直前に正極性のデータ信号で駆動されたデータ線７のうちから選択され、負極性電荷回収容量５Ｂに接続されるデータ線７が負極性のデータ信号で駆動されたデータ線７のうちから選択される。同様に、電荷の再利用が行われる場合、正極性電荷回収容量５Ａに接続されるデータ線７が正極性のデータ信号で駆動されるべきデータ線７のうちから選択され、負極性電荷回収容量５Ｂに接続されるデータ線７が負極性のデータ信号で駆動されるべきデータ線７のうちから選択される。

加えて、データ線７の極性が切り替えられる前に、プリチャージスイッチ３５、３６がターンオンされてデータ線７がプリチャージされる。データ線７のプリチャージは、正極性ノードＰに０（Ｖ）よりも低い電圧が印加されることを防ぎ、更に、負極性ノードＮに０（Ｖ）よりも高い電圧が印加されることを有効に防ぐ。これは、ノードＰ、Ｎに接続される出力スイッチ３１、３２、回収スイッチ３３、３４、及びプリチャージスイッチ３５、３６や、バッファ回路２５、２６、Ｄ／Ａ変換回路２１、２２を構成するトランジスタに要求される耐圧を低くすることができる点で好適である。

以下では、第ｎ水平期間と第（ｎ＋１）水平期間のデータ線ドライバ３の動作の例を具体的に説明する。以下の説明では、第（ｎ＋１）水平期間においては奇数出力端子５１に接続されているデータ線７（以下、「データ線７_１」と記載する。）が負極性の電圧に駆動され、偶数出力端子５２に接続されているデータ線７（以下、「データ線７_２」と記載する。）が正極性の電圧に駆動される。

更に、画素データは６ビットであり、ｍが１であると仮定される。加えて、ＬＣＤパネル２が画素８に電圧が印加されていないときに白表示するノーマリホワイトのＬＣＤパネルであると仮定される。画素データの最上位ビットが「０」の場合に画素８が黒表示し、「１」の場合に画素８が白表示すると定義される。画素データが「００００００」である場合に、画素８に供給されるデータ信号の接地電位に対する相対的な電圧が最も大きくなり、画素データが「１１１１１１」である場合に、画素８に供給されるデータ信号の接地電位に対する相対的な電圧が最も小さくなる。

本実施形態では、画素８が黒表示する場合に対応するデータ線７から電荷が回収され、画素８が白表示する場合には、対応するデータ線７からは電荷が回収されないことに留意されたい。言い換えれば、画素データの最上位ビットが「０」である場合に、対応するデータ線７から電荷が回収され、最上位ビットが「１」である場合には対応するデータ線７からの電荷の回収は行われない。

図５は、第ｎ水平期間及び第（ｎ＋１）水平期間におけるラッチ信号ＳＴＢ、Ｃ／Ｄ信号、及びデータ線７の電圧の波形の例を示すタイミングチャートである；ここで、第ｎ水平期間とは、第ｎ走査ラインの画素８が駆動される水平期間（又は、走査期間）のことである。

各水平期間は、その先頭にある駆動準備期間と、その後に順次に続く再利用期間、駆動期間及び回収期間で構成される。ここで、走査線６が活性化されている期間は、少なくとも各水平期間の回収期間を除く期間で、Ｃ／Ｄ信号が活性化して電荷の回収動作する前に走査線６が非活性状態になり画素８のＴＦＴがターンオフされるので、回収の動作が画質に影響することはない。

図５に示されているように、駆動準備期間では、まず、ラッチ信号ＳＴＢが活性化され、極性信号ＰＯＬが反転され、更に、Ｃ／Ｄ信号が非活性化される。ラッチ信号ＳＴＢの活性化に応答して、データラッチ回路１１に画素データがラッチされる。図５の第（ｎ＋１）水平期間の駆動準備期間は、第ｎ水平期間の再利用期間、駆動期間及び回収期間と同じく、極性切り替えスイッチ４１がオンされ、極性切り替えスイッチ４２がオフされている。

加えて、図６Ａに示されているように、出力スイッチ３１、３２がオフされている一方で、プリチャージスイッチ３５、３６がターンオンされ、これにより、データ線７が接地電位にプリチャージされる。本実施形態では、極性信号ＰＯＬが反転されてから数クロック周期遅れて極性切り替え行う。そうすることにより、ノードＰに、０（Ｖ）よりも低い電圧が印加されることを防ぎ、又、ノードＮに０（Ｖ）よりも高い電圧が印加されることを防ぐことで、出力スイッチ３１、３２、回収スイッチ３３、３４、プリチャージスイッチ３５、３６も、バッファ２５、２６と同じ中電圧素子で形成することができる。

図５に戻り、駆動準備期間に続く再利用期間では、極性信号ＰＯＬの反転から数クロック周期遅れて極性切り替えスイッチ４１、４２が切り替えられる。また、Ｃ／Ｄ信号が活性化され、電荷回収容量５Ａ、５Ｂに蓄積された電荷が、データ線７の駆動に再利用される。既述のように電荷回収容量５Ａ、５Ｂから電荷が移動されるデータ線７は、画素データの上位ｍビット（本実施形態では、最上位ビット）に応答して選択され、選択されたデータ線７にのみ電荷が移動される。図５には、データ線７_１に対しては電荷の再利用が行われておらず、データ線７_２に対して電荷の再利用が行われている場合のデータ線７_１、７_２の電圧レベルが図示されている。

より具体的には、図６Ｂに示されているように、第（ｎ＋１）水平期間において負極性の電圧に駆動されるデータ線７_１については、データラッチ回路１１にラッチされた画素データの最上位ビットが”１”であるので対応する回収スイッチ３４はターンオンされず、電荷回収容量５Ｂから当該データ線７_１への電荷の移動は行われない。

反対に、第（ｎ＋１）水平期間において正極性の電圧に駆動されるデータ線７_２については、データラッチ回路１１にラッチされた画素データの最上位ビットが”０”であるので対応する正極性回収スイッチ３３がターンオンされ、該当するデータ線７_２が極性切り替えスイッチ４２、及び正極性回収スイッチ３３を介して正極性電荷回収容量５Ａに接続される。これにより、正極性電荷回収容量５Ａから当該データ線７_２に電荷が移動される。

再利用期間に続く駆動期間では、図５に示されているように、データラッチ回路１１にラッチされた画素データに応答してデータ線７が駆動される。具体的には、図６Ｃに示されているように、Ｃ／Ｄ信号の非活性化に応答して回収スイッチ３３、３４がターンオフされ、出力スイッチ３１、３２がターンオンされる。極性切り替えスイッチ４１がオフ、極性切り替えスイッチ４２がオンであるから、正極性のデータ信号を出力する正極性バッファ回路２５はデータ線７_２に、負極性のデータ信号を出力する負極性バッファ回路２６はデータ線７_１に接続される。これにより、データ線７_１が負極性の電圧に、データ線７_２が正極性の電圧に駆動される。

図５に戻り、駆動期間に続く回収期間では、Ｃ／Ｄ信号が活性化され、データ線７から電荷回収容量５Ａ、５Ｂに電荷が回収される。既述のように電荷が回収されるデータ線７は、画素データの上位ｍビット（本実施形態では、最上位ビット）に応答して選択され、選択されたデータ線７から、電荷回収容量５Ａ、５Ｂに電荷が回収される。図５には、データ線７_１からの電荷の回収が行われておらず、データ線７_２からの電荷の回収が行われている場合のデータ線７_１、７_２の電圧レベルが図示されている。

より具体的には、図６Ｄに示されているように、第（ｎ＋１）水平期間において負極性の電圧に駆動されたデータ線７_１については、データラッチ回路１１にラッチされた画素データの最上位ビットが”１”であるので対応する回収スイッチ３４はターンオンされず、当該データ線７_１から負極性電荷回収容量５Ｂに電荷は回収されない。

反対に、第（ｎ＋１）水平期間において正極性の電圧に駆動されるデータ線７_２については、データラッチ回路１１にラッチされた画素データの最上位ビットが”０”であるので対応する正極性回収スイッチ３３がターンオンされ、該当するデータ線７_２が極性切り替えスイッチ４２、及び正極性回収スイッチ３３を介して正極性電荷回収容量５Ａに接続される。これにより、当該データ線７_２から正極性電荷回収容量５Ａに電荷が回収される。

説明が前後するが、第（ｎ＋１）水平期間の前の水平期間である第ｎ水平期間では、データ線７_１が正極性の電圧に、データ線７_２が負極性の電圧に駆動される。再利用期間では、画素データの最上位ビットに応じて選択されたデータ線７_１が正極性電荷回収容量５Ａに接続され、画素データの最上位ビットに応じて選択されたデータ線７_２が負極性電荷回収容量５Ｂに接続される。これにより、所望のデータ線７_１、７_２のみに対して電荷の再利用が行われる。回収期間では、画素データの最上位ビットに応じて選択されたデータ線７_１が正極性電荷回収容量５Ａに接続され、画素データの最上位ビットに応じて選択されたデータ線７_２が負極性電荷回収容量５Ｂに接続される。これにより、所望のデータ線７_１、７_２のみから電荷が回収される。

図８は、全ての画素が黒表示である場合（即ち、全ての画素データが「００００００」である場合）の正極性電荷回収容量５Ａの電圧の変化を示すグラフである；横軸は、データ線が駆動される回数を表している。曲線ａは、データ線７全体の寄生容量の容量値と正極性電荷回収容量５Ａの容量値との比が１：１０であるときの正極性電荷回収容量５Ａの電圧、曲線ｂは、比が１：１００であるときの正極性電荷回収容量５Ａの電圧を示している。

曲線ｂの左端部に顕著に示されているように、正極性電荷回収容量５Ａの電圧は、電荷の回収によって上昇し、電荷に再利用によって低下する。電荷の回収時に正極性電荷回収容量５Ａの電圧が上昇するのは、正極性電荷回収容量５Ａの電圧よりも高い電圧レベルのデータ線７のみから電荷を回収するからである；図１に図示されている従来技術に係る表示装置では、電荷の回収時に正極性コンデンサ２２０の電圧が低下することがある。

図８に示されているように、正極性のデータ信号の最高の電圧レベルがＶａ（＞０）である場合、正極性電荷回収容量５Ａの電圧は、定常状態では約Ｖａ／２になる。同様に、負極性のデータ信号の最低の電圧レベルがＶｂ（＜０）である場合、負極性電荷回収容量５Ｂの電圧は、定常状態では約Ｖｂ／２になる。

図９から理解されるように、画素データの最上位ビットの値は、概ね、データ線７の電圧レベルがＶｂ／２からＶａ／２までの範囲にあるか否かに対応している。従って、画素データの最上位ビットに応答して電荷の回収／再利用の対象のデータ線７を選択すれば、概ね、正極性電荷回収容量５Ａの電圧よりも高い電圧レベルのデータ線７、及び負極性電荷回収容量５Ｂの電圧よりも低い電圧レベルのデータ線７のみについて電荷の回収／再利用を行うことになる。これは、画素データの最上位ビットを利用することにより、実用上充分な確度を持って電荷の回収／再利用に適したデータ線７を選択することができることを意味している。

３．補足
電荷の回収の効率を一層に向上させるためには、電荷回収容量５Ａ、５Ｂの電圧よりも相対的に高い電圧レベルを有するデータ線７のみから電荷を回収することが好適である。同様に、電荷の再利用の効率を向上させるためには、電荷回収容量５Ａ、５Ｂの電圧よりも相対的に高い電圧レベルに駆動されるデータ線７のみに電荷回収容量５Ａ、５Ｂに蓄積された電荷を移動させることが好適である。

電荷回収容量５Ａ、５Ｂの電圧に応答して電荷の回収／再利用の対象のデータ線７を選択する技術は電荷の回収及び再利用の効率を向上するために有効である。図７は、このような技術に対応するデータ線ドライバ３の構成を示すブロック図である。正極性のデータ信号の生成に関与する判別回路１２Ａと正極性電荷回収容量５Ａの間に正極性Ａ／Ｄ変換回路１９Ａが設けられ、負極性のデータ信号の生成に関与する判別回路１２Ｂと負極性電荷回収容量５Ｂの間に負極性Ａ／Ｄ変換回路１９Ｂが設けられている。判別回路１２Ａは、正極性Ａ／Ｄ変換回路１９Ａの出力と画素データの上位ｍビットとを比較し、その比較結果に応答して対応する正極性回収スイッチ３３をオンオフする。同様に、判別回路１２Ｂは、負極性Ａ／Ｄ変換回路１９Ｂの出力と画素データの上位ｍビットとを比較し、その比較結果に応答して対応する負極性回収スイッチ３４をターンオン又はターンオフする。

このような構成によれば、正極性の電圧レベルに駆動されるデータ線７について、電荷の回収前の正極性電荷回収容量５Ａの電圧ＶＣよりも電圧レベルが高いデータ線７のみから電荷が回収され、そうでないデータ線７からの電荷の回収は行われない。電荷の再利用のときにも同様に、電荷の再利用の前の正極性電荷回収容量５Ａの電圧ＶＤよりも高い電圧レベルに駆動されるデータ線７に電荷が移動され、そうでないデータ線７への電荷の移動は行われない。同様に、負極性の電圧レベルに駆動されるデータ線７について、電荷の回収前の負極性電荷回収容量５Ｂの電圧ＶＣ’よりも電圧レベルが低いデータ線７のみから電荷が回収され、そうでないデータ線７からの電荷の回収は行われない。電荷の再利用のときにも同様に、電荷の再利用の前の負極性電荷回収容量５Ｂの電圧ＶＤ’よりも低い電圧レベルに駆動されるデータ線７に電荷が移動され、そうでないデータ線７への電荷の移動は行われない。かかる動作は、電荷の回収及び再利用の効率を有効に向上させる。

一層に電荷の回収／再利用の効率を向上させるためには、電荷の回収後と電荷の再利用後で、電荷回収容量５Ａ、５Ｂの電圧が変化するという現象を考慮する必要がある。図８から理解されるように、電荷の回収後と電荷の再利用後の間の電荷回収容量５Ａ、５Ｂの電圧の変化は、データ線７全体の寄生容量の容量値に対する電荷回収容量５Ａの容量値の比が小さいときに特に顕著である。

このような電荷回収容量５Ａ、５Ｂの電圧の変化に対応して電荷の回収／再利用の効率を向上させるためには、図１０に示されているように、電荷が回収されるデータ線７を選択するための電圧の閾値（回収ライン）と、電荷が再利用されるデータ線７を選択するための電圧の閾値（再利用ライン）とを相違させればよい。具体的には、正極性の電圧レベルに駆動されるデータ線７については、回収ラインが再利用ラインよりも高いことが好ましく、負極性の電圧レベルに駆動されるデータ線７については、再利用ラインが回収ラインよりも低いことが好ましい。

このような動作を実現する最も簡便な方法の１つは、画素データの上位ｍビットに応答して電荷を回収するデータ線７を選択する一方、上位ｎビット（ｎ＞ｍ）に応答して電荷の再利用の対象のデータ線７を選択することである。例えば、正極性のデータ信号について「１１１１１１」が０（Ｖ）に、「００００００」が最大の電圧レベルに対応付けられている場合には、判別回路１２は、画素データの上位２ビットがいずれも「１」である場合には対応するデータ線７の電荷を回収せず、画素データの上位３ビットが「１」である場合に対応するデータ線７を電荷の再利用を行わないように構成される。これにより、回収ラインを再利用ラインよりも高く設定し、より効率的な電荷の回収／再利用を行うことができる。

上述された動作では、各水平期間において電荷の回収、データ線の駆動、及び電荷の再利用が行われているが、各水平期間において電荷の回収、データ線の駆動、及び電荷の再利用の全てが行われる必要はない。例えば、データ線ドライバ３は、数水平期間の間、通常駆動及び電荷の回収を行い、且つ、それに続く数水平期間の間は、電荷の再利用及び通常駆動を行うように動作しても良い。

各水平期間において電荷の回収と再利用とを排他的に行う技術は、２つの隣接する通常表示フレームの間に黒表示フレームを挿入しながらノーマリホワイトのＬＣＤパネルに動画が表示される場合に適用されることが好適である；ここで、黒表示フレームとは、ＬＣＤパネルの全ての画素が黒表示を行う（全ての画素の輝度が最低である）フレームである。黒表示フレームを挿入することは、ＬＣＤパネルに動画を表示する場合に画像のぼやけを抑制するために有効な技術の一つである。

黒表示フレームの挿入が行われるときに、電荷の回収と再利用とを排他的に行うことの有利性は、黒表示フレームの挿入が実質のフレーム周波数の増大をまねくことに起因している。黒表示フレームの挿入が行われると、実質のフレーム周波数が２倍になることである。実質のフレーム周波数が２倍になると、一水平期間に、電荷の回収及び再利用の両方を行うことができないという事態が発生し得る。

各水平期間において電荷の回収と再利用とを排他的に行うことは、このような問題を回避するために有効である。図１１は、各水平期間において電荷の回収と再利用とが排他的に行われる場合の、好適なデータ線ドライバ３の動作を示すタイミングチャートである。通常表示フレームでは、各水平期間において電荷の再利用とデータ線７の駆動とが行われ、電荷の回収は行われない。一方、黒表示フレームでは、データ線７の駆動と電荷の回収が行われる。ＬＣＤパネル２がノーマリホワイトである場合には正極性のデータ信号で駆動されるデータ線７は最も高い電圧レベルに、負極性のデータ信号で駆動されるデータ線７は最も低い電圧レベルに駆動されるから、図１１に図示されている動作によれば電荷回収容量５Ａ、５Ｂに多くの電荷が回収できて好適である。

データ線の電荷を電荷回収容量５Ａ、５Ｂに回収することによって、電荷回収容量５Ａと電荷回収容量５Ｂの電圧の絶対値はほぼ等しくなる。例えば、電荷回収容量５Ａは２．５Ｖ、電荷回収容量５Ｂは−２．５Ｖを中心に画像データに応じて変動する。このことから、図１２に示すように、電荷回収の後の中和の動作は、極性切り替えスイッチ４１、４２を同時にオンさせることで、偶数出力端子に接続されるデータ線の電荷と奇数出力端子に接続されるデータ線の電荷がほぼ打ち消し合うことがで、それぞれのデータ線は０（Ｖ）付近の電圧となる。また、前述でプリチャージスイッチ３５、３６はダイオード素子でもよいことを述べたが、回収スイッチ３３及びプリチャージスイッチ３５がＭＯＳトランジスタなどのアナログスイッチで形成すると、ノードＰと接地電圧との間に寄生のＰＮ接合ができ、それがダイオードとして機能する。また、回収スイッチ３４及びプリチャージスイッチ３６も同様に、ノードＮと接地電圧との間に寄生のＰＮ接合ができ、それがダイオードとして機能する。このことから、正極駆動回路にはダイオードのしきい電圧分（例えば−０．５Ｖ）以下の電圧が印加されることがなく、また、負極駆動回路にもダイオードのしきい電圧分（例えば＋０．５Ｖ）以上の電圧が印加されることがなく、破壊する電圧に至らないことから、極性切り替えスイッチ４１、４２を同時にオンさせることで、プリチャージスイッチ３５、３６を削除することができる。

以上、ドット反転駆動（１Ｈ１Ｖ反転駆動）を例に説明したが、隣接するデータ線の極性が異なるが、２走査期間ごとに反転駆動する２Ｈ１Ｖ反転駆動や、走査期間ごとの反転駆動を行わないＶライン反転駆動にも適用できる。また、表示パネルは、ノーマリホワイトの液晶表示装置でなくノーマリブラックの液晶表示装置や有機ＥＬ表示装置であってもよい。その場合には、信号レベルが最低であるときに黒表示し、信号レベルが最高であるとき白表示するので、黒表示では電荷の回収／再利用しないで、白表示では電荷の回収／再利用を行うようにする。

さらに、本発明は、ドット反転駆動に限らず、コモン電極１０を周期的に反転するコモン反転駆動にも適用できる。その場合は、画像データの上位ビットと、Ｃ／Ｄ信号以外に、極性信号ＰＯＬに応じて電荷回収／再利用するか、否かを判別すればよい。例えば、極性信号ＰＯＬが「１」で、画像データの最上位ビットが「１」だと電荷回収／再利用し、「０」だと電荷回収／再使用しない。極性信号ＰＯＬが「０」で、画像データの最上位ビットが「０」だと電荷回収／再利用し、「１」だと電荷回収／再使用しないようにする。

また、データ線駆動回路３は、同一の基板上に形成されなくてもよい。例えば、極性切り替えスイッチ４１、４２は、データ線駆動回路３と同一の半導体基板上ではなく、画素が形成されるガラス基板上に形成してもよい。さらに、電荷回収容量５Ａ、５Ｂは、データ線ドライバ３に外部的に接続されるのではなく、データ線ドライバ３の内部に集積化されることも可能である。

従来の液晶表示装置の構成を示す回路図である。従来の液晶表示装置の動作を示すタイミングチャートである。本発明の一実施形態に係る表示装置の構成を示すブロック図である。本実施形態におけるデータ線ドライバの好適な構成を示すブロック図である。本実施形態におけるデータ線ドライバの動作を示すタイミングチャートである。本実施形態におけるデータ線ドライバの、プリチャージ動作を示す回路図である。本実施形態におけるデータ線ドライバの電荷再利用動作を示す回路図である。本実施形態におけるデータ線ドライバの駆動動作を示す回路図である。本実施形態におけるデータ線ドライバの電荷回収動作を示す回路図である。本実施形態におけるデータ線ドライバの他の好適な構成を示すブロック図である。全黒表示が行われる場合の電荷回収容量の電圧の変化を示すグラフである。データ線の電圧レベルと、画素データの最上位ビットとの関係を図示するグラフである。好適に定義された回収ラインと再利用ラインを図示するグラフである。データ線ドライバの好適な動作を示すタイミングチャートである。データ線ドライバの好適な動作を示すタイミングチャートである。

符号の説明

１：表示装置
２：ＬＣＤパネル
３：データ線ドライバ
４：走査線ドライバ
５Ａ、５Ｂ：電荷回収容量
６：走査線
７、７_１、７_２、７_３：データ線
８：画素
９ａ：ＴＦＴ
９ｂ：画素電極
１０：コモン電極
１１：データラッチ回路
１２、１２Ａ、１２Ｂ：判別回路
１９Ａ、１９Ｂ：Ａ／Ｄ変換回路
２１、２２：Ｄ／Ａ変換回路
２３、２４：階調電圧生成回路
２５、２６：バッファ回路
２７、２８：レベルシフタ
３１、３２：出力スイッチ
３３、３４：回収スイッチ
３５、３６：プリチャージスイッチ
３７、３８：電荷回収線
３９：基準電圧線
４１、４２：極性切り替えスイッチ
５１、５２：出力端子
１０４：偶数列ドライバ
１０５：奇数列ドライバ
１１０：データ線の容量
２１４、２１５：結合トランジスタ
２１６、２１７：リザーバライン
２２０、２２１：コンデンサ
２３０：ストレートトランジスタ
２３５：中和トランジスタ
２４０：クロストランジスタ

Claims

データ線を含む表示パネルと、
ｋビットの第１画素データに応答してデータ信号を生成し、生成した前記データ信号を前記データ線に供給する駆動回路と、
スイッチ回路と、
容量素子
とを備え、
前記スイッチ回路は、前記第１画素データの上位ｍビット（ｍ＜ｋ）に応答して、前記データ線を前記容量素子に電気的に接続し、又は前記データ線を前記容量素子から切り離すように構成された
表示装置。
請求項１に記載の表示装置であって、
前記ｍは、下記式：
１≦ｍ≦ｋ／２
を成立させる
表示装置。
請求項１に記載の表示装置であって、
前記ｍは１である
表示装置。
請求項１に記載の表示装置であって、
前記駆動回路は、ある水平期間のうちの駆動期間において、前記データ線を前記第１画素データに応答して駆動し、
前記スイッチ回路は、前記水平期間のうち、前記駆動期間より時間的に後である回収期間において、前記データ線を前記容量素子に接続する
表示装置。
請求項４に記載の表示装置であって、
前記駆動回路には、前記水平期間に続く次水平期間に、ｋビットの第２画素データが供給され、
前記スイッチ回路は、前記次水平期間のうちの再利用期間において、前記第２画素データの上位ｎビット（ｎ＜ｋ）に応答して前記データ線を前記容量素子に電気的に接続し、又は前記データ線を前記容量素子から切り離し、
前記駆動回路は、前記次水平期間のうち、前記再利用期間より時間的に後である駆動期間において、前記データ線を前記第２画素データに応答して駆動する
表示装置。
請求項５に記載の表示装置であって、
下記式：
ｎ＞ｍ
が成立する
表示装置。
請求項１に記載の表示装置であって、
更に、前記容量素子の電圧を測定する測定手段を具備し、
前記スイッチ回路は、測定された前記容量素子の電圧に応答して、前記データ線を前記容量素子に電気的に接続し、又は前記データ線を前記容量素子から電気的に切り離す
表示装置。
請求項１に記載の表示装置であって、
前記表示パネルは、前記データ信号の信号レベルが最低であるとき白表示し、最高であるとき黒表示するように構成され、
前記スイッチ回路は、前記第１画素データの上位ｍビットが、白表示に対応する値であるときに前記データ線を前記容量素子から切り離し、黒表示に対応する値であるときに前記データ線を前記容量素子から切り離すように構成された
表示装置。
請求項１に記載の表示装置であって、
前記表示パネルは、前記データ信号の信号レベルが最低であるとき黒表示し、最高であるとき白表示するように構成され、
前記スイッチ回路は、前記第１画素データの上位ｍビットが、黒表示に対応する値であるときに前記データ線を前記容量素子から切り離し白表示に対応する値であるときに前記データ線を前記容量素子から切り離すように構成された
表示装置。
請求項１に記載の表示装置であって、
前記スイッチ回路は、前記第１画素データの上位ｍビット（ｍ＜ｋ）及び極性信号に応答して、前記データ線を前記容量素子に電気的に接続し、又は前記データ線を前記容量素子から切り離すように構成された
表示装置。
第１データ線及び第２データ線を含む表示パネルと、
駆動回路と、
第１容量素子と、
第２容量素子と、
スイッチ回路
とを具備し、
前記駆動回路は、ｋビットの第１画素データに応答して第１極性を有する第１データ信号を生成し、第２画素データに応答して前記第１極性と相補である第２極性を有する第２データ信号を生成し、
前記スイッチ回路は、前記第１データ信号を前記第１データ線と前記第２データ線の一方のデータ線に供給し、前記第２データ信号を前記第１データ線と前記第２データ線の他方のデータ線に供給するように構成され、且つ、
前記スイッチ回路は、前記第１画素データの上位ｍビット（ｍ＜ｋ）に応答して、前記一方のデータ線を前記第１容量素子に接続し、前記第２画素データの上位ｍビットに応答して、前記他方のデータ線を前記第２容量素子に接続するように構成された
表示装置。
請求項１１に記載の表示装置であって、
所定の電位を有する基準電圧線を更に具備し、
前記スイッチ回路は、制御信号に応答して、前記第１データ線と前記第２データ線を前記基準電圧線に接続するように構成された
表示装置。
表示パネルのデータ線を駆動するデータ線ドライバであって、
ｋビットの第１画素データに応答してデータ信号を生成し、生成した前記データ信号を前記データ線に供給する駆動回路と、
容量素子に接続される電荷回収線と、
スイッチ回路
とを備え、
前記スイッチ回路は、前記第１画素データの上位ｍビット（ｍ＜ｋ）に応答して、前記データ線を電荷回収線に電気的に接続し、又は前記データ線を前記電荷回収線から電気的に切り離すように構成された
データ線ドライバ。
ｋビットの第１画素データに応答して表示パネルのデータ線を駆動する駆動ステップと、
前記第１画素データの上位ｍビット（ｍ＜ｋ）に応答して前記データ線から電荷を回収するか否かを決定し、電荷を回収すると決定した場合、前記データ線を容量素子に電気的に接続する回収ステップ
とを具備する
表示パネル駆動方法。
請求項１４に記載の表示パネル駆動方法であって、
更に、
ｋビットの第２画素データの上位ｎビット（ｎ＜ｋ）に応答して、前記データ線への電荷の再利用を行うか否かを決定し、電荷の再利用を行うと決定した場合、前記データ線を容量素子に電気的に接続する再利用ステップと、
前記第２画素データに応答して前記データ線を駆動する第２駆動ステップ
とを具備する
表示パネル駆動方法。
表示パネルのデータ線を駆動するデータ線ドライバであって、
基準電圧と前記基準電圧より高位の第１の電圧とで規定される第１の電圧範囲で動作し、前記基準電圧に対して正極のデータ信号を第１のノードに出力する正極駆動回路と、
前記基準電圧と前記基準電圧より低位の第２の電圧とで規定される第２の電圧範囲で動作し、前記基準電圧に対して負極のデータ信号を第２のノードに出力する負極駆動回路と、
前記第１のノードと第１の回収線との間に設ける第１の回収スイッチと、
前記第２のノードと第２の回収線との間に設ける第２の回収スイッチとを具備し、前記第１及び第２の回収スイッチを制御して前記データ線に蓄積された電荷を移動するデータ線ドライバ。
請求項１６に記載のデータ線ドライバであって、
前記第１の電圧以上の電圧と前記第２の電圧以下とで規定される第３の電圧範囲で動作し、前記第１のノード及び第２のノードに接続し、隣接する出力端子でデータ信号の極性が異なるように出力する切り替え回路を更に具備する
データ線ドライバ。
請求項１６に記載のデータ線ドライバであって、
前記第１及び第２のノードと前記基準電圧線との間に設けられた第１及び第２のプリチャージスイッチを更に具備する
データ線ドライバ。
請求項１６に記載のデータ線ドライバであって、
前記第１及び第２のノードと前記基準電圧線との間に設けられたダイオード素子を更に具備する
データ線ドライバ。
請求項１７に記載のデータ線ドライバであって、
前記切り替え回路は、前記第１のノードと前記第２のノードをショートするように構成された
データ線ドライバ。
請求項１６に記載のデータ線ドライバであって、
前記基準電圧は、表示装置のシステムグランドである
データ線ドライバ。
請求項１６に記載のデータ線ドライバであって、
前記第１の回収スイッチは、前記第１の電圧範囲で動作し、
前記第２の回収スイッチは、前記第２の電圧範囲で動作する
データ線ドライバ。
請求項１６に記載のデータ線ドライバであって、
前記第１及び第２の回収スイッチは、ｋビットの画像データの上位ｍビット（ｍ＜ｋ）に応答して、前記データ線を前記第１及び第２の回収線に電気的に接続し、又は切り離すように制御するデータ線ドライバ。
請求項１８に記載のデータ線ドライバであって、
前記第１のプリチャージスイッチは、前記第１の電圧範囲で動作し、
前記第２のプリチャージスイッチは、前記第２の電圧範囲で動作するデータ線ドライバ。