JP2004184840A - 電源供給方法及び電源回路 - Google Patents
電源供給方法及び電源回路 Download PDFInfo
- Publication number
- JP2004184840A JP2004184840A JP2002353795A JP2002353795A JP2004184840A JP 2004184840 A JP2004184840 A JP 2004184840A JP 2002353795 A JP2002353795 A JP 2002353795A JP 2002353795 A JP2002353795 A JP 2002353795A JP 2004184840 A JP2004184840 A JP 2004184840A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- data line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】極性反転駆動によりデータ線から放電される電荷を利用して低消費電力化を図る電源供給方法及び電源回路を提供する。
【解決手段】複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの複数のデータ線ＤＬ１〜ＤＬＮを駆動するデータ線駆動回路３０の高電位側の駆動電源電圧ＶＤＤＳを供給する。所与の期間において、データ線駆動回路３０によるデータ線への出力をハイインピーダンス状態に設定し、データ線駆動回路３０に供給される駆動電源電圧ＶＤＤＳを出力するレギュレータ６４の電源線の寄生容量Ｃ０に、データ線から放電された電荷に対応する電荷を蓄積する。所与の期間後に、寄生容量Ｃ０に蓄積された電荷により発生した電圧を前記電源線に出力し、データ線駆動回路３０の高電位側の駆動電源電圧ＶＤＤＳとしてレギュレータ６４により生成された電圧をデータ線駆動回路３０に供給する。
【選択図】 図７
【解決手段】複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの複数のデータ線ＤＬ１〜ＤＬＮを駆動するデータ線駆動回路３０の高電位側の駆動電源電圧ＶＤＤＳを供給する。所与の期間において、データ線駆動回路３０によるデータ線への出力をハイインピーダンス状態に設定し、データ線駆動回路３０に供給される駆動電源電圧ＶＤＤＳを出力するレギュレータ６４の電源線の寄生容量Ｃ０に、データ線から放電された電荷に対応する電荷を蓄積する。所与の期間後に、寄生容量Ｃ０に蓄積された電荷により発生した電圧を前記電源線に出力し、データ線駆動回路３０の高電位側の駆動電源電圧ＶＤＤＳとしてレギュレータ６４により生成された電圧をデータ線駆動回路３０に供給する。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
本発明は、電源供給方法及び電源回路に関係する。
【０００２】
【従来の技術】
従来より、携帯電話機などの電子機器に用いられる液晶パネル（広義には、表示パネル）として、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと略す）などのスイッチ素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。
【０００３】
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が困難である。
【０００４】
近年、携帯電話機などの携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望が強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきた。
【０００５】
ところで、単純マトリクス方式の液晶パネルやアクティブマトリクス方式の液晶パネルでは、画素を構成する液晶への印加電圧が交流となるように駆動される。このような交流駆動の手法として、ライン反転駆動やフレーム反転駆動が知られている。ライン反転駆動では、１又は複数ラインごとに、液晶の印加電圧の極性が反転するように駆動される。フレーム反転駆動では、フレームごとに液晶の印加電圧の極性が反転するように駆動される。
【０００６】
【特許文献１】
特開２００２−２３７０９号公報
【０００７】
【発明が解決しようとする課題】
液晶の印加電圧の極性を反転させる極性反転駆動では、液晶パネルのデータ線への電荷の充電と、データ線からの電荷の放電とが交互に繰り返される。その結果として、データ線から放電された電荷が、該データ線を駆動する駆動回路に戻される。
【０００８】
駆動回路は、例えばボルテージフォロワ接続された演算増幅器によりデータ線を駆動する。駆動回路に戻された電荷は、この演算増幅器において、駆動回路の接地側電源線に戻される。その結果、該レギュレータにより再びデータ線を充電する必要が生じ、消費電力の増大を招く。
【０００９】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、極性反転駆動によりデータ線から放電される電荷を利用して低消費電力化を図る電源供給方法及び電源回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線の寄生容量に、前記データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、前記寄生容量に蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給する電源供給方法に関係する。
【００１１】
ここで、データ線から放電された電荷とは、例えば極性反転駆動が行われたときに表示パネルのデータ線から流れる電荷である。
【００１２】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、駆動回路の高電位側の駆動電源電圧を出力するレギュレータにより本来例えばシステム接地電源線に捨てられるデータ線から放電された電荷を、該レギュレータの電源線の寄生容量に蓄積するようにした。そして、寄生容量への電荷の蓄積後に、該寄生容量に蓄積された電荷により発生した電圧をレギュレータの電源線に出力し、駆動回路に対して高電位側の駆動電源電圧を供給する。
【００１３】
したがって、本来捨てられるべき電荷を再利用して、駆動回路の高電位側の駆動電源電圧を供給することができるので、低消費電力化を図ることができる。
【００１４】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、前記データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、前記キャパシタに蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給する電源供給方法に関係する。
【００１５】
ここで所定の素子とは、例えばダイオード素子やスイッチ素子などがある。
【００１６】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、駆動回路の高電位側の駆動電源電圧を出力するレギュレータにより本来例えばシステム接地電源線に捨てられるデータ線から放電された電荷を、レギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに蓄積するようにした。したがって、キャパシタは、その他端に、データ線から放電される電荷を蓄積することができる。そして、キャパシタへの電荷の蓄積後に、キャパシタに蓄積された電荷により発生した電圧（キャパシタの両端部に発生した電圧）をレギュレータの電源線に出力し、駆動回路に対して高電位側の駆動電源電圧を供給する。
【００１７】
したがって、本来捨てられるべき電荷を再利用して、駆動回路の高電位側の駆動電源電圧を供給することができるので、低消費電力化を図ることができる。
【００１８】
また本発明は、複数の走査線と、各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線の寄生容量に、前記データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、前記寄生容量に蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給する電源供給方法に関係する。
【００１９】
ここで第ｆ（１≦ｆ≦３、ｆは整数）のデマルチプレクス用スイッチ素子をオンに設定するとは、第ｆのデマルチプレクス用スイッチ素子を閉じることを意味する。すなわち、第ｆのデマルチプレクス用スイッチ素子の両端の第ｊの色成分用の画素と、データ線とが電気的に接続されることを意味する。
【００２０】
本発明は、例えば低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：ＬＴＰＳ）プロセスにより形成された表示パネルを駆動する駆動回路への電源供給に適用することができる。
【００２１】
本発明においては、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、駆動回路の高電位側の駆動電源電圧を出力するレギュレータにより本来例えばシステム接地電源線に捨てられるデータ線から放電された電荷を、該レギュレータの電源線の寄生容量に蓄積するようにした。このとき、表示パネルの各デマルチプレクサに含まれる第１〜第３のデマルチプレクス用スイッチ素子を全てオンにして、第１〜第３の色成分用画素に接続されるデータ線から放電される電荷を放電させるようにしている。
【００２２】
そして、寄生容量への電荷の蓄積後に、該寄生容量に蓄積された電荷により発生した電圧をレギュレータの電源線に出力し、駆動回路に対して高電位側の駆動電源電圧を供給する。
【００２３】
したがって、ＬＴＰＳプロセスにより形成された表示パネルに対しても、本来捨てられるべき電荷を再利用して、駆動回路の高電位側の駆動電源電圧を供給することができるので、低消費電力化を図ることができる。
【００２４】
また本発明は、複数の走査線と、各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、前記データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、前記キャパシタに蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給する電源供給方法に関係する。
【００２５】
本発明は、例えばＬＴＰＳプロセスにより形成された表示パネルを駆動する駆動回路への電源供給に適用することができる。
【００２６】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、駆動回路の高電位側の駆動電源電圧を出力するレギュレータにより本来例えばシステム接地電源線に捨てられるデータ線から放電された電荷を、レギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに蓄積するようにした。したがって、キャパシタは、その他端に、データ線から放電される電荷を蓄積することができる。このとき、表示パネルの各デマルチプレクサに含まれる第１〜第３のデマルチプレクス用スイッチ素子を全てオンにして、第１〜第３の色成分用画素に接続されるデータ線から放電される電荷を放電させるようにしている。
【００２７】
そして、キャパシタへの電荷の蓄積後に、キャパシタに蓄積された電荷により発生した電圧（キャパシタの両端部に発生した電圧）をレギュレータの電源線に出力し、駆動回路に対して高電位側の駆動電源電圧を供給する。
【００２８】
したがって、ＬＴＰＳプロセスにより形成された表示パネルに対しても、本来捨てられるべき電荷を再利用して、駆動回路の高電位側の駆動電源電圧を供給することができるので、低消費電力化を図ることができる。
【００２９】
また本発明に係る電源供給方法では、前記所与の期間は、前記データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む期間であってもよい。
【００３０】
本発明によれば、極性反転駆動に伴って捨てられる電荷を再利用することができるので、極性反転駆動による表示品位の向上と共に低消費電力化を図ることができる。
【００３１】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、負電圧を出力するレギュレータの低電位側の電源線の寄生容量に、データ線から放電される電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記寄生容量に蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力する電源供給方法に関係する。
【００３２】
ここで、負電圧は、例えば複数の走査線を駆動する駆動回路に対して供給することができる。
【００３３】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、データ線駆動回路の低電位側電源線に捨てられるべきであるデータ線から放電された電荷を、負電圧を出力するレギュレータの低電位側の電源線の寄生容量に蓄積するようにしている。そして、寄生容量への電荷の蓄積後に、該寄生容量に蓄積された電荷により発生した電圧をレギュレータの低電位側の電源線に供給し、負電圧を出力するようにしている。
【００３４】
したがって、本来捨てられるべき電荷を再利用して、負電圧の生成に利用することができるので、低消費電力化を図ることができる。
【００３５】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、負電圧を出力するレギュレータの低電位側の電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記キャパシタに蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力する電源供給方法に関係する。
【００３６】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、データ線駆動回路の低電位側電源線に捨てられるべきであるデータ線から放電された電荷を、負電圧を出力するレギュレータの低電位側の電源線にその一端が直接又は所定の素子を介して接続されるキャパシタの他端に蓄積するようにしている。
【００３７】
そして、キャパシタへの電荷の蓄積後に、該キャパシタに蓄積された電荷により発生した電圧をレギュレータの低電位側の電源線に供給し、負電圧を出力するようにしている。
【００３８】
したがって、本来捨てられるべき電荷を再利用して、負電圧の生成に利用することができるので、低消費電力化を図ることができる。
【００３９】
また本発明は、複数の走査線と、各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、負電圧を出力するレギュレータの低電位側の電源線の寄生容量に、データ線から放電される電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記寄生容量に蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力する電源供給方法に関係する。
【００４０】
また本発明は、複数の走査線と、各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、負電圧を出力するレギュレータの低電位側の電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記キャパシタに蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力する電源供給方法に関係する。
【００４１】
本発明によれば、ＬＴＰＳプロセスにより形成された表示パネルに対しても、本来捨てられるべき電荷を再利用して、負電圧を出力することができるので、低消費電力化を図ることができる。
【００４２】
また本発明に係る電源供給方法では、前記所与の期間において、前記駆動回路の入力信号を受け付けないようにすることができる。
【００４３】
本発明によれば、駆動回路の低電位側の駆動電源電圧が下がるため、上述の期間においてデータ線からの電荷の放電により、駆動回路への入力信号の論理レベルを誤って認識される事態を回避することができる。
【００４４】
また本発明に係る電源供給方法では、前記入力信号が入力される入力バッファの出力を、前記駆動回路の低電位側の駆動電源電圧に固定することができる。
【００４５】
本発明においては、低電位側の駆動電源電圧に固定することにより、駆動回路への入力信号が固定されることによるリークを抑えることができると共に、駆動回路を高耐圧プロセスを用いて形成する必要がなくなる。
【００４６】
また本発明に係る電源供給方法では、前記所与の期間において、前記駆動回路を制御するコントローラが出力する前記駆動回路に対する制御信号の出力を停止することができる。
【００４７】
本発明においては、コントローラが上述の所与の期間を認識している場合には、駆動回路において入力信号の受け付けを行わないようにする構成を不要とすることができる。
【００４８】
また本発明に係る電源供給方法では、前記制御信号の出力を、前記コントローラの低電位側の電源電圧に固定することができる。
【００４９】
本発明においては、上述と同様に、コントローラが停止した制御信号のリークを抑えることができると共に、コントローラを高耐圧プロセスを用いて形成する必要がなくなる。
【００５０】
また本発明に係る電源供給方法では、前記所与の期間は、前記データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む期間であってもよい。
【００５１】
本発明によれば、極性反転駆動に伴って捨てられる電荷を再利用することができるので、極性反転駆動による表示品位の向上と共に低消費電力化を図ることができる。
【００５２】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源回路であって、その電源線に供給された第１の電圧を電源電圧として動作し、該第１の電圧又は該第１の電圧を分圧した分割電圧を入力電圧として該入力電圧に基づく調整電圧を出力するレギュレータと、一端が前記駆動回路の駆動電源電圧が出力される出力ノードに接続され、他端が前記レギュレータの出力に接続される第１のスイッチ回路と、一端が前記出力ノードに接続され、他端が前記電源線に接続される第２のスイッチ回路とを含み、前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、前記第１のスイッチ回路がオフ、前記第２のスイッチ回路がオンとなり、前記データ線から放電された電荷に対応する電荷が前記電源線の寄生容量に蓄積され、前記所与の期間後において、前記第１のスイッチ回路がオン、前記第２のスイッチ回路がオフとなり、前記寄生容量に蓄積された電荷により発生した電圧が電源電圧として供給された前記レギュレータにより、前記調整電圧が前記出力ノードに出力される電源回路に関係する。
【００５３】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源回路であって、第１の電圧又は該第１の電圧を分圧した分割電圧を入力電圧として該入力電圧に基づく調整電圧を出力するレギュレータと、一端が前記駆動回路の駆動電源電圧が出力される出力ノードに接続され、他端が前記レギュレータの出力に接続される第１のスイッチ回路と、一端が前記出力ノードに接続される第２のスイッチ回路と、一端が前記第２のスイッチ回路の他端に接続され、他端がシステム電源線に接続されるキャパシタと、前記第２のスイッチ回路の他端と、前記レギュレータの電源電圧が供給される電源線との間に接続され、前記システム電源線から前記レギュレータの電源線への方向が順方向となるように接続されるダイオード素子とを含み、前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、前記第１のスイッチ回路がオフ、前記第２のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記キャパシタに蓄積され、前記所与の期間後において、前記第１のスイッチ回路がオン、前記第２のスイッチ回路がオフとなり、前記キャパシタに蓄積された電荷により発生した電圧が電源電圧として供給された前記レギュレータにより、前記調整電圧が出力される電源回路に関係する。
【００５４】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧を供給する低電位側電源線からの電荷を利用して負電圧を出力する電源回路であって、入力された負電圧に基づく調整電圧を出力するレギュレータと、一端が前記駆動回路の低電位側の駆動電源電圧を出力する出力ノードに接続され、他端が前記電源回路の接地側電源電圧が供給されるシステム接地電源線に接続された第４のスイッチ回路と、一端が前記出力ノードに接続され、他端が直接又は所定の素子を介して前記レギュレータの低電位側の電源線に接続された第５のスイッチ回路と、前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、前記第４のスイッチ回路がオフ、前記第５のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記レギュレータの低電位側の電源線の寄生容量に蓄積され、前記所与の期間後において、前記第４のスイッチ回路がオン、前記第５のスイッチ回路がオフとなり、前記寄生容量に蓄積された電荷により発生した電圧が前記出力ノードに出力される電源回路に関係する。
【００５５】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧を供給する低電位側電源線からの電荷を利用して負電圧を出力する電源回路であって、入力された負電圧に基づく調整電圧を出力するレギュレータと、一端が前記駆動回路の低電位側の駆動電源電圧を出力する出力ノードに接続され、他端が前記電源回路の接地側電源電圧が供給されるシステム接地電源線に接続された第４のスイッチ回路と、一端が前記出力ノードの接続された第５のスイッチ回路と、一端が前記第５のスイッチ回路の他端に接続され、他端が接地されるキャパシタと、前記レギュレータの低電位側の電源線と前記第５のスイッチ回路の他端との間に、前記レギュレータの低電位側の電源線から前記第５のスイッチ回路への方向が順方向となるように接続されたダイオード素子とを含み、前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、前記第４のスイッチ回路がオフ、前記第５のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記キャパシタに蓄積され、前記所与の期間後において、前記第４のスイッチ回路がオン、前記第５のスイッチ回路がオフとなり、前記キャパシタに蓄積された電荷により発生した電圧が前記出力ノードに出力される電源回路に関係する。
【００５６】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。以下の実施形態では、アクティブマトリクス方式の液晶パネルであるＴＦＴパネルを例に説明するが、本発明はこれに限定されるものではない。
【００５７】
１． 液晶装置（電気光学装置）
図１に、液晶装置の構成の概要を示す。液晶装置は、携帯電話、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳、又はＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）などの種々の電子機器に組み込むことができる。
【００５８】
図１において、液晶装置１０は、液晶パネル２０、データ線駆動回路（狭義にはソースドライバ）３０、走査線駆動回路（狭義にはゲートドライバ）４０、コントローラ５０、電源回路６０を含む。なお、液晶装置１０にこれら全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００５９】
液晶パネル２０は、複数の走査線（ゲート線）と、複数のデータ線（ソース線）と、各画素が複数の走査線のいずれかの走査線及び複数のデータ線のいずれかのデータ線により特定される複数の画素とを含む。各画素は、ＴＦＴと画素電極とを含む。データ線にはＴＦＴが接続され、該ＴＦＴに画素電極が接続される。
【００６０】
より具体的には、液晶パネル２０は例えばガラス基板からなるパネル基板上に形成される。パネル基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数）との交差点に対応する位置に画素ＰＥｍｎが設けられている。画素ＰＥｍｎは、ＴＦＴｍｎと画素電極とを含む。
【００６１】
ＴＦＴｍｎのゲート電極は走査線Ｇｍに接続される。ＴＦＴｍｎのソース電極はデータ線ＤＬｎに接続される。ＴＦＴｍｎのドレイン電極は画素電極に接続される。画素電極と、該画素電極と液晶素子（広義には電気光学物質）を介して対向する対向電極ＣＯＭ（コモン電極）との間には、液晶容量ＣＬｍｎ及び補助容量ＣＳｍｎが形成されている。画素電極と対向電極ＣＯＭとの間の電圧に応じて、液晶素子の透過率が変化するようになっている。対向電極ＣＯＭに供給される電圧ＶＣＯＭは、電源回路６０により生成される。
【００６２】
データ線駆動回路３０は、表示データに基づいて液晶パネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。走査線駆動回路４０は、液晶パネル２０の走査線ＧＬ１〜ＧＬＭを走査する。
【００６３】
コントローラ５０は、図示しない中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：以下、ＣＰＵと略す）等のホストにより設定された内容に従って、データ線駆動回路３０、走査線駆動回路４０及び電源回路６０に対して制御信号を出力する。より具体的には、コントローラ５０は、データ線駆動回路３０及び走査線駆動回路４０に対しては、例えば動作モードの設定や内部で生成した水平同期信号や垂直同期信号を供給する。またコントローラ５０は、電源回路６０に対しては、対向電極ＣＯＭの電圧ＶＣＯＭの極性反転タイミングの制御を行う。
【００６４】
電源回路６０は、外部から供給される基準電圧に基づいて、液晶パネル２０の各種電圧や、対向電極ＣＯＭの電圧ＶＣＯＭを生成する。より具体的には、電源回路６０は、チャージポンプ回路を含み、接地側電源電圧を基準とした正方向及び負方向の複数の電源電圧と、対向電極ＣＯＭの電圧ＶＣＯＭとを生成することができる。接地側電源電圧を基準として負方向の電源電圧は、例えば走査線駆動回路４０に対して出力される。
【００６５】
電源回路６０では、生成した複数の電源電圧と電圧ＶＣＯＭとが、それぞれレギュレータ（電圧調整回路）により電圧調整される。そして、調整後の電圧が出力される。このようなレギュレータは、例えばボルテージフォロワ接続された演算増幅器により構成される。
【００６６】
なお図１では、液晶装置１０がコントローラ５０を含む構成になっているが、コントローラ５０を液晶装置１０の外部に設けてもよい。或いは、コントローラ５０と共にホスト（図示せず）を液晶装置１０に含めるように構成してもよい。
【００６７】
また走査線駆動回路４０、コントローラ５０及び電源回路６０のうち少なくとも１つをデータ線駆動回路３０に内蔵させてもよい。またデータ線駆動回路３０、走査線駆動回路４０、コントローラ５０及び電源回路６０の一部又は全部を液晶パネル２０上に形成してもよい。
【００６８】
ところで、液晶素子には、直流電圧を長時間印加すると劣化するという性質を有する。そこで、液晶素子に印加する電圧の極性を交互に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動などがある。
【００６９】
図２に、走査ライン反転駆動の説明図を示す。例えば走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（１又は複数の走査線ごと）に極性反転される。
【００７０】
例えば、第ｋ（１≦ｋ≦Ｍ、ｋは整数）の走査期間（走査線ＧＬｋの選択期間）では正極性の電圧が液晶素子に印加され、第（ｋ＋１）の走査期間では負極性の電圧が印加され、第（ｋ＋２）の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第ｋの走査期間では負極性の電圧が液晶素子に印加され、第（ｋ＋１）の走査期間では正極性の電圧が印加され、第（ｋ＋２）の走査期間では負極性の電圧が印加されるようになる。
【００７１】
そして、この走査ライン反転駆動では、対向電極ＣＯＭの電圧（コモン電圧）ＶＣＯＭが走査期間ごとに極性反転される。
【００７２】
より具体的には、正極の期間Ｔ１（第１の期間）ではコモン電圧ＶＣＯＭはＶＣ１（第１のコモン電圧）になり、負極の期間Ｔ２（第２の期間）ではＶＣ２（第２のコモン電圧）になる。
【００７３】
ここで、正極の期間Ｔ１は、データ線（画素電極）の電圧ＶＳがコモン電圧ＶＣＯＭよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、データ線の電圧ＶＳがコモン電圧ＶＣＯＭよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。また、電圧ＶＣ２は、所与の電圧を基準として電圧ＶＣ１を極性反転した電圧である。
【００７４】
このようにコモン電圧ＶＣＯＭを極性反転することで、液晶パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【００７５】
１．１ 第１の実施形態
ところで、上述のような極性反転駆動では、データ線の充電と、データ線の放電とが交互に繰り返される。その結果として、データ線から放電された電荷は、データ線駆動回路３０の電源線に戻される。したがって、データ線に対して再度電荷を供給する必要が生じ、消費電力の増大を招く。
【００７６】
以下では、この点について説明する。
【００７７】
まず、データ線駆動回路３０の構成について説明する。
【００７８】
図３に、データ線駆動回路３０の構成例を示す。データ線駆動回路３０には、高電位側の駆動電源電圧ＶＤＤＳが供給される高電位側電源線と、低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側（接地側）電源線とが接続される。高電位側及び低電位側の駆動電源電圧ＶＤＤＳ、ＶＳＳＳは、電源回路６０により生成される。
【００７９】
データ線駆動回路３０は、データラッチ３１、レベルシフタ（Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ：Ｌ／Ｓ）３２、基準電圧発生回路３３、電圧選択回路（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）３４、出力回路３５を含む。
【００８０】
データラッチ３１は、表示データをラッチする。表示データは、データ線単位に区分される複数の階調データを含んで構成される。Ｌ／Ｓ３２は、データラッチ３１の出力の電圧レベルをシフトする。
【００８１】
基準電圧発生回路３３は、高電位側の駆動電源電圧ＶＤＤＳと低電位側の駆動電源電圧ＶＳＳＳとの間の電圧を分割した複数の基準電圧を発生する。基準電圧発生回路３３は、例えば両端に高電位側の駆動電源電圧ＶＤＤＳと低電位側の駆動電源電圧ＶＳＳＳとが接続されたラダー抵抗を含んで構成される。この場合、ラダー抵抗の複数の電圧分割端子から基準電圧が発生される。各基準電圧は、階調データに対応した階調電圧になる。
【００８２】
ＤＡＣ３４は、基準電圧発生回路３３により生成された複数の基準電圧を用いて、Ｌ／Ｓ３２からの出力をアナログ階調電圧に変換する。より具体的には、ＤＡＣ３４は、階調データをデコードし、デコード結果に基づいて複数の基準電圧のいずれかを選択する。ＤＡＣ３４において選択された基準電圧は、アナログ階調電圧として出力回路３５に出力される。
【００８３】
出力回路３５は、ＤＡＣ３４からのアナログ階調電圧に基づいてデータ線ＤＬ１〜ＤＬＮを駆動する。このような出力回路３５では、インピーダンス変換回路としてのボルテージフォロワ接続された演算増幅器がデータ線単位に設けられる。
【００８４】
図４に、データ線駆動回路３０の構成要部を示す。図４においては、データ線ＤＬｎを駆動するデータ線駆動回路３０の要部を示している。
【００８５】
データ線ＤＬｎに対応する階調データは、ＤＡＣ３４ｎによりアナログ階調電圧に変換される。アナログ階調電圧は、出力回路３５ｎに入力される。出力回路３５ｎは、ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎを含む。出力回路３５ｎは、ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎによりデータ線ＤＬｎを駆動する。
【００８６】
出力回路３５ｎは、イネーブル信号ＥＮにより、イネーブル状態又はディセーブル状態に設定される。出力回路３５ｎは、イネーブル信号ＥＮによりディセーブル状態に設定されているとき、その出力をハイインピーダンス状態に設定する。またイネーブル状態に設定された出力回路３５ｎにより駆動されたデータ線ＤＬｎには、階調データに対応した電圧が印加される。
【００８７】
しかしながら、上述の極性反転駆動によりコモン電極ＣＯＭの電圧ＶＣＯＭが交互に電圧ＶＣ１、ＶＣ２となることにより、液晶素子に印加される電圧の極性が反転される。その結果、極性反転タイミングに合わせてデータ線ＤＬｎに蓄積された電荷が放電されることになる。
【００８８】
より具体的には、ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎが、高電位側の駆動電源電圧ＶＤＤＳと低電位側の駆動電源電圧ＶＳＳＳとの間の電圧を動作電圧として動作するものとすると、極性反転タイミングに合わせて、高電位側の駆動電源電圧ＶＤＤＳが供給される高電位側電源線又は低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側電源線に、データ線ＤＬｎに蓄積された電荷が戻されることになる。
【００８９】
図５に、データ線から放電される場合について説明する図を示す。まず、コモン電極の電圧ＶＣＯＭは、電圧ＶＣ１であるものとする。図４に示すようにデータ線ＤＬｎは、データ線駆動回路３０の出力回路３５ｎにより駆動される。
【００９０】
そして、データ線ＤＬｎが充電され（ｔ１）、例えばデータ線ＤＬｎの電圧が５Ｖになる。そして、走査線ＧＬｍが選択されてＴＦＴｍｎがオンになり、ＴＦＴｍｎに接続された画素電極にデータ線ＤＬｎの電圧が書き込まれた後、ＴＦＴｍｎがオフとなる（ｔ２）。
【００９１】
極性反転タイミングｔ３において、コモン電極の電圧ＶＣＯＭが電圧ＶＣ１（「Ｌ」レベル）から電圧ＶＣ２（「Ｈ」レベル）に変化すると、データ線ＤＬｎの電圧が相対的に電圧（ＶＣ２−ＶＣ１）だけ上がる（ｔ４）。例えば期間ｔ１においてデータ線ＤＬｎの電圧が５Ｖになり、電圧ＶＣ１が０Ｖ、電圧ＶＣ２が５Ｖとすると、極性反転タイミングｔ３以降の期間ｔ４において、データ線ＤＬｎの電圧は１０Ｖとなる。
【００９２】
ところがデータ線ＤＬｎを駆動するデータ線駆動回路３０の出力回路３５ｎは、基準電圧より高い電圧が印加された信号線の電荷を低電位側の電源線に抜くように構成されている。図４に示すように、データ線ＤＬｎがボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎにより駆動される場合、データ線ＤＬｎの電圧が入力される信号の電圧より高くなると、データ線ＤＬｎと、低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側電源線とが電気的に接続される。したがって、データ線ＤＬｎから放電された電荷は、低電位側電源線に抜ける。
【００９３】
図６に、ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎの構成例を示す。ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎの入力電圧Ｖｉｎとして、アナログ階調電圧が入力される。またボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎの出力電圧Ｖｏｕｔは、データ線ＤＬｎに出力される。ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎは、差動増幅部４１ｎと、出力部４２ｎとを含む。
【００９４】
出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより高い場合には、出力部４２ｎのｐ型トランジスタ４４がオフとなる。したがって、イネーブル信号ＥＮによりオン状態となるｎ型トランジスタ４６により構成される定電流源を介して、出力電圧Ｖｏｕｔが印加される出力信号線が、低電位側電源線と電気的に接続される。
【００９５】
このようにデータ線ＤＬｎがボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎにより駆動される場合、図５に示すように出力電圧であるデータ線ＤＬｎの電圧が入力される信号の電圧より高くなると、低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側電源線に電荷が抜け、データ線ＤＬｎの電圧を高電位側電源線に供給される高電位側の駆動電源電圧ＶＤＤＳに戻してしまう（ｔ５）。そのため、図５において斜線部７０のデータ線ＤＬｎから放電される電荷に対応した電力が無駄に消費されてしまい、消費電力の増大を招く。
【００９６】
そこで第１の実施形態では、電源回路６０を以下のように構成することで、データ線ＤＬｎから放電される電荷の再利用を図り、消費電力の削減を実現する。
【００９７】
すなわち、第１の実施形態では、極性反転タイミングを含む所与の期間において、出力回路３５ｎの出力がハイインピーダンス状態に設定される。すると、データ線ＤＬｎから放電された電荷は、出力信号線に蓄積される。そのため、該出力信号線の電圧が上がる。
【００９８】
ところが、データ線駆動回路３０の出力端子には、出力保護回路４８ｎが接続されている。出力保護回路４８ｎは、ダイオード素子又はトランジスタによって構成されている。そのため、出力信号線に蓄積された電荷が、高電位側電源線に抜ける。その結果、データ線駆動回路３０の高電位側の駆動電源電圧が上がる。
【００９９】
データ線駆動回路３０の高電位側の駆動電源電圧は、電源回路６０からの高電位側電源線を介して供給される。電源回路６０は、高電位側電源線に対し、レギュレータにより高電位側の駆動電源電圧を供給する。このレギュレータは、例えば上述のボルテージフォロワ接続された演算増幅器により構成される場合、上述のように電圧が上がった高電位側の駆動電源電圧をそのまま該演算増幅器の出力に戻してしまうと、やはり電源回路６０の接地側電源線に電荷を戻してしまい、消費電力の増大を招く。
【０１００】
そのため、第１の実施形態における電源回路６０では、スイッチ回路を設けて、高電位側電源線の電荷を蓄積し、蓄積した電荷を利用して、該高電位側電源線を駆動するレギュレータに対して電源電圧を供給する。こうすることで、図５に示す斜線部７０に相当する電力の消費を抑えることができる。
【０１０１】
図７に、第１の実施形態における電源回路６０の構成の概要を示す。電源回路６０は、電圧発生回路６２と、電圧調整回路としてのレギュレータ６４と、第１及び第２のスイッチ回路ＳＷ１、ＳＷ２とを含む。
【０１０２】
電圧発生回路６２は、例えばシステム電源電圧ＶＤＤとしての第１の電圧が供給された電源線と、例えばシステム接地電源電圧ＶＳＳが供給された接地電源線との間に接続されたラダー抵抗を含む。ラダー抵抗の電圧分割端子からは、各種電源電圧が取り出される。図７においては、１つの電圧分割端子から取り出された電源電圧がレギュレータ６４の入力となるように接続されているが、レギュレータ６４の入力を第１の電圧とするように構成してもよい。
【０１０３】
レギュレータ６４は、図６に示した差動増幅部及び出力部を有するボルテージフォロワ接続された演算増幅器により構成される。レギュレータ６４は、データ線駆動回路３０の高電位側電源線を駆動する。
【０１０４】
高電位側電源線に接続される電源回路６０の出力ノードＮＤには、第１及び第２のスイッチ回路ＳＷ１、ＳＷ２が接続される。第１のスイッチ回路ＳＷ１の他端は、レギュレータ６４の出力に接続される。第２のスイッチ回路ＳＷ２の他端は、第１の電圧が供給される電源線に接続される。第１のスイッチ回路ＳＷ１は、ＳＷ１制御信号によりオン・オフ制御される。第２のスイッチ回路ＳＷ２は、ＳＷ２制御信号によりオン・オフ制御される。
【０１０５】
第１の実施形態における電源回路６０では、出力ノードＮＤをレギュレータ６４の電源電圧が供給される信号線（電源線）に接続し、高電位側電源線に蓄積された電荷を該電源線の寄生容量Ｃ０に蓄積することができる。ここで、寄生容量Ｃ０は、電源線と、所定の信号線又は基板との間に形成される容量ということもできる。
【０１０６】
図８に、第１及び第２のスイッチ回路ＳＷ１、ＳＷ２の制御タイミングの一例を示す。極性反転タイミングを含む期間ＴＭ１（所与の期間）では、データ線駆動回路３０の出力回路３５ｎの出力がハイインピーダンス状態にされる。より具体的には、極性反転タイミングのうち、対向電極ＣＯＭの電圧ＶＣＯＭが「Ｌ」レベルから「Ｈ」レベルに変化するタイミングを含む期間ＴＭ１では、データ線駆動回路３０の出力回路３５ｎの出力がハイインピーダンス状態にされる。これにより、データ線の放電が行われ、データ線駆動回路３０の高電位側電源線の電圧が上がる。
【０１０７】
そこで、該期間ＴＭ１において、ＳＷ１制御信号により第１のスイッチ回路ＳＷ１をオフに設定し、かつＳＷ２制御信号により第２のスイッチ回路ＳＷ２をオンに設定する。これにより、出力ノードＮＤとレギュレータ６４の電源線とが電気的に接続される。したがって、高電位側電源線の電荷が、電源線の寄生容量Ｃ０に蓄積される。
【０１０８】
そして、該期間ＴＭ１以降において、ＳＷ１制御信号により第１のスイッチ回路ＳＷ１をオンに設定し、かつＳＷ２制御信号により第２のスイッチ回路ＳＷ２をオフに設定する。これにより、出力ノードＮＤとレギュレータ６４の電源線とが電気的に遮断されると共に、出力ノードＮＤとレギュレータ６４の出力とが電気的に接続される。レギュレータ６４は、電源線の寄生容量Ｃ０により発生した電圧により、電圧発生回路６２の分割電圧に基づいて高電位側電源線を駆動する。
【０１０９】
なお所与の期間は、極性タイミングの前の所定の期間と、極性タイミングの後の所定の期間のうち、少なくとも一方を含むことができる。
【０１１０】
こうすることで、極性反転駆動により本来接地側に捨てられる電荷を再利用して、消費電力を削減することができる。
【０１１１】
１．２ 変形例
図７においては、高電位電源線の電荷を、レギュレータ６４の電源電圧が供給される信号線（電源線）の寄生容量に蓄積させるようにしていたが、これに限定されるものではない。本変形例における電源回路では、第２のスイッチ回路ＳＷ２の他端と、システム電源電圧ＶＤＤが供給されるシステム電源線との間にキャパシタＣを設け、該キャパシタＣに高電位電源線の電荷を蓄積させるように構成される。
【０１１２】
図９に、本変形例における電源回路の構成例を示す。ただし、図７に示す電源回路６０と同一部分には同一符号を付し、適宜説明を省略する。本変形例における電源回路１００が図７に示す電源回路６０と異なる点は、第３のスイッチ回路ＳＷ３、キャパシタＣ及びダイオード素子（所定の素子）１０２を含む点である。
【０１１３】
第３のスイッチ回路ＳＷ３は、第２のスイッチ回路ＳＷ２の他端とレギュレータ６４の電源線との間に接続される。第３のスイッチ回路ＳＷ３は、ＳＷ３制御信号によりオン・オフ制御される。
【０１１４】
キャパシタＣは、第２のスイッチ回路ＳＷ２の他端とシステム電源線との間に接続される。システム電源線は、システム電源ＶＤＤが供給される電源線である。システム電源線は、またレギュレータの電源電圧を供給するための信号線ということもできる。
【０１１５】
ダイオード素子１０２は、システム電源線とレギュレータ６４の電源線との間に接続される。より具体的には、ダイオード素子１０２は、システム電源線からレギュレータ６４の電源線の方向が順方向となるように接続される。
【０１１６】
図１０に、第１〜第３のスイッチ回路ＳＷ１〜ＳＷ３の制御タイミングの一例を示す。第１及び第２のスイッチ回路ＳＷ１、ＳＷ２の制御タイミングは、図８と同様である。ＳＷ３制御信号は、ＳＷ１制御信号と同じタイミングで変化する。
【０１１７】
すなわち、期間ＴＭ１において、ＳＷ１制御信号により第１及び第３のスイッチ回路ＳＷ１、ＳＷ３をオフに設定し、かつＳＷ２制御信号により第２のスイッチ回路ＳＷ２をオンに設定する。これにより、電圧が上がった出力ノードＮＤの電荷が、キャパシタＣに蓄積される。
【０１１８】
そして、該期間ＴＭ１以降において、ＳＷ１制御信号及びＳＷ３制御信号により第１及び第３のスイッチ回路ＳＷ１、ＳＷ３をオンに設定し、かつＳＷ２制御信号により第２のスイッチ回路ＳＷ２をオフに設定する。これにより、キャパシタＣにより発生した電圧が、レギュレータ６４の電源線に供給される。レギュレータ６４は、キャパシタＣにより発生した電圧により、電圧発生回路６２の分割電圧に基づいて高電位側電源線を駆動する。こうすることで、極性反転駆動により本来接地側に捨てられる電荷を再利用して、消費電力を削減することができる。
【０１１９】
なお、図１１に示すように第３のスイッチ回路ＳＷ３を省略する構成にすることも可能である。この場合、ダイオード素子１０２を介してキャパシタＣの両端が接続される。したがって、キャパシタＣに高電位側電源線の電荷を蓄積することが可能となる。
【０１２０】
１．３ 第２の実施形態
第２の実施形態では、以下に述べる構成を第１の実施形態の構成に代える又は加えることにより、本来捨てられる電荷を利用して、例えば走査線駆動回路４０に供給される負電圧を生成する。
【０１２１】
第１の実施形態では、コモン電極ＣＯＭの電圧ＶＣＯＭが「Ｌ」レベルから「Ｈ」レベルに変化するときにデータ線駆動回路の高電位側電源線に放電されるデータ線の電荷が蓄積される。これに対して第２の実施形態における以下の構成では、コモン電極の電圧ＶＣＯＭが「Ｈ」レベルから「Ｌ」レベルに変化するときにデータ線駆動回路の低電位側電源線に放電されるデータ線の電荷が蓄積される。そして、低電位側電源線に放電されるデータ線の電荷を、負電圧の生成に再利用する。
【０１２２】
図１２に、第２の実施形態における電源回路及びデータ線駆動回路の構成の要部を示す。ただし、図１に示す液晶パネル２０及び走査線駆動回路４０と同一部分には同一符号を付し、適宜説明を省略する。またデータ線駆動回路２５０は、図３に示すデータ線駆動回路３０の各部を含む。
【０１２３】
第２の実施形態における電源回路２００は、走査線駆動回路４０に対して接地電源電位に対して負側の電圧（負電圧）を出力することができる。そのため電源回路２００は、チャージポンプ２１０と、レギュレータ２２０とを含む。
【０１２４】
チャージポンプ２１０は、接地電源電位を基準として正側の所与の基準電圧ＶＮ０を、図示しない昇圧クロックに基づいて負方向に昇圧して負電圧ＶＮを生成する。
【０１２５】
レギュレータ２２０は、高電位側及び低電位側の電源線の電位差を動作電源電圧とする。レギュレータ２２０の高電位側の電源線は、システム接地電源線である。レギュレータ２２０の低電位側の電源線は、チャージポンプ２１０の出力電圧である負電圧ＶＮが供給される信号線である。レギュレータ２２０は、高電位側及び低電位側の電源線の電圧を抵抗分割した所与の分割電圧を入力とし、その調整電圧を走査線駆動回路４０に対して出力する。
【０１２６】
電源回路２００は、第４及び第５のスイッチ回路ＳＷ４、ＳＷ５を含む。第４のスイッチ回路ＳＷ４は、データ線駆動回路２５０及び走査線駆動回路４０の低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側電源線と、システム接地電源電圧ＶＳＳが供給された接地電源線との間に挿入される。第５のスイッチ回路ＳＷ５は、データ線駆動回路２５０及び走査線駆動回路４０に接続される低電位側電源線と、ダイオード素子（所定の素子）２２２の一端との間に挿入される。ダイオード素子２２２の他端は、レギュレータ２２０の低電位側の電源線（チャージポンプ２１０の出力）に接続される。ダイオード素子２２２は、レギュレータ２２０の低電位側の電源線から第５のスイッチ回路ＳＷ５への方向が順方向となるように接続される。これにより、キャパシタＣ１の一端には、ほぼレギュレータ２２０の低電位側の電源線の電圧が供給される。
【０１２７】
第４のスイッチ回路ＳＷ４は、ＳＷ４制御信号によりオン・オフ制御される。第５のスイッチ回路ＳＷ５は、ＳＷ５制御信号によりオン・オフ制御される。
【０１２８】
第２の実施形態においても第１の実施形態と同様に、極性反転タイミングを含む所与の期間において、データ線駆動回路２５０の出力回路の出力がハイインピーダンス状態に設定される。すると、コモン電極ＣＯＭの電圧ＶＣＯＭが「Ｈ」レベルから「Ｌ」レベルに変化し、データ線ＤＬｎから放電され、出力信号線の電圧が下がる。
【０１２９】
ところが、データ線駆動回路２５０の出力端子に接続される出力保護回路によって、出力信号線に蓄積された電荷が、低電位側電源線に抜ける。その結果、データ線駆動回路の低電位側の駆動電源電圧が下がる。
【０１３０】
データ線駆動回路２５０の低電位側の駆動電源電圧は、電源回路２００からの低電位側電源線を介して供給される。そのため、第２の実施形態における電源回路２００では、スイッチ回路を設けて低電位側電源線に放電される電荷を蓄積し、蓄積した電荷を、負電圧を出力するレギュレータ２２０の低電位側の電源に利用する。
【０１３１】
図１３に、第４及び第５のスイッチ回路ＳＷ４、ＳＷ５の制御タイミングの一例を示す。極性反転タイミングを含む期間ＴＭ２（所与の期間）では、データ線駆動回路２５０の出力回路の出力がハイインピーダンス状態にされる。より具体的には、極性反転タイミングのうち、対向電極ＣＯＭの電圧ＶＣＯＭが「Ｈ」レベルから「Ｌ」レベルに変化するタイミングを含む期間ＴＭ２では、データ線駆動回路２５０の出力回路の出力がハイインピーダンス状態にされる。これにより、データ線駆動回路２５０の低電位側電源線の電圧が下がる。
【０１３２】
そこで、該期間ＴＭ２において、ＳＷ４制御信号により第４のスイッチ回路ＳＷ４をオフに設定し、かつＳＷ５制御信号により第５のスイッチ回路ＳＷ５をオンに設定する。これにより、低電位側電源線とキャパシタＣ１とが電気的に接続される。したがって、低電位側電源線の電荷が、キャパシタＣ１に蓄積される。
【０１３３】
そして、該期間ＴＭ２以降において、ＳＷ４制御信号により第４のスイッチ回路ＳＷ４をオンに設定し、かつＳＷ５制御信号により第５のスイッチ回路ＳＷ５をオフに設定する。これにより、キャパシタＣ１により発生した電圧がレギュレータ２２０の低電位側の電源線に印加される。
【０１３４】
なお所与の期間は、極性タイミングの前の所定の期間と、極性タイミングの後の所定の期間のうち、少なくとも一方を含むことができる。
【０１３５】
こうすることで、極性反転駆動により本来接地側に捨てられる電荷を再利用して、消費電力を削減することができる。
【０１３６】
なおキャパシタＣ１、ダイオード素子２２２を省略して、第５のスイッチ回路ＳＷ５が、走査線駆動回路４０及びデータ線駆動回路２５０に接続される低電位側電源線とレギュレータ２２０の低電位側の電源線との間に接続される構成にしてもよい。この場合、レギュレータ２２０の低電位側の電源線の寄生容量に、低電位側電源線に放電された電荷が蓄積される。
【０１３７】
なおデータ線駆動回路２５０が、いわゆるトリプルウェル構造で形成される場合には、接地電源電位よりも負側の電圧を生成することができる。したがって、上述の構成で電荷の再利用を図ることができる。
【０１３８】
しかしながら、データ線駆動回路２５０が、いわゆるツインウェル構造で形成される場合には、接地電源電位よりも負側の電圧を生成することができない。そのため、データ線駆動回路２５０に外部から入力される信号の論理レベルが「Ｌ」の場合、データ線駆動回路２５０の内部で認識される論理レベルが変わってしまう場合がある。そこで、データ線駆動回路２５０では、入力制御回路２５２を含む。
【０１３９】
図１４に、入力制御回路２５２の構成例を示す。
【０１４０】
入力制御回路２５２は、バッファ回路２５４と、ラッチ回路２５６とを含む。バッファ回路２５４は、マイナスプリチャージ信号ｍｐによりイネーブル制御される。ラッチ回路２５６は、マイナスプリチャージ信号ｍｐの反転信号によりイネーブル制御される。マイナスプリチャージ信号ｍｐは、図１３に示すＳＷ４制御信号と同様のタイミングで変化する信号である。こうすることで、電圧ＶＣＯＭの変化する期間ＴＭ２では、入力信号が入力されるバッファ回路２５４がディセーブル状態に設定されるため、入力信号を受け付けない。そのため、入力信号の誤った論理レベルを認識してしまうことがなくなる。
【０１４１】
なお、マイナスプリチャージ信号ｍｐによりラッチ回路２５６でラッチされた信号が出力される信号は、データ線駆動回路の接地電源電圧に固定されることが望ましい。データ線駆動回路の高電位側の電源電圧に固定されると、耐圧の問題が生じてしまうからである。
【０１４２】
またコントローラ５０では、極性反転タイミングが予め認識されていることから、コントローラ５０がデータ線駆動回路３０、走査線駆動回路４０及び電源回路６０に対する制御信号の出力を停止し、かつその出力をシステム接地電源電圧（コントローラの低電位側の電源電圧）に固定することが望ましい。
【０１４３】
また、このような入力制御回路２５２を設けることなく、差動で動作する入力信号を設けるようにすることも可能である。
【０１４４】
２． その他
近年、情報機器の小型軽量化や高画質化の要求により、表示パネルの小型化、画素の微細化が望まれている。その１つの解決策として、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：以下ＬＴＰＳと略す。）プロセスにより、表示パネルを形成することが検討されている。
【０１４５】
ＬＴＰＳプロセスによれば、スイッチ素子（例えば、薄膜トランジスタ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ））等を含む画素が形成されるパネル基板（例えばガラス基板）上に、駆動回路等を直接形成することができる。そのため、部品数を削減し、表示パネルの小型軽量化が可能となる。またＬＴＰＳでは、これまでのシリコンプロセスの技術を応用して、開口率を維持したまま画素の微細化を図ることができる。更にまたＬＴＰＳは、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ：ａ−Ｓｉ）に比べて電荷の移動度が大きく、かつ寄生容量が小さい。したがって、画面サイズの拡大により１画素当たりの画素選択期間が短くなった場合でも、当該基板上に形成された画素の充電期間を確保し、画質の向上を図ることが可能となる。
【０１４６】
このようなＬＴＰＳプロセスにより形成された表示パネル（液晶パネル）に対しても、上述した実施形態を適用することができる。
【０１４７】
図１５に、ＬＴＰＳプロセスにより形成された液晶パネルの構成の概要を示す。ＬＴＰＳプロセスにより形成された液晶パネル５００は、複数の走査線と、複数のデータ線と、複数の画素とを含む。複数の走査線と複数のデータ線とは、互いに交差するように配置される。画素は、走査線とデータ線とにより特定される。
【０１４８】
液晶パネル５００では、各走査線（ＧＬ）及び各データ線（ＤＬ）により３画素単位で選択される。選択された各画素には、データ線に対応する３本の色成分用データ線（Ｒ、Ｇ、Ｂ）のいずれかを伝送する各色成分用信号が書き込まれる。各画素は、ＴＦＴと画素電極とを含む。
【０１４９】
液晶パネル５００では、例えばガラス基板等のパネル基板上に走査線及びデータ線が形成される。より具体的には、図１５に示すパネル基板上に、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭと、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬＮとが形成されている。更に該パネル基板上には、Ｘ方向に第１〜第３の色成分用データ線を１組として複数組配列されそれぞれＹ方向に伸びる色成分用データ線（Ｒ１、Ｇ１、Ｂ１）〜（ＲＮ、ＧＮ、ＢＮ）が形成されている。
【０１５０】
走査線ＧＬ１〜ＧＬＭと、第１の色成分用データ線Ｒ１〜ＲＮとの交差位置に、Ｒ用画素（第１の色成分用画素）ＰＲ（ＰＲ１１〜ＰＲＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第２の色成分用データ線Ｇ１〜ＧＮとの交差位置に、Ｇ用画素（第２の色成分用画素）ＰＧ（ＰＧ１１〜ＰＧＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第３の色成分用データ線Ｂ１〜ＢＮとの交差位置に、Ｂ用画素（第３の色成分用画素）ＰＢ（ＰＢ１１〜ＰＢＭＮ）が設けられている。
【０１５１】
Ｒ用画素ＰＲ、Ｇ用画素ＰＧ及びＢ用画素ＰＢは、それぞれ図１に示した画素ＰＥｍｎと同様の構成であるため説明を省略する。
【０１５２】
また図１５において、パネル基板上には、各データ線に対応して設けられたデマルチプレクサ（ｄｅｍｕｌｔｉｐｌｅｘｅｒ）ＤＭＵＸ１〜ＤＭＵＸＮとが設けられている。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮには、デマルチプレクス制御信号が入力される。デマルチプレクス制御信号は、各デマルチプレクサのスイッチ制御を行うための信号である。
【０１５３】
ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、それぞれ走査線ＧＬ１〜ＧＬＭに出力される。ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、スタートパルス信号により開始される１フレームの垂直走査期間においていずれか１つがアクティブとなるパルス信号である。
【０１５４】
デマルチプレクス制御信号は、例えば上述の実施形態におけるデータ線駆動回路から供給される。またデータ線ＤＬ１〜ＤＬＮは、上述の実施形態におけるデータ線駆動回路により駆動される。データ線駆動回路は、色成分用画素ごとに時分割され各色成分の階調データに対応した電圧（データ信号）を、各色成分用データ線に出力する。そしてデータ線駆動回路は、時分割のタイミングに合わせて、各色成分の階調データに対応した電圧を各色成分用データ線に選択出力するためのデマルチプレクス制御信号を生成し、液晶パネル５００に対して出力する。
【０１５５】
図１６に、データ線駆動回路によりデータ線に出力されるデータ信号とデマルチプレクス制御信号との関係を模式的に示す。ここでは、データ線ＤＬｎに出力されたデータ信号ＤＡＴＡｎを示す。
【０１５６】
データ線駆動回路は、データ線ごとに、各色成分用の階調データ（表示データ）に対応した電圧が時分割により多重化されたデータ信号を出力する。図１６では、データ線駆動回路は、Ｒ用画素への書込信号、Ｇ用画素への書込信号及びＢ用画素への書込信号を多重化してデータ線ＤＬｎに出力する。ここで、Ｒ用画素への書込信号は、データ線ＤＬｎに対応するＲ用画素ＰＲ１ｎ〜ＰＲＭｎのうち、例えば走査線ＧＬｍにより選択されるＲ用画素ＰＲｍｎへの書込信号である。Ｇ用画素への書込信号は、データ線ＤＬｎに対応するＧ用画素ＰＧ１ｎ〜ＰＧＭｎのうち、例えば走査線ＧＬｍにより選択されるＧ用画素ＰＧｍｎへの書込信号である。Ｂ用画素への書込信号は、データ線ＤＬｎに対応するＢ用画素ＰＢ１ｎ〜ＰＢＭｎのうち、例えば走査線ＧＬｍにより選択されるＢ用画素ＰＢｍｎへの書込信号である。
【０１５７】
またデータ線駆動回路は、データ信号ＤＡＴＡｎにおいて多重化される各色成分用書込信号の時分割タイミングに合わせて、デマルチプレクス制御信号を生成する。デマルチプレクス制御信号は、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）からなる。
【０１５８】
またパネル基板上には、データ線ＤＬｎに対応するデマルチプレクサＤＭＵＸｎが設けられている。デマルチプレクサＤＭＵＸｎは、第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を含む。
【０１５９】
デマルチプレクサＤＭＵＸｎの出力側には、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）が接続される。また、入力側には、データ線ＤＬｎが接続される。デマルチプレクサＤＭＵＸｎは、デマルチプレクス制御信号に応じて、データ線ＤＬｎと、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）のいずれかとを、電気的に接続する。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮには、それぞれ共通にデマルチプレクス制御信号が入力される。
【０１６０】
第１のデマルチプレクス用スイッチ素子ＤＳＷ１は、第１のデマルチプレクス制御信号Ｒｓｅｌによりオン・オフ制御される。第２のデマルチプレクス用スイッチ素子ＤＳＷ２は、第２のデマルチプレクス制御信号Ｇｓｅｌによりオン・オフ制御される。第３のデマルチプレクス用スイッチ素子ＤＳＷ３は、第３のデマルチプレクス制御信号Ｂｓｅｌによりオン・オフ制御される。第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は周期的に順次アクティブとなる。そのため、デマルチプレクサＤＭＵＸｎは、周期的に、データ線ＤＬｎと第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）とを順次電気的に接続する。
【０１６１】
このような構成の液晶パネル５００において、時分割された第１〜第３の色成分用の階調データに対応した電圧が、データ線ＤＬｎに出力される。デマルチプレクサＤＭＵＸｎでは、時分割タイミングに合せて生成された第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各色成分の階調データに対応した電圧が、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）に印加される。このとき、走査線ＧＬｍにより選択された第１〜第３の色成分用画素（ＰＲｍｎ、ＰＧｍｎ、ＰＢｍｎ）のいずれかにおいて、色成分用データ線と画素電極とが電気的に接続される。
【０１６２】
以上のような構成の液晶パネル５００に対しても、第１又は第２の実施形態における電源回路を適用することができる。
【０１６３】
図１７に、液晶パネル５００に第１及び第２の実施形態における電源回路を適用した場合の制御タイミングの一例を示す。ここでは、図７又は図１１に示すように高電位側電源線に放電された電荷を蓄積すると共に、図１２に示すように低電位側電源線に放電された電荷を蓄積する場合について示す。
【０１６４】
このように極性反転タイミングを含む所与の期間ＴＭ１、ＴＭ２において、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が同時にオンとなる。より具体的には、コモン電極ＣＯＭの電圧ＶＣＯＭが「Ｌ」レベルから「Ｈ」レベルに変化するタイミングを含む期間ＴＭ１と、電圧ＶＣＯＭが「Ｈ」レベルから「Ｌ」レベルに変化するタイミングを含む期間ＴＭ２において、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）とデータ線ＤＬｎとが電気的に接続される。したがって、期間ＴＭ１、ＴＭ２において、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）とデータ線ＤＬｎとに蓄積された電荷の放電が行われることになる。
【０１６５】
なおデマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮのすべてを第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各デマルチプレクサの第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を同時にオンにするようにしてもよいし、データ線がハイインピーダンス状態に設定されたデマルチプレクサのみの第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を同時にオンにするようにしてもよい。
【０１６６】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１６７】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】液晶装置の構成の概要を示す構成図。
【図２】走査ライン反転駆動の説明図。
【図３】データ線駆動回路の構成例を示すブロック図。
【図４】データ線駆動回路の構成要部を示す構成図。
【図５】データ線から放電される場合について説明する図。
【図６】ボルテージフォロワ接続された演算増幅器の構成例を示す回路図。
【図７】第１の実施形態における電源回路の構成の概要を示す構成図。
【図８】第１及び第２のスイッチ回路の制御タイミングの一例を示すタイミング図。
【図９】本変形例における電源回路の構成例を示す構成図。
【図１０】第１〜第３のスイッチ回路の制御タイミングの一例を示すタイミング図。
【図１１】図９の構成から第３のスイッチ回路を省略した場合の電源回路の構成例を示す構成図。
【図１２】第２の実施形態における電源回路及びデータ線駆動回路の構成の要部を示す構成図。
【図１３】第４及び第５のスイッチ回路の制御タイミングの一例を示すタイミング図。
【図１４】入力制御回路の構成例を示す回路図。
【図１５】ＬＴＰＳプロセスにより形成された液晶パネルの構成の概要を示す構成図。
【図１６】データ線駆動回路によりデータ線に出力されるデータ信号とデマルチプレクス制御信号との関係を示す模式図。
【図１７】ＬＴＰＳプロセスにより形成された液晶パネルに第１及び第２の実施形態における電源回路を適用した場合の制御タイミングの一例を示すタイミング図。
【符号の説明】
１０ 液晶装置、２０、５００ 液晶パネル、３０、２５０ データ線駆動回路（ソースドライバ）、３１ データラッチ、３２ Ｌ／Ｓ、３３ 基準電圧発生回路、３４ ＤＡＣ、３５、３５ｎ 出力回路、４０ 走査線駆動回路、４１ｎ差動増幅部、４２ｎ 出力部、４８ｎ 出力保護回路、５０ コントローラ、６０、１００、２００ 電源回路、６２ 電圧発生回路、６４、２２０ レギュレータ（電圧調整回路）、１０２、２２２ ダイオード素子、２５２ 入力制御回路、２５４ バッファ回路、２５６ ラッチ回路
【発明の属する技術分野】
本発明は、電源供給方法及び電源回路に関係する。
【０００２】
【従来の技術】
従来より、携帯電話機などの電子機器に用いられる液晶パネル（広義には、表示パネル）として、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと略す）などのスイッチ素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。
【０００３】
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が困難である。
【０００４】
近年、携帯電話機などの携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望が強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきた。
【０００５】
ところで、単純マトリクス方式の液晶パネルやアクティブマトリクス方式の液晶パネルでは、画素を構成する液晶への印加電圧が交流となるように駆動される。このような交流駆動の手法として、ライン反転駆動やフレーム反転駆動が知られている。ライン反転駆動では、１又は複数ラインごとに、液晶の印加電圧の極性が反転するように駆動される。フレーム反転駆動では、フレームごとに液晶の印加電圧の極性が反転するように駆動される。
【０００６】
【特許文献１】
特開２００２−２３７０９号公報
【０００７】
【発明が解決しようとする課題】
液晶の印加電圧の極性を反転させる極性反転駆動では、液晶パネルのデータ線への電荷の充電と、データ線からの電荷の放電とが交互に繰り返される。その結果として、データ線から放電された電荷が、該データ線を駆動する駆動回路に戻される。
【０００８】
駆動回路は、例えばボルテージフォロワ接続された演算増幅器によりデータ線を駆動する。駆動回路に戻された電荷は、この演算増幅器において、駆動回路の接地側電源線に戻される。その結果、該レギュレータにより再びデータ線を充電する必要が生じ、消費電力の増大を招く。
【０００９】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、極性反転駆動によりデータ線から放電される電荷を利用して低消費電力化を図る電源供給方法及び電源回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線の寄生容量に、前記データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、前記寄生容量に蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給する電源供給方法に関係する。
【００１１】
ここで、データ線から放電された電荷とは、例えば極性反転駆動が行われたときに表示パネルのデータ線から流れる電荷である。
【００１２】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、駆動回路の高電位側の駆動電源電圧を出力するレギュレータにより本来例えばシステム接地電源線に捨てられるデータ線から放電された電荷を、該レギュレータの電源線の寄生容量に蓄積するようにした。そして、寄生容量への電荷の蓄積後に、該寄生容量に蓄積された電荷により発生した電圧をレギュレータの電源線に出力し、駆動回路に対して高電位側の駆動電源電圧を供給する。
【００１３】
したがって、本来捨てられるべき電荷を再利用して、駆動回路の高電位側の駆動電源電圧を供給することができるので、低消費電力化を図ることができる。
【００１４】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、前記データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、前記キャパシタに蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給する電源供給方法に関係する。
【００１５】
ここで所定の素子とは、例えばダイオード素子やスイッチ素子などがある。
【００１６】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、駆動回路の高電位側の駆動電源電圧を出力するレギュレータにより本来例えばシステム接地電源線に捨てられるデータ線から放電された電荷を、レギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに蓄積するようにした。したがって、キャパシタは、その他端に、データ線から放電される電荷を蓄積することができる。そして、キャパシタへの電荷の蓄積後に、キャパシタに蓄積された電荷により発生した電圧（キャパシタの両端部に発生した電圧）をレギュレータの電源線に出力し、駆動回路に対して高電位側の駆動電源電圧を供給する。
【００１７】
したがって、本来捨てられるべき電荷を再利用して、駆動回路の高電位側の駆動電源電圧を供給することができるので、低消費電力化を図ることができる。
【００１８】
また本発明は、複数の走査線と、各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線の寄生容量に、前記データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、前記寄生容量に蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給する電源供給方法に関係する。
【００１９】
ここで第ｆ（１≦ｆ≦３、ｆは整数）のデマルチプレクス用スイッチ素子をオンに設定するとは、第ｆのデマルチプレクス用スイッチ素子を閉じることを意味する。すなわち、第ｆのデマルチプレクス用スイッチ素子の両端の第ｊの色成分用の画素と、データ線とが電気的に接続されることを意味する。
【００２０】
本発明は、例えば低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：ＬＴＰＳ）プロセスにより形成された表示パネルを駆動する駆動回路への電源供給に適用することができる。
【００２１】
本発明においては、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、駆動回路の高電位側の駆動電源電圧を出力するレギュレータにより本来例えばシステム接地電源線に捨てられるデータ線から放電された電荷を、該レギュレータの電源線の寄生容量に蓄積するようにした。このとき、表示パネルの各デマルチプレクサに含まれる第１〜第３のデマルチプレクス用スイッチ素子を全てオンにして、第１〜第３の色成分用画素に接続されるデータ線から放電される電荷を放電させるようにしている。
【００２２】
そして、寄生容量への電荷の蓄積後に、該寄生容量に蓄積された電荷により発生した電圧をレギュレータの電源線に出力し、駆動回路に対して高電位側の駆動電源電圧を供給する。
【００２３】
したがって、ＬＴＰＳプロセスにより形成された表示パネルに対しても、本来捨てられるべき電荷を再利用して、駆動回路の高電位側の駆動電源電圧を供給することができるので、低消費電力化を図ることができる。
【００２４】
また本発明は、複数の走査線と、各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、前記データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、前記キャパシタに蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給する電源供給方法に関係する。
【００２５】
本発明は、例えばＬＴＰＳプロセスにより形成された表示パネルを駆動する駆動回路への電源供給に適用することができる。
【００２６】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、駆動回路の高電位側の駆動電源電圧を出力するレギュレータにより本来例えばシステム接地電源線に捨てられるデータ線から放電された電荷を、レギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに蓄積するようにした。したがって、キャパシタは、その他端に、データ線から放電される電荷を蓄積することができる。このとき、表示パネルの各デマルチプレクサに含まれる第１〜第３のデマルチプレクス用スイッチ素子を全てオンにして、第１〜第３の色成分用画素に接続されるデータ線から放電される電荷を放電させるようにしている。
【００２７】
そして、キャパシタへの電荷の蓄積後に、キャパシタに蓄積された電荷により発生した電圧（キャパシタの両端部に発生した電圧）をレギュレータの電源線に出力し、駆動回路に対して高電位側の駆動電源電圧を供給する。
【００２８】
したがって、ＬＴＰＳプロセスにより形成された表示パネルに対しても、本来捨てられるべき電荷を再利用して、駆動回路の高電位側の駆動電源電圧を供給することができるので、低消費電力化を図ることができる。
【００２９】
また本発明に係る電源供給方法では、前記所与の期間は、前記データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む期間であってもよい。
【００３０】
本発明によれば、極性反転駆動に伴って捨てられる電荷を再利用することができるので、極性反転駆動による表示品位の向上と共に低消費電力化を図ることができる。
【００３１】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、負電圧を出力するレギュレータの低電位側の電源線の寄生容量に、データ線から放電される電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記寄生容量に蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力する電源供給方法に関係する。
【００３２】
ここで、負電圧は、例えば複数の走査線を駆動する駆動回路に対して供給することができる。
【００３３】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、データ線駆動回路の低電位側電源線に捨てられるべきであるデータ線から放電された電荷を、負電圧を出力するレギュレータの低電位側の電源線の寄生容量に蓄積するようにしている。そして、寄生容量への電荷の蓄積後に、該寄生容量に蓄積された電荷により発生した電圧をレギュレータの低電位側の電源線に供給し、負電圧を出力するようにしている。
【００３４】
したがって、本来捨てられるべき電荷を再利用して、負電圧の生成に利用することができるので、低消費電力化を図ることができる。
【００３５】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、負電圧を出力するレギュレータの低電位側の電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記キャパシタに蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力する電源供給方法に関係する。
【００３６】
本発明において、駆動回路によるデータ線への出力をハイインピーダンス状態に設定し、データ線駆動回路の低電位側電源線に捨てられるべきであるデータ線から放電された電荷を、負電圧を出力するレギュレータの低電位側の電源線にその一端が直接又は所定の素子を介して接続されるキャパシタの他端に蓄積するようにしている。
【００３７】
そして、キャパシタへの電荷の蓄積後に、該キャパシタに蓄積された電荷により発生した電圧をレギュレータの低電位側の電源線に供給し、負電圧を出力するようにしている。
【００３８】
したがって、本来捨てられるべき電荷を再利用して、負電圧の生成に利用することができるので、低消費電力化を図ることができる。
【００３９】
また本発明は、複数の走査線と、各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、負電圧を出力するレギュレータの低電位側の電源線の寄生容量に、データ線から放電される電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記寄生容量に蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力する電源供給方法に関係する。
【００４０】
また本発明は、複数の走査線と、各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、負電圧を出力するレギュレータの低電位側の電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記キャパシタに蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力する電源供給方法に関係する。
【００４１】
本発明によれば、ＬＴＰＳプロセスにより形成された表示パネルに対しても、本来捨てられるべき電荷を再利用して、負電圧を出力することができるので、低消費電力化を図ることができる。
【００４２】
また本発明に係る電源供給方法では、前記所与の期間において、前記駆動回路の入力信号を受け付けないようにすることができる。
【００４３】
本発明によれば、駆動回路の低電位側の駆動電源電圧が下がるため、上述の期間においてデータ線からの電荷の放電により、駆動回路への入力信号の論理レベルを誤って認識される事態を回避することができる。
【００４４】
また本発明に係る電源供給方法では、前記入力信号が入力される入力バッファの出力を、前記駆動回路の低電位側の駆動電源電圧に固定することができる。
【００４５】
本発明においては、低電位側の駆動電源電圧に固定することにより、駆動回路への入力信号が固定されることによるリークを抑えることができると共に、駆動回路を高耐圧プロセスを用いて形成する必要がなくなる。
【００４６】
また本発明に係る電源供給方法では、前記所与の期間において、前記駆動回路を制御するコントローラが出力する前記駆動回路に対する制御信号の出力を停止することができる。
【００４７】
本発明においては、コントローラが上述の所与の期間を認識している場合には、駆動回路において入力信号の受け付けを行わないようにする構成を不要とすることができる。
【００４８】
また本発明に係る電源供給方法では、前記制御信号の出力を、前記コントローラの低電位側の電源電圧に固定することができる。
【００４９】
本発明においては、上述と同様に、コントローラが停止した制御信号のリークを抑えることができると共に、コントローラを高耐圧プロセスを用いて形成する必要がなくなる。
【００５０】
また本発明に係る電源供給方法では、前記所与の期間は、前記データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む期間であってもよい。
【００５１】
本発明によれば、極性反転駆動に伴って捨てられる電荷を再利用することができるので、極性反転駆動による表示品位の向上と共に低消費電力化を図ることができる。
【００５２】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源回路であって、その電源線に供給された第１の電圧を電源電圧として動作し、該第１の電圧又は該第１の電圧を分圧した分割電圧を入力電圧として該入力電圧に基づく調整電圧を出力するレギュレータと、一端が前記駆動回路の駆動電源電圧が出力される出力ノードに接続され、他端が前記レギュレータの出力に接続される第１のスイッチ回路と、一端が前記出力ノードに接続され、他端が前記電源線に接続される第２のスイッチ回路とを含み、前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、前記第１のスイッチ回路がオフ、前記第２のスイッチ回路がオンとなり、前記データ線から放電された電荷に対応する電荷が前記電源線の寄生容量に蓄積され、前記所与の期間後において、前記第１のスイッチ回路がオン、前記第２のスイッチ回路がオフとなり、前記寄生容量に蓄積された電荷により発生した電圧が電源電圧として供給された前記レギュレータにより、前記調整電圧が前記出力ノードに出力される電源回路に関係する。
【００５３】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源回路であって、第１の電圧又は該第１の電圧を分圧した分割電圧を入力電圧として該入力電圧に基づく調整電圧を出力するレギュレータと、一端が前記駆動回路の駆動電源電圧が出力される出力ノードに接続され、他端が前記レギュレータの出力に接続される第１のスイッチ回路と、一端が前記出力ノードに接続される第２のスイッチ回路と、一端が前記第２のスイッチ回路の他端に接続され、他端がシステム電源線に接続されるキャパシタと、前記第２のスイッチ回路の他端と、前記レギュレータの電源電圧が供給される電源線との間に接続され、前記システム電源線から前記レギュレータの電源線への方向が順方向となるように接続されるダイオード素子とを含み、前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、前記第１のスイッチ回路がオフ、前記第２のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記キャパシタに蓄積され、前記所与の期間後において、前記第１のスイッチ回路がオン、前記第２のスイッチ回路がオフとなり、前記キャパシタに蓄積された電荷により発生した電圧が電源電圧として供給された前記レギュレータにより、前記調整電圧が出力される電源回路に関係する。
【００５４】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧を供給する低電位側電源線からの電荷を利用して負電圧を出力する電源回路であって、入力された負電圧に基づく調整電圧を出力するレギュレータと、一端が前記駆動回路の低電位側の駆動電源電圧を出力する出力ノードに接続され、他端が前記電源回路の接地側電源電圧が供給されるシステム接地電源線に接続された第４のスイッチ回路と、一端が前記出力ノードに接続され、他端が直接又は所定の素子を介して前記レギュレータの低電位側の電源線に接続された第５のスイッチ回路と、前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、前記第４のスイッチ回路がオフ、前記第５のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記レギュレータの低電位側の電源線の寄生容量に蓄積され、前記所与の期間後において、前記第４のスイッチ回路がオン、前記第５のスイッチ回路がオフとなり、前記寄生容量に蓄積された電荷により発生した電圧が前記出力ノードに出力される電源回路に関係する。
【００５５】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧を供給する低電位側電源線からの電荷を利用して負電圧を出力する電源回路であって、入力された負電圧に基づく調整電圧を出力するレギュレータと、一端が前記駆動回路の低電位側の駆動電源電圧を出力する出力ノードに接続され、他端が前記電源回路の接地側電源電圧が供給されるシステム接地電源線に接続された第４のスイッチ回路と、一端が前記出力ノードの接続された第５のスイッチ回路と、一端が前記第５のスイッチ回路の他端に接続され、他端が接地されるキャパシタと、前記レギュレータの低電位側の電源線と前記第５のスイッチ回路の他端との間に、前記レギュレータの低電位側の電源線から前記第５のスイッチ回路への方向が順方向となるように接続されたダイオード素子とを含み、前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、前記第４のスイッチ回路がオフ、前記第５のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記キャパシタに蓄積され、前記所与の期間後において、前記第４のスイッチ回路がオン、前記第５のスイッチ回路がオフとなり、前記キャパシタに蓄積された電荷により発生した電圧が前記出力ノードに出力される電源回路に関係する。
【００５６】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。以下の実施形態では、アクティブマトリクス方式の液晶パネルであるＴＦＴパネルを例に説明するが、本発明はこれに限定されるものではない。
【００５７】
１． 液晶装置（電気光学装置）
図１に、液晶装置の構成の概要を示す。液晶装置は、携帯電話、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳、又はＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）などの種々の電子機器に組み込むことができる。
【００５８】
図１において、液晶装置１０は、液晶パネル２０、データ線駆動回路（狭義にはソースドライバ）３０、走査線駆動回路（狭義にはゲートドライバ）４０、コントローラ５０、電源回路６０を含む。なお、液晶装置１０にこれら全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００５９】
液晶パネル２０は、複数の走査線（ゲート線）と、複数のデータ線（ソース線）と、各画素が複数の走査線のいずれかの走査線及び複数のデータ線のいずれかのデータ線により特定される複数の画素とを含む。各画素は、ＴＦＴと画素電極とを含む。データ線にはＴＦＴが接続され、該ＴＦＴに画素電極が接続される。
【００６０】
より具体的には、液晶パネル２０は例えばガラス基板からなるパネル基板上に形成される。パネル基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数）との交差点に対応する位置に画素ＰＥｍｎが設けられている。画素ＰＥｍｎは、ＴＦＴｍｎと画素電極とを含む。
【００６１】
ＴＦＴｍｎのゲート電極は走査線Ｇｍに接続される。ＴＦＴｍｎのソース電極はデータ線ＤＬｎに接続される。ＴＦＴｍｎのドレイン電極は画素電極に接続される。画素電極と、該画素電極と液晶素子（広義には電気光学物質）を介して対向する対向電極ＣＯＭ（コモン電極）との間には、液晶容量ＣＬｍｎ及び補助容量ＣＳｍｎが形成されている。画素電極と対向電極ＣＯＭとの間の電圧に応じて、液晶素子の透過率が変化するようになっている。対向電極ＣＯＭに供給される電圧ＶＣＯＭは、電源回路６０により生成される。
【００６２】
データ線駆動回路３０は、表示データに基づいて液晶パネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。走査線駆動回路４０は、液晶パネル２０の走査線ＧＬ１〜ＧＬＭを走査する。
【００６３】
コントローラ５０は、図示しない中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：以下、ＣＰＵと略す）等のホストにより設定された内容に従って、データ線駆動回路３０、走査線駆動回路４０及び電源回路６０に対して制御信号を出力する。より具体的には、コントローラ５０は、データ線駆動回路３０及び走査線駆動回路４０に対しては、例えば動作モードの設定や内部で生成した水平同期信号や垂直同期信号を供給する。またコントローラ５０は、電源回路６０に対しては、対向電極ＣＯＭの電圧ＶＣＯＭの極性反転タイミングの制御を行う。
【００６４】
電源回路６０は、外部から供給される基準電圧に基づいて、液晶パネル２０の各種電圧や、対向電極ＣＯＭの電圧ＶＣＯＭを生成する。より具体的には、電源回路６０は、チャージポンプ回路を含み、接地側電源電圧を基準とした正方向及び負方向の複数の電源電圧と、対向電極ＣＯＭの電圧ＶＣＯＭとを生成することができる。接地側電源電圧を基準として負方向の電源電圧は、例えば走査線駆動回路４０に対して出力される。
【００６５】
電源回路６０では、生成した複数の電源電圧と電圧ＶＣＯＭとが、それぞれレギュレータ（電圧調整回路）により電圧調整される。そして、調整後の電圧が出力される。このようなレギュレータは、例えばボルテージフォロワ接続された演算増幅器により構成される。
【００６６】
なお図１では、液晶装置１０がコントローラ５０を含む構成になっているが、コントローラ５０を液晶装置１０の外部に設けてもよい。或いは、コントローラ５０と共にホスト（図示せず）を液晶装置１０に含めるように構成してもよい。
【００６７】
また走査線駆動回路４０、コントローラ５０及び電源回路６０のうち少なくとも１つをデータ線駆動回路３０に内蔵させてもよい。またデータ線駆動回路３０、走査線駆動回路４０、コントローラ５０及び電源回路６０の一部又は全部を液晶パネル２０上に形成してもよい。
【００６８】
ところで、液晶素子には、直流電圧を長時間印加すると劣化するという性質を有する。そこで、液晶素子に印加する電圧の極性を交互に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動などがある。
【００６９】
図２に、走査ライン反転駆動の説明図を示す。例えば走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（１又は複数の走査線ごと）に極性反転される。
【００７０】
例えば、第ｋ（１≦ｋ≦Ｍ、ｋは整数）の走査期間（走査線ＧＬｋの選択期間）では正極性の電圧が液晶素子に印加され、第（ｋ＋１）の走査期間では負極性の電圧が印加され、第（ｋ＋２）の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第ｋの走査期間では負極性の電圧が液晶素子に印加され、第（ｋ＋１）の走査期間では正極性の電圧が印加され、第（ｋ＋２）の走査期間では負極性の電圧が印加されるようになる。
【００７１】
そして、この走査ライン反転駆動では、対向電極ＣＯＭの電圧（コモン電圧）ＶＣＯＭが走査期間ごとに極性反転される。
【００７２】
より具体的には、正極の期間Ｔ１（第１の期間）ではコモン電圧ＶＣＯＭはＶＣ１（第１のコモン電圧）になり、負極の期間Ｔ２（第２の期間）ではＶＣ２（第２のコモン電圧）になる。
【００７３】
ここで、正極の期間Ｔ１は、データ線（画素電極）の電圧ＶＳがコモン電圧ＶＣＯＭよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、データ線の電圧ＶＳがコモン電圧ＶＣＯＭよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。また、電圧ＶＣ２は、所与の電圧を基準として電圧ＶＣ１を極性反転した電圧である。
【００７４】
このようにコモン電圧ＶＣＯＭを極性反転することで、液晶パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【００７５】
１．１ 第１の実施形態
ところで、上述のような極性反転駆動では、データ線の充電と、データ線の放電とが交互に繰り返される。その結果として、データ線から放電された電荷は、データ線駆動回路３０の電源線に戻される。したがって、データ線に対して再度電荷を供給する必要が生じ、消費電力の増大を招く。
【００７６】
以下では、この点について説明する。
【００７７】
まず、データ線駆動回路３０の構成について説明する。
【００７８】
図３に、データ線駆動回路３０の構成例を示す。データ線駆動回路３０には、高電位側の駆動電源電圧ＶＤＤＳが供給される高電位側電源線と、低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側（接地側）電源線とが接続される。高電位側及び低電位側の駆動電源電圧ＶＤＤＳ、ＶＳＳＳは、電源回路６０により生成される。
【００７９】
データ線駆動回路３０は、データラッチ３１、レベルシフタ（Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ：Ｌ／Ｓ）３２、基準電圧発生回路３３、電圧選択回路（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）３４、出力回路３５を含む。
【００８０】
データラッチ３１は、表示データをラッチする。表示データは、データ線単位に区分される複数の階調データを含んで構成される。Ｌ／Ｓ３２は、データラッチ３１の出力の電圧レベルをシフトする。
【００８１】
基準電圧発生回路３３は、高電位側の駆動電源電圧ＶＤＤＳと低電位側の駆動電源電圧ＶＳＳＳとの間の電圧を分割した複数の基準電圧を発生する。基準電圧発生回路３３は、例えば両端に高電位側の駆動電源電圧ＶＤＤＳと低電位側の駆動電源電圧ＶＳＳＳとが接続されたラダー抵抗を含んで構成される。この場合、ラダー抵抗の複数の電圧分割端子から基準電圧が発生される。各基準電圧は、階調データに対応した階調電圧になる。
【００８２】
ＤＡＣ３４は、基準電圧発生回路３３により生成された複数の基準電圧を用いて、Ｌ／Ｓ３２からの出力をアナログ階調電圧に変換する。より具体的には、ＤＡＣ３４は、階調データをデコードし、デコード結果に基づいて複数の基準電圧のいずれかを選択する。ＤＡＣ３４において選択された基準電圧は、アナログ階調電圧として出力回路３５に出力される。
【００８３】
出力回路３５は、ＤＡＣ３４からのアナログ階調電圧に基づいてデータ線ＤＬ１〜ＤＬＮを駆動する。このような出力回路３５では、インピーダンス変換回路としてのボルテージフォロワ接続された演算増幅器がデータ線単位に設けられる。
【００８４】
図４に、データ線駆動回路３０の構成要部を示す。図４においては、データ線ＤＬｎを駆動するデータ線駆動回路３０の要部を示している。
【００８５】
データ線ＤＬｎに対応する階調データは、ＤＡＣ３４ｎによりアナログ階調電圧に変換される。アナログ階調電圧は、出力回路３５ｎに入力される。出力回路３５ｎは、ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎを含む。出力回路３５ｎは、ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎによりデータ線ＤＬｎを駆動する。
【００８６】
出力回路３５ｎは、イネーブル信号ＥＮにより、イネーブル状態又はディセーブル状態に設定される。出力回路３５ｎは、イネーブル信号ＥＮによりディセーブル状態に設定されているとき、その出力をハイインピーダンス状態に設定する。またイネーブル状態に設定された出力回路３５ｎにより駆動されたデータ線ＤＬｎには、階調データに対応した電圧が印加される。
【００８７】
しかしながら、上述の極性反転駆動によりコモン電極ＣＯＭの電圧ＶＣＯＭが交互に電圧ＶＣ１、ＶＣ２となることにより、液晶素子に印加される電圧の極性が反転される。その結果、極性反転タイミングに合わせてデータ線ＤＬｎに蓄積された電荷が放電されることになる。
【００８８】
より具体的には、ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎが、高電位側の駆動電源電圧ＶＤＤＳと低電位側の駆動電源電圧ＶＳＳＳとの間の電圧を動作電圧として動作するものとすると、極性反転タイミングに合わせて、高電位側の駆動電源電圧ＶＤＤＳが供給される高電位側電源線又は低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側電源線に、データ線ＤＬｎに蓄積された電荷が戻されることになる。
【００８９】
図５に、データ線から放電される場合について説明する図を示す。まず、コモン電極の電圧ＶＣＯＭは、電圧ＶＣ１であるものとする。図４に示すようにデータ線ＤＬｎは、データ線駆動回路３０の出力回路３５ｎにより駆動される。
【００９０】
そして、データ線ＤＬｎが充電され（ｔ１）、例えばデータ線ＤＬｎの電圧が５Ｖになる。そして、走査線ＧＬｍが選択されてＴＦＴｍｎがオンになり、ＴＦＴｍｎに接続された画素電極にデータ線ＤＬｎの電圧が書き込まれた後、ＴＦＴｍｎがオフとなる（ｔ２）。
【００９１】
極性反転タイミングｔ３において、コモン電極の電圧ＶＣＯＭが電圧ＶＣ１（「Ｌ」レベル）から電圧ＶＣ２（「Ｈ」レベル）に変化すると、データ線ＤＬｎの電圧が相対的に電圧（ＶＣ２−ＶＣ１）だけ上がる（ｔ４）。例えば期間ｔ１においてデータ線ＤＬｎの電圧が５Ｖになり、電圧ＶＣ１が０Ｖ、電圧ＶＣ２が５Ｖとすると、極性反転タイミングｔ３以降の期間ｔ４において、データ線ＤＬｎの電圧は１０Ｖとなる。
【００９２】
ところがデータ線ＤＬｎを駆動するデータ線駆動回路３０の出力回路３５ｎは、基準電圧より高い電圧が印加された信号線の電荷を低電位側の電源線に抜くように構成されている。図４に示すように、データ線ＤＬｎがボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎにより駆動される場合、データ線ＤＬｎの電圧が入力される信号の電圧より高くなると、データ線ＤＬｎと、低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側電源線とが電気的に接続される。したがって、データ線ＤＬｎから放電された電荷は、低電位側電源線に抜ける。
【００９３】
図６に、ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎの構成例を示す。ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎの入力電圧Ｖｉｎとして、アナログ階調電圧が入力される。またボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎの出力電圧Ｖｏｕｔは、データ線ＤＬｎに出力される。ボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎは、差動増幅部４１ｎと、出力部４２ｎとを含む。
【００９４】
出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより高い場合には、出力部４２ｎのｐ型トランジスタ４４がオフとなる。したがって、イネーブル信号ＥＮによりオン状態となるｎ型トランジスタ４６により構成される定電流源を介して、出力電圧Ｖｏｕｔが印加される出力信号線が、低電位側電源線と電気的に接続される。
【００９５】
このようにデータ線ＤＬｎがボルテージフォロワ接続された演算増幅器ＯＰＡＭＰｎにより駆動される場合、図５に示すように出力電圧であるデータ線ＤＬｎの電圧が入力される信号の電圧より高くなると、低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側電源線に電荷が抜け、データ線ＤＬｎの電圧を高電位側電源線に供給される高電位側の駆動電源電圧ＶＤＤＳに戻してしまう（ｔ５）。そのため、図５において斜線部７０のデータ線ＤＬｎから放電される電荷に対応した電力が無駄に消費されてしまい、消費電力の増大を招く。
【００９６】
そこで第１の実施形態では、電源回路６０を以下のように構成することで、データ線ＤＬｎから放電される電荷の再利用を図り、消費電力の削減を実現する。
【００９７】
すなわち、第１の実施形態では、極性反転タイミングを含む所与の期間において、出力回路３５ｎの出力がハイインピーダンス状態に設定される。すると、データ線ＤＬｎから放電された電荷は、出力信号線に蓄積される。そのため、該出力信号線の電圧が上がる。
【００９８】
ところが、データ線駆動回路３０の出力端子には、出力保護回路４８ｎが接続されている。出力保護回路４８ｎは、ダイオード素子又はトランジスタによって構成されている。そのため、出力信号線に蓄積された電荷が、高電位側電源線に抜ける。その結果、データ線駆動回路３０の高電位側の駆動電源電圧が上がる。
【００９９】
データ線駆動回路３０の高電位側の駆動電源電圧は、電源回路６０からの高電位側電源線を介して供給される。電源回路６０は、高電位側電源線に対し、レギュレータにより高電位側の駆動電源電圧を供給する。このレギュレータは、例えば上述のボルテージフォロワ接続された演算増幅器により構成される場合、上述のように電圧が上がった高電位側の駆動電源電圧をそのまま該演算増幅器の出力に戻してしまうと、やはり電源回路６０の接地側電源線に電荷を戻してしまい、消費電力の増大を招く。
【０１００】
そのため、第１の実施形態における電源回路６０では、スイッチ回路を設けて、高電位側電源線の電荷を蓄積し、蓄積した電荷を利用して、該高電位側電源線を駆動するレギュレータに対して電源電圧を供給する。こうすることで、図５に示す斜線部７０に相当する電力の消費を抑えることができる。
【０１０１】
図７に、第１の実施形態における電源回路６０の構成の概要を示す。電源回路６０は、電圧発生回路６２と、電圧調整回路としてのレギュレータ６４と、第１及び第２のスイッチ回路ＳＷ１、ＳＷ２とを含む。
【０１０２】
電圧発生回路６２は、例えばシステム電源電圧ＶＤＤとしての第１の電圧が供給された電源線と、例えばシステム接地電源電圧ＶＳＳが供給された接地電源線との間に接続されたラダー抵抗を含む。ラダー抵抗の電圧分割端子からは、各種電源電圧が取り出される。図７においては、１つの電圧分割端子から取り出された電源電圧がレギュレータ６４の入力となるように接続されているが、レギュレータ６４の入力を第１の電圧とするように構成してもよい。
【０１０３】
レギュレータ６４は、図６に示した差動増幅部及び出力部を有するボルテージフォロワ接続された演算増幅器により構成される。レギュレータ６４は、データ線駆動回路３０の高電位側電源線を駆動する。
【０１０４】
高電位側電源線に接続される電源回路６０の出力ノードＮＤには、第１及び第２のスイッチ回路ＳＷ１、ＳＷ２が接続される。第１のスイッチ回路ＳＷ１の他端は、レギュレータ６４の出力に接続される。第２のスイッチ回路ＳＷ２の他端は、第１の電圧が供給される電源線に接続される。第１のスイッチ回路ＳＷ１は、ＳＷ１制御信号によりオン・オフ制御される。第２のスイッチ回路ＳＷ２は、ＳＷ２制御信号によりオン・オフ制御される。
【０１０５】
第１の実施形態における電源回路６０では、出力ノードＮＤをレギュレータ６４の電源電圧が供給される信号線（電源線）に接続し、高電位側電源線に蓄積された電荷を該電源線の寄生容量Ｃ０に蓄積することができる。ここで、寄生容量Ｃ０は、電源線と、所定の信号線又は基板との間に形成される容量ということもできる。
【０１０６】
図８に、第１及び第２のスイッチ回路ＳＷ１、ＳＷ２の制御タイミングの一例を示す。極性反転タイミングを含む期間ＴＭ１（所与の期間）では、データ線駆動回路３０の出力回路３５ｎの出力がハイインピーダンス状態にされる。より具体的には、極性反転タイミングのうち、対向電極ＣＯＭの電圧ＶＣＯＭが「Ｌ」レベルから「Ｈ」レベルに変化するタイミングを含む期間ＴＭ１では、データ線駆動回路３０の出力回路３５ｎの出力がハイインピーダンス状態にされる。これにより、データ線の放電が行われ、データ線駆動回路３０の高電位側電源線の電圧が上がる。
【０１０７】
そこで、該期間ＴＭ１において、ＳＷ１制御信号により第１のスイッチ回路ＳＷ１をオフに設定し、かつＳＷ２制御信号により第２のスイッチ回路ＳＷ２をオンに設定する。これにより、出力ノードＮＤとレギュレータ６４の電源線とが電気的に接続される。したがって、高電位側電源線の電荷が、電源線の寄生容量Ｃ０に蓄積される。
【０１０８】
そして、該期間ＴＭ１以降において、ＳＷ１制御信号により第１のスイッチ回路ＳＷ１をオンに設定し、かつＳＷ２制御信号により第２のスイッチ回路ＳＷ２をオフに設定する。これにより、出力ノードＮＤとレギュレータ６４の電源線とが電気的に遮断されると共に、出力ノードＮＤとレギュレータ６４の出力とが電気的に接続される。レギュレータ６４は、電源線の寄生容量Ｃ０により発生した電圧により、電圧発生回路６２の分割電圧に基づいて高電位側電源線を駆動する。
【０１０９】
なお所与の期間は、極性タイミングの前の所定の期間と、極性タイミングの後の所定の期間のうち、少なくとも一方を含むことができる。
【０１１０】
こうすることで、極性反転駆動により本来接地側に捨てられる電荷を再利用して、消費電力を削減することができる。
【０１１１】
１．２ 変形例
図７においては、高電位電源線の電荷を、レギュレータ６４の電源電圧が供給される信号線（電源線）の寄生容量に蓄積させるようにしていたが、これに限定されるものではない。本変形例における電源回路では、第２のスイッチ回路ＳＷ２の他端と、システム電源電圧ＶＤＤが供給されるシステム電源線との間にキャパシタＣを設け、該キャパシタＣに高電位電源線の電荷を蓄積させるように構成される。
【０１１２】
図９に、本変形例における電源回路の構成例を示す。ただし、図７に示す電源回路６０と同一部分には同一符号を付し、適宜説明を省略する。本変形例における電源回路１００が図７に示す電源回路６０と異なる点は、第３のスイッチ回路ＳＷ３、キャパシタＣ及びダイオード素子（所定の素子）１０２を含む点である。
【０１１３】
第３のスイッチ回路ＳＷ３は、第２のスイッチ回路ＳＷ２の他端とレギュレータ６４の電源線との間に接続される。第３のスイッチ回路ＳＷ３は、ＳＷ３制御信号によりオン・オフ制御される。
【０１１４】
キャパシタＣは、第２のスイッチ回路ＳＷ２の他端とシステム電源線との間に接続される。システム電源線は、システム電源ＶＤＤが供給される電源線である。システム電源線は、またレギュレータの電源電圧を供給するための信号線ということもできる。
【０１１５】
ダイオード素子１０２は、システム電源線とレギュレータ６４の電源線との間に接続される。より具体的には、ダイオード素子１０２は、システム電源線からレギュレータ６４の電源線の方向が順方向となるように接続される。
【０１１６】
図１０に、第１〜第３のスイッチ回路ＳＷ１〜ＳＷ３の制御タイミングの一例を示す。第１及び第２のスイッチ回路ＳＷ１、ＳＷ２の制御タイミングは、図８と同様である。ＳＷ３制御信号は、ＳＷ１制御信号と同じタイミングで変化する。
【０１１７】
すなわち、期間ＴＭ１において、ＳＷ１制御信号により第１及び第３のスイッチ回路ＳＷ１、ＳＷ３をオフに設定し、かつＳＷ２制御信号により第２のスイッチ回路ＳＷ２をオンに設定する。これにより、電圧が上がった出力ノードＮＤの電荷が、キャパシタＣに蓄積される。
【０１１８】
そして、該期間ＴＭ１以降において、ＳＷ１制御信号及びＳＷ３制御信号により第１及び第３のスイッチ回路ＳＷ１、ＳＷ３をオンに設定し、かつＳＷ２制御信号により第２のスイッチ回路ＳＷ２をオフに設定する。これにより、キャパシタＣにより発生した電圧が、レギュレータ６４の電源線に供給される。レギュレータ６４は、キャパシタＣにより発生した電圧により、電圧発生回路６２の分割電圧に基づいて高電位側電源線を駆動する。こうすることで、極性反転駆動により本来接地側に捨てられる電荷を再利用して、消費電力を削減することができる。
【０１１９】
なお、図１１に示すように第３のスイッチ回路ＳＷ３を省略する構成にすることも可能である。この場合、ダイオード素子１０２を介してキャパシタＣの両端が接続される。したがって、キャパシタＣに高電位側電源線の電荷を蓄積することが可能となる。
【０１２０】
１．３ 第２の実施形態
第２の実施形態では、以下に述べる構成を第１の実施形態の構成に代える又は加えることにより、本来捨てられる電荷を利用して、例えば走査線駆動回路４０に供給される負電圧を生成する。
【０１２１】
第１の実施形態では、コモン電極ＣＯＭの電圧ＶＣＯＭが「Ｌ」レベルから「Ｈ」レベルに変化するときにデータ線駆動回路の高電位側電源線に放電されるデータ線の電荷が蓄積される。これに対して第２の実施形態における以下の構成では、コモン電極の電圧ＶＣＯＭが「Ｈ」レベルから「Ｌ」レベルに変化するときにデータ線駆動回路の低電位側電源線に放電されるデータ線の電荷が蓄積される。そして、低電位側電源線に放電されるデータ線の電荷を、負電圧の生成に再利用する。
【０１２２】
図１２に、第２の実施形態における電源回路及びデータ線駆動回路の構成の要部を示す。ただし、図１に示す液晶パネル２０及び走査線駆動回路４０と同一部分には同一符号を付し、適宜説明を省略する。またデータ線駆動回路２５０は、図３に示すデータ線駆動回路３０の各部を含む。
【０１２３】
第２の実施形態における電源回路２００は、走査線駆動回路４０に対して接地電源電位に対して負側の電圧（負電圧）を出力することができる。そのため電源回路２００は、チャージポンプ２１０と、レギュレータ２２０とを含む。
【０１２４】
チャージポンプ２１０は、接地電源電位を基準として正側の所与の基準電圧ＶＮ０を、図示しない昇圧クロックに基づいて負方向に昇圧して負電圧ＶＮを生成する。
【０１２５】
レギュレータ２２０は、高電位側及び低電位側の電源線の電位差を動作電源電圧とする。レギュレータ２２０の高電位側の電源線は、システム接地電源線である。レギュレータ２２０の低電位側の電源線は、チャージポンプ２１０の出力電圧である負電圧ＶＮが供給される信号線である。レギュレータ２２０は、高電位側及び低電位側の電源線の電圧を抵抗分割した所与の分割電圧を入力とし、その調整電圧を走査線駆動回路４０に対して出力する。
【０１２６】
電源回路２００は、第４及び第５のスイッチ回路ＳＷ４、ＳＷ５を含む。第４のスイッチ回路ＳＷ４は、データ線駆動回路２５０及び走査線駆動回路４０の低電位側の駆動電源電圧ＶＳＳＳが供給される低電位側電源線と、システム接地電源電圧ＶＳＳが供給された接地電源線との間に挿入される。第５のスイッチ回路ＳＷ５は、データ線駆動回路２５０及び走査線駆動回路４０に接続される低電位側電源線と、ダイオード素子（所定の素子）２２２の一端との間に挿入される。ダイオード素子２２２の他端は、レギュレータ２２０の低電位側の電源線（チャージポンプ２１０の出力）に接続される。ダイオード素子２２２は、レギュレータ２２０の低電位側の電源線から第５のスイッチ回路ＳＷ５への方向が順方向となるように接続される。これにより、キャパシタＣ１の一端には、ほぼレギュレータ２２０の低電位側の電源線の電圧が供給される。
【０１２７】
第４のスイッチ回路ＳＷ４は、ＳＷ４制御信号によりオン・オフ制御される。第５のスイッチ回路ＳＷ５は、ＳＷ５制御信号によりオン・オフ制御される。
【０１２８】
第２の実施形態においても第１の実施形態と同様に、極性反転タイミングを含む所与の期間において、データ線駆動回路２５０の出力回路の出力がハイインピーダンス状態に設定される。すると、コモン電極ＣＯＭの電圧ＶＣＯＭが「Ｈ」レベルから「Ｌ」レベルに変化し、データ線ＤＬｎから放電され、出力信号線の電圧が下がる。
【０１２９】
ところが、データ線駆動回路２５０の出力端子に接続される出力保護回路によって、出力信号線に蓄積された電荷が、低電位側電源線に抜ける。その結果、データ線駆動回路の低電位側の駆動電源電圧が下がる。
【０１３０】
データ線駆動回路２５０の低電位側の駆動電源電圧は、電源回路２００からの低電位側電源線を介して供給される。そのため、第２の実施形態における電源回路２００では、スイッチ回路を設けて低電位側電源線に放電される電荷を蓄積し、蓄積した電荷を、負電圧を出力するレギュレータ２２０の低電位側の電源に利用する。
【０１３１】
図１３に、第４及び第５のスイッチ回路ＳＷ４、ＳＷ５の制御タイミングの一例を示す。極性反転タイミングを含む期間ＴＭ２（所与の期間）では、データ線駆動回路２５０の出力回路の出力がハイインピーダンス状態にされる。より具体的には、極性反転タイミングのうち、対向電極ＣＯＭの電圧ＶＣＯＭが「Ｈ」レベルから「Ｌ」レベルに変化するタイミングを含む期間ＴＭ２では、データ線駆動回路２５０の出力回路の出力がハイインピーダンス状態にされる。これにより、データ線駆動回路２５０の低電位側電源線の電圧が下がる。
【０１３２】
そこで、該期間ＴＭ２において、ＳＷ４制御信号により第４のスイッチ回路ＳＷ４をオフに設定し、かつＳＷ５制御信号により第５のスイッチ回路ＳＷ５をオンに設定する。これにより、低電位側電源線とキャパシタＣ１とが電気的に接続される。したがって、低電位側電源線の電荷が、キャパシタＣ１に蓄積される。
【０１３３】
そして、該期間ＴＭ２以降において、ＳＷ４制御信号により第４のスイッチ回路ＳＷ４をオンに設定し、かつＳＷ５制御信号により第５のスイッチ回路ＳＷ５をオフに設定する。これにより、キャパシタＣ１により発生した電圧がレギュレータ２２０の低電位側の電源線に印加される。
【０１３４】
なお所与の期間は、極性タイミングの前の所定の期間と、極性タイミングの後の所定の期間のうち、少なくとも一方を含むことができる。
【０１３５】
こうすることで、極性反転駆動により本来接地側に捨てられる電荷を再利用して、消費電力を削減することができる。
【０１３６】
なおキャパシタＣ１、ダイオード素子２２２を省略して、第５のスイッチ回路ＳＷ５が、走査線駆動回路４０及びデータ線駆動回路２５０に接続される低電位側電源線とレギュレータ２２０の低電位側の電源線との間に接続される構成にしてもよい。この場合、レギュレータ２２０の低電位側の電源線の寄生容量に、低電位側電源線に放電された電荷が蓄積される。
【０１３７】
なおデータ線駆動回路２５０が、いわゆるトリプルウェル構造で形成される場合には、接地電源電位よりも負側の電圧を生成することができる。したがって、上述の構成で電荷の再利用を図ることができる。
【０１３８】
しかしながら、データ線駆動回路２５０が、いわゆるツインウェル構造で形成される場合には、接地電源電位よりも負側の電圧を生成することができない。そのため、データ線駆動回路２５０に外部から入力される信号の論理レベルが「Ｌ」の場合、データ線駆動回路２５０の内部で認識される論理レベルが変わってしまう場合がある。そこで、データ線駆動回路２５０では、入力制御回路２５２を含む。
【０１３９】
図１４に、入力制御回路２５２の構成例を示す。
【０１４０】
入力制御回路２５２は、バッファ回路２５４と、ラッチ回路２５６とを含む。バッファ回路２５４は、マイナスプリチャージ信号ｍｐによりイネーブル制御される。ラッチ回路２５６は、マイナスプリチャージ信号ｍｐの反転信号によりイネーブル制御される。マイナスプリチャージ信号ｍｐは、図１３に示すＳＷ４制御信号と同様のタイミングで変化する信号である。こうすることで、電圧ＶＣＯＭの変化する期間ＴＭ２では、入力信号が入力されるバッファ回路２５４がディセーブル状態に設定されるため、入力信号を受け付けない。そのため、入力信号の誤った論理レベルを認識してしまうことがなくなる。
【０１４１】
なお、マイナスプリチャージ信号ｍｐによりラッチ回路２５６でラッチされた信号が出力される信号は、データ線駆動回路の接地電源電圧に固定されることが望ましい。データ線駆動回路の高電位側の電源電圧に固定されると、耐圧の問題が生じてしまうからである。
【０１４２】
またコントローラ５０では、極性反転タイミングが予め認識されていることから、コントローラ５０がデータ線駆動回路３０、走査線駆動回路４０及び電源回路６０に対する制御信号の出力を停止し、かつその出力をシステム接地電源電圧（コントローラの低電位側の電源電圧）に固定することが望ましい。
【０１４３】
また、このような入力制御回路２５２を設けることなく、差動で動作する入力信号を設けるようにすることも可能である。
【０１４４】
２． その他
近年、情報機器の小型軽量化や高画質化の要求により、表示パネルの小型化、画素の微細化が望まれている。その１つの解決策として、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：以下ＬＴＰＳと略す。）プロセスにより、表示パネルを形成することが検討されている。
【０１４５】
ＬＴＰＳプロセスによれば、スイッチ素子（例えば、薄膜トランジスタ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ））等を含む画素が形成されるパネル基板（例えばガラス基板）上に、駆動回路等を直接形成することができる。そのため、部品数を削減し、表示パネルの小型軽量化が可能となる。またＬＴＰＳでは、これまでのシリコンプロセスの技術を応用して、開口率を維持したまま画素の微細化を図ることができる。更にまたＬＴＰＳは、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ：ａ−Ｓｉ）に比べて電荷の移動度が大きく、かつ寄生容量が小さい。したがって、画面サイズの拡大により１画素当たりの画素選択期間が短くなった場合でも、当該基板上に形成された画素の充電期間を確保し、画質の向上を図ることが可能となる。
【０１４６】
このようなＬＴＰＳプロセスにより形成された表示パネル（液晶パネル）に対しても、上述した実施形態を適用することができる。
【０１４７】
図１５に、ＬＴＰＳプロセスにより形成された液晶パネルの構成の概要を示す。ＬＴＰＳプロセスにより形成された液晶パネル５００は、複数の走査線と、複数のデータ線と、複数の画素とを含む。複数の走査線と複数のデータ線とは、互いに交差するように配置される。画素は、走査線とデータ線とにより特定される。
【０１４８】
液晶パネル５００では、各走査線（ＧＬ）及び各データ線（ＤＬ）により３画素単位で選択される。選択された各画素には、データ線に対応する３本の色成分用データ線（Ｒ、Ｇ、Ｂ）のいずれかを伝送する各色成分用信号が書き込まれる。各画素は、ＴＦＴと画素電極とを含む。
【０１４９】
液晶パネル５００では、例えばガラス基板等のパネル基板上に走査線及びデータ線が形成される。より具体的には、図１５に示すパネル基板上に、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭと、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬＮとが形成されている。更に該パネル基板上には、Ｘ方向に第１〜第３の色成分用データ線を１組として複数組配列されそれぞれＹ方向に伸びる色成分用データ線（Ｒ１、Ｇ１、Ｂ１）〜（ＲＮ、ＧＮ、ＢＮ）が形成されている。
【０１５０】
走査線ＧＬ１〜ＧＬＭと、第１の色成分用データ線Ｒ１〜ＲＮとの交差位置に、Ｒ用画素（第１の色成分用画素）ＰＲ（ＰＲ１１〜ＰＲＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第２の色成分用データ線Ｇ１〜ＧＮとの交差位置に、Ｇ用画素（第２の色成分用画素）ＰＧ（ＰＧ１１〜ＰＧＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第３の色成分用データ線Ｂ１〜ＢＮとの交差位置に、Ｂ用画素（第３の色成分用画素）ＰＢ（ＰＢ１１〜ＰＢＭＮ）が設けられている。
【０１５１】
Ｒ用画素ＰＲ、Ｇ用画素ＰＧ及びＢ用画素ＰＢは、それぞれ図１に示した画素ＰＥｍｎと同様の構成であるため説明を省略する。
【０１５２】
また図１５において、パネル基板上には、各データ線に対応して設けられたデマルチプレクサ（ｄｅｍｕｌｔｉｐｌｅｘｅｒ）ＤＭＵＸ１〜ＤＭＵＸＮとが設けられている。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮには、デマルチプレクス制御信号が入力される。デマルチプレクス制御信号は、各デマルチプレクサのスイッチ制御を行うための信号である。
【０１５３】
ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、それぞれ走査線ＧＬ１〜ＧＬＭに出力される。ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、スタートパルス信号により開始される１フレームの垂直走査期間においていずれか１つがアクティブとなるパルス信号である。
【０１５４】
デマルチプレクス制御信号は、例えば上述の実施形態におけるデータ線駆動回路から供給される。またデータ線ＤＬ１〜ＤＬＮは、上述の実施形態におけるデータ線駆動回路により駆動される。データ線駆動回路は、色成分用画素ごとに時分割され各色成分の階調データに対応した電圧（データ信号）を、各色成分用データ線に出力する。そしてデータ線駆動回路は、時分割のタイミングに合わせて、各色成分の階調データに対応した電圧を各色成分用データ線に選択出力するためのデマルチプレクス制御信号を生成し、液晶パネル５００に対して出力する。
【０１５５】
図１６に、データ線駆動回路によりデータ線に出力されるデータ信号とデマルチプレクス制御信号との関係を模式的に示す。ここでは、データ線ＤＬｎに出力されたデータ信号ＤＡＴＡｎを示す。
【０１５６】
データ線駆動回路は、データ線ごとに、各色成分用の階調データ（表示データ）に対応した電圧が時分割により多重化されたデータ信号を出力する。図１６では、データ線駆動回路は、Ｒ用画素への書込信号、Ｇ用画素への書込信号及びＢ用画素への書込信号を多重化してデータ線ＤＬｎに出力する。ここで、Ｒ用画素への書込信号は、データ線ＤＬｎに対応するＲ用画素ＰＲ１ｎ〜ＰＲＭｎのうち、例えば走査線ＧＬｍにより選択されるＲ用画素ＰＲｍｎへの書込信号である。Ｇ用画素への書込信号は、データ線ＤＬｎに対応するＧ用画素ＰＧ１ｎ〜ＰＧＭｎのうち、例えば走査線ＧＬｍにより選択されるＧ用画素ＰＧｍｎへの書込信号である。Ｂ用画素への書込信号は、データ線ＤＬｎに対応するＢ用画素ＰＢ１ｎ〜ＰＢＭｎのうち、例えば走査線ＧＬｍにより選択されるＢ用画素ＰＢｍｎへの書込信号である。
【０１５７】
またデータ線駆動回路は、データ信号ＤＡＴＡｎにおいて多重化される各色成分用書込信号の時分割タイミングに合わせて、デマルチプレクス制御信号を生成する。デマルチプレクス制御信号は、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）からなる。
【０１５８】
またパネル基板上には、データ線ＤＬｎに対応するデマルチプレクサＤＭＵＸｎが設けられている。デマルチプレクサＤＭＵＸｎは、第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を含む。
【０１５９】
デマルチプレクサＤＭＵＸｎの出力側には、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）が接続される。また、入力側には、データ線ＤＬｎが接続される。デマルチプレクサＤＭＵＸｎは、デマルチプレクス制御信号に応じて、データ線ＤＬｎと、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）のいずれかとを、電気的に接続する。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮには、それぞれ共通にデマルチプレクス制御信号が入力される。
【０１６０】
第１のデマルチプレクス用スイッチ素子ＤＳＷ１は、第１のデマルチプレクス制御信号Ｒｓｅｌによりオン・オフ制御される。第２のデマルチプレクス用スイッチ素子ＤＳＷ２は、第２のデマルチプレクス制御信号Ｇｓｅｌによりオン・オフ制御される。第３のデマルチプレクス用スイッチ素子ＤＳＷ３は、第３のデマルチプレクス制御信号Ｂｓｅｌによりオン・オフ制御される。第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は周期的に順次アクティブとなる。そのため、デマルチプレクサＤＭＵＸｎは、周期的に、データ線ＤＬｎと第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）とを順次電気的に接続する。
【０１６１】
このような構成の液晶パネル５００において、時分割された第１〜第３の色成分用の階調データに対応した電圧が、データ線ＤＬｎに出力される。デマルチプレクサＤＭＵＸｎでは、時分割タイミングに合せて生成された第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各色成分の階調データに対応した電圧が、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）に印加される。このとき、走査線ＧＬｍにより選択された第１〜第３の色成分用画素（ＰＲｍｎ、ＰＧｍｎ、ＰＢｍｎ）のいずれかにおいて、色成分用データ線と画素電極とが電気的に接続される。
【０１６２】
以上のような構成の液晶パネル５００に対しても、第１又は第２の実施形態における電源回路を適用することができる。
【０１６３】
図１７に、液晶パネル５００に第１及び第２の実施形態における電源回路を適用した場合の制御タイミングの一例を示す。ここでは、図７又は図１１に示すように高電位側電源線に放電された電荷を蓄積すると共に、図１２に示すように低電位側電源線に放電された電荷を蓄積する場合について示す。
【０１６４】
このように極性反転タイミングを含む所与の期間ＴＭ１、ＴＭ２において、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が同時にオンとなる。より具体的には、コモン電極ＣＯＭの電圧ＶＣＯＭが「Ｌ」レベルから「Ｈ」レベルに変化するタイミングを含む期間ＴＭ１と、電圧ＶＣＯＭが「Ｈ」レベルから「Ｌ」レベルに変化するタイミングを含む期間ＴＭ２において、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）とデータ線ＤＬｎとが電気的に接続される。したがって、期間ＴＭ１、ＴＭ２において、第１〜第３の色成分用データ線（Ｒｎ、Ｇｎ、Ｂｎ）とデータ線ＤＬｎとに蓄積された電荷の放電が行われることになる。
【０１６５】
なおデマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮのすべてを第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各デマルチプレクサの第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を同時にオンにするようにしてもよいし、データ線がハイインピーダンス状態に設定されたデマルチプレクサのみの第１〜第３のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を同時にオンにするようにしてもよい。
【０１６６】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１６７】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】液晶装置の構成の概要を示す構成図。
【図２】走査ライン反転駆動の説明図。
【図３】データ線駆動回路の構成例を示すブロック図。
【図４】データ線駆動回路の構成要部を示す構成図。
【図５】データ線から放電される場合について説明する図。
【図６】ボルテージフォロワ接続された演算増幅器の構成例を示す回路図。
【図７】第１の実施形態における電源回路の構成の概要を示す構成図。
【図８】第１及び第２のスイッチ回路の制御タイミングの一例を示すタイミング図。
【図９】本変形例における電源回路の構成例を示す構成図。
【図１０】第１〜第３のスイッチ回路の制御タイミングの一例を示すタイミング図。
【図１１】図９の構成から第３のスイッチ回路を省略した場合の電源回路の構成例を示す構成図。
【図１２】第２の実施形態における電源回路及びデータ線駆動回路の構成の要部を示す構成図。
【図１３】第４及び第５のスイッチ回路の制御タイミングの一例を示すタイミング図。
【図１４】入力制御回路の構成例を示す回路図。
【図１５】ＬＴＰＳプロセスにより形成された液晶パネルの構成の概要を示す構成図。
【図１６】データ線駆動回路によりデータ線に出力されるデータ信号とデマルチプレクス制御信号との関係を示す模式図。
【図１７】ＬＴＰＳプロセスにより形成された液晶パネルに第１及び第２の実施形態における電源回路を適用した場合の制御タイミングの一例を示すタイミング図。
【符号の説明】
１０ 液晶装置、２０、５００ 液晶パネル、３０、２５０ データ線駆動回路（ソースドライバ）、３１ データラッチ、３２ Ｌ／Ｓ、３３ 基準電圧発生回路、３４ ＤＡＣ、３５、３５ｎ 出力回路、４０ 走査線駆動回路、４１ｎ差動増幅部、４２ｎ 出力部、４８ｎ 出力保護回路、５０ コントローラ、６０、１００、２００ 電源回路、６２ 電圧発生回路、６４、２２０ レギュレータ（電圧調整回路）、１０２、２２２ ダイオード素子、２５２ 入力制御回路、２５４ バッファ回路、２５６ ラッチ回路
Claims (18)
- 複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、
所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線の寄生容量に、前記データ線から放電された電荷に対応する電荷を蓄積し、
前記所与の期間後に、前記寄生容量に蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給することを特徴とする電源供給方法。 - 複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、
所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、前記データ線から放電された電荷に対応する電荷を蓄積し、
前記所与の期間後に、前記キャパシタに蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給することを特徴とする電源供給方法。 - 複数の走査線と、
各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、
各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、
各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、
所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線の寄生容量に、前記データ線から放電された電荷に対応する電荷を蓄積し、
前記所与の期間後に、前記寄生容量に蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給することを特徴とする電源供給方法。 - 複数の走査線と、
各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、
各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、
各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源供給方法であって、
所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、該駆動回路に供給される駆動電源電圧を出力するレギュレータの電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、前記データ線から放電された電荷に対応する電荷を蓄積し、
前記所与の期間後に、前記キャパシタに蓄積された電荷により発生した電圧を前記電源線に出力し、前記駆動回路の高電位側の駆動電源電圧として前記レギュレータにより生成された電圧を前記駆動回路に供給することを特徴とする電源供給方法。 - 請求項１乃至４のいずれかにおいて、
前記所与の期間は、
前記データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む期間であることを特徴とする電源供給方法。 - 複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、
所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、負電圧を出力するレギュレータの低電位側の電源線の寄生容量に、データ線から放電される電荷に対応する電荷を蓄積し、
前記所与の期間後に、低電位側の駆動電源電圧として前記寄生容量に蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力することを特徴とする電源供給方法。 - 複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、
所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、負電圧を出力するレギュレータの低電位側の電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、データ線から放電された電荷に対応する電荷を蓄積し、
前記所与の期間後に、低電位側の駆動電源電圧として前記キャパシタに蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力することを特徴とする電源供給方法。 - 複数の走査線と、
各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、
各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、
各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、
所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、負電圧を出力するレギュレータの低電位側の電源線の寄生容量に、データ線から放電される電荷に対応する電荷を蓄積し、
前記所与の期間後に、低電位側の駆動電源電圧として前記寄生容量に蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力することを特徴とする電源供給方法。 - 複数の走査線と、
各データ線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数のデータ線と、
各画素が前記走査線のいずれか１つと前記データ線のいずれか１つとに接続される複数の画素と、
各デマルチプレクス用スイッチ素子が一端が各データ線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧が供給される低電位側電源線からの電荷を利用して負電圧を供給するための電源供給方法であって、
所与の期間において、前記駆動回路によるデータ線への出力をハイインピーダンス状態に設定すると共に、前記第１〜第３のデマルチプレクス制御信号により第１〜第３のデマルチプレクス用スイッチ素子をオンに設定し、負電圧を出力するレギュレータの低電位側の電源線にその一端が直接又は所定の素子を介して接続されるキャパシタに、データ線から放電された電荷に対応する電荷を蓄積し、前記所与の期間後に、低電位側の駆動電源電圧として前記キャパシタに蓄積された電荷により発生した電圧に基づいて前記レギュレータにより生成された負電圧を出力することを特徴とする電源供給方法。 - 請求項６乃至９のいずれかにおいて、
前記所与の期間において、前記駆動回路の入力信号を受け付けないことを特徴とする電源供給方法。 - 請求項１０において、
前記入力信号が入力される入力バッファの出力を、前記駆動回路の低電位側の駆動電源電圧に固定することを特徴とする電源供給方法。 - 請求項６乃至９のいずれかにおいて、
前記所与の期間において、前記駆動回路を制御するコントローラが出力する前記駆動回路に対する制御信号の出力を停止することを特徴とする電源供給方法。 - 請求項１２において、
前記制御信号の出力を、前記コントローラの低電位側の電源電圧に固定することを特徴とする電源供給方法。 - 請求項６乃至１３のいずれかにおいて、
前記所与の期間は、
前記データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む期間であることを特徴とする電源供給方法。 - 複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源回路であって、
その電源線に供給された第１の電圧を電源電圧として動作し、該第１の電圧又は該第１の電圧を分圧した分割電圧を入力電圧として該入力電圧に基づく調整電圧を出力するレギュレータと、
一端が前記駆動回路の駆動電源電圧が出力される出力ノードに接続され、他端が前記レギュレータの出力に接続される第１のスイッチ回路と、
一端が前記出力ノードに接続され、他端が前記電源線に接続される第２のスイッチ回路とを含み、
前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、
前記第１のスイッチ回路がオフ、前記第２のスイッチ回路がオンとなり、前記データ線から放電された電荷に対応する電荷が前記電源線の寄生容量に蓄積され、
前記所与の期間後において、
前記第１のスイッチ回路がオン、前記第２のスイッチ回路がオフとなり、前記寄生容量に蓄積された電荷により発生した電圧が電源電圧として供給された前記レギュレータにより、前記調整電圧が前記出力ノードに出力されることを特徴とする電源回路。 - 複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち高電位側の駆動電源電圧を供給するための電源回路であって、
第１の電圧又は該第１の電圧を分圧した分割電圧を入力電圧として該入力電圧に基づく調整電圧を出力するレギュレータと、
一端が前記駆動回路の駆動電源電圧が出力される出力ノードに接続され、他端が前記レギュレータの出力に接続される第１のスイッチ回路と、
一端が前記出力ノードに接続される第２のスイッチ回路と、
一端が前記第２のスイッチ回路の他端に接続され、他端がシステム電源線に接続されるキャパシタと、
前記第２のスイッチ回路の他端と、前記レギュレータの電源電圧が供給される電源線との間に接続され、前記システム電源線から前記レギュレータの電源線への方向が順方向となるように接続されるダイオード素子とを含み、
前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、
前記第１のスイッチ回路がオフ、前記第２のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記キャパシタに蓄積され、
前記所与の期間後において、
前記第１のスイッチ回路がオン、前記第２のスイッチ回路がオフとなり、前記キャパシタに蓄積された電荷により発生した電圧が電源電圧として供給された前記レギュレータにより、前記調整電圧が出力されることを特徴とする電源回路。 - 複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧を供給する低電位側電源線からの電荷を利用して負電圧を出力する電源回路であって、
入力された負電圧に基づく調整電圧を出力するレギュレータと、
一端が前記駆動回路の低電位側の駆動電源電圧を出力する出力ノードに接続され、他端が前記電源回路の接地側電源電圧が供給されるシステム接地電源線に接続された第４のスイッチ回路と、
一端が前記出力ノードに接続され、他端が直接又は所定の素子を介して前記レギュレータの低電位側の電源線に接続された第５のスイッチ回路と、
前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、
前記第４のスイッチ回路がオフ、前記第５のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記レギュレータの低電位側の電源線の寄生容量に蓄積され、
前記所与の期間後において、
前記第４のスイッチ回路がオン、前記第５のスイッチ回路がオフとなり、前記寄生容量に蓄積された電荷により発生した電圧が前記出力ノードに出力されることを特徴とする電源回路。 - 複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルの前記複数のデータ線を駆動する駆動回路の高電位側及び低電位側の駆動電源電圧のうち低電位側の駆動電源電圧を供給する低電位側電源線からの電荷を利用して負電圧を出力する電源回路であって、
入力された負電圧に基づく調整電圧を出力するレギュレータと、
一端が前記駆動回路の低電位側の駆動電源電圧を出力する出力ノードに接続され、他端が前記電源回路の接地側電源電圧が供給されるシステム接地電源線に接続された第４のスイッチ回路と、
一端が前記出力ノードの接続された第５のスイッチ回路と、
一端が前記第５のスイッチ回路の他端に接続され、他端が接地されるキャパシタと、
前記レギュレータの低電位側の電源線と前記第５のスイッチ回路の他端との間に、前記レギュレータの低電位側の電源線から前記第５のスイッチ回路への方向が順方向となるように接続されたダイオード素子とを含み、
前記駆動回路による前記データ線への出力がハイインピーダンス状態に設定され、該データ線に接続される画素が有する画素電極と電気光学物質を介して対向する対向電極との電圧の極性を反転させるタイミングを含む所与の期間において、
前記第４のスイッチ回路がオフ、前記第５のスイッチ回路がオンとなり、前記データ線から放電される電荷に対応する電荷が前記キャパシタに蓄積され、
前記所与の期間後において、
前記第４のスイッチ回路がオン、前記第５のスイッチ回路がオフとなり、前記キャパシタに蓄積された電荷により発生した電圧が前記出力ノードに出力されることを特徴とする電源回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353795A JP3687648B2 (ja) | 2002-12-05 | 2002-12-05 | 電源供給方法及び電源回路 |
| US10/726,006 US7286125B2 (en) | 2002-12-05 | 2003-12-02 | Power supply method and power supply circuit |
| CNB2003101207913A CN100505012C (zh) | 2002-12-05 | 2003-12-05 | 电源供给方法及电源电路 |
| US11/852,857 US20080174585A1 (en) | 2002-12-05 | 2007-09-10 | Power Supply Method and Power Supply Circuit |
| US11/852,869 US7916134B2 (en) | 2002-12-05 | 2007-09-10 | Power supply method and power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353795A JP3687648B2 (ja) | 2002-12-05 | 2002-12-05 | 電源供給方法及び電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004184840A true JP2004184840A (ja) | 2004-07-02 |
| JP3687648B2 JP3687648B2 (ja) | 2005-08-24 |
Family
ID=32732684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002353795A Expired - Fee Related JP3687648B2 (ja) | 2002-12-05 | 2002-12-05 | 電源供給方法及び電源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7286125B2 (ja) |
| JP (1) | JP3687648B2 (ja) |
| CN (1) | CN100505012C (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005134910A (ja) * | 2003-10-28 | 2005-05-26 | Samsung Electronics Co Ltd | フラットパネルディスプレイの駆動において減少された電力消耗を提供するドライバ回路及び方法 |
| JP2006163222A (ja) * | 2004-12-10 | 2006-06-22 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP2007047728A (ja) * | 2005-07-14 | 2007-02-22 | Nec Electronics Corp | 表示装置、データ線ドライバ、及び表示パネルの駆動方法 |
| JPWO2007055047A1 (ja) * | 2005-11-10 | 2009-04-30 | シャープ株式会社 | 表示装置およびそれを備える電子機器 |
| JP2009109881A (ja) * | 2007-10-31 | 2009-05-21 | Rohm Co Ltd | ソースドライバおよびそれを用いた液晶ディスプレイ装置 |
| US7609256B2 (en) | 2004-12-21 | 2009-10-27 | Seiko Epson Corporation | Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit |
| US7633478B2 (en) | 2005-01-20 | 2009-12-15 | Seiko Epson Corporation | Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit |
| US7663619B2 (en) | 2004-12-21 | 2010-02-16 | Seiko Epson Corporation | Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit |
| US7907108B2 (en) | 2003-10-28 | 2011-03-15 | Samsung Electroniccs Co., Ltd. | Source driver circuits and methods providing reduced power consumption for driving flat panel displays |
| KR101137884B1 (ko) * | 2005-06-03 | 2012-04-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN114464146A (zh) * | 2016-08-10 | 2022-05-10 | 伊英克公司 | 有源矩阵电路基板、显示装置及其驱动方法以及电子设备 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI283391B (en) * | 2003-12-02 | 2007-07-01 | Tpo Displays Corp | Level shifter |
| JP4408716B2 (ja) * | 2004-02-19 | 2010-02-03 | 三洋電機株式会社 | 逆極性電圧発生回路 |
| US7138995B2 (en) * | 2004-03-09 | 2006-11-21 | Harvatek Corporation | Circuit for driving LED display |
| US8378930B2 (en) | 2004-05-28 | 2013-02-19 | Sony Corporation | Pixel circuit and display device having symmetric pixel circuits and shared voltage lines |
| JP4082398B2 (ja) * | 2004-09-07 | 2008-04-30 | セイコーエプソン株式会社 | ソースドライバ、電気光学装置、電子機器及び駆動方法 |
| JP4356617B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP2006208653A (ja) * | 2005-01-27 | 2006-08-10 | Mitsubishi Electric Corp | 表示装置 |
| KR100721578B1 (ko) * | 2005-04-29 | 2007-05-23 | 삼성에스디아이 주식회사 | 유기전계발광장치의 직류 안정화 회로 및 이를 이용하는전원 공급 장치 |
| KR101165842B1 (ko) * | 2005-06-30 | 2012-07-13 | 엘지디스플레이 주식회사 | 모바일용 액정 표시 장치 및 그 구동 방법 |
| CN101385064B (zh) * | 2006-02-10 | 2011-06-29 | 皇家飞利浦电子股份有限公司 | 大面积薄膜电路 |
| JP2008033113A (ja) * | 2006-07-31 | 2008-02-14 | Nec Lcd Technologies Ltd | 液晶表示パネルの駆動方法及びその装置並びに液晶表示装置 |
| JP2008083680A (ja) * | 2006-08-17 | 2008-04-10 | Seiko Epson Corp | 電気光学装置および電子機器 |
| US8059075B2 (en) * | 2006-10-10 | 2011-11-15 | Sony Corporation | Liquid crystal display device and power supply circuit |
| KR100850206B1 (ko) * | 2006-12-26 | 2008-08-04 | 삼성전자주식회사 | 액정 표시 장치 및 그 화질 개선 방법 |
| KR100871829B1 (ko) * | 2007-06-22 | 2008-12-03 | 삼성전자주식회사 | 적은 면적과 높은 효율을 갖는 공통 전압 발생기 및 그방법 |
| KR101490479B1 (ko) * | 2007-07-20 | 2015-02-06 | 삼성디스플레이 주식회사 | 구동 장치 및 이를 포함하는 표시 장치 |
| KR20090025847A (ko) * | 2007-09-07 | 2009-03-11 | 삼성전자주식회사 | 전원 생성 모듈과 표시 장치 및 이를 포함하는 전자 장치 |
| JP5359141B2 (ja) * | 2008-02-06 | 2013-12-04 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法、電子機器 |
| JP5153438B2 (ja) * | 2008-04-25 | 2013-02-27 | 統寶光電股▲ふん▼有限公司 | 液晶ディスプレイパネル及び表示装置 |
| KR101500680B1 (ko) * | 2008-08-29 | 2015-03-10 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN101770104A (zh) * | 2009-01-06 | 2010-07-07 | 群康科技(深圳)有限公司 | 液晶显示装置 |
| US8289307B2 (en) * | 2009-02-27 | 2012-10-16 | Himax Technologies Limited | Source driver with low power consumption and driving method thereof |
| KR101056331B1 (ko) * | 2009-02-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 전원공급부, 그를 이용한 유기전계발광표시장치 및 그의 구동방법 |
| JP5233972B2 (ja) * | 2009-11-30 | 2013-07-10 | ソニー株式会社 | 信号線駆動回路および表示装置、並びに電子機器 |
| CN102203845B (zh) * | 2010-01-13 | 2015-11-25 | 株式会社日本有机雷特显示器 | 显示装置以及其驱动方法 |
| TWI423729B (zh) * | 2010-08-31 | 2014-01-11 | Au Optronics Corp | 整合放大器的源級驅動器 |
| US20120105419A1 (en) * | 2010-10-28 | 2012-05-03 | Himax Technologies Limited | Driving Circuit for Liquid Crystal Pixel Array and Liquid Crystal Display Using the Same |
| US8593491B2 (en) | 2011-05-24 | 2013-11-26 | Apple Inc. | Application of voltage to data lines during Vcom toggling |
| JP5803280B2 (ja) | 2011-05-27 | 2015-11-04 | セイコーエプソン株式会社 | 光フィルター装置 |
| WO2012172607A1 (ja) | 2011-06-16 | 2012-12-20 | パナソニック株式会社 | 表示装置 |
| CN102971779B (zh) | 2011-06-16 | 2016-01-27 | 株式会社日本有机雷特显示器 | 显示装置 |
| WO2012176241A1 (ja) | 2011-06-23 | 2012-12-27 | パナソニック株式会社 | 表示装置及びその駆動方法 |
| KR101836536B1 (ko) | 2011-07-12 | 2018-03-08 | 가부시키가이샤 제이올레드 | 표시 장치 및 표시 장치의 구동 방법 |
| CN103038809B (zh) | 2011-07-12 | 2016-01-06 | 株式会社日本有机雷特显示器 | 显示装置 |
| TWI466087B (zh) * | 2012-12-12 | 2014-12-21 | Novatek Microelectronics Corp | 源極驅動器 |
| JP2014197120A (ja) * | 2013-03-29 | 2014-10-16 | ソニー株式会社 | 表示装置、ｃｍｏｓ演算増幅器及び表示装置の駆動方法 |
| CN103810979B (zh) * | 2013-12-31 | 2017-01-25 | 合肥京东方光电科技有限公司 | 液晶显示装置及其显示驱动方法 |
| CN104916263B (zh) * | 2015-06-17 | 2018-02-09 | 深圳市华星光电技术有限公司 | 显示面板及其驱动方法 |
| US9865189B2 (en) * | 2015-09-30 | 2018-01-09 | Synaptics Incorporated | Display device having power saving glance mode |
| KR20170049735A (ko) * | 2015-10-28 | 2017-05-11 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN107564457B (zh) * | 2017-10-25 | 2020-10-16 | 上海中航光电子有限公司 | 一种显示面板及显示装置 |
| CN110738963B (zh) * | 2018-07-20 | 2021-10-01 | 矽创电子股份有限公司 | 显示器驱动电路 |
| JP6905134B1 (ja) | 2020-09-07 | 2021-07-21 | 日本たばこ産業株式会社 | エアロゾル生成装置の電源ユニット |
| JP6856811B1 (ja) | 2020-09-07 | 2021-04-14 | 日本たばこ産業株式会社 | エアロゾル生成装置の電源ユニット |
| JP6856810B1 (ja) * | 2020-09-07 | 2021-04-14 | 日本たばこ産業株式会社 | エアロゾル生成装置の電源ユニット |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1173164A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の駆動回路 |
| US6441758B1 (en) * | 1997-11-27 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| TW500939B (en) * | 1998-01-28 | 2002-09-01 | Toshiba Corp | Flat display apparatus and its display method |
| JP2002023709A (ja) | 2000-07-11 | 2002-01-25 | Seiko Epson Corp | 電気光学装置、およびその駆動方法並びにそれを用いた電子機器 |
| JP4472155B2 (ja) * | 2000-10-31 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | 液晶表示装置用データドライバ |
-
2002
- 2002-12-05 JP JP2002353795A patent/JP3687648B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-02 US US10/726,006 patent/US7286125B2/en active Active
- 2003-12-05 CN CNB2003101207913A patent/CN100505012C/zh not_active Expired - Fee Related
-
2007
- 2007-09-10 US US11/852,857 patent/US20080174585A1/en not_active Abandoned
- 2007-09-10 US US11/852,869 patent/US7916134B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7907108B2 (en) | 2003-10-28 | 2011-03-15 | Samsung Electroniccs Co., Ltd. | Source driver circuits and methods providing reduced power consumption for driving flat panel displays |
| JP2005134910A (ja) * | 2003-10-28 | 2005-05-26 | Samsung Electronics Co Ltd | フラットパネルディスプレイの駆動において減少された電力消耗を提供するドライバ回路及び方法 |
| JP2006163222A (ja) * | 2004-12-10 | 2006-06-22 | Seiko Epson Corp | 電気光学装置および電子機器 |
| US7609256B2 (en) | 2004-12-21 | 2009-10-27 | Seiko Epson Corporation | Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit |
| US7663619B2 (en) | 2004-12-21 | 2010-02-16 | Seiko Epson Corporation | Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit |
| US7633478B2 (en) | 2005-01-20 | 2009-12-15 | Seiko Epson Corporation | Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit |
| KR101137884B1 (ko) * | 2005-06-03 | 2012-04-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP4592582B2 (ja) * | 2005-07-14 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | データ線ドライバ |
| JP2007047728A (ja) * | 2005-07-14 | 2007-02-22 | Nec Electronics Corp | 表示装置、データ線ドライバ、及び表示パネルの駆動方法 |
| US7956854B2 (en) | 2005-07-14 | 2011-06-07 | Renesas Electronics Corporation | Display apparatus, data line driver, and display panel driving method |
| JPWO2007055047A1 (ja) * | 2005-11-10 | 2009-04-30 | シャープ株式会社 | 表示装置およびそれを備える電子機器 |
| JP2009109881A (ja) * | 2007-10-31 | 2009-05-21 | Rohm Co Ltd | ソースドライバおよびそれを用いた液晶ディスプレイ装置 |
| CN114464146A (zh) * | 2016-08-10 | 2022-05-10 | 伊英克公司 | 有源矩阵电路基板、显示装置及其驱动方法以及电子设备 |
| CN114464146B (zh) * | 2016-08-10 | 2024-03-12 | 伊英克公司 | 有源矩阵电路基板、显示装置及其驱动方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1504990A (zh) | 2004-06-16 |
| US7916134B2 (en) | 2011-03-29 |
| CN100505012C (zh) | 2009-06-24 |
| US20040145583A1 (en) | 2004-07-29 |
| US7286125B2 (en) | 2007-10-23 |
| JP3687648B2 (ja) | 2005-08-24 |
| US20080174585A1 (en) | 2008-07-24 |
| US20080186297A1 (en) | 2008-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687648B2 (ja) | 電源供給方法及び電源回路 | |
| US7106321B2 (en) | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method | |
| US7746336B2 (en) | Power source circuit, display driver, electro-optic device and electronic apparatus | |
| JP4847702B2 (ja) | 表示装置の駆動回路 | |
| US7050028B2 (en) | Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method | |
| US8089437B2 (en) | Driver circuit, electro-optical device, and electronic instrument | |
| US8018422B2 (en) | Source driver, electro-optical device, and electronic instrument | |
| US20080278467A1 (en) | Liquid crystal display having progressive and interlaced modes, and driving method of the liquid crystal display | |
| US20070013573A1 (en) | Display apparatus, data line driver, and display panel driving method | |
| JP2003302951A (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| US7692615B2 (en) | Display driver, electro-optical device, and method of driving electro-optical device | |
| US7154488B2 (en) | Driver circuit, electro-optical device, and drive method | |
| JP2004226787A (ja) | 表示装置 | |
| JP2005037833A (ja) | 表示ドライバ、表示装置及び駆動方法 | |
| JPH1130974A (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JP2005037832A (ja) | 表示ドライバ、表示装置及び駆動方法 | |
| US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
| US6445371B1 (en) | Liquid crystal display device having a circuit for canceling threshold voltage shift of the thin film transistor | |
| US20040150599A1 (en) | Driver circuit, electro-optical device, and drive method | |
| JP2006154772A (ja) | 液晶表示装置、液晶ドライバ及びその動作方法 | |
| KR20050006363A (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
| US20080174285A1 (en) | Common electrode voltage generation circuit, display driver and electronic instrument | |
| JP4229157B2 (ja) | 駆動回路、電気光学装置及び電子機器 | |
| JP2010145738A (ja) | ドライバｉｃ、電気光学装置及び電子機器 | |
| JP2007086153A (ja) | 駆動回路、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |