TWI534791B - 液晶顯示裝置之時脈產生電路及其操作方法 - Google Patents

Description

液晶顯示裝置之時脈產生電路及其操作方法

本發明是有關於一種時脈產生電路，尤其是有關於一種應用於液晶顯示裝置之時脈產生電路及其操作方法。

近年來液晶顯示裝置除了越趨輕薄之外，大尺寸液晶顯示裝置的需求也是日漸增長，而液晶顯示裝置的尺寸越大其內部電路也會相應的增加，因此液晶顯示裝置之耗電量更因此而提高。其中，液晶顯示裝置包括了用以產生內部電路所需之時脈訊號之時脈產生電路，而習知之時脈產生電路常以外部電源提供內部電路所需之時脈訊號之高低準位電壓，但此方式需額外耗費電源電量，且在液晶顯示裝置的尺寸增大的情形下，時脈產生電路需提供更多之時脈訊號，更提高液晶顯示裝置整體之耗電量，故如何有效降低時脈產生電路之耗電量，為當前液晶顯示裝置內部電路設計之重要課題。

為了解決上述之缺憾，本發明提出一種液晶顯示 裝置之時脈產生電路實施例，其包括電荷分享開關單元、第一電容、第一開關、第二開關、第三開關以及第四開關。電荷分享開關單元具有一輸出端並電性耦接於複數個資料線以及複數個畫素單元之間，電荷分享開關單元係用以接收一第一控制訊號，並根據第一控制訊號由輸出端輸出第一極性的電壓，該第一極性的電壓包括該些資料線之複數個第一極性顯示資料的電壓；第一電容具有第一端以及第二端，第一電容之第一端係用以與電荷分享開關之輸出端電性耦接，第一電容之第二端係用以與第一低電壓準位電性耦接；第一開關具有第一端以及第二端，第一開關之第一端與第一電容之第一端電性耦接，第一開關之第二端與時脈產生電路之輸出端電性耦接；第二開關具有第一端以及第二端，第二開關之第一端與一高電壓準位電性耦接，第二開關之第二端與時脈產生電路之輸出端電性耦接；第三開關具有第一端以及第二端，第三開關之第一端與第一低電壓準位電性耦接，第三開關之第二端與時脈產生電路之輸出端電性耦接；第四開關具有第一端以及第二端，第四開關之第一端與第二低電壓準位電性耦接，第四開關之第二端與時脈產生電路之輸出端電性耦接。

在本發明之一實施例中，液晶顯示裝置之時脈產生電路更包括第六開關、第二電容以及第七開關。第六開關具有第一端以及第二端，第六開關之第二端與時脈產生電路之該輸出端電性耦接；第二電容具有第一端與第二端，第二電容之第一端與第六開關之第一端電性耦接，第二電容之第二端與第一低電壓準位電性耦接；第七開關其電性耦接於第一電容之第一端以及電荷分享開關單元之輸出端之間，第七 開關具有第一端以及第二端，第七開關之第一端與電荷分享開關單元之輸出端電性耦接，第七開關並根據一極性控制訊號使第七開關之第二端與第一電容之第一端或第二電容之第一端電性耦接，電荷分享開關單元更用以接收第二控制訊號，電荷分享開關單元並根據第二控制訊號由電荷分享開關單元之輸出端輸出第二極性的電壓，第二極性的電壓包括該些資料線之複數個第二極性顯示資料的電壓。

本發明更提出一種液晶顯示裝置之時脈產生電路之操作方法，時脈產生電路包括一電荷分享開關單元、一第一電容、一第一開關、一第二開關、一第三開關以及一第四開關，電荷分享開關單元電性耦接於複數個資料線以及複數個畫素單元之間，係用以輸出一第一極性的電壓至電荷分享開關單元之一輸出端，第一極性的電壓包括該些資料線之複數個第一極性顯示資料的電壓，第一電容之第一端與電荷分享開關單元之輸出端電性耦接，第一開關電性耦接於第一低電壓準位與時脈產生電路之輸出端之間，第二開關電性耦接於第二低電壓準位以及時脈產生電路之輸出端之間，第三開關電性耦接於第一電容之第一端以及時脈產生電路之輸出端之間，第四開關電性耦接於高電壓準位與時脈產生電路之輸出端之間，時脈產生電路之操作方法包括：第一電容儲存第一極性的電壓；導通該第一開關，輸出第一低電壓準位至時脈產生電路之輸出端；導通第二開關，輸出第二低電壓準位至時脈產生電路之輸出端；導通第四開關，輸出高電壓準位至時脈產生電路之輸出端；以及導通第一開關，輸出第一低電壓準位至時脈產生電路之該輸出端；其中，在第一開關導通後且第二開關導通前或第二開關導通後且第四開關導通 前，導通第三開關以輸出該第一電容儲存之第一極性的電壓至時脈產生電路之該輸出端。

由於本發明之液晶顯示裝置之時脈產生電路是利用傳送至畫素單元顯示之顯示資料的電壓來進行電荷分享以輸出一時脈訊號，因此本發明之時脈產生電路可大幅減少驅動時脈訊號所需電壓，因此能有效達到省電的功效。

10‧‧‧時脈產生電路

11‧‧‧電荷分享開關單元

12‧‧‧資料驅動單元

121‧‧‧資料線

13‧‧‧畫素單元

S1,S2,S3,S4,S5,S6,S7,S8‧‧‧開關

Pol‧‧‧極性控制訊號

CS1‧‧‧第一控制訊號

CS2‧‧‧第二控制訊號

C1,C2‧‧‧電容

VGL‧‧‧第二低電壓準位

GND‧‧‧第一低電壓準位

VGH‧‧‧高電壓準位

Frame1‧‧‧第一圖框

Frame2‧‧‧第二圖框

CLK‧‧‧時脈訊號

401,402,403,404,405,406,407‧‧‧步驟

SS1、SS2、SS3、SS4、SS5、SS6‧‧‧開關控制訊號

圖1A為本發明之時脈產生電路幀反轉實施例一。

圖1B為本發明之時脈產生電路幀反轉實施例二。

圖1C為本發明時脈產生電路幀反轉之畫素單元極性示意圖。

圖1D為本發明之時脈產生電路幀反轉實施例一之訊號時序示意圖。

圖1E為本發明之時脈產生電路幀反轉實施例二之訊號時序示意圖。

圖2A為本發明之時脈產生電路點反轉實施例一。

圖2B為本發明之時脈產生電路點反轉實施例二。

圖2C為本發明之時脈產生電路點反轉之畫素單元極性示意圖。

圖2D為本發明之時脈產生電路點反轉之訊號時序示意圖。

圖3A為本發明之時脈產生電路行反轉實施例一。

圖3B為本發明之時脈產生電路行反轉實施例二。

圖3C為本發明之時脈產生電路行反轉之畫素單元極性示意圖。

圖3D為本發明之時脈產生電路行反轉之訊號時序示意圖。

圖4為本發明之液晶顯示裝置之時脈產生電路操作方法示意圖。

請參閱圖1A以及圖1B，圖1A以及圖1B為本發明之液晶顯示裝置之時脈產生電路之實施例一，其可應用於畫素單元13為幀反轉(Frame inversion)模式，也就是如圖1C所示之反轉模式，每一幀之每一畫素單元13之顯示資料極性皆相同，如圖1C中第一圖框Frame1中之畫素單元13皆為正極性，而在第二圖框Frame2中之畫素單元13則皆為負極性，相鄰兩幀之顯示資料極性為相反，即第一圖框Frame1與第二圖框Frame2中畫素單元13之顯示資料極性為相反。

請再參閱圖1A，時脈產生電路10包括一電荷分享開關單元11，電荷分享開關單元11透過複數個資料線121與一資料驅動單元12電性耦接，用以接收資料驅動單元12所輸出之複數個第一極性顯示資料，在此實施例中，第一極性顯示資料為正極性。電荷分享開關單元11更與複數個畫素單元13電性耦接，以將所接收之第一極性顯示資料傳送至複數個畫素單元13上顯示。電荷分享開關單元11更用以接收一第一控制訊號CS1，並根據第一控制訊號CS1將複數個畫素單元13所接收之第一極性顯示資料的電壓輸出至電荷分享開關單元11之輸出端，輸出具有多個第一極性顯示資料的第 一極性的電壓。

電荷分享開關單元11更包括複數個開關S7，在此實施例中，每一個開關S7皆具有一第一端以及一第二端，每一開關S7之第一端與一畫素單元13電性耦接，開關S7並根據電荷分享開關單元11所接收之第一控制訊號CS1使每一開關S7之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接。

時脈產生電路10更包括一開關S1，開關S1係電性耦接於電容C1、電容C2以及電荷分享開關單元11之輸出端之間，開關S1具有第一端以及第二端，開關S1之第一端與電荷分享開關單元11之輸出端電性耦接，開關S1並根據一極性控制訊號Pol使開關S1之第二端與電容C1或電容C2電性耦接，以將第一極性的電壓儲存於電容C1或者將第二極性的電壓儲存於電容C2。

電容C1具有一第一端以及一第二端，電容C1之第一端係用以與開關S1的第二端電性耦接，電容C1之第二端係用以與第一低電壓準位GND電性耦接。電容C2亦具有一第一端以及一第二端，電容C2第一端也係用以與開關S1的第二端電性耦接，電容C2之第二端亦與第一低電壓準位GND電性耦接。

時脈產生電路10更包括一開關S2，開關S2具有一第一端以及一第二端，開關S2之第一端與電容C1之第一端電性耦接，開關S2之第二端則與時脈產生電路之一輸出端OUT電性耦接，用以將電容C1所儲存之第一極性的電壓輸出為時脈訊號CLK之第一準位。

時脈產生電路10更包括一開關S3，開關S3其 具有一第一端以及一第二端，開關S3之第一端與電容C2之第一端電性耦接，開關S3之第二端則與時脈產生電路10之輸出端OUT電性耦接，用以將電容C2所儲存之第二極性的電壓輸出為時脈訊號CLK之第二準位。

時脈產生電路10更包括一開關S4，開關S4具有一第一端以及一第二端，開關S4之第一端與第一低電壓準位GND電性耦接，開關S4之第二端則與時脈產生電路10之輸出端OUT電性耦接，係用以將第一低電壓準位GND輸出為時脈訊號CLK之第一低準位。

時脈產生電路10更包括一開關S5，開關S5具有一第一端以及一第二端，開關S5之第一端與一高電壓準位VGH電性耦接，開關S5之第二端與時脈產生電路10之輸出端OUT電性耦接，係用以將高電壓準位VGH輸出為時脈訊號CLK之高準位。

時脈產生電路10更包括一開關S6，開關S6具有一第一端以及一第二端，開關S6之第一端與一第二低電壓準位VGL電性耦接，開關S6之第二端與時脈產生電路10之輸出端OUT電性耦接，係用以將第二低電壓準位VGL輸出為時脈訊號CLK之第二低準位，且第二低電壓準位VGL之電壓準位低於第一低電壓準位GND。

圖1B則為畫素單元13之顯示資料皆為第二極性時之時脈產生電路10運作實施例，前述之第二極性為負極性。在圖1B中具有與圖1A相同元件符號之元件為相同。而本實施例與圖1A之實施例差別在於，開關S7是用以根據電荷分享開關單元11所接收之第二控制訊號CS2使每一開關S7之第二端與電荷分享開關單元11之輸出端或該些資料線 121電性耦接。

接著將配合圖1A以及圖1D來說明圖1A實施例之運作方法。首先請先參考圖1D，圖1D為本實施例之訊號時序圖，其包括極性控制訊號Pol、第一控制訊號CS1、第二控制訊號CS2、開關S2之控制訊號SS2、開關S3之控制訊號SS3、開關S4之控制訊號SS4、開關S5之控制訊號SS5以及開關S6之控制訊號SS6，且由於本實施例之畫素單元13為幀反轉模式，每一列之畫素單元13之顯示資料皆具有相同之極性，故在每一列畫素單元13欲執行時脈產生電路10之電荷分享時僅需要一個控制訊號即可完成。當當前顯示畫面之顯示資料為第一極性時，極性控制訊號Pol為高電壓電位，此時每一畫素單元13透過資料線121接收第一極性顯示資料，且每一開關S7係根據第一控制訊號CS1決定是否將每一開關S7之第二端與電荷分享開關單元11之輸出端導通。當每一畫素單元13接收到第一極性顯示資料且第一控制訊號CS1為高電壓電位時，開關S7之第二端由與資料線121導通之狀態切換為與電荷分享開關單元11之輸出端導通，故電荷分享開關單元11之輸出端會輸出包括多個第一極性資料電壓的第一極性的電壓，而此時極性控制訊號Pol為高電壓電位，因此開關S1也根據極性控制訊號Pol將開關S1之第二端與電容C1之第一端導通，使第一極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C1中。

在下一列之畫素單元13開啟前且第一極性顯示資料的電壓已儲存至電容C1後，時脈產生電路10將利用開關S2、開關S3、開關S4、開關S5以及開關S6來進行電荷分享以輸出用以驅動下一列畫素單元13之時脈訊號CLK。首 先在時脈訊號CLK標記T1之期間，開關S6之控制訊號SS6為高電壓電位，因此導通開關S6，使第二低電壓準位VGL輸出為時脈訊號CLK之第二低準位，如圖1D時脈訊號CLK所標示之V1，再來在時脈訊號CLK標記T2之期間，開關S4之控制訊號SS4為高電壓電位，因此導通開關S4，輸出第一低電壓準位GND，使時脈訊號CLK之電壓準位上升至第一低準位，如圖1D時脈訊號CLK所標示之V2。接著在時脈訊號CLK標記T3之期間，開關S2之控制訊號SS2為高電壓電位，因此導通開關S2，輸出儲存於電容C1之第一極性的電壓，使時脈訊號CLK之電壓準位上升至第一準位，如圖1D時脈訊號CLK所標示之V3，再來在時脈訊號CLK標記T4之期間，開關S5之控制訊號SS5為高電壓電位，因此導通開關S5，輸出高電壓準位VGH，使時脈訊號CLK之電壓準位上升至高準位，如圖1D所標示之V4，最後在時脈訊號CLK標記T5之期間，開關S6之控制訊號SS6再次為高電壓電位，因此再次導通開關S6，使第二低電壓準位VGL再次輸出為時脈訊號CLK之第二低準位，即時脈產生電路10完成用以驅動下一列畫素單元13之時脈訊號CLK，而由於當前顯示畫面之顯示資料為第一極性且僅與電容C1進行電荷分享，因此開關S3在此實施例中不導通。

而當液晶顯示裝置顯示完圖1C所述之第一圖框Frame1後，接著將顯示其顯示資料皆為第二極性之第二圖框Frame2，故以下將配合圖1B以及圖1E來說明本實施例在第二圖框Frame2之運作方法。首先請先參考圖1E，圖1E包括本實施例之訊號時序圖，其包括極性控制訊號Pol、第一控制訊號CS1、第二控制訊號CS2、開關S2之控制訊號SS2、開 關S3之控制訊號SS3、開關S4之控制訊號SS4、開關S5之控制訊號SS5以及開關S6之控制訊號SS6。當當前顯示畫面之顯示資料為第二極性時，極性控制訊號Pol為低電壓電位，此時每一畫素單元13由複數個資料線121接收第二極性顯示資料，且每一開關S7根據第二控制訊號CS2將每一開關S7之第二端與電荷分享開關單元11之輸出端導通，因此當每一畫素單元13接收到第二極性顯示資料且第二控制訊號CS2為高電壓電位時，電荷分享開關單元11之輸出端即輸出包括多個第二極性資料電壓的第二極性的電壓，而此極性控制訊號Pol為低電壓電位，因此開關S1根據極性控制訊號Pol將開關S1之第二端與電容C2之第一端導通，使第二極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C2中。

在下一列之畫素單元13開啟前且顯示資料的電壓已儲存至電容後，時脈產生電路10將利用圖1B所述之開關S2、開關S3、開關S4、開關S5以及開關S6來進行電荷分享以輸出用以驅動下一列畫素單元13之時脈訊號CLK。首先在時脈訊號CLK標記T1之期間，開關S6之控制訊號SS6為高電壓電位，因此導通開關S6，使第二低電壓準位VGL輸出為時脈訊號CLK之第二低準位，如圖1E時脈訊號CLK所標示之V1，接著在時脈訊號CLK標記T2之期間，開關S3之控制訊號SS3為高電壓電位，因此導通開關S3，輸出第二極性的電壓，使時脈訊號CLK之電壓準位上升至第二準位，如圖1E時脈訊號CLK所標示之V2，再來在時脈訊號CLK標記T3之期間，開關S4之控制訊號SS4為高電壓電位，因此導通開關S4，輸出第一低電壓準位GND，使時脈訊號CLK之電壓準位上升至第一低準位，如圖1E時脈訊號CLK所標 示之V3。在時脈訊號CLK標記T4之期間，開關S5之控制訊號SS5為高電壓電位，因此導通開關S5，輸出高電壓準位VGH，使時脈訊號CLK之電壓準位上升至高準位，如圖1E時脈訊號CLK所標示之V4，最後在時脈訊號CLK標記T5之期間，開關S6之控制訊號SS6再次為高電壓電位，因此再次導通開關S6，使第二低電壓準位VGL再次輸出為時脈訊號CLK之第二低準位，即時脈產生電路10完成用以驅動下一列畫素單元之時脈訊號CLK，而由於當前顯示畫面之顯示資料為第二極性且僅與電容C2進行電荷分享，因此開關S2在此實施例中不導通。。

圖2A及圖2B為本發明之液晶顯示裝置之時脈產生電路之實施例二，其為應用於畫素單元13為點反轉(Dot inversion)模式，也就是如圖2C中第一圖框Frame1以及第二圖框Frame2所示之反轉模式，每一幀之相鄰的畫素單元13之顯示資料極性不相同，同一畫素單元13在相鄰兩幀之顯示資料極性為相反，其中，在圖2A中具有與圖1A相同元件符號之元件為相同。而圖2A與圖1A之實施例差別在於，電荷分享開關單元11更包括複數個開關S7以及複數個開關S8，開關S7以及開關S8並根據點反轉模式彼此交錯排列，且由於本實施例之畫素單元13之驅動方式為點反轉模式，因此在同一列中的畫素單元13會具有不同極性之顯示資料，故在本實施例中將以第一控制訊號CS1以及第二控制訊號來執行時脈產生電路10之電荷分享。

請先參閱圖2A，圖2A之畫素單元13的顯示資料的極性並以圖2C中第一圖框Frame1之第一列顯示資料極性為實施例。在本實施例中，每一個開關S7皆具有一第一端 以及一第二端，每一開關S7之第一端與部分畫素單元13電性耦接，其中與開關S7電性耦接之畫素單元13係用以接收第一極性顯示資料，開關S7並根據電荷分享開關單元11所接收之第一控制訊號CS1使每一開關S7之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接。而每一個開關S8皆具有一第一端以及一第二端，每一開關S8之第一端與另一部分的畫素單元13電性耦接，其中與開關S8電性耦接之畫素單元13係用以接收第二極性顯示資料，開關S8並根據電荷分享開關單元11所接收之第二控制訊號CS2使每一開關S8之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接，其中第一極性為正極性，第二極性為負極性。

接著將配合圖2D來說明本實施例之運作方法。首先請先參考圖2D，圖2D與圖1D相同，為本實施例之訊號時序圖，其包括極性控制訊號Pol、第一控制訊號CS1、第二控制訊號CS2、開關S2之控制訊號SS2、開關S3之控制訊號SS3、開關S4之控制訊號SS4、開關S5之控制訊號SS5以及開關S6之控制訊號SS6。當畫素單元13個別接收到第一極性顯示資料以及第二極性顯示資料且第一控制訊號CS1為高電壓電位時，每一開關S7根據第一控制訊號CS1將每一開關S7之第二端與電荷分享開關單元11之輸出端電性耦接，使電荷分享開關單元11之輸出端輸出一包括多個第一極性顯示資料電壓的第一極性的電壓，而此時開關S1根據極性控制訊號Pol將開關S1之第二端與電容C1之第一端導通，使第一極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C1中。

接著當第二控制訊號CS2為高電壓電位時，每一開關S8根據第二控制訊號CS2將每一開關S8之第二端與電荷分享開關單元11之輸出端電性耦接，使電荷分享開關單元11之輸出端輸出一包括多個第二極性資料電壓的第二極性的電壓，而此時開關S1根據極性控制訊號Pol將開關S1之第二端與電容C2之第一端電性耦接，使第二極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C2中。

在下一列之畫素單元13開啟前且顯示資料的電壓已儲存至電容C1以及電容C2後，時脈產生電路10將利用圖2A之開關S2、開關S3、開關S4、開關S5以及開關S6來進行電荷分享以輸出用以驅動下一列畫素單元13之時脈訊號。首先在時脈訊號CLK標記T1之期間，開關S6之控制訊號SS6為高電壓電位，因此導通開關S6，使第二低電壓準位VGL輸出為時脈訊號CLK之第二低準位，如圖2D時脈訊號CLK所標示之V1，接著在時脈訊號CLK標記T2之期間，開關S3之控制訊號SS3為高電壓電位，因此導通開關S3，輸出第二極性的電壓，使時脈訊號CLK之電壓準位上升至第二準位，如圖2D時脈訊號CLK所標示之V2，再來在時脈訊號CLK標記T3之期間，開關S4之控制訊號SS4為高電壓電位，因此導通開關S4，輸出第一低電壓準位GND，使時脈訊號CLK之電壓準位上升至第一低準位，如圖2D時脈訊號CLK所標示之V3。接著在時脈訊號CLK標記T4之期間，開關2之控制訊號SS2為高電壓電位，因此導通開關S2，輸出儲存於電容C1之第一極性的電壓，使時脈訊號CLK之電壓準位上升至第一準位，如圖2D時脈訊號CLK所標示之V4，之後在時脈訊號CLK標記T5之期間，開關S5之控制訊號SS5為 高電壓電位，因此導通開關S5，輸出高電壓準位VGH，使時脈訊號之電壓準位上升至高準位，如圖2D時脈訊號CLK所標示之V5，最後在時脈訊號CLK標記T6之期間，開關S6之控制訊號SS6再次為高電壓電位，因此再次導通開關S6，使第二低電壓準位VGL再次輸出為時脈訊號CLK之第二低準位，即完成用以驅動下一列畫素單元13之時脈訊號CLK。

接著，當要驅動下一列之畫素單元13時，由於此實施例係應用於畫素單元13為點反轉之驅動模式，因此顯示資料之極性會改變，而以下將以圖2B來說明其運作方式，圖2B之畫素單元13的顯示資料的極性並以圖2C中第一圖框Frame1之第二列顯示資料極性為實施例。

在本實施例中，圖2B與圖2A之差別為與開關S7電性耦接之畫素單元13係用以接收第二極性顯示資料，開關S7並根據電荷分享開關單元11所接收之第二控制訊號CS2使每一開關S7之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接。而與開關S8電性耦接之畫素單元13係用以接收第一極性顯示資料，開關S8並根據電荷分享開關單元11所接收之第一控制訊號CS1使每一開關S8之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接，其中第一極性為正極性，第二極性為負極性。

接著將配合圖2D來說明本實施例之運作方法。當畫素單元13個別接收到第一極性顯示資料以及第二極性顯示資料且第一控制訊號CS1為高電壓電位時，每一開關S8根據第一控制訊號CS1將每一開關S8之第二端與電荷分享開關單元11之輸出端電性耦接，使電荷分享開關單元11之輸出端輸出一包括多個第一極性資料電壓的第一極性的電壓，而 此時開關S1根據極性控制訊號Pol將開關S1之第二端與電容C1之第一端導通，使第一極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C1中。

接著當第二控制訊號CS2為高電壓電位時，每一開關S7根據第二控制訊號CS2將每一開關S7之第二端與電荷分享開關單元11之輸出端電性耦接，使電荷分享開關單元11之輸出端輸出一包括多個第二極性資料電壓的第二極性的電壓，而此時開關S1根據極性控制訊號Pol將開關S1之第二端與電容C2之第一端電性耦接，使第二極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C2中。

在下一列之畫素單元13開啟前且顯示資料的電壓已儲存至電容C1以及電容C2後，圖2B之時脈產生電路10將利用開關S2、開關S3、開關S4、開關S5以及開關S6來進行電荷分享，以輸出用以驅動下一列畫素單元13之時脈訊號CLK。首先在時脈訊號CLK標記T1之期間，開關S6之控制訊號SS6為高電壓電位，因此導通開關S6，使第二低電壓準位VGL輸出為時脈訊號CLK之第二低準位，如圖2D時脈訊號CLK所標示之V1，接著在時脈訊號CLK標記T2之期間，開關S3之控制訊號SS3為高電壓電位，因此導通開關S3，輸出第二極性的電壓，使時脈訊號CLK之電壓準位上升至第二準位，如圖2D時脈訊號CLK所標示之V2，再來在時脈訊號CLK標記T3之期間，開關S4之控制訊號SS4為高電壓電位，因此導通開關S4，輸出第一低電壓準位GND，使時脈訊號CLK之電壓準位上升至第一低準位，如圖2D時脈訊號CLK所標示之V3。接著在時脈訊號CLK標記T4之期間，開關S2之控制訊號SS2為高電壓電位，因此導通開關S2， 輸出儲存於電容C1之第一極性的電壓，使時脈訊號CLK之電壓準位上升至第一準位，如圖2D時脈訊號CLK所標示之V4，之後在時脈訊號CLK標記T5之期間，開關S5之控制訊號SS5為高電壓電位，因此導通開關S5，輸出高電壓準位VGH，使時脈訊號之電壓準位上升至高準位，如圖2D時脈訊號CLK所標示之V5，最後在時脈訊號CLK標記T6之期間，開關S6之控制訊號SS6再次為高電壓電位，因此再次導通開關S6，使第二低電壓準位VGL再次輸出為時脈訊號CLK之第二低準位，即完成用以驅動下一列畫素單元13之時脈訊號CLK。

接著請參閱圖3A及圖3B，圖3A與圖3B為本發明之液晶顯示裝置之時脈產生電路之實施例三，其應用於畫素單元13為行反轉(Column inversion)模式，而本實施例為2行反轉模式，也就是如圖3C中第一圖框Frame1以及第二圖框Frame2所示之反轉模式，每一幀之畫素單元13為左右兩兩一組且極性相同，每組畫素單元13之顯示資料極性不相同，同一組之畫素單元13在相鄰兩幀之顯示資料極性為相反。其中，在圖3A中具有與圖1A相同元件符號之元件為相同。而本實施例與圖1A之實施例差別在於，電荷分享開關單元11更包括複數個開關S7以及複數個開關S8，開關S7以及開關S8並根據2行反轉模式而兩兩一組，每組開關S7以及開關S8彼此交錯排列，且由於本實施例之畫素單元13之驅動方式為行反轉模式，因此在同一列中的畫素單元13會具有不同極性之顯示資料，故在本實施例中將以第一控制訊號CS1以及第二控制訊號來執行時脈產生電路10之電荷分享。

請先參閱圖3A，以下並配合圖3C中第一圖框 Frame1之第一列之顯示資料極性為實施例來說明。每一個開關S7皆具有一第一端以及一第二端，每一開關S7之第一端與部分畫素單元13電性耦接，其中與開關S7電性耦接之畫素單元13係用以接收第一極性顯示資料，開關S7並根據電荷分享開關單元11所接收之第一控制訊號CS1使每一開關S7之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接，使電荷分享開關單元11輸出具有複數個第一極性顯示資料電壓之第一極性的電壓。而每一個開關S8皆具有一第一端以及一第二端，每一開關S8之第一端與另一部分的畫素單元13電性耦接，其中與開關S8電性耦接之畫素單元13係用以接收第二極性顯示資料，開關S8並根據電荷分享開關單元11所接收之第二控制訊號CS2使每一開關S8之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接，使電荷分享開關單元11輸出具有複數個第二極性顯示資料電壓之第二極性的電壓，其中第一極性為正極性，第二極性為負極性。

接著將配合圖3D來說明本實施例之運作方法，圖3D與圖2D相同，為本實施例之訊號時序圖，其包括極性控制訊號Pol、第一控制訊號CS1、第二控制訊號CS2、開關S2之控制訊號SS2、開關S3之控制訊號SS3、開關S4之控制訊號SS4、開關S5之控制訊號SS5以及開關S6之控制訊號SS6。在本實施例中，當畫素單元13個別接收第一極性顯示資料以及第二極性顯示資料後，第一控制訊號CS1為高電壓電位時，每一開關S7會根據第一控制訊號CS1將每一開關S7之第二端與電荷分享開關單元11之輸出端電性耦接，使電荷分享開關單元11之輸出端輸出一包括多個第一極性資料電 壓的第一極性的電壓，而此時極性控制訊號Pol為高電壓電位，因此開關S1根據極性控制訊號Pol將開關S1之第二端與電容C1之第一端電性耦接，使第一極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C1中。

接著當第二控制訊號CS2為高電壓電位時，每一開關S8根據第二控制訊號CS2將每一開關S8之第二端與電荷分享開關單元11之輸出端電性耦接，使電荷分享開關單元11之輸出端輸出一包括多個第二極性資料電壓的第二極性的電壓，而此時極性控制訊號Pol為低電壓電位，因此開關S1根據極性控制訊號Pol將開關S1之第二端與電容C2之第一端電性耦接，使第二極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C2中。

在下一列之畫素單元13開啟前且顯示資料的電壓已儲存至電容C1以及電容C2後，圖3A之時脈產生電路10將利用開關S2、開關S3、開關S4、開關S5以及開關S6來進行電荷分享以輸出用以驅動下一列畫素單元13之時脈訊號。首先在時脈訊號CLK標記T1之期間，開關S6之控制訊號SS6為高電壓電位，因此導通開關S6，使第二低電壓準位VGL輸出為時脈訊號CLK之第二低準位，如圖3D時脈訊號CLK所標示之V1，接著在時脈訊號CLK標記T2之期間，開關S3之控制訊號SS3為高電壓電位，因此導通開關S3，輸出第二極性的電壓，使時脈訊號CLK之電壓準位上升至第二準位，如圖3D時脈訊號CLK所標示之V2，再來在時脈訊號CLK標記T3之期間，開關S4之控制訊號SS4為高電壓電位，因此導通開關S4，輸出第一低電壓準位GND，使時脈訊號CLK之電壓準位上升至第一低準位GND之電壓準位，如圖 3D時脈訊號CLK所標示之V3。接著在時脈訊號CLK標記T4之期間，開關S2之控制訊號SS2為高電壓電位，因此導通開關S2，輸出儲存於電容C1之第一極性的電壓，使時脈訊號CLK之電壓準位上升至第一準位，如圖3D時脈訊號CLK所標示之V4，在時脈訊號CLK標記T5之期間，開關S5之控制訊號SS5為高電壓電位，因此導通開關S5，輸出高電壓準位VGH，使時脈訊號CLK之電壓準位上升至高準位，如圖3D所標示之V5，最後在時脈訊號CLK標記T6之期間，開關S6之控制訊號SS6再次為高電壓電位，因此再次導通開關S6，使第二低電壓準位VGL再次輸出為時脈訊號CLK之第二低準位，完成用以驅動下一列畫素單元13之時脈訊號CLK。

接著，當要驅動下一列之畫素單元13時，由於此實施例係應用於畫素單元13為2行反轉之驅動模式，因此兩兩一組之顯示資料之極性會改變，而以下將以圖3B來說明其運作方式，圖3B之畫素單元13的顯示資料的極性並以圖3C中第一圖框Frame1之第二列顯示資料極性為實施例。

在本實施例中，圖3B與圖3A之差別為與開關S7電性耦接之畫素單元13係用以接收第二極性顯示資料，開關S7並根據電荷分享開關單元11所接收之第二控制訊號CS2使每一開關S7之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接。而與開關S8電性耦接之畫素單元13係用以接收第一極性顯示資料，開關S8並根據電荷分享開關單元11所接收之第一控制訊號CS1使每一開關S8之第二端與電荷分享開關單元11之輸出端或該些資料線121電性耦接，其中第一極性為正極性，第二極性為負極性。

接著將配合圖3D來說明本實施例之運作方法。 當畫素單元13個別接收第一極性顯示資料以及第二極性顯示資料後且第一控制訊號CS1為高電壓電位時，每一開關S8根據第一控制訊號CS1將每一開關S8之第二端與電荷分享開關單元11之輸出端電性耦接，使電荷分享開關單元11之輸出端輸出一包括多個第一極性資料電壓的第一極性的電壓，而此時極性控制訊號Pol為高電壓電位，因此開關S1根據極性控制訊號Pol將開關S1之第二端與電容C1之第一端電性耦接，使第一極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C1中。

接著當第二控制訊號CS2為高電壓電位時，每一開關S7根據第二控制訊號CS2將每一開關S7之第二端與電荷分享開關單元11之輸出端電性耦接，使電荷分享開關單元11之輸出端輸出一包括多個第二極性資料電壓的第二極性的電壓，而此時極性控制訊號Pol為低電壓電位，因此開關S1根據極性控制訊號Pol將開關S1之第二端與電容C2之第一端電性耦接，使第二極性的電壓可在多個畫素單元13進行畫素電荷分享前儲存於電容C2中。

在下一列之畫素單元13開啟前且顯示資料的電壓已儲存至電容C1以及電容C2後，圖3B之時脈產生電路10將利用開關S2、開關S3、開關S4、開關S5以及開關S6來進行電荷分享以輸出用以驅動下一列畫素單元13之時脈訊號。首先在時脈訊號CLK標記T1之期間，開關S6之控制訊號SS6為高電壓電位，因此導通開關S6，使第二低電壓準位VGL輸出為時脈訊號CLK之第二低準位，如圖3D時脈訊號CLK所標示之V1，接著在時脈訊號CLK標記T2之期間，開關S3之控制訊號SS3為高電壓電位，因此導通開關S3，輸 出第二極性的電壓，使時脈訊號CLK之電壓準位上升至第二準位，如圖3D時脈訊號CLK所標示之V2，再來在時脈訊號CLK標記T3之期間，開關S4之控制訊號SS4為高電壓電位，因此導通開關S4，輸出第一低電壓準位GND，使時脈訊號CLK之電壓準位上升至第一低準位，如圖3D時脈訊號CLK所標示之V3。接著在時脈訊號CLK標記T4之期間，開關S2之控制訊號SS2為高電壓電位，因此導通開關S2，輸出儲存於電容C1之第一極性的電壓，使時脈訊號CLK之電壓準位上升至第一準位，如圖3D時脈訊號CLK所標示之V4，在時脈訊號CLK標記T5之期間，開關S5之控制訊號SS5為高電壓電位，因此導通開關S5，輸出高電壓準位VGH，使時脈訊號CLK之電壓準位上升至高準位，如圖3D時脈訊號CLK所標示之V5，最後在時脈訊號CLK標記T6之期間，開關S6之控制訊號SS6再次為高電壓電位，因此再次導通開關S6，使第二低電壓準位VGL再次輸出為時脈訊號CLK之第二低準位，完成用以驅動下一列畫素單元13之時脈訊號CLK。

綜以上所述，可彙整出本發明之液晶顯示裝置之時脈產生電路之操作方法，以下將配合圖4說明。

首先在下一列之畫素單元13開啟前且當前畫素單元13尚未進行畫素電荷分享前將第一極性的電壓儲存至第一電容，將第二極性的電壓儲存至第二電容，如步驟401；接著首先導通開關S6，輸出第二低電壓準位VGL至時脈產生電路之輸出端OUT，使時脈訊號CLK之電壓準位為第二低電壓準位VGL，如步驟402；接著導通開關S3，輸出第二極性的電壓至時脈產生電路之輸出端OUT，使時脈訊號CLK之電壓準位為第二極性的電壓，如步驟403；接著導通開關S4，輸 出第一低電壓準位至時脈產生電路之輸出端OUT，使時脈訊號CLK之電壓準位為第一低電壓準位，如步驟404；導通開關S2，輸出第一極性的電壓時脈產生電路之輸出端OUT，使時脈訊號CLK之電壓準位為第一極性的電壓，如步驟405；導通開關S5，輸出高電壓準位至時脈產生電路之輸出端OUT，使時脈訊號CLK之電壓準位為高電壓準位，如步驟406；最後再次導通開關S6，使時脈訊號CLK之電壓準位再次回到第二低電壓準位VGL，完成用以驅動下一列畫素單元13之時脈訊號CLK，如步驟407。

由上述之內容可以得知，本發明所提出之液晶顯示裝置之時脈產生電路實施例可適於點反轉、幀反轉、2行反轉等多種畫素單元驅動方式，又本發明之時脈產生電路實施例可利用畫素單元用以顯示之顯示資料的電壓來進行電荷分享，使本發明之時脈產生電路可大幅減少產生時脈訊號所需之電壓，有效達到省電的功效。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技術者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾，因此本發明之保護範圍當視後付之申請專利範圍所界定者為準。

10‧‧‧時脈產生電路

11‧‧‧電荷分享開關單元

12‧‧‧資料驅動單元

121‧‧‧資料線

13‧‧‧畫素單元

S1,S2,S3,S4,S5,S6,S7,S8‧‧‧開關

Pol‧‧‧極性控制訊號

CS1‧‧‧第一控制訊號

CS2‧‧‧第二控制訊號

C1,C2‧‧‧電容

VGL‧‧‧第二低電壓準位

GND‧‧‧第一低電壓準位

VGH‧‧‧高電壓準位

Claims (8)

1. 一種液晶顯示裝置之時脈產生電路，該時脈產生電路包括：一電荷分享開關單元，具有一輸出端，該電荷分享開關單元並電性耦接於複數個資料線以及複數個畫素單元之間，該電荷分享開關單元係用以接收一第一控制訊號，並根據該第一控制訊號由該輸出端輸出一第一極性的電壓，該第一極性的電壓包括該些資料線之複數個第一極性顯示資料的電壓；一第一電容，具有一第一端以及一第二端，該第一電容之該第一端係用以與該電荷分享開關之該輸出端電性耦接，該第一電容之該第二端係用以與一第一低電壓準位電性耦接；一第一開關，具有一第一端以及一第二端，該第一開關之該第一端與該第一電容之該第一端電性耦接，該第一開關之該第二端與該時脈產生電路之一輸出端電性耦接；一第二開關，具有一第一端以及一第二端，該第二開關之該第一端與一高電壓準位電性耦接，該第二開關之該第二端與該時脈產生電路之該輸出端電性耦接；一第三開關，具有一第一端以及一第二端，該第三開關之該第一端與該第一低電壓準位電性耦接，該第三開關之該第二端與該時脈產生電路之該輸出端電性耦接；以及一第四開關，具有一第一端以及一第二端，該第四開 關之該第一端與一第二低電壓準位電性耦接，該第四開關之該第二端與該時脈產生電路之該輸出端電性耦接。
2. 如請求項1所述之液晶顯示裝置之時脈產生電路，其中，該電荷分享開關單元更包括複數個第五開關，每一該第五開關具有一第一端以及一第二端，每一該第五開關之該第一端與該些畫素單元之其中之一電性耦接，該些第五開關並根據該第一控制訊號使每一該第五開關之該第二端與該電荷分享開關單元之該輸出端或該些資料線之其中之一電性耦接。
3. 如請求項1所述之液晶顯示裝置之時脈產生電路，其中，該時脈產生電路更包括：一第六開關，其具有一第一端以及一第二端，該第六開關之該第二端與該時脈產生電路之該輸出端電性耦接；一第二電容，其具有一第一端與一第二端，該第二電容之該第一端與該第六開關之該第一端電性耦接，該第二電容之該第二端與該第一低電壓準位電性耦接；一第七開關，其電性耦接於該第一電容之該第一端以及該電荷分享開關單元之該輸出端之間，該第七開關具有一第一端以及一第二端，該第七開關之該第一端與該電荷分享開關單元之該輸出端電性耦接，該第七開關並根據一極性控制訊號使該第七開關之該第二端與該第一電容之該第一端或該第二電容之該第一 端電性耦接。
4. 如請求項3所述之液晶顯示裝置之時脈產生電路，其中，該電荷分享開關單元更用以接收一第二控制訊號，該電荷分享開關單元並根據該第二控制訊號由該電荷分享開關單元之該輸出端輸出一第二極性的電壓，該第二極性的電壓包括該些資料線之複數個第二極性顯示資料的電壓。
5. 如請求項4所述之時脈產生電路，其中，該電荷分享開關單元更包括複數個第八開關以及複數個第九開關，該些第八開關與具有該第一極性顯示資料之該些資料線電性耦接，該些第九開關與具有該第二極性顯示資料之該些資料線電性耦接，每一該第八開關具有一第一端以及一第二端，每一該第八開關之第一端與該些畫素單元之其中之一電性耦接，該些第八開關根據該第一控制訊號使該些第八開關之該第二端與該電荷分享開關單元之該輸出端或該些資料線之其中之一電性耦接，每一該第九開關具有一第一端以及一第二端，每一該第九開關之該第一端與該些畫素單元之其中之一電性耦接，該些第九開關根據該第二控制訊號使該些第九開關之該第二端與該電荷分享開關單元之該輸出端或者該些資料線之其中之一電性耦接。
6. 一種液晶顯示裝置之時脈產生電路之操作方法，該時 脈產生電路包括一電荷分享開關單元、一第一電容、一第一開關、一第二開關、一第三開關以及一第四開關，該電荷分享開關單元電性耦接於複數個資料線以及複數個畫素單元之間，係用以輸出一第一極性的電壓至該電荷分享開關單元之一輸出端，該第一極性的電壓包括該些資料線之複數個第一極性顯示資料的電壓，該第一電容之一第一端與該電荷分享開關單元之該輸出端電性耦接，該第一開關電性耦接於一第一低電壓準位與該時脈產生電路之一輸出端之間，該第二開關電性耦接於一第二低電壓準位以及該時脈產生電路之該輸出端之間，該第三開關電性耦接於該第一電容之該第一端以及該時脈產生電路之該輸出端之間，該第四開關電性耦接於一高電壓準位與該時脈產生電路之該輸出端之間，該時脈產生電路之操作方法包括：該第一電容儲存該第一極性的電壓；導通該第一開關，輸出該第一低電壓準位至該時脈產生電路之該輸出端；導通該第二開關，輸出該第二低電壓準位至該時脈產生電路之該輸出端；導通該第四開關，輸出該高電壓準位至該時脈產生電路之該輸出端；以及導通該第一開關，輸出該第一低電壓準位至該時脈產生電路之該輸出端；其中，在該第一開關導通後且該第二開關導通前或該第二開關導通後且該第四開關導通前，導通該第三開 關以輸出該第一電容儲存之該第一極性的電壓至該時脈產生電路之該輸出端。
7. 如請求項6所述之液晶顯示裝置之時脈產生電路之操作方法，當該第一極性為正極性，在該第二開關導通後且該第四開關導通前，導通該第三開關以輸出該第一電容儲存之該第一極性的電壓至該時脈產生電路之該輸出端。
8. 如請求項6所述之液晶顯示裝置之時脈產生電路之操作方法，當該第一極性為負極性，在該第一開關導通後且該第二開關導通前，導通該第三開關以輸出該第一電容儲存之該第一極性的電壓至該時脈產生電路之該輸出端。