JPH09230833A

JPH09230833A - 映像表示装置

Info

Publication number: JPH09230833A
Application number: JP8060310A
Authority: JP
Inventors: Toshiaki Okamura; 俊朗岡村; Hideaki Yoshida; 英明吉田; Seiichiro Tabata; 誠一郎田端; Yoichi Iba; 陽一井場
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1996-02-23
Filing date: 1996-02-23
Publication date: 1997-09-05
Anticipated expiration: 2016-02-23
Also published as: JP3764518B2

Abstract

(57)【要約】【課題】画素ずらしを簡単に実現できる映像表示装置
を提供する。【解決手段】Ｒ，Ｇ，Ｂの各映像信号に対して二つの
フィールドメモリを交互に書き込みモードおよび読み出
しモードとして、一方のフィールドメモリに映像信号を
書き込んでいる期間に、他方のフィールドメモリから書
き込まれている映像信号を書き込み速度のＮ倍速で読み
出して、各フィールドにおいて、Ｎ倍速で横方向に少し
づつシフトした映像をＮ枚作成して、その表示に同期し
て画素ずらしを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画素ずらしを行
って映像を表示する映像表示装置に関するものである。

【０００２】

【従来の技術】従来の映像表示装置として、例えば、特
開平４−１１３３０８号公報には、図３７（ａ）および
（ｂ）に示すように、観察される画素をずらすことによ
って、解像力を高くするようにしたものが提案されてい
る。図３７（ａ）に示す映像表示装置は、液晶表示素子
（以下、ＬＣＤと略称する）１の表示面側前方に、一つ
の画素ずらし素子２を配置し、この画素ずらし素子２を
選択的に駆動することにより、観察される画素をの位
置からの位置に、すなわち画素を１回ずらすようにし
ている。また、図３７（ｂ）に示す映像表示装置は、Ｌ
ＣＤ１の表示面側前方に二つの画素ずらし素子２−１，
２−２を順次に配置し、これらを適宜選択的に駆動する
ことより、観察される画素を、およびの位置に、
すなわち画素を２回ずらすようにしている。

【０００３】画素ずらし素子２は、図３８に示すよう
に、液晶のような偏光方向を回転できる素子２ａと、水
晶のような複屈折素子２ｂとを有し、素子２ａを駆動し
て偏光方向を選択的に回転させることにより画素をずら
すようにしている。例えば、ＬＣＤ１が、図３９（ａ）
に白抜きで示すように、順次の水平方向の画素が垂直方
向に並んで配列されて構成されている場合には、図３７
（ａ）に示した構成によって、図３９（ａ）に模様を付
して示すように、半ピッチの画素ずらしを行うことによ
り、観察される画素数をＬＣＤ１の画素数の２倍になる
ようにしている。また、ＬＣＤ１が、図３９（ｂ）に示
すように、デルタ配列されたＲ，Ｇ，Ｂの画素をもって
構成されている場合には、図３７（ｂ）に示した構成に
よって、図３９（ｂ）に異なる模様を付して示すよう
に、１ピッチの画素ずらしを２回行って、観察される画
素数をＬＣＤ１の画素数の３倍になるようにしている。

【０００４】

【発明が解決しようとする課題】上述したように、画素
ずらしを行う場合、ＬＣＤ１に表示する映像データは、
観察される画素の位置と同期させる必要がある。すなわ
ち、１回ずらしの場合には、図４０（ａ）に示すよう
に、１フィールドの時間内に、最初にの点のデータを
表示し、次に画素をずらしての点のデータを表示する
必要がある。また、２回ずらしの場合には、図４０
（ｂ）に示すように、１フィールドの時間内に、最初に
の点のデータを表示し、次に画素をずらしての点の
データを表示し、最後にもう１度ずらしての点のデー
タを表示する必要がある。

【０００５】しかしながら、上記のようにＬＣＤ１に映
像データを表示するための具体的な処理回路等の構成に
ついては、上述した特開平４−１１３３０８号公報にお
いても、従来詳しく説明されておらず、実現が困難であ
った。

【０００６】この発明は、上記の点に鑑みてなされたも
ので、画素ずらしを簡単に実現できるよう適切に構成し
た映像表示装置を提供することを目的とするものであ
る。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、この発明は、Ｒ，Ｇ，Ｂのそれぞれの画素をマトリ
ックス状に配列してなる映像表示素子に、サンプリング
タイミングの異なる映像を順次表示させると共に、その
映像の表示に同期して画素ずらし手段により、サンプリ
ングタイミングによる映像のずれ方向とは反対方向に画
素ずらしを行うようにした映像表示装置において、Ｒ，
Ｇ，Ｂの各映像信号に対応して設けた、二つのフィール
ドメモリと、これら二つのフィールドメモリを交互に選
択する第１および第２のスイッチ素子と、選択されたフ
ィールドメモリから読み出される信号をサンプルホール
ドするサンプルホールド回路とを有し、前記各映像信号
に対して、前記第１および第２のスイッチ素子により前
記二つのフィールドメモリを交互に選択して、前記第１
のスイッチ素子を介して一方のフィールドメモリに映像
信号を書き込むと共に、その書き込み期間中に、他方の
フィールドメモリに書き込まれている映像信号を、書き
込み速度のＮ（ただし、Ｎは２以上の整数）倍の速度で
Ｎ回繰り返し読み出し、その読み出されれる順次のＮ個
の映像信号を、前記第２のスイッチ素子を介して前記サ
ンプルホールド回路で、サンプリングタイミングを異な
らせてＮ個毎にサンプルホールドして、前記映像表示素
子に出力するよう構成したことを特徴とするものであ
る。

【０００８】さらに、この発明は、Ｒ，Ｇ，Ｂのそれぞ
れの画素をマトリックス状に配列してなる映像表示素子
に、サンプリングタイミングの異なる映像を順次表示さ
せると共に、その映像の表示に同期して画素ずらし手段
により、サンプリングタイミングによる映像のずれ方向
とは反対方向に画素ずらしを行うようにした映像表示装
置において、Ｒ，Ｇ，Ｂの各映像信号に対応して設け
た、ランダムアクセス可能な二つのフィールドメモリ、
これら二つのフィールドメモリを交互に選択する第１お
よび第２のスイッチ素子、各フィールドメモリに供給さ
れる書き込みアドレスおよび読み出しアドレスを選択す
る第３のスイッチ素子と、Ｒ，Ｇ，Ｂの映像信号に対し
て共通に設けられ、前記フィールドメモリの書き込みア
ドレスおよび読み出しアドレスをそれぞれ発生する書き
込みアドレスカウンタおよび読み出しアドレスカウンタ
とを有し、前記各映像信号に対して、前記第１および第
２のスイッチ素子により前記二つのフィールドメモリを
交互に選択して、一方のフィールドメモリに、前記書き
込みアドレスカウンタから対応する前記第３のスイッチ
素子を介して書き込みアドレスを供給して、該フィール
ドメモリに前記第１のスイッチ素子を介して映像信号を
書き込むと共に、その書き込み期間中に、他方のフィー
ルドメモリに、前記読み出しアドレスカウンタから対応
する前記第３のスイッチ素子を介して、アドレスがＮ
（ただし、Ｎは２以上の整数）ずつ増加する読み出しア
ドレスを供給して、当該フィールドメモリに書き込まれ
ている映像信号を、それぞれサンプリングタイミングを
異ならせてＮ回繰り返し読み出し、その読み出された順
次のＮ個の映像信号を前記第２のスイッチ素子を介して
前記映像表示素子に出力するよう構成したことを特徴と
するものである。

【０００９】前記読み出しアドレスカウンタは、前記フ
ィールドメモリからのＮ回の映像信号の読み出しの各々
において、前記映像表示素子の各行に対応するアドレス
を２回繰り返す読み出しアドレスを発生するよう構成す
るのが、表示画像のちらつきを抑制して、高解像の画像
を観察する点で好ましい。

【００１０】さらに、この発明は、Ｒ，Ｇ，Ｂのそれぞ
れの画素をマトリックス状に配列してなる左右の映像表
示素子に、それぞれサンプリングタイミングの異なる映
像を順次表示させると共に、その映像の表示に同期し
て、各映像表示素子に対応して設けた画素ずらし手段に
より、サンプリングタイミングによる映像のずれ方向と
は反対方向に画素ずらしを行うようにした映像表示装置
において、Ｒ，Ｇ，Ｂの各映像信号に対応して設けた、
ランダムアクセス可能な三つのフィールドメモリ、これ
ら三つのフィールドメモリを順次選択する第１のスイッ
チ素子、この第１のスイッチ素子で選択されているフィ
ールドメモリを除く二つのフィールドメモリを選択する
二つの第２のスイッチ素子、各フィールドメモリに供給
される書き込みアドレスおよび読み出しアドレスを選択
する第３のスイッチ素子と、Ｒ，Ｇ，Ｂの映像信号に対
して共通に設けられ、前記フィールドメモリの書き込み
アドレスおよび読み出しアドレスをそれぞれ発生する書
き込みアドレスカウンタおよび読み出しアドレスカウン
タとを有し、前記各映像信号に対し、前記三つのフィー
ルドメモリを、順次書き込みモードとすると共に、書き
込みモードの後はそれぞれ２フィールド連続して読み出
しモードとして、書き込みモードのフィールドメモリに
は、前記書き込みアドレスカウンタから対応する前記第
３のスイッチ素子を介して書き込みアドレスを供給し
て、映像信号を前記第１のスイッチ素子を介して書き込
み、読み出しモードの二つのフィールドメモリには、前
記読み出しアドレスカウンタからそれぞれ対応する前記
第３のスイッチ素子を介して、アドレスがＮ（ただし、
Ｎは２以上の整数）ずつ増加する読み出しアドレスを供
給して、各フィールドメモリに書き込まれている映像信
号を、各フィールドでサンプリングタイミングを異なら
せてＮ回繰り返し読み出して、前記二つの第２のスイッ
チ素子を介して前記左右の映像表示素子に出力するよう
構成したことを特徴とするものである。

【００１１】

【発明の実施の形態】図１は、この発明の一実施形態に
おける画素ずらしの構成を示す図である。この実施形態
は、映像表示素子として、例えば、Ｒ，Ｇ，Ｂのそれぞ
れの画素をマトリックス状にデルタ配列してなるＬＣＤ
１１を用い、このＬＣＤ１１に画素ピッチ分サンプリン
グタイミングの異なる映像を順次表示させると共に、そ
の映像の表示に同期して画素ずらし手段により、サンプ
リングタイミングによる映像のずれ方向とは反対方向
に、各画素の光軸を画素ピッチ分、２回ずらすようにス
イッチングして高解像度化を図ったものである。このた
め、図１では、ＬＣＤ１１の背面側に白色光を発するバ
ックライト１２を配置し、ＬＣＤ１１の前面側に第１の
画素ずらし素子１３−１および第２の画素ずらし素子１
３−２を順次配置する。第１の画素ずらし素子１３−１
は、第１の偏光変換用液晶板１４−１および第１の複屈
折板１５−１をもって構成し、第２の画素ずらし素子１
３−２は、第２の偏光変換用液晶板１４−２および第２
の複屈折板１５−２をもって構成する。

【００１２】ＬＣＤ１１は、映像信号のサンプリングタ
イミングを順次画素ピッチ分ずらして、映像を画面上か
ら下に走査して表示するようにする。また、第１，第２
の偏光変換用液晶板１４−１，１４−２は、ＬＣＤ１１
による映像の表示に同期してオン・オフ制御し、これに
よりオン状態で入射偏光をそのまま透過させ、オフ状態
で入射偏光を９０°回転させるようにする。

【００１３】第１の偏光変換用液晶板１４−１を透過し
た光は、その偏光状態に応じて、第１の複屈折板１５−
１をそのまま、またはサンプリングタイミングのずれに
よる映像のずれ方向とは逆方向に１画素ピッチ分（ｘ）
光軸をずらして透過させ、第２の偏光変換用液晶板１４
−２を透過した光は、同様に、その偏光状態に応じて、
第２の複屈折板１５−２をそのまま、またはサンプリン
グタイミングのずれによる映像のずれ方向とは逆方向に
１画素ピッチ分（ｘ）光軸をずらして透過させるように
する。

【００１４】ここで、第１，第２の複屈折板１５−１，
１５−２は、水晶（α- ＳｉＯ₂）、ルチル（Ｔｉ
Ｏ₂）、方解石（ＣａＣｏ₃）、チリ硝石（ＮａＮ
ｏ₃）やＹＶＯ₄をもって構成することができるが、そ
の中でも、特にルチルを用いて構成するのが望ましい。
すなわち、ルチルは、水晶と比べて複屈折が３０倍大き
いので、厚さを１／３０倍薄くでき、例えば、光軸を５
０μｍずらす場合には、その厚さを０．５ｍｍとするこ
とができる。また、ルチルは、他の材料と比べてモース
硬度が大きいので、加工し易いという利点もある。

【００１５】また、第１，第２の複屈折板１５−１，１
５−２は、一般に、サバール板と呼ばれ、結晶軸が表面
に対して４５°傾いているので、入射する偏光が常光で
あれば、そのまま直進させて射出し、異常光であれば、
ずれて射出するが、そのずれ量はサバール板の厚さで調
整することができる。この実施形態では、第１，第２の
複屈折板１５−１，１５−２の厚さを、ずれ量がそれぞ
れＬＣＤ１１の画素ピッチ分となるように設定する。こ
のように、サバール板を用いれば、入射偏光に応じて射
出される２つの光軸が平行となるので、ＬＣＤ１１との
距離に関係なく、２つの光軸のシフト量が一定となり、
したがってＬＣＤ１１に対する各複屈折板の配置に自由
度を持たせることができる利点がある。

【００１６】この実施形態では、図２に示すように、先
ず、例えば、第１の偏光変換用液晶板１４−１への電圧
をオフ、第２の偏光変換用液晶板１４−２への電圧をオ
ンにして、ＬＣＤ１１のＲ，Ｇ，Ｂの各画素にサンプリ
ングタイミングｍの映像信号を供給する。この場合、Ｌ
ＣＤ１１上での映像は、第１の偏光変換用液晶板１４−
１で偏光方向が９０°回転されるので、第１，第２の複
屈折板１５−１，１５−２をそのまま透過して、の位
置で観察されることになる。

【００１７】次に、第１の偏光変換用液晶板１４−１へ
の電圧をオン、第２の偏光変換用液晶板１４−２への電
圧をオフにして、ＬＣＤ１１のＲ，Ｇ，Ｂの各画素に前
記のサンプリングタイミングｍに対して、１画素ピッチ
分（ｘ）ずらしたタイミングｍ＋ｘの映像信号を供給す
る。この場合、ＬＣＤ１１上での映像は、先のタイミン
グｍのときの映像の場合よりも１画素ピッチ分ずれる
が、その映像は、第１の偏光変換用液晶板１４−１をそ
のまま透過するので、第１の複屈折板１５−１で光軸が
サンプリングタイミングによる映像のずれ方向とは反対
方向に１画素ピッチ分（ｘ）シフトして透過し、その
後、第２の偏光変換用液晶板１４−２で偏光方向が９０
°回転されて、第２の複屈折板１５−２をそのまま透過
して、の位置で観察されることになる。

【００１８】次に、第１，第２の偏光変換用液晶板１４
−１，１４−２への電圧をそれぞれオンにし、ＬＣＤ１
１のＲ，Ｇ，Ｂの各画素に前記のサンプリングタイミン
グｍに対して、２画素ピッチ分（２ｘ）ずらしたタイミ
ングｍ＋２ｘの映像信号を供給する。この場合、ＬＣＤ
１１上での映像は、先のタイミングｍのときの映像の場
合よりも２画素ピッチ分ずれるが、その映像は、第１の
偏光変換用液晶板１４−１をそのまま透過するので、第
１の複屈折板１５−１でサンプリングタイミングによる
映像のずれ方向とは反対方向に光軸が１画素ピッチ分
（ｘ）シフトして透過し、その後、第２の偏光変換用液
晶板１４−２をそのまま透過するので、第２の複屈折板
１５−２で、さらに光軸がサンプリングタイミングによ
る映像のずれ方向とは反対方向に１画素ピッチ分（ｘ）
シフトする。すなわち、ＬＣＤ１１上での表示画像は、
各画素の光軸が、サンプリングタイミングによる映像の
ずれ方向とは反対方向に、全体で２画素ピッチ分（２
ｘ）シフトして透過し、の位置で観察されることにな
る。

【００１９】このようにすると、観察画像は、図３９
（ｂ）に示したように、同一画素位置で、時間とともに
Ｒ，Ｇ，Ｂの異なった画像、すなわち一つの画素でＲ，
Ｇ，Ｂの各色を観察できるので、解像度を３倍向上でき
るようになる。

【００２０】ここで、順次の映像信号の切り換え周期、
すなわちピクチャーの切り換え周期は、１／３０秒（１
フレームに相当）、あるいは１／６０秒（１フィールド
に相当）とすることもできるし、また、倍速走査して１
／９０秒、１／１２０秒、あるいは１／１８０秒とする
こともできる。なお、切り換え周期を速くするほど、Ｌ
ＣＤ１１として応答時間の速いもの、前述の周期に対応
させれば、８ｍｓ，４ｍｓ，２．７ｍｓ，２ｍｓ，１．
３ｍｓ以下の応答時間のものが必要になる。

【００２１】この実施形態では、図１に示す画素ずらし
の構成を、図３に示すような頭部装着型映像表示装置
（以下、ＨＭＤと称する）に適用する。図３に示すＨＭ
Ｄは、表示装置本体部２１、側頭フレーム２２および頭
頂フレーム２３を有し、側頭フレーム２２および頭頂フ
レーム２３を観察者２４の頭部に装着することにより、
表示装置本体部２１が観察者２４の顔面に保持されるよ
うになっている。また、側頭フレーム２２には、板バネ
２５を介してリヤフレーム２６が取り付けられ、このリ
ヤフレーム２６に観察者の耳の位置に対応してスピーカ
２７が設けられている。

【００２２】表示装置本体部２１には、観察者２４の左
右の眼球に対応して、図４ＡまたはＢに示すような光学
系が設けられている。図４Ａに示す光学系は、シースル
ータイプのもので、バックライトおよびＬＣＤを有する
表示部３１での表示画像を、ハーフミラープリズム３２
を透過させて凹面鏡３３で反射させ、さらにハーフミラ
ープリズム３２で反射させて対応する眼球に拡大して導
くと共に、外界像を、例えば、液晶シャッタ３４および
ハーフミラープリズム３２を経て対応する眼球に導くよ
うにしたものである。また、図４Ｂに示す光学系は、バ
ックライトおよびＬＣＤを有する表示部３５での表示画
像を接眼レンズ３６を経て対応する眼球に導くようにし
たものである。

【００２３】表示装置本体部２１は、ケーブル２８を介
して、音声信号のレベル等を調整するボリューム等の調
整手段３０を有する再生装置２９に接続され、この再生
装置２９から所要の映像信号が左右の表示部に供給され
て表示され、音声信号がスピーカ２７から出力されるよ
うになっている。

【００２４】なお、表示装置本体部２１は、ケーブル２
８を介して既存のビデオデッキや、ＴＶチューナに接続
して、映像を表示するようにすることもできるし、ある
いはコンピュータ等に接続してコンピュータグラフィッ
クスの映像や、コンピュータからのメッセージ映像等を
表示するようにすることもできる。また、ケーブル２８
を用いることなく、表示装置本体部２１にアンテナを設
けて、外部からの信号を電波によって受信して表示する
ようにすることもできる。さらに、左右の表示部に、例
えば、視差を有する映像信号を供給して表示させること
により、立体画像を観察するようにすることもできる。

【００２５】上述したＨＭＤにおいて、表示部を構成す
るＬＣＤは、例えば、１．３インチと小型である。この
ような小型のＬＣＤで、現在市販されているものは、せ
いぜい多くて３０万画素である。しかし、広画角のＨＭ
Ｄでは、さらに画素数を多くしたいというニーズがあ
る。

【００２６】そこで、この実施形態では、左右の眼球に
対応する表示部の前方に、それぞれ図１に示した第１，
第２の画素ずらし素子１３−１，１３−２を配置して２
回画素ずらしを行い、これによりＬＣＤの画素数を実効
的に３倍にする。以下、この場合の実施例について、図
面を参照して説明する。

【００２７】

【実施例】図５は、この発明の第１実施例の要部の構成
を示すブロック図である。この映像表示装置は、ＮＴＳ
Ｃ信号をＲ，Ｇ，Ｂの映像信号に変換して、左右のＬＣ
Ｄ１１Ｌ，１１Ｒに表示するもので、Ｒ，Ｇ，Ｂの各映
像信号に対応する第１のスイッチ素子５２Ｒ，５２Ｇ，
５２Ｂ、２個のフィールドメモリ５３−１Ｒ；５３−２
Ｒ，５３−１Ｇ；５３−２Ｇ，５３−１Ｂ；５３−２
Ｂ、第２のスイッチ素子５４Ｒ，５４Ｇ，５４Ｂおよび
サンプルホールド回路５５Ｒ，５５Ｇ，５５Ｂと、左右
のＬＣＤ１１Ｌ，１１Ｒに対応するＬＣＤドライバ５６
Ｌ，５６Ｒと、各部の動作を制御するためのタイミング
信号を生成するクロックジェネレータ５１とを有する。

【００２８】ＮＴＳＣ信号は、図示しない分離回路で同
期信号、輝度信号（Ｙ信号）および二つの色信号（Ｉ信
号，Ｑ信号）を分離し、同期信号はクロックジェネレー
タ５１に供給して、同期信号に基づいて各部の動作を制
御するためのタイミング信号を発生させるようにし、輝
度信号および二つの色信号は図示しないマトリックス演
算回路に供給してＲ，Ｇ，Ｂの各映像信号を復調し、こ
れら映像信号をＲ１，Ｇ１，Ｂ１として、対応する第１
のスイッチ素子５２Ｒ，５２Ｇ，５２Ｂに供給する。

【００２９】第１のスイッチ素子５２Ｒ，５２Ｇ，５２
Ｂにそれぞれ供給される映像信号Ｒ１，Ｇ１，Ｂ１は、
ほぼ同様に処理する。以下、映像信号Ｒ１を例にとっ
て、図６および図７に示すタイムチャートを参照しなが
ら、構成および動作について説明する。この実施例で
は、映像信号Ｒ１を、先ず、第１のスイッチ素子５２Ｒ
を経てフィールドメモリ５３−１Ｒまたは５３−２Ｒに
書き込む。次に、フィールドメモリ５３−１Ｒまたは５
３−２Ｒを読み出して、その読み出した信号を第２のス
イッチ素子５４Ｒを経て映像信号Ｒ２としてサンプルホ
ールド回路５５Ｒに供給し、このサンプルホールド回路
５５Ｒでサンプルホールドされた信号を映像信号Ｒ３と
して、左右のＬＣＤ１１Ｌ，１１Ｒにそれぞれ供給す
る。

【００３０】ＬＣＤ１１Ｌ，１１Ｒは、クロックジェネ
レータ５１から対応するＬＣＤドライバ５６Ｌ，５６Ｒ
を経て供給されるＬＣＤコントロール信号より駆動し、
これにより入力された映像信号Ｒ３を表示させる。ま
た、左右の画素ずらし素子１３−１Ｌ；１３−２Ｌ，１
３−１Ｒ；１３−２Ｒは、クロックジェネレータ５１か
らの信号ＳＦＣＫ１、ＳＦＣＫ２によりＬＣＤ１１Ｌ，
１１Ｒによる映像の表示に同期して駆動し、これにより
画素ずらしを行って映像を高解像に観察できるようにす
る。

【００３１】ここで、第１のスイッチ素子５２Ｒは、入
力映像信号Ｒ１を受ける端子ａ、フィールドメモリ５３
−１Ｒに結合した端子ｂ、およびフィールドメモリ５３
−２Ｒに結合した端子ｃをもって構成し、クロックジェ
ネレータ５１からの信号ＳＷＣＫ１によって、例えば、
ＳＷＣＫ１がハイレベル（「Ｈ」）のときは端子ａを端
子ｂに、ローレベル（「Ｌ」）のときは端子ａを端子ｃ
に切り替え接続するようにする。

【００３２】フィールドメモリ５３−１Ｒ，５３−２Ｒ
は、ファーストインファーストアウト（ＦＩＦＯ）メモ
リをもって構成し、クロックジェネレータ５１からの信
号ＷＣＫの立ち上がりで書き込みアドレスを増加させ、
ＲＳＴＷの立ち下がりで書き込みアドレスをリセットす
ると共に、クロックジェネレータ５１からの信号ＷＥ１
またはＷＥ２が「Ｌ」のときは、書き込みを禁止して、
書き込みアドレスを増加させないようにする。また、ク
ロックジェネレータ５１からの信号ＲＣＫの立ち上がり
で読み出しアドレスを増加させ、ＲＳＴＲの立ち下がり
で、読み出しアドレスをリセットすると共に、信号ＲＥ
１またはＲＥ２が「Ｌ」のときは、読み出しを禁止し
て、読み出しアドレスを増加させないようにする。この
ようにして、入力映像信号Ｒ１を書き込みアドレスの位
置に書き込んで、読み出しアドレスの位置から読み出す
ようにする。

【００３３】第２のスイッチ素子５４Ｒは、フィールド
メモリ５３−１Ｒからの出力映像信号Ｒ２を受ける端子
ａ、フィールドメモリ５３−２Ｒからの出力映像信号Ｒ
２を受ける端子ｂ、およびサンプルホールド回路５５Ｒ
に結合した端子ｃをもって構成し、クロックジェネレー
タ５１からの信号ＳＷＣＫ２によって、例えば、ＳＷＣ
Ｋ２が「Ｈ」のときは端子ｃを端子ａに、「Ｌ」のとき
は端子ｃを端子ｂに切り替え接続するようにする。ま
た、サンプルホールド回路５５Ｒは、クロックジェネレ
ータ５１からの信号ＳＨＣＫの立ち上がりで、映像信号
Ｒ２をサンプルホールドして、その出力を映像信号Ｒ３
として左右のＬＣＤ１１Ｌ，１１Ｒに出力するようにす
る。

【００３４】この実施例では、１フィールド目では、Ｓ
ＷＣＫ１を「Ｈ」、ＳＷＣＫ２を「Ｌ」として、第１の
スイッチ素子５２Ｒの端子ａを端子ｂに、第２のスイッ
チ素子５４Ｒの端子ｂを端子ｃにそれぞれ接続すると共
に、ＷＥ１を「Ｈ」、ＷＥ２を「Ｌ」、ＲＥ１を
「Ｌ」、ＲＥ２を「Ｈ」として、フィールドメモリ５３
−１Ｒを書き込みモード、フィールドメモリ５３−２Ｒ
を読み出しモードとして、入力映像信号Ｒ１を第１のス
イッチ素子５２Ｒを経てフィールドメモリ５３−１Ｒに
書き込み、フィールドメモリ５３−２Ｒから出力される
映像信号Ｒ２を、第２のスイッチ素子５４Ｒおよびサン
プルホールド回路５５Ｒを経て、映像信号Ｒ３として左
右のＬＣＤ１１Ｌ，１１Ｒに供給する。なお、フィール
ドメモリ５３−１Ｒの書き込みアドレスは、ＮＴＳＣ信
号の垂直同期信号に同期してクロックジェネレータ５１
から出力される信号ＲＳＴＷにより、１フィールド毎に
リセットする。

【００３５】ここで、左右のＬＣＤ１１Ｌ，１１Ｒの各
々の画素数が、横方向８００、縦方向５００とする場合
について、具体的に説明する。この実施例では、画素を
横方向に２回ずらすので、この場合に１水平走査期間に
必要とされるデータ数は、８００×３＝２４００個とな
る。したがって、書き込みアドレスを増加させる信号Ｗ
ＣＫは、１水平走査期間に２４００クロック発生させる
ようにする。また、読み出しアドレスを増加させる信号
ＲＣＫの周波数は、ＷＣＫの周波数の３倍として、読み
出しアドレスを書き込みアドレスの３倍の速さで増加さ
せる。

【００３６】これにより、１フィールド分のデータを、
フィールドメモリに書き込んだときの時間の１／３で読
み出すと共に、１フィールド分のデータの読み出し終了
に同期して読み出しアドレスをリセットして、１フィー
ルドの間に３フィールド分のデータ（映像信号Ｒ２）を
読み出す。以下、１フィールドの間の３つのデータをそ
れぞれ、１−１フィールド、１−２フィールド、１−３
フィールドと呼ぶことにする。

【００３７】また、サンプルホールド回路５５Ｒにおい
て、フィールドメモリから読み出されたデータをサンプ
ルホールドするための信号ＳＨＣＫは、ＲＣＫの１／３
の周波数とし、これにより読み出されたデータの１／３
のデータを、１−１〜１−３フィールドの順次のフィー
ルドにおいて、ＳＨＣＫの位相をＲＣＫの１クロック分
（１画素分ｘ）ずつずらしながらサンプルホールドし
て、その出力を映像信号Ｒ３として左右のＬＣＤ１１
Ｌ，１１Ｒに供給する。すなわち、１−１フィールドで
は、１水平走査期間に、ＬＣＤの横方向の画素数と同
じ、２４００／３＝８００個のデータを、サンプリング
タイミングｍでサンプルホールドし、１−２フィールド
では、ＳＨＣＫの位相を１−１フィールドに比べてＲＣ
Ｋの１クロック分だけずらしたサンプリングタイミング
（ｍ＋ｘ）で、同様に８００個のデータをサンプルホー
ルドし、１−３フィールドでは、ＳＨＣＫの位相を１−
１フィールドに比べてＲＣＫの２クロック分だけずらし
たサンプリングタイミング（ｍ＋２ｘ）で、同様に８０
０個のデータをサンプルホールドする。

【００３８】このようにして、図７に示すように、フィ
ールドメモリに書き込まれた映像信号Ｒ１の，，
・・の順次の位置のデータを３倍速で読み出して、３フ
ィールド分の映像信号Ｒ２を得、１−１フィールドで
は、映像信号Ｒ１の，，・・の位置のデータを、
次の１−２フィールドでは、，，・・の位置のデ
ータを、最後の１−３フィールドでは、，，・・
の位置のデータをサンプルホールドして、映像信号Ｒ３
としてそれぞれ左右のＬＣＤ１１Ｌ，１１Ｒに供給す
る。

【００３９】また、左右の画素ずらし素子１３−１Ｌ，
１３−１ＲはＳＦＣＫ１で、画素ずらし素子１３−２
Ｌ，１３−２ＲはＳＦＣＫ２でそれぞれ制御し、ＳＦＣ
Ｋ１、ＳＦＣＫ２が「Ｈ」のとき、各画素ずらし素子を
構成する偏光変換用液晶板に電圧を印加して、１−１フ
ィールドでは、ずれていない位置（図２の）に、１−
２フィールドでは、１画素ずれている位置（図２の）
に画素ずらしし、１−３フィールドでは、２画素ずれて
いる位置（図２の）に画素ずらしして、それぞれ表示
するようにする。

【００４０】２フィールド目では、ＳＷＣＫ１，ＳＷＣ
Ｋ２を１フィールド目とは逆の論理値にして、第１のス
イッチ素子５２Ｒは、端子ａと端子ｃとを接続し、第２
のスイッチ素子５４Ｒは、端子ｂと端子ｃとを接続す
る。また、ＷＥ１，ＷＥ２，ＲＥ１，ＲＥ２の論理値も
逆にして、フィールドメモリ５３−１Ｒおよび５３−２
Ｒの書き込み、読み出しモードも逆にする。その他は、
１フィールド目と同様に動作させる。すなわち、フィー
ルドメモリ５３−１Ｒに書き込んで、フィールドメモリ
５３−２Ｒから読み出し、次にフィールドメモリ５３−
１Ｒから読み出してフィールドメモリ５３−２Ｒに書き
込む動作を繰り返す。

【００４１】図８は、上記の動作をさらに詳細に説明す
るための図である。入力される映像信号Ｒ１は、インタ
ーレースされているので、１フィールド目には１行目、
３行目、・・の奇数行のデータが含まれている。ここ
で、ＬＣＤの縦方向の画素数は５００あるが、１フィー
ルド中には、約２５０行分のデータしか含まれていない
ので、ＬＣＤには１行おきに表示する。１フィールド目
では、各入力映像信号に対応する一方のフィールドメモ
リ５３−１Ｒに、８００×３×２５０個のデータを書き
込む。その様子を、図８（ａ）に示す。図８（ａ）にお
いて、升目にかかれている数字は、メモリのアドレスを
示し、１行目はアドレス１からアドレス２４００に、３
行目はアドレス２４０１からアドレス４８００に記憶す
る。

【００４２】２フィールド目は、２行目、４行目、・・
の偶数行のデータを、フィールドメモリ５３−２Ｒに同
様に書き込むと同時に、フィールドメモリ５３−１Ｒを
読み出しモードとして、１フィールド目で書き込んだデ
ータを３回読み出す。この読み出したデータは、サンプ
ルホールド回路５５Ｒで、順次の回においてＲＣＫを１
クロックずつずらしながら、ＲＣＫの３クロック毎にホ
ールドして、ＬＣＤに供給する。したがって、ＬＣＤに
は、最初は、図８（ｂ）に示すように、アドレス１，
４，７，・・のデータが入力され、次に、図８（ｃ）に
示すように、アドレス２，５，８，・・のデータが入力
され、最後は、図８（ｄ）に示すように、アドレス３，
６，９，・・のデータが入力されることになる。また、
３フィールド目では、フィールドメモリ５３−１Ｒが書
き込みモードとなり、フィールドメモリ５３−２Ｒが読
み出しモードとなって、１フィールド目と同様にデータ
が読み出され、ＬＣＤの偶数行に表示される。

【００４３】このように、２個のフィールドメモリ５３
−１Ｒ，５３−２Ｒを交互に書き込み、読み出す動作を
繰り返して、映像信号Ｒ１を画素ずらししながら表示す
る。他の映像信号Ｇ１，Ｂ１についても同様に処理し
て、画素ずらししながら表示する。なお、図示しない
が、第１のスイッチ素子５２Ｒ，５２Ｇ，５２Ｂの入力
側には、それぞれＡ／Ｄコンバータを、第２のスイッチ
素子５４Ｒ，５４Ｇ，５４Ｂの出力側には、それぞれＤ
／Ａコンバータを接続して、入力映像信号をデジタル信
号に変換して対応するフィールドメモリに書き込み、フ
ィールドメモリから読み出したデジタル信号をアナログ
信号に変換して、対応するサンプルホールド回路に供給
するようにする。

【００４４】以上のように、この実施例によれば、映像
信号を２回の画素ずらしを行って表示するようにしたの
で、高解像で映像を表示することができる。

【００４５】図９は、この発明の第２実施例の要部の構
成を示すブロック図である。この実施例は、フィールド
メモリ５３−１Ｒ；５３−２Ｒ、５３−１Ｇ；５３−２
Ｇ、５３−１Ｂ；５３−２Ｂとして、アドレスを直接与
えるランダムアクセス可能なＤＲＡＭやＳＲＡＭ等を用
いたもので、基本的な構成および動作は第１実施例と同
様である。したがって、メモリのアドレッシング以外
は、第１実施例と同様であるので、ここでは第１実施例
の場合と同様に、映像信号Ｒ１についてアドレッシング
部分を説明する。

【００４６】入力映像信号Ｒ１は、第１実施例の場合と
同様に、２つのフィールドメモリ５３−１Ｒ，５３−２
Ｒを、交互に書き込みモード、読み出しモードとして、
映像信号Ｒ１を書き込んで、３フィールド分のデータを
読み出す。フィールドメモリ５３−１Ｒ，５３−２Ｒ
は、クロックジェネレータ５１からの信号Ｗ／Ｒ１，Ｗ
／Ｒ２によって書き込みおよび読み出しを制御し、書き
込みアドレスＡＤＲＷは、クロックジェネレータ５１か
らの信号ＡＲＳ１およびＡＣＬＫに基づいてカウンタ６
１で生成する。また、読み出しアドレスＡＤＲＲは、ク
ロックジェネレータ５１からの信号ＡＲＳ２およびＡＣ
ＬＫに基づいてカウンタ６２を作動させ、このカウンタ
６２の出力とクロックジェネレータ５１からの信号ＡＤ
Ｄとに基づいて乗算器６３により生成する。

【００４７】書き込みアドレスＡＤＲＷおよび読み出し
アドレスＡＤＲＲは、フィールドメモリ５３−１Ｒ，５
３−２Ｒに選択的に供給する。このため、フィールドメ
モリ５３−１Ｒ，５３−２Ｒに対応して第３のスイッチ
素子６４−１Ｒ，６４−２Ｒを設け、これらスイッチ素
子６４−１Ｒ，６４−２Ｒを、ＡＷＣＫ１と同期してク
ロックジェネレータ５１から発生する信号ＡＳＷにより
駆動して、フィールドメモリ５３−１Ｒ，５３−２Ｒ
に、書き込みモードにおいてはＡＤＲＷを、読み出しモ
ードにおいてはＡＤＲＲを供給する。例えば、第１実施
例と同様に、１フィールド目は、フィールドメモリ５３
−１Ｒを書き込みモード、フィールドメモリ２は読み出
しモードとする場合には、フィールドメモリ５３−１Ｒ
には、スイッチ素子６４−１Ｒの端子ａおよび端子ｃを
経てＡＤＲＷを、フィールドメモリ５３−２Ｒには、ス
イッチ素子６４−２Ｒの端子ａおよび端子ｃを経てＡＤ
ＲＲをそれぞれ供給する。

【００４８】カウンタ６１は、クロックＡＣＬＫによっ
てカウントし、ＡＲＳ１によってカウント値をクリアす
るようにする。ＡＣＫＬは、第１実施例のＷＣＫと同じ
で、ＡＲＳ１は、第１実施例のＲＳＴＷと同じである。
したがって、書き込みアドレスＡＤＲＷは、第１実施例
と同じ振る舞いをし、第１実施例と同様にして映像信号
Ｒ１が、例えばフィールドメモリ５３−１Ｒに書き込ま
れることになる。

【００４９】カウンタ６２は、カウンタ６１と同様に、
クロックＡＣＬＫによってカウントし、ＡＲＳ２によっ
てカウント値をクリアするようにする。ここで、ＡＲＳ
２の周期は、ＡＲＳ１の１／３となっている。また、乗
算器６３は、例えば図１０に示すように、カウンタ６２
の出力を３倍にする掛け算器６３ａと、この掛け算器６
３ａの出力とＡＤＤとを加算してＡＤＲＲを出力する加
算器６３ｂとをもって構成する。なお、ＡＤＤは、２ビ
ットで、図１１に示すように、ＡＲＳ２と同期して１フ
ィールドの間に１，２，３と３回変化させる。

【００５０】したがって、ＡＤＲＲは、図１２に示すよ
うに、１−１フィールドでは、１，４，７，１０，・・
と変化し、１−２フィールドでは、２，５，８，１１，
・・と変化し、１−３フィールドでは、３，６，９，１
２，・・と変化するので、結局、第１実施例と同様にし
てデータが呼び出され、ＬＣＤに表示されることにな
る。

【００５１】この実施例によれば、第１実施例の効果に
加え、フィールドメモリ５３−１Ｒ；５３−２Ｒ、５３
−１Ｇ；５３−２Ｇ、５３−１Ｂ；５３−２Ｂとして、
アドレスを直接与えるランダムアクセス可能なＤＲＡＭ
やＳＲＡＭ等を用いたので、第１実施例のＦＩＦＯメモ
リを用いて、クロックで、読み出し、書き込みアドレス
を制御する場合に比べて、読み出しアドレスを制御する
クロックの周波数を低くできる。したがって、回路製作
が容易になる利点がある。

【００５２】図１３は、この発明の第３実施例の要部の
構成を示すブロック図である。この実施例では、第２実
施例において、第３のスイッチ素子６４−１Ｒ；６４−
２Ｒ、６４−１Ｇ；６４−２Ｇ、６４−１Ｂ；６４−２
Ｂを制御する信号ＡＳＷを、フィールドメモリ５３−１
Ｒ、５３−１Ｇ、５３−１Ｂの書き込みおよび読み出し
を制御する信号Ｗ／Ｒ１としても用いると共に、信号Ａ
ＳＷをインバータ６５で反転した信号を、フィールドメ
モリ５３−２Ｒ、５３−２Ｇ、５３−２Ｂの書き込みお
よび読み出しを制御する信号Ｗ／Ｒ２として用いる。ま
た、各フィールドメモリの読み出しアドレスをリセット
する信号ＡＲＳ２を、ＬＣＤ１１Ｌ，１１Ｒにおける垂
直リセット信号（ＶＲＳＴ）としても用いる。その他の
構成および動作は、第２実施例と同様である。

【００５３】すなわち、ＬＣＤ１１Ｌ，１１Ｒは、図１
４に一方のＬＣＤの構成を示すように、水平走査回路
（Ｈシフトレジスタ）６６および垂直走査回路（Ｖシフ
トレジスタ）６７を有し、Ｈシフトレジスタ６６にクロ
ックＨＣＬＫを入力する毎に、データ（信号）を書き込
む画素を水平方向に順次シフトし、１行書き終わった時
点で、ＨＲＳＴでリセットして行の最初に戻ると同時
に、Ｖシフトレジスタ６７にクロックＶＣＬＫを与え
て、データを書き込む行を次の行にずらす。その動作を
繰り返し、最後の行まで書き換えた時点で、ＶＲＳＴで
リセットして、最初の行に戻すようになっている。

【００５４】ここで、ＶＲＳＴは、図１５に示すよう
に、１フィールドで、データを１−１フィールド、１−
２フィールド、１−３フィールドのように３回書き換え
るので、１フィールドで３回パルスが必要となる。した
がって、ＶＲＳＴは、図１１に示すＡＲＳ２と同様の信
号となるので、このＡＲＳ２をＶＲＳＴとしても用いる
ことができる。

【００５５】このように、この実施例においては、第２
実施例において共用できる信号を積極的に共用するよう
にしたので、第２実施例の効果に加えて、クロックジェ
ネレータ５１の回路構成を簡単にできる利点がある。

【００５６】図１６は、この発明の第４実施例の要部の
構成を示すブロック図である。この実施例は、フィール
ド内補間により走査線を倍にし、各フィールドにおいて
ＬＣＤの全行のデータを書き換えるようにしたもので、
その他の構成および動作は、第２実施例とほぼ同様であ
る。このため、この実施例では、クロックジェネレータ
５１から、書き込み用のクロックＡＣＬＫ１の２倍の周
波数の読み出し用クロックＡＣＬＫ２を生成し、このＡ
ＣＬＫ２をカウンタ６２でカウントし、その出力とＡＤ
Ｄとを乗算器６３で同様に処理して加算器７１に供給す
る。なお、カウンタ６２は、信号ＡＲＳ２により、基本
的には１／３フィールドごとにリセットするが、その１
／３フィールドの最初の１行でもリセットする。したが
って、カウンタ６２の出力は、図１７に示すようにな
る。

【００５７】また、読み出し用クロックＡＣＬＫ２は、
カウンタ７２でもカウントする。このカウンタ７２は、
クロックジェネレータ５１からの信号ＨＲＳにより、基
本的には２行ごとにリセットするが、各１／３フィール
ドの最初の１行でもリセットする。したがって、カウン
タ７２の出力は、図１７に示すようになる。このカウン
タ７２の出力は、加算器７１に供給する。加算器７１で
は、乗算器６３の出力とカウンタ７２の出力とを加算
し、その加算値を１／２したものを読み出しアドレスＡ
ＤＲＲとして出力して、各フィールドメモリに選択的に
供給するようにする。したがって、加算器７１から出力
されるＡＤＲＲは、図１７に一点鎖線で示すようにな
る。

【００５８】上記のＡＤＲＲによって読み出される映像
信号Ｒ２，Ｇ２，Ｂ２は、対応するサンプルホールド回
路５５Ｒ，５５Ｇ，５５Ｂにおいて、サンプルホールド
クロックＳＨＣＫでサンプルホールドし、その出力を映
像信号Ｒ３，Ｇ３，Ｂ３として、ＬＣＤ１１Ｌ，１１Ｒ
に供給して表示する。ここで、ＳＨＣＫは、図１８に示
すように、その周期を第２実施例の場合の周期の１／２
とする。このようにして、各フィールドメモリからデー
タを読み出す際に、各行を２回ずつ読み出すことによ
り、フィールド内補間を行う。

【００５９】この実施例によれば、フィールド内補間を
行って、各フィールドにおいてＬＣＤの全行のデータを
書き換えるようにしたので、第１〜３実施例のように、
２フィールド毎に１回のデータの書き換えを行う場合に
比べて、すなわち１フィールド目でＬＣＤの奇数行に、
２フィールド目でＬＣＤの偶数行にデータを書き込む場
合に比べて、映像のチラツキを低減することができる。
また、新たにメモリを追加することなく、読み出しアド
レスおよびサンプルホールドの周期を変えることで、画
素ずらし回路にフィールド補間の機能を付加するように
したので、回路構成を簡単にでき、安価にできる利点が
ある。

【００６０】図１９は、この発明の第５実施例の要部の
構成を示すブロック図である。この実施例は、第４実施
例において、奇数フィールドではＬＣＤ１１Ｌに、偶数
フィールドではＬＣＤ１１Ｒに、データをフィールド順
次で表示することにより、立体視を行い得るようにした
ものである。このため、クロックジェネレータ５１か
ら、図２０に示すように、奇数フィールドで「Ｈ」にな
るＯＥ信号を発生させ、このＯＥ信号をＬＣＤ１１Ｌに
供給すると共に、ＯＥ信号をインバータ７５で反転した
ＯＥ反転信号をＬＣＤ１１Ｒに供給する。このようにし
て、奇数フィールドではＬＣＤ１１Ｌに映像を表示さ
せ、偶数フィールドではＬＣＤ１１Ｒに映像を表示させ
る。

【００６１】この実施例によれば、画素ずらしを行うと
共に、奇数フィールドではＬＣＤ１１Ｌに、偶数フィー
ルドではＬＣＤ１１Ｒに、データをフィールド順次で表
示させるようにしたので、奇数フィールドが右目用の信
号、偶数フィールドが左目用の信号となる視差のある映
像信号を供給することにより、高解像で立体観察を行う
ことができる。

【００６２】図２１は、この発明の第６実施例の要部の
構成を示すブロック図である。上述した第５実施例で
は、左右のＬＣＤ１１Ｌ，１１Ｒを交互に動作させるよ
うにしたが、この実施例では、各ＬＣＤ１１Ｌおよび１
１Ｒに同じ画像を２フィールド続けて表示する。このた
め、この実施例では、図２１に映像信号Ｒ１の処理回路
を示すように、入力映像信号Ｒ１を、第１のスイッチ素
子５２Ｒにより３つのフィールドメモリ５３−１Ｒ，５
３−２Ｒおよび５３−３Ｒに、フィールド毎に順次振り
分けて格納するようにする。また、各フィールドメモリ
から読み出される映像信号Ｒ２は、第２のスイッチ素子
５４−１Ｒおよび５４−２Ｒに供給して選択し、その一
方の第２のスイッチ素子５４−１Ｒで選択された映像信
号Ｒ２をサンプルホールド回路５５−１Ｒで第４実施例
と同様にサンプルホールドしてＬＣＤ１１Ｌに映像信号
Ｒ３として供給し、他方の第２のスイッチ素子５４−１
Ｒで選択された映像信号Ｒ２をサンプルホールド回路５
５−２Ｒで同様にサンプルホールドしてＬＣＤ１１Ｒに
映像信号Ｒ３として供給する。なお、各フィールドメモ
リには、対応する第３のスイッチ素子６４−１Ｒ，６４
−２Ｒ，６３−３Ｒを介して書き込みアドレスおよび読
み出しアドレスを選択的に供給する。他の入力映像信号
Ｇ１，Ｂ１についても同様に構成する。

【００６３】フィールドメモリ５３−１Ｒ，５３−２Ｒ
および５３−３Ｒに対する書き込みアドレスおよび読み
出しアドレスは、第４実施例と同様に作成する。第１の
スイッチ素子５２Ｒは、クロックジェネレータ５１から
の信号ＳＣ１，ＳＣ２に基づいて、端子ａに供給される
入力映像信号Ｒ１を、端子ｂ，ｃ，ｄのいずれかに出力
して、フィールドメモリ５３−１Ｒ，５３−２Ｒ，５３
−３Ｒに振り分けるように制御する。この実施例では、
ＳＣ１が「Ｈ」でＳＣ２が「Ｌ」のときは、端子ａと端
子ｂとを接続して、映像信号Ｒ１をフィールドメモリ５
３−１Ｒに供給し、ＳＣ１が「Ｌ」でＳＣ２が「Ｈ」の
ときは、端子ａと端子ｃとを接続して、映像信号Ｒ１を
フィールドメモリ５３−２Ｒに供給し、ＳＣ１およびＳ
Ｃ２がともに「Ｈ」のときは、端子ａと端子ｄとを接続
して、映像信号Ｒ１をフィールドメモリ５３−３Ｒに供
給するようにする。

【００６４】フィールドメモリ５３−１Ｒ，５３−２Ｒ
および５３−３Ｒは、それぞれクロックジェネレータ５
１からのＷＥ１，ＷＥ２およびＷＥ３によって、書き込
みモードおよび読み出しモードを制御する。また、第３
のスイッチ素子６４−１Ｒ，６４−２Ｒおよび６４−３
Ｒは、それぞれＷＥ１，ＷＥ２およびＷＥ３により制御
して、書き込みモードとなっているフィールドメモリに
書き込みアドレスＡＤＲＷを与え、読み出しモードとな
っているフィールドメモリに読み出しアドレスＡＤＲＲ
を与えるようにする。

【００６５】第２のスイッチ素子５４−１Ｒは、クロッ
クジェネレータ５１からの信号ＳＣ３およびＳＣ４によ
って制御し、第２のスイッチ素子５４−２Ｒは、クロッ
クジェネレータ５１からの信号ＳＣ５およびＳＣ６によ
って制御して、それぞれ入力端子ａ，ｂ，ｃのいずれか
を出力端子ｄに接続して、読み出された映像信号Ｒ２
を、対応するサンプルホールド回路５５−１Ｒ，５５−
２Ｒに供給するようにする。この実施例では、第２のス
イッチ素子５４−１Ｒを、ＳＣ３が「Ｈ」でＳＣ４が
「Ｌ」のとき、入力端子ａを出力端子ｄに接続し、ＳＣ
３が「Ｌ」でＳＣ４が「Ｈ」のとき、入力端子ｂを出力
端子ｄに接続し、ＳＣ３およびＳＣ４がともに「Ｈ」の
とき、入力端子ｃを出力端子ｄに接続する。同様に、第
２のスイッチ素子５４−２Ｒは、ＳＣ５が「Ｈ」でＳＣ
６が「Ｌ」のとき、入力端子ａを出力端子ｄに接続し、
ＳＣ５が「Ｌ」でＳＣ６が「Ｈ」のとき、入力端子ｂを
出力端子ｄに接続し、ＳＣ５およびＳＣ６がともに
「Ｈ」のとき、入力端子ｃを出力端子ｄに接続する。こ
のようにして、ＬＣＤ１１Ｌ，１１Ｒのそれぞれに、３
つのフィールドメモリのどれかのデータを、第２のスイ
ッチ素子５４−１Ｒ，５４−２Ｒおよびサンプルホール
ド回路５５−１Ｒ，５５−２Ｒを介して供給するように
する。

【００６６】以下、図２２に示すタイムチャートを参照
しながら、この実施例の動作を説明する。１フィールド
目では、ＳＣ１およびＳＣ２をともに「Ｈ」とし、ＷＥ
１，ＷＥ２およびＷＥ３をそれぞれ「Ｌ」, 「Ｌ」およ
び「Ｈ」として、フィールドメモリ５３−３Ｒに映像信
号Ｒ１を書き込む。また、ＳＣ３，ＳＣ４，ＳＣ５およ
びＳＣ６は、それぞれ「Ｈ」, 「Ｌ」, 「Ｌ」および
「Ｈ」として、フィールドメモリ５３−１Ｒのデータを
ＬＣＤ１１Ｌに、フィールドメモリ５３−２Ｒのデータ
をＬＣＤ１１Ｒにそれぞれ供給する。

【００６７】２フィールド目では、ＳＣ１を「Ｈ」、Ｓ
Ｃ２を「Ｌ」とし、ＷＥ１，ＷＥ２およびＷＥ３をそれ
ぞれ「Ｈ」, 「Ｌ」および「Ｌ」として、フィールドメ
モリ５３−１Ｒに映像信号Ｒ１を書き込む。また、ＳＣ
３，ＳＣ４，ＳＣ５およびＳＣ６は、それぞれ「Ｈ」,
「Ｈ」, 「Ｌ」および「Ｈ」として、フィールドメモリ
５３−３ＲのデータをＬＣＤ１１Ｌに、フィールドメモ
リ５３−２ＲのデータをＬＣＤ１１Ｒに供給する。

【００６８】３フィールド目では、ＳＣ１を「Ｌ」, Ｓ
Ｃ２を「Ｈ」とし、ＷＥ１，ＷＥ２およびＷＥ３を、そ
れぞれ「Ｌ」, 「Ｈ」および「Ｌ」として、フィールド
メモリ５３−２Ｒに映像信号Ｒ１を書き込む。また、Ｓ
Ｃ３，ＳＣ４，ＳＣ５およびＳＣ６は、それぞれ
「Ｈ」, 「Ｈ」, 「Ｈ」および「Ｌ」として、フィール
ドメモリ５３−３ＲのデータをＬＣＤ１１Ｌに、フィー
ルドメモリ５３−１ＲのデータをＬＣＤ１１Ｒに供給す
る。

【００６９】以上の動作を順次繰り返して、図２３に示
すように、左右のＬＣＤ１１Ｌ，１１Ｒのデータをそれ
ぞれフィールド毎に書き換えて、ＬＣＤ１１Ｌに奇数フ
ィールドのデータを表示し、ＬＣＤ１１Ｒに偶数フィー
ルドのデータを表示する。

【００７０】このように、この実施例によれば、ＬＣＤ
１１Ｌ，１１Ｒの各々において、同じ画像を２フィール
ド続けて表示することにより、１フィールドに１回デー
タを書き換えるようにしたので、第５実施例におけるよ
うに、２フィールドに１回データを書き換えてフィール
ド順次の立体像を観察する場合に比べて、チラツキを目
立たなくすることができる。

【００７１】図２４は、この発明の第７実施例の要部の
構成を示すブロック図である。この実施例は、上述した
第５および第６実施例におけるフィールド順次の信号を
使った立体視に代えて、左目用の映像信号と右目用の映
像信号とを用い、左目用の映像信号をＬＣＤ１１Ｌに、
右目用の映像信号をＬＣＤ１１Ｒにそれぞれ表示するよ
うにして、立体視するようにしたものである。このた
め、この実施例では、左目用の映像信号Ｒ１，Ｇ１，Ｂ
１を左目用の信号処理回路８１Ｌで処理してＬＣＤ１１
Ｌに供給し、右目用の映像信号Ｒ１，Ｇ１，Ｂ１を右目
用の信号処理回路８１Ｒで処理してＬＣＤ１１Ｒに供給
する。

【００７２】信号処理回路８１Ｌ，８１Ｒの各々は、上
述した第１〜４実施例に示したと同様に、各色の映像信
号に対して２個の合計６個のフィールドメモリと、その
書き込みおよび読み出し等を選択するスイッチ素子、読
み出された映像信号を１画素分ずつずらしてサンプリン
グするサンプルホールド回路等をもって構成する。すな
わち、上述した実施例では、各色の映像信号を一つの信
号処理回路で処理して、ＬＣＤ１１Ｌおよび１１Ｒに供
給するようにしたが、この実施例では、第１〜４実施例
で説明したと同様の信号処理回路８１Ｌ，８１Ｒをパラ
レルに設け、これら信号処理回路８１Ｌ，８１Ｒで左右
の映像信号を並列的に処理して、それぞれＬＣＤ１１
Ｌ，１１Ｒに表示する。

【００７３】したがって、この実施例によれば、左右別
々に入力される立体映像信号を、それぞれ画素ずらしし
て左右のＬＣＤ１１Ｌ，１１Ｒに表示することができ
る。

【００７４】なお、以上説明した各実施例では、画素ず
らし素子１３−１Ｌ，１３−１Ｒ；１３−２Ｌ，１３−
２Ｒにより、画素全体をシフトするようにしたが、各画
素ずらし素子を構成する偏光変換用液晶板をライン毎に
垂直方向に分割して、ライン毎に画素ずらしを行うこと
もできる。この場合には、各画素ずらし素子を駆動する
信号ＳＦＣＫ１，ＳＦＣＫ２を、ＬＣＤ１１Ｌ，１１Ｒ
を駆動するＶＣＬＫ（図１５参照）に同期したクロック
として、これらＳＦＣＫ１，ＳＦＣＫ２をそれぞれシフ
トレジスタを介して対応する画素ずらし素子に印加する
ようにする。このようにすれば、ＳＦＣＫ１，ＳＦＣＫ
２に応じて、ライン毎に順次画素ずらしを行うことがで
きる。

【００７５】ところで、映像の表示素子としてＬＣＤを
用いる場合には、通常、バックライトとして放電管を用
い、この放電管に、図２５（ａ）に示すように、映像信
号の１水平走査期間（１Ｈ）に同期したパルスを印加す
ることにより、点灯させるようにしている。ここで、画
素ずらしを行うために、映像信号を変換すると、図２５
（ｂ）に示すように１水平走査期間が、通常の映像信号
よりも短くなる。例えば、上述した実施例のように、２
回ずらしを行う場合には、通常の１フィールド期間にＬ
ＣＤを３回書き換える必要があるため、１水平走査期間
は、通常の１／３になる。したがって、従来と同様に、
水平走査毎にバックライトを点灯させると、通常の３倍
多くバックライトを点灯させることになるため、バック
ライトの劣化が早くなり、寿命が短くなるという問題が
生じることになる。この発明の以下に説明する実施例に
おいては、上記のバックライトの寿命の問題をも解決す
る。

【００７６】図２６は、この発明の第８実施例の要部の
構成を示すブロック図である。この実施例では、クロッ
クジェネレータ５１から、ＬＣＤ１１Ｌ，１１Ｒに表示
する映像信号の水平走査に同期したパルスＨＳＹＮＣを
発生させ、このＨＳＹＮＣをカウンタ８５に供給する。
カウンタ８５では、図２７に示すように、ＨＳＹＮＣの
３パルスごとに１パルスの信号を出力させ、このカウン
タ８５の出力パルスにより、左右のＬＣＤ１１Ｌ，１１
Ｒに対応するバックライト１２Ｌ，１２Ｒを点灯させる
ようにする。その他の基本的な構成および動作は、第１
実施例と同じなので、説明を省略する。

【００７７】このようにすれば、バックライト１２Ｌ，
１２Ｒの点灯タイミングを、画素ずらしを行わない通常
の場合と同じにできるので、バックライト１２Ｌ，１２
Ｒの劣化を有効に防止することができる。

【００７８】図２８、図２９および図３０は、それぞれ
この発明の第９実施例、第１０実施例および第１１実施
例を示すものである。これらの実施例は、バックライト
として連続的に点灯できる光源を使用することで、ＬＣ
Ｄ１１の行を書き換えるスピードに関係ないようにした
ものである。すなわち、図２８では、バックライトとし
て、大型のＬＥＤ９１を用いている。この場合、バック
ライトは単色になるが、劣化は少なくできる。図２９で
は、バックライトとして、小型のＬＥＤを二次元的に配
列したＬＥＤアレイ９２を用いている。この場合、Ｒ，
Ｇ，ＢのＬＥＤを配列すれば、白色に近い色で発光でき
るので、カラーのＬＣＤを用いてカラー表示も可能とな
る。また、図３０では、バックライトを電球９３と凹面
鏡９４とをもって構成している。

【００７９】図３１および図３２は、それぞれこの発明
の第１２実施例および第１３実施例を示すものである。
これらの実施例は、放電管よりなるバックライトを複数
用い、各バックライトをＬＣＤの水平走査に同期して、
画素ずらしを行わない従来の発光タイミングとほぼ同じ
タイミングで順次点灯させることにより、全体として、
ＬＣＤの行の書き換え毎に点灯させるようにしたもので
ある。すなわち、図３１では、３個のバックライト１２
−１〜１２−３を用い、これらの光をプリズム９５で合
成して、ＬＣＤ１１に照射するようにしている。各バッ
クライトは、図３３に示すように、それぞれ映像信号Ｒ
３の３水平走査毎に、互いに１水平走査期間ずらして発
光させる。したがって、各バックライトは、画素ずらし
を行わない従来の発光タイミングで点灯し、全体とし
て、ＬＣＤ１１の行の書き換え毎に点灯することにな
る。

【００８０】また、図３２では、２個のバックライト１
２−１，１２−２を用い、これらの光を回折格子９６で
合成してＬＣＤ１１に照射するようにしている。各バッ
クライトは、図３４に示すように、それぞれ映像信号Ｒ
３の２水平走査毎に、互いに１水平走査期間ずらして発
光させる。この場合、各バックライトは、画素ずらしを
行わない従来の発光タイミングの周期の２／３で点灯
し、全体として、ＬＣＤ１１の行の書き換え毎に点灯す
ることになる。

【００８１】図３５は、図３３に示すバックライト１２
−１〜１２−３の点灯タイミング信号を生成する一例の
回路構成を示し、図３６はその動作を示すタイムチャー
トである。ここでは、映像信号Ｒ３の水平走査に同期し
たＨＳＹＮＣを３進カウンタ９７でカウントして、その
出力Ｑ１，Ｑ２をＮＯＲ回路９８−１に供給し、このＮ
ＯＲ回路９８−１の出力をワンショットマルチバイブレ
ータ９９−１でパルスにして、バックライト１２−１の
点灯タイミング信号を生成する。バックライト１２−２
の点灯タイミング信号は、出力Ｑ１をインバータ１００
−１で反転し、この反転出力Ｑ１と出力Ｑ２とをＮＯＲ
回路９８−２に供給し、このＮＯＲ回路９８−２の出力
をワンショットマルチバイブレータ９９−２でパルスに
して生成する。また、バックライト１２−３の点灯タイ
ミング信号は、出力Ｑ２をインバータ１００−２で反転
し、この反転Ｑ２出力と出力Ｑ１とをＮＯＲ回路９８−
３に供給し、このＮＯＲ回路９８−３の出力をワンショ
ットマルチバイブレータ９９−３でパルスにして生成す
る。

【００８２】このように、第１２および１３実施例で
は、放電管よりなるバックライトを複数用いて、ＬＣＤ
１１の水平走査に同期して順次点灯させるようにしたの
で、上述した第８実施例の場合と比較して、縦方向での
明るさムラの発生を有効に低減することができる。ま
た、各バックライトは、第１２実施例では、画素ずらし
を行わない従来の発光タイミングと同じになり、第１３
実施例では従来の発光タイミングの周期の２／３となる
ので、画素ずらしを行っても、バックライトの劣化を有
効に防止することができる。

【００８３】なお、上述した各実施例では、２回の画素
ずらしを行うようにしたが、１回の画素ずらしを行うよ
う構成することもできる。

【００８４】付記１．請求項２記載の映像表示装置において、前記書き込
みアドレスカウンタは、各フィールドで前記映像表示素
子の画素数ＷのＮ倍のクロックを計数して書き込みアド
レスを出力する第１のカウンタを有し、前記読み出しア
ドレスカウンタは、前記クロックを各フィールドでＷ毎
にリセットしながら計数する第２のカウンタと、この第
２のカウンタの出力をＮ倍する掛け算器と、この掛け算
器の出力に、前記第２のカウンタのリセットに同期し
て、１ずつＮまで増加する数値を加算して読み出しアド
レスを出力する加算器とを有することを特徴とする映像
表示装置。２．請求項２記載の映像表示装置において、前記第３の
スイッチ素子を制御する信号に基づいて、前記フィール
ドメモリの書き込みモードおよび読み出しモードを選択
するよう構成したことを特徴とする映像表示装置。３．付記項１記載の映像表示装置において、前記第２の
カウンタをリセットする信号に基づいて、前記映像表示
素子の垂直走査回路をリセットするよう構成したことを
特徴とする映像表示装置。４．請求項１〜３，付記項１〜３のいずれか記載の映像
表示装置において、前記映像表示素子および画素ずらし
手段を二組設け、前記二つの映像表示素子に前記各映像
信号に対応する第２のスイッチ素子の出力を並列に供給
して、フィールド毎に交互に画素ずらしを行いながら表
示するよう構成したことを特徴とする映像表示装置。５．請求項１〜３，付記項１〜３のいずれか記載の映像
表示装置において、前記映像表示素子および画素ずらし
手段を二組設け、その二つの映像表示素子に、異なる二
つのＲ，Ｇ，Ｂの映像信号を同様に処理して、画素ずら
しを行いながら表示するよう構成したことを特徴とする
映像表示装置。６．請求項１〜３，付記項１〜５のいずれか記載の映像
表示装置において、前記映像表示素子として、バックラ
イトを有する液晶表示素子を用い、この液晶表示素子に
表示する映像信号の水平走査に同期したパルスをカウン
タで計数し、このカウンタの出力に基づいて前記バック
ライトの点灯を制御するよう構成したことを特徴とする
映像表示装置。７．請求項１〜３，付記項１〜５のいずれか記載の映像
表示装置において、前記映像表示素子として、連続点灯
型の光源を有する液晶表示素子を用いることを特徴とす
る映像表示装置。８．請求項１〜３，付記項１〜５のいずれか記載の映像
表示装置において、前記映像表示素子として、複数の放
電管を有する液晶表示素子を用い、前記複数の放電管
を、前記液晶表示素子の水平走査に同期して順次点灯さ
せるよう構成したことを特徴とする映像表示装置。

【００８５】付記項１の映像表示装置によれば、書き込
みアドレスカウンタを、各フィールドで映像表示素子の
画素数ＷのＮ倍のクロックを計数する第１のカウンタを
もって構成し、読み出しアドレスカウンタは、上記のク
ロックを各フィールドでＷ毎にリセットしながら計数す
る第２のカウンタ、その出力をＮ倍する掛け算器、この
掛け算器の出力に第２のカウンタのリセットに同期して
１ずつＮまで増加する数値を加算する加算器をもって構
成したので、回路構成を簡単にできる。

【００８６】付記項２記載の映像表示装置によれば、第
３のスイッチ素子を制御する信号に基づいて、フィール
ドメモリの書き込みモードおよび読み出しモードを選択
するようにし、また、付記項３記載の映像表示装置によ
れば、第２のカウンタをリセットする信号に基づいて、
映像表示素子の垂直走査回路をリセットするようにした
ので、回路構成を簡単にできる。

【００８７】付記項４記載の映像表示装置によれば、二
つの映像表示素子にフィールド毎に交互に画素ずらしを
行いながら映像が表示されるので、一方の映像表示素子
には例えば奇数フィールドの映像が、また他方の映像表
示素子には偶数フィールドの映像が表示されることにな
る。したがって、奇数フィールドと偶数フィールドとで
視差のある映像信号を供給すれば、フィールド順次の立
体映像を画素ずらしして高解像で観察することができ
る。

【００８８】付記項５記載の映像表示装置によれば、二
つの映像表示素子に、異なる二つのＲ，Ｇ，Ｂの映像信
号が画素ずらしして表示されるので、二つの映像信号と
して視差を有する信号を供給すれば、立体映像を高解像
で観察することができる。

【００８９】付記項６記載の映像表示装置によれば、液
晶表示素子に表示する映像信号の水平走査に同期したパ
ルスをカウンタで計数し、その出力でバックライトの点
灯を制御するようにしたので、バックライトの点灯間隔
を長くでき、したがってバックライトの劣化を有効に防
止することができる。

【００９０】付記項７記載の映像表示装置によれば、液
晶表示素子のバックライトを連続点灯型の光源をもって
構成したので、液晶表示素子の走査速度に関係無く連続
点灯でき、したがって走査速度が速くなっても、バック
ライトの劣化が早まることがない。

【００９１】付記項８記載の映像表示装置によれば、複
数の放電管を、液晶表示素子の水平走査に同期して順次
点灯させるようにしたので、各放電管の点灯期間を長く
でき、したがって放電管の劣化を有効に防止できると共
に、全体としては、液晶表示素子の水平走査毎にある放
電管が点灯するので、縦方向の明るさムラを少なくでき
る。

【００９２】

【発明の効果】請求項１記載の映像表示装置によれば、
Ｒ，Ｇ，Ｂの各映像信号に対して二つのフィールドメモ
リを交互に書き込みモードおよび読み出しモードとし
て、一方のフィールドメモリに映像信号を書き込んでい
る期間に、他方のフィールドメモリから書き込まれてい
る映像信号を書き込み速度のＮ倍速で読み出して、各フ
ィールドにおいて、Ｎ倍速で横方向に少しづつシフトし
た映像をＮ枚作成して、その表示に同期して画素ずらし
を行うようにしたので、画素ずらしを簡単な回路構成で
実現でき、これにより高解像な映像を観察することがで
きる。

【００９３】請求項２記載の映像表示装置によれば、フ
ィールドメモリとしてランダムアクセス可能なメモリを
用い、その書き込みアドレスおよび読み出しアドレスを
制御して、映像信号を書き込むと共に、各フィールドに
おいて、Ｎ倍速で横方向に少しづつシフトした映像をＮ
枚読み出し、その表示に同期して画素ずらしを行うよう
にしたので、より簡単な回路構成で画素ずらしを実現で
き、これにより高解像な映像を観察することができる。

【００９４】請求項３記載の映像表示装置によれば、請
求項２記載の映像表示装置において、フィールドメモリ
からのＮ回の映像信号の読み出しの各々において、映像
表示素子の各行に対応する読み出しアドレスを２回繰り
返すようにしたので、映像表示素子の走査線を２倍にで
き、したがって各フィールドで映像表示素子のすべての
画素のデータを書き換えることができるので、データの
書き換え時間を短くでき、表示画像のちらつきを有効に
抑制することができる。

【００９５】請求項４記載の映像表示装置によれば、三
つのフィールドメモリを、順次書き込みモードとすると
共に、書き込みモードの後はそれぞれ２フィールド連続
して読み出しモードとして、その読み出しモードの二つ
のフィールドメモリから各フィールドにおいて、Ｎ倍速
で横方向に少しづつシフトしたＮ枚の映像信号をそれぞ
れ読み出して二つの映像表示素子に供給するようにした
ので、各映像表示素子において、２フィールド続けて同
じフィールドのＮ枚の映像信号を画素ずらししながら表
示することができる。したがって、二つの映像表示素子
に、フィールド順次で交互に映像を表示する場合のちら
つきを有効に低減できると共に、奇数フィールドと偶数
フィールドとで視差のある映像信号を供給することによ
り、フィールド順次の立体映像を、簡単な回路構成で、
画素ずらしして高解像で観察することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態における画素ずらしの構
成を示す図である。

【図２】図１の動作を説明するための図である。

【図３】図１に示す画素ずらしの構成を適用し得る頭部
装着型映像表示装置の一例の構成を示す図である。

【図４】図３に示す頭部装着型映像表示装置の光学系の
二つの例を示す図である。

【図５】この発明の第１実施例の要部の構成を示すブロ
ック図である。

【図６】その動作を説明するためのタイムチャートであ
る。

【図７】同じく、動作を説明するためのタイムチャート
である。

【図８】同じく、動作を説明するための図である。

【図９】この発明の第２実施例の要部の構成を示すブロ
ック図である。

【図１０】図９に示す乗算器の一例の構成を示すブロッ
ク図である。

【図１１】図９の動作を説明するためのタイムチャート
である。

【図１２】同じく、動作を説明するためのタイムチャー
トである。

【図１３】この発明の第３実施例の要部の構成を示すブ
ロック図である。

【図１４】図１３に示すＬＣＤの構成を示す図である。

【図１５】その動作を説明するための図である。

【図１６】この発明の第４実施例の要部の構成を示すブ
ロック図である。

【図１７】その動作を説明するためのタイムチャートで
ある。

【図１８】同じく、動作を説明するためのタイムチャー
トである。

【図１９】この発明の第５実施例の要部の構成を示すブ
ロック図である。

【図２０】その動作を説明するためのタイムチャートで
ある。

【図２１】この発明の第６実施例の要部の構成を示すブ
ロック図である。

【図２２】その動作を説明するためのタイムチャートで
ある。

【図２３】同じく、動作を説明するための図である。

【図２４】この発明の第７実施例の要部の構成を示すブ
ロック図である。

【図２５】ＬＣＤを用いる場合のバックライトの点灯制
御を説明するためのタイムチャートである。

【図２６】この発明の第８実施例の要部の構成を示すブ
ロック図である。

【図２７】その動作を説明するためのタイムチャートで
ある。

【図２８】この発明の第９実施例を説明するための図で
ある。

【図２９】同じく、第１０実施例を説明するための図で
ある。

【図３０】同じく、第１１実施例を説明するための図で
ある。

【図３１】同じく、第１２実施例を説明するための図で
ある。

【図３２】同じく、第１３実施例を説明するための図で
ある。

【図３３】第１２実施例の動作を説明するためのタイム
チャートである。

【図３４】第１３実施例の動作を説明するためのタイム
チャートである。

【図３５】図３３に示すバックライトの点灯タイミング
信号を生成する一例の回路構成を示すブロック図であ
る。

【図３６】その動作を示すタイムチャートである。

【図３７】画素ずらしの二つの構成を示す図である。

【図３８】図３７に示す画素ずらし素子の構成を示す図
である。

【図３９】画素ずらしによる表示態様を示す図である。

【図４０】画素ずらしを行う場合の映像のサンプリング
を説明するための図である。

【符号の説明】

１１，１１Ｌ，１１ＲＬＣＤ１２，１２Ｌ，１２Ｒバックライト１３−１，１３−２，１３−１Ｌ，１３−１Ｒ，１３−
２Ｌ，１３−２Ｒ画素ずらし素子１４−１，１４−２偏光変換用液晶板１５−１，１５−２複屈折板２１表示装置本体部２２側頭フレーム２３頭頂フレーム２４観察者２５板バネ２６リヤフレーム２７スピーカ２８ケーブル２９再生装置３０調整手段３１，３５表示部３２ハーフミラープリズム３３凹面鏡３６接眼レンズ５１クロックジェネレータ５２Ｒ，５２Ｇ，５２Ｂ第１のスイッチ素子５３−１Ｒ，５３−２Ｒ，５３−３Ｒ，５３−１Ｇ，５
３−２Ｇ，５３−１Ｂ，５３−２Ｂフィールドメモリ５４Ｒ，５４−１Ｒ，５４−２Ｒ，５４Ｇ，５４Ｂ第
２のスイッチ素子５５Ｒ，５５−１Ｒ，５５−２Ｒ，５５Ｇ，５５Ｂサ
ンプルホールド回路５６Ｌ，５６ＲＬＣＤドライバ６１，６２，７２，８５カウンタ６３乗算器６３ａ掛け算器６３ｂ，７１加算器６４−１Ｒ，６４−２Ｒ，６４−３Ｒ，６４−１Ｇ，６
４−２Ｇ，６４−１Ｂ，６４−２Ｂ第３のスイッチ素
子６５，７５インバータ６６Ｈシフトレジスタ６７Ｖシフトレジスタ８１Ｌ，８１Ｒ信号処理回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者井場陽一東京都渋谷区幡ヶ谷２丁目43番２号オリンパス光学工業株式会社内

Claims

【特許請求の範囲】

【請求項１】Ｒ，Ｇ，Ｂのそれぞれの画素をマトリッ
クス状に配列してなる映像表示素子に、サンプリングタ
イミングの異なる映像を順次表示させると共に、その映
像の表示に同期して画素ずらし手段により、サンプリン
グタイミングによる映像のずれ方向とは反対方向に画素
ずらしを行うようにした映像表示装置において、Ｒ，Ｇ，Ｂの各映像信号に対応して設けた、二つのフィ
ールドメモリと、これら二つのフィールドメモリを交互
に選択する第１および第２のスイッチ素子と、選択され
たフィールドメモリから読み出される信号をサンプルホ
ールドするサンプルホールド回路とを有し、前記各映像信号に対して、前記第１および第２のスイッ
チ素子により前記二つのフィールドメモリを交互に選択
して、前記第１のスイッチ素子を介して一方のフィール
ドメモリに映像信号を書き込むと共に、その書き込み期
間中に、他方のフィールドメモリに書き込まれている映
像信号を、書き込み速度のＮ（ただし、Ｎは２以上の整
数）倍の速度でＮ回繰り返し読み出し、その読み出され
れる順次のＮ個の映像信号を、前記第２のスイッチ素子
を介して前記サンプルホールド回路で、サンプリングタ
イミングを異ならせてＮ個毎にサンプルホールドして、
前記映像表示素子に出力するよう構成したことを特徴と
する映像表示装置。
【請求項２】Ｒ，Ｇ，Ｂのそれぞれの画素をマトリッ
クス状に配列してなる映像表示素子に、サンプリングタ
イミングの異なる映像を順次表示させると共に、その映
像の表示に同期して画素ずらし手段により、サンプリン
グタイミングによる映像のずれ方向とは反対方向に画素
ずらしを行うようにした映像表示装置において、Ｒ，Ｇ，Ｂの各映像信号に対応して設けた、ランダムア
クセス可能な二つのフィールドメモリ、これら二つのフ
ィールドメモリを交互に選択する第１および第２のスイ
ッチ素子、各フィールドメモリに供給される書き込みア
ドレスおよび読み出しアドレスを選択する第３のスイッ
チ素子と、Ｒ，Ｇ，Ｂの映像信号に対して共通に設けられ、前記フ
ィールドメモリの書き込みアドレスおよび読み出しアド
レスをそれぞれ発生する書き込みアドレスカウンタおよ
び読み出しアドレスカウンタとを有し、前記各映像信号に対して、前記第１および第２のスイッ
チ素子により前記二つのフィールドメモリを交互に選択
して、一方のフィールドメモリに、前記書き込みアドレ
スカウンタから対応する前記第３のスイッチ素子を介し
て書き込みアドレスを供給して、該フィールドメモリに
前記第１のスイッチ素子を介して映像信号を書き込むと
共に、その書き込み期間中に、他方のフィールドメモリ
に、前記読み出しアドレスカウンタから対応する前記第
３のスイッチ素子を介して、アドレスがＮ（ただし、Ｎ
は２以上の整数）ずつ増加する読み出しアドレスを供給
して、当該フィールドメモリに書き込まれている映像信
号を、それぞれ読み出しアドレスを異ならせてＮ回繰り
返し読み出し、その読み出された順次のＮ個の映像信号
を前記第２のスイッチ素子を介して前記映像表示素子に
出力するよう構成したことを特徴とする映像表示装置。
【請求項３】請求項２記載の映像表示装置において、前記読み出しアドレスカウンタは、前記フィールドメモ
リからのＮ回の映像信号の読み出しの各々において、前
記映像表示素子の各行に対応するアドレスを２回繰り返
す読み出しアドレスを発生するよう構成したことを特徴
とする映像表示装置。
【請求項４】Ｒ，Ｇ，Ｂのそれぞれの画素をマトリッ
クス状に配列してなる二つの映像表示素子に、それぞれ
サンプリングタイミングの異なる映像を順次表示させる
と共に、その映像の表示に同期して、各映像表示素子に
対応して設けた画素ずらし手段により、サンプリングタ
イミングによる映像のずれ方向とは反対方向に画素ずら
しを行うようにした映像表示装置において、Ｒ，Ｇ，Ｂの各映像信号に対応して設けた、ランダムア
クセス可能な三つのフィールドメモリ、これら三つのフ
ィールドメモリを順次選択する第１のスイッチ素子、こ
の第１のスイッチ素子で選択されているフィールドメモ
リを除く二つのフィールドメモリを選択する二つの第２
のスイッチ素子、各フィールドメモリに供給される書き
込みアドレスおよび読み出しアドレスを選択する第３の
スイッチ素子と、Ｒ，Ｇ，Ｂの映像信号に対して共通に設けられ、前記フ
ィールドメモリの書き込みアドレスおよび読み出しアド
レスをそれぞれ発生する書き込みアドレスカウンタおよ
び読み出しアドレスカウンタとを有し、前記各映像信号に対し、前記三つのフィールドメモリ
を、順次書き込みモードとすると共に、書き込みモード
の後はそれぞれ２フィールド連続して読み出しモードと
して、書き込みモードのフィールドメモリには、前記書き込み
アドレスカウンタから対応する前記第３のスイッチ素子
を介して書き込みアドレスを供給して、映像信号を前記
第１のスイッチ素子を介して書き込み、読み出しモードの二つのフィールドメモリには、前記読
み出しアドレスカウンタからそれぞれ対応する前記第３
のスイッチ素子を介して、アドレスがＮ（ただし、Ｎは
２以上の整数）ずつ増加する読み出しアドレスを供給し
て、各フィールドメモリに書き込まれている映像信号
を、各フィールドで読み出しアドレスを異ならせてＮ回
繰り返し読み出して、前記二つの第２のスイッチ素子を
介して前記二つの映像表示素子に出力するよう構成した
ことを特徴とする映像表示装置。