JP4136243B2

JP4136243B2 - 時系列走査型ディスプレイ

Info

Publication number: JP4136243B2
Application number: JP2000006630A
Authority: JP
Inventors: ハロルドジョナサン
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-01-15
Filing date: 2000-01-14
Publication date: 2008-08-20
Anticipated expiration: 2020-01-14
Also published as: JP2000206924A; US6831624B1

Description

【発明の属する技術分野】
本発明は、液晶型等の時系列に走査されるディスプレイに関する。
【従来の技術】
このようなディスプレイは、例えば、時系列カラーディスプレイ(time sequential colour display)、３次元ワークステーション、科学的視覚化(scientific visualization)、ビデオゲーム、テレビ電話、および３次元テレビジョン等に使用され得る。
公知のタイプのカラーシーケンシャルディスプレイにおいて、１つの完全なカラーフレームを形成する赤色、緑色、および青色のフィールドが、実質的に観察者がカラーイメージにちらつきを知覚することのないような十分に速い速度で交互に表示される。同時に並行に供給されている個々のカラーデータと共にシリアルビデオ信号として供給されるということは、イメージデータに共通することである。表示のためにこれを時系列フォーマットに変換するために、イメージデータのフィールドまたはフレームを完全に格納するフィールドストアまたはフレームストアを提供する必要がある。
このようなストアは、ディスプレイデバイス自体の外部から提供され得る。しかし、ＵＳ５２２５８２３は、このような記憶装置がディスプレイデバイスと共に一体化される構成を開示している。ディスプレイの各絵素（画素）が、１つの画素イメージデータについて２つのストア（「ピンポン」メモリとして公知）を含む。これらのストアの一方が画素のビジュアル状態を制御するために使用されるのに対して、次のフレームについての画素イメージデータが他方のストアに書き込まれ得る。
【発明が解決しようとする課題】
しかし、個々の赤色、緑色、および青色のフィールドは個々にアドレス可能ではなく、かつ、このような構成は単一の第１のタイプの動作を可能にするのみである。
ディスプレイの「第１タイプの動作」では、データアドレシング位相とデータ表示位相とが１対１で対応付けられている。したがって、画素へとアドレスされる全てのデータ値がただ一度だけ表示される。この例は、英国特許第９８２５１５２．３号に開示されている。
【課題を解決するための手段】
本発明の第１の局面によると、本発明の時系列走査型ディスプレイは、絵素のマトリクスであって、絵素の各々がディスプレイエレメントを含む、マトリクスと、複数の格納ロケーションおよびイメージデータを格納するために格納ロケーションのいずれか１つを選択する第１のアドレス入力を有するアドレス可能ラッチと、格納ロケーションのいずれか１つからのイメージデータをディスプレイエレメントに一度に供給するマルチプレクサであって、マルチプレクサは、格納ロケーションのどれがイメージデータをディスプレイエレメントに供給するかを選択する第２のアドレス入力を有する、マルチプレクサとを含み、そのことにより上記目的が達成される。
絵素の各々が、第１および第２のアドレス入力にアドレスを供給するアドレシング構成を含んでもよい。
アドレシング構成の各々がカウンタを含み、カウンタの出力は第１および第２のアドレシング入力に接続され、それにより、第１の所定のシーケンス内のイメージデータを格納するため、および、第１の所定のシーケンスと同じであるが位相が１ステップずれている第２の所定のシーケンス内のディスプレイエレメントにイメージデータを供給するために格納ロケーションが選択されてもよい。
カウンタがトランスファー信号検出器の出力に接続されたクロック入力を有し、トランスファー信号検出器の入力がマトリクスの走査またはデータ電極に接続されてもよい。
カウンタが、ラッチング構成を提供されたモジュロ制御入力を有するモジュロカウンタであってもよい。
アドレシング構成の各々が、第１および第２のカウンタを含み、第１および第２の出力が第１および第２のアドレス入力にそれぞれ接続されてもよい。
第１のカウンタが、マトリクスの走査電極に接続されたクロック入力を有してもよい。
第２のカウンタがトランスファー信号検出器の出力に接続されたクロック入力を有し、トランスファー信号検出器の入力が、マトリクスの走査電極または走査電極、もしくは、データ電極に接続されてもよい。
アドレシング構成は、電力がディスプレイに印加された場合に第１および第２のカウンタをリセットするリセット構成を含んでもよい。
第１および第２のカウンタが、ラッチング構成を提供されたモジュロ制御入力を有するモジュロカウンタであってもよい。
ラッチング構成が、格納ロケーションの少なくとも複数の出力に接続されたデータ入力を有してもよい。
ラッチング構成が、デコーダの出力によってイネーブルされるように構成されていてもよい。
カウンタがトランスファー信号検出器の出力に接続されたクロック入力を有し、かつ、トランスファー信号検出器の入力がマトリクスの走査またはデータ電極に接続され、デコーダがトランスファー信号検出器の出力に接続されたクロック入力および走査電極または上記走査電極に接続されたリセット入力を有するカウンタを含んでもよい。
第２のカウンタがトランスファー信号検出器の出力に接続されたクロック入力を有し、かつ、トランスファー信号検出器の入力が、マトリクスの走査電極または走査電極、もしくは、データ電極に接続され、デコーダがトランスファー信号検出器の出力に接続されたクロック入力および走査電極または走査電極に接続されたリセット入力を有するカウンタを含んでもよい。
各アドレス可能ラッチがアナログアドレス可能ラッチを含んでもよい。
各アドレス可能ラッチが、複数の格納ロケーションを有するラッチ、およびイメージデータを格納ロケーションのいずれか１つに選択的に供給するデマルチプレクサを含んでもよい。
各アドレス可能ラッチが、走査電極または走査電極に接続されたクロック入力ならびにデータ電極またはデータ電極に接続されたデータ入力を有してもよい。各アドレス可能ラッチが、赤色、緑色、および青色イメージデータのための格納ロケーションを有してもよい。
各アドレス可能ラッチが、赤色、緑色、青色、および強度イメージデータのための格納ロケーションを有してもよい。
各アドレス可能ラッチが、２つのイメージ領域またはフレームについて、赤色、緑色、および青色イメージデータのための格納ロケーションを有してもよい。各アドレス可能ラッチが、赤色、緑色、青色、および白色および／または黒色イメージデータのための格納ロケーションを有してもよい。
白色および／または黒色イメージデータのための格納ロケーションがハードワイヤードされて、アドレス可能でない電圧レベルを受け取ってもよい。
マルチカラーバックライトおよびバックライトコントローラを含んでもよい。
各ディスプレイエレメントが液晶絵素を含んでもよい。
各ディスプレイエレメントが反射型であってもよい。
アドレス可能ラッチおよびマルチプレクサが、結晶質シリコンまたはポリシリコンとして具体化されてもよい。
アドレス可能ラッチおよびマルチプレクサが、反射型ディスプレイエレメントの背後に配置されてもよい。
本発明の第２の局面によると、本発明による第１の局面によるディスプレイを動作する方法は、イメージデータを第１組の時系列アドレシング位相内の絵素に供給するステップであって、第１組の各々がイメージデータのフレームを構成する、ステップと、第２組の時系列表示位相内のイメージデータを表示するステップであって、第２組の各々がイメージデータのフレームを構成するステップとを含み、各第２組内の表示位相の数が、第１組内のアドレシング位相の数よりも大きく、そのことにより上記目的が達成される。
第１組の各々のアドレシング位相が、異なるコンポーネントカラーアドレシング位相を含み、第２組の各々の表示位相が、コンポーネントカラー表示位相を含み、少なくとも１つのコンポーネントカラー表示位相が、各第２組内で繰り返されてもよい。
第１組の各々のアドレシング位相が、異なるコンポーネントカラーアドレシング位相を含み、第２組の各々の表示位相が、コンポーネントカラー表示位相を含み、コンポーネントカラー表示位相の少なくとも１つが、各第２組内で繰り返されてもよい。
緑色表示位相が各第２組内で繰り返されてもよい。
緑色位相が各第２組内で繰り返されてもよい。
各第２組内の表示位相の数が、各第１組内のアドレシング位相の数の整数倍であってもよい。
第１組の各々のアドレシング位相が、異なるコンポーネントカラーアドレシング位相を含み、第２組の各々の表示位相が、コンポーネントカラー表示位相を含み、かつ、少なくとも１つのコンポーネントカラー表示位相が、各第２組内で繰り返され、カラーコンポーネント表示位相の全てが、各第２組内で、同じ回数繰り返されてもよい。
各アドレス可能ラッチが、赤色、緑色、青色、および白色および／または黒色イメージデータのための格納ロケーションを有し、白色および／または黒色アドレシング位相が、第１組のいくつかにおいてのみ行われてもよい。
各ディスプレイエレメントが液晶絵素を含み、液晶絵素の最大電気光学反応時間が、表示位相の各々の期間(duration)に実質的に等しいかまたは期間よりも短くてもよい。
少なくともいくつかのアドレシング位相の間に供給されたイメージデータが、画素動作の局面を制御する制御データを含んでもよい。
カウンタが、ラッチング構成を提供されたモジュロ制御入力を有するモジュロカウンタであり、画素動作の局面が、各モジュロカウンタのモジュロを含んでもよい。
第１および第２のカウンタが、ラッチング構成を提供されたモジュロ制御入力を有するモジュロカウンタであり、画素動作の局面が、各モジュロカウンタのモジュロを含んでもよい。
したがって、上で参照した第１のタイプの動作以外で動作し得るディスプレイを提供することが可能である。具体的には、このようなディスプレイは、（第１のタイプの動作が可能であるのに加えて）第２のタイプの動作が可能である。第２のタイプの動作によると、データ表示位相の数は、データアドレシング位相の数よりも大きな整数である。したがって、アドレスされた値または格納された値が、１回を超える回数のスロット(slot)の間に表示され得、スロットとスロットとの間に異なったデータが表示され得る。換言すると、ディスプレイのデータアドレシング位相およびデータ表示位相は、公知のタイプの時系列走査型ディスプレイで必要であったように、１対１の関係である必要はない。例えば、データアドレシングは３０Ｈｚのリフレッシュレートで実行され得、それに対して、データ表示リフレッシュは６０Ｈｚで実行され得、それにより、第１のタイプの動作と比較してイメージのちらつきの視認性が低減される。実際、ディスプレイのアドレシングレートは、ディスプレイちらつき性能を損なうことなく、実質的に低減され得る。これが、ディスプレイによって生成される高周波発光(radio frequency emission)を低減し得る。また、低減された入力データレートにより、特に一体化されたポリシリコンドライバについて、エレクトロニクスを走査するディスプレイの設計が簡略化される。
より低いアドレシングレートの結果、電力消費が低減され得る。第２のタイプの動作により、低電力リバージョナリモード(reduced power reversionary mode)の動作が可能になり得る。例えば、強度（Ｙ）のみのリバージョナリ省電力モードでこのようなディスプレイを動作することが可能になり得る。このモードは、携帯製品において、バッテリー充電がローの場合に動作を長引かせるのに有用であり得る。また、ディスプレイの異なる部分が異なるモードで動作して、通常動作の間の省電力のさらなる機会を提供し得る。
このタイプのディスプレイは、特定のアプリケーションの要件に基づいて異なるモードで動作することができる。さらに、ライン、ラインの群、画素、または画素の群等の個々の部分が異なるモードで動作して、非常に用途の広いディスプレイを提供する。このようなモードの例として、任意のディスプレイサイクルで１以上の領域を繰り返して、例えばＲＧＧＢまたはＲＧＢＧディスプレイをＲＧＢデータから提供することが挙げられる。ディスプレイアドレシングサイクルは、（異なるデータを含み得る）Ｇ１およびＧ２領域が目によって一体化されてグレイスケール値を得るように、ＲＧ₁ＢＧ₂等のサブビューにおける異なるデータをロードし得る。領域はアドレスされ得ないが、それにもかかわらず表示されて、例えばブラック（Ｋ）ブランキング位相を実行する。各フレームは、明るさ(brightness)を最大化する輝度(luminance)または強度（Ｙ）位相を含み得る。これまでに説明したように、ディスプレイの少なくとも１つのラインは、既に画素にダウンロードされた命令ワードによって構成され得る。デジタル命令ワードのダウンロードは、例えば、画素への通常のアナログデータ信号として同じ通路を共有し得る。
ディスプレイは、画素に格納された「１」または「０」等の「定数」を表示し得る。このような値は他のイメージデータと同じ方法でダウンロードされ得るが、画素における「ハードワイヤリング」によってこれを達成することも可能である。
本発明のいくつかの実施形態は、第３のタイプの動作も可能である。第３のタイプの動作によると、データ表示位相の数および順序は、データアドレシング位相の数および順序から完全に独立している。
【発明の実施の形態】
例として、添付の図面を参照しつつ本発明をさらに説明する。図中、同じ参照符号は同じ部分を示す。
図１に示す画素回路は、イメージデータのローディングおよびそのようなデータの表示が別々に行われるので、従来の第１のタイプの動作が可能であり、また、第２のタイプの動作も可能である。画素はデータまたは列電極１ならびに走査または行電極２によってアドレスされる。画素は、１：４デマルチプレクサ４およびラッチ５を含むアドレス可能アナログラッチ３を含む。デマルチプレクサ４は、データ電極１に接続されたデータ入力Ｄおよび２ビットパラレルアドレス入力Ａ０：１を有する。ラッチ５は、この実施形態において、イメージデータの１フレームの赤（Ｒ）画素データ、緑（Ｇ）画素データ、青（Ｂ）画素データ、および強度（Ｙ）画素データを格納する４つの格納ロケーションを有する。この画素についてのイメージデータはデジタル的に格納され得るが、この実施形態において、イメージデータは、例えばキャパシタ上の電荷として、アナログの形態で格納される。ラッチ５は、走査電極２に接続されたイネーブルまたはクロック入力ＣＬＫならびにデマルチプレクサ４のアドレス入力に接続された２ビットパラレルアドレス入力を有して、アドレスバス６に接続されたアドレス可能アナログラッチ３のアドレス入力を形成する。
画素は、４：１マルチプレクサ７をさらに有する。４：１マルチプレクサ７の４つの入力は、ラッチ５のそれぞれの格納ロケーションに接続されている。マルチプレクサ７の出力は、バッファ８を介して、カウンタ電極１０を備えたディスプレイ画素９に接続される。いかなるタイプのディスプレイ技術も使用し得るが、例示する実施形態は液晶ディスプレイ技術を利用するので、画素９は液晶セル内の適切な電極によって規定された液晶画素を含んでいる。画素９を、第１の概要として、液晶画素の等価回路であるキャパシタとして説明する。
アドレスバス６は、２ビットカウンタ１１の２ビット出力に接続される。カウンタ１１は、トランスファー信号またはパルス検出器１２の出力に接続されたクロック入力を有する。トランスファー信号またはパルス検出器１２の入力は、走査電極２に接続される。カウンタ１１はまた、電力がディスプレイに与えられるたびにカウンタ１１をリセットする電力クリア回路１３に接続されたリセット入力を有する。以下に説明する実施形態のいくつかにおいて、このようなリセッティング構成が必要であるが、他の実施形態においては重要ではない。具体的には、図１に示すような実施形態において、アドレス可能アナログラッチ３およびマルチプレクサ７のアドレス入力が一緒に同じカウンタ１１に接続されており、ラッチ３およびマルチプレクサ７のアドレシングは、自動的かつ正確に同期され、ラッチ５のいずれの特定の格納ロケーションがいずれの色のイメージデータを含むかは関係がない。したがって、カウンタ１１のパワーアップ「カウント」がどうであれ、動作は同じである。
図１に示すタイプの画素を含むディスプレイの通常動作の間に、イメージデータは例えば一度に１行づつデータ電極１に供給され、そして、繰り返しシーケンスで一度に１行づつ走査電極２上に供給される走査パルスによって、画素内へと走査される。したがって、ディスプレイがイメージデータの完全な１つのフレームでリフレッシュされてしまうまで、一度に１行づつアドレシングが行われる。その後、新たなフレーム毎にこのプロセスが繰り返される。トランスファーパルス検出器１２は、画素をアドレスするために走査信号またはパルスを無視するが、走査電極２上のトランスファーパルスを検出して、各トランスファーパルス毎に１づつカウンタ１１をインクリメントするように構成されている。逆に、ラッチ５のクロック入力はトランスファーパルスに反応しないが、各走査パルスまたは信号に応答して、カウンタ１１によって供給されたアドレスによって選択された格納ロケーション内に新たなイメージデータをラッチする。トランスファーパルス検出器１２は、英国特許出願番号第９８２５１５２．３号に開示されたタイプであり得、本明細書で参考として援用する。
カウンタ１１は、トランスファーパルスに応答して、バイナリ値００、０１、１０、および１１を介して繰り返しサイクルされる。説明のみを目的として、アドレス００は、画素のアドレシングおよびリフレッシングのために、デマルチプレクサ４およびラッチ５内で緑イメージデータに割り当てられる。同様に、アドレシングの間、バイナリ値０１、１０および１１は、青イメージデータ、強度イメージデータ、および赤イメージデータにそれぞれ対応する。しかし、図１に示すように、バイナリアドレス００、０１、１０および１１は、それぞれ赤イメージデータ、緑イメージデータ、青イメージデータ、および強度イメージデータによる表示に対応する。したがって、アドレス可能アナログラッチ３およびマルチプレクサ７は、同じであるが１ステップ位相のずれた第１および第２のシーケンスでアドレスされる。例えば、アドレス可能ラッチ３がフレッシュな緑イメージデータを受け取ることができるようにアドレスされる場合、マルチプレクサ７は、ディスプレイ画素９に、ラッチ５内の赤格納ロケーションからの赤イメージデータを表示させる。
図２は、図１に示すタイプの画素２１のマトリクス２０を含む完全なディスプレイを示す。ディスプレイは、列ドライバ２２を含む。列ドライバ２２は、その入力において、例えば、個々の入力に並行に供給されている色成分を有するシリアルビデオデータの形態で、イメージデータを受け取る。あるいは、シリアルビデオデータは、単一の入力に供給された全ての色成分を有し得る。列ドライバ２２は、適切な画素データをデータ電極１に割り当てて、マトリクス２０を一度に１行づつリフレッシュする。走査電極２は、走査およびトランスファーパルスを適切なタイミングで供給するマルチプレクサおよび行ドライバ２３に接続される。システムコントローラタイミング発振器２４は、入力ビデオ同期信号を受け取り、かつ、列ドライバ２２、マルチプレクサおよび行ドライバ２３、走査／アドレスコントローラ２５、トランスファーコントローラ２６、およびバックライトコントローラタイマー２７のタイミングを制御する。
走査／アドレスコントローラ２５は、繰り返しシーケンスのある時点で、例えば一番上の行の開始からマトリクス２０の全ての行がリフレッシュされるまで行を進んで、マルチプレクサおよび行ドライバ２３を介して走査信号を１つの走査電極２に供給し、その後プロセスが繰り返されるように構成されている。マトリクス２０のアドレシングの間に、マルチプレクサおよび行ドライバ２３は、コントローラ２５から走査電極２へと走査信号を送信する。トランスファーコントローラ２６は、ディスプレイの動作の所望のモードに応じてトランスファーパルスを供給し、そして、これらはマルチプレクサおよび行ドライバ２３を介して走査電極２に供給される。コントローラ２６はまた、バックライトがイメージデータの表示と正確に同期するように、信号をタイマー２７に供給する。
図２に示すディスプレイにおいて、バックライトは、異なる色でディスプレイを照明する個々の光源または光源２８〜３１の群を含む。例示する実施形態において、バックライトは、赤色、緑色、青色、および白色の光源または光源群を含む。バックライトコントローラタイマー２７は、イメージデータのディスプレイに関して正確なタイミングで光源２８〜３１に電源を供給する。
図２に示す画素回路およびディスプレイドライバ回路は、例えばアモルファスシリコン、多結晶シリコン、単結晶シリコン、またはセレン化カドミウム内に、完全にまたは部分的に同じ技術で設けられ得る。あるいは、画素回路およびドライバ回路もしくはそれらの一部分は、異なる技術によって、または、上記記述の組み合わせによって具体化され得る。チップオングラス（ＣＯＧ）またはテープ自動型ボンディング（ＴＡＢ）等の関連技術もまた使用され得る。完全に一体化して設けた場合、例えば、画素エレクトロニクスおよびドライバエレクトロニクスの両方に、ポリシリコン技術を使用し得る。ドライバエレクトロニクスを、部分的にポリシリコン内に、そして、部分的にＣＯＧ結晶シリコン内に提供することもできる。さらに、画素およびドライバ回路の全体をＬＳＩバックプレーン上に設けることも可能である。
以下に説明するように、イメージデータのアドレシングおよび表示は、第１および第２のタイプの動作に従って実行され得る。例えば、第２のタイプの動作において、ディスプレイを３０Ｈｚのフレームレートでロードすることが可能であり、このことが列ドライバ２２の設計仕様を容易にするが、６０Ｈｚのフレームレートでイメージデータを表示して、ちらつきを低減することができる。したがって、ディスプレイのアドレシングは、多くのアプリケーションにおいては通常はパーソナルコンピュータ（ＰＣ）ソースから駆動されるが、出力または表示部分から分離され得る。このことは、望ましくない可視のアーチファクト(artefact)を低減または除去するように人間の要因によって決定され得る。ポリシリコンドライバ回路に設けるには、得られたより遅いアドレシング速度がより容易であり、かつ、ポリシリコン技術における実装には画素回路も適しているので、この構成はポリシリコン技術における実装に特に適している。
図１に示すタイプの画素を用いた図２に示すディスプレイは、例えば図３に示すような、第１のタイプの動作に使用され得る。トランスファー（ＴＦＲ）信号およびランプ信号を従来の波形として示すのに対して、コントローラ２５によって実行されるラインアドレシングは、（実際には行は別々にアドレスされるが）時間に対して、アドレスされたライン番号の連続するのこぎり波形として示す。行は上端から下端へとアドレスされる。ここで、上端行はアドレスライン番号１を有し、かつ、下端行はアドレスライン番号Ｎを有する。
時間０において、前の赤イメージデータアドレシング位相に続いて、緑イメージデータのアドレシングが始まる。カウンタ１１は、画素２１の各々のアドレス可能アナログラッチ３およびマルチプレクサ７にバイナリアドレス００を供給する。したがって、デマルチプレクサ４が緑色格納ロケーションをデータ電極１に接続するのに対して、マルチプレクサ７は、ラッチ５の赤格納ロケーションをバッファ８を介して画素９に接続する。走査パルスが１つづつ走査電極２に供給されて、それにより、時間Ｔ１においてマトリクス２０の画素２１の全てがアドレスされ、そして新たな緑色イメージデータでリフレッシュされる。この時間の間、赤色光源またはソースの群２８は、イメージフレームの赤色領域を表示するように照らされる。
時間Ｔ１の直前に、赤色の光源２８への電力供給がタイマー２７によって取り除かれ、光源が赤色光の発光を消して、停止する時間が与えられる。時間Ｔ１において、トランスファー信号Ｔｓは、トランスファーコントローラ２６によって、マルチプレクサおよび行ドライバ２３を介して、全ての走査電極２へ同時に供給される。各画素のカウンタ１１は１でインクリメントされて、バイナリアドレス０１を供給する。マルチプレクサ２７は、ラッチ５の緑格納ロケーションからの緑イメージデータを、バッファ８を介して画素９に供給する。画素９の電気光学材料(electro-optic material)がそれらに印加された新しい電場に応答するのに十分な期間Ｔｒｗの後に、緑色光源または光源群２９は時間Ｔ３に照らされ、時系列カラーイメージの緑色領域を表示する。
トランスファーパルスＴｓの立ち下がりエッジに対応する時間Ｔ２において、次に、マルチプレクサおよび行ドライバ２３は、コントローラ２５からマトリクス２０の走査電極２に走査信号を供給する。各画素のマルチプレクサ４は、青イメージデータのアドレシングおよびリフレッシングが行われ得るように、データ電極１を青色格納ロケーションに接続する。
フレームの個々の領域の各々について、このプロセスが順に繰り返される。図３は、強度領域の存在しない、赤色領域、緑色領域、および青色領域のリフレッシングおよび表示を示す。このことは、Ｙ領域に関連する図１の回路を除去することにより達成され得る。あるいは、このことは、図１のＹイメージデータを格納するように示したラッチ５の格納ロケーションに、赤色イメージデータを割り当てることによって、そして、カウンタ１１がバイナリ１０に達した場合には、カウンタ１１の各々のダブルトランスファーパルスを供給してカウンタをバイナリ００にリセットすることによって達成され得る。このことにより、画素は、赤色位相、緑色位相、および青色位相をサイクルして、そして、赤色アドレシング位相が画素９の材料が反応できないほどの速さであった後に、２つのトランスファーパルスの高速遷移が行われて、青色領域の直後に赤色領域が効率的に表示される。
図４は、図１に示したタイプの画素を用いる図２に示したディスプレイの第２のタイプの動作の例を示す。例示するモードにおいて、各アドレシング位相について、２つの表示位相が実行される。再び、ディスプレイは、例えば図１に示した画素内のＹ相が省略されたかまたはディスエーブルされた、ＲＧＢカラーシーケンシャルタイプである。時間０において、赤色領域のアドレシングが始まり、そのしばらく後に、青色光源３０が照らされて青色領域を表示する。
時間Ｔ１の直前に青色光源が消されて、そして、時間Ｔ１にトランスファーパルスＴｓが全ての走査電極２に供給される。したがって、電極のカウンタ１１は、赤色イメージデータが画素９に供給されるようにインクリメントされる。電気光学材料反応時間Ｔｒｗに続いて、赤色光源２８が照らされて、赤色領域を表示する。しかし、どのアドレシング位相も、この赤色領域の表示には関連しない。赤色源が引き続いて消され、そして、時間Ｔ４に別のトランスファーパルスが走査電極２に同時に供給される。画素のカウンタ１１がインクリメントされ、そして、トランスファーパルスの直後に、青色アドレシング位相が始まる。液晶材料が、画素のマルチプレクサ７を介して現在供給されている緑色イメージデータに反応する時間を有する場合、緑色光源が照らされる。
青色アドレシング位相が完了した後に、さらなるトランスファーパルスが走査電極２に供給され、その後、青色光源が再び照らされる。やはり、この青色照明の位相に関連するアドレシング位相はない。この青色領域表示位相の最後に、さらなるトランスファーパルスが走査電極２に供給され、そして、これに緑色アドレシング位相が続き、この間に赤色領域が再び表示され、かつ、照らされる。したがって、各アドレシング位相に続いて、２つの表示位相が起こる。
図５は、第２のタイプの動作の別の例を示す。この動作では、アドレシング位相の間に、表示位相が開始され得る。青色アドレシング位相および緑色表示位相をまず図５に示す。しかし、時間Ｔ５において、青色アドレシング位相の終わりの前にトランスファーパルスが供給される。緑色照明が消され、そして、液晶材料の最大反応時間に対応する遅延の後に、青色照明が提供される。時間Ｔ６において別のトランスファーパルスが供給されるまで、連続しない青色アドレシング位相が、赤色アドレシング位相の後半部分と置き換えられる。これは、部分的な赤色アドレシング位相の最後に対応する。画素カウンタ１１は再びインクリメントされる。トランスファーパルスの後に緑色アドレシング位相が始まる。青色照明が消され、そして、液晶材料の反応時間に対応する遅延の後に、赤色照明と置き換えられる。
時間Ｔ７において、別のトランスファーパルスが走査電極２に供給される。緑色アドレシング位相が割り込まれ、そして、赤色照明が消される。トランスファーパルスの後に、アドレシングが、別の青色アドレシング位相の途中で再び始まる。このことは、前の部分的青色アドレシング位相の完了を示し得る。再び、適切な遅延の後に、緑色照明が提供される。
このモードの動作は、データ入力レートよりも速い表示更新レートを提供する。したがって、基本的な入力データレートを増大させることなく、表示レートを（例えば６０Ｈｚを超えるように）増大させることにより、表示のちらつきを低減することができる。
図５にも示すように、このタイプの動作は、図３に示した第１のタイプの動作において必要になるように、表示サイクル全体を用いる必要なく異なる色について異なる照明時間を提供するのに用いられ得る。これは、例えばバックライトの異なる蛍光チューブカラー発光体(fluorescent tube colour phosphor)または異なるカラー発光ダイオードからの異なる光出力レベルを補償するために用いられ得る。便宜上、各領域アドレシング位相が２サイクルまたは半分で完了するように、各アドレシング位相は中間点において割り込まれ得る。
図６は、増大した効果的な表示輝度を得るために使用され得る技術を示す。通常の画素ＲＧＢレベルを、連続カラーフレームについて、ｔ１およびｔ２に示す。これらは実質的に異なるが、画素が連続フレーム内のほぼ同じイメージデータを表示するのが通常である。個々のＲＧＢ値は、図示のように概念的に合計され得、そして、白色「ペデスタル(pedestal)」部分が、要求された色を達成するために使用されている得られたＲＧＢ部分で抽出され得る。出力は、単一のカラーフレーム内に表示され得るＹＲＧＢ成分を含み得る。したがって、６つの色領域（２つのＲＧＢフレームを含む）を４つの色領域（単一のRＧBＹカラーフレームを含む）と置き換えることが可能である。
このような構成は、バックライトの白色光源からの発光が他の色よりも効率的である場合、特に有利である。このことは、時系列カラーディスプレイにおいて使用される蛍光灯にあてはまり得る。ここで、時系列カラーディスプレイでは、１つ以上の成分色からよりも白色発光体から、オン−オフ発光体要件がよりよく満たされ得る。このような構成は、例えばいくつかのタイプの有機電子ルミネッセント材料の吸収性フィルタを用いて白色光をフィルタすることによりバックライトの色が生成される場合に、特に有利である。したがって、ディスプレイの全体の輝度が増大され得るか、および／または、電力消費が減少され得る。
図７は、最大白色レベルを表示するために連続する画素が要求されるピークホワイトの場合のための、同じ技術を示す。
図８は、マトリクス２０の画素のいくつかのレイアウトを概略的に示す。透過型画素を２１ａで示すのに対して、反射型画素を２１bで示す。
画素エレクトロニクスが占める面積は、従来の薄膜トランジスタアクティブマトリクスディスプレイで要求される面積よりも広く、かつ、画素のこの部分は光学的にスイッチされないので、通常はブラックマトリクスにより覆われる。しかし、反射型の場合において、ディスプレイの開口率に影響することなく実質的な回路が組み込まれ得るように、反射体がアクティブ回路を覆う。
電力を画素回路に供給することが必要であり、そして、これを供給ラインＶおよびグラウンドラインＧＮＤの形態で図８に示す。しかし、図９は、グラウンドラインＧＮＤがカウンタ電極からの直接接続と置き換えられ得る構成を示す。この接続は、例えば、コネクタボール３２によって形成され得る。コネクタボール３２は、液晶層スペーサとしても使用される。スペーサの領域は、ボールの周りの液晶ディレクター配向(director orientation)の変動の結果として起こる望ましくない可視の影響を除去するために、ブラックマスクで覆われ得る。例えば、スペーサは、液晶への直接的な電気接続を除去するために、絶縁体に囲まれた軸コンダクタとして具体化され得る。スペーサの位置はまた、短絡を除去するように画素電極領域の外側に配置される。
各画素回路内のデータ電極１または走査電極２から画素エレクトロニクスのための電力供給を得ることにより、供給ラインＶを取り除くことも可能である。これは図１０に、抵抗性負荷ＲＬとして示される回路に、通常アナログ波の形態の交流信号を搬送するデータ電極１から、および、通常パルス信号を搬送する走査電極２から、電流を供給するように示される。電力の供給は、絶縁抵抗器ＲならびにフィルタリングまたはスムーシングキャパシタＣとして図１０に示す、比較的簡単なフィルタリングによって得られ得る。このタイプの技術は、ＧＢ２３１２７７３およびＥＰ０８０７９１８に開示されている。
図１１に示す画素は、カウンタ１１が３ビットカウンタであり、アドレス可能アナログラッチ３およびマルチプレクサ７が３ビットアドレス入力を有する点で、図１に示す画素とは異なる。このような構成により、ラッチ３内に８つまでの格納ロケーションが提供され、したがって、８項目のイメージデータまでを画素に格納することができる。しかし、図１１に示すアプリケーションにおいては５つの項目のみが使用され、かつ、カウンタ１１はモジュロ５を動作するように構成される。図１１に示すように、これは、ダウンロードを要求しないようにハードワイヤードされ得る２つの定数値を提供するのに使用され得る。あるいは、これらの値は、例えばディスプレイの動作開始時、またはこれらの値が変更される必要がある場合のいつか他の時間に、ダウンロードされ得る。アナログラッチ３の格納機構が時間とともに低下する場合、定数値は格納ロケーションをリフレッシュするようにしばしばダウンロードされ得る。
図１２は、図１１に示す画素を含むディスプレイが、エレクトロニックブランキングを第２のタイプの動作で実行するためにどのように使用され得るかを示す。このようなブランキングは、ディスプレイに、従来の陰極線チューブの発光体の振る舞いを、イメージが表示された後に比較的素早くブラックに戻る点で、より正確にシミュレートさせるために使用され得る。これは、イメージ内の高速で移動するオブジェクトによって起こり得る望ましくない可視のアーチファクトを低減するのに有用であり得る。このモードの動作は、液晶または使用されている他の表示モードでブランキングを実行するのに要求される場合には、ＲＧＢ値および一定の「１」または「０」の値を利用する。したがって、ディスプレイはＲＧＢ０モードで動作する。このコンテクストにおいて、「１」および「０」はそれぞれ、使用されている電気光学効果で、完全な「オン」状態および完全な「オフ」状態を生成するのに要求されるアナログ電圧を示す。
図１２の左手側部分に示すように、緑色領域の表示の後、２つのトランスファーパルスが、間にアドレシング位相を挟まずに素早く連続して供給されて、ディスプレイが緑色表示位相からブランキング位相へと切り換えられる。次の緑色アドレシング位相の間、ディスプレイは空白状態(blanked)であり、この期間に、バックライトは照らされるか、または、オフにスイッチされ得る。ブランキング位相の最後に、１つ以上のトランスファーパルスが供給されて、表示／アドレシング位相を、次の動作に要求されるポイントへとリセットする。複数のトランスファーパルスが素早く連続して供給され得るので、液晶材料の反応時間は著しい可視の反応にならない程度の長さであり、ディスプレイの光出力は、複数のトランスファーパルスによって実質的に影響されない。
図１２の右手側部分は、アドレシング位相の直後にブランキングがどのように実行され得るかを示す。これは、例えば、アドレシング位相間の液晶材料のブランキングまたはリセットによって合計スイッチング時間が低減され得るパイセル(pi-cell)の場合、液晶スイッチングプロセスの反応速度を向上するために使用され得る。
赤色表示位相の後に、３つのトランスファーパルスが供給されて、ディスプレイをブランキング位相に切り換える。パルスは液晶材料の反応時間よりも速く実行されるので、緑色データおよび青色データを通る急速なパッセージは、表示には実際には影響しない。液晶材料がブランキングを達成した後に、さらなるトランスファーパルスが供給されて、動作のサイクル内の所望のポイントへとディスプレイを切り換える。例えば、２つのトランスファーパルスは、ディスプレイを緑色表示位相および青色アドレシング位相の開始にセットするように示される。図１３は、図１１に示すタイプの画素を示すが、カウンタ１１はモジュロ６およびラッチ３をカウントするように構成され、マルチプレクサ７はイメージデータの６つの項目または値を扱うように構成されている。この構成は、例えば、カラーチャネル情報を、異なる時間に表示される２つ以上のデータセット内に配置するスキームを実行するように、フレームサイクル内の複数のＲＧＢ位相について示される。データセットＲＧＢおよびＲ^*Ｇ^*Ｂ^*は、所望のグレイスケール値の異なる部分を含み得、そしてこの技術はちらつきの影響を低減するために使用され得る。あるいは、例えばＧＢ２３２４８９９およびＥＰ０８７５８８１に開示された、反強誘電性液晶（ＡＦＬＣ）等の非対称材料で使用するディスプレイを提供するために、２セットの値は実質的に異なり得る。
図１４は、図１３に示した画素と実質的に同じ画素を示すが、ラッチ３の格納ロケーション内のイメージデータまたは値を再構成することにより、カラー位相が再構成されている。
図１５は、複数の連続するトランスファー信号を供給する必要なく異なる動作のモードを実行するようにダイナミックにプログラムされ得る点で、図１に示した画素とは異なる画素を示す。例えば、図１５の画素は、ＲＧＢモード、ＲＧＢＹモード、または（ディスプレイおよびバックライトの両方の電力消費を低減し得、かつ、「低バッテリー」条件または他の環境で使用され得る）Ｙのみの（ブラック／ホワイト）モードで動作するようにプログラムされ得る。実際、そのマトリクスが図１５に示すタイプの画素を含んでいるディスプレイの各画素は、要求される場合には個々にプログラムされ得る。これは、前に説明した画素とは異なり、適切な数のトランスファーパルスを走査電極に与えることにより、画素の各ラインまたは行が別個に動作され得る。このような構成は、低電力モードの動作、例えば携帯機器において利点を有し得る。ディスプレイの異なる領域が、アドレス可能バックライトと共に異なるモードで動作するようにプログラムされ得る。
図１５に示す画素において、カウンタ１１はプログラム可能モジュロカウンタであり、ラッチ４０によって供給された２ビット命令ワードによって１、２、３、または４までカウントするようにプログラムされ得る。モジュロカウンタは当業者に周知であり、したがって、モジュロカウンタは詳細には示さない。ラッチ４０は、アドレス可能アナログラッチ３のそれぞれの出力に接続された４つの格納ロケーションを有し、ラッチ４０の２つの出力はカウンタ１１のプログラム入力に接続されている。ラッチ４０は、図１に示したのと同じタイプの電力クリア回路４１に接続されたリセット入力を有する。ラッチ４０は、命令ワードデコーダ４２に接続された２つのさらなる出力を有する。したがって命令ワードデコーダ４２は、要求される場合には、４つまでの他のローカル制御信号を提供し得る。しかし、他のローカル制御信号が要求されない場合には、デコーダ４２が省略され得る。ラッチ４０は、２ビットカウンタ４４の第２のビット出力に接続されたイネーブルまたはクロック入力を有する。２ビットカウンタ４４のクロック入力は、トランスファーパルス検出器１２の出力に接続され、２ビットカウンタ４４のリセット入力は走査電極２に接続される。
ディスプレイに電力が与えられた場合、電力クリア回路４１がカウンタ４０をリセットし、例えばモジュロ４をカウントするようにプログラムされる。命令ワードは、初期化位相においてラッチ４０に供給され得る。これは、任意の時間に実行され得るが、通常は少なくともディスプレイへの電力の印加に続いて実行される。
走査パルスが走査電極２に供給されるたびに、カウンタ４４がクリアされ、そして、ラッチ４０はディスエーブルされたままである。しかし、２つの連続するトランスファーパルスが走査パルスを間に挟むことなく受け取られる場合、カウンタ４４の第２のビット出力はハイになり、ラッチ４０をイネーブルする。これは、命令ワードがラッチ４０にラッチされるように、命令ワードがアドレス可能アナログラッチ３に書き込まれた後に起こる。命令ワードがラッチ４０内にラッチされたままになるように、次の走査パルスがカウンタ４４をリセットする。
これまでに説明したように、アドレス可能アナログラッチ３は、グレイスケール能力を提供するアナログ値をラッチするために使用される。しかし、アナログデータ値は、完全にオンまたは完全にオフにセットされる、例えば最大可能値および最小可能値にセットされることにより、バイナリ値として翻訳され得る。ラッチ４０は、デジタル命令ワードがデータ電極１およびラッチ３を介して供給され得るように、このような値をバイナリ１またはバイナリ０として認識する。
Ｙのみのモードで動作するように画素をプログラムするために、カウンタ１１のプログラム入力に供給された命令ワードの２つのディジットは、モジュロ１をカウントするようにセットする。ＲＧＢ動作について、カウンタ１１はモジュロ３をカウントするようにセットされる。ＲＧＢＹ動作について、カウンタ１１はモジュロ４をカウントするようにセットされる。
デジタル命令ワードがアナログ値で表され得る同じ方法において、これまでに説明した画素は、アナログ格納機構を用いて、デジタルイメージデータで動作し得る。
図１６に示す画素は、第３のタイプの動作が可能である点で、図１に示した画素とは異なる。これについて、カウンタ１１は、出力がラッチ３のアドレス入力に接続された２ビットカウンタ１１ａおよび出力がマルチプレクサ７のアドレス入力に接続された２ビットカウンタ１１ｂと置き換えられる。カウンタ１１ａのクロック入力が走査電極２に接続されるのに対して、カウンタ１１ｂのクロック入力はトランスファーパルス検出器１２に接続される。カウンタ１１ａおよび１１ｂの両方は、電力がディスプレイに与えられた場合にカウンタをリセットする電力クリア回路１３ａおよび１３ｂを提供される。このような両方のカウンタのリセットは、ラッチ３およびマルチプレクサ７の動作の相対的な位相が決定され得ることを確実にするために、このタイプの画素において重要である。
図１６に示す画素のマトリクスを含むディスプレイは、これまでに説明した第１および第２のタイプの動作が可能であるが、第３のタイプの動作も可能である。これの例を図１７に示す。まず、トランスファーパルスにより、緑色イメージデータが画素のマルチプレクサ７によってディスプレイ画素９に供給される。その直後に、青色アドレシング位相が始まる。液晶材料の反応時間を与える遅延の後、バックライトによって緑色照明が提供される。次に緑色照明は消され、そして、次のトランスファーパルスが青色イメージデータをディスプレイ画素に供給する。次にディスプレイ画素は、青色光で照らされる。トランスファーパルスは走査パルスと走査電極２を共有するので、青色アドレシング位相は、トランスファーパルスが存在する間は一時中断される。しかし、トランスファーパルスの直後、青色アドレシング位相が継続される。
図１７に示すように、アドレシング位相および表示位相は、時間について互いに完全に関連がなくなってもよい。したがって、例えばディスプレイの駆動する装置のための簡便性として、または、ディスプレイの駆動エレクトロニクスの動作速度によって指示されるように、所望のレートでアドレシングが行なわれ得る。表示レートは、例えばちらつき等の望ましくない可視のアーチファクトを防止するために、別個に選択され得る。走査電極２は走査信号およびトランスファーパルスの両方を搬送するので、トランスファーパルスの存在時にはアドレシングが一時中断される必要があるが、そうでない場合には、アドレシングおよび表示が完全に相互に独立している。
図１８、図１９、および図２０は、それぞれ図１１、図１３、および図１４に示したタイプの、第３のタイプの動作が可能になるように同じ方法で改変された画素を示す。
図２１は、図１８〜図２０に示したタイプの画素を示すが、Ｙ領域およびブランクにされたまたは「０」領域のみでの動作について示す。このような構成は、図１１を参照してこれまでに説明したようなブランキングを行なう白黒またはモノクローム表示を提供し得る。
図２２は、図１５に示したタイプの画素を示すが、第３のタイプの動作が可能になるように再び改変されている。この場合、ラッチングがカウンタ１１ａおよび１１ｂ内で実行されるように、ラッチ４０およびその関連する電力クリア回路４１が省略されている。その代わり、ラッチ３の出力がモジュロカウンタ１１ａおよび１１ｂのプログラム入力に直接接続される。デコーダ４２もまた図２２から省略されているが、命令ワードがラッチ３の出力に存在する場合に応答するようにのみ構成されている場合は、カウンタ１１ａおよび１１ｂのプログラミングに使用されないラッチ３の出力に接続され得る。
図２３は、ＧＢ２２９７８７６およびＥＰ０７２６４８２に開示されたタイプのオートステレオスコピック３Ｄディスプレイの一部として、これまでに説明したいずれかのタイプのディスプレイ６５の使用を示す。ディスプレイ６５は、パララックスオプティック(parallax optic)５０に関連する。これは、図２３にレンチキュラースクリーン(lenticular screen)として示される。３Ｄディスプレイは、ビューイングウィンドウ面５１内にディスプレイから意図したビューイング距離に４つのビューイングウィンドウを生成するように構成される。この場合、連続するＲＧＢデータの代わりに、ディスプレイは、３Ｄイメージの異なる２Ｄビューデータを含む連続するＶ１およびＶ２データを提供する。Ｖ１およびＶ２として示され、かつ、通常は３Ｄシーンの左右のイメージに対応する入力ビューは、ディスプレイ６５の画素の各々に多重化される。３Ｄディスプレイは、２Ｄ入力ビューと個々の画素とを適切に切り換えることによって、移動する部分のない観察者の電子的トラッキングを提供し、観察者は、許可された移動範囲内で、自分の目で正確な対のビューを見る。
通常のビューイングウィンドウ幅は３２ｍｍであり、観察者がウィンドウの半分の幅を移動した場合にはビューの切り換えが要求される。観察者が秒速１メートルまでの速度で移動することができる場合、１６ミリ秒を超えるウィンドウ切り換え速度が要求される。観察者検出システム（図示せず）のさらなる待ち時間が含まれる場合、フレーム境界上でビューの切り換えを待つこと、つまり１６ミリ秒までの遅延、は受け入れられない。
公知の構成において、フレームの真ん中でビューを切り換えることによりこの問題が克服される。この結果、図２４の左部分に示すようにビュースプリッティングになり、ここで観察者の一方の目がビューＶ１およびＶ２両方の部分を短時間見る。それに対して、観察者は、図２４の右手側に示すように、ビューＶ１のみを見る必要がある。しかし、ディスプレイ６５がこれまでに説明したタイプである場合、ビュー情報はディスプレイ全体で同時に非常に素早く各画素へと切り換えられ得る。それにより、余分な待ち時間またはビュースプリッティングアーチファクトが実質的に除去され得る。さらに、ディスプレイのフレームレート全体を向上させる必要はない。
図２５は、これまでに説明したディスプレイまたは空間光モジュレータ（ＳＬＭ）６５を用いるオートステレオスコピックディスプレイを示す。ＳＬＭ６５は、切り替え可能指向性バックライト６６と協働して、６７ａおよび６７ｂ等の観察者によって、図面のＶ１〜Ｖ７として示された複数の異なるビューを同時に見ることが可能になる。ＳＬＭ６５は、ビューの各々がスペースの制限された領域においてのみ可視になるように、バックライト６６と同期して制御される。したがって、参照符合６８に示すスペースのテーパされた領域内でイメージが可視になるようにバックライト６６がＳＬＭ６５を照らす場合に、ＳＬＭ６５はビューＶ１についてイメージデータを表示する。次にバックライト６６が消されて、そして、ＳＬＭ６５がビューＶ２についてのイメージデータでリフレッシュされる。イメージがＳＬＭ６５の画素に転送された場合、バックライト６６は、光を領域６９に指向するように再び照らされる。ビューの各々についてこのプロセスが、ちらつきが観察者にとって実質的に不可視となるように十分に速く、連続して繰り返される。
オブジェクトまたはシーンのビューＶ１〜Ｖ７が、それらがコンピュータグラフィクスシステムによるイメージ補足またはイメージ生成の間に記録された方向に再生される。したがって、観察者６７は、オブジェクトまたはシーン自体を見た途中で、右および左の目でそれぞれビューＶ１およびＶ２を見る。オブザーバがディスプレイに対して横方向に移動すると、左右の目に可視のビューが変化して、３Ｄアピアランスを維持し、かつ、ルックアラウンドの容易さを提供する。図２６は、ＥＰ０５７６１０６に開示されたのと同様であるが、図２５に示すようなＳＬＭ６５および切り換え可能指向性バックライト６６を用いる、別のオートステレオスコピック３Ｄディスプレイを示す。このディスプレイは、６７ａ、６７ｂ、および６７ｃ等の複数の独立した観察者に３Ｄイメージを同時に供給することができる。観察者６７ａ、６７ｂ、および６７ｃの位置を判定する観察者トラッキングシステム（図示せず）が、ＳＬＭ６５およびバックライト６６を制御して、観察者の各々を別個にトラックする７０〜７５等のビューイングウィンドウを形成する。ＳＬＭ６５によって表示されたビューは、切り換え可能指向性バックライト６６の動作と同期して、各観察者が３Ｄイメージを知覚する。左右の目のビューは各観察者について同じであり得るが、ＳＬＭ６５を、異なる観察者が異なる３Ｄビューを見るように十分に速くリフレッシュすることができる。例えば、これは、図２５に示したディスプレイと同様の方法でルックアラウンドの容易性を提供するのに使用し得る。しかし、図２６に示したディスプレイは、オブザーバが存在しないロケーションにビューを生成かつ表示する必要がない。カラーおよびビュー情報の両方またはいずれか、もしくはそれらの部分が、空間多重化(spatial multiplexing)により生成されている各ビューについての任意の残りの情報で、時系列の様態で各オブザーバへと多重化され得る。この構成および複数の視聴者では、ローブ生成(lobe generation)を除去するのが好適である。
図２７は、例えばＥＰ０７２１１３２に開示されているような、マイクロポラライザー型のステレオスコピック３Ｄディスプレイを示す。ディスプレイは、図２５および図２６に示したタイプのＳＬＭ６５およびバックライト６６を含む。しかし、ＳＬＭ６５は、直交出力偏光(orthogonal output polarisation)を提供する２組の組み合わされた領域またはエレメントを含む出力マイクロポラライザ７６を含む。ＳＬＭ６５の画素は、左目イメージを表示する画素からの光が偏光エレメント７６ａを通過するのに対して、右目イメージを表示する画素からの光が偏光エレメント７６ｂを通過する、空間的に多重化された方法で、ステレオスコピック３Ｄイメージの対を表示する。エレメント７６ａおよびエレメント７６ｂは、直線偏光子または円偏光子であり得るが、直交出力偏向を提供してもよい。
ステレオスコピックイメージを正確に見るために、観察者は７７等の左目偏光子および右目偏光子７８を含む偏向ガラスを提供される。偏光子７７は、マイクロポラライザ７６のエレメント７６ａからの光を透過し、かつ、エレメント７６ｂからの光を遮断するのに対して、偏光子７８はエレメント７６ｂからの光を透過するが、エレメント７６ａからの光を遮断する。したがって、各観察者の左および右の目は、それぞれ、ＳＬＭ６５によって表示された左目イメージおよび右目イメージのみを見る。
図２７に示すディスプレイは、図２６に示したのと実質的に同じ方法で、つまり、観察者６７ａ、６７ｂ、および６７ｃの各々についての個々のビューイング情報を提供するように動作し得る。しかし、観察者についての個々の目のビューが図２６のディスプレイによって時系列で提供されるのに対して、各観察者についての左および右目のビューは、図２７のディスプレイにおける、空間多重化によって同時に提供される。図２７のディスプレイにおいて、個々の観察者についてのイメージの対が時系列に提供される。したがって、図２７のディスプレイにおけるＳＬＭ６５の空間解像度を利用することにより、ＳＬＭ６５のアドレシングレート要件が低減され得る。
図２９は、図２５〜図２７に示すディスプレイにおけるバックライト６６として使用され得るコンパクト指向性バックライトを概略的に示す。バックライト６６は、ＧＢ２３１７７１０ならびにＥＰ０８３３１８３および／またはＥＰ０６５６５５５に開示されたタイプであり得る。図面の上側部分は３Ｄモードの動作を示す。バックライトは、複数の平行ストリップ発光領域の形態の光源と協働するレンチキュラースクリーン８７の形態の複数のイメージングエレメントを含む。バックライト６６の出力方向を制御するように、ストリップ発光領域の横方向の位置はレンチキュラースクリーン８７に関して制御可能である。例えば、ストリップ発光領域は、コンパクト延長型リア光源と協働する複数の移動可能スリットによって規定され得る。このスリットは、液晶タイプの空間光モジュレータによって提供され、移動部分を有さない切り換え可能指向性バックライトを提供し得る。
２Ｄモードのバックライトを、図２９の６６ａに示す。このモードにおいて、非指向性または拡散型バックライトが要求され、そして、これはストリップ光源を除去またはディスエーブルすることにより達成され得る。これらが液晶ＳＬＭによって提供される場合、ＳＬＭは、透明となってその領域全体を渡って光の透過を可能にするように制御され得る。
図２８は、「シャッター眼鏡」タイプの３Ｄステレオスコピックディスプレイを示す。ディスプレイは、非指向性バックライト（図示せず）を提供されたＳＬＭ６５を含む。各観察者は、左目シャッター８０および右目シャッター７９を含む１対のシャッター眼鏡を提供される。ＳＬＭ６５は、各観察者の各目についてのビューを時系列で表示し、シャッター７９および８０は、それぞれの観察者の対応する目について意図されたビューのＳＬＭ６５による表示に同期して開かれる。各個々の観察者のディスプレイおよびシャッターの正確なフェージングにより、このような構成が、個々の観察者が異なるビューを見るのを可能にして、例えばルックアラウンドの容易性を提供する。しかし、ディスプレイは、全ての観察者が同じ情報を見るように動作し得る。この場合において、観察者眼鏡の左および右目シャッターの動作は同期し、ＳＬＭ６５は、単一の左および右のビューを時系列の様態で提供する。
カラーシーケンシャルディスプレイの場合において、マルチカラーバックライトは、図３１に概略的に示すフィルタホイールタイプであり得る。１つのカラーバンドを超える光、好適には白色光、を提供する光源８１は、コリメーション(collimation)、オプションのハーモニゼーションおよび／または偏光変換(polarisation conversion)のためのシステム８２を提供される。光は、通常異なるカラーフィルタバンドの放射断面を含むカラーフィルタホイール８３を通過する。ホイール８３は適切なシステム８６によって回転され、そして、イメージディスプレイと適切に同期される。これまでに説明したタイプの空間光モジュレータを参照符合８４で示し、投影光学システムを参照符合８５で概略的に示す。
図３０は、例えばＥＰ０５７０１７９に開示されたような、別の、ハイブリッド型のオートステレオスコピック３Ｄディスプレイを示す。さらに、これまでに説明したＳＬＭ６５は、ディフューザ９０ならびにレンチキュラースクリーン９１および９２として示すパララックスオプティクスと組み合わせて使用される。ディスプレイは、光源Ｌ１が照らされた場合にビューイングウィンドウＷ１およびＷ３が形成されるのに対して、光源Ｌ２が照らされた場合にビューイングウィンドウＷ２およびＷ４が形成されるように、切り換え可能光源Ｌ１およびＬ２によって交互に照らされる。
このタイプの３Ｄディスプレイは、空間および時間多重化を混ぜることにより４つのビューイングウィンドウを提供する。これまでに説明したＳＬＭ６５を用いることによって、従来のディスプレイの比較的遅いアドレシング時間の結果として起こり得るビュー分割アーチファクトを、実質的に除去し得る。
時系列走査型ディスプレイは、絵素２１のマトリクス２０を含む。各絵素は、例えば液晶タイプのディスプレイエレメント９を含む。アドレス可能ラッチ３は、アドレス入力に供給されたアドレスに応答して選択的に更新され得る複数の格納ロケーションを有する。マルチプレクサ７が、いずれか１つの格納ロケーションからディスプレイエレメント９へとイメージデータを一度に供給する。マルチプレクサは、ラッチ３のどの格納ロケーションがイメージデータをディスプレイエレメント９に供給するかを選択するアドレス入力を有する。いくつかの実施形態において、アドレス入力は一緒に接続され、かつ、単一のカウンタ１１の出力によってアドレスされる。それに対して、他の実施形態においては、ラッチ３およびマルチプレクサ７のアドレス入力は、例えば２つのカウンタ１１ａおよび１１ｂによって、別個にアドレスされる。このような構成により、データのアドレシングと表示との間で、さまざまなタイプの非同期動作が可能になる。
【発明の効果】
本発明により、基本的な入力データレートを増大させることなく、表示レートを（例えば６０Ｈｚを超えるように）増大させることにより、表示のちらつきを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を構成するディスプレイの第１のタイプの画素の回路図である。
【図２】本発明の実施形態を構成する、図１に示したタイプの画素を含むディスプレイのブロック図である。
【図３】図２のディスプレイの第１のタイプの動作の間に起こる波形を示すタイミング図である。
【図４】図２のディスプレイの、異なるアドレシングおよび表示レートでの、第２のタイプの第１の実施例の間に起こる波形を示すタイミング図である。
【図５】図２のディスプレイの第２のタイプの動作の第２の実施例の間に起こる波形を示すタイミング図である。
【図６】ＲＧＢイメージデータをＲＧＢＹイメージデータに変換する図２のディスプレイの動作を示す図である。
【図７】図６と同様であるが、ピークホワイト(peak-white)の場合を示す図である。
【図８】図２のディスプレイについてのディスプレイコンポーネントレイアウトの例を示す図である。
【図９】図２のディスプレイについてのディスプレイコンポーネントレイアウトの別の例を示す図である。
【図１０】データ線または走査線からの信号をフィルタリングすることにより画素電源を得る技術を示す回路図である。
【図１１】本発明の実施形態を構成するディスプレイの第２のタイプの画素の回路図である。
【図１２】図１１に示したタイプの画素を含むディスプレイのエレクトロニックブランキングを行なう第２のタイプの動作の第３の実施例の間に起こる波形を示すタイミング図である。
【図１３】本発明の実施形態を構成するディスプレイの第３のタイプの画素の回路図である。
【図１４】本発明の実施形態を構成するディスプレイの第４のタイプの画素の回路図である。
【図１５】本発明の実施形態を構成するディスプレイの第５のタイプの画素の回路図である。
【図１６】第３のタイプの動作を可能にするように改変された、図１に示した第１のタイプの画素の回路図である。
【図１７】図１６に示したタイプの画素を含むディスプレイにおいて、第３のタイプの動作の間に起こる波形を示すタイミング図である。
【図１８】第３のタイプの動作を可能にするように改変された、図１２に示した第２のタイプの画素の回路図である。
【図１９】第３のタイプの動作を可能にするように改変された、図１３に示した第３のタイプの画素の回路図である。
【図２０】第３のタイプの動作を可能にするように改変された、図１４に示した第４のタイプの画素の回路図である。
【図２１】本発明の実施形態を構成するディスプレイの第６の画素の回路図である。
【図２２】第３のタイプの動作を可能にするように改変された、図１５に示した第５のタイプの画素の回路図である。
【図２３】図１〜図２２に示したディスプレイのいずれかを含む、第１のタイプのオートステレオスコピック３Ｄディスプレイの概略図である。
【図２４】図２３の３Ｄディスプレイによって除去され得るビュースプリッティングアーチファクトを示す図である。
【図２５】図１〜図２２に示したディスプレイのいずれかを含む、第２のタイプのオートステレオスコピック３Ｄディスプレイの概略図である。
【図２６】図１〜図２２に示したディスプレイのいずれかを含む、第３のタイプのオートステレオスコピック３Ｄディスプレイの概略図である。
【図２７】図１〜図２２に示したディスプレイのいずれかを含む、第１のタイプのステレオスコピック３Ｄディスプレイの概略図である。
【図２８】図１〜図２２に示したディスプレイのいずれかを含む、第２のタイプのステレオスコピック３Ｄディスプレイの概略図である。
【図２９】図２６および図２７の３Ｄディスプレイに適した切り換え可能指向性バックライトの例の概略図である。
【図３０】図１〜図２２に示したディスプレイのいずれかを含む、第４のタイプのオートステレオスコピック３Ｄディスプレイの概略図である。
【図３１】図１〜図２２に示したディスプレイのいずれかを含む、フィルタホイールタイプカラーシーケンシャルディスプレイの概略図である。
【符号の説明】
１データ電極
２走査電極
３アドレス可能アナログラッチ
４デマルチプレクサ
５ラッチ
６アドレスバス
７マルチプレクサ
８バッファ
９ディスプレイ画素
１０カウンタ電極
１１カウンタ
１２トランスファーパルス検出器
１３電力クリア回路

Claims

時系列走査型のディスプレイであって、
該ディスプレイは、複数の絵素のマトリクスを含み、
該複数の絵素の各々は、ディスプレイエレメントと、アドレス可能ラッチと、マルチプレクサとを含み、
該アドレス可能ラッチは、複数の格納ロケーションと、イメージデータを格納するために該複数の格納ロケーションのいずれか１つを選択するための第１のアドレス入力とを有し、
該マルチプレクサは、該複数の格納ロケーションのいずれか１つからのイメージデータを該ディスプレイエレメントに一度に供給し、
該マルチプレクサは、該複数の格納ロケーションのどれがイメージデータを該ディスプレイエレメントに供給するかを選択するための第２のアドレス入力を有し、
該複数の絵素の各々は、該第１のアドレス入力および該第２のアドレス入力にアドレスを供給するアドレシング構成をさらに含み、
該アドレシング構成は、第１のカウンタを含み、該第１のカウンタの出力は、該第１のアドレス入力および該第２のアドレス入力に接続されており、それにより、第１の所定のシーケンスにおいて、イメージデータを格納するため、および、該第１の所定のシーケンスと同じであるが位相が１ステップずれている第２の所定のシーケンスにおいて、該ディスプレイエレメントにイメージデータを供給するために、該複数の格納ロケーションが選択され、
該第１のカウンタは、トランスファー信号検出器の出力に接続されたクロック入力を有し、該トランスファー信号検出器の入力は、該マトリクスの走査電極またはデータ電極に接続されている、ディスプレイ。
前記第１のカウンタは、ラッチング構成を提供されたモジュロ制御入力を有するモジュロカウンタである、請求項１に記載のディスプレイ。
前記アドレシング構成は、第２のカウンタをさらに含み、該第２のカウンタの出力は、前記第１のアドレス入力および前記第２のアドレス入力に接続されている、請求項１に記載のディスプレイ。
前記第１のカウンタは、前記マトリクスの走査電極に接続されたクロック入力を有する、請求項３に記載のディスプレイ。
前記第２のカウンタは、トランスファー信号検出器の出力に接続されたクロック入力を有し、該トランスファー信号検出器の入力は、前記マトリクスの走査電極またはデータ電極に接続されている、請求項３に記載のディスプレイ。
前記アドレシング構成は、前記ディスプレイに電力が印加された場合に前記第１のカウンタおよび前記第２のカウンタをリセットするリセット構成を含む、請求項３に記載のディスプレイ。
前記第２のカウンタは、ラッチング構成を提供されたモジュロ制御入力を有するモジュロカウンタである、請求項３〜６のいずれか一項に記載のディスプレイ。
前記第１のカウンタのラッチング構成は、前記複数の格納ロケーションのうちの少なくともいくつかの出力に接続されたデータ入力を有する、請求項２に記載のディスプレイ。
前記第２のカウンタのラッチング構成は、前記複数の格納ロケーションのうちの少なくともいくつかの出力に接続されたデータ入力を有する、請求項７に記載のディスプレイ。
前記第１のカウンタのラッチング構成は、デコーダの出力によってイネーブルされるように構成されている、請求項８に記載のディスプレイ。
前記第２のカウンタのラッチング構成は、デコーダの出力によってイネーブルされるように構成されている、請求項９に記載のディスプレイ。
前記第１のカウンタは、トランスファー信号検出器の出力に接続されたクロック入力を有し、該トランスファー信号検出器の入力は、前記マトリクスの走査電極またはデータ電極に接続され、
前記デコーダは、該トランスファー信号検出器の出力に接続されたリセット入力および該マトリクスの走査電極に接続されたクロック入力を有するカウンタを含む、請求項１０に記載のディスプレイ。
前記第２のカウンタは、トランスファー信号検出器の出力に接続されたクロック入力を有し、該トランスファー信号検出器の入力は、前記マトリクスの走査電極またはデータ電極に接続され、
前記デコーダは、該トランスファー信号検出器の出力に接続されたリセット入力および該マトリクスの走査電極に接続されたクロック入力を有するカウンタを含む、請求項１１に記載のディスプレイ。
前記アドレス可能ラッチは、アナログアドレス可能ラッチを含む、請求項１に記載のディスプレイ。
前記アドレス可能ラッチは、複数の格納ロケーションを有するラッチ、および、前記イメージデータを該複数の格納ロケーションのいずれか１つに選択的に供給するデマルチプレクサを含む、請求項１に記載のディスプレイ。
前記アドレス可能ラッチは、前記マトリクスの走査電極に接続されたクロック入力および該マトリクスのデータ電極に接続されたデータ入力を有する、請求項１に記載のディスプレイ。
前記アドレス可能ラッチは、赤色、緑色、青色イメージデータのための複数の格納ロケーションを有する、請求項１に記載のディスプレイ。
前記アドレス可能ラッチは、赤色、緑色、青色、強度イメージデータのための複数の格納ロケーションを有する、請求項１に記載のディスプレイ。
前記アドレス可能ラッチは、２つのイメージ領域またはフレームに対して、赤色、緑色、青色イメージデータのための複数の格納ロケーションを有する、請求項１に記載のディスプレイ。
前記アドレス可能ラッチは、赤色、緑色、青色、白色および／または黒色イメージデータのための複数の格納ロケーションを有する、請求項１に記載のディスプレイ。
前記白色および／または黒色イメージデータのための前記複数の格納ロケーションは、アドレス可能でない電圧レベルを受け取るようにハードワイヤードされている、請求項２０に記載のディスプレイ。
マルチカラーバックライトおよびバックライトコントローラを含む、請求項１に記載のディスプレイ。
前記ディスプレイエレメントは、液晶絵素を含む、請求項１に記載のディスプレイ。
前記ディスプレイエレメントは、反射型である、請求項２３に記載のディスプレイ。
前記アドレス可能ラッチおよび前記マルチプレクサは、結晶質シリコンまたはポリシリコンとして具体化されている、請求項２４に記載のディスプレイ。
前記アドレス可能ラッチおよび前記マルチプレクサは、反射型ディスプレイエレメントの背後に配置されている、請求項２４に記載のディスプレイ。
請求項１に記載のディスプレイの動作方法であって、
第１の組の時系列アドレシング位相において、イメージデータを該複数の絵素に供給するステップであって、該第１の組の各々が該イメージデータのフレームを構成する、ステップと、
第２の組の時系列表示位相において、該イメージデータを表示するステップであって、該第２の組の各々が該イメージデータのフレームを構成する、ステップと
を含み、
該第２の組の各々における複数の表示位相の数は、該第１の組の各々における複数のアドレシング位相の数よりも大きい、または、該第１の組の各々における複数のアドレシング位相の数に等しく、
該第１の組の各々の該複数のアドレシング位相は、複数の異なるコンポーネントカラーアドレシング位相を含み、
該第２の組の各々の該複数の表示位相は、複数のコンポーネントカラー表示位相を含み、少なくとも１つのコンポーネントカラー表示位相は、該第２の組の各々において繰り返される、ディスプレイの動作方法。
緑色表示位相が、前記第２の組の各々において繰り返される、請求項２７に記載の方法。
前記第２の組の各々における前記複数の表示位相の数は、前記第１の組の各々における前記複数のアドレシング位相の数の整数倍である、請求項２７に記載の方法。
前記複数のコンポーネントカラー表示位相の全ては、該第２の組の各々において同じ回数繰り返される、請求項２９に記載の方法。
前記アドレス可能ラッチは、赤色、緑色、青色、白色および／または黒色イメージデータのための複数の格納ロケーションを有し、
白色および／または黒色アドレシング位相は、前記第１の組のいくつかにおいてのみ生じる、請求項２７に記載の方法。
前記ディスプレイエレメントは、液晶絵素を含み、
該液晶絵素の最大電気光学反応時間は、前記複数の表示位相の各々の期間に実質的に等しいかまたは該期間よりも短い、請求項２７に記載の方法。
前記複数のアドレシング位相のうちのいくつかの間に供給された前記イメージデータは、画素動作の局面を制御する制御データを含む、請求項２７に記載の方法。
前記第１のカウンタは、ラッチング構成を提供されたモジュロ制御入力を有するモジュロカウンタであり、
前記画素動作の局面は、各モジュロカウンタのモジュロを含む、請求項３３に記載の方法。
前記アドレシング構成は、第２のカウンタをさらに含み、該第２のカウンタの出力は、前記第１のアドレス入力および前記第２のアドレス入力に接続されており、
該第２のカウンタは、ラッチング構成を提供されたモジュロ制御入力を有するモジュロカウンタであり、
前記画素動作の局面は、各モジュロカウンタのモジュロを含む、請求項３４に記載の方法。