JP3290744B2

JP3290744B2 - Ｃｒｔ表示装置の制御方式

Info

Publication number: JP3290744B2
Application number: JP07304293A
Authority: JP
Inventors: 恒男三崎
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1993-03-08
Filing date: 1993-03-08
Publication date: 2002-06-10
Anticipated expiration: 2017-06-10
Also published as: JPH06259049A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各種情報処理装置のＣ
ＲＴ表示装置制御に係り、特にインターフェイス信号線
の本数を増加することなくＣＲＴ表示装置に種々の制御
データを供給することができるＣＲＴ表示装置の制御方
式に関する。

【０００２】

【従来の技術】近年、半導体技術の進歩により、高性能
な情報処理が可能になったり、さらにはマンマシンイン
ターフェイスを改良して使い易い情報処理装置を実現す
べきとのニーズから、パーソナルコンピュータ等の情報
処理装置においても、グラフィック表示の高性能化が進
行する一方、同一の情報処理装置で低性能表示用として
作成されたアプリケーションが動作することも求められ
ている。そのため、例えば同一の表示装置で、解像度を
640 ×400 ドット或は640 ×200 ドット等と、異なった
解像度で表示可能な表示装置が増加している。また、省
電力のニーズに応える為、情報処理装置に電源が投入さ
れていても、その情報処理装置の表示装置が待機状態に
ある時は、解像度を低下させたり表示装置の表示機能を
下げることにより表示装置の消費電力を減らす機能を持
った表示装置についての要求も高まっている。その他に
も、表示装置を制御して多機能化を実現してほしいとい
う要求は多様である。

【０００３】そのような状況の中で、同一の表示装置で
複数の解像度を実現するというニーズに応えたＣＲＴ表
示装置の制御方式について多数の提案がなされている。
この要求を満たす為の一つのポイントとして、情報処理
装置の本体とＣＲＴ表示装置を接続するインターフェイ
ス信号線の本数を増やさないことが重要である。即ち、
インタフェース信号線を増加すると、束線の大型化、コ
ネクタの増加等、装置の大型化と製造コストの増大を伴
う。そこで、解像度の切換えを、本体から表示装置へい
かにして通知するかということが重要な課題となってい
る。つまり、既存の同期信号線と画像データ信号線を使
って解像度の切換えをいかに通知するかということであ
る。

【０００４】この課題を解決する手段の一つとして例え
ば特開昭61−100791号公報記載の提案がある。この方法
は図７に示すように、画像データ信号線（映像信号線）
の画像データ（映像信号）のブランキング期間に判別パ
ルスを重畳して解像度の切換えを通知している。つま
り、判別パルス重畳手段と、判別パルス検出手段と、解
像度切換え手段を備え、判別パルスが重畳されていれば
Ａという解像度にし、判別パルスが重畳されていなけれ
ばＢという解像度にするものである。また、特開昭61−
27585 号公報にて提案された手段は図８に示すように、
同期信号の極性を反転することによってＡ、Ｂいずれか
一方の解像度を指定選択するものであった。

【０００５】

【発明が解決しようとする課題】しかしながら、上記か
ら明らかなように、従来提案された技術では解像度をＡ
またはＢにするという２者択一の選択ができるのみで、
近年要求されているように３種類以上の中から所望の解
像度を選択する場合には適用不可能であった。更に表示
装置が待機状態にある時、表示装置を省電力状態にした
り、その他様々な指示を表示装置に与えて、様々な表示
装置制御をするといった要求にも応じられるものではな
かった。

【０００６】

【発明の目的】本発明は上記のような従来技術の問題を
解決し、インターフェイス信号線の本数を増加すること
なくＣＲＴ表示装置に対し、外部から様々な指示を与
え、様々な制御を実現できるＣＲＴ表示装置の制御方式
を提供することを目的としている。

【０００７】

【課題を解決するための手段】上記目的を達成する為、
本発明では、（１）同期信号線と複数本の画像データ信
号線を含むインターフェイス信号線を備えたＣＲＴ表示
装置の制御において、所望の画像データ信号線のブラン
キング期間にＣＲＴ表示装置を制御するデジタルデータ
を挿入し、他の画像データ信号線のブランキング期間に
クロック信号を挿入すること、さらに、（２）前記
（１）において、前記デジタルデータは、前記所望の画
像データ信号線のブランキング期間中に、複数のデジタ
ルデータを等時間間隔で挿入すること、さらに、（３）
前記（１）または（２）において、前記デジタルデータ
は、ＣＲＴ表示装置の消費電力を制御するデータとし、
必要に応じてＣＲＴ表示装置を待機モードにすること、
さらに、（４）前記（１）、（２）または（３）におい
て、前記デジタルデータは、ＣＲＴ表示装置の垂直同期
周波数、水平同期周波数、画面位置、輝度、コントラス
ト、電源を制御するデータのうち少なくとも一つを含
み、該含まれたデータによりＣＲＴ表示装置の制御を行
うことを特徴としている。

【０００８】

【作用】この方式によれば、画像データ信号線の画像デ
ータのブランキング期間に、ＣＲＴ表示装置を制御する
デジタルデータを挿入したので、インターフェイス信号
線の本数を増やさずにＣＲＴ表示装置に対し、情報処理
装置本体から様々な指示を与えることができる。

【０００９】

【実施例】以下、図面により、本発明の実施例を詳細に
説明する。図１は本発明を適用した表示装置の基本的な
構成を示すブロック図である。同図において符号１は制
御されるＣＲＴ表示装置であって情報処理装置本体、例
えばパーソナルコンピュータの本体２と、インターフェ
イス信号線３によって接続されている。ＣＲＴ表示装置
１は制御用デジタルデータ分離回路11、制御用電子回路
12及びＣＲＴ13から構成される。上記インターフェイス
信号線３は、一般的に垂直同期信号線、水平同期信号
線、１本以上の輝度信号線（画像データ信号線）から構
成される。

【００１０】上記垂直同期信号線の垂直同期信号がオン
の期間はＣＲＴの帰線期間に当っており、この期間はＣ
ＲＴ上に帰線が表示されないように、輝度信号にマスク
がかかる所謂ブランキング期間である。従って、このブ
ランキング期間の輝度信号（画像データ信号）にデジタ
ルデータを挿入してもそのデータが表示されることはな
い。本発明はこのような特性を利用して、輝度信号（画
像データ信号）のブランキング期間部分にＣＲＴ表示装
置を制御するための指示データである各種デジタルデー
タを挿入するものである。

【００１１】図２に垂直同期信号、水平同期信号及び輝
度信号（画像データ信号）の一例を示す。上記のよう
に、垂直同期信号がオンの期間（図のＬＯＷの期間）が
輝度信号のブランキング期間である。図３は図２中に符
号ｔで示す水平同期信号の１周期分を拡大して示したタ
イミングチャートである。この例では輝度信号（画像デ
ータ信号）に水平同期信号に同期して（水平同期信号か
らＴ／２なる時間遅れて）周期ＴでＣＲＴ表示装置制御
用のデジタルデータを挿入する場合を示している。この
１周期当りの１個のデジタルデータを１ビットのデータ
とすると、８Ｔの期間では８個のデジタルデータ、つま
り１バイトのデジタルデータをビットシリアルに挿入す
ることができる。なお、このデジタルデータの挿入は情
報処理装置本体２で行われる。図３に示すサンプリング
クロックは後述するように輝度信号のブランキング期間
に挿入されたデジタルデータを分離する信号であり、図
５に示すような制御用デジタルデータ分離回路11で生成
される。この例は輝度信号が一つしかない( モノクロー
ム) 場合に有効である。

【００１２】図４は輝度信号が２本以上ある（カラー）
表示装置に本発明を適用する場合の実施例のタイミング
チャートである。この例では図３に示すサンプリングク
ロックも情報処理装置本体２で生成され、図４に示す輝
度信号ｂとして、もう１本の輝度信号線のブランキング
期間に挿入されてＣＲＴ表示装置１に送られる。図４の
輝度信号ａがブランキング期間に挿入された表示装置制
御用のデジタルデータである。この実施例によればＣＲ
Ｔ表示装置側の制御用デジタルデータ分離回路が簡単に
なる利点がある。

【００１３】図５は図１に示す制御用デジタルデータ分
離回路１１の一実施例である。図において、21はｎビッ
トシフトレジスタ、22はカウンタ、23はスイッチであ
る。本回路はスイッチ23を切換ることによりサンプリン
グクロックが本回路のカウンタ22から供給される場合に
も、またインターフェイスを介して情報処理装置本体２
から供給される場合にも対応できるように構成されてい
る。本回路におけるサンプリングクロックの生成は周期
Ｔの１／( ２ｎ) 程度の周期の、速いクロックでカウン
タ22をフリーランさせ、水平同期信号でリセットして同
期を取るようにしている。つまり、カウンタ22のリセッ
ト入力端子に水平同期信号（ＬＯＷの信号）が入力して
いる間、カウンタの値は０であり、水平同期信号がＨＩ
ＧＨになってから図示していないクロック源からカウン
タ22のクロック入力端子に入力されるクロックパルスに
よって計数を開始し、カウンタがｎになった時、ＬＯＷ
からＨＩＧＨになるカウンタ22の出力端子からサンプリ
ングクロック信号を引出せば、その信号は次のｎ個のク
ロックの計数中ＨＩＧＨになり、以下ＬＯＷとＨＩＧＨ
を同様にくり返すので水平同期信号の後縁に同期した周
期Ｔのサンプリングクロックを生成することができる。

【００１４】輝度信号（輝度信号ａ）のブランキング期
間に挿入された制御用デジタルデータのｎ個のビット列
が同様に水平同期信号の後縁に同期し、周期Ｔの時間間
隔で図５のｎビットシフトレジスタのシフト入力端子に
入力される。厳密には図３に示すように、水平同期信号
の後縁からＴ／２遅れて制御用デジタルデータの最初の
ビット（図３に示すデータ１）の前縁が来る。情報処理
装置本体２において上記のようなタイミングの制御用デ
ジタルデータの挿入を実現するためには図５と同様のｎ
ビットシフトレジスタとカウンタを備えた回路を用いれ
ばよいので図示を省略する。ＣＲＴ表示装置１内のｎビ
ットシフトレジスタ21への転送に先立ち、上記情報処理
装置本体２内のｎビットシフトレジスタにはＣＲＴ表示
装置１に転送すべき制御用デジタルデータがセットされ
る。この時、ｎビットシフトレジスタのシリアル出力端
側に最初のビット（図３に示すデータ１）が位置してお
り、前記図５のカウンタ22の場合と同様に、水平同期信
号の後縁からＴ／２遅れて立上るクロック（図５のサン
プリングクロックに相当）により、最初のデジタルデー
タのビット（データ１）がＣＲＴ表示装置１に転送さ
れ、続いて、周期Ｔで立上る上記クロックによってｎビ
ットシフトレジスタ内のデータがシフトしてＣＲＴ表示
装置１のｎビットシフトレジスタ21に周期Ｔで次のデー
タビットに切換る制御用デジタルデータが次々に入力さ
れる。従って、カウンタ22からスイッチ23（その時点で
はＢ側に切換えられているとする）を介してｎビットシ
フトレジスタ21のクロック入力に入るサンプリングクロ
ックは図３に示すように、立下がりが制御用デジタルデ
ータ１〜ｎの中央に位置し、この立下りによって、ｎビ
ットシフトレジスタ21に入力される制御用デジタルデー
タビット列はｎビットシフトレジスタ21にセットされる
と共に、出力側へとシフトする。また、ｎビットシフト
レジスタ21のイネブル入力は必要に応じて制御される。

【００１５】上記ｎビットシフトレジスタ21内の制御用
デジタルデータを取出して最終的にＣＲＴ表示装置を制
御する方法としては、ｎビットシフトレジスタ21からパ
ラレルに制御用デジタルデータを取出す方法もあるが、
一般的には図６のように制御用デジタルデータ分離回路
１１のシフトレジスタ21から制御用デジタルデータをビ
ット列としてマイクロコンピュータ31に取込み、マイク
ロコンピュータ31を用いて制御する。図６は上記制御用
デジタルデータによって電源の制御、待機モード（省電
力モード）制御、画面位置制御等をマイクロコンピュー
タ31を用いて実現した回路である。図において、32はＣ
ＲＴ制御回路、33はヒータ制御回路、34は電源である。
つまり、31〜33が図１における制御用電子回路12に相当
する。マイクロコンピュータ31はＩ／Ｏポート41を介し
て、マイクロコンピュータ31内のＲＡＭ（図示していな
い）に上記制御用デジタルデータを取込み、マイクロコ
ンピュータ31内のＲＯＭ（図示していない）に内蔵され
たソフトウェアにより制御用デジタルデータの内容を解
読し、もし上記制御用デジタルデータがＣＲＴ表示装置
の垂直同期周波数、水平同期周波数、画面位置、輝度、
コントラスト等の制御であるならば、マイクロコンピュ
ータ31内のＩ／Ｏポート42の対応するビットに１をセッ
トし、それにより、該当する項目についてＣＲＴ制御回
路を制御する。また、上記制御用デジタルデータが待機
モード（省電力モード）制御及び電源制御の場合は、マ
イクロコンピュータ31内Ｉ／Ｏポート43の対応するビッ
トに１をセットして電源34を制御したり、Ｉ／Ｏポート
42の対応するビットに１をセットしてヒータ制御回路33
を制御する。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
画像データ信号線の画像データのブランキング期間に、
ＣＲＴ表示装置を制御する各種デジタルデータを挿入す
ることにより、インターフェイス信号線の本数を増加す
ることなくＣＲＴ表示装置に対し、情報処理装置本体か
ら様々な指示を与えることができるので、要求に対応し
た様々なＣＲＴ表示装置制御を安価に実現できる。例え
ば、情報処理装置本体からの指示によりＣＲＴ表示装置
を待機モード（省電力モード）にすることにより、ＣＲ
Ｔ表示装置の消費電力を低減し、或は解像度の複数切替
え、垂直・水平同期周波数制御、画面位置、輝度調整、
コントラスト調整等、多数の制御を行うことができる。
また、上記デジタルデータをＣＲＴ表示装置において分
離するためのクロックを情報処理装置本体から与えるこ
とができるので、ＣＲＴ表示装置自体の回路が簡単にな
り、低コスト、小型化を図る上で有効である。

【図面の簡単な説明】

【図１】本発明に係る表示装置の基本的な構成を示すブ
ロック図である。

【図２】本発明で使用されるインターフェイス信号のタ
イミングチャートの例を示す図である。

【図３】輝度信号が１本である表示装置の場合のタイミ
ングチャートである。

【図４】輝度信号が２本以上ある表示装置の場合のタイ
ミングチャートである。

【図５】図１に示す制御用デジタルデータ分離回路の一
実施例を示す具体的回路図である。

【図６】図１に示す制御用電子回路の一実施例を示すブ
ロック図である。

【図７】(a) 及び(b) は従来技術の一例を説明するため
の信号波形図である。

【図８】(a) 及び(b) は従来技術の他の一例を説明する
ための信号波形図である。

【符号の説明】

１…ＣＲＴ表示装置、２…情報処理装置本体、３インタ
ーフェイス信号線、11…制御用デジタルデータ分離回
路、12…制御用電子回路、13…ＣＲＴ、21…ｎビットシ
フトレジスタ、22…カウンタ、23…スイッチ、31…マイ
クロコンピュータ、32…ＣＲＴ制御回路、33…ヒータ制
御回路、34…電源。

Claims

(57)【特許請求の範囲】

【請求項１】同期信号線と複数本の画像データ信号線
を含むインターフェイス信号線を備えたＣＲＴ表示装置
の制御において、所望の画像データ信号線のブランキン
グ期間にＣＲＴ表示装置を制御するデジタルデータを挿
入し、他の画像データ信号線のブランキング期間にクロ
ック信号を挿入することを特徴とするＣＲＴ表示装置の
制御方式。
【請求項２】前記デジタルデータは、前記所望の画像
データ信号線のブランキング期間中に、複数のデジタル
データを等時間間隔で挿入することを特徴とする請求項
１記載のＣＲＴ表示装置の制御方式。
【請求項３】前記デジタルデータは、ＣＲＴ表示装置
の消費電力を制御するデータとし、必要に応じてＣＲＴ
表示装置を待機モードにすることを特徴とする請求項１
または２記載のＣＲＴ表示装置の制御方式。
【請求項４】前記デジタルデータは、ＣＲＴ表示装置
の垂直同期周波数、水平同期周波数、画面位置、輝度、
コントラスト、電源を制御するデータのうち少なくとも
一つを含み、該含まれたデータによりＣＲＴ表示装置の
制御を行うことを特徴とする請求項１、２または３記載
のＣＲＴ表示装置の制御方式。