JP3398698B2 - 画像表示システム - Google Patents
画像表示システムInfo
- Publication number
- JP3398698B2 JP3398698B2 JP34940399A JP34940399A JP3398698B2 JP 3398698 B2 JP3398698 B2 JP 3398698B2 JP 34940399 A JP34940399 A JP 34940399A JP 34940399 A JP34940399 A JP 34940399A JP 3398698 B2 JP3398698 B2 JP 3398698B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- image
- control
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- User Interface Of Digital Computer (AREA)
- Power Sources (AREA)
- Digital Computer Display Output (AREA)
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表示出力信号を送
信するコンピュータ等からなる画像送信装置と、それを
受信し表示処理を行う画像表示装置において、コンピュ
ータ等が表示出力信号線のブランク期間を使用して制御
信号を送信し、それを検出した表示装置では当該制御信
号に基づき自装置の制御を行う画像表示システムに関す
る。
信するコンピュータ等からなる画像送信装置と、それを
受信し表示処理を行う画像表示装置において、コンピュ
ータ等が表示出力信号線のブランク期間を使用して制御
信号を送信し、それを検出した表示装置では当該制御信
号に基づき自装置の制御を行う画像表示システムに関す
る。
【０００２】
【従来の技術】本発明に関する画像表示装置は、主にコ
ンピュータシステムにおいてコンピュータ装置からの表
示出力信号を表示するために用いられている。このよう
な、コンピュータシステムは、一般的にコンピュータ装
置において表示出力信号により画像表示装置に画像を表
示するのみであり、コンピュータ装置から画像表示装置
をきめ細かくコントロールすることができない。
ンピュータシステムにおいてコンピュータ装置からの表
示出力信号を表示するために用いられている。このよう
な、コンピュータシステムは、一般的にコンピュータ装
置において表示出力信号により画像表示装置に画像を表
示するのみであり、コンピュータ装置から画像表示装置
をきめ細かくコントロールすることができない。
【０００３】画像表示装置を画像を出力するコンピュー
タ等の画像送信装置側から制御するためには一般的に、
表示出力信号とは別に制御信号を画像送信装置から画像
表示装置に送る必要がある。例えば、省電力のために画
像表示装置の電源ＯＮ、ＯＦＦを行うための信号を別の
信号線によって画像送信装置から画像表示装置に送り制
御する方法がある。また、近年ではシリアルデータ転送
により、例えばＵＳＢやＩ２Ｃというデータ転送方式が
あり、これらの信号により画像表示装置を制御すること
が可能である。
タ等の画像送信装置側から制御するためには一般的に、
表示出力信号とは別に制御信号を画像送信装置から画像
表示装置に送る必要がある。例えば、省電力のために画
像表示装置の電源ＯＮ、ＯＦＦを行うための信号を別の
信号線によって画像送信装置から画像表示装置に送り制
御する方法がある。また、近年ではシリアルデータ転送
により、例えばＵＳＢやＩ２Ｃというデータ転送方式が
あり、これらの信号により画像表示装置を制御すること
が可能である。
【０００４】一方、制御信号を送るため、別に信号線を
設けない場合としては、画像表示装置の省電力の制御を
行う為の制御信号を既設の信号線を使用することで可能
とする例が、特願平６−５１３４４４に記載されてい
る。この発明に開示されているように、画像出力を行う
コンピュータ装置から画像表示装置の省電力制御を行う
ために、コンピュータ装置が画像表示装置への画像デー
タの送信の中断状態を検出すると、画像送信装置では、
画像送信装置から出力される水平同期信号（以下、ＨＳ
ＹＮＣ信号）と垂直同期信号（以下、ＶＳＹＮＣ信号）
の何れかの信号を不活性状態とし、その不活性状態を画
像表示装置で検出することにより、画像表示装置の省電
力機能を実現している。
設けない場合としては、画像表示装置の省電力の制御を
行う為の制御信号を既設の信号線を使用することで可能
とする例が、特願平６−５１３４４４に記載されてい
る。この発明に開示されているように、画像出力を行う
コンピュータ装置から画像表示装置の省電力制御を行う
ために、コンピュータ装置が画像表示装置への画像デー
タの送信の中断状態を検出すると、画像送信装置では、
画像送信装置から出力される水平同期信号（以下、ＨＳ
ＹＮＣ信号）と垂直同期信号（以下、ＶＳＹＮＣ信号）
の何れかの信号を不活性状態とし、その不活性状態を画
像表示装置で検出することにより、画像表示装置の省電
力機能を実現している。
【０００５】
【発明が解決しようとする課題】しかし、前述した前者
の方法では画像表示信号以外に制御信号を送信しなけれ
ばならず、例えば、ケーブルによってこれらの信号を転
送する場合はケーブルが太くなってしまうという欠点が
生じてしまう。
の方法では画像表示信号以外に制御信号を送信しなけれ
ばならず、例えば、ケーブルによってこれらの信号を転
送する場合はケーブルが太くなってしまうという欠点が
生じてしまう。
【０００６】又、後者の特願平６−５１３４４４で開示
された方法は、送信ＨＹＳＮＣ、ＶＳＹＮＣという２系
統からなる信号の不活性部分状態の生成と検出による制
御であるため、その制御できる組み合わせ数は信号線の
数に依存するためもっと細かい制御を行う場合に対応で
きないという問題がある。
された方法は、送信ＨＹＳＮＣ、ＶＳＹＮＣという２系
統からなる信号の不活性部分状態の生成と検出による制
御であるため、その制御できる組み合わせ数は信号線の
数に依存するためもっと細かい制御を行う場合に対応で
きないという問題がある。
【０００７】そのため、画像送信装置から画像表示装置
をきめ細かく制御するためには、表示信号線、水平同期
信号線、垂直同期信号線以外に余分な制御信号線を付加
することによるか、もしくは表示信号線のみで制御する
場合は制御できる機能を限定するしか方法がなかった。
をきめ細かく制御するためには、表示信号線、水平同期
信号線、垂直同期信号線以外に余分な制御信号線を付加
することによるか、もしくは表示信号線のみで制御する
場合は制御できる機能を限定するしか方法がなかった。
【０００８】本発明の主な目的は、新たな信号線を増設
せず、表示信号線のみで画像送信装置から画像表示装置
を細かく制御する方法を提供しようとするものである。
せず、表示信号線のみで画像送信装置から画像表示装置
を細かく制御する方法を提供しようとするものである。
【０００９】
【課題を解決するための手段】本願の第１の発明の画像
表示システムは、表示信号、水平同期信号、垂直同期信
号を含む表示出力信号を送信する画像送信装置と、それ
を受信し表示をする画像表示装置と、前記画像送信装置
と前記画像表示装置の間にあって前記画像送信装置から
送信された表示出力信号を受信し複数の前記画像表示装
置に分配する表示信号分配装置と、よりなる画像表示シ
ステムにおいて、前記画像送信装置は、前記表示出力信
号を生成し送信する表示信号制御回路と、前記画像表示
装置の前記表示出力信号を制御する為の制御信号を送信
する表示装置制御回路と、前記表示信号のブランク期間
を使用して前記表示装置制御回路から受信した前記制御
信号を前記表示信号制御回路から受信した表示出力信号
に多重化して前記表示信号分配装置に送信する表示信号
制御信号多重回路と、を有し、前記画像表示装置は、前
記表示信号制御信号多重回路から受信した表示信号から
前記制御信号を分離し送信し、その他の信号を表示部に
送信する表示信号制御信号分離回路を有し、前記表示信
号分配装置は、前記表示出力信号のブランク期間中に設
定された前記制御信号で自装置宛のものを検出すると、
前記制御信号で指定された前記画像表示装置へ送信する
表示出力信号のうち、指定された表示出力信号の停止又
は停止後の再開の制御を行う制御回路を有する。
表示システムは、表示信号、水平同期信号、垂直同期信
号を含む表示出力信号を送信する画像送信装置と、それ
を受信し表示をする画像表示装置と、前記画像送信装置
と前記画像表示装置の間にあって前記画像送信装置から
送信された表示出力信号を受信し複数の前記画像表示装
置に分配する表示信号分配装置と、よりなる画像表示シ
ステムにおいて、前記画像送信装置は、前記表示出力信
号を生成し送信する表示信号制御回路と、前記画像表示
装置の前記表示出力信号を制御する為の制御信号を送信
する表示装置制御回路と、前記表示信号のブランク期間
を使用して前記表示装置制御回路から受信した前記制御
信号を前記表示信号制御回路から受信した表示出力信号
に多重化して前記表示信号分配装置に送信する表示信号
制御信号多重回路と、を有し、前記画像表示装置は、前
記表示信号制御信号多重回路から受信した表示信号から
前記制御信号を分離し送信し、その他の信号を表示部に
送信する表示信号制御信号分離回路を有し、前記表示信
号分配装置は、前記表示出力信号のブランク期間中に設
定された前記制御信号で自装置宛のものを検出すると、
前記制御信号で指定された前記画像表示装置へ送信する
表示出力信号のうち、指定された表示出力信号の停止又
は停止後の再開の制御を行う制御回路を有する。
【００１０】本願の第２の発明の画像表示システムは、
第１の発明において、前記制御信号は、前記制御回路の
アドレス、前記画像表示装置のアドレス、表示出力信号
の種別と信号の停止をするか又は一旦停止後の送信の再
開をするかの情報から構成されることを備える。
第１の発明において、前記制御信号は、前記制御回路の
アドレス、前記画像表示装置のアドレス、表示出力信号
の種別と信号の停止をするか又は一旦停止後の送信の再
開をするかの情報から構成されることを備える。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【発明の実施の形態】本発明の第１の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１６】図５に本発明の第１の実施の形態としての
画像表示装置である表示装置１と画像送信装置であるコ
ンピュータ装置２によって構成されるコンピュータシス
テムにおいて、コンピュータ装置２から表示装置１の給
電状態を制御する場合の構成を示す。
画像表示装置である表示装置１と画像送信装置であるコ
ンピュータ装置２によって構成されるコンピュータシス
テムにおいて、コンピュータ装置２から表示装置１の給
電状態を制御する場合の構成を示す。
【００１７】この実施の形態では、表示装置１の使用を
開始して一定時間経過後、コンピュータ装置２からの制
御信号によって表示装置１の電力をきめ細かく制御する
内容を有する。尚、コンピュータ装置２には命令の解読
と実行を行うＣＰＵ５が存在する。
開始して一定時間経過後、コンピュータ装置２からの制
御信号によって表示装置１の電力をきめ細かく制御する
内容を有する。尚、コンピュータ装置２には命令の解読
と実行を行うＣＰＵ５が存在する。
【００１８】図５に基づき、コンピュータシステムの動
作を説明する。
作を説明する。
【００１９】コンピュータ装置２が画像を表示装置１に
表示する場合、コンピュータ装置２の表示信号制御回路
４はメモリ６の表示データを取り込み表示装置１に送信
すると、表示装置１の表示回路９がそれを受け、表示部
８が画像として表示する。表示信号制御回路４から出力
される表示データは、図２もしくは図３のように表示デ
ータ信号中に表示データの送信を行わないブランク期間
が存在する。コンピュータ装置２の表示信号制御信号多
重回路３は、この表示データ信号のブランク期間中に表
示装置制御回路７から送信される表示装置１の電源を制
御する制御信号があればそれを多重化する。制御信号の
送信がなければ、本来のブランク期間の信号状態とな
る。図４に示す多重化表示データは、この多重化された
表示データ信号を示している。コンピュータ装置２から
表示装置１へこの多重化された信号が送信される。
表示する場合、コンピュータ装置２の表示信号制御回路
４はメモリ６の表示データを取り込み表示装置１に送信
すると、表示装置１の表示回路９がそれを受け、表示部
８が画像として表示する。表示信号制御回路４から出力
される表示データは、図２もしくは図３のように表示デ
ータ信号中に表示データの送信を行わないブランク期間
が存在する。コンピュータ装置２の表示信号制御信号多
重回路３は、この表示データ信号のブランク期間中に表
示装置制御回路７から送信される表示装置１の電源を制
御する制御信号があればそれを多重化する。制御信号の
送信がなければ、本来のブランク期間の信号状態とな
る。図４に示す多重化表示データは、この多重化された
表示データ信号を示している。コンピュータ装置２から
表示装置１へこの多重化された信号が送信される。
【００２０】多重化表示データ信号は、表示装置１の表
示信号制御信号分離回路１０によって受信され、多重化
される前の表示データ信号とブランク期間中に設定され
た電源制御回路１２に送られる制御信号とに分離され
る。分離された表示データ信号は、表示回路９に送られ
表示部８で画像として表示される。また、制御信号は電
源制御回路１２に送られ電源回路１１が制御される。ブ
ランク期間は、水平同期信号、垂直同期信号を表示装置
１に送信するタイミングに合わせて設けられているた
め、ほぼ任意の時間に制御信号が送信可能となる。表示
信号制御信号多重回路３は、表示装置制御回路７から受
け取った制御信号を保持しておき、ブランク期間を検出
すると保持した制御信号の多重化を行うことになる。
示信号制御信号分離回路１０によって受信され、多重化
される前の表示データ信号とブランク期間中に設定され
た電源制御回路１２に送られる制御信号とに分離され
る。分離された表示データ信号は、表示回路９に送られ
表示部８で画像として表示される。また、制御信号は電
源制御回路１２に送られ電源回路１１が制御される。ブ
ランク期間は、水平同期信号、垂直同期信号を表示装置
１に送信するタイミングに合わせて設けられているた
め、ほぼ任意の時間に制御信号が送信可能となる。表示
信号制御信号多重回路３は、表示装置制御回路７から受
け取った制御信号を保持しておき、ブランク期間を検出
すると保持した制御信号の多重化を行うことになる。
【００２１】以上のように、表示装置１の電源回路１１
は、直接的には表示装置１の電源制御回路１２で制御す
るわけであるが、この電源制御回路１２をコンピュータ
装置２から表示データが流れる表示データ信号を使用し
てリモート制御することが可能となる。
は、直接的には表示装置１の電源制御回路１２で制御す
るわけであるが、この電源制御回路１２をコンピュータ
装置２から表示データが流れる表示データ信号を使用し
てリモート制御することが可能となる。
【００２２】表示装置１の解像度が１０２４Ｘ７６８の
ＸＧＡで２４ｂｉｔ色の場合（Ｖｓｙｎｃ：６０Ｈｚ、
Ｈｓｙｎｃ：４８．４ＫＨｚ）１ブランク期間に転送で
きる情報量は、ブランク期間の前後を省き全期間の１／
２としても４８０バイトのデータの転送が可能である。
これは表示装置１の電力制御を行う為に十分な情報転送
能力を持つと考えられるが、仮に不足した場合、複数の
連続したブランク期間を使用し一つの制御信号を分割し
て送信することも可能である。
ＸＧＡで２４ｂｉｔ色の場合（Ｖｓｙｎｃ：６０Ｈｚ、
Ｈｓｙｎｃ：４８．４ＫＨｚ）１ブランク期間に転送で
きる情報量は、ブランク期間の前後を省き全期間の１／
２としても４８０バイトのデータの転送が可能である。
これは表示装置１の電力制御を行う為に十分な情報転送
能力を持つと考えられるが、仮に不足した場合、複数の
連続したブランク期間を使用し一つの制御信号を分割し
て送信することも可能である。
【００２３】一般に表示装置の電力を制御する場合、表
示装置の給電状態の種別として、以下の状態に分けて管
理することが多い。 ＯＮ ：画像を表示している通常動作状態。 Ｓｔａｎｄ−ｂｙ ：表示装置内部の一部回路を停止し、その消費電力を少なく している状態。 Ｓｕｓｐｅｎｄ ：表示装置内部の一部、もしくはそのほとんどの回路を停止 し、その消費電力をＳｔａｎｄ−ｂｙ状態よりさらに少な くしている状態。 ＯＦＦ ：表示装置に電源が供給されていない状態。
示装置の給電状態の種別として、以下の状態に分けて管
理することが多い。 ＯＮ ：画像を表示している通常動作状態。 Ｓｔａｎｄ−ｂｙ ：表示装置内部の一部回路を停止し、その消費電力を少なく している状態。 Ｓｕｓｐｅｎｄ ：表示装置内部の一部、もしくはそのほとんどの回路を停止 し、その消費電力をＳｔａｎｄ−ｂｙ状態よりさらに少な くしている状態。 ＯＦＦ ：表示装置に電源が供給されていない状態。
【００２４】ブランク期間にこの４状態の何れかに表示
装置１を遷移させるビットパターンを表示装置制御回路
７と電源制御回路１２との間で定義することで、表示装
置１に対する前記４状態の管理を行うことは容易であ
る。
装置１を遷移させるビットパターンを表示装置制御回路
７と電源制御回路１２との間で定義することで、表示装
置１に対する前記４状態の管理を行うことは容易であ
る。
【００２５】さらに、表示装置１が有するサウンド回路
等の部分構成回路に対し、当該部分構成回路を識別する
識別ＩＤを定義し、それと前述したような給電状態を表
す情報を併せて電源制御回路１２に送信することで電源
制御回路１２は指定された部分構成回路に対してのみ指
定された給電状態に設定を行うことが可能となり、細か
な制御を表示装置１に対して行うことが可能となる。
等の部分構成回路に対し、当該部分構成回路を識別する
識別ＩＤを定義し、それと前述したような給電状態を表
す情報を併せて電源制御回路１２に送信することで電源
制御回路１２は指定された部分構成回路に対してのみ指
定された給電状態に設定を行うことが可能となり、細か
な制御を表示装置１に対して行うことが可能となる。
【００２６】次に、今まではコンピュータ装置２から表
示装置１方向への信号の転送を説明したが、逆に表示装
置１からコンピュータ装置２の方向へのブランク期間を
利用した転送処理の１例について説明する。
示装置１方向への信号の転送を説明したが、逆に表示装
置１からコンピュータ装置２の方向へのブランク期間を
利用した転送処理の１例について説明する。
【００２７】前述したように、表示装置１の電源制御回
路１２は、電力の制御を行うデータを受信すると、その
内容に従って電源制御を実行するがその結果、例えば正
常に実行できたか否かの結果を表示信号制御信号分離回
路１０に送信する。表示信号制御信号分離回路１０は、
受け取った応答を一旦保存し先の制御信号の多重化され
たブランク期間の後に来る表示データを受信するとその
後に設定されたブランク期間の中応答が可能なブランク
期間を利用して保存した応答データを取り出しコンピュ
ータ２の表示信号制御信号多重回路３に送信する。
路１２は、電力の制御を行うデータを受信すると、その
内容に従って電源制御を実行するがその結果、例えば正
常に実行できたか否かの結果を表示信号制御信号分離回
路１０に送信する。表示信号制御信号分離回路１０は、
受け取った応答を一旦保存し先の制御信号の多重化され
たブランク期間の後に来る表示データを受信するとその
後に設定されたブランク期間の中応答が可能なブランク
期間を利用して保存した応答データを取り出しコンピュ
ータ２の表示信号制御信号多重回路３に送信する。
【００２８】表示信号制御信号多重回路３では、あるブ
ランク期間を使用して制御信号を送信した場合、以降の
ブランク期間には応答データが表示装置から応答される
ことを予測し、制御信号に引き続く表示データの送信を
終えると表示装置１からの受信状態に入る。表示信号制
御信号多重回路３は、ここで受信した応答データを表示
装置制御回路７に送信すると、元の表示装置１への送信
状態に復帰する。以上説明したようにブランク期間を使
用した表示装置１からコンピュータ装置２への応答デー
タの送信が可能となる。
ランク期間を使用して制御信号を送信した場合、以降の
ブランク期間には応答データが表示装置から応答される
ことを予測し、制御信号に引き続く表示データの送信を
終えると表示装置１からの受信状態に入る。表示信号制
御信号多重回路３は、ここで受信した応答データを表示
装置制御回路７に送信すると、元の表示装置１への送信
状態に復帰する。以上説明したようにブランク期間を使
用した表示装置１からコンピュータ装置２への応答デー
タの送信が可能となる。
【００２９】次に本発明の第２の実施の形態を説明す
る。本実施の形態では、図６によれば、コンピュータ装
置２に表示信号分配装置１３を通して２台の表示装置１
が接続されている例が示されている。表示装置１とコン
ピュータ装置２の内部構成は、実施の形態１と同様であ
る。コンピュータ装置２からの表示信号のブランク期間
中に多重化した制御信号により表示信号分配装置１３の
制御回路１６が表示出力回路１５を制御することによ
り、個々の表示装置１への指定した信号の停止と再開を
行うことが出来る。
る。本実施の形態では、図６によれば、コンピュータ装
置２に表示信号分配装置１３を通して２台の表示装置１
が接続されている例が示されている。表示装置１とコン
ピュータ装置２の内部構成は、実施の形態１と同様であ
る。コンピュータ装置２からの表示信号のブランク期間
中に多重化した制御信号により表示信号分配装置１３の
制御回路１６が表示出力回路１５を制御することによ
り、個々の表示装置１への指定した信号の停止と再開を
行うことが出来る。
【００３０】図６に示すコンピュータシステムの動作を
説明すると、コンピュータ装置２から２台の表示装置１
に画像を表示している。
説明すると、コンピュータ装置２から２台の表示装置１
に画像を表示している。
【００３１】第１の実施の形態と同様にコンピュータ装
置２の表示装置制御回路７は、表示信号分配装置１３の
制御回路１６を示すアドレスを制御信号の先頭に定義
し、次に制御対象となる表示装置１を特定するアドレス
を付加し、その表示装置１に対する指定した信号（表示
データ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、ＤＥ）の種別を指定
し、その停止を指示した制御信号を表示信号制御信号多
重回路３に送信する。その制御信号の構成例を図８に示
す。
置２の表示装置制御回路７は、表示信号分配装置１３の
制御回路１６を示すアドレスを制御信号の先頭に定義
し、次に制御対象となる表示装置１を特定するアドレス
を付加し、その表示装置１に対する指定した信号（表示
データ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、ＤＥ）の種別を指定
し、その停止を指示した制御信号を表示信号制御信号多
重回路３に送信する。その制御信号の構成例を図８に示
す。
【００３２】第１の実施の形態の場合と同様に、コンピ
ュータ装置２の表示信号制御信号多重回路３によって表
示データ信号のブランク期間中にこの制御信号を多重化
する。図８に示すようにこの制御信号長は４バイトであ
るため１ブランク期間を使用してこれを多重化すること
ができる。コンピュータ装置２から出力された多重化表
示データ信号は、表示信号分配装置１３の表示信号制御
信号分岐回路１４に入力される。表示信号制御信号分岐
回路１４は、受信した信号を制御回路１６と２つある表
示出力回路１５に分岐させ送信する。制御回路１６では
受け取った制御信号を解析し先頭の自装置のアドレスか
ら自装置への指示であることを検知すると、次フィール
ドの表示装置１を特定するアドレスと信号種別とを求
め、動作種別が信号の停止であると指定された表示装置
１に対応する表示出力回路１５に対し当該信号線のマス
クを指示する。マスクを指示された表示出力回路１５
は、指示された信号線についてマスクをし以降のデータ
の送信を停止させる。
ュータ装置２の表示信号制御信号多重回路３によって表
示データ信号のブランク期間中にこの制御信号を多重化
する。図８に示すようにこの制御信号長は４バイトであ
るため１ブランク期間を使用してこれを多重化すること
ができる。コンピュータ装置２から出力された多重化表
示データ信号は、表示信号分配装置１３の表示信号制御
信号分岐回路１４に入力される。表示信号制御信号分岐
回路１４は、受信した信号を制御回路１６と２つある表
示出力回路１５に分岐させ送信する。制御回路１６では
受け取った制御信号を解析し先頭の自装置のアドレスか
ら自装置への指示であることを検知すると、次フィール
ドの表示装置１を特定するアドレスと信号種別とを求
め、動作種別が信号の停止であると指定された表示装置
１に対応する表示出力回路１５に対し当該信号線のマス
クを指示する。マスクを指示された表示出力回路１５
は、指示された信号線についてマスクをし以降のデータ
の送信を停止させる。
【００３３】一旦、停止した信号の再開も停止の場合と
同様にブランク期間における制御信号により表示装置制
御回路７から再開の指示がされると制御回路１６では先
にマスクの指示をした信号のマスクをはずすため、停止
していた信号が再び出力されるようになる。尚、制御回
路１６宛の制御信号を持った表示信号は表示装置１にも
送信されるが、各表示装置１は自分宛の制御信号ではな
いため（先頭のアドレスが制御回路１６宛のため）この
制御信号を無視する。
同様にブランク期間における制御信号により表示装置制
御回路７から再開の指示がされると制御回路１６では先
にマスクの指示をした信号のマスクをはずすため、停止
していた信号が再び出力されるようになる。尚、制御回
路１６宛の制御信号を持った表示信号は表示装置１にも
送信されるが、各表示装置１は自分宛の制御信号ではな
いため（先頭のアドレスが制御回路１６宛のため）この
制御信号を無視する。
【００３４】又、本実施例では表示装置１が２台となっ
ているが、表示装置１がさらに複数台接続されている場
合、また表示信号分配装置１３がさらに複数接続されて
いる場合も同様な効果が得られる。
ているが、表示装置１がさらに複数台接続されている場
合、また表示信号分配装置１３がさらに複数接続されて
いる場合も同様な効果が得られる。
【００３５】次に本発明の第３の実施の形態について説
明を行う。本実施の形態では、図７によれば表示装置２
０は、表示装置２０の動作条件等に関する内容を書き込
んだＥＥＰＲＯＭからなるメモリ２２を有する。但し、
コンピュータ装置１７と表示装置２０の構成は、前述し
た第１と第２の実施の形態とほぼ同じである。
明を行う。本実施の形態では、図７によれば表示装置２
０は、表示装置２０の動作条件等に関する内容を書き込
んだＥＥＰＲＯＭからなるメモリ２２を有する。但し、
コンピュータ装置１７と表示装置２０の構成は、前述し
た第１と第２の実施の形態とほぼ同じである。
【００３６】通常、コンピュータ装置１７は、表示装置
２０のメモリ２２に書き込まれているデータを読み込む
ことしかできない。メモリ２２へのデータ書き込みが必
要となった場合、コンピュータ装置１７からメモリ２２
へのデータ書き込みイネーブル信号を代替する制御信号
を前述した実施の形態１、２の場合と同様に送信する。
それにより、表示装置２０のデータ書き込み制御回路２
１を制御することでメモリ２２のデータ書き込みイネー
ブル信号を制御し、メモリ２２へのデータ書き込みが可
能となる。
２０のメモリ２２に書き込まれているデータを読み込む
ことしかできない。メモリ２２へのデータ書き込みが必
要となった場合、コンピュータ装置１７からメモリ２２
へのデータ書き込みイネーブル信号を代替する制御信号
を前述した実施の形態１、２の場合と同様に送信する。
それにより、表示装置２０のデータ書き込み制御回路２
１を制御することでメモリ２２のデータ書き込みイネー
ブル信号を制御し、メモリ２２へのデータ書き込みが可
能となる。
【００３７】図７に示すコンピュータシステムの動作説
明を説明すると、表示装置２０とコンピュータ装置１７
は、表示信号線以外に表示装置２０の持つメモリ２２と
コンピュータ装置１７の持つメモリデータ制御回路１９
の間を接続するメモリデータ信号を有する。
明を説明すると、表示装置２０とコンピュータ装置１７
は、表示信号線以外に表示装置２０の持つメモリ２２と
コンピュータ装置１７の持つメモリデータ制御回路１９
の間を接続するメモリデータ信号を有する。
【００３８】利用者等からのメモリ２２の書き換え要求
を受けたメモリデータ制御回路１９がメモリ２２にデー
タを書き込む場合、メモリ２２への書き込みを許可する
書き込みイネーブル信号は、メモリデータ制御回路１９
から表示装置制御回路１８に送られ、表示装置制御回路
１８ではこれを制御信号として、表示信号制御信号多重
回路３に送信する。表示信号制御信号多重回路３は、こ
れを表示装置制御信号として表示データ信号のブランク
期間中に多重化する。多重化表示データ信号は、表示装
置２０の表示信号制御信号分離回路１０によって表示デ
ータ信号と制御信号に分離される。制御信号はデータ書
込制御回路２１に送られ書込イネーブル信号がメモリ２
２に送信され、メモリデータ制御回路１９からメモリに
データ書き込みが可能となる。
を受けたメモリデータ制御回路１９がメモリ２２にデー
タを書き込む場合、メモリ２２への書き込みを許可する
書き込みイネーブル信号は、メモリデータ制御回路１９
から表示装置制御回路１８に送られ、表示装置制御回路
１８ではこれを制御信号として、表示信号制御信号多重
回路３に送信する。表示信号制御信号多重回路３は、こ
れを表示装置制御信号として表示データ信号のブランク
期間中に多重化する。多重化表示データ信号は、表示装
置２０の表示信号制御信号分離回路１０によって表示デ
ータ信号と制御信号に分離される。制御信号はデータ書
込制御回路２１に送られ書込イネーブル信号がメモリ２
２に送信され、メモリデータ制御回路１９からメモリに
データ書き込みが可能となる。
【００３９】
【発明の効果】第１の実施の形態では、表示信号のブラ
ンク期間中に制御信号を多重化するため、通常の表示信
号以外の制御信号線を付加することなく表示装置の電源
をきめ細かくリモート制御することが可能である。
ンク期間中に制御信号を多重化するため、通常の表示信
号以外の制御信号線を付加することなく表示装置の電源
をきめ細かくリモート制御することが可能である。
【００４０】又、表示装置１側に表示信号制御信号分離
回路１０がない場合でも、表示信号のブランク期間中と
いう画像表示には直接不要な期間を利用しての通信であ
るため、通常の画像表示には影響がない。
回路１０がない場合でも、表示信号のブランク期間中と
いう画像表示には直接不要な期間を利用しての通信であ
るため、通常の画像表示には影響がない。
【００４１】さらに、制御信号による電源制御の処理結
果をブランク期間を利用して応答データとしてコンピュ
ータ装置２へ返却するためコンピュータ装置２はその結
果を知ることが出来、コンピュータシステムの信頼性を
向上させるという効果がある。
果をブランク期間を利用して応答データとしてコンピュ
ータ装置２へ返却するためコンピュータ装置２はその結
果を知ることが出来、コンピュータシステムの信頼性を
向上させるという効果がある。
【００４２】次に第２の実施の形態では、表示信号分配
装置１３をコンピュータ装置２から制御することで、複
数の表示装置１が接続されている場合でも任意の表示装
置１のみに表示信号を出力することが可能である。
装置１３をコンピュータ装置２から制御することで、複
数の表示装置１が接続されている場合でも任意の表示装
置１のみに表示信号を出力することが可能である。
【００４３】表示信号制御信号分離回路１０がない表示
装置でも、表示信号分配装置１３が制御信号を解析して
表示信号を分配するために、任意の表示装置１のみに表
示信号を出力することが可能である。
装置でも、表示信号分配装置１３が制御信号を解析して
表示信号を分配するために、任意の表示装置１のみに表
示信号を出力することが可能である。
【００４４】さらに、第３の実施の形態では、メモリ２
２への書き込みは、制御信号中に設定されたメモリ書き
込み命令により行うため、メモリ２２への書き込み制限
を行うことが可能である。
２への書き込みは、制御信号中に設定されたメモリ書き
込み命令により行うため、メモリ２２への書き込み制限
を行うことが可能である。
【図１】画像送信装置が画像表示装置に送信する表示出
力信号の動作波形チャート。
力信号の動作波形チャート。
【図２】表示データ信号の非表示期間とＨＳＹＮＣ、Ｖ
ＳＹＮＣ信号との関係を表した動作波形チャート。
ＳＹＮＣ信号との関係を表した動作波形チャート。
【図３】図２にデータイネーブル信号も表示した動作波
形チャート。
形チャート。
【図４】表示データ信号の非表示期間に制御信号を多重
化した状態を示す動作波形チャート。
化した状態を示す動作波形チャート。
【図５】本発明の第１の実施の形態に関わるブロック
図。
図。
【図６】本発明の第２の実施の形態に関わるブロック
図。
図。
【図７】本発明の第３の実施の形態に関わるブロック
図。
図。
【図８】本発明の第２の実施の形態の制御信号の構成内
容を例示した図。
容を例示した図。
１、２０ 表示装置
２、１７ コンピュータ装置
３ 表示信号制御信号多重回路
４ 表示信号制御回路
５ ＣＰＵ
６ メモリ
７、１８ 表示装置制御回路
８ 表示部
９ 表示回路
１０ 表示信号制御信号分離回路
１１ 電源回路
１２ 電源制御回路
１３ 表示信号分配装置
１４ 表示信号制御信号分岐回路
１５ 表示出力回路
１６ 制御回路
１９ メモリデータ制御回路
２１ データ書き込み制御回路
２２ メモリ
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｎ 7/08 Ｈ０４Ｎ 7/08 Ｚ
7/081
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 5/00 - 5/42
G06F 3/14 - 3/153
Claims (2)
- 【請求項１】 表示信号、水平同期信号、垂直同期信号
を含む表示出力信号を送信する画像送信装置と、それを
受信し表示をする画像表示装置と、前記画像送信装置と
前記画像表示装置の間にあって前記画像送信装置から送
信された表示出力信号を受信し複数の前記画像表示装置
に分配する表示信号分配装置と、よりなる画像表示シス
テムにおいて、 前記画像送信装置は、前記表示出力信号を生成し送信す
る表示信号制御回路と、前記画像表示装置の前記表示出
力信号を制御する為の制御信号を送信する表示装置制御
回路と、前記表示信号のブランク期間を使用して前記表
示装置制御回路から受信した前記制御信号を前記表示信
号制御回路から受信した表示出力信号に多重化して前記
表示信号分配装置に送信する表示信号制御信号多重回路
と、を有し、 前記画像表示装置は、前記表示信号制御信号多重回路か
ら受信した表示信号から前記制御信号を分離し送信し、
その他の信号を表示部に送信する表示信号制御信号分離
回路を有し、 前記表示信号分配装置は、前記表示出力信号のブランク
期間中に設定された前記制御信号で自装置宛のものを検
出すると、前記制御信号で指定された前記画像表示装置
へ送信する表示出力信号のうち、指定された表示出力信
号の停止又は停止後の再開の制御を行う制御回路を有す
ることを特徴とする画像表示システム。 - 【請求項２】 前記制御信号は、前記制御回路のアドレ
ス、前記画像表示装置のアドレス、前記表示出力信号の
種別と信号の停止をするか又は一旦停止後の送信の再開
をするかの情報から構成されることを特徴とする請求項
１記載の画像表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34940399A JP3398698B2 (ja) | 1999-12-08 | 1999-12-08 | 画像表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34940399A JP3398698B2 (ja) | 1999-12-08 | 1999-12-08 | 画像表示システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001166764A JP2001166764A (ja) | 2001-06-22 |
| JP3398698B2 true JP3398698B2 (ja) | 2003-04-21 |
Family
ID=18403522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34940399A Expired - Fee Related JP3398698B2 (ja) | 1999-12-08 | 1999-12-08 | 画像表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398698B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112567329B (zh) * | 2018-05-24 | 2024-08-09 | 斯纳普公司 | 用于驱动显示器的系统和方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134593A (ja) * | 1983-12-22 | 1985-07-17 | Yamatake Honeywell Co Ltd | ブラウン管表示装置の監視方式 |
| JP3290744B2 (ja) * | 1993-03-08 | 2002-06-10 | 株式会社リコー | Ｃｒｔ表示装置の制御方式 |
| JPH0954569A (ja) * | 1995-08-15 | 1997-02-25 | Toshiba Corp | 画像表示システム及び画像表示方法 |
| JP2935355B2 (ja) * | 1997-01-21 | 1999-08-16 | 株式会社日立製作所 | コンピュータ及びコンピュータシステム |
-
1999
- 1999-12-08 JP JP34940399A patent/JP3398698B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001166764A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4188588B2 (ja) | 画面上の画像フレームを更新する方法及び表示システム | |
| JP3408781B2 (ja) | 表示装置の分配装置 | |
| US7184035B2 (en) | Image display system and display device | |
| JPH0954569A (ja) | 画像表示システム及び画像表示方法 | |
| JP3398698B2 (ja) | 画像表示システム | |
| KR100607943B1 (ko) | 광 모듈 정합을 위한 버스 인터페이스 장치 및 그 방법 | |
| CN101211553A (zh) | 显示设备以及显示设备的驱动方法 | |
| CN105022600B (zh) | 计算机集群拼接显示系统中的图形同步设备及同步方法 | |
| JP2015019226A (ja) | 受信装置、制御方法、プログラム及び記録媒体 | |
| JPH09274475A (ja) | １台のコンピュータに複数台接続可能な表示装置 | |
| JP4215333B2 (ja) | ディスプレイ装置のオフモードからの復帰方法 | |
| US4839794A (en) | Pseudo-status signal generator | |
| KR100616451B1 (ko) | 영상신호를 표시장치에 적용하기 위한 단일 반도체 칩 | |
| KR100606843B1 (ko) | Ｌｃｄ 인터페이스 장치 및 방법 | |
| KR200186990Y1 (ko) | 비 usb 주변장치의 인터페이싱 장치 | |
| JP2006189637A (ja) | 映像信号出力装置及び映像表示装置 | |
| JPH1195976A (ja) | 出力制御装置及び方法 | |
| JP2000139080A (ja) | パラメータ設定方法 | |
| JPH0937234A (ja) | 文字信号重畳装置 | |
| JPH08292898A (ja) | マイクロコンピュータ及びデバック装置 | |
| JPH0798645A (ja) | 共有画面メモリ方式及び制御装置 | |
| JP2005345779A (ja) | Ｌｃｄ制御システム | |
| JPS63309044A (ja) | デ−タ伝送システム | |
| JP2002525684A (ja) | 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法 | |
| KR20030054935A (ko) | 디스플레이의 구동장치 및 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |