JP3398698B2 - 画像表示システム - Google Patents
画像表示システムInfo
- Publication number
- JP3398698B2 JP3398698B2 JP34940399A JP34940399A JP3398698B2 JP 3398698 B2 JP3398698 B2 JP 3398698B2 JP 34940399 A JP34940399 A JP 34940399A JP 34940399 A JP34940399 A JP 34940399A JP 3398698 B2 JP3398698 B2 JP 3398698B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- image
- control
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- User Interface Of Digital Computer (AREA)
- Power Sources (AREA)
- Digital Computer Display Output (AREA)
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
信するコンピュータ等からなる画像送信装置と、それを
受信し表示処理を行う画像表示装置において、コンピュ
ータ等が表示出力信号線のブランク期間を使用して制御
信号を送信し、それを検出した表示装置では当該制御信
号に基づき自装置の制御を行う画像表示システムに関す
る。
ンピュータシステムにおいてコンピュータ装置からの表
示出力信号を表示するために用いられている。このよう
な、コンピュータシステムは、一般的にコンピュータ装
置において表示出力信号により画像表示装置に画像を表
示するのみであり、コンピュータ装置から画像表示装置
をきめ細かくコントロールすることができない。
タ等の画像送信装置側から制御するためには一般的に、
表示出力信号とは別に制御信号を画像送信装置から画像
表示装置に送る必要がある。例えば、省電力のために画
像表示装置の電源ON、OFFを行うための信号を別の
信号線によって画像送信装置から画像表示装置に送り制
御する方法がある。また、近年ではシリアルデータ転送
により、例えばUSBやI2Cというデータ転送方式が
あり、これらの信号により画像表示装置を制御すること
が可能である。
設けない場合としては、画像表示装置の省電力の制御を
行う為の制御信号を既設の信号線を使用することで可能
とする例が、特願平6−513444に記載されてい
る。この発明に開示されているように、画像出力を行う
コンピュータ装置から画像表示装置の省電力制御を行う
ために、コンピュータ装置が画像表示装置への画像デー
タの送信の中断状態を検出すると、画像送信装置では、
画像送信装置から出力される水平同期信号(以下、HS
YNC信号)と垂直同期信号(以下、VSYNC信号)
の何れかの信号を不活性状態とし、その不活性状態を画
像表示装置で検出することにより、画像表示装置の省電
力機能を実現している。
の方法では画像表示信号以外に制御信号を送信しなけれ
ばならず、例えば、ケーブルによってこれらの信号を転
送する場合はケーブルが太くなってしまうという欠点が
生じてしまう。
された方法は、送信HYSNC、VSYNCという2系
統からなる信号の不活性部分状態の生成と検出による制
御であるため、その制御できる組み合わせ数は信号線の
数に依存するためもっと細かい制御を行う場合に対応で
きないという問題がある。
をきめ細かく制御するためには、表示信号線、水平同期
信号線、垂直同期信号線以外に余分な制御信号線を付加
することによるか、もしくは表示信号線のみで制御する
場合は制御できる機能を限定するしか方法がなかった。
せず、表示信号線のみで画像送信装置から画像表示装置
を細かく制御する方法を提供しようとするものである。
表示システムは、表示信号、水平同期信号、垂直同期信
号を含む表示出力信号を送信する画像送信装置と、それ
を受信し表示をする画像表示装置と、前記画像送信装置
と前記画像表示装置の間にあって前記画像送信装置から
送信された表示出力信号を受信し複数の前記画像表示装
置に分配する表示信号分配装置と、よりなる画像表示シ
ステムにおいて、前記画像送信装置は、前記表示出力信
号を生成し送信する表示信号制御回路と、前記画像表示
装置の前記表示出力信号を制御する為の制御信号を送信
する表示装置制御回路と、前記表示信号のブランク期間
を使用して前記表示装置制御回路から受信した前記制御
信号を前記表示信号制御回路から受信した表示出力信号
に多重化して前記表示信号分配装置に送信する表示信号
制御信号多重回路と、を有し、前記画像表示装置は、前
記表示信号制御信号多重回路から受信した表示信号から
前記制御信号を分離し送信し、その他の信号を表示部に
送信する表示信号制御信号分離回路を有し、前記表示信
号分配装置は、前記表示出力信号のブランク期間中に設
定された前記制御信号で自装置宛のものを検出すると、
前記制御信号で指定された前記画像表示装置へ送信する
表示出力信号のうち、指定された表示出力信号の停止又
は停止後の再開の制御を行う制御回路を有する。
第1の発明において、前記制御信号は、前記制御回路の
アドレス、前記画像表示装置のアドレス、表示出力信号
の種別と信号の停止をするか又は一旦停止後の送信の再
開をするかの情報から構成されることを備える。
て図面を参照して詳細に説明する。
画像表示装置である表示装置1と画像送信装置であるコ
ンピュータ装置2によって構成されるコンピュータシス
テムにおいて、コンピュータ装置2から表示装置1の給
電状態を制御する場合の構成を示す。
開始して一定時間経過後、コンピュータ装置2からの制
御信号によって表示装置1の電力をきめ細かく制御する
内容を有する。尚、コンピュータ装置2には命令の解読
と実行を行うCPU5が存在する。
作を説明する。
表示する場合、コンピュータ装置2の表示信号制御回路
4はメモリ6の表示データを取り込み表示装置1に送信
すると、表示装置1の表示回路9がそれを受け、表示部
8が画像として表示する。表示信号制御回路4から出力
される表示データは、図2もしくは図3のように表示デ
ータ信号中に表示データの送信を行わないブランク期間
が存在する。コンピュータ装置2の表示信号制御信号多
重回路3は、この表示データ信号のブランク期間中に表
示装置制御回路7から送信される表示装置1の電源を制
御する制御信号があればそれを多重化する。制御信号の
送信がなければ、本来のブランク期間の信号状態とな
る。図4に示す多重化表示データは、この多重化された
表示データ信号を示している。コンピュータ装置2から
表示装置1へこの多重化された信号が送信される。
示信号制御信号分離回路10によって受信され、多重化
される前の表示データ信号とブランク期間中に設定され
た電源制御回路12に送られる制御信号とに分離され
る。分離された表示データ信号は、表示回路9に送られ
表示部8で画像として表示される。また、制御信号は電
源制御回路12に送られ電源回路11が制御される。ブ
ランク期間は、水平同期信号、垂直同期信号を表示装置
1に送信するタイミングに合わせて設けられているた
め、ほぼ任意の時間に制御信号が送信可能となる。表示
信号制御信号多重回路3は、表示装置制御回路7から受
け取った制御信号を保持しておき、ブランク期間を検出
すると保持した制御信号の多重化を行うことになる。
は、直接的には表示装置1の電源制御回路12で制御す
るわけであるが、この電源制御回路12をコンピュータ
装置2から表示データが流れる表示データ信号を使用し
てリモート制御することが可能となる。
XGAで24bit色の場合(Vsync:60Hz、
Hsync:48.4KHz)1ブランク期間に転送で
きる情報量は、ブランク期間の前後を省き全期間の1/
2としても480バイトのデータの転送が可能である。
これは表示装置1の電力制御を行う為に十分な情報転送
能力を持つと考えられるが、仮に不足した場合、複数の
連続したブランク期間を使用し一つの制御信号を分割し
て送信することも可能である。
示装置の給電状態の種別として、以下の状態に分けて管
理することが多い。 ON :画像を表示している通常動作状態。 Stand−by :表示装置内部の一部回路を停止し、その消費電力を少なく している状態。 Suspend :表示装置内部の一部、もしくはそのほとんどの回路を停止 し、その消費電力をStand−by状態よりさらに少な くしている状態。 OFF :表示装置に電源が供給されていない状態。
装置1を遷移させるビットパターンを表示装置制御回路
7と電源制御回路12との間で定義することで、表示装
置1に対する前記4状態の管理を行うことは容易であ
る。
等の部分構成回路に対し、当該部分構成回路を識別する
識別IDを定義し、それと前述したような給電状態を表
す情報を併せて電源制御回路12に送信することで電源
制御回路12は指定された部分構成回路に対してのみ指
定された給電状態に設定を行うことが可能となり、細か
な制御を表示装置1に対して行うことが可能となる。
示装置1方向への信号の転送を説明したが、逆に表示装
置1からコンピュータ装置2の方向へのブランク期間を
利用した転送処理の1例について説明する。
路12は、電力の制御を行うデータを受信すると、その
内容に従って電源制御を実行するがその結果、例えば正
常に実行できたか否かの結果を表示信号制御信号分離回
路10に送信する。表示信号制御信号分離回路10は、
受け取った応答を一旦保存し先の制御信号の多重化され
たブランク期間の後に来る表示データを受信するとその
後に設定されたブランク期間の中応答が可能なブランク
期間を利用して保存した応答データを取り出しコンピュ
ータ2の表示信号制御信号多重回路3に送信する。
ランク期間を使用して制御信号を送信した場合、以降の
ブランク期間には応答データが表示装置から応答される
ことを予測し、制御信号に引き続く表示データの送信を
終えると表示装置1からの受信状態に入る。表示信号制
御信号多重回路3は、ここで受信した応答データを表示
装置制御回路7に送信すると、元の表示装置1への送信
状態に復帰する。以上説明したようにブランク期間を使
用した表示装置1からコンピュータ装置2への応答デー
タの送信が可能となる。
る。本実施の形態では、図6によれば、コンピュータ装
置2に表示信号分配装置13を通して2台の表示装置1
が接続されている例が示されている。表示装置1とコン
ピュータ装置2の内部構成は、実施の形態1と同様であ
る。コンピュータ装置2からの表示信号のブランク期間
中に多重化した制御信号により表示信号分配装置13の
制御回路16が表示出力回路15を制御することによ
り、個々の表示装置1への指定した信号の停止と再開を
行うことが出来る。
説明すると、コンピュータ装置2から2台の表示装置1
に画像を表示している。
置2の表示装置制御回路7は、表示信号分配装置13の
制御回路16を示すアドレスを制御信号の先頭に定義
し、次に制御対象となる表示装置1を特定するアドレス
を付加し、その表示装置1に対する指定した信号(表示
データ、Hsync、Vsync、DE)の種別を指定
し、その停止を指示した制御信号を表示信号制御信号多
重回路3に送信する。その制御信号の構成例を図8に示
す。
ュータ装置2の表示信号制御信号多重回路3によって表
示データ信号のブランク期間中にこの制御信号を多重化
する。図8に示すようにこの制御信号長は4バイトであ
るため1ブランク期間を使用してこれを多重化すること
ができる。コンピュータ装置2から出力された多重化表
示データ信号は、表示信号分配装置13の表示信号制御
信号分岐回路14に入力される。表示信号制御信号分岐
回路14は、受信した信号を制御回路16と2つある表
示出力回路15に分岐させ送信する。制御回路16では
受け取った制御信号を解析し先頭の自装置のアドレスか
ら自装置への指示であることを検知すると、次フィール
ドの表示装置1を特定するアドレスと信号種別とを求
め、動作種別が信号の停止であると指定された表示装置
1に対応する表示出力回路15に対し当該信号線のマス
クを指示する。マスクを指示された表示出力回路15
は、指示された信号線についてマスクをし以降のデータ
の送信を停止させる。
同様にブランク期間における制御信号により表示装置制
御回路7から再開の指示がされると制御回路16では先
にマスクの指示をした信号のマスクをはずすため、停止
していた信号が再び出力されるようになる。尚、制御回
路16宛の制御信号を持った表示信号は表示装置1にも
送信されるが、各表示装置1は自分宛の制御信号ではな
いため(先頭のアドレスが制御回路16宛のため)この
制御信号を無視する。
ているが、表示装置1がさらに複数台接続されている場
合、また表示信号分配装置13がさらに複数接続されて
いる場合も同様な効果が得られる。
明を行う。本実施の形態では、図7によれば表示装置2
0は、表示装置20の動作条件等に関する内容を書き込
んだEEPROMからなるメモリ22を有する。但し、
コンピュータ装置17と表示装置20の構成は、前述し
た第1と第2の実施の形態とほぼ同じである。
20のメモリ22に書き込まれているデータを読み込む
ことしかできない。メモリ22へのデータ書き込みが必
要となった場合、コンピュータ装置17からメモリ22
へのデータ書き込みイネーブル信号を代替する制御信号
を前述した実施の形態1、2の場合と同様に送信する。
それにより、表示装置20のデータ書き込み制御回路2
1を制御することでメモリ22のデータ書き込みイネー
ブル信号を制御し、メモリ22へのデータ書き込みが可
能となる。
明を説明すると、表示装置20とコンピュータ装置17
は、表示信号線以外に表示装置20の持つメモリ22と
コンピュータ装置17の持つメモリデータ制御回路19
の間を接続するメモリデータ信号を有する。
を受けたメモリデータ制御回路19がメモリ22にデー
タを書き込む場合、メモリ22への書き込みを許可する
書き込みイネーブル信号は、メモリデータ制御回路19
から表示装置制御回路18に送られ、表示装置制御回路
18ではこれを制御信号として、表示信号制御信号多重
回路3に送信する。表示信号制御信号多重回路3は、こ
れを表示装置制御信号として表示データ信号のブランク
期間中に多重化する。多重化表示データ信号は、表示装
置20の表示信号制御信号分離回路10によって表示デ
ータ信号と制御信号に分離される。制御信号はデータ書
込制御回路21に送られ書込イネーブル信号がメモリ2
2に送信され、メモリデータ制御回路19からメモリに
データ書き込みが可能となる。
ンク期間中に制御信号を多重化するため、通常の表示信
号以外の制御信号線を付加することなく表示装置の電源
をきめ細かくリモート制御することが可能である。
回路10がない場合でも、表示信号のブランク期間中と
いう画像表示には直接不要な期間を利用しての通信であ
るため、通常の画像表示には影響がない。
果をブランク期間を利用して応答データとしてコンピュ
ータ装置2へ返却するためコンピュータ装置2はその結
果を知ることが出来、コンピュータシステムの信頼性を
向上させるという効果がある。
装置13をコンピュータ装置2から制御することで、複
数の表示装置1が接続されている場合でも任意の表示装
置1のみに表示信号を出力することが可能である。
装置でも、表示信号分配装置13が制御信号を解析して
表示信号を分配するために、任意の表示装置1のみに表
示信号を出力することが可能である。
2への書き込みは、制御信号中に設定されたメモリ書き
込み命令により行うため、メモリ22への書き込み制限
を行うことが可能である。
力信号の動作波形チャート。
SYNC信号との関係を表した動作波形チャート。
形チャート。
化した状態を示す動作波形チャート。
図。
図。
図。
容を例示した図。
Claims (2)
- 【請求項1】 表示信号、水平同期信号、垂直同期信号
を含む表示出力信号を送信する画像送信装置と、それを
受信し表示をする画像表示装置と、前記画像送信装置と
前記画像表示装置の間にあって前記画像送信装置から送
信された表示出力信号を受信し複数の前記画像表示装置
に分配する表示信号分配装置と、よりなる画像表示シス
テムにおいて、 前記画像送信装置は、前記表示出力信号を生成し送信す
る表示信号制御回路と、前記画像表示装置の前記表示出
力信号を制御する為の制御信号を送信する表示装置制御
回路と、前記表示信号のブランク期間を使用して前記表
示装置制御回路から受信した前記制御信号を前記表示信
号制御回路から受信した表示出力信号に多重化して前記
表示信号分配装置に送信する表示信号制御信号多重回路
と、を有し、 前記画像表示装置は、前記表示信号制御信号多重回路か
ら受信した表示信号から前記制御信号を分離し送信し、
その他の信号を表示部に送信する表示信号制御信号分離
回路を有し、 前記表示信号分配装置は、前記表示出力信号のブランク
期間中に設定された前記制御信号で自装置宛のものを検
出すると、前記制御信号で指定された前記画像表示装置
へ送信する表示出力信号のうち、指定された表示出力信
号の停止又は停止後の再開の制御を行う制御回路を有す
ることを特徴とする画像表示システム。 - 【請求項2】 前記制御信号は、前記制御回路のアドレ
ス、前記画像表示装置のアドレス、前記表示出力信号の
種別と信号の停止をするか又は一旦停止後の送信の再開
をするかの情報から構成されることを特徴とする請求項
1記載の画像表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34940399A JP3398698B2 (ja) | 1999-12-08 | 1999-12-08 | 画像表示システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34940399A JP3398698B2 (ja) | 1999-12-08 | 1999-12-08 | 画像表示システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001166764A JP2001166764A (ja) | 2001-06-22 |
JP3398698B2 true JP3398698B2 (ja) | 2003-04-21 |
Family
ID=18403522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34940399A Expired - Fee Related JP3398698B2 (ja) | 1999-12-08 | 1999-12-08 | 画像表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3398698B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112567329B (zh) * | 2018-05-24 | 2024-08-09 | 斯纳普公司 | 用于驱动显示器的系统和方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60134593A (ja) * | 1983-12-22 | 1985-07-17 | Yamatake Honeywell Co Ltd | ブラウン管表示装置の監視方式 |
JP3290744B2 (ja) * | 1993-03-08 | 2002-06-10 | 株式会社リコー | Crt表示装置の制御方式 |
JPH0954569A (ja) * | 1995-08-15 | 1997-02-25 | Toshiba Corp | 画像表示システム及び画像表示方法 |
JP2935355B2 (ja) * | 1997-01-21 | 1999-08-16 | 株式会社日立製作所 | コンピュータ及びコンピュータシステム |
-
1999
- 1999-12-08 JP JP34940399A patent/JP3398698B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001166764A (ja) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188588B2 (ja) | 画面上の画像フレームを更新する方法及び表示システム | |
JP3408781B2 (ja) | 表示装置の分配装置 | |
US7184035B2 (en) | Image display system and display device | |
JPH0954569A (ja) | 画像表示システム及び画像表示方法 | |
JP3398698B2 (ja) | 画像表示システム | |
KR100607943B1 (ko) | 광 모듈 정합을 위한 버스 인터페이스 장치 및 그 방법 | |
CN101211553A (zh) | 显示设备以及显示设备的驱动方法 | |
CN105022600B (zh) | 计算机集群拼接显示系统中的图形同步设备及同步方法 | |
JP2015019226A (ja) | 受信装置、制御方法、プログラム及び記録媒体 | |
JPH09274475A (ja) | 1台のコンピュータに複数台接続可能な表示装置 | |
JP4215333B2 (ja) | ディスプレイ装置のオフモードからの復帰方法 | |
US4839794A (en) | Pseudo-status signal generator | |
KR100616451B1 (ko) | 영상신호를 표시장치에 적용하기 위한 단일 반도체 칩 | |
KR100606843B1 (ko) | Lcd 인터페이스 장치 및 방법 | |
KR200186990Y1 (ko) | 비 usb 주변장치의 인터페이싱 장치 | |
JP2006189637A (ja) | 映像信号出力装置及び映像表示装置 | |
JPH1195976A (ja) | 出力制御装置及び方法 | |
JP2000139080A (ja) | パラメータ設定方法 | |
JPH0937234A (ja) | 文字信号重畳装置 | |
JPH08292898A (ja) | マイクロコンピュータ及びデバック装置 | |
JPH0798645A (ja) | 共有画面メモリ方式及び制御装置 | |
JP2005345779A (ja) | Lcd制御システム | |
JPS63309044A (ja) | デ−タ伝送システム | |
JP2002525684A (ja) | 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法 | |
KR20030054935A (ko) | 디스플레이의 구동장치 및 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |