KR20030054935A - 디스플레이의 구동장치 및 구동방법 - Google Patents

디스플레이의 구동장치 및 구동방법 Download PDF

Info

Publication number
KR20030054935A
KR20030054935A KR1020010085369A KR20010085369A KR20030054935A KR 20030054935 A KR20030054935 A KR 20030054935A KR 1020010085369 A KR1020010085369 A KR 1020010085369A KR 20010085369 A KR20010085369 A KR 20010085369A KR 20030054935 A KR20030054935 A KR 20030054935A
Authority
KR
South Korea
Prior art keywords
signal
memory
timing
data
display device
Prior art date
Application number
KR1020010085369A
Other languages
English (en)
Other versions
KR100849091B1 (ko
Inventor
한길준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010085369A priority Critical patent/KR100849091B1/ko
Publication of KR20030054935A publication Critical patent/KR20030054935A/ko
Application granted granted Critical
Publication of KR100849091B1 publication Critical patent/KR100849091B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 타이밍 컨트롤러의 핀 수 및 크기를 감소시킬 수 있도록 한 디스플레이의 구동장치 및 구동방법에 관한 것이다.
본 발명은 비디오 데이터신호를 공급하는 시스템과, 상기 비디오 데이터신호를 표시하기 위한 디스플레이 장치와, 상기 비디오 데이터신호를 상기 디스플레이 장치에 공급하기 위한 타이밍 제어신호들에 대한 정보를 저장된 메모리와, 상기 메모리로부터 상기 타이밍 제어신호들에 대한 정보를 공급받아 상기 타이밍 제어신호들을 생성하고 생성된 타이밍 제어신호에 따라 상기 시스템으로부터 공급되는 상기 비디오 데이터신호를 상기 디스플레이 장치에 공급하는 타이밍 컨트롤러를 구비한다.
이러한 구성에 의하여 본 발명은 타이밍 컨트롤러의 외부입력단자의 수를 크게 감소시킬 수 있다. 이에 따라 타이밍 컨트롤러의 크기를 감소시킬 수 있다.

Description

디스플레이의 구동장치 및 구동방법{APPARATUS AND METHOD FOR DRIVING DISPLAY}
본 발명은 디스플레이의 구동장치 및 구동방법에 관한 것으로, 특히 타이밍 컨트롤러의 핀 수 및 크기를 감소시킬 수 있도록 한 디스플레이의 구동장치 및 구동방법에 관한 것이다.
일반적인 디스플레이 장치는 시스템으로부터 전달된 신호를 사용자가 인식할 수 있도록 화상을 형성하여 나타낸다. 시스템과 디스플레이 장치 사이에 정보를 교환하는 기능을 DDC (Display Data Channel)이라 한다. 즉, 사용자가 사용하고 있는 디스플레이 장치에 관한 여러 가지 정보를 시스템으로 전송하므로써, 자신이 사용하고 있는 디스플레이 장치에 관한 지식이 없더라도 시스템이 그 디스플레이 장치에 맞게 최적화된 화면을 디스플레이 시켜주는 기능을 말한다.
DDC가 지원이 되면 디스플레이 장치는 자신의 확장 디스플레이 정보(Extension Display Information Data;이하 "EDID"라 함)를 시스템으로 보내주고 또 시스템은 그 정보를 받아서 사용자가 어떤 소프트웨어를 사용하더라도 디스플레이 장치가 지원해주는 범위 내에서 최적의 화면을 자동적으로 디스플레이 시켜준다. 따라서 사용자가 사용할 수 있는 최적의 상태로 만들어준다.
도 1을 참조하면, 종래의 디스플레이 장치는 시스템(2)과, 입력되는 구동제어신호들과 시스템(2)으로부터 공급되는 데이터신호를 도시되지 않은 디스플레이 장치에 공급하는 타이밍 컨트롤러(10)와, 시스템(2)과 타이밍 컨트롤러(10) 사이에 접속되어 EDID를 시스템(2)에 공급하는 EDID 데이터부(6)를 구비한다.
시스템(2)은 커넥터(4)를 통해 EDID 데이터부(6)로부터 EDID를 공급받아 EDID에 대응되는 데이터신호를 타이밍 컨트롤러(10)에 공급한다.
EDID 데이터부(6)는 디스플레이 장치에 대한 정보가 저장된 EEPROM(Electrical Erasable Programmable Rom)이다. EDID 데이터부(6)의 EEPROM에는 디스플레이 장치의 해상도 즉, 동기신호의 최대 및 최소주파수 값, 칼라좌표, 표준 타이밍 등의 EDID가 저장된다. 이 때, EEPROM은 256byte의 메모리를 갖으며, 이 중 소정의 메모리에만 EDID가 저장되고, 나머지 메모리영역은 여유 메모리가 된다.
도 2를 참조하여 시스템(2)과 EDID 데이터부(6) 간의 버스 프로토클(Protocol)을 설명하면, 우선 시스템(2)에서 읽기신호, 쓰기신호 및 EEPROM의 어드레스 등의 제어신호가 시리얼클럭(Serial Clock; SCL) 통신라인을 통해 EDID 데이터부(6)에 전달되면 EDID 데이터부(6)는 EEPROM에 저장된 EDID 데이터를 시리얼데이터(Serial Data; SDA) 통신라인을 통해 시스템(2)에 전달한다.
이와 같이, 디스플레이 장치의 EDID는 시스템(2)의 제어에 의해 EDID 데이터부(6)로부터 시스템(2)에 전달되고, 시스템(2)은 디스플레이 장치의 EDID에 따라데이터신호를 타이밍 컨트롤러(10)에 공급한다.
타이밍 컨트롤러(10)는 시스템(2)으로부터 데이터 인에이블(DE) 신호를 공급받아 시스템(2)으로부터 공급되는 데이터신호를 디스플레이 장치에 공급하기 위한 타이밍 신호를 생성하기 위하여 다수의 외부 입력단자들(12)을 구비한다.
외부 입력단자들(12)은 게이트출력인에이블(GOE), 소스출력인에이블(SOE), 게이트 모듈레이션신호(FLK), 게이트쉬프트클럭(GSC) 각각을 공급받기 위한 다수개의 외부핀들을 구비한다. 외부핀들은 대략 20개의 수를 갖는다. 이러한, 외부핀 각각은 기저전압원 또는 전압원에 연결된다. 이에 따라, 외부핀들은 각각에 연결된 기저전압원 또는 전압원에 따라 로직신호값은 갖는다. 즉, 로직신호값은 외부핀들이 기저전압원에 연결되면 "0"의 로직신호값을 갖으며, 전압원에 연결되면 "1"의 로직신호값을 갖는다.
도 3을 참조하면, 타이밍 컨트롤러(10)는 데이터 인에이블(DE) 신호를 소정시간 지연시켜 기준신호(NDE)를 생성하고, 생성된 기준신호(NDE)를 기준으로 수평동기신호(Hsync)를 생성한다. 이 때, 기준신호(NDE)와 수평동기신호(Hsync) 간의 중첩되는 것을 방지하기 위하여 기준신호(NDE)는 수평동기신호(Hsync)보다 대략 클럭신호의 4t정도 지연된다.
게이트출력인에이블(GOE)의 라이징시점(GOE_S)은 외부핀들 중 게이트출력인에이블(GOE)의 라이징시점 입력핀(GOE_S)의 로직신호값 만큼 수평동기신호(Hsync)보다 앞에서 동기되고, 게이트출력인에이블(GOE)의 폴링시점(GOE_S)은 게이트출력인에이블(GOE)의 폴링시점 입력핀(GOE_E)의 로직신호값 만큼게이트출력인에이블(GOE)의 라이징시점(GOE_S) 뒤에서 동기된다.
게이트쉬프트클럭(GSC)의 라이징시점(GSC_S)은 게이트쉬프트클럭(GSC)의 라이징시점 입력핀(GSC_S)의 로직신호값 만큼 게이트출력인에이블(GOE)의 라이징시점(GOE_S) 뒤에서 동기되고, 게이트쉬프트클럭(GSC)의 폴링시점(GSC_E)은 게이트 스타트 펄스(GSP)이 라이징 시점에서 동기된다.
게이트 모듈레이션신호(FLK) 즉, 게이트 하이전압(Vgh)의 라이징시점은 게이트쉬프트클럭(GSC)의 라이징시점(GSC_S)에 동기되고, 게이트 모듈레이션신호(FLK)의 폴링시점(FLK_E)은 게이트 모듈레이션신호(FLK)의 폴링시점 입력핀(FLK_E)의 로직신호값 만큼 게이트출력인에이블(GOE)의 라이징시점(GOE_S) 앞에서 동기된다.
소스출력인에이블(SOE)의 라이징시점(SOE_S)은 소스출력인에이블(SOE)의 라이징시점 입력핀(SOE_S)의 로직신호값 만큼 수평동기신호(Hsync) 뒤에서 동기되고, 소스출력인에이블(SOE)의 폴링시점(SOE_E)은 소스출력인에이블(SOE)의 폴링시점 입력핀(SOE_E)의 로직신호값 만큼 수평동기신호(Hsync) 뒤에서 동기된다.
도 4를 참조하면, 타이밍 컨트롤러(10)의 외부입력단자들(12) 중 게이트출력인에이블(GOE)의 라이징시점 입력핀(GOE_S), 게이트출력인에이블(GOE)의 폴링시점 입력핀(GOE_E) 및 게이트쉬프트클럭(GSC)의 라이징시점 입력핀(GSC_S) 각각에는 3비트의 로직신호가 공급되고, 게이트 모듈레이션신호(FLK)의 폴링시점 입력핀(FLK_S) 및 소스출력인에이블(SOE)의 폴링시점 입력핀(SOE_E) 각각에는 2비트의 로직신호가 공급된다. 또한, 소스출력인에이블(SOE)의 라이징시점 입력핀(SOE_S)에는 1비트의 로직신호가 공급된다.
이러한, 타이밍 컨트롤러(10)는 디스플레이 장치의 EDID에 따라 시스템(2)에서 공급되는 데이터신호를 외부입력단자들(12)로부터 공급되는 로직신호에 의해 생성된 타이밍 제어신호에 따라 디스플레이 장치에 공급한다.
이와 같은, 타이밍 컨트롤러(10)는 시스템(2)에서 공급되는 데이터신호를 디스플레이 장치에 공급하기 위한 타이밍 제어신호를 생성하기 위하여 다수개의 외부입력단자(12)를 구비해야 하는 문제점이 있다. 따라서, 외부입력단자(12)의 증가로 인해 타이밍 컨트롤러의 크기가 커지게 된다.
따라서, 본 발명의 목적은 타이밍 컨트롤러의 핀 수 및 크기를 감소시킬 수 있도록 한 디스플레이의 구동장치 및 구동방법을 제공하는데 있다.
도 1은 종래의 디스플레이의 구동장치를 나타내는 블록도.
도 2는 도 1에 도시된 시스템과 EDID 데이터부 간의 프로토클을 나타내는 도면.
도 3은 도 1에 도시된 타이밍 컨트롤러에서 생성되는 구동 타이밍 제어신호를 나타내는 타이밍도.
도 4는 도 1에 도시된 타이밍 컨트롤러의 외부입력단자를 나타내는 도면.
도 5는 본 발명의 제 1 실시 예에 따른 디스플레이의 구동장치를 나타내는 블록도.
도 6은 도 5에 도시된 타이밍 컨트롤러에 의해 메모리에서 타이밍 데이터들이 타이밍 컨트롤러로 전송되는 시점을 나타내는 도면.
도 7은 본 발명의 제 2 실시 예에 따른 디스플레이의 구동장치를 나타내는 블록도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 22, 42 : 시스템4, 24, 44 : 커넥터
6, 26, 36 : EDID 데이터부10, 30, 50 : 타이밍 컨트롤러
12 : 외부입력단자28, 48 : 타이밍신호 데이터부
40, 60 : 메모리
상기 목적을 달성하기 위하여, 본 발명에 따른 디스플레이의 구동장치는 비디오 데이터신호를 공급하는 시스템과, 상기 비디오 데이터신호를 표시하기 위한 디스플레이 장치와, 상기 비디오 데이터신호를 상기 디스플레이 장치에 공급하기 위한 타이밍 제어신호들에 대한 정보를 저장된 메모리와, 상기 메모리로부터 상기 타이밍 제어신호들에 대한 정보를 공급받아 상기 타이밍 제어신호들을 생성하고 생성된 타이밍 제어신호에 따라 상기 시스템으로부터 공급되는 상기 비디오 데이터신호를 상기 디스플레이 장치에 공급하는 타이밍 컨트롤러를 구비한다.
상기 메모리에는 상기 디스플레이 장치에 대한 디스플레이 정보가 추가로 저장되는 것을 특징으로 한다.
상기 메모리는 EEPROM인 것을 특징으로 한다.
상기 메모리는 상기 타이밍 컨트롤러에 내장되는 것을 특징으로 한다.
상기 메모리에 저장된 상기 타이밍 제어신호들에 대한 정보는 게이트출력인에이블 신호의 마스킹 구간동안 상기 타이밍 컨트롤러에 공급되는 것을 특징으로 한다.
본 발명에 따른 디스플레이의 구동방법은 디스플레이 장치에 대한 디스플레이 정보를 메모리에 저장하는 단계와, 비디오 데이터를 상기 디스플레이 장치에 공급하기 위한 타이밍 제어신호들에 대한 정보를 상기 메모리에 추가로 저장하는 단계와, 상기 메모리에 저장된 상기 타이밍 제어신호들에 대한 정보를 게이트출력인에이블 신호의 마스킹 구간동안 타이밍 컨트롤러에 공급하여 상기 타이밍 제어신호를 생성하는 단계와, 상기 메모리에 저장된 상기 디스플레이 정보에 따라 상기 비디오 데이터신호를 상기 타이밍 컨트롤러에 공급하는 단계와, 상기 메모리에 저장된 상기 타이밍 제어신호에 따라 상기 비디오 데이터신호를 상기 디스플레이 장치에 공급하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.
도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명의 제 1 실시 예에 따른 디스플레이의 구동장치는 시스템(22)과, 입력되는 구동제어신호들과 시스템(22)으로부터 공급되는 데이터신호를 도시되지 않은 디스플레이 장치에 공급하기 위한 타이밍 컨트롤러(30)와, 시스템(22)과 타이밍 컨트롤러(30) 사이에 접속되어 EDID 및 타이밍 데이터를 시스템(22)에 공급하는 메모리(40)를 구비한다.
시스템(22)은 커넥터(24)를 통해 메모리(40)로부터 EDID를 공급받아 EDID에 대응되는 데이터신호를 타이밍 컨트롤러(30)에 공급한다.
메모리(40)는 EDID가 저장된 EDID 데이터부(26)와, 타이밍 컨트롤러(30)에서 생성되는 타이밍 제어신호들에 대한 타이밍 데이터가 저장된 타이밍신호 데이터부(28)로 나누어진다.
이러한, 메모리(40)는 EEPROM(Electrical Erasable Programmable Rom)으로써 256byte의 메모리를 갖으며, 이 중 소정영역을 EDID 데이터부(26)로 사용하고, 나머지 영역을 타이밍신호 데이터부(28)로 사용한다.
EDID 데이터부(26)에는 디스플레이 장치의 해상도 즉, 동기신호의 최대 및 최소주파수 값, 칼라좌표, 표준 타이밍 등의 EDID가 저장된다. 타이밍신호 데이터부(28)에는 타이밍 컨트롤러(30)에서 생성되는 타이밍 제어신호들에 대한 타이밍 데이터들이 저장된다.
타이밍신호 데이터부(28)에 저장된 타이밍 데이터들은 게이트출력인에이블(GOE)의 라이징시점(GOE_S)과, 게이트출력인에이블(GOE)의 폴링시점(GOE_E), 게이트쉬프트클럭(GSC)의 라이징시점(GSC_S), 게이트쉬프트클럭(GSC)의 폴링시점(GSC_E), 게이트 모듈레이션신호(FLK) 즉, 게이트 하이전압(Vgh)의 라이징시점(FLK_S), 게이트 모듈레이션신호(FLK)의 폴링시점(FLK_E), 소스출력인에이블(SOE)의 라이징시점(SOE_S) 및 소스출력인에이블(SOE)의 폴링시점(SOE_E) 등으로 시스템(22)에서 공급되는 데이터(Data)를 디스플레이 장치에 공급하기 위한 타이밍 제어신호에 대한 정보이다.
타이밍 컨트롤러(30)는 시스템(22)으로부터 데이터신호(Data), 데이터 인에이블신호(DE), 수직 및 수평동기신호(V,H)를 공급받음과 아울러 메모리(40)의 타이밍신호 데이터부(28)에 저장된 타이밍 데이터들을 공급받아 데이터(Data)를 디스플레이 장치에 공급하기 위한 타이밍 제어신호를 생성한다. 이를 위해, 타이밍 컨트롤러(30)는 시리얼 클럭단자(SCL)와, 시리얼 데이터단자(SDA)를 구비한다.
시리얼 클럭단자(SCL)는 시스템(22)과 메모리(40) 사이의 시리얼 클럭 통신라인에 접속되어 읽기신호, 쓰기신호 및 EEPROM의 어드레스 등의 제어신호를 메모리(40)에 공급한다.
시리얼 데이터단자(SDA)는 시스템(22)과 메모리(40) 사이의 시리얼 데이터 통신라인에 접속되어 메모리(40)에 저장된 타이밍 데이터들을 공급받는다.
이와 같은, 본 발명의 제 1 실시 예에 따른 디스플레이의 구동장치는 우선 시스템(22)의 전원이 온(ON)될 경우 시스템(22)은 마스터(Master)가 되고, EDID 데이터부(26)는 슬레이브(Slave)가 된다. 이로 인해, EDID 데이터부(26)에 저장된 EDID는 시리얼클럭(SCL) 통신라인으로 공급되는 시스템(22)의 읽기신호, 쓰기신호 및 EEPROM의 어드레스 등의 제어신호에 의해 시리얼데이터(Serial Data; SDA) 통신라인에 전달되어 시스템(22)에 전송된다.
그런 다음 타이밍 컨트롤러(30)는 마스터가 되고, 메모리(40)의 타이밍신호 데이터부(28)는 슬레이브가 된다.
마스터가 된 타이밍 컨트롤러(30)의 시리얼클럭단자(SCL) 및 시리얼 클럭 통신라인을 통해 읽기신호, 쓰기신호 및 EEPROM의 어드레스 등의 제어신호를 타이밍신호 데이터부(28)에 공급함으로써, 타이밍신호 데이터부(28)에 저장된 타이밍 데이터들이 시리얼 데이터 통신라인을 통해 시리얼 데이터단자(SDA)에 공급된다. 이 때, 타이밍신호 데이터부(28)에 저장된 타이밍 데이터들은 도 6에 도시된 바와 같이 게이트출력인에이블(GOE) 신호의 마스킹(Masking) 구간 동안에 타이밍 컨트롤러(30)로 전송된다.
이에 따라, 타이밍 컨트롤러(30)는 시리얼 데이터단자(SDA)로부터 공급되는 타이밍 데이터들을 이용하여 디스플레이 장치의 EDID에 따라 시스템(22)에서 공급되는 데이터신호를 디스플레이 장치에 공급하기 위한 타이밍 제어신호를 생성하고, 생성된 타이밍 제어신호에 따라 시스템(22)으로부터 공급되는 데이터신호를 디스플레이 장치에 공급한다.
도 7을 참조하면, 본 발명의 제 2 실시 예에 따른 디스플레이의 구동장치는 시스템(42)과, 입력되는 구동제어신호들과 시스템(42)으로부터 공급되는 데이터신호를 도시되지 않은 디스플레이 장치에 공급하고 EDID 및 타이밍 데이터를 시스템(42)에 공급하는 메모리(60)가 내장된 타이밍 컨트롤러(50)를 구비한다.
시스템(42)은 커넥터(44)를 통해 타이밍 컨트롤러(50)에 내장된 메모리(60)로부터 EDID를 공급받아 EDID에 대응되는 데이터신호를 타이밍 컨트롤러(50)에 공급한다.
타이밍 컨트롤러(50)에 내장된 메모리(60)는 EDID가 저장된 EDID 데이터부(46)와, 타이밍 컨트롤러(50)에서 타이밍 제어신호를 생성하기 위한 타이밍 데이터들이 저장된 타이밍신호 데이터부(48)로 나누어진다.
이러한, 메모리(60)는 EEPROM(Electrical Erasable Programmable Rom)으로써 256byte의 메모리를 갖으며, 이 중 소정영역을 EDID 데이터부(46)로 사용하고, 나머지 영역을 타이밍신호 데이터부(48)로 사용한다.
EDID 데이터부(46)에는 디스플레이 장치의 해상도 즉, 동기신호의 최대 및 최소주파수 값, 칼라좌표, 표준 타이밍 등의 EDID가 저장된다. 타이밍신호 데이터부(48)에는 타이밍 컨트롤러(50)에서 타이밍 제어신호를 생성하기 위한 타이밍 데이터들이 저장된다.
타이밍신호 데이터부(48)에 저장된 타이밍 데이터들은 게이트출력인에이블(GOE)의 라이징시점(GOE_S)과, 게이트출력인에이블(GOE)의 폴링시점(GOE_S), 게이트쉬프트클럭(GSC)의 라이징시점(GSC_S), 게이트쉬프트클럭(GSC)의 폴링시점(GSC_E), 게이트 모듈레이션신호(FLK)의 즉, 게이트 하이전압(Vgh)의 라이징시점(FLK_S), 게이트 모듈레이션신호(FLK)의 폴링시점(FLK_E), 소스출력인에이블(SOE)의 라이징시점(SOE_S) 및 소스출력인에이블(SOE)의 폴링시점(SOE_E) 등으로 시스템(42)에서 공급되는 데이터(Data)를 디스플레이 장치에 공급하기 위한 타이밍 제어신호에 대한 정보이다.
타이밍 컨트롤러(50)는 시스템(42)으로부터 데이터신호(Data), 데이터 인에이블신호(DE), 수직 및 수평동기신호(V,H)를 공급받음과 아울러 메모리(60)의 타이밍신호 데이터부(48)에 저장된 타이밍 데이터들을 공급받아 데이터(Data)를 디스플레이 장치에 공급하기 위한 타이밍 제어신호를 생성한다. 이를 위해, 타이밍 컨트롤러(50)는 시리얼 클럭단자(SCL)와, 시리얼 데이터단자(SDA)를 구비한다.
시리얼 클럭단자(SCL)는 시리얼 클럭 통신라인을 통해 시스템(42)에 접속되어 시스템(42)으로부터의 읽기신호, 쓰기신호 및 EEPROM의 어드레스 등의 제어신호를 메모리(60)의 EDID 데이터부(46)에 공급한다.
시리얼 데이터단자(SDA)는 시리얼 데이터 통신라인을 통해 시스템(42)에 접속되어 메모리(60)의 EDID 데이터부(46)에 저장된 EDID를 시스템(42)에 공급한다.
이와 같은, 본 발명의 디스플레이의 구동장치는 우선 시스템(42)의 전원이 온(ON)될 경우 시스템(42)은 마스터(Master)가 되고, 메모리(60)의 EDID 데이터부(46)는 슬레이브(Slave)가 된다. 이로 인해, EDID 데이터부(46)에 저장된 EDID는 시리얼클럭(SCL) 통신라인으로 공급되는 시스템(42)의 읽기신호, 쓰기신호 및 EEPROM의 어드레스 등의 제어신호에 의해 시리얼데이터(Serial Data; SDA) 통신라인에 전달되어 시스템(42)에 전송된다.
그런 다음, 타이밍 컨트롤러(50)는 마스터가 되고, 메모리(60)의 타이밍신호 데이터부(48)는 슬레이브가 된다.
마스터가 된 타이밍 컨트롤러(50)는 도시되지 않은 통신라인을 통해 읽기신호, 쓰기신호 및 EEPROM의 어드레스 등의 제어신호를 타이밍신호 데이터부(48)에공급함으로써, 타이밍신호 데이터부(48)에 저장된 타이밍 데이터들을 공급받는다. 이 때, 타이밍신호 데이터부(28)에 저장된 타이밍 데이터들은 도 6에 도시된 바와 같이 게이트출력인에이블(GOE) 신호의 마스킹(Masking) 구간 동안에 타이밍 컨트롤러(50)로 전송된다.
이에 따라, 타이밍 컨트롤러(50)는 내부의 통신라인을 통해 공급되는 타이밍 데이터들을 이용하여 디스플레이 장치의 EDID에 따라 시스템(42)로부터 공급되는 데이터신호를 디스플레이 장치에 공급하기 위한 타이밍 제어신호를 생성하고, 생성된 타이밍 제어신호에 따라 시스템(22)으로부터 공급되는 데이터신호를 디스플레이 장치에 공급한다.
상술한 바와 같이, 본 발명에 따른 디스플레이의 구동장치 및 구동방법은 타이밍 컨트롤러에서 생성되는 타이밍 제어신호에 대한 데이터들을 EDID 메모리의 여유공간에 저장함으로써, 타이밍 컨트롤러의 외부입력단자의 수를 크게 감소시킬 수 있다. 이에 따라 타이밍 컨트롤러의 크기를 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 비디오 데이터신호를 공급하는 시스템과,
    상기 비디오 데이터신호를 표시하기 위한 디스플레이 장치와,
    상기 비디오 데이터신호를 상기 디스플레이 장치에 공급하기 위한 타이밍 제어신호들에 대한 정보를 저장된 메모리와,
    상기 메모리로부터 상기 타이밍 제어신호들에 대한 정보를 공급받아 상기 타이밍 제어신호들을 생성하고 생성된 타이밍 제어신호에 따라 상기 시스템으로부터 공급되는 상기 비디오 데이터신호를 상기 디스플레이 장치에 공급하는 타이밍 컨트롤러를 구비하는 것을 특징으로 하는 디스플레이의 구동장치.
  2. 제 1 항에 있어서,
    상기 메모리에는 상기 디스플레이 장치에 대한 디스플레이 정보가 추가로 저장되는 것을 특징으로 하는 디스플레이의 구동장치.
  3. 제 2 항에 있어서,
    상기 메모리는 EEPROM인 것을 특징으로 하는 디스플레이의 구동장치.
  4. 제 1 항에 있어서,
    상기 메모리는 상기 타이밍 컨트롤러에 내장되는 것을 특징으로 하는 디스플레이의 구동장치.
  5. 제 1 항에 있어서,
    상기 메모리에 저장된 상기 타이밍 제어신호들에 대한 정보는 게이트출력인에이블 신호의 마스킹 구간동안 상기 타이밍 컨트롤러에 공급되는 것을 특징으로 하는 디스플레이의 구동장치.
  6. 디스플레이 장치에 대한 디스플레이 정보를 메모리에 저장하는 단계와,
    비디오 데이터를 상기 디스플레이 장치에 공급하기 위한 타이밍 제어신호들에 대한 정보를 상기 메모리에 추가로 저장하는 단계와,
    상기 메모리에 저장된 상기 타이밍 제어신호들에 대한 정보를 게이트출력인에이블 신호의 마스킹 구간동안 타이밍 컨트롤러에 공급하여 상기 타이밍 제어신호를 생성하는 단계와,
    상기 메모리에 저장된 상기 디스플레이 정보에 따라 상기 비디오 데이터신호를 상기 타이밍 컨트롤러에 공급하는 단계와,
    상기 메모리에 저장된 상기 타이밍 제어신호에 따라 상기 비디오 데이터신호를 상기 디스플레이 장치에 공급하는 단계를 포함하는 것을 특징으로 하는 디스플레이의 구동방법.
KR1020010085369A 2001-12-26 2001-12-26 디스플레이의 구동장치 및 구동방법 KR100849091B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010085369A KR100849091B1 (ko) 2001-12-26 2001-12-26 디스플레이의 구동장치 및 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010085369A KR100849091B1 (ko) 2001-12-26 2001-12-26 디스플레이의 구동장치 및 구동방법

Publications (2)

Publication Number Publication Date
KR20030054935A true KR20030054935A (ko) 2003-07-02
KR100849091B1 KR100849091B1 (ko) 2008-07-30

Family

ID=32213651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010085369A KR100849091B1 (ko) 2001-12-26 2001-12-26 디스플레이의 구동장치 및 구동방법

Country Status (1)

Country Link
KR (1) KR100849091B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689591B1 (ko) * 2005-04-26 2007-03-02 매그나칩 반도체 유한회사 타이밍 컨트롤러 및 타이밍 컨트롤 방법
CN101676986A (zh) * 2008-09-19 2010-03-24 三星电子株式会社 液晶显示器及包括液晶显示器的显示系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413611B2 (ja) * 1992-08-21 2003-06-03 株式会社日立製作所 液晶表示システム
KR980010991A (ko) * 1996-07-13 1998-04-30 김광호 액정표시장치 구동회로
KR100430092B1 (ko) * 1997-08-16 2004-07-23 엘지.필립스 엘시디 주식회사 싱글뱅크형액정표시장치
JP3573406B2 (ja) * 1999-02-26 2004-10-06 キヤノン株式会社 画像処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689591B1 (ko) * 2005-04-26 2007-03-02 매그나칩 반도체 유한회사 타이밍 컨트롤러 및 타이밍 컨트롤 방법
CN101676986A (zh) * 2008-09-19 2010-03-24 三星电子株式会社 液晶显示器及包括液晶显示器的显示系统
US20100073384A1 (en) * 2008-09-19 2010-03-25 Yong-Bum Kim Liquid crystal display and display system comprising the same
EP2166530A3 (en) * 2008-09-19 2010-09-01 Samsung Electronics Co., Ltd. Liquid crystal display and display system comprising the same

Also Published As

Publication number Publication date
KR100849091B1 (ko) 2008-07-30

Similar Documents

Publication Publication Date Title
US8493310B2 (en) Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks
US8885100B2 (en) Video display apparatus, video output apparatus, control methods thereof, and video display system
EP2023332B1 (en) Display apparatus and control method thereof
KR20060092970A (ko) 플랫 패널 컨트롤러에서의 가상 확장 디스플레이 정보데이터(ｅｄｉｄ)
JP2001175230A (ja) 表示装置
US20160372077A1 (en) Display system and a method of driving the display system including a display apparatus
CN104822040A (zh) 一种基于fpga的多格式视频序列产生系统及方法
KR101337897B1 (ko) 표시장치의 구동 제어회로
WO2006059868A1 (en) Displaying apparatus and control method thereof
EP2166530A2 (en) Liquid crystal display and display system comprising the same
US10817242B2 (en) Image display device, connection method of image display device, and multi-display system
US11170694B2 (en) Display apparatus and a method of driving the same
JPH1115425A (ja) 表示モード切り替え制御ディスプレイ
EP3306946A1 (en) Method for transmitting and receiving power using hdmi and apparatus therefor
CN115620683A (zh) 显示装置和背光驱动方法
KR100350019B1 (ko) 다수의 모니터를 구동하기 위한 비디오 신호 처리 시스템
US8520013B2 (en) DDC communication module
JP2010101976A (ja) ディスプレイ接続用のアダプタおよびディスプレイ接続システム
KR100849091B1 (ko) 디스플레이의 구동장치 및 구동방법
JP4732091B2 (ja) タイミングコントローラ及び画像表示装置
CN201550224U (zh) 一种dvi通讯数据传输装置
CN107454460A (zh) 影音处理装置与方法
US7170520B2 (en) Display for sharing display data channel
JP2005091795A (ja) 表示装置
US8457160B2 (en) System and method for packetizing image data for serial transmission

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9