JP2925592B2 - マイクロコンピュータのシリアルデータ転送方法 - Google Patents
マイクロコンピュータのシリアルデータ転送方法Info
- Publication number
- JP2925592B2 JP2925592B2 JP24151889A JP24151889A JP2925592B2 JP 2925592 B2 JP2925592 B2 JP 2925592B2 JP 24151889 A JP24151889 A JP 24151889A JP 24151889 A JP24151889 A JP 24151889A JP 2925592 B2 JP2925592 B2 JP 2925592B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- serial data
- data
- signal
- chip select
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は複数個のマイクロコピュータ（マイコン）を
使用した電子機器、例えばVTR（ビデオテープレコー
ダ）に用いて好適なシリアルデータ転送方法に関する。
使用した電子機器、例えばVTR（ビデオテープレコー
ダ）に用いて好適なシリアルデータ転送方法に関する。
（ロ） 従来の技術 シリアルデータ通信によるマイコン間のデータ転送に
ついては、例えば特開昭62−67753号公報（G11B15/02）
に記載されているが、そのような従来例を第３図及び第
４図を参照しつつ説明する。
ついては、例えば特開昭62−67753号公報（G11B15/02）
に記載されているが、そのような従来例を第３図及び第
４図を参照しつつ説明する。
第３図はVTR内のコントロール及び信号処理部、第４
図はその動作説明のための信号波形図を示しており、
（13）は第１のマイコン（11）から出力されるシリアル
データにより機能設定される信号処理ブロック、（12）
は前記第１のマイコン（11）と相互にシリアルデータの
やりとりをする必要のある第２のマイコンである。
図はその動作説明のための信号波形図を示しており、
（13）は第１のマイコン（11）から出力されるシリアル
データにより機能設定される信号処理ブロック、（12）
は前記第１のマイコン（11）と相互にシリアルデータの
やりとりをする必要のある第２のマイコンである。
この場合、第１のマイコン（11）がシリアルデータ通
信の主導権を有しており、第１のマイコン（11）がリア
ル転送によって信号処理ブロック（13）にデータを設定
するときには、チップセレクト信号（▲▼１）をLo
wにして、クロック（CLOCK）信号に同期した８ビットの
データ（DATA1）をDATA OUT端子から出力する。
信の主導権を有しており、第１のマイコン（11）がリア
ル転送によって信号処理ブロック（13）にデータを設定
するときには、チップセレクト信号（▲▼１）をLo
wにして、クロック（CLOCK）信号に同期した８ビットの
データ（DATA1）をDATA OUT端子から出力する。
また、第１、第２のマイコン（11）（12）が相互にデ
ータの交換をするときには、第１のマイコン（11）は、
チップセレクト信号▲▼２をLowにして、CLOCKに同
期した８ビットのデータ（DATA2）をDATA OUT端子から
出力するとともに、第２のマイコン（12）から第１のマ
イコン（11）に転送される８ビットのデータ（DATA3）
を第１のマイコン（11）はDATA IN端子で取り込むよう
になっている。
ータの交換をするときには、第１のマイコン（11）は、
チップセレクト信号▲▼２をLowにして、CLOCKに同
期した８ビットのデータ（DATA2）をDATA OUT端子から
出力するとともに、第２のマイコン（12）から第１のマ
イコン（11）に転送される８ビットのデータ（DATA3）
を第１のマイコン（11）はDATA IN端子で取り込むよう
になっている。
（ハ） 発明が解決しようとする課題 上記のようにして、従来は第１のマイコン（11）は８
ビットのシリアルデータを信号処理ブロック（13）に設
定し、第１、第２のマイコン（11）（12）は８ビットの
シリアルデータを相互に交換するようになっているが、
かかる従来技術では以下に示す問題点がある。
ビットのシリアルデータを信号処理ブロック（13）に設
定し、第１、第２のマイコン（11）（12）は８ビットの
シリアルデータを相互に交換するようになっているが、
かかる従来技術では以下に示す問題点がある。
（ａ） 第１のマイコン（11）から２種類のチップセレ
クト信号を出力する必要があり、このため、第１のマイ
コン（11）の端子を２個使用しなければならず、端子の
有効利用が図れない。
クト信号を出力する必要があり、このため、第１のマイ
コン（11）の端子を２個使用しなければならず、端子の
有効利用が図れない。
（ｂ） 第１のマイコン（11）から信号処理ブロック
（13）へ出力されるデータの内容を第２のマイコン（1
2）が知ることができない。
（13）へ出力されるデータの内容を第２のマイコン（1
2）が知ることができない。
（ｃ） 第１のマイコン（11）から信号処理ブロック
（13）へデータを出力している間、第１のマイコン（1
1）のデータ入力端子（DATA IN）が使用されていないた
めデータ伝送効率が悪い。
（13）へデータを出力している間、第１のマイコン（1
1）のデータ入力端子（DATA IN）が使用されていないた
めデータ伝送効率が悪い。
（ｄ） 第１のマイコン（11）が２種類のチップセレク
ト信号を交互に切替えるための時間（ｔ）［第４図参
照］を必要とし、データ転送速度の高速化が図れない。
ト信号を交互に切替えるための時間（ｔ）［第４図参
照］を必要とし、データ転送速度の高速化が図れない。
従って、本発明は上述のような問題点を解決しようと
するものである。
するものである。
（ニ） 課題を解決するための手段 本発明のマイクロコンピュータのシリアルデータ転送
方法は、上記課題を解決すべく、被制御回路部と、前記
被制御回路部に該回路部制御用の第１のシリアルデータ
を供給する第１のマイクロコンピュータと、前記第１の
マイクロコンピュータから出力される第２のシリアルデ
ータ及び前記第１のシリアルデータとを受ける第２のマ
イクロコンピュータとを備え、前記第１のマイクロコン
ピュータは前記被制御回路部と第２のマイクロコンピュ
ータに対して同時にチップセレクト信号を供給すると共
に該チップセレクト信号期間において前記第２のシリア
ルデータに続いて第１のシリアルデータを供給し、前記
被制御回路は前記第１のシリアルデータのみを保持する
ようになされている。
方法は、上記課題を解決すべく、被制御回路部と、前記
被制御回路部に該回路部制御用の第１のシリアルデータ
を供給する第１のマイクロコンピュータと、前記第１の
マイクロコンピュータから出力される第２のシリアルデ
ータ及び前記第１のシリアルデータとを受ける第２のマ
イクロコンピュータとを備え、前記第１のマイクロコン
ピュータは前記被制御回路部と第２のマイクロコンピュ
ータに対して同時にチップセレクト信号を供給すると共
に該チップセレクト信号期間において前記第２のシリア
ルデータに続いて第１のシリアルデータを供給し、前記
被制御回路は前記第１のシリアルデータのみを保持する
ようになされている。
（ホ） 作用 上記構成によれば、一種類のチップセレクト信号によ
って、必要なデータを他のマイコン及び被制御装置に供
給し得る。
って、必要なデータを他のマイコン及び被制御装置に供
給し得る。
（へ） 実施例 以下、本発明の一実施例を第１図及び第２図を参照し
つつ説明する。
つつ説明する。
第１図は本発明を実施したVTRの要部ブロック図、第
２図はその動作説明のための信号波形図を示している。
２図はその動作説明のための信号波形図を示している。
第１図において、（１）はサーボ・システムコントロ
ール用の第１のマイコン、（２）はタイマー用の第２の
マイコン、（３）は信号処理ブロック、（４）は操作ボ
タン群を有する操作部、（５）は表示器である。前記第
１のマイコン（１）はVTRのサーボ系及びシステム系の
コントロールを司るとともに、シリアルデータ転送の主
導権を有している。前記第２のマイコン（２）はタイマ
ー機能の他、前記第１のマイコン（１）からのデータ
（例えばテープカウント値を示すデータ）を受けて表示
器（２）カウント値を表示したりする表示機能や操作部
（４）の入力を検出してどのような操作ボタンが押され
たかを判断し、そのデータを第１のマイコン（１）に対
し出力して第１のマイコン（１）にかかるデータにもと
づく制御動作を行なわせしめる機能を備えている。
ール用の第１のマイコン、（２）はタイマー用の第２の
マイコン、（３）は信号処理ブロック、（４）は操作ボ
タン群を有する操作部、（５）は表示器である。前記第
１のマイコン（１）はVTRのサーボ系及びシステム系の
コントロールを司るとともに、シリアルデータ転送の主
導権を有している。前記第２のマイコン（２）はタイマ
ー機能の他、前記第１のマイコン（１）からのデータ
（例えばテープカウント値を示すデータ）を受けて表示
器（２）カウント値を表示したりする表示機能や操作部
（４）の入力を検出してどのような操作ボタンが押され
たかを判断し、そのデータを第１のマイコン（１）に対
し出力して第１のマイコン（１）にかかるデータにもと
づく制御動作を行なわせしめる機能を備えている。
前記信号処理ブロック（３）はVTR内の各種信号処理
を行なうがここでは信号選択部のみを示している。すな
わち、信号処理ブロック（３）において、（６）は第１
のマイコン（１）からのチップセレクト信号（▲
▼）を受けて、該チップセレクト信号の立下がりエッジ
でオン、立上がりエッジでオフとなり、オン期間におい
て第１のマイコン（１）からのクロック信号を通過せし
め８ビットのシフトレジスタ（７）に供給して該レジス
タ（７）を駆動するスイッチであり、前記シフトレジス
タ（７）はそれに順次入力されるシリアルなデータを８
ビットのラッチ回路（８）に出力するようになってい
る。前記ラッチ回路（８）は第１のマイコン（１）から
出力されるチップセレクト信号の立上がりエッジのタイ
ミングにおけるシフトレジスタ（７）の出力をラッチす
る。前記ラッチ回路（８）の出力のうち２ビットが選択
スイッチ（９）に加えられるが、この入力を受けて選択
スイッチ（９）は端子（ａ）（ｂ）（ｃ）（ｄ）に供給
される信号の１つを選択し出力する。尚、本実施例では
端子（ａ）にはTV信号、端子（ｂ）にはLINE入力信号、
端子（ｃ）は再生信号、端子（ｄ）はカメラ入力信号が
夫々供給される。
を行なうがここでは信号選択部のみを示している。すな
わち、信号処理ブロック（３）において、（６）は第１
のマイコン（１）からのチップセレクト信号（▲
▼）を受けて、該チップセレクト信号の立下がりエッジ
でオン、立上がりエッジでオフとなり、オン期間におい
て第１のマイコン（１）からのクロック信号を通過せし
め８ビットのシフトレジスタ（７）に供給して該レジス
タ（７）を駆動するスイッチであり、前記シフトレジス
タ（７）はそれに順次入力されるシリアルなデータを８
ビットのラッチ回路（８）に出力するようになってい
る。前記ラッチ回路（８）は第１のマイコン（１）から
出力されるチップセレクト信号の立上がりエッジのタイ
ミングにおけるシフトレジスタ（７）の出力をラッチす
る。前記ラッチ回路（８）の出力のうち２ビットが選択
スイッチ（９）に加えられるが、この入力を受けて選択
スイッチ（９）は端子（ａ）（ｂ）（ｃ）（ｄ）に供給
される信号の１つを選択し出力する。尚、本実施例では
端子（ａ）にはTV信号、端子（ｂ）にはLINE入力信号、
端子（ｃ）は再生信号、端子（ｄ）はカメラ入力信号が
夫々供給される。
次に、第２図の信号波形図を参照しつつデータの転送
動作を説明する。
動作を説明する。
第１のマイコン（１）は▲▼端子から1/60sec周
期でHigh,Lowを繰り返すチップセレクト信号を出力する
が、このLow期間において、シリアルデータの転送を行
なう。
期でHigh,Lowを繰り返すチップセレクト信号を出力する
が、このLow期間において、シリアルデータの転送を行
なう。
すなわち、第１のマイコン（１）はチップセレクト信
号をLowにすることにより、スイッチ（６）をオンせし
めるとともに第２のマイコン（２）とのシリアルデータ
通信を可能となす。このチップセレクト信号がLow期間
において、第１のマイコン（１）はクロック信号を出力
するが、このときクロック信号と同期した16ビットのシ
リアルデータを出力する。この16ビットのデータのう
ち、前半８ビットのデータ（DATA2）、後半８ビット（D
ATA1）とに分かれている。前記DATA2は例えば第２のマ
イコン（２）に表示器（５）を動作せしめるためのデー
タであり、DATA1は例えば信号処理ブロック（３）を制
御するデータであるが、第２のマイコン（２）にはDATA
1、DATA2の両方が入力されるので、第２のマイコン
（２）は信号処理ブロック（３）に第１のマイコン
（１）からどのようなデータが与えらているかを知るこ
とができる。
号をLowにすることにより、スイッチ（６）をオンせし
めるとともに第２のマイコン（２）とのシリアルデータ
通信を可能となす。このチップセレクト信号がLow期間
において、第１のマイコン（１）はクロック信号を出力
するが、このときクロック信号と同期した16ビットのシ
リアルデータを出力する。この16ビットのデータのう
ち、前半８ビットのデータ（DATA2）、後半８ビット（D
ATA1）とに分かれている。前記DATA2は例えば第２のマ
イコン（２）に表示器（５）を動作せしめるためのデー
タであり、DATA1は例えば信号処理ブロック（３）を制
御するデータであるが、第２のマイコン（２）にはDATA
1、DATA2の両方が入力されるので、第２のマイコン
（２）は信号処理ブロック（３）に第１のマイコン
（１）からどのようなデータが与えらているかを知るこ
とができる。
また、信号処理ブロック（３）において、第１のマイ
コン（１）のチップセレクト信号がLow期間はスイッチ
（６）がオンとなっているので16ビットのデータが入力
されることになるが、シフトレジスタは８ビットしか許
容しないので、16ビットのシリアルデータのうちの後半
８ビットのシリアルデータが残ることになる。そして、
この８ビットのデータDATA1はチップセレクト信号の立
上がりエッジでラッチ回路（８）によりラッチされ、そ
のうち２ビットが選択スイッチ（９）の切換え信号とし
て使用される。このように、信号処理ブロック（３）は
チップセレクト信号（▲▼）が立上がる直前の８ビ
ットのデータ（DATA1）のみをラッチし、DATA2を無視す
るようにデータの選択をしているので、このDATA1によ
り所望の制御動作がなされる訳である。
コン（１）のチップセレクト信号がLow期間はスイッチ
（６）がオンとなっているので16ビットのデータが入力
されることになるが、シフトレジスタは８ビットしか許
容しないので、16ビットのシリアルデータのうちの後半
８ビットのシリアルデータが残ることになる。そして、
この８ビットのデータDATA1はチップセレクト信号の立
上がりエッジでラッチ回路（８）によりラッチされ、そ
のうち２ビットが選択スイッチ（９）の切換え信号とし
て使用される。このように、信号処理ブロック（３）は
チップセレクト信号（▲▼）が立上がる直前の８ビ
ットのデータ（DATA1）のみをラッチし、DATA2を無視す
るようにデータの選択をしているので、このDATA1によ
り所望の制御動作がなされる訳である。
更に、チップセレクト信号がLow期間のときクラック
信号に同期して第２のマイコン（２）は16ビットのデー
タ（DATA3、DATA4）を第１のマイコン（１）に対し出力
することができる。従って、従来８ビットしか１回に転
送できなかったが、これにより２倍のビット数のデータ
を一度に転送できることになる。
信号に同期して第２のマイコン（２）は16ビットのデー
タ（DATA3、DATA4）を第１のマイコン（１）に対し出力
することができる。従って、従来８ビットしか１回に転
送できなかったが、これにより２倍のビット数のデータ
を一度に転送できることになる。
尚、上記実施例では、クロック信号を第１のマイコン
（１）が出力しているが、これとは逆に第２のマイコン
（２）がクロック信号を出力するようにしても良いこと
は言うまでもない。
（１）が出力しているが、これとは逆に第２のマイコン
（２）がクロック信号を出力するようにしても良いこと
は言うまでもない。
（ト） 発明の効果 以上の通り本発明のマイコンのシリアルデータ転送方
法によれば、以下の利点が得られる。
法によれば、以下の利点が得られる。
（ａ） チップセレクト端子が１個でよいので、第１の
マイコンの端子（出力ポート）の使用を節約できる。
マイコンの端子（出力ポート）の使用を節約できる。
（ｂ） 第２のマイコンは第１のマイコンによって被制
御装置がどのように設定されるのかを知り得ることがで
きる。
御装置がどのように設定されるのかを知り得ることがで
きる。
（ｃ） 第２のマイコンから第１のマイコンへ一度に転
送するデータ量を多くすることができる。
送するデータ量を多くすることができる。
（ｄ） チップセレクト端子を切替える必要がないので
その切替え時間がなくなり、データの転送の高速化が図
れる。
その切替え時間がなくなり、データの転送の高速化が図
れる。
第１図は本発明のシリアルデータ転送方法を実施したVT
Rの要部ブロック部、第２図はその動作説明のための信
号波形図、第３図は従来のシリアルデータ転送方法を用
いた装置を示すブロック図、第４図はその動作説明のた
めの信号波形図である。 （１）……第１のマイクロコンピュータ、（２）……第
２のマイクロコンピュータ、（３）……信号処理ブロッ
ク。
Rの要部ブロック部、第２図はその動作説明のための信
号波形図、第３図は従来のシリアルデータ転送方法を用
いた装置を示すブロック図、第４図はその動作説明のた
めの信号波形図である。 （１）……第１のマイクロコンピュータ、（２）……第
２のマイクロコンピュータ、（３）……信号処理ブロッ
ク。
Claims (1)
- 【請求項１】被制御回路部と、 前記被制御回路部に該回路部制御用の第１のシリアルデ
ータを供給する第１のマイクロコンピュータと、 前記第１のマイクロコンピュータから出力される第２の
シリアルデータ及び前記第１のシリアルデータとを受け
る第２のマイクロコンピュータとを備え、 前記第１のマイクロコンピュータは前記被制御回路部と
第２のマイクロコンピュータに対して同時にチップセレ
クト信号を供給すると共に該チップセレクト信号期間に
おいて前記第２のシリアルデータに続いて第１のシリア
ルデータを供給し、 前記被制御回路は前記第１のシリアルデータのみを保持
するようになされていることを特徴とするマイクロコン
ピュータのシリアルデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24151889A JP2925592B2 (ja) | 1989-09-18 | 1989-09-18 | マイクロコンピュータのシリアルデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24151889A JP2925592B2 (ja) | 1989-09-18 | 1989-09-18 | マイクロコンピュータのシリアルデータ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102560A JPH03102560A (ja) | 1991-04-26 |
| JP2925592B2 true JP2925592B2 (ja) | 1999-07-28 |
Family
ID=17075538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24151889A Expired - Fee Related JP2925592B2 (ja) | 1989-09-18 | 1989-09-18 | マイクロコンピュータのシリアルデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925592B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012139294A (ja) * | 2010-12-28 | 2012-07-26 | Heiwa Corp | 遊技機 |
-
1989
- 1989-09-18 JP JP24151889A patent/JP2925592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102560A (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100655843B1 (ko) | 디지털 데이터 스트림의 비디오 공백 주기를 이용한양방향 데이터 전송 | |
| US7872517B2 (en) | Bus circuit | |
| US5077552A (en) | Interface for coupling audio and video equipment to computer | |
| JPH0783368B2 (ja) | 多元情報伝送システム | |
| JP2925592B2 (ja) | マイクロコンピュータのシリアルデータ転送方法 | |
| JP3290744B2 (ja) | Ｃｒｔ表示装置の制御方式 | |
| JPH071496B2 (ja) | 制御方法及び制御装置 | |
| JP4150549B2 (ja) | マルチ制御システム | |
| JPS61161568A (ja) | 情報伝送方式 | |
| JPS62292060A (ja) | サ−マルヘツド駆動用ｉｃ | |
| JPS6418193A (en) | Matrix type display device | |
| SU1096642A1 (ru) | Устройство дл задани режима обмена по интерфейсу | |
| KR930007347Y1 (ko) | 캠코더의 듀얼 카메라 제어장치 | |
| SU1118997A1 (ru) | Устройство дл обмена информацией | |
| KR100195702B1 (ko) | Vcr의 양방향 동시 시리얼 통신 장치 | |
| JP2525588Y2 (ja) | キ−入力表示装置 | |
| JPH0229595Y2 (ja) | ||
| JP2626526B2 (ja) | 制御データ受信回路 | |
| JP2550251Y2 (ja) | デジタルオーデイオミキサ | |
| JPS62120143A (ja) | 信号伝送装置 | |
| JPS61247184A (ja) | 電子機器制御装置 | |
| JPS61115159A (ja) | 信号列選択装置 | |
| JPH0630487B2 (ja) | 双方向シリアルデ−タ通信方式 | |
| JPS62209488A (ja) | アナログデ−タのサンプリング方法 | |
| JPS61280124A (ja) | オーディオ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090507 |
|
| LAPS | Cancellation because of no payment of annual fees |