JP2000020015A - 画像表示装置及びその方法 - Google Patents
画像表示装置及びその方法Info
- Publication number
- JP2000020015A JP2000020015A JP10189119A JP18911998A JP2000020015A JP 2000020015 A JP2000020015 A JP 2000020015A JP 10189119 A JP10189119 A JP 10189119A JP 18911998 A JP18911998 A JP 18911998A JP 2000020015 A JP2000020015 A JP 2000020015A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- aspect ratio
- signal
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】簡略化された構成で、画像信号を任意のアスペ
クト比の表示領域に適切に表示することができる画像表
示装置を提供する。 【解決手段】表示領域７０２をアスペクト比９：１２の
第１表示領域Ａと９：４の第２表示領域Ｂとに分割し、
領域Ａに画像信号を領域Ｂに残領域信号を表示する場
合、制御回路部は一水平走査期間（１Ｈ）の内の０．８
Ｈの間、アスペクト比９：１２の第１表示領域Ａに対応
する画像信号ＶＤ１或いは画像信号ＶＤ２がサンプリン
グされるように、２×ｆｃｋ３＝３×ｆｃｋ１（ｆｃｋ
１＝横方向表示画素数×ｆｈ÷０．８）なる関係の周波
数ｆｃｋ３の水平クロック信号ＸＣＫと水平スタート信
号ＸＳＴが、残りの０．２Ｈの間より短い期間、第２表
示領域Ｂに対応する残領域信号がサンプリングされるよ
うに、ｆｃｋ４＞ｆｃｋ１なる関係の周波数ｆｃｋ４の
水平クロック信号（ＸＣＫ）と水平スタート信号ＸＳＴ
を出力し、画像信号をサンプリングして表示する。
クト比の表示領域に適切に表示することができる画像表
示装置を提供する。 【解決手段】表示領域７０２をアスペクト比９：１２の
第１表示領域Ａと９：４の第２表示領域Ｂとに分割し、
領域Ａに画像信号を領域Ｂに残領域信号を表示する場
合、制御回路部は一水平走査期間（１Ｈ）の内の０．８
Ｈの間、アスペクト比９：１２の第１表示領域Ａに対応
する画像信号ＶＤ１或いは画像信号ＶＤ２がサンプリン
グされるように、２×ｆｃｋ３＝３×ｆｃｋ１（ｆｃｋ
１＝横方向表示画素数×ｆｈ÷０．８）なる関係の周波
数ｆｃｋ３の水平クロック信号ＸＣＫと水平スタート信
号ＸＳＴが、残りの０．２Ｈの間より短い期間、第２表
示領域Ｂに対応する残領域信号がサンプリングされるよ
うに、ｆｃｋ４＞ｆｃｋ１なる関係の周波数ｆｃｋ４の
水平クロック信号（ＸＣＫ）と水平スタート信号ＸＳＴ
を出力し、画像信号をサンプリングして表示する。
Description
【０００１】
【発明の属する技術分野】本発明は、縦横比Ｘ：Ｙの表
示画面に入力される画像信号を順次サンプリングして画
像表示を行う画像表示装置及びその方法に関する。
示画面に入力される画像信号を順次サンプリングして画
像表示を行う画像表示装置及びその方法に関する。
【０００２】
【従来の技術】液晶表示装置に代表される表示装置は、
薄型、軽量、低消費電力の特長を生かして、パーソナル
コンピューターやワードプロセッサー等の表示装置とし
て、テレビジョンあるいは、カー・ナビゲーション・シ
ステムの表示装置として、更に投射型の表示装置として
各種分野で利用されている。中でも、表示装置の表示画
面にマトリクス状に配列された各表示画素にスイッチ素
子が電気的に接続されて成るアクティブマトリックス型
液晶表示装置は、隣接画素間でクロストークのない良好
な表示画像を実現できることから、盛んに研究・開発が
行われている。特に、近年では、表示画面のサイズに関
して、アスペクト比３：４の表示画面から、視覚的に大
画面が認識されるアスペクト比９：１６等の水平走査方
向に延びた表示画面へと移行しつつある。
薄型、軽量、低消費電力の特長を生かして、パーソナル
コンピューターやワードプロセッサー等の表示装置とし
て、テレビジョンあるいは、カー・ナビゲーション・シ
ステムの表示装置として、更に投射型の表示装置として
各種分野で利用されている。中でも、表示装置の表示画
面にマトリクス状に配列された各表示画素にスイッチ素
子が電気的に接続されて成るアクティブマトリックス型
液晶表示装置は、隣接画素間でクロストークのない良好
な表示画像を実現できることから、盛んに研究・開発が
行われている。特に、近年では、表示画面のサイズに関
して、アスペクト比３：４の表示画面から、視覚的に大
画面が認識されるアスペクト比９：１６等の水平走査方
向に延びた表示画面へと移行しつつある。
【０００３】ところで、アスペクト比９：１６の表示画
面を備えた液晶表示装置に、アスペクト比３：４の画像
情報を持つテレビジョン信号などの画像信号を表示させ
る場合、従来ではフレームメモリ等を用いた画像処理技
術により、予め画像処理された画像信号に対して順次サ
ンプリングし表示を行っていた。
面を備えた液晶表示装置に、アスペクト比３：４の画像
情報を持つテレビジョン信号などの画像信号を表示させ
る場合、従来ではフレームメモリ等を用いた画像処理技
術により、予め画像処理された画像信号に対して順次サ
ンプリングし表示を行っていた。
【０００４】図４は従来の画像表示装置の概略の構成を
示すブロック図である。画像表示装置に備えられる入力
処理回路１は、例えば図５に示すように、復調回路１０
３、マトリクス回路１０４、及びＡ／Ｄ（アナログ／デ
ジタル）変換回路１０５から構成され、入力端子１０
１、１０２を介して入力された画像信号を、輝度信号Ｙ
１、Ｙ２と色信号Ｃ１、Ｃ２と同期信号Ｓ１、Ｓ２とに
復調回路１０３で復調し、マトリクス回路１０４で輝度
信号Ｙ１、Ｙ２と色信号Ｃ１、Ｃ２とから３原色信号Ｒ
１、Ｇ１、Ｂ１；Ｒ２、Ｇ２、Ｂ２が復調される。更
に、そして、３原色信号Ｒ１、Ｇ１、Ｂ１；Ｒ２、Ｇ
２、Ｂ２と同期信号Ｓ１、Ｓ２が入力されるＡ／Ｄ変換
回路１０５で、前記３原色信号がデジタルデータに変換
された画像信号ＶＤ１と画像信号ＶＤ２を出力し、画像
信号ＶＤ１、ＶＤ２は図１のフレーム同期回路２に供給
される。
示すブロック図である。画像表示装置に備えられる入力
処理回路１は、例えば図５に示すように、復調回路１０
３、マトリクス回路１０４、及びＡ／Ｄ（アナログ／デ
ジタル）変換回路１０５から構成され、入力端子１０
１、１０２を介して入力された画像信号を、輝度信号Ｙ
１、Ｙ２と色信号Ｃ１、Ｃ２と同期信号Ｓ１、Ｓ２とに
復調回路１０３で復調し、マトリクス回路１０４で輝度
信号Ｙ１、Ｙ２と色信号Ｃ１、Ｃ２とから３原色信号Ｒ
１、Ｇ１、Ｂ１；Ｒ２、Ｇ２、Ｂ２が復調される。更
に、そして、３原色信号Ｒ１、Ｇ１、Ｂ１；Ｒ２、Ｇ
２、Ｂ２と同期信号Ｓ１、Ｓ２が入力されるＡ／Ｄ変換
回路１０５で、前記３原色信号がデジタルデータに変換
された画像信号ＶＤ１と画像信号ＶＤ２を出力し、画像
信号ＶＤ１、ＶＤ２は図１のフレーム同期回路２に供給
される。
【０００５】フレーム同期回路２は、図６に示すよう
に、制御回路２０１とフレームメモリ２０２とから構成
され、制御回路２０１に供給される同期信号Ｓ１、Ｓ２
に基づいて前記画像信号ＶＤ２のフレームメモリ２０２
への書き込みと読み出しの制御を行い、フレーム同期の
とれた画像信号ＶＤ１、ＶＤ２を図４のデータ変換回路
３へ供給する。
に、制御回路２０１とフレームメモリ２０２とから構成
され、制御回路２０１に供給される同期信号Ｓ１、Ｓ２
に基づいて前記画像信号ＶＤ２のフレームメモリ２０２
への書き込みと読み出しの制御を行い、フレーム同期の
とれた画像信号ＶＤ１、ＶＤ２を図４のデータ変換回路
３へ供給する。
【０００６】データ変換回路３は、前記画像信号ＶＤ
１、ＶＤ２のデータを液晶表示装置７の画面表示に適す
るデータに変換し画像合成回路４に出力する。残領域信
号発生回路４は、液晶表示装置７における画像の有効表
示期間以外の期間に液晶表示装置７に供給される信号で
ある残領域信号を発生する回路であり、この残領域信号
とデータ変換回路３から出力された画像信号との画像の
合成が、画像合成回路５において行われ、合成されて得
られた合成画像信号が出力処理回路６に出力される。出
力処理回路６は前記合成画像信号をＤ／Ａ（デジタル／
アナログ）変換処理、ガンマ処理、極性切換処理等を行
い、液晶表示回路７に適する信号に変換し供給する。
１、ＶＤ２のデータを液晶表示装置７の画面表示に適す
るデータに変換し画像合成回路４に出力する。残領域信
号発生回路４は、液晶表示装置７における画像の有効表
示期間以外の期間に液晶表示装置７に供給される信号で
ある残領域信号を発生する回路であり、この残領域信号
とデータ変換回路３から出力された画像信号との画像の
合成が、画像合成回路５において行われ、合成されて得
られた合成画像信号が出力処理回路６に出力される。出
力処理回路６は前記合成画像信号をＤ／Ａ（デジタル／
アナログ）変換処理、ガンマ処理、極性切換処理等を行
い、液晶表示回路７に適する信号に変換し供給する。
【０００７】液晶表示装置７は図７のように、液晶パネ
ル７０１と、液晶パネル７０１に電気的に接続され、画
像信号をサンプリングする事により所望の表示用電圧を
供給する４個のＸ駆動回路７０３ー１、７０３ー２、７
０３ー３、７０３ー４と、表示用の走査パルスを供給す
る１個のＹ駆動回路７０４と、制御回路部７０５から構
成される。
ル７０１と、液晶パネル７０１に電気的に接続され、画
像信号をサンプリングする事により所望の表示用電圧を
供給する４個のＸ駆動回路７０３ー１、７０３ー２、７
０３ー３、７０３ー４と、表示用の走査パルスを供給す
る１個のＹ駆動回路７０４と、制御回路部７０５から構
成される。
【０００８】液晶パネル７０１は図示しないが、アレイ
基板と対向基板とが、それぞれ配向膜を介してツイスト
・ネマチック型の液晶層を保持し、シール材によって互
いに固定されている。また、各基板の外表面には、それ
ぞれ偏光板が、その偏光軸が相互に直交するように配置
されている。アレイ基板には、例として、３２０×３本
の信号線Ｘｉ（ｉ＝１、２、・・・、９６０）と２４０
本の走査線Ｙｊ（ｊ＝１、２、・・・、２４０）とが略
直交するように配置されている。各信号線Ｘｉと各走査
線Ｙｊとの交点近傍には、それぞれ活性層に非結晶シリ
コン薄膜が用いられて成る逆スタガ型の薄膜トランジス
タ（以下、ＴＦＴと略称する）を介してＩＴＯ（Indium
Tim Oxide）から成る画素電極が配置されている。ま
た、アレイ基板には、走査線Ｙｊに対して略平行に、し
かも画素電極と重複する領域を有して配置される補助容
量線Ｃｊ（ｊ＝１、２、・・・、２４０）が備えられ、
画素電極と補助容量線Ｃｊとによって、各画素毎に補助
容量（ＣＳ）が形成されている。
基板と対向基板とが、それぞれ配向膜を介してツイスト
・ネマチック型の液晶層を保持し、シール材によって互
いに固定されている。また、各基板の外表面には、それ
ぞれ偏光板が、その偏光軸が相互に直交するように配置
されている。アレイ基板には、例として、３２０×３本
の信号線Ｘｉ（ｉ＝１、２、・・・、９６０）と２４０
本の走査線Ｙｊ（ｊ＝１、２、・・・、２４０）とが略
直交するように配置されている。各信号線Ｘｉと各走査
線Ｙｊとの交点近傍には、それぞれ活性層に非結晶シリ
コン薄膜が用いられて成る逆スタガ型の薄膜トランジス
タ（以下、ＴＦＴと略称する）を介してＩＴＯ（Indium
Tim Oxide）から成る画素電極が配置されている。ま
た、アレイ基板には、走査線Ｙｊに対して略平行に、し
かも画素電極と重複する領域を有して配置される補助容
量線Ｃｊ（ｊ＝１、２、・・・、２４０）が備えられ、
画素電極と補助容量線Ｃｊとによって、各画素毎に補助
容量（ＣＳ）が形成されている。
【０００９】対向基板は、図示しないが、アレイ基板に
形成されるＴＦＴ、信号線Ｘｉと画素電極との間隙、走
査線Ｙｊと画素電極との間隙のそれぞれを遮光するため
のマトリクス状の遮光層、カラー表示を実現するため前
記遮光層間に配置されている赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の３原色で構成されるカラーフィルタ層を備え、
更に、前記ＩＴＯから成る対向電極が配置されている。
形成されるＴＦＴ、信号線Ｘｉと画素電極との間隙、走
査線Ｙｊと画素電極との間隙のそれぞれを遮光するため
のマトリクス状の遮光層、カラー表示を実現するため前
記遮光層間に配置されている赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の３原色で構成されるカラーフィルタ層を備え、
更に、前記ＩＴＯから成る対向電極が配置されている。
【００１０】液晶パネル７０１の制御回路部７０５は、
Ｘ駆動回路７０３ー１、７０３ー２、７０３ー３、７０
３ー４に水平クロック信号（ＸＣＫ）、水平スタート信
号（ＸＳＴ）及び画像信号を供給すると共に、Ｙ駆動回
路７０４に垂直クロック信号ＹＣＫ及び垂直スタート信
号ＹＳＴのそれぞれを出力する。
Ｘ駆動回路７０３ー１、７０３ー２、７０３ー３、７０
３ー４に水平クロック信号（ＸＣＫ）、水平スタート信
号（ＸＳＴ）及び画像信号を供給すると共に、Ｙ駆動回
路７０４に垂直クロック信号ＹＣＫ及び垂直スタート信
号ＹＳＴのそれぞれを出力する。
【００１１】データ変換回路８の一構成例を図８に、液
晶表示装置７の一つの表示形態を図９にそれぞれ示す。
図８及び図９を併せて参照して、データ変換回路８の構
成を詳細に説明する。データ変換回路８は、１Ｈメモリ
回路３０１、３０２、３１０と書込制御回路３０３、３
１１と読出制御回路３０４、３１２と選択回路３０５、
３０６、３０７、３０８とデジタルフィルタ３０９とか
ら構成されている。
晶表示装置７の一つの表示形態を図９にそれぞれ示す。
図８及び図９を併せて参照して、データ変換回路８の構
成を詳細に説明する。データ変換回路８は、１Ｈメモリ
回路３０１、３０２、３１０と書込制御回路３０３、３
１１と読出制御回路３０４、３１２と選択回路３０５、
３０６、３０７、３０８とデジタルフィルタ３０９とか
ら構成されている。
【００１２】液晶パネル７０１の表示領域７０２を、図
９（ａ）に示すようなアスペクト比９：１６の表示形態
で用いる場合について説明する。データ変換回路３の選
択回路３０７は、選択回路３０６で選択された画像信号
ＶＤ１、ＶＤ２のいずれか一方を画像合成回路５に供給
する。このようにして供給された画像信号は１Ｈの水平
走査期間の８０％の期間を有効表示期間としてアスペク
ト比９：１６の画面に表示されるので、図９（ａ）の表
示形態を得る。
９（ａ）に示すようなアスペクト比９：１６の表示形態
で用いる場合について説明する。データ変換回路３の選
択回路３０７は、選択回路３０６で選択された画像信号
ＶＤ１、ＶＤ２のいずれか一方を画像合成回路５に供給
する。このようにして供給された画像信号は１Ｈの水平
走査期間の８０％の期間を有効表示期間としてアスペク
ト比９：１６の画面に表示されるので、図９（ａ）の表
示形態を得る。
【００１３】次に、表示領域７０２を図９（ｂ）に示す
ように、アスペクト比９：８の領域Ａ、Ｂに分割し、各
領域Ａ、Ｂに画像信号をそれぞれ表示する場合について
説明する。書込制御回路３０３は入力される同期信号Ｓ
１及びクロック信号に基づき、フレーム同期回路２から
供給されるフレーム同期した二つの画像信号ＶＤ１、Ｖ
Ｄ２をそれぞれ１Ｈメモリ回路３０１、３０２に、デー
タ数を１／２に間引いて書き込むよう制御する。
ように、アスペクト比９：８の領域Ａ、Ｂに分割し、各
領域Ａ、Ｂに画像信号をそれぞれ表示する場合について
説明する。書込制御回路３０３は入力される同期信号Ｓ
１及びクロック信号に基づき、フレーム同期回路２から
供給されるフレーム同期した二つの画像信号ＶＤ１、Ｖ
Ｄ２をそれぞれ１Ｈメモリ回路３０１、３０２に、デー
タ数を１／２に間引いて書き込むよう制御する。
【００１４】読出制御回路３０４は、入力される同期信
号Ｓ１及びクロック信号に基づき、１Ｈメモリ回路３０
１、３０２に書き込まれた全データを１／２Ｈ期間で読
み出すように制御される。選択回路３０７は、前記１Ｈ
メモリ回路３０１、３０２から読み出される画像信号を
選択回路３０５を介して選択出力することにより時分割
多重された画像信号を画像合成回路５に供給する。この
ようにして供給された画像信号は、１Ｈの水平走査期間
の８０％の期間を有効表示期間としてアスペクト比９：
１６の画面に表示されるので、図９（ｂ）の領域Ａ、Ｂ
のそれぞれに画像信号ＶＤ１と画像信号ＶＤ２、或いは
画像信号ＶＤ２と画像信号ＶＤ１をそれぞれ表示するこ
とができる。
号Ｓ１及びクロック信号に基づき、１Ｈメモリ回路３０
１、３０２に書き込まれた全データを１／２Ｈ期間で読
み出すように制御される。選択回路３０７は、前記１Ｈ
メモリ回路３０１、３０２から読み出される画像信号を
選択回路３０５を介して選択出力することにより時分割
多重された画像信号を画像合成回路５に供給する。この
ようにして供給された画像信号は、１Ｈの水平走査期間
の８０％の期間を有効表示期間としてアスペクト比９：
１６の画面に表示されるので、図９（ｂ）の領域Ａ、Ｂ
のそれぞれに画像信号ＶＤ１と画像信号ＶＤ２、或いは
画像信号ＶＤ２と画像信号ＶＤ１をそれぞれ表示するこ
とができる。
【００１５】次に、表示領域７０２を図９（ｃ）或いは
同図（ｄ）に示すようにアスペクト比９：１２（３：
４）の第１表示額域Ａとアスペクト比９：４の第２表示
額域Ｂとに分割し、領域Ａに画像信号を、領域Ｂに残領
域信号を表示する場合について説明する。
同図（ｄ）に示すようにアスペクト比９：１２（３：
４）の第１表示額域Ａとアスペクト比９：４の第２表示
額域Ｂとに分割し、領域Ａに画像信号を、領域Ｂに残領
域信号を表示する場合について説明する。
【００１６】データ変換回路３の選択回路３０８は、入
力される画像信号ＶＤ１、ＶＤ２のいずれか一方をデジ
タルフィルタ３０９に供給する。デジタルフィルタ３０
９は選択回路３０８を介して供給される画像信号に関し
て、４個のデータから３個のデータを、書込制御回路３
１１から供給される補間演算制御信号、補間クロック信
号及びクロック信号に基づき補間演算処理することによ
り求め、１Ｈメモリ回路３１０に供給する。書込制御回
路３１１はまた、デジタルフィルタ３０９の出力信号を
１Ｈメモリ回路３１０に、補間クロック信号で書き込む
よう制御する。読出制御回路３１２は、入力される同期
信号Ｓ１及びクロック信号に基づき、補間クロック信号
で書き込まれた全データをクロック信号で読み出すよう
制御される。
力される画像信号ＶＤ１、ＶＤ２のいずれか一方をデジ
タルフィルタ３０９に供給する。デジタルフィルタ３０
９は選択回路３０８を介して供給される画像信号に関し
て、４個のデータから３個のデータを、書込制御回路３
１１から供給される補間演算制御信号、補間クロック信
号及びクロック信号に基づき補間演算処理することによ
り求め、１Ｈメモリ回路３１０に供給する。書込制御回
路３１１はまた、デジタルフィルタ３０９の出力信号を
１Ｈメモリ回路３１０に、補間クロック信号で書き込む
よう制御する。読出制御回路３１２は、入力される同期
信号Ｓ１及びクロック信号に基づき、補間クロック信号
で書き込まれた全データをクロック信号で読み出すよう
制御される。
【００１７】選択回路３０７は、前記１Ｈメモリ回路３
１０から供給される画像信号を画像合成回路５に供給す
る。画像合成回路５は画像信号の１Ｈ水平走査期間の８
０％の期間を有効表示期間とし、有効表示期間×３／４
の期間に時間軸圧縮処理されたデータ変換回路３から供
給される画像信号と、有効表示期間×１／４の残りの期
間に残領域信号発生回路４から供給される残領域信号と
を合成し、出力処理回路６に出力する。アスペクト比
９：１６の画面には、前記有効表示期間の画像が表示さ
れるので、図９（ｃ）及び同図（ｄ）の領域Ａと領域Ｂ
のそれぞれに、前記画像信号と残領域信号を表示するこ
とができる。
１０から供給される画像信号を画像合成回路５に供給す
る。画像合成回路５は画像信号の１Ｈ水平走査期間の８
０％の期間を有効表示期間とし、有効表示期間×３／４
の期間に時間軸圧縮処理されたデータ変換回路３から供
給される画像信号と、有効表示期間×１／４の残りの期
間に残領域信号発生回路４から供給される残領域信号と
を合成し、出力処理回路６に出力する。アスペクト比
９：１６の画面には、前記有効表示期間の画像が表示さ
れるので、図９（ｃ）及び同図（ｄ）の領域Ａと領域Ｂ
のそれぞれに、前記画像信号と残領域信号を表示するこ
とができる。
【００１８】
【発明が解決しようとする課題】このように、従来では
アスペクト比９：１６等の表示画面に、アスペクト比が
同一或いは異なる画像情報を持つ画像信号を、アスペク
ト比９：１２なる領域やアスペクト比９：４なる領域、
或いはアスペクト比９：８なる表示画面の一対の左右の
領域、さらに任意のアスペクト比の領域に表示するため
には、データ変換回路３の構成が複雑になる。即ち、画
像信号を前記アスペクト比９：１６の表示領域に表示す
るための選択回路３０６や、画像信号をアスペクト比
９：８なる一対の表示領域に表示するための１Ｈメモリ
回路３０１、３０２、書込制御回路３０３、読出制御回
路３０４及び選択回路３０５、３０７が必要であり、更
に、画像信号をアスペクト比９：１２なる表示領域やア
スペクト比９：４なる表示領域などの任意のアスペクト
比の表示領域に表示するための選択回路３０８、デジタ
ルフィルタ３０９、１Ｈメモリ回路３１０、書込制御回
路３１１及び読出制御回路３１２が必要になる。
アスペクト比９：１６等の表示画面に、アスペクト比が
同一或いは異なる画像情報を持つ画像信号を、アスペク
ト比９：１２なる領域やアスペクト比９：４なる領域、
或いはアスペクト比９：８なる表示画面の一対の左右の
領域、さらに任意のアスペクト比の領域に表示するため
には、データ変換回路３の構成が複雑になる。即ち、画
像信号を前記アスペクト比９：１６の表示領域に表示す
るための選択回路３０６や、画像信号をアスペクト比
９：８なる一対の表示領域に表示するための１Ｈメモリ
回路３０１、３０２、書込制御回路３０３、読出制御回
路３０４及び選択回路３０５、３０７が必要であり、更
に、画像信号をアスペクト比９：１２なる表示領域やア
スペクト比９：４なる表示領域などの任意のアスペクト
比の表示領域に表示するための選択回路３０８、デジタ
ルフィルタ３０９、１Ｈメモリ回路３１０、書込制御回
路３１１及び読出制御回路３１２が必要になる。
【００１９】即ち、表示されるアスペクト比に対応し
て、前記少なくと３種類のアスペクト比に対応する前記
３系統の回路を併用する必要があり、データ変換回路３
の構成が複雑になる。特に書込制御回路３１１における
補間演算制御信号と補間クロック信号の発生回路が複雑
になり、また、前記画像信号を任意のアスペクト比の表
示領域に表示する際に、画像信号データを１Ｈメモリ回
路３１０に書き込む際のデータを間引くデジタルフィル
タ３０９の機能を任意のアスペクト比に対応させるに
は、複数種類のフィルタ機能を実現する複数種類の回路
構成を併用することになり、デジタルフィルタ３０９の
回路規模の増大をもたらすことななる。これは、画像表
示装置のコストアップを招いていた。
て、前記少なくと３種類のアスペクト比に対応する前記
３系統の回路を併用する必要があり、データ変換回路３
の構成が複雑になる。特に書込制御回路３１１における
補間演算制御信号と補間クロック信号の発生回路が複雑
になり、また、前記画像信号を任意のアスペクト比の表
示領域に表示する際に、画像信号データを１Ｈメモリ回
路３１０に書き込む際のデータを間引くデジタルフィル
タ３０９の機能を任意のアスペクト比に対応させるに
は、複数種類のフィルタ機能を実現する複数種類の回路
構成を併用することになり、デジタルフィルタ３０９の
回路規模の増大をもたらすことななる。これは、画像表
示装置のコストアップを招いていた。
【００２０】本発明は、上述の技術的課題を解消しよう
としてなされたものであり、その目的は、簡略化された
構成で、画像信号を任意のアスペクト比の表示領域に適
切に表示することができる改良された画像表示装置を提
供することである。
としてなされたものであり、その目的は、簡略化された
構成で、画像信号を任意のアスペクト比の表示領域に適
切に表示することができる改良された画像表示装置を提
供することである。
【００２１】
【課題を解決するための手段】本発明の画像表示装は、
入力される画像信号を順次サンプリングして、表示部の
縦横比Ｘ：Ｙの表示画面に画像表示を行う画像表示装置
において、一水平走査期間に少なくとも一つ以上の画像
信号を合成する画像信号合成手段と、表示部を、縦横比
Ｘ：Ｚ，（但し、Ｚ＜Ｙ）の第１領域と、縦横比Ｘ：
（Ｙ−Ｚ）の第２領域とに区分して、第１領域及び第２
領域に画像信号をそれぞれ表示する際に、個々の画像信
号のサンプリングクロック信号の周波数を、前記横方向
の表示サイズ比Ｚ／Ｙまたは（Ｙ−Ｚ）／Ｙにそれぞれ
対応して制御するクロック周波数制御手段と、画像合成
手段からの各画像信号を、制御された周波数のクロック
信号でサンプリングして、表示部の縦横比Ｘ：Ｚ，（但
し、Ｚ＜Ｙ）の第１領域と縦横比Ｘ：（Ｙ−Ｚ）の第２
領域とに画像を表示する表示制御手段とを備えている。
入力される画像信号を順次サンプリングして、表示部の
縦横比Ｘ：Ｙの表示画面に画像表示を行う画像表示装置
において、一水平走査期間に少なくとも一つ以上の画像
信号を合成する画像信号合成手段と、表示部を、縦横比
Ｘ：Ｚ，（但し、Ｚ＜Ｙ）の第１領域と、縦横比Ｘ：
（Ｙ−Ｚ）の第２領域とに区分して、第１領域及び第２
領域に画像信号をそれぞれ表示する際に、個々の画像信
号のサンプリングクロック信号の周波数を、前記横方向
の表示サイズ比Ｚ／Ｙまたは（Ｙ−Ｚ）／Ｙにそれぞれ
対応して制御するクロック周波数制御手段と、画像合成
手段からの各画像信号を、制御された周波数のクロック
信号でサンプリングして、表示部の縦横比Ｘ：Ｚ，（但
し、Ｚ＜Ｙ）の第１領域と縦横比Ｘ：（Ｙ−Ｚ）の第２
領域とに画像を表示する表示制御手段とを備えている。
【００２２】本発明において、入力された画像信号を時
間軸圧縮して前記画像信号合成手段に出力する信号圧縮
手段を備える場合がある。
間軸圧縮して前記画像信号合成手段に出力する信号圧縮
手段を備える場合がある。
【００２３】本発明において、前記信号圧縮手段は、前
記画像信号が記憶される記憶手段と、前記記憶手段に画
像信号を書き込む書込制御手段と、書込速度よりも早い
読出速度で画像信号を読み出す読出制御手段とを備える
場合がある。
記画像信号が記憶される記憶手段と、前記記憶手段に画
像信号を書き込む書込制御手段と、書込速度よりも早い
読出速度で画像信号を読み出す読出制御手段とを備える
場合がある。
【００２４】本発明において、前記表示画面の縦横比が
９：１６であり、前記第１領域の縦横比が９：８である
場合がある。
９：１６であり、前記第１領域の縦横比が９：８である
場合がある。
【００２５】本発明において、前記表示画面の縦横比が
９：１６であり、前記第１領域の縦横比が９：１２であ
る場合がある。
９：１６であり、前記第１領域の縦横比が９：１２であ
る場合がある。
【００２６】このような本発明によれば、入力される画
像信号に対して、画像信号合成手段は、画像信号の一水
平走査期間に少なくとも一つ以上の画像信号を合成す
る。クロック周波数制御手段は、表示部を、縦横比Ｘ：
Ｚ，（但し、Ｚ＜Ｙ）の第１領域と、縦横比Ｘ：（Ｙ−
Ｚ）の第２領域とに区分して、第１領域及び第２領域に
画像信号をそれぞれ表示する際に、個々の画像信号のサ
ンプリングクロック信号の周波数を、前記横方向の表示
サイズ比Ｚ／Ｙまたは（Ｙ−Ｚ）／Ｙにそれぞれ対応し
て制御する。表示制御手段は、画像合成手段からの各画
像信号を、制御された周波数のクロック信号でサンプリ
ングする。即ち、前記第１領域に表示される画像信号
は、横方向の表示サイズ比Ｚ／Ｙに対応して制御された
サンプリング用クロック信号でサンプリングされるの
で、前記第１領域に適切に表示される。また、前記第２
領域に表示される画像信号は、横方向の表示サイズ比
（Ｙ−Ｚ）／Ｙに対応して制御されたサンプリング用ク
ロック信号でサンプリングされるので、前記第２領域に
適切に表示される。
像信号に対して、画像信号合成手段は、画像信号の一水
平走査期間に少なくとも一つ以上の画像信号を合成す
る。クロック周波数制御手段は、表示部を、縦横比Ｘ：
Ｚ，（但し、Ｚ＜Ｙ）の第１領域と、縦横比Ｘ：（Ｙ−
Ｚ）の第２領域とに区分して、第１領域及び第２領域に
画像信号をそれぞれ表示する際に、個々の画像信号のサ
ンプリングクロック信号の周波数を、前記横方向の表示
サイズ比Ｚ／Ｙまたは（Ｙ−Ｚ）／Ｙにそれぞれ対応し
て制御する。表示制御手段は、画像合成手段からの各画
像信号を、制御された周波数のクロック信号でサンプリ
ングする。即ち、前記第１領域に表示される画像信号
は、横方向の表示サイズ比Ｚ／Ｙに対応して制御された
サンプリング用クロック信号でサンプリングされるの
で、前記第１領域に適切に表示される。また、前記第２
領域に表示される画像信号は、横方向の表示サイズ比
（Ｙ−Ｚ）／Ｙに対応して制御されたサンプリング用ク
ロック信号でサンプリングされるので、前記第２領域に
適切に表示される。
【００２７】これにより、本発明では、クロック周波数
制御手段の制御が、前記横方向の表示サイズ比Ｚ／Ｙま
たは（Ｙ−Ｚ）／Ｙにそれぞれ対応して行われるように
すれば、画像信号を横方向の任意のサイズ比の表示領域
に適切に表示することができる。これにより、表示領域
の複数のアスペクト比にそれぞれ対応する複数種類の回
路構成をそれぞれ準備して併用する必要が解消され、構
成を簡略化することができ、しかも、画像信号を任意の
アスペクト比の表示領域に適切に表示することができ
る。
制御手段の制御が、前記横方向の表示サイズ比Ｚ／Ｙま
たは（Ｙ−Ｚ）／Ｙにそれぞれ対応して行われるように
すれば、画像信号を横方向の任意のサイズ比の表示領域
に適切に表示することができる。これにより、表示領域
の複数のアスペクト比にそれぞれ対応する複数種類の回
路構成をそれぞれ準備して併用する必要が解消され、構
成を簡略化することができ、しかも、画像信号を任意の
アスペクト比の表示領域に適切に表示することができ
る。
【００２８】本発明において、入力された画像信号を時
間軸圧縮して前記画像信号合成手段に出力する信号圧縮
手段を備える場合、画像信号が一水平走査期間の１／ｍ
に圧縮されているとすると、前記サンプリング用クロッ
ク信号は、横方向の表示サイズ比Ｚ／Ｙまたは（Ｙ−
Ｚ）／Ｙにそれぞれ対応して制御されると共に、前記圧
縮比１／ｍに対応して制御される。これにより、画像信
号合成手段からの合成画像信号を表示する際に、一水平
走査期間に亘って合成画像信号をサンプリングすること
ができ、適切な表示が実現される。これによっても前述
した作用効果と同様な作用効果を実現することができ
る。
間軸圧縮して前記画像信号合成手段に出力する信号圧縮
手段を備える場合、画像信号が一水平走査期間の１／ｍ
に圧縮されているとすると、前記サンプリング用クロッ
ク信号は、横方向の表示サイズ比Ｚ／Ｙまたは（Ｙ−
Ｚ）／Ｙにそれぞれ対応して制御されると共に、前記圧
縮比１／ｍに対応して制御される。これにより、画像信
号合成手段からの合成画像信号を表示する際に、一水平
走査期間に亘って合成画像信号をサンプリングすること
ができ、適切な表示が実現される。これによっても前述
した作用効果と同様な作用効果を実現することができ
る。
【００２９】本発明において、前記信号圧縮手段が、前
記画像信号が記憶される記憶手段と、記憶手段に画像信
号を書き込む書込制御手段と、書込速度よりも早い読出
速度で画像信号を読み出す読出制御手段とを備える場合
では、前述した画像信号の時間軸圧縮作用が実現される
ので、上述した作用効果を実現することができる。
記画像信号が記憶される記憶手段と、記憶手段に画像信
号を書き込む書込制御手段と、書込速度よりも早い読出
速度で画像信号を読み出す読出制御手段とを備える場合
では、前述した画像信号の時間軸圧縮作用が実現される
ので、上述した作用効果を実現することができる。
【００３０】本発明において、前記表示画面の縦横比が
９：１６であり、前記第１領域の縦横比が９：８である
場合や９：１２である場合では、前述したサンプリング
用クロック信号の周波数を制御する態様を、前記Ｘ＝
９、Ｙ＝１６で、Ｚ＝８或いはＺ＝１２とすれば、前述
した作用効果を実現できるのは明らかである。
９：１６であり、前記第１領域の縦横比が９：８である
場合や９：１２である場合では、前述したサンプリング
用クロック信号の周波数を制御する態様を、前記Ｘ＝
９、Ｙ＝１６で、Ｚ＝８或いはＺ＝１２とすれば、前述
した作用効果を実現できるのは明らかである。
【００３１】
【発明の実施の形態】以下、本発明の一実施例の画像表
示装置について、図面を参照して説明する。図１は、本
発明に係わる画像表示装置の一実施例を示すブロック構
成図であり、図２は画像表示装置のサンプリングレート
変換回路８の概略の構成を示すブロック図であり、図３
はサンプリングレート変換回路８の動作を説明する図で
ある。図１において図４に示した従来の構成図と同一の
部分には同一符号を付してその説明を省略する。
示装置について、図面を参照して説明する。図１は、本
発明に係わる画像表示装置の一実施例を示すブロック構
成図であり、図２は画像表示装置のサンプリングレート
変換回路８の概略の構成を示すブロック図であり、図３
はサンプリングレート変換回路８の動作を説明する図で
ある。図１において図４に示した従来の構成図と同一の
部分には同一符号を付してその説明を省略する。
【００３２】サンプリングレート変換回路８は図２に示
すように、１Ｈメモリ回路３０１、３０２、書込制御回
路３０３、読出制御回路３０４及び選択回路３０５から
構成され、同期信号Ｓ１、及びクロック信号に基づき制
御される書込制御回路３０３により、フレーム同期回路
２から供給されるフレーム同期した二つの画像信号ＶＤ
１、ＶＤ２を１Ｈの期間で、それぞれ１Ｈメモリ回路３
０１、３０２に書き込む。読出制御回路３０４は、供給
される同期信号Ｓ１及びクロック信号に基づき、書き込
みの２倍速で１／２Ｈ期間に１Ｈの画像データを読み出
す制御を行う。選択回路３０５は１／２Ｈ期間に圧縮さ
れた前記画像信号ＶＤ１と画像信号ＶＤ２を、図３
（ａ）または同図（ｂ）に示されるように、１Ｈ走査期
間内で画像信号ＶＤ１、ＶＤ２が交互に時分割で多重出
力するよう動作し、多重出力された画像信号を画像合成
回路５に出力する。
すように、１Ｈメモリ回路３０１、３０２、書込制御回
路３０３、読出制御回路３０４及び選択回路３０５から
構成され、同期信号Ｓ１、及びクロック信号に基づき制
御される書込制御回路３０３により、フレーム同期回路
２から供給されるフレーム同期した二つの画像信号ＶＤ
１、ＶＤ２を１Ｈの期間で、それぞれ１Ｈメモリ回路３
０１、３０２に書き込む。読出制御回路３０４は、供給
される同期信号Ｓ１及びクロック信号に基づき、書き込
みの２倍速で１／２Ｈ期間に１Ｈの画像データを読み出
す制御を行う。選択回路３０５は１／２Ｈ期間に圧縮さ
れた前記画像信号ＶＤ１と画像信号ＶＤ２を、図３
（ａ）または同図（ｂ）に示されるように、１Ｈ走査期
間内で画像信号ＶＤ１、ＶＤ２が交互に時分割で多重出
力するよう動作し、多重出力された画像信号を画像合成
回路５に出力する。
【００３３】残領域信号発生回路４は、前記画像信号の
一水平走査期間中の有効表示期間を０．８Ｈ、また、有
効走査線数４８０本とする時、水平走査期間の残りの
０．２Ｈの期間と有効走査線４８０本以外の期間におい
て表示すべき画像信号を発生する回路であり、この残領
域信号とサンプリングレート変換回路８で前述したよう
に変換されて出力された画像信号とによって、画像合成
回路５で図３（ａ）或いは同図（ｂ）に示されるように
画像信号データの合成が行われ、合成されて得られた合
成画像信号を出力処理回路６に供給する。
一水平走査期間中の有効表示期間を０．８Ｈ、また、有
効走査線数４８０本とする時、水平走査期間の残りの
０．２Ｈの期間と有効走査線４８０本以外の期間におい
て表示すべき画像信号を発生する回路であり、この残領
域信号とサンプリングレート変換回路８で前述したよう
に変換されて出力された画像信号とによって、画像合成
回路５で図３（ａ）或いは同図（ｂ）に示されるように
画像信号データの合成が行われ、合成されて得られた合
成画像信号を出力処理回路６に供給する。
【００３４】次に、本発明の表示形態と液晶表示装置７
の動作とを図９を用いて説明する。まず、表示領域７０
２を図９（ａ）に示すようなアスペクト比９：１６の表
示形態で表示する場合について説明する。このとき、前
記Ｘ駆動回路７０３−１、７０３−２、７０３−３、７
０３−４において入力された画像信号をサンプリングす
るための水平クロック信号ＸＣＫの基本周波数ｆｃｋ
は、水平周波数（ｆｈ＝１５．７３４ｋＨｚ）に関し
て、横方向の１ラインの全表示画素に亘る一水平走査期
間の画像信号を０．８Ｈの期間でサンプリングすること
になるので、水平周波数 ｆｃｋ１＝横方向表示画素数×ｆｈ÷０．８ ・・・（１） で示される周波数とする。
の動作とを図９を用いて説明する。まず、表示領域７０
２を図９（ａ）に示すようなアスペクト比９：１６の表
示形態で表示する場合について説明する。このとき、前
記Ｘ駆動回路７０３−１、７０３−２、７０３−３、７
０３−４において入力された画像信号をサンプリングす
るための水平クロック信号ＸＣＫの基本周波数ｆｃｋ
は、水平周波数（ｆｈ＝１５．７３４ｋＨｚ）に関し
て、横方向の１ラインの全表示画素に亘る一水平走査期
間の画像信号を０．８Ｈの期間でサンプリングすること
になるので、水平周波数 ｆｃｋ１＝横方向表示画素数×ｆｈ÷０．８ ・・・（１） で示される周波数とする。
【００３５】前記画像合成回路５で作られた画像合成信
号を液晶表示装置７に表示する場合、画像合成回路５か
らは、前述したように１Ｈ期間の画像信号が、１／２Ｈ
期間で読み出される時間軸圧縮された画像信号が出力さ
れるので、制御回路部７０５は、前記Ｘ駆動回路７０３
−１、７０３−２、７０３−３、７０３−４において、
時間軸圧縮しない場合の２倍の速度でデータをシフトす
る必要があるため、 ｆｃｋ２＝２×ｆｃｋ１ ・・・（２） なる関係の周波数ｆｃｋ２の水平クロック信号ＸＣＫ
と、画像信号ＶＤ１或いは画像信号ＶＤ２のどちらか一
方の画像信号のサンプリングを開始させる水平スタート
信号ＸＳＴを出力する。
号を液晶表示装置７に表示する場合、画像合成回路５か
らは、前述したように１Ｈ期間の画像信号が、１／２Ｈ
期間で読み出される時間軸圧縮された画像信号が出力さ
れるので、制御回路部７０５は、前記Ｘ駆動回路７０３
−１、７０３−２、７０３−３、７０３−４において、
時間軸圧縮しない場合の２倍の速度でデータをシフトす
る必要があるため、 ｆｃｋ２＝２×ｆｃｋ１ ・・・（２） なる関係の周波数ｆｃｋ２の水平クロック信号ＸＣＫ
と、画像信号ＶＤ１或いは画像信号ＶＤ２のどちらか一
方の画像信号のサンプリングを開始させる水平スタート
信号ＸＳＴを出力する。
【００３６】これにより、画像合成回路５から出力処理
回路６を介して液晶表示装置７に入力される前記時間軸
圧縮された画像信号データを、前記横方向の１ラインの
全表示画素の８０％に０．８Ｈの走査期間で表示させる
ようにできる。これにより、アスペクト比９：１６の表
示画面に画像信号ＶＤ１或いは画像信号ＶＤ２のどちら
か一方を適切に表示することができる。
回路６を介して液晶表示装置７に入力される前記時間軸
圧縮された画像信号データを、前記横方向の１ラインの
全表示画素の８０％に０．８Ｈの走査期間で表示させる
ようにできる。これにより、アスペクト比９：１６の表
示画面に画像信号ＶＤ１或いは画像信号ＶＤ２のどちら
か一方を適切に表示することができる。
【００３７】また、図１に示す入力端子６０１を介して
入力される画像信号を液晶表示装置７に表示する場合、
出力処理回路６に入力された画像信号には、前述した合
成画像信号に対するＤ／Ａ（デジタル／アナログ）変換
処理以外の処理であるガンマ処理、極性切換処理等が行
われ、液晶表示装置７に適する信号に変換されて供給さ
れる。この場合、制御回路部７０５はｆｃｋ１なる周波
数の水平クロック信号ＸＣＫと水平スタート信号ＸＳＴ
を出力する。これにより、制御回路部７０５は上記のよ
うな時間軸圧縮されていない画像信号を、前記横方向の
１ラインの全表示画素の８０％に０．８Ｈの走査期間で
表示させるようにできる。従って、図９（ａ）の表示形
態を得ることが出来る。
入力される画像信号を液晶表示装置７に表示する場合、
出力処理回路６に入力された画像信号には、前述した合
成画像信号に対するＤ／Ａ（デジタル／アナログ）変換
処理以外の処理であるガンマ処理、極性切換処理等が行
われ、液晶表示装置７に適する信号に変換されて供給さ
れる。この場合、制御回路部７０５はｆｃｋ１なる周波
数の水平クロック信号ＸＣＫと水平スタート信号ＸＳＴ
を出力する。これにより、制御回路部７０５は上記のよ
うな時間軸圧縮されていない画像信号を、前記横方向の
１ラインの全表示画素の８０％に０．８Ｈの走査期間で
表示させるようにできる。従って、図９（ａ）の表示形
態を得ることが出来る。
【００３８】次に、表示領域７０２を図９（ｂ）に示す
ようにアスペクト比９：８の２つの領域Ａ、Ｂに分割
し、それぞれの領域Ａ、Ｂにそれぞれ画像信号を表示す
る場合について説明する。この場合はサンプリングレー
ト変換回路３と画像合成回路５とにより、図３に示した
ように画像信号ＶＤ１、ＶＤ２が時分割多重されて０．
８Ｈの走査期間を構成しているので、制御回路部７０５
は画像信号ＶＤ１と画像信号ＶＤ２を合わせた０．８Ｈ
の期間を有効表示期間としてサンプリングを行うよう周
波数ｆｃｋ１の水平クロック信号ＸＣＫ及び水平スター
ト信号ＸＳＴを出力する。これにより、制御回路部７０
５は上記のような時間軸圧縮されていて合わせて０．８
Ｈの走査期間を構成している２つの画像信号ＶＤ１、Ｖ
Ｄ２を、前記横方向の１ラインの全表示画素の８０％に
０．８Ｈの走査期間で表示させるようにできる。従っ
て、図９（ｂ）の表示形態を得ることができる。
ようにアスペクト比９：８の２つの領域Ａ、Ｂに分割
し、それぞれの領域Ａ、Ｂにそれぞれ画像信号を表示す
る場合について説明する。この場合はサンプリングレー
ト変換回路３と画像合成回路５とにより、図３に示した
ように画像信号ＶＤ１、ＶＤ２が時分割多重されて０．
８Ｈの走査期間を構成しているので、制御回路部７０５
は画像信号ＶＤ１と画像信号ＶＤ２を合わせた０．８Ｈ
の期間を有効表示期間としてサンプリングを行うよう周
波数ｆｃｋ１の水平クロック信号ＸＣＫ及び水平スター
ト信号ＸＳＴを出力する。これにより、制御回路部７０
５は上記のような時間軸圧縮されていて合わせて０．８
Ｈの走査期間を構成している２つの画像信号ＶＤ１、Ｖ
Ｄ２を、前記横方向の１ラインの全表示画素の８０％に
０．８Ｈの走査期間で表示させるようにできる。従っ
て、図９（ｂ）の表示形態を得ることができる。
【００３９】次に、表示領域７０２を図９（ｃ）及び同
図（ｄ）に示すように、アスペクト比９：１２（３：
４）の第１表示領域Ａと、アスペクト比９：４の第２表
示領域Ｂとに分割し、領域Ａに画像信号を領域Ｂに残領
域信号を表示する場合について説明する。
図（ｄ）に示すように、アスペクト比９：１２（３：
４）の第１表示領域Ａと、アスペクト比９：４の第２表
示領域Ｂとに分割し、領域Ａに画像信号を領域Ｂに残領
域信号を表示する場合について説明する。
【００４０】この場合、制御回路部７０５はまず、一水
平走査期間（１Ｈ）の内の０．８Ｈの間、アスペクト比
９：１２（３：４）の第１表示領域Ａに対応する画像信
号ＶＤ１或いは画像信号ＶＤ２がサンプリングされるよ
うに、 ２×ｆｃｋ３＝３×ｆｃｋ１ ・・・（３） なる関係の周波数ｆｃｋ３の水平クロック信号ＸＣＫと
水平スタート信号ＸＳＴが、そして、残りの０．２Ｈの
間より短い期間、第２表示領域Ｂに対応する残領域信号
がサンプリングされるように、 ｆｃｋ４＞ｆｃｋ１ ・・・（４） なる関係の周波数ｆｃｋ４の水平クロック信号（ＸＣ
Ｋ）と水平スタート信号ＸＳＴを出力する。
平走査期間（１Ｈ）の内の０．８Ｈの間、アスペクト比
９：１２（３：４）の第１表示領域Ａに対応する画像信
号ＶＤ１或いは画像信号ＶＤ２がサンプリングされるよ
うに、 ２×ｆｃｋ３＝３×ｆｃｋ１ ・・・（３） なる関係の周波数ｆｃｋ３の水平クロック信号ＸＣＫと
水平スタート信号ＸＳＴが、そして、残りの０．２Ｈの
間より短い期間、第２表示領域Ｂに対応する残領域信号
がサンプリングされるように、 ｆｃｋ４＞ｆｃｋ１ ・・・（４） なる関係の周波数ｆｃｋ４の水平クロック信号（ＸＣ
Ｋ）と水平スタート信号ＸＳＴを出力する。
【００４１】ここで、前記第３式について説明する。前
述したように１Ｈメモリ３０１、３０２に書き込まれた
１Ｈ期間の画像信号を読出制御回路３０４によって１／
２Ｈ期間で読み出されることによって実現される時間軸
圧縮された画像信号を、アスペクト比９：１６の表示領
域７０２において前記横方向の１ラインの全表示画素の
８０％に０．８Ｈの走査期間で表示させるようにする際
の水平クロック信号ＸＣＫの周波数ｆｃｋ２は、前記第
２式のように定められる。従って、上記表示領域７０２
をアスペクト比９：１２の第１表示領域Ａとアスペクト
比９：４の第２表示領域Ｂとに分割し、表示領域Ａに画
像信号を表示する例において、水平クロック信号ＸＣＫ
の周波数ｆｃｋ３は、第２式の周波数２×ｆｃｋ１を１
２／１６の比で抑制した周波数となる。即ち、 ｆｃｋ３＝２×ｆｃｋ１×１２／１６ ＝３ｆｃｋ１／２ ・・・（５） となり、前記第３式が得られる。このようにして、図９
（ｃ）及び同図（ｄ）の表示形態を得ることができる。
述したように１Ｈメモリ３０１、３０２に書き込まれた
１Ｈ期間の画像信号を読出制御回路３０４によって１／
２Ｈ期間で読み出されることによって実現される時間軸
圧縮された画像信号を、アスペクト比９：１６の表示領
域７０２において前記横方向の１ラインの全表示画素の
８０％に０．８Ｈの走査期間で表示させるようにする際
の水平クロック信号ＸＣＫの周波数ｆｃｋ２は、前記第
２式のように定められる。従って、上記表示領域７０２
をアスペクト比９：１２の第１表示領域Ａとアスペクト
比９：４の第２表示領域Ｂとに分割し、表示領域Ａに画
像信号を表示する例において、水平クロック信号ＸＣＫ
の周波数ｆｃｋ３は、第２式の周波数２×ｆｃｋ１を１
２／１６の比で抑制した周波数となる。即ち、 ｆｃｋ３＝２×ｆｃｋ１×１２／１６ ＝３ｆｃｋ１／２ ・・・（５） となり、前記第３式が得られる。このようにして、図９
（ｃ）及び同図（ｄ）の表示形態を得ることができる。
【００４２】更に、前記実施例では、入力されたそれぞ
れ１Ｈの画像信号ＶＤ１、ＶＤ２は、サンプリングレー
ト変換回路８で１／２Ｈに時間軸圧縮されているが、本
発明はこの例に限定されるものではない。即ち、前記画
像信号ＶＤ１、ＶＤ２がサンプリングレート変換回路８
で１／ｍＨに時間軸圧縮されている場合、いずれかの画
像信号を表示領域７０２のアスペクト比９：ｎの部分表
示領域に表示する場合、前記水平クロック信号ＸＣＫの
周波数ｆｃｋ（ｎ）について以下に説明する。この場
合、前記画像合成回路５で作られた画像合成信号を液晶
表示装置７に表示するとき、画像合成回路５からは、前
述したように１Ｈ期間の画像信号が、１／ｍＨ期間で読
み出される時間軸圧縮された画像信号が出力されること
になるので、制御回路部７０５は、前記Ｘ駆動回路７０
３−１、７０３−２、７０３−３、７０３−４におい
て、時間軸圧縮しない場合のｍ倍の速度でデータをシフ
トする必要があるため、 ｆｃｋ（２）＝ｍ×ｆｃｋ１ ・・・（６） なる関係の周波数ｆｃｋ（２）の水平クロック信号ＸＣ
Ｋと、画像信号ＶＤ１或いは画像信号ＶＤ２のどちらか
一方の画像信号のサンプリングを開始させる水平スター
ト信号ＸＳＴを出力する。
れ１Ｈの画像信号ＶＤ１、ＶＤ２は、サンプリングレー
ト変換回路８で１／２Ｈに時間軸圧縮されているが、本
発明はこの例に限定されるものではない。即ち、前記画
像信号ＶＤ１、ＶＤ２がサンプリングレート変換回路８
で１／ｍＨに時間軸圧縮されている場合、いずれかの画
像信号を表示領域７０２のアスペクト比９：ｎの部分表
示領域に表示する場合、前記水平クロック信号ＸＣＫの
周波数ｆｃｋ（ｎ）について以下に説明する。この場
合、前記画像合成回路５で作られた画像合成信号を液晶
表示装置７に表示するとき、画像合成回路５からは、前
述したように１Ｈ期間の画像信号が、１／ｍＨ期間で読
み出される時間軸圧縮された画像信号が出力されること
になるので、制御回路部７０５は、前記Ｘ駆動回路７０
３−１、７０３−２、７０３−３、７０３−４におい
て、時間軸圧縮しない場合のｍ倍の速度でデータをシフ
トする必要があるため、 ｆｃｋ（２）＝ｍ×ｆｃｋ１ ・・・（６） なる関係の周波数ｆｃｋ（２）の水平クロック信号ＸＣ
Ｋと、画像信号ＶＤ１或いは画像信号ＶＤ２のどちらか
一方の画像信号のサンプリングを開始させる水平スター
ト信号ＸＳＴを出力する。
【００４３】これにより、制御回路部７０５は、第６式
の周波数ｍ×ｆｃｋ１をｎ／１６の比で抑制した周波数
ｆｃｋ（ｎ）のクロック信号を出力することにより、画
像信号をアスペクト比ｎ／１６の表示領域に表示するこ
とができる。即ち、 ｆｃｋ（ｎ）＝ｍ×ｆｃｋ１×ｎ／１６ ＝（ｍｎ／１６）×ｆｃｋ１ ・・・（７） となる。このようにして、任意の圧縮比率で時間軸圧縮
された画像信号に対して、横方向に任意のアスペクト比
９：ｎの表示領域における適切な表示形態を得ることが
できる。
の周波数ｍ×ｆｃｋ１をｎ／１６の比で抑制した周波数
ｆｃｋ（ｎ）のクロック信号を出力することにより、画
像信号をアスペクト比ｎ／１６の表示領域に表示するこ
とができる。即ち、 ｆｃｋ（ｎ）＝ｍ×ｆｃｋ１×ｎ／１６ ＝（ｍｎ／１６）×ｆｃｋ１ ・・・（７） となる。このようにして、任意の圧縮比率で時間軸圧縮
された画像信号に対して、横方向に任意のアスペクト比
９：ｎの表示領域における適切な表示形態を得ることが
できる。
【００４４】以上のように本実施例の画像表示装置にお
いて、液晶表示装置７の表示領域７０２を、縦横比Ｘ：
Ｚ，（但し、Ｚ＜Ｙ）の第１領域Ａと、縦横比Ｘ：（Ｙ
−Ｚ）の第２領域Ｂとに区分して、第１領域Ａ及び第２
領域Ｂに画像信号をそれぞれ表示する際に、個々の画像
信号のサンプリングクロック信号ＸＣＫの周波数が、表
示領域７０２の横方向の表示サイズ比Ｚ／Ｙまたは（Ｙ
−Ｚ）／Ｙにそれぞれ対応して制御されるようにした。
いて、液晶表示装置７の表示領域７０２を、縦横比Ｘ：
Ｚ，（但し、Ｚ＜Ｙ）の第１領域Ａと、縦横比Ｘ：（Ｙ
−Ｚ）の第２領域Ｂとに区分して、第１領域Ａ及び第２
領域Ｂに画像信号をそれぞれ表示する際に、個々の画像
信号のサンプリングクロック信号ＸＣＫの周波数が、表
示領域７０２の横方向の表示サイズ比Ｚ／Ｙまたは（Ｙ
−Ｚ）／Ｙにそれぞれ対応して制御されるようにした。
【００４５】これにより、本実施例において、表示領域
７０５を複数の異なる態様で、１つまたは複数の部分表
示領域に区分して画像信号を表示する場合、サンプリン
グ用クロック信号の周波数を前述のように適宜設定すれ
ばよく、従来技術の項で説明したように、前記表示領域
を部分表示領域へ区分する各態様毎に、対応する制御用
回路をそれぞれ準備して併用する必要が解消され、画像
表示装置の構成を簡略化することができ、しかも、画像
信号を任意のアスペクト比の表示領域に適切に表示する
ことができる。
７０５を複数の異なる態様で、１つまたは複数の部分表
示領域に区分して画像信号を表示する場合、サンプリン
グ用クロック信号の周波数を前述のように適宜設定すれ
ばよく、従来技術の項で説明したように、前記表示領域
を部分表示領域へ区分する各態様毎に、対応する制御用
回路をそれぞれ準備して併用する必要が解消され、画像
表示装置の構成を簡略化することができ、しかも、画像
信号を任意のアスペクト比の表示領域に適切に表示する
ことができる。
【００４６】
【発明の効果】本発明によれば、表示画面を特定のアス
ペクト比に分割したそれぞれの領域に画像情報を表示す
る表示形態が複数あっても、各表示形態毎に適切な表示
を実現することができ、しかも、そのような前記適切な
表示を実現可能な画像表示装置を簡略化された構成で安
価に提供することができる。
ペクト比に分割したそれぞれの領域に画像情報を表示す
る表示形態が複数あっても、各表示形態毎に適切な表示
を実現することができ、しかも、そのような前記適切な
表示を実現可能な画像表示装置を簡略化された構成で安
価に提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の画像表示装置の全体構成を
示すブロック図である。
示すブロック図である。
【図２】画像表示装置のサンプリングレート変換回路８
のブロック図である。
のブロック図である。
【図３】本実施例の動作を説明するための図である。
【図４】従来の画像表示装置の全体構成を示すブロック
図である。
図である。
【図５】従来の画像表示装置の入力処理回路１のブロッ
ク図である。
ク図である。
【図６】従来の画像処理装置のフレーム同期回路２のブ
ロック図である。
ロック図である。
【図７】従来の画像表示装置の液晶表示装置７のブロッ
ク図である。
ク図である。
【図８】従来の画像表示蓑置のデータ変換回路３のブロ
ック図である。
ック図である。
【図９】液晶表示装置７の表示形態を示す図である。
２ フレーム同期回路 ７ 液晶表示装置 ８ サンプリングレート変換回路 ２０１ 制御回路 ２０２ フレームメモリ回路 ３０１、３０２ １Ｈメモリ回路 ３０３ 書込制御回路 ３０４ 読出制御回路 ３０５ 選択回路 ７０３−１、７０３−２、７０３−３、７０３−４ Ｘ
駆動回路 ７０４ Ｙ駆動回路 ７０５ 制御回路部
駆動回路 ７０４ Ｙ駆動回路 ７０５ 制御回路部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C006 AA01 AA02 AA11 AB01 AB05 AC24 AF27 AF38 AF42 AF46 BB15 BC16 BF05 BF24 FA52 5C058 AA06 BA22 BA24 BB06 BB10 BB12 BB17 5C080 AA10 BB05 CC03 CC07 DD27 EE19 EE21 EE22 EE29 EE30 EE32 FF09 GG02 GG08 GG12 JJ02 JJ04 KK43 5C082 AA01 AA02 BA12 BA34 BA41 BC02 BD09 CA37 CA56 CA62 CA81 DA01 DA51 DA59 MM07
Claims (10)
- 【請求項１】入力される画像信号を順次サンプリングし
て、表示部の縦横比Ｘ：Ｙの表示画面に画像表示を行う
画像表示装置において、 一水平走査期間に少なくとも一つ以上の画像信号を合成
する画像信号合成手段と、 前記表示部を、縦横比Ｘ：Ｚ，（但し、Ｚ＜Ｙ）の第１
領域と、縦横比Ｘ：（ＹーＺ）の第２領域とに区分し
て、前記第１領域及び第２領域に画像信号をそれぞれ表
示する際に、個々の画像信号のサンプリングクロック信
号の周波数を、前記横方向の表示サイズ比Ｚ／Ｙまたは
（Ｙ−Ｚ）／Ｙにそれぞれ対応して制御するクロック周
波数制御手段と、 前記画像合成手段からの各画像信号を、前記制御された
周波数のクロック信号でサンプリングして、前記表示部
の縦横比Ｘ：Ｚ，（但し、Ｚ＜Ｙ）の第１領域と縦横比
Ｘ：（Ｙ−Ｚ）の第２領域とに画像を表示する表示制御
手段とを備えることを特徴とする画像表示装置。 - 【請求項２】入力された画像信号を時間軸圧縮して前記
画像信号合成手段に出力する信号圧縮手段を備えること
を特徴とする請求項１記載の画像表示装置。 - 【請求項３】前記信号圧縮手段は、 前記画像信号が記憶される記憶手段と、 前記記憶手段に画像信号を書き込む書込制御手段と、 書込速度よりも早い読出速度で画像信号を読み出す読出
制御手段とを備えることを特徴とする請求項２記載の画
像表示装置。 - 【請求項４】前記表示画面の縦横比が９：１６であり、
前記第１領域の縦横比が９：８であることを特徴とする
請求項１記載の画像表示装置。 - 【請求項５】前記表示画面の縦横比が９：１６であり、
前記第１領域の縦横比が９：１２であることを特徴とす
る請求項１記載の画像表示装置。 - 【請求項６】入力される画像信号を順次サンプリングし
て、表示部の縦横比Ｘ：Ｙの表示画面に画像表示を行う
画像表示方法において、 一水平走査期間に少なくとも一つ以上の画像信号を合成
する画像信号合成ステップと、 前記表示部を、縦横比Ｘ：Ｚ，（但し、Ｚ＜Ｙ）の第１
領域と、縦横比Ｘ：（Ｙ−Ｚ）の第２領域とに区分し
て、前記第１領域及び第２領域に画像信号をそれぞれ表
示する際に、個々の画像信号のサンプリングクロック信
号の周波数を、前記横方向の表示サイズ比Ｚ／Ｙまたは
（Ｙ−Ｚ）／Ｙにそれぞれ対応して制御するクロック周
波数制御ステップと、 前記画像合成ステップからの各画像信号を、前記制御さ
れた周波数のクロック信号でサンプリングして、前記表
示部の縦横比Ｘ：Ｚ，（但し、Ｚ＜Ｙ）の第１領域と縦
横比Ｘ：（Ｙ−Ｚ）の第２領域とに画像を表示する表示
制御ステップとを備えることを特徴とする画像表示方
法。 - 【請求項７】入力された画像信号を時間軸圧縮して前記
画像信号合成ステップに出力する信号圧縮ステップを備
えることを特徴とする請求項６記載の画像表示方法。 - 【請求項８】前記信号圧縮ステップは、 前記画像信号が記憶される記憶ステップと、 前記記憶ステップに画像信号を書き込む書込制御ステッ
プと、 書込速度よりも早い読出速度で画像信号を読み出す読出
制御ステップとを備えることを特徴とする請求項７記載
の画像表示方法。 - 【請求項９】前記表示画面の縦横比が９：１６であり、
前記第１領域の縦横比が９：８であることを特徴とする
請求項６記載の画像表示方法。 - 【請求項１０】前記表示画面の縦横比が９：１６であ
り、前記第１領域の縦横比が９：１２であることを特徴
とする請求項６記載の画像表示方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189119A JP2000020015A (ja) | 1998-07-03 | 1998-07-03 | 画像表示装置及びその方法 |
| US09/346,113 US6466193B1 (en) | 1998-07-03 | 1999-07-01 | Image display device and method for displaying image |
| TW088111305A TW477903B (en) | 1998-07-03 | 1999-07-02 | Image display device and method |
| KR1019990026733A KR100307851B1 (ko) | 1998-07-03 | 1999-07-03 | 화상표시장치 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189119A JP2000020015A (ja) | 1998-07-03 | 1998-07-03 | 画像表示装置及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000020015A true JP2000020015A (ja) | 2000-01-21 |
Family
ID=16235714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10189119A Pending JP2000020015A (ja) | 1998-07-03 | 1998-07-03 | 画像表示装置及びその方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6466193B1 (ja) |
| JP (1) | JP2000020015A (ja) |
| KR (1) | KR100307851B1 (ja) |
| TW (1) | TW477903B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284708A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネル、その駆動方法および駆動装置、並びに表示装置 |
| JP2008064831A (ja) * | 2006-09-05 | 2008-03-21 | Seiko Epson Corp | 画像処理回路、画像処理方法、電気光学装置、電子機器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3498033B2 (ja) * | 2000-02-28 | 2004-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置、携帯用電子機器および表示装置の駆動方法 |
| JP2001331162A (ja) * | 2000-05-19 | 2001-11-30 | Mitsubishi Electric Corp | 表示制御装置 |
| US20020078459A1 (en) * | 2000-08-30 | 2002-06-20 | Mckay Brent | Interactive electronic directory service, public information and general content delivery system and method |
| JP2003324644A (ja) * | 2002-05-07 | 2003-11-14 | Canon Inc | 映像信号処理装置、画像表示制御方法、記憶媒体、及びプログラム |
| US7928994B2 (en) * | 2003-07-16 | 2011-04-19 | Transpacific Image, Llc | Graphics items that extend outside a background perimeter |
| US7274382B2 (en) * | 2003-07-16 | 2007-09-25 | Plut William J | Customizable background sizes and controls for changing background size |
| US7443404B2 (en) * | 2003-10-17 | 2008-10-28 | Casio Computer Co., Ltd. | Image display apparatus, image display controlling method, and image display program |
| JP5121367B2 (ja) * | 2007-09-25 | 2013-01-16 | 株式会社東芝 | 映像を出力する装置、方法およびシステム |
| JP4675995B2 (ja) * | 2008-08-28 | 2011-04-27 | 株式会社東芝 | 表示処理装置、プログラムおよび表示処理方法 |
| JP5388631B2 (ja) * | 2009-03-03 | 2014-01-15 | 株式会社東芝 | コンテンツ提示装置、及び方法 |
| JP4852119B2 (ja) * | 2009-03-25 | 2012-01-11 | 株式会社東芝 | データ表示装置、データ表示方法、データ表示プログラム |
| KR20120074961A (ko) * | 2010-12-28 | 2012-07-06 | 삼성전자주식회사 | 표시장치 세트 |
| TWI462075B (zh) * | 2012-01-20 | 2014-11-21 | Hung Ta Liu | 一種驅動方法及使用該方法之顯示裝置 |
| US20150268827A1 (en) * | 2014-03-24 | 2015-09-24 | Hideep Inc. | Method for controlling moving direction of display object and a terminal thereof |
| JP7344188B2 (ja) * | 2020-09-18 | 2023-09-13 | 株式会社東芝 | 画像処理装置、及び画像処理システム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223928A (en) * | 1988-06-14 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Television receiver |
| US5504536A (en) * | 1990-03-26 | 1996-04-02 | Canon Kabushiki Kaisha | Image display apparatus |
| JPH05304641A (ja) * | 1992-04-24 | 1993-11-16 | Victor Co Of Japan Ltd | テレビジョン受像機 |
| JPH0627903A (ja) * | 1992-07-10 | 1994-02-04 | Sharp Corp | 液晶表示装置 |
| JPH0736406A (ja) * | 1993-07-23 | 1995-02-07 | Seiko Epson Corp | ドットマトリクス型表示装置及びその駆動方法 |
| JPH08234698A (ja) * | 1995-02-27 | 1996-09-13 | Casio Comput Co Ltd | 液晶表示装置及び液晶表示方法 |
| JP3406432B2 (ja) * | 1995-09-21 | 2003-05-12 | シャープ株式会社 | 液晶映像表示装置および映像表示装置の映像信号処理回路 |
| JPH0993517A (ja) * | 1995-09-22 | 1997-04-04 | Toshiba Corp | 液晶表示装置 |
| JPH09307839A (ja) * | 1996-05-09 | 1997-11-28 | Fujitsu Ltd | 表示装置および該表示装置の駆動方法並びに駆動回路 |
| JP3892542B2 (ja) * | 1996-09-11 | 2007-03-14 | 株式会社東芝 | 画像表示装置 |
-
1998
- 1998-07-03 JP JP10189119A patent/JP2000020015A/ja active Pending
-
1999
- 1999-07-01 US US09/346,113 patent/US6466193B1/en not_active Expired - Lifetime
- 1999-07-02 TW TW088111305A patent/TW477903B/zh not_active IP Right Cessation
- 1999-07-03 KR KR1019990026733A patent/KR100307851B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284708A (ja) * | 2005-03-31 | 2006-10-19 | Sony Corp | 表示パネル、その駆動方法および駆動装置、並びに表示装置 |
| JP2008064831A (ja) * | 2006-09-05 | 2008-03-21 | Seiko Epson Corp | 画像処理回路、画像処理方法、電気光学装置、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW477903B (en) | 2002-03-01 |
| US6466193B1 (en) | 2002-10-15 |
| KR20000011459A (ko) | 2000-02-25 |
| KR100307851B1 (ko) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1139328B1 (en) | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same | |
| JP2000020015A (ja) | 画像表示装置及びその方法 | |
| TWI263970B (en) | Display driving device and display device comprises of the display driving device | |
| US20040066361A1 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
| JPH0591447A (ja) | 透過形液晶表示装置 | |
| JPH0950265A (ja) | カラー表示装置の駆動回路 | |
| JPH09101503A (ja) | 表示装置 | |
| JPH11259053A (ja) | 液晶表示装置 | |
| US6304242B1 (en) | Method and apparatus for displaying image | |
| JPS6318392B2 (ja) | ||
| JP3056631B2 (ja) | 液晶表示装置 | |
| JP4686004B2 (ja) | 画像表示装置 | |
| JP2002072985A (ja) | アクティブマトリックス型液晶表示装置、媒体及び情報集合体 | |
| JP4754064B2 (ja) | 表示装置の駆動方法 | |
| JP3674321B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 | |
| JP2590782B2 (ja) | 液晶表示装置 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0962230A (ja) | 液晶表示装置 | |
| JPH10187103A (ja) | 表示装置 | |
| JP3200311B2 (ja) | 液晶表示装置 | |
| JPS60163023A (ja) | 液晶表示体 | |
| JPS62223728A (ja) | アクテイブマトリツクス型液晶デイスプレイの駆動方法 | |
| JPH02211784A (ja) | 液晶表示装置 | |
| JPH0990894A (ja) | マトリックス表示装置 | |
| JPH08248379A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070418 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |