JP2000284744A

JP2000284744A - 画像処理装置

Info

Publication number: JP2000284744A
Application number: JP11310785A
Authority: JP
Inventors: Kazuyuki Shigeta; 和之繁田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-01-29
Filing date: 1999-11-01
Publication date: 2000-10-13
Anticipated expiration: 2019-11-01
Also published as: US20050078101A1; EP1024663B1; EP1024663A2; US7079129B2; JP3595745B2; EP1024663A3; US6831634B1; DE60019828D1

Abstract

(57)【要約】（修正有）【課題】安価かつ簡単な回路構成で動画像の画質を改
善する。また、複数の入力信号源に対しても、柔軟に動
画質に対して適した処理を行なう。【解決手段】少なくとも１画面分の画像を記憶するメ
モリ部５と、第一のクロックと第一の画像同期信号によ
りメモリ部へ画像データを書き込み、第二のクロックと
第二の画像同期信号によりメモリ部からの画像データを
出力するメモリ制御部４と、第二のクロックを作成する
クロック発生部と、第二のクロックを入力し第二の画像
同期信号を出力する同期制御部１０とからなる画像処理
装置において、同期制御部は、第二のクロックを分周し
て第一の画像同期信号とは非同期の第三の画像同期信号
と、第二のクロックにより第一の画像同期信号を同期化
した第四の画像同期信号を作成し、第三又は第四の画像
同期信号を選択し第二の画像同期信号として出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、様々なフォーマッ
トを有する画像信号を所望のフォーマットの画像信号に
変換したり、合成したりする画像処理装置に関する。

【０００２】

【従来の技術】近年のマルチメディア化に伴い、ディス
プレイも多様な画像信号フォーマットのものを表示する
機会が増えている。特に、以前はＴＶセットとパーソナ
ルコンピュータ（ＰＣ）のディスプレイは全くの別物で
あったが、相互の融合化が進み、ＰＣの画像を表示でき
るＴＶや、ＴＶの信号を入力できるＰＣのディスプレイ
が現れてきた。また、デジタルテレビやＭＰＥＧなどの
新しいデジタルフォーマットの映像ソースの出現や３次
元グラフィックスの高度化が進み、ＰＣ用ディスプレイ
といえども、動画を表示する割合が増加してきている。

【０００３】図６に従来のこうしたディスプレイのブロ
ック図を示す。同図において、１−１はアナログの画像
信号の入力端子であり、１−２は入力信号の水平同期信
号（ＩＨＤ）入力端子であり、１−３は入力信号の垂直
同期信号（ＩＶＤ）入力端子である。２はＡＤコンバー
タであり、入力端子１−１に入力されるアナログの画像
信号をｎビットのデジタル信号に変換する。３は入力系
画像処理部、４はメモリ制御部、５は画像データを格納
するメモリ部、６は出力系画像処理部であり、７は画像
表示部である。２０−１、２０−２、２０−３、２０−
４は各部へｎビットのデジタル信号を伝送するデータバ
スである。２１はメモリの制御線およびアドレス線から
構成される制御バスであり、２２はメモリのデータバス
である。

【０００４】また、８はＰＬＬ（ＰｈａｓｅＬｏｃｋ
ｅｄＬｏｏｐ）回路であり、ＩＣＫは入力ＩＨＤに同
期した入力系クロックである。１２は発振回路であり、
出力系クロックＯＣＫを発生する。１１はＨおよびＶカ
ウンタ回路であり、出力系クロックＯＣＫから出力系水
平同期信号ＯＨＤおよび垂直同期信号ＯＶＤを作成す
る。９はマイクロコンピュータ（μＣＯＭ）部であり、
１９は各部を制御するｍ本の制御バスである。

【０００５】デジタル画像信号はメモリ部５に格納され
る前に入力系画像処理部３で画質の調整や画像の縮小変
換等の処理を行なわれ、メモリ制御部４に転送される。
メモリ制御部４では入力同期信号（ＩＨＤ、ＩＶＤ）と
入力系クロックＩＣＫに対応したタイミングでメモリ部
５に画像データを格納するとともに、出力系のクロック
ＯＣＫ、水平同期信号ＯＨＤおよび垂直同期信号ＯＶＤ
のタイミングで画像データをメモリ部５から読み出し出
力系画像処理部６にデータを転送する。画像処理部６で
は、画質の調整や、画像の拡大変換などが行なわれる。
これにより、入力系の様々なフォーマットの入力画像を
メモリを介在して画像表示部７に適したフォーマットの
画像信号に変換している。

【０００６】さらに、最近、ワイド対応のテレビやプラ
ズマディスプレイ、リア型プロジェクションＴＶや投射
型のプロジェクターなどの大画面の表示装置において、
映画やＴＶ、ホームビデオ、プレゼンテーション、ＴＶ
会議、各種資料の表示などのさまざまな映像ソースをオ
フィスや家庭で利用する場面が増加している。さらに、
このような形態のなかで、１つの画面内に複数の異なる
入力ソースの画像を画面内に分割して表示を行なうマル
チ画面表示の表示装置がある。

【０００７】図１３に従来こうした場面で用いられるデ
ィスプレイの例として、１系統はデジタルのコンピュー
タ画像信号の入力であり、もう１系統はアナログのコン
ピュータ画像信号の入力である２系統のＰＣ入力を有
し、フレームメモリの出力を制御して合成を行ない、１
系統の画像表示部に２画面のマルチ画面表示を行なう画
像表示装置の画像処理部のブロック図を示す。

【０００８】図１３において、１−１ａは１系統目（Ｐ
Ｃ１）のｑビットのデジタルのコンピュータ画像信号
（ＩＤＡＴＡ１）の入力端子である。ここでは、本来、
赤、青、緑（ＲＧＢ）の３系統あるはずであるが、構成
の説明を簡単にするため、１系統で示している（以下同
様）。１−１ｂは入力信号の水平同期信号（ＩＨＤ１）
入力端子であり、１−１ｃは入力信号の垂直同期信号
（ＩＶＤ１）入力端子である。１−１ｄは画像信号のク
ロック（ＩＣＫ１）入力端子であり、１−１ｅは、ＤＤ
Ｃ（ＤＤＣ１）入出力端子である。２０−１ａ−１、２
０−１ａ−２は各部へｑビットのデジタルの画像信号を
伝送するデータバスである。また、２０−１ｂ、２０−
１ｃ、２０−１ｄ、２０−１ｅは、それぞれ、ＩＨＤ
１、ＩＶＤ１、ＩＣＫ１、ＤＤＣ１の信号線である。Ｄ
ＤＣとは、標準化団体であるＶＥＳＡ（ＶｉｄｅｏＥ
ｌｅｃｔｒｏｎｉｃＳｔａｎｄａｒｄＡｓｓｏｃｉａ
ｔｉｏｎ）が勧告した、コンピュータが表示装置を認識
および制御するための通信手段の標準である。

【０００９】１−２ａは、２系統目（ＰＣ２）のアナロ
グのコンピュータ画像信号（ＩＤＡＴＡ２）の入力端子
である。１−２ｂは入力信号の水平同期信号（ＩＨＤ
２）入力端子であり、１−２ｃは入力信号の垂直同期信
号（ＩＶＤ２）入力端子である。１−２ｅはＤＤＣ（Ｄ
ＤＣ２）入出力端子である。２はＡＤコンバータであ
り、アナログの画像信号（ＩＤＡＴＡ２）をｎビットの
デジタル信号に変換する。また、８はＰＬＬ回路であ
り、端子１−２ｂから入力した水平同期信号（ＩＨＤ
２）に同期したＰＣ２側の入力系のクロック（ＩＣＫ
２）を発生する。

【００１０】２０−２ａ−０はアナログの信号線であ
り、２０−２ａ−１、２０−２ａ−２はｎビットのデジ
タルの信号線である。また、２０−２ｂ、２０−２ｃ、
２０−２ｄ、２０−２ｅは、それぞれ、ＩＨＤ２、ＩＶ
Ｄ２、ＩＣＫ２、ＤＤＣ２の信号線である。

【００１１】３−１はＰＣ１の入力系の画像処理部であ
り、３−２はＰＣ２の入力系の画像処理部である。４は
２系統の入力画像処理部から入力された画像信号を、一
旦メモリに記憶し、マルチ画面として出力するために、
画像を合成して出力系の画像処理部に出力する制御を行
うメモリ制御部である。５−１、５−２は入力系ＰＣ
１、ＰＣ２にそれぞれ対応したフレームメモリ（メモリ
Ａ、メモリＢ）である。２１−１、２１−２はそれぞれ
メモリＡ、Ｂの制御バスであり、２２−１、２２−２は
それぞれメモリＡ、Ｂのデータバスである。

【００１２】９は、システムを制御するマイコン部であ
り、１９−１および１９−２はマイコンから各部への制
御線およびデータ線からなるマイコンバス（ＭＢ）であ
る。１２は発振回路であり、出力系のクロック（ＯＣ
Ｋ）を発生する。１１はＨ、Ｖカウンタ回路であり、出
力系のクロック（ＯＣＫ）をカウントして、出力系の水
平同期信号（ＯＨＤ）と垂直同期信号（ＯＶＤ）を作成
する。

【００１３】また、６は出力系の画像処理部であり、７
は液晶やプラズマディスプレイ、ＣＲＴなどの画像表示
部である。１−ｆは画像表示用デジタルデータ（ＯＤＡ
ＴＡ）の画像表示部の入力端子であり、１−ｇは出力信
号の水平同期信号（ＯＨＤ）の画像表示部の入力端子で
あり、１−ｈは出力信号の垂直同期信号（ＯＶＤ）の画
像表示部の入力端子である。１−ｉは、出力画像信号の
クロック（ＯＣＫ）の画像表示部の入力端子であり、１
−ｊは、マイコンバス（ＭＢ）の画像表示部の入力端子
である。

【００１４】また、２０−ｆ−１、２０−ｆ−２、２０
−ｆ−３はｋビットのＯＤＡＴＡの信号線である。２０
−ｇ−１、２０−ｇ−２はＯＨＤの信号線である。２０
−ｈ−１、２０−ｈ−２はＯＶＤの信号線である。２０
−ｉ−１、２０−ｉ−２はＯＣＫの信号線である。

【００１５】画像の入力端子１−１ａから入力したデジ
タル画像信号は、５−１のメモリ部Ａに格納される前に
３−１の入力系画像処理部１で画質の調整や画像の縮小
変換等の処理を行なわれてから、４のメモリ制御部に転
送される。また、画像の入力端子１−２ａから入力した
アナログ画像信号は、ＰＬＬ回路８で作成されたクロッ
クに同期して、ＡＤコンバータ２でデジタルデータに変
換される。こうして得られたデジタル画像信号は、５−
２のメモリ部Ｂに格納される前に３−２の入力系画像処
理部２で画質の調整や画像の縮小変換等の処理を行なわ
れてから、４のメモリ制御部に転送される。

【００１６】メモリ制御部４では、ＩＤＡＴＡ１を処理
した信号に基づき、入力同期信号（ＩＨＤ１、ＩＶＤ
１）と入力系クロックＩＣＫ１に対応したタイミングで
５−１のメモリ部Ａに画像データを格納するとともに、
ＩＤＡＴＡ２からデジタルに変換された信号を、入力同
期信号（ＩＨＤ２、ＩＶＤ２）と入力系クロックＩＣＫ
２に対応したタイミングで５−２のメモリ部Ｂに画像デ
ータとして格納する。さらに、出力系のクロックＯＣ
Ｋ、水平同期信号ＯＨＤ、垂直同期信号ＯＶＤに同期し
た所定の画像の大きさ、表示位置の関係に合ったタイミ
ングで２つの画像データをメモリ部５−１と５−２から
読み出して、出力系画像部６にデータを転送する。画像
処理部６では、画質の調整や、画像の拡大変換などが行
なわれる。これにより、入力系の様々なフォーマットの
入力画像をメモリを介在して画像表示部７に適したフォ
ーマットの画像信号に変換するとともに、２入力から入
力された画像データを１画面上に合成してマルチ画面表
示を行なう。

【００１７】図７に、図６および図１３のディスプレイ
において、画像表示部７の解像度がＸＧＡ（横１０２４
画素×縦７６８画素）、表示垂直周波数が７５Ｈｚであ
る場合に、入力信号（図６の入力信号または図１３のＰ
Ｃ１入力もしくはＰＣ２入力）としてＶＧＡ（横６４
０画素×縦４８０画素）１００Ｈｚ、およびＳＶＧＡ
（横８００画素×縦６００画素）６０Ｈｚの画像信号が
入力された場合の動作タイミングの例を示した。図７の
説明上、図１３の装置に関してはＰＣ１入力の系統もＰ
Ｃ２入力の系統も同様の動作のため、同じこととして説
明する。

【００１８】図７において、３０、３１および３２は入
力がＶＧＡ１００Ｈｚの時の入力系の垂直同期信号ＩＶ
Ｄ（ＩＶＤ、ＩＶＤ１またはＩＶＤ２）、水平同期信号
ＩＨＤ（ＩＨＤ、ＩＨＤ１またはＩＨＤ２）およびクロ
ックＩＣＫ（ＩＣＫ、ＩＣＫ１またはＩＣＫ２）を示
す。ＩＶＤは１周期が１／１００ｓｅｃであり、かつブ
ランキング期間の分α１を含んだ、ＩＨＤの（４８０＋
α１）本分の期間である。また、ＩＨＤの１周期は、ブ
ランキング期間の分β１を含んだ、ＩＣＫの（６４０＋
β１）ＣＬＫ分の期間である。

【００１９】３３、３４および３５は入力がＳＶＧＡ６
０Ｈｚの時のＩＶＤ（ＩＶＤ、ＩＶＤ１またはＩＶＤ
２）、ＩＨＤ（ＩＨＤ、ＩＨＤ１またはＩＨＤ２）およ
びＩＣＫ（ＩＣＫ、ＩＣＫ１またはＩＣＫ２）を示す。
ＩＶＤは１周期が１／６０ｓｅｃであり、かつブランキ
ング期間の分α２を含んだ、ＩＨＤの（６００＋α２）
本分の期間である。また、ＩＨＤの１周期は、ブランキ
ング期間の分β２を含んだ、ＩＣＫの（８００＋β２）
ＣＬＫ分の期間である。

【００２０】３６、３７および３８は出力がＸＧＡ７５
Ｈｚの時の出力系の垂直同期信号ＯＶＤ、水平同期信号
ＯＨＤおよびクロックＯＣＫを示す。ＯＶＤは１周期が
１／７５ｓｅｃであり、かつブランキング期間の分α３
を含んだ、ＯＨＤの（７６８＋α３）本分の期間であ
る。また、ＯＨＤは１周期がブランキング期間の分β３
を含んだ、ＯＣＫの（１０２４＋β３）ＣＬＫ分の期間
である。

【００２１】このように、入力系の水平同期信号、垂直
同期信号および入力クロックは解像度によって異なる周
期を持つ。図６の装置において、マイコン部９はこのＩ
ＨＤ、ＩＶＤなどから解像度やフォーマットを判別して
ＰＬＬ回路８の分周比を設定し、それぞれのフォーマッ
トに相当したＩＣＫを発生させる。一方、出力系は入力
系の信号とは非同期で、出力クロックＯＣＫからカウン
タ回路１１で一定のカウンタ値で作成されたＯＨＤ、Ｏ
ＶＤで動作する。このようにして、入力系と出力系の垂
直周波数つまり、画面の更新周波数（フレームレート）
の変換が行なわれる。

【００２２】図１３の装置においては、入力系１（ＰＣ
１入力）の場合、ＩＨＤ１、ＩＶＤ１、ＩＣＫ１に同期
させて、入力の信号処理系を動作させ、メモリＡに記録
する。入力系２（ＰＣ１入力）の場合は、まず、マイコ
ン部９が、このＩＨＤ２、ＩＶＤ２やＤＤＣ２でやりと
りする情報により解像度やフォーマットを判別して、Ｐ
ＬＬ回路８により、それぞれのフォーマットに相当した
ＩＣＫ２を発生させる。次に、ＩＨＤ２、ＩＶＤ２、Ｉ
ＣＫ２に同期させて、入力の信号処理系を動作させて、
メモリＢに画像の記録を行う。

【００２３】一方、出力系は入力系の信号とは非同期
で、出力クロックＯＣＫからカウンタ回路で一定のカウ
ンタ値でＯＨＤ、ＯＶＤの作成を行ない、メモリＡおよ
びメモリＢからＯＣＫ、ＯＨＤ、ＯＶＤに同期したタイ
ミングで２系統の画像が読み出されるとともに、合成さ
れ、出力系の画像処理部および画像表示部に送られる。
このようにして、入力系と出力系の解像度変換および垂
直周波数つまり、画面の更新周波数（フレームレート）
の変換が行なわれる。

【００２４】

【発明が解決しようとする課題】しかしながら、このフ
レームレート変換においては、図８に具体例を示すよう
な動画像の画質劣化の問題点が存在する。図８の説明に
おいても図１３に関しては、ＰＣ１入力の系統もＰＣ２
入力の系統も同様の動作のため、同じ現象が生じる。こ
こでは、入力の垂直周波数と出力の垂直周波数の比が
５：４の場合（例えば１００Ｈｚと８０Ｈｚなど）を例
として示す。図８において、４１は入力される連続した
５枚（ａ〜ｅ）のフレーム画像、４２は同じ期間に表示
装置に出力される連続した４枚（ｆ〜１）のフレーム画
像である。矢印が画面左から右方向へ移動する動画を表
示している。

【００２５】同じメモリ領域に１画面を書き込みながら
読み出しているため、（ａ）と（ｆ）、（ｅ）と（ｉ）
のようにたまたま１画面を書き換えるタイミングと読み
出すタイミングが近い時は画面上に変化は現れないが、
（ｇ）、（ｈ）のように画面を読み出している途中で画
面が書き変わるタイミングになると、１画面の途中で前
後の画面が切り替わり、動いている画像が画面の上下で
ずれてみえてしまう。これは“画像の追い越し”とよば
れ、動画を表示する場合の画像の品位が落ちてしまう現
象である。これは、逆に出力の垂直周波数が入力の垂直
周波数より速い場合も同様の現象として現れる。

【００２６】この現象は、比較的画面に対して大きめな
幾何学的な物体が水平に平行移動している時に目立ちや
すいが、自然画などではあまり目立ちにくく、また、従
来のＰＣはワープロ、表計算、描画といった静止画の用
途が多いため、大きな問題にはならなかった。しかしな
がら、前述したようにＰＣといえども最近は動画を表示
する機会が多くなり、また、幾何学的なグラフィックの
移動する画面も多くなってきたため動画に対する要求も
高くなってきている。

【００２７】このような問題の対策として、ダブルバッ
ファリングという方法がある。これは、メモリ領域を１
画面分ではなく、２画面分用意して１画面おきに交互に
メモリ領域を切り換えて書き込むとともに、読み出しは
画面の追い越しが起きないように、必ず読み出している
メモリ領域の走査が、そのメモリ領域の書込みの走査よ
り先行する関係となるようにメモリ領域を選択するよう
に制御する方法である。

【００２８】例えば、ＸＧＡ（１０２４×７６８）の画
素数のデータを格納する場合、図９のメモリマップに示
すようにアドレス０００００ｈ〜ＢＦＦＦＦｈの第１の
メモリ領域にｍ、ｍ＋２、ｍ＋４・・・フィールドとい
った偶数番目のフィールドの入力画像を格納し、Ｃ００
００ｈ〜１７ＦＦＦＦｈの第２のメモリ領域にｍ＋１、
ｍ＋３、ｍ＋５・・・フィールドといった奇数番目のフ
ィールドの入力画像を格納する。図１０にこの時のメモ
リの書込みと読み出しの動作のタイミングチャートを示
す。６１に入力の垂直同期信号（ＩＶＤ）を、６４に出
力の垂直同期信号（ＯＶＤ）を示す。ここでの説明も図
１３に関してはＰＣ１入力とＰＣ２入力に共通するの
で、ＩＶＤはＩＶＤ１またはＩＶＤ２（もしくは両方）
を示し、また第１のメモリ領域と第２のメモリ領域はメ
モリＡまたはメモリＢ（もしくは両方）にそれぞれ設け
られると仮定する。

【００２９】ＩＶＤ６１が入る度にｍ、ｍ＋１、ｍ＋２
・・・というように入力フィールドが更新され、またＯ
ＶＤ６４が入る度にｎ、ｎ＋１、ｎ＋２・・・というよ
うに出力フィールドが更新される。６２に第１のメモリ
領域の書込みが行なわれることを示す信号（ＷＥ１）
を、６３に第２のメモリ領域の書込みが行なわれること
を示す信号（ＷＥ２）を、６５に第１のメモリ領域の読
み出しが行なわれることを示す信号（ＲＥ１）を、６３
に第２のメモリ領域の読み出しが行なわれることを示す
信号（ＲＥ２）を示す。ここでは、アクティブＨｉｇｈ
で示す。

【００３０】書込みは前述したように、入力フィールド
の偶数番目と奇数番目で交互に第１と第２のメモリ領域
に書き込まれるが、読み出しは書込み途中が表示されな
いフィールドを選択して読み出されている。ここでは、
入力に対して出力側が垂直周波数が高いので出力ＶＤが
Ｈｉｇｈになった時の入力フィールドが第１のメモリ領
域を書き込んでいる場合、第２のメモリ領域を読み出
し、第２のメモリ領域を書き込んでいる場合、第１のメ
モリ領域を読み出すように制御して、追い越し現象が現
れないようにしている。出力側の垂直周波数が低い場合
は、入力のＶＤ（ＩＶＤ）と出力のＶＤ（ＯＶＤ）の関
係をみながら、追い越しが起きないように制御する必要
がある。いずれにしても、第１のメモリと第２のメモリ
の読み出しタイミングは入力と出力の周波数や、同期信
号間の関係にあわせて、必ず読み出しているメモリ領域
の走査が、そのメモリ領域の書込みの走査より先行する
関係となるようにメモリ領域を切り換えるように設定さ
れる。

【００３１】しかしながら、このダブルバッファリング
方式においても、以下に示すような動画上の問題点があ
る。ダブルバッファリングの場合、現在書込み途中のメ
モリ領域を表示しないように、もう一方のメモリ領域を
選択することから、例えば図１１のように、入力画面７
１（ａ）〜（ｄ）の、人が片手をまわしているような連
続した動きの画面がある場合に、７２（ｅ）〜（ｉ）の
ようにフレームレートを変換された出力のうち（ｅ）と
（ｆ）のように、同じ画像が２フィールド連続する“フ
レームの二重化”や、図１２のように、入力画面８１
（ａ）〜（ｄ）のような画面がある場合に、８２（ｅ）
〜（ｇ）のようにフレームレートを変換された出力のう
ち（ｃ）のように、相当するフィールドがなくなる“フ
レームの欠落”が生じてしまう。

【００３２】また、ダブルバッファリングとは別の方法
で動画質を改善する方法としては、入力の垂直周波数と
出力の垂直周波数を同期させる方法がある。ＸＧＡ（１
０２４×７６８画素）の表示部の場合、ＶＧＡ（６４０
×４８０）やＳＶＧＡ（８００×６００）などの５０Ｈ
ｚの入力信号が入ってきた場合はＸＧＡ５０Ｈｚに変換
して表示を行ない、また、１００Ｈｚの入力信号が入っ
てきた場合はＸＧＡ１００Ｈｚに変換して表示を行なう
方法である。

【００３３】こうした場合、メモリの書込みと読み出し
の周期が一致するため、動きの問題点は発生しない。と
ころが、入力の信号源が５０Ｈｚなど低い周波数の場合
は、液晶のようにフィールド毎に極性を反転して表示し
ている装置などの場合、同じ極性でみるとさらに半分の
周波数となるため、画面の書き換え周期が遅くなり、面
全体がちらついてみえるフリッカ現象となってしまう画
質上の問題がある。また、１００Ｈｚのように速い周波
数になると、ＶＧＡのように画素数が低い場合には大し
た速度でなくても、ＸＧＡの画素数の出力に変換すると
入力の２．６倍程度のスピードが要求されるため、出力
系全体の動作速度を高くしなくてはならない問題点があ
る。例えば、ＸＧＡの６０Ｈｚでは６５ＭＨｚ程度のク
ロックレートのものが、ＸＧＡ１００Ｈｚでは１０８Ｍ
Ｈｚ程度となり、１００ＭＨｚを越えてしまう。解決の
ためには、高い動作速度の部品の採用や新規な部品の開
発、動作系統を分割して速度を下げるなどの回路構成に
する必要などがあり、コストの上昇や回路規模の増大に
つながってしまう。

【００３４】上記の問題に加えて、入力が２系統以上で
あることゆえの問題点も存在する。図１３の例で示した
ように、入力系はそれぞれの入力信号と同期して動作す
るため、ＰＣ１入力とＰＣ２入力は基本的に非同期であ
る一方で、出力系は同一のタイミングで２系統の画像を
１画面に合成して出力するために、入力と出力の垂直周
波数を同期させる方法はどちらか１系統に対しては実施
できるが、同時に２系統に対しては適用できない。この
問題は、入力系統が増加し、それぞれの動画の画質を重
視するマルチ画面用途に対して大きな問題になる。

【００３５】さらに、複数の画像入力に対しては、動画
の画質同様に、色や明るさ、コントラストなど、様々な
画質特性面でマルチ画面特有の、いずれか１系統の入力
系にしか最適化できないか、もしくは最適化する場合回
路規模が増大する問題が発生する。

【００３６】ここで、画像のコントラストやブライト、
ガンマ特性など画質の階調性に関わる問題の例を図１３
の回路で示す。図１４は、図１３などの画像処理装置に
入力する映像信号の１つとして水平方向に階調が８段階
に変化するグレースケール信号を示す。１４−１はグレ
ースケールでの表示画面であり、１４−２はこの時の信
号である。１４−２において、横軸は１水平走査期間の
時間であり、縦軸は信号レベルである。１４−３はこの
ときの入力信号の水平同期信号である。ここでは、１水
平期間に、０％から１００％までを８段階に等分に変化
している。

【００３７】また、図１５に、図１３の画像表示部７に
おける入力信号に対する表示画面の輝度特性を示す。こ
の特性は、例えば透過型の液晶であれば、入力電圧に対
する光の透過率特性であり、反射型のデバイスであれ
ば、入力電圧に対する光の反射率特性である。この特性
は、図１３の画像表示部７によって適した特性が異な
る。ここでは、１５−１、１５−２の２種類の特性を例
に挙げて説明する。１５−１、１５−２において、横軸
は画面表示部の入力信号のレベル、縦軸は表示輝度のレ
ベルであり、イ、ロ、ハはそれぞれ入力信号のあるレベ
ルを示している。

【００３８】ここで、図１３のＰＣ１、ＰＣ２の２系統
の入力ＩＤＡＴＡ１、ＩＤＡＴＡ２に対して、それぞれ
図１６に示す１６−１Ａ、１６−１Ｂのように信号レベ
ルの異なる入力信号が入力されたとする。また、図１６
には図１５に１５−１で示す特性の画像表示部を用いた
場合の２系統の信号での表示輝度レベル１６−４Ａおよ
び１６−４Ｂを示す。１６−４Ａ、１６−４Ｂに示すよ
うに、同様の階調数の入力信号でもＩＤＡＴＡ２の１６
−４Ｂが白１００％黒０％がつぶれているものの、ほぼ
輝度レベルとしては０％から１００％まで出ているのに
対して、もう一方の１６−４Ａは黒が６０％程度まで白
側にシフトし白く浮いた画像になっている。このため、
同一の表示装置に２つの画面を同時表示すると、異なる
黒レベルで、かつ、コントラストの異なる２つの画面が
混在するため、非常に見づらい画面表示になる。

【００３９】ここで、図１３の入力系画像処理部１（３
−１）および入力系画像処理部２（３−２）にＡＧＣ
（Ａｕｔｏ−Ｇａｉｎ−Ｃｏｎｔｒｏｌ）回路を持たせ
た場合は、入力信号の直流レベルと振幅の異なる信号に
対しては補正が行なわれる。しかし、ここで、画像表示
部が図１５の１５−２の特性を有する表示部に交換され
た場合、この特性の変化に対しては信号の補正が行われ
ない。

【００４０】図１７および図１８に、表示部の特性が図
１５の１５−１の場合と１５−２の場合の入力信号と輝
度レベルを示す。図１７および図１８において、２系統
の入力ＩＤＡＴＡ１およびＩＤＡＴＡ２に入力する入力
信号１６−１Ａ、１６−１Ｂと、入力系画像処理部１
（３−１）および入力系画像処理部２（３−２）のＡＧ
Ｃ回路通過後の各信号レベル１６−２Ａ、１６−２Ｂ、
およびこの信号を入力したときの表示部の輝度レベル１
６−４Ａ、１６−４Ｂを示す。図１７の１６−４Ａ、１
６−４Ｂに示すように、１５−１の入出力特性ではＡＧ
Ｃにより階調は０％から１００％まで出ている。しか
し、図１８の１６−４Ａ、１６−４Ｂに示すように、１
５−２の入出力特性では階調は０％から６０％までしか
でていなく、白側数段階が白つぶれ画像になってしま
う。

【００４１】このような、画像表示部の特性の交換に対
しては、図１３の出力系画像処理部６に、画像表示部の
特性に対する補正特性を持たせることが考えられる。図
１９に、表示部の特性が図１５の１５−２の場合の入力
信号と輝度レベルを示す。２系統の入力ＩＤＡＴＡ１お
よびＩＤＡＴＡ２に入力する入力信号１６−１Ａ、１６
−１Ｂと、入力系画像処理部１（３−１）および入力系
画像処理部２（３−２）のＡＧＣ回路通過後の各信号レ
ベル１６−２Ａ、１６−２Ｂに加えて、出力系画像処理
部通過後の各信号レベルを１６−３Ａ、１６−３Ｂに、
この信号を入力したときの表示部７の輝度レベルを１６
−４Ａ、１６−４Ｂに示す。

【００４２】このように、各信号の入力系画像処理部に
入力信号の補正特性を持ち、出力系画像処理部に表示部
の補正特性を持たせることにより、各入力信号のレベル
差や、表示部の特性ばらつきの影響の少ないマルチ画面
表示が実現される。補正特性としては、明るさ（ブライ
ト）、明暗（コントラスト）、ガンマ特性、およびそれ
らの各色の系での差から生じるホワイトバランスなどが
ある。

【００４３】しかしながら、このように、入力系と出力
系の両方に画像信号の補正特性を設けることは、同様の
回路を複数用意することになり、回路規模、調整項目数
が増加し、コストの増大を招く。これは、特に入力数が
多い構成において問題になる。さらに、こうした構成
は、特性補正のためのデジタル処理系を２回以上通すこ
とにより、画像の劣化も招く。図２０に、この説明のた
めの概念図を示す。図２０において、ｘ軸は入力信号の
レベルを、ｙ軸は出力信号の入力レベルを示す。この図
では８ビット２５６段階のデジタル処理系での、ｙ＝
ｘの入出力特性に対して、ｙ＝ｘ² の特性１のテーブ
ルとｙ＝ｘ^1/2の特性２のテーブルを通過させた後の
ｙ＝［ｘ² ］＊［ｘ^1/2］≒ｘの入出力特性を示して
いる。本来であれば、とは一致するはずであるが、
の特性１との特性２の演算通過の各段階で出力は８
ビットに規格化されるため、その度に演算誤差が発生し
て、合成後のでは、０から５０程度のｘに対してのｙ
のビット誤差が大きくなっている。

【００４４】こうしたことを、従来例に当てはめて考え
ると、入力系でのような特性変換を与えて、出力系で
のような特性変換を与えることに相当し、この場合、
出力画像の黒レベルの階調性が劣化し、画像に疑似輪郭
のような画質劣化が生じることになる。この現象を避け
るために、演算ビットを増加させる方法もあるが、コス
トや処理系の規模の増大を招く。

【００４５】このように、従来、複数の入力信号源の画
像を同じ表示部に表示するマルチ画面表示において、表
示部の特性の変化に対して、異なる入力画像の特性を同
じ表示特性に変換する構成は規模が大きくなりコストが
増大する問題があった。また、回路構成上ビット誤差の
大きな回路となり、画質劣化を招く問題を有していた。
このため、容易に各入力系統の明るさやコントラスト、
階調性、色などを揃えられなかった。

【００４６】また、ＡＧＣ回路を入力画像処理装置に持
たせた場合は、信号のダイナミックレンジは確保できる
が、自動で補正をするため、本来表示すべき信号レベル
までも補正を行い、信号送出側の意図を無視してしまう
問題も存在した。

【００４７】本発明の第１の目的は、安価かつ簡単な回
路構成で動画像の画質を改善した画像処理装置を実現す
ることにある。また、複数の入力信号源に対しても、柔
軟に動画質に対して適した処理を行なえる画像処理装置
を実現することにある。

【００４８】また、本発明の第２の目的は、複数の入力
信号源からの入力画像を、同一画面上に表示するマルチ
画面表示用の画像処理装置において、各入力系統からの
入力信号のフォーマットの違いや表示内容の特徴と画像
表示部の特性に対して、柔軟に動画質に適した処理を行
なう画像処理装置を安価に実現することにある。

【００４９】さらに、表示部の特性の変化や各入力信号
源の特性の差、入力信号の表示内容の特徴に対しても、
容易に各入力系統の明るさやコントラスト、階調性、色
などの画質特性をシステム全体に最適化した特性に揃え
て、同一画面にマルチ画面表示を行なうことのできる画
像処理装置を実現することを第３の目的とする。

【００５０】

【課題を解決するための手段および作用】上記第１の目
的を達成するため本発明の第１の局面では、少なくとも
１画面分の画像を記憶する記憶領域を有するメモリ部
と、第１のクロックと第１の画像同期信号により、この
メモリ部へ画像データを書き込むための入力系の動作を
行ない、第２のクロックと第２の画像同期信号により、
このメモリ部から読み出した画像データを出力する出力
系の動作を行なうメモリ制御部と、前記第２のクロック
を作成するクロック発生部と、第２のクロックを入力し
前記第２の画像同期信号を出力する同期制御部とからな
る画像処理装置において、前記同期制御部は、第２のク
ロックを分周して、第１の画像同期信号とは非同期の第
３の画像同期信号と、第２のクロックにより、第１の画
像同期信号を同期化して作成した第４の画像同期信号を
作成するとともに、前記第３の画像同期信号と前記第４
の画像同期信号を切り換えて、前記第２の画像同期信号
として出力することを特徴とする。これらの第３の画像
同期信号と前記第４の画像同期信号の切り換えは、例え
ば第１の画像同期信号の垂直周波数、または出力する画
像の使用目的に応じて選択される。

【００５１】本発明は、さらに、複数の入力系信号処理
部を有し、そこに入力される画像信号を適宜合成して表
示する場合にも適用可能である。この場合、第１の画像
同期信号に同期する第４の画像同期信号としては、複数
の第１の画像同期信号のそれぞれに同期する複数の第４
の画像同期信号を作成し、作成した複数の第４の画像同
期信号と第１の画像同期信号とは非同期の第３の画像同
期信号の中から１つの画像同期信号を選択し、前記第２
の画像同期信号として出力する。この場合、第２の画像
同期信号となる画像同期信号は、複数の第１の画像同期
信号のうち適宜のものの垂直周波数、出力する画像の使
用目的、または前記複数の入力系信号処理部に入力する
信号の動画の有無や割合等に応じて、前記第３の画像同
期信号と前記第４の画像同期信号群の中の１つを選択す
ればよい。さらに、前記複数の入力系信号処理部に入力
する信号源に対して、入力する画像信号を設定、あるい
は再設定する要求を出力する手段を設け、前記第３の画
像同期信号と前記第４の画像同期信号群の中から選択し
て出力する第２の画像同期信号に同期していない任意の
入力信号源に対して、第２の画像同期信号に同期する要
求を出力する構成とすることが好ましい。

【００５２】本発明の第１の局面は、ＣＲＴをはじめ透
過型、反射型の表示装置、液晶表示装置、ＰＤＰ（プラ
ズマディスプレイ）や電荷放出型表示装置などの画像表
示装置、ＣＣＤやＣＭＯＳ型の２次元撮像素子、および
ビデオ信号のキャプチャーボード等のデジタル画像処理
を伴なうあらゆる画像処理装置に適用可能である。

【００５３】上記第２の目的を達成するため本発明の第
２の局面では、複数の系統の映像信号が入力される少な
くとも一つの信号入力部と、少なくとも１画面分の画像
を記憶する記憶領域を有するメモリ部と、少なくとも一
つの画像表示用の信号出力部とを有し、前記複数の系統
の映像信号を前記メモリ部上で合成して前記信号出力部
に出力する画像処理手段、およびこの画像処理手段を制
御する制御手段を有する画像処理装置において、前記制
御手段は、前記複数の系統の映像信号の画像特性情報、
および前記複数の系統の映像信号に基づく画像の前記画
像表示部における画面上の配置条件の少なくとも１つに
より、優先する映像信号を選択して、前記画像処理手段
の動作を、優先する系統の映像信号に適した動作に変更
することを特徴とする。この場合、前記信号出力部に接
続された画像表示部の特性情報を前記優先する映像信号
の選択条件に加え、前記画像処理手段の動作を、優先す
る系統の映像信号と画像表示部とに適した動作に変更す
るようにしてもよい。また、前記制御手段は、入力する
前記複数の系統の映像信号の少なくとも一つに対して画
像特性の変更要求を行なう通信手段を持ち、前記画像処
理手段の動作を優先する系統の映像信号に適した動作に
変更するとともに、優先する系統の映像信号以外の少な
くとも一つの系統の映像信号に対して、前記画像処理手
段の動作に適した画像特性に変更することを要求するよ
うにしてもよい。

【００５４】前記画像処理手段の最適化される動作は、
例えば表示部の表示画面の更新周期である。また、前記
制御手段において前記優先する入力映像信号を選択する
上で参照する前記画像特性情報は、例えば入力画像の更
新周期、動画静止画判別の情報、用途や種類の情報であ
る。また、入力画像の解像度、ガンマ特性の情報、色に
関する情報、明るさ（ブライト）と明暗（コントラス
ト）の情報を参照して、それぞれ表示部の解像度、ガン
マ補正、色補正、明るさと明暗補正を最適化するように
してもよい。

【００５５】上記第３の目的を達成するため本発明の第
３の局面では、複数の入力系の画質調整を行なう入力系
画像処理部と、少なくとも１画面分の画像を記憶する記
憶領域を有するメモリ部と、このメモリ部に対して画像
データの書き込み動作と読み出し動作を行なうととも
に、複数の入力系の画像を１画面に合成した信号を出力
するメモリ制御部と、前記合成された信号を画質調整を
行なうとともに画像表示用出力として出力する出力系画
像処理部と、前記入力系画像処理部と前記出力系画像処
理部を制御するとともに画像表示用信号を出力する画質
制御部とを有する画像処理装置において、前記画質制御
部は、前記複数の入力系の画像に対する補正特性群と該
画質制御部に接続される画像表示部の表示特性に対する
補正特性を有するとともに、前記複数の入力系の画像に
対する補正特性群の中から一つを選択し、それを前記画
像表示部の表示特性に対する補正特性と合成した補正特
性に変換して、前記出力系画像処理部において一括処理
させることを特徴とする。

【００５６】本発明の第２および第３の局面は、ＣＲＴ
をはじめ透過型、反射型の表示装置、液晶表示装置、Ｐ
ＤＰ（プラズマディスプレイ）や電荷放出型表示装置な
どの複数の入力画像を表示できる画像表示装置やその画
像信号処理回路、コンピュータのグラフィック処理を行
なう回路、デジタルＴＶ放送やＩＥＥＥ１３９４などか
ら配信される信号を受け取りディスプレイに表示するセ
ットトップボックス等の複数の入力画像を表示するため
の処理を伴なうあらゆる画像処理装置に適用可能であ
る。

【００５７】

【実施例】以下、本発明の実施例について、図面を用い
て説明する。（実施例１）本発明の第１の実施例の説明のためのブロ
ック図を図１に示す。同図において、１−１はアナログ
の画像信号の入力端子であり、１−２は入力信号の水平
同期信号（ＩＨＤ）入力端子であり、１−３は入力信号
の垂直同期信号（ＩＶＤ）入力端子である。２はＡＤコ
ンバータであり、入力されたアナログ画像信号をｎビッ
トのデジタル信号に変換する。３は入力系画像処理部、
４はメモリ制御部、５は画像データを格納するメモリ
部、６は出力系画像処理部であり、７は画像表示部であ
る。２０−１、２０−２、２０−３、２０−４は各部へ
ｎビットのデジタル信号を伝送するデータバスである。
２１はメモリの制御線とアドレス線から構成される制御
バスであり、２２はメモリのデータバスである。

【００５８】また、８はＰＬＬ回路であり、ＩＣＫは入
力水平同期信号ＩＨＤに同期したクロックである。１２
は発振回路であり、出力系クロックＯＣＫを発生する。
９はマイクロコンピュータ（μＣＯＭ）部であり、１９
はｍ本の、各部を制御する制御バスである。

【００５９】デジタル画像信号はメモリ部５に格納され
る前に入力系画像処理部３で画質の調整や画像の縮小変
換等の処理を行なわれ、メモリ制御部４に転送される。
メモリ制御部４では入力同期信号（ＩＨＤ、ＩＶＤ）と
入力系クロックＩＣＫに対応したタイミングでメモリ部
５に画像データを格納するとともに、出力系クロックＯ
ＣＫ、水平同期信号ＯＨＤ、垂直同期信号ＯＶＤのタイ
ミングで画像データをメモリ部５から読み出し、出力系
画像処理部６にデータを転送する。画像処理部６では、
画質の調整や、画像の拡大変換などが行なわれるのは図
６の従来例と同様である。

【００６０】図１においては、１０が同期制御部であ
り、出力のフレームレートを決定するブロックである。
ここには、入力の同期信号ＩＨＤ、ＩＶＤと出力系クロ
ックＯＣＫが入力し、出力系の水平同期信号ＯＨＤ、垂
直同期信号ＯＶＤと書込みフィールド制御信号ＷＥと読
み出しフィールド制御信号ＲＥを出力する。また、これ
らの制御をマイコンのバス１９によりコントロールす
る。

【００６１】図２にこの同期制御部１０の回路構成例を
示す。図２において、９０１はＯＣＫをカウントするＨ
カウンタであり、９０２はＯＨＤをカウントする第１の
Ｖカウンタであり、９０４はＩＨＤをカウントする第２
のＶカウンタであり、９０５、９０６、９０７はカウン
タ９０１、９０２、９０４それぞれの出力をデコードし
て任意のパルスを作成する第１、第２、第３のデコーダ
である。９０３と９１０はＤ入力フリップフロップ（Ｄ
−ＦＦ）である。また、９０８および９０９は入力のパ
ルスを切り換えて出力する第１および第２のスイッチ
（ＳＷ１およびＳＷ２）である。また、９１１は論理を
反転するインバータである。また、９１２がＩＨＤの、
９１３がＩＶＤの、９１４がＯＣＫの入力端子であり、
９１５がＯＨＤの、９１６がＯＶＤの、９１７がＲＥ
の、９１８がＷＥの出力端子である。また、９１９、９
２０がマイコンの制御バスのうち、各ＳＷを切り換える
信号線の入力端子であり、９２１、９２２、９２３は第
１〜第３のデコーダの値を設定するためのマイコンの制
御バスの入力端子である。

【００６２】９２５、９２６、９２７は各カウンタのク
ロック入力端子であり、９３０、９３１、９３２は各カ
ウンタのクロックのイネーブル端子であり、９３４、９
３５、９３６は各カウンタの出力端子である。９５０は
Ｈカウンタのリセット端子である。また、出力端子９３
４、９３５、９３６、９３７は各デコーダの入力端子に
も接続しており、９３８、９３９、９４０は各デコーダ
の出力端子である。

【００６３】９２８、９２９は各Ｄ−ＦＦ９０３、９１
０のクロック端子であり、９３３はクロックのイネーブ
ル端子、９４１、９４２はＤ−ＦＦの入力端子である。
また、９４３、９４４はＤ−ＦＦの非反転出力端子であ
り、９５２は反転出力端子である。

【００６４】９４７、９４８は第１のスイッチ９０８の
入力端子ＩＮ１、ＩＮ２であり、９４９は出力端子であ
る。９４０、９４５、９４６は第２のスイッチ９０９の
入力端子ＩＮ３、ＩＮ４、ＩＮ５であり、９５１は出力
端子である。

【００６５】ここで、Ｈカウンタ９０１とデコーダ９０
５でＯＣＫをカウントおよびデコードしてＯＨＤを作成
し、９１５から出力するとともに、作成したＯＨＤを第
１のＶカウンタ９０２とデコーダ９０６でカウントおよ
びデコードして第１のスイッチの入力端子９４７に結果
を出力する。一方、入力したＩＶＤはＤ−ＦＦ９０３を
通過し、第１のスイッチ９０８の入力端子９４８に入力
する。入力端子９４７と９４８に入力した信号は、端子
９１９に入力されるマイコンからの制御信号により動作
モードによって選択、切り換えされて、どちらか一方が
端子９１６にＯＶＤとして出力される。

【００６６】また、Ｄ−ＦＦ９０３の出力はＤ−ＦＦ９
１０のイネーブル端子９３３にも入力し、端子９３３に
ＩＶＤが入力する度に極性が反転するメモリ書き込み信
号ＷＥを端子９１８に出力する。また、このメモリ書き
込み信号ＷＥとその反転論理信号とが、メモリ読み出し
信号の候補信号として第２のスイッチ９０９の入力端子
９４５、９４６に入力する。さらにＩＨＤのカウンタ９
０４とＯＨＤのカウンタ９０２との両者の出力結果をデ
コーダ９０７でデコードして、両者の関係で定まる信号
もメモリ読み出し信号の候補信号として第２のスイッチ
９０９の入力端子９４０に入力し、端子９２０へのマイ
コンからの制御信号にしたがって、動作モードによって
この３入力の１つが選択されて、メモリ読み出し信号Ｒ
Ｅとして端子９１７から出力される。

【００６７】この実施例における、入力信号の周波数に
対する動作モードと第１および第２のスイッチの切り換
えて出力される信号との対応表を表１に、またその時の
タイミングチャートを図３に示す。

【００６８】

【表１】

【００６９】表１には、入力信号の垂直周波数の範囲に
対して、出力の垂直周波数が入力信号に同期しているか
どうかと、ダブルバッファリングするかどうか、および
その動作を実現するための図２におけるＳＷ１、ＳＷ２
の切換出力する信号を示している。

【００７０】また、図３においてＡ１、Ａ２、Ａ３、Ａ
４、Ａ５はそれぞれ入力垂直周波数が１００Ｈｚ、８０
Ｈｚ、７５Ｈｚ、６０Ｈｚ、５０Ｈｚのときの入力垂直
同期信号ＩＶＤであり、Ａ６、Ａ７は入力周波数が８０
Ｈｚのときの出力垂直同期信号と出力水平同期信号であ
る。Ａ８、Ａ９は入力周波数が７５Ｈｚのときの出力垂
直同期信号と出力水平同期信号である。Ａ１０、Ａ１１
は入力周波数が６０Ｈｚのときの出力垂直同期信号と出
力水平同期信号である。Ａ１２、Ａ１３は入力周波数が
５０Ｈｚのときと１００Ｈｚのときの出力垂直同期信号
と出力水平同期信号である。

【００７１】本実施例では、使用頻度の高い６０Ｈｚか
ら８０Ｈｚまでの垂直周波数の入力信号に対応して出力
の垂直同期信号ＯＶＤを入力の垂直同期信号ＩＶＤに同
期させるモードを、それ以外の入力信号については、入
力の垂直同期信号には無関係に出力の垂直同期信号を発
生させるモードを選択する構成をとっている。

【００７２】このため、６０Ｈｚから８０Ｈｚまでの垂
直周波数の入力信号に対応しては、ダブルバッファリン
グを用いず（用いてもかまわない）、入力の垂直同期と
同期させる方法で動画に対して追い越し、フレームの二
重化、および欠落のない画質を実現している。このと
き、第１のスイッチはＩＮ２側、第２のスイッチはＩＮ
５（ＩＮ４でも可）を選択する。

【００７３】また、６０Ｈｚ未満の場合は、フリッカ防
止のため、ＳＷ１をＩＮ１側としてダブルバッファリン
グによる動画質の改善を行ない、入力に対しては非同期
とする。入力の垂直周波数が出力の周波数より低い場合
は、書込みメモリ領域と反対のメモリ領域を読み出しフ
ィールドとすればメモリ読み出し走査を書込み走査が追
い越すことはないので、ＳＷ２をＩＮ４側としている。

【００７４】一方、８０Ｈｚ以上では出力系の動作スピ
ードを抑えるために、ＳＷ１をＩＮ１側としてダブルバ
ッファリングによる動画質の改善を行ない、入力に対し
ては非同期とする。入力の垂直周波数が出力の周波数よ
り高い場合は、書込みメモリ領域と反対のメモリ領域を
読み出しフィールドとしても、メモリ読み出し走査を書
込み走査が追い越すことがあるので、ＳＷ２をＩＮ３側
として、入力のＩＨＤと出力のＯＨＤの関係から追い越
しが生じないタイミングでメモリ読み出し信号を出力し
ている。

【００７５】このとき、図１の発振器（ＯＳＣ）１２の
周波数は、出力系の最高垂直周波数であるＸＧＡ８０Ｈ
ｚの時のクロック周波数にあわせて設計される。すなわ
ち、１フィールド＝１Ｖ期間＝１Ｓ／８０＝１２．５ｍ
Ｓであるから、例えば、１Ｖ＝（７６８＋α）Ｈ＝８０
８Ｈとして１Ｈ期間＝１５．５μＳ、１Ｈ＝（１０２４
＋α）ＣＬＫ＝１３４４ＣＬＫとして１ＣＬＫ＝１１．
５ｎＳとなり、発振器１２の周波数は、１／１１．５ｎ
Ｓ＝８７ＭＨｚとなる。図３において、Ａ２の８０Ｈｚ
のＩＶＤが入力した場合、その出力ＯＶＤ＝ＩＶＤとな
り、ＯＶＤの１周期間のＩＨＤは７６８＋α＝８０８個
に設定される。

【００７６】また、Ａ３、Ａ４の７５Ｈｚ、６０Ｈｚの
ＩＨＤが入力した場合、対応するＯＨＤであるＡ８、Ａ
９はＩＨＤと同周期になり、また、ＯＶＤの１周期間の
ＯＣＫおよびＯＨＤの周期は一定に保たれるため、ＯＶ
Ｄ１周期間のＯＨＤ数が比例して増加する。この７６８
＋α＝８０８本を越える分の期間についてはブランキン
グ期間が増加すると考えて表示部を駆動している。

【００７７】一方、入力ＩＨＤが１００ＨｚのＡ１や５
０ＨｚのＡ５の場合は、入力と非同期に出力の垂直周波
数を設定するため、Ａ１２のＯＶＤ、Ａ１３のＯＨＤに
示すように８０Ｈｚの時と同じＯＶＤ、ＯＨＤ周期でか
つ、入力と非同期に自走させている。６０〜８０Ｈｚと
いう周波数は、現行のＰＣやＷＳ（ワークステーショ
ン）やＤＴＶ（デジタルテレビ）等、最も広く普及して
いる周波数帯である一方、ＴＶからの動画の映像ソース
もＮＴＳＣが６０Ｈｚのため、この範囲に入ってくるた
め使用頻度が非常に高く動画を最優先させる意味は高
い。

【００７８】一方、５０Ｈｚなど、低い周波数のフリッ
カ現象は、動画、静止画に関らず非常に見づらい画質劣
化となる点から、ダブルバッファリングのような簡易的
に動画に強い方式をとる方法で、フリッカ防止と動画画
質向上を両立させている。

【００７９】また、１００Ｈｚのように高い垂直周波数
の信号に関しては、１００ＭＨｚを超える動作速度が回
路的な負担が大きいことを重視し、ダブルバッファリン
グのような簡易的に動画に強い方式をとる方法で、コス
ト削減と安定動作を動画画質向上と両立させている。特
に液晶やＰＤＰなどの表示素子は駆動電圧が１０数Ｖか
ら数十Ｖという高電圧が必要とされるため、１画素あた
りの速度が高速化すると、映像信号系やドライバ回路が
非常に高い動作帯域やスルーレートが必要とされる。現
状においても、こうした高い速度の駆動に対しては追従
できない部分を、複数に分割駆動しているが、さらなる
出力系の高速化は高速な部品ヘの変更、新規部品の開
発、分割数の変更などの回路変更によるコストアップば
かりでなく回路の動作マージンを狭くし、安定的な動作
を困難にする要因となる。また、この問題はＳＸＧＡや
ＵＸＧＡといった、現状よりもさらに数倍画素数の多い
表示素子などを駆動する場合に、特に重要になる。将来
の高画素化のためにも、コスト削減と安定動作が動画画
質向上と両立できる点が重要になってくる。

【００８０】本実施例のような構成をとることで、シス
テムの全体の動作として、動画に強い構成をとり、特に
使用頻度の高い垂直周波数帯で動画の問題のない動作を
実現し、また、その他の垂直周波数帯では簡易的に動画
に強い動作を行なうことで回路構成の簡素化、安価化を
実現している。

【００８１】ここでは、使用頻度の高い垂直周波数帯域
以外の周波数をダブルバッファリングさせたが、ダブル
バッファリングは、メモリ領域を倍必要とすること、ま
たそのための制御回路部分が必要となるため、機能とし
て省くことも考えられる。特定の垂直周波数帯域は入力
の垂直周波数に同期させる一方で、その帯域以外の使用
頻度は低いと判断し、製品として動作はするが、動画質
は改善しない単なる非同期な動作に切り換えることも安
価な製品を提供する意味で本発明のひとつの実施の形態
である。

【００８２】また、本実施例では、入力信号の垂直周波
数により、出力系を入力系と同期させるか非同期とする
かを選択したが、本発明の第１の実施形態は出力系を入
力系と同期させるか非同期とするかを選択する回路を有
することが特徴であり、切り換える基準は入力信号の垂
直周波数以外にも、入力信号のフォーマットのほかの項
目であったり、システムの動作モードであったり、ユー
ザー設定などによる場合も含んでいる。実施例２は、こ
のような基準として、動画か静止画かを選択の基準にし
た例を示す。

【００８３】（実施例２）実施例１では、入力信号の垂
直周波数によって出力系のＶ同期を入力同期信号に同期
させるか非同期にするかを切り換える例を示したが、実
施例２では、動作目的や用途で入力の同期信号に同期さ
せるか非同期にするかを切り換える例を示す。図４に実
施例２のブロック図を示す。

【００８４】ここでは、入力系が２系統になり、メモリ
制御部で合成している。これは、図５に示すように、例
えば画面全体（Ｃ１）にＰＣのグラフや表などの出力画
面を表示して、子画面部（Ｃ２）にＴＶ電話の画像など
の動画を出力するなどの、異なる入力源の合成画面を想
定した回路構成である。こうした場合、両者の信号には
一般的に同期関係がない。また、動画か静止画かは接続
される入力源によって多種多様な組み合わせとなる。

【００８５】図４において３−１は入力Ａ系統の画像処
理部であり、１−４はｑビットのデジタルの画像信号の
入力端子であり、１−５は入力信号の水平同期信号（Ｉ
ＨＤ１）入力端子であり、１−６は入力信号の垂直同期
信号（ＩＶＤ１）入力端子、ｌ−７は入力信号の同期ク
ロック（ＩＣＫ１）入力端子である。また、３−２は入
力Ｂ系統の画像処理部であり、１−８はアナログの画像
信号の入力端子であり、１−９は入力信号の水平同期信
号（ＩＨＤ２）入力端子であり、１−１０は入力信号の
垂直同期信号（ＩＶＤ２）入力端子である。２はＡＤコ
ンバータであり、Ｂ系統のアナログ信号をｎビットのデ
ジタル信号に変換する。４−２はメモリ制御部、５は画
像データを格納するメモリ部、６は出力系画像処理部で
あり、７は画像表示部である。２０−５、２０−６はｑ
ビットのデジタル信号のデータバスであり、２０−７、
２０−８はｎビットのデジタル信号を伝送するデータバ
スである。また、２０−９、２０−１０はｒビットのデ
ジタル信号を伝送するデータバスである。２１はメモリ
の制御線とアドレス線から構成される制御バスであり、
２２はメモリのデータバスである。

【００８６】さらに、１−１１、１−１２はそれぞれ入
力Ａ系統、Ｂ系統のＤＤＣ（ＤｉｓｐｌａｙＤａｔａ
Ｃａｎｎｅｌ）端子であり、ディスプレイの情報を入
力信号源に伝える端子である。なお、ＤＤＣは、ＶＥＳ
Ａ（ＶｉｄｅｏＥｌｅｃｔｒｏｎｉｃｓＳｔａｎｄ
ａｒｄｓＡｓｓｏｃｉａｔｉｏｎ）により規格化され
たコンピュータ用ディスプレイとホストシステム間の通
信の標準である。

【００８７】また、８はＰＬＬ回路であり、ＩＣＫ２は
入力Ｂ系の水平同期信号ＩＨＤ２に同期したクロックで
ある。１２は発振回路であり、出力系クロックＯＣＫを
発生する。９はマイクロコンピュータ（μＣＯＭ）部で
あり、１９はｍ本の、各部を制御する制御バスである。

【００８８】デジタル画像信号はメモリ部５に格納され
る前に入力系画像処理部３−１、３−２で画質の調整や
画像の縮小変換等の処理を行なわれ、メモリ制御部４−
２に転送される。また、入力系画像処理部３−１、３−
２では動き検出も行ない、その結果をマイコンのバス１
９を介してマイコン９に送る。メモリ制御部４では入力
同期信号（ＩＨＤ１、ＩＨＤ２、ＩＶＤ１、ＩＶＤ２）
と入力系クロックＩＣＫ１、ＩＣＫ２に対応したタイミ
ングでメモリ部５に画像データを格納するとともに、出
力系クロックＯＣＫ、水平同期信号ＯＨＤ、垂直同期信
号ＯＶＤのタイミングで画像データをメモリ部５から読
み出し、出力系画像処理部６にデータを転送する。画像
処理部６においては、図６の従来例と同様に、画質の調
整や、画像の拡大変換などが行なわれる。

【００８９】図４において、１０が同期制御部であり、
出力のフレームレートを決定するブロックである。ここ
には、２系統の入力系同期信号ＩＨＤ１、ＩＶＤ１、Ｉ
ＨＤ２、ＩＶＤ２と出力系クロックＯＣＫ１８が入力
し、出力系の水平同期信号ＯＨＤおよび垂直同期信号Ｏ
ＶＤと、書込みフィールドの制御信号ＷＥと、読み出し
フィールド制御信号ＲＥとを出力する。また、これらの
制御をマイコンのバス１９によりコントロールする。

【００９０】ここで、同期制御部１０の動作例を表２に
示す。実施例１同様、出力の垂直同期信号をスイッチを
用いて、入力に同期か非同期かを切り換える。実施例１
と異なるのは、入力が２系統になった点と、周波数によ
って同期関係を切り換えるほかに、入力源２系統の動画
と静止画の状態によって同期関係を切り換える点であ
る。

【００９１】

【表２】

【００９２】前述の入力の画像処理部３−１、３−２の
動き検出の結果を受けて、マイコン部９からの制御信号
により、表２のように動作モードを切り換える。一方が
動画で一方が静止画の場合は、動画のほうの入力垂直同
期信号にＯＶＤを同期させる。また、２系統とも動画の
場合には、ＩＶＤ１とＩＶＤ２を比較し速い周期の垂直
同期信号にＯＶＤを同期させる。また、据置のＴＶ会議
システムなど、Ａ系統がＰＣでＢ系統がＴＶ出力などの
ように用途が固定している場合には、マニュアル設定で
Ａ系統のＩＶＤ１に同期させるか、Ｂ系統のＩＶＤ２に
同期させるか、Ａ、Ｂとも非同期にＯＶＤを発生させる
かを決定できるようにしてある。

【００９３】さらに、本実施例では、ＤＤＣなどのディ
スプレイ側の情報をＰＣなどの入力信号源に伝える制御
線を用いて、以下に述べる制御も行なう。すなわち、最
初の状態で、一方のみが動作し、一方が接続されていな
い場合、例えばＢ系統のみが接続、動作しているとする
と、同期制御部１０は実施例１同様、ＩＶＤ２に対して
ＯＶＤを表１のような動作に設定する。

【００９４】次に、後から１系統が接続される場合に
（この場合Ａ系統）、マイコンは現在のＯＶＤ周期と同
じ垂直周波数の信号をＡ系統のＤＤＣ端子１−１１を介
し入力信号源に対して要求する。これを受けたＡ系統の
入力信号源は、要求された垂直周波数の信号に設定を行
ない、結果として入力の２系統とも同じ周波数となり、
両方の画像が動画に対して強い出力設定にすることが可
能にできる。

【００９５】また、新規のＡ系統がＤＤＣを受け付けな
い場合は、マイコン部が判断を行ない、後に接続された
Ａ系統のＩＶＤ１に同期した設定に出力同期ＯＶＤを再
設定する一方、このＯＶＤ周期と同じ垂直周波数の信号
をＢ系統のＤＤＣ端子１−１２を介してＢ系統の入力信
号源に対して要求する。これを受けたＢ系統の入力信号
源は、要求された垂直周波数の信号に再設定を行ない、
入力の２系統が同じ周波数に設定される。

【００９６】このような構成をとることで、複数の異な
る周期の入力信号が混在するシステムにおいても、出力
系の構成は１系統のクロックで動作させながら、動画に
強い構成を簡単で安価な回路構成で実現することができ
る。

【００９７】（実施例３）図２１は本発明を適用したデ
ィスプレイの第３の実施例として、１系統はデジタルの
コンピュータ画像信号の入力であり、もう１系統はアナ
ログのコンピュータ画像信号の入力である２系統のＰＣ
入力を有し、フレームメモリの出力を制御して合成を行
ない、１系統の画像表示部に２画面のマルチ画面表示を
行なう画像表示装置の画像処理部のブロック図を示す。

【００９８】同図において、１−１ａは１系統めのｑビ
ットのデジタルのコンピュータ画像信号（ＩＤＡＴＡ
１）の入力端子である。ここでは、本来、赤、青、緑
（ＲＧＢ）の３系統あるはずであるが、構成の説明を簡
単にするため、１系統で示している（以下同様）。１−
１ｂは入力信号の水平同期信号（ＩＨＤ１）入力端子で
あり、１−１ｃは入力信号の垂直同期信号（ＩＶＤ１）
入力端子である。１−１ｄは画像信号のクロック（ＩＣ
Ｋ１）入力端子であり、１−１ｅはＤＤＣ信号（ＤＤＣ
１）の入出力端子である。２０−１ａ−１、２０−１ａ
−２は各部へｑビットのデジタルの画像信号を伝送する
データバスである。また、２０−１ｂ、２０−１ｃ、２
０−１ｄ、２０−１ｅは、それぞれ、ＩＨＤ１、ＩＶＤ
１、ＩＣＫ１、ＤＤＣ１の信号線である。

【００９９】１−２ａは２系統めのアナログのコンピュ
ータ画像信号（ＩＤＡＴＡ２）の入力端子である。１−
２ｂは入力信号の水平同期信号（ＩＨＤ２）入力端子で
あり、１−２ｃは入力信号の垂直同期信号（ＩＶＤ２）
入力端子である。１−２ｅはＤＤＣ信号（ＤＤＣ２）の
入出力端子である。

【０１００】２はＡＤコンバータであり、アナログの画
像信号（ＩＤＡＴＡ２）をｎビットのデジタル信号に変
換する。また、８はＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄ
Ｌｏｏｐ）回路であり、１−２ｂから入力した水平同
期信号（ＩＨＤ２）に同期したＰＣ２側の入力系のクロ
ック（ＩＣＫ２）を発生する。

【０１０１】２０−２ａ−０はアナログの信号線であ
り、２０−２ａ−１、２０−２ａ−２はｎビットのデジ
タルの信号線である。また、２０−２ｂ、２０−２ｃ、
２０−２ｄ、２０−２ｅは、それぞれ、ＩＨＤ２、ＩＶ
Ｄ２、ＩＣＫ２、ＤＤＣ２の信号線である。

【０１０２】３−１はＰＣ１の入力系の画像処理部１で
あり、３−２はＰＣ２の入力系の画像処理部２処理部で
ある。１０−３が画像比較部であり、２０−ＲＥＦ−
１、２０−ＲＥＦ−２が、入力系画像処理部１および入
力系画像処理部２から出力される画像信号から比較用に
抽出された比較信号の信号線である。

【０１０３】４は２系統の入力画像処理部から入力され
た画像信号を、一旦メモリに記憶し、マルチ画面として
出力するために画像を合成して、出力系の画像処理部に
出力する制御を行なうメモリ制御部である。５−１、５
−２は入力系ＰＣ１、ＰＣ２にそれぞれ対応したフレー
ムメモリ（メモリＡ、メモリＢ）である。２１−１、２
１−２はそれぞれメモリＡ、Ｂの制御バスであり、２２
−１、２２−２はそれぞれメモリＡ、Ｂのデータバスで
ある。６は出力系の画像処理部であり、また、７は液晶
やプラズマディスプレイ、ＣＲＴなどの画像表示部であ
る。

【０１０４】１−ｆは画像表示部のデジタルデータ（Ｏ
ＤＡＴＡ）の画像表示部の入力端子であり、１−ｇは出
力信号の水平同期信号（ＯＨＤ）の画像表示部の入力端
子であり、１−ｈは出力信号の垂直同期信号（ＯＶＤ）
の画像表示部の入力端子である。１−ｉは、出力画像信
号のクロック（ＯＣＫ）の画像表示部の入力端子であ
り、１−ｊは、マイコンバス（ＭＢ）の画像表示部の入
力端子である。また、１−ｓは、画像表示部に対するＤ
ＤＣ信号（ＤＤＣ３）の入出力端子であり、２０−ｓ−
１、２０−ｓ−２はこのＤＤＣ３の信号線である。２０
−ｆ−１、２０−ｆ−２、２０−ｆ−３はｋビットのデ
ジタルの画像データ（ＯＤＡＴＡ）の信号線である。

【０１０５】１２は発振回路であり、出力系のクロック
（ＯＣＫ）を発生する。２０−ｉ−１、２０−ｉ−２は
ＯＣＫの信号線である。

【０１０６】１０−２が同期制御部であり、２０−ＷＥ
−１はメモリＡの書込みフィールドの制御信号ＷＥ―
Ａ、２０−ＲＥ−１はメモリＡの読み出しフィールド制
御信号ＲＥ−Ａ、２０−ＷＥ−２はメモリＢの書込みフ
ィールドの制御信号ＷＥ―Ｂ、２０−ＲＥ−２はメモリ
Ｂの読み出しフィールド制御信号ＲＥ−Ｂである。ま
た、２０−ｇ−１、２０−ｇ−２は出力系の水平同期信
号（ＯＨＤ）の信号線である。２０−ｈ−１、２０−ｈ
−２は出力系の垂直同期信号（ＯＶＤ）の信号線であ
る。

【０１０７】９はシステムを制御するマイコン部であ
り、１９−１および１９−２はマイコンから各部への制
御線およびデータ線からなるマイコンバス（ＭＢ）であ
る。

【０１０８】画像の入力端子１−１ａから入力したデジ
タル画像信号は、５−１のメモリ部Ａに格納される前に
３−１の入力系画像処理部１で画質の調整や画像の縮小
変換等の処理を行なわれてから、４のメモリ制御部に転
送される。また、入力系画像処理部１から画質を比較す
るための信号が、マイコンで選択されて画像比較部に送
出される。

【０１０９】また、画像の入力端子１−２ａから入力し
たアナログ画像信号は、ＰＬＬ回路８で作成されたクロ
ックに同期して、ＡＤコンバータ２でデジタルデータに
変換される。こうして得られたデジタル画像信号は、５
−２のメモリ部Ｂに格納される前に３−２の入力系画像
処理部２で画質の調整や画像の縮小変換等の処理を行な
われてから、４のメモリ制御部に転送される。また、入
力系画像処理部２から画質を比較するための信号が、マ
イコンで選択されて画像比較部に送出される。

【０１１０】４のメモリ制御部では、ＩＤＡＴＡ１から
の信号を、入力同期信号（ＩＨＤ１、ＩＶＤ１）と入力
系クロックＩＣＫ１に対応したタイミングで５−１のメ
モリ部Ａに画像データを格納するとともに、ＩＤＡＴＡ
２からデジタルに変換された信号を、入力同期信号（Ｉ
ＨＤ２、ＩＶＤ２）と入力系クロックＩＣＫ２に対応し
たタイミングで５−２のメモリ部Ｂに画像データを格納
する。

【０１１１】本実施例では、このメモリ部Ａ、メモリ部
Ｂの双方ともダブルバッファリング可能なメモリ領域を
確保し、同期制御部のメモリ書き込み信号と読み出し信
号（２０−ＷＥ−１、２０−ＷＥ−２、２０−ＲＥ−
１、２０−ＲＥ−２）で書き込みメモリ領域および読み
出しメモリ領域を切替え制御する。

【０１１２】さらに、出力系のクロックＯＣＫと同期制
御部からの水平同期信号ＯＨＤ、垂直同期信号ＯＶＤに
同期して所定の画像の大きさ、表示位置の関係に合った
タイミングで２つの画像データを５−１と５−２のメモ
リ部から読み出して、６の出力系画像部にデータを転送
する。

【０１１３】６の画像処理部では、画質の調整や、画像
の拡大変換などが行なわれる。最後に画像表示部にこれ
らの画像データと同期信号、クロックが伝送され画像表
示が行なわれる。

【０１１４】本実施例においては、１０−２の同期制御
部において、出力として選択されたフレームレートにあ
わせて、出力の同期信号とメモリ制御信号を作成、選択
切替えを行なう。ここには、入力の同期信号ＩＨＤ１、
ＩＨＤ２およびＩＶＤ１、ＩＶＤ２と出力系のクロック
ＯＣＫが入力し、出力系の水平同期信号ＯＨＤ（２０−
ｇ−１）、垂直同期信号ＯＶＤ（２０−ｈ−１）とメモ
リＡの書込みフィールドの制御信号ＷＥ―Ａ（２０−Ｗ
Ｅ−１）と読み出しフィールド制御信号ＲＥ―Ａ（２０
−ＲＥ−１）およびメモリＢの書込みフィールドの制御
信号ＷＥ―Ｂ（２０−ＷＥ−２）と読み出しフィールド
制御信号ＲＥ―Ｂ（２０−ＲＥ−２）を出力する。ま
た、これらの制御をマイコンのバス１９−１によりコン
トロールする。

【０１１５】また、本実施例においては、１０−３の画
像比較部において、各入力系の画質の比較を行ない、マ
イコンが出力系と各入力系の画質制御を行なうための情
報の出力を行なう。入力系画像処理部１および入力系画
像処理部２から出力される画像信号から比較用に抽出さ
れた比較信号２０−ＲＥＦ−１、２０−ＲＥＦ−２から
得られた比較情報の演算結果がマイコンバス１９−１を
経由してマイコンに伝達される。

【０１１６】本実施例において、マイコン部では各入力
系の同期信号ＩＨＤ１、ＩＨＤ２、ＩＶＤ１、ＩＶＤ２
が入力され、同期信号による各入力信号の動作タイミン
グの比較を行なうことに加えて、ＤＤＣ３やほかの通信
経路、初期情報で与えられる表示部の特性や条件とも加
味した比較を行ない、システムの動作タイミングを決定
して同期制御部を制御するとともに、ＤＤＣ１、ＤＤＣ
２を介して入力信号源の動作タイミングの制御も行な
う。また、画質については、画像比較部から得られる各
入力系の画質特性の比較結果に加えて、ＤＤＣ３や他の
通信経路、初期情報等で与えられる表示部の特性や条件
との比較を行ない、内部の各画像処理部（入力系画像処
理部１、入力系画像処理部２、出力系画像処理部）を制
御するとともに、ＤＤＣ１、ＤＤＣ２を介して入力信号
源の画質制御を行なう。

【０１１７】これにより、複数の入力系の様々なフォー
マットと画質特性の入力画像を１画面上に合成してマル
チ画面表示を行なう際に、各入力系と出力表示部の画質
や動画の特性に応じて、システム全体の動作タイミング
と画質が最適化される。

【０１１８】図２２にこの同期制御部１０−２の回路構
成例を示す。図２２において、９０１はＯＣＫをカウン
トするＨカウンタであり、９０２はＯＨＤをカウントす
る第１のＶカウンタであり、９０４−１はＩＨＤ１をカ
ウントする第２のＶカウンタである。９０４−２はＩＨ
Ｄ２をカウントする第３のＶカウンタである。

【０１１９】９０３−１、９０３−２と９１０−１、９
１０−２、９５７−１、９５７−２はＤ入力フリップフ
ロップ（ＤＦＦ）であり、９０５、９０６、９０７−
１、９０７−２はそれぞれのカウンタ出力をデコードし
て任意のパルスを作成する第１、第２、第３、第４のデ
コーダである。また、９０８、９０９−１、９０９−２
は入力のパルスを切り換えて出力する第１（ＳＷ１）、
第２（ＳＷ２−１）、第３（ＳＷ２−２）のスイッチで
ある。また、９１１−１、９１１−２は論理を反転する
インバータである。

【０１２０】また、９１２−１、９１２−２がＩＨＤ
１、ＩＨＤ２の、９１３−１、９１３−２がＩＶＤ１、
ＩＶＤ２の、９１４がＯＣＫの入力端子であり、９１５
がＯＨＤの、９１６がＯＶＤの、９１７−１、９１７−
２がＲＥ−Ａ、ＲＥ−Ｂの、９１８−１、９１８−２が
ＷＥ−Ａ、ＷＥ−Ｂの出力端子である。また、９１９、
９２０−１、９２０−２がマイコンの制御バスのうち、
第１〜第３の各ＳＷを切り換える信号線の入力端子であ
り、９２１、９２２、９２３−１、９２３−２は第１〜
第４のデコーダの値を設定するためのマイコンの制御バ
スの入力端子である。

【０１２１】また、９２５、９２６、９２７−１、９２
７−２は各カウンタのクロック入力端子であり、９３
０、９３１、９３２−１、９３２−２は各カウンタのク
ロックのイネーブル端子であり、９３４、９３５、９３
６−１、９３６−２は各カウンタの出力端子である。９
５０はＨカウンタのリセット端子である。また、各カウ
ンタの出力端子９３４、９３５、９３６−１、９３６−
２は各デコーダの入力端子９５３、９５４、９５５−
１、９５５−２、９５６−１、９５６−２、９３７−
１、９３７−２にも接続しており、９３８、９３９、９
４０−１、９４０−２は各デコーダの出力端子である。

【０１２２】また、９２８−１、９２８−２、９２９−
１、９２９−２、９５８−１、９５８−２は各ＤＦＦの
クロック端子であり、９３３−１、９３３−２、９５９
−１、９５９−２はクロックのイネーブル端子、９４１
−１、９４１−２、９４２−１、９４２−２、９６０−
１、９６０−２はＤ入力端子である。また、９４３−
１、９４３−２、９４４−１、９４４−２、９６１−
１、９６１−２はＤＦＦの出力端子であり、９５２−
１、９５２−２は反転出力端子である。

【０１２３】９４７、９４８−１、９４８−２は第１の
スイッチ９０８の入力端子ＩＮ１、ＩＮ２−１、ＩＮ２
−２であり、９４９は出力端子である。９６２−１、９
４５−１、９４６−１は第２のスイッチ（ＳＷ２−１）
９０９−１の入力端子ＩＮ３−１、ＩＮ４−１、ＩＮ５
−１であり、９５１−１は出力端子である。９６２−
２、９４５−２、９４６−２は第３のスイッチ（ＳＷ２
−２）９０９−２の入力端子ＩＮ３−２、ＩＮ４−２、
ＩＮ５−２であり、９５１−２は出力端子である。

【０１２４】Ｈカウンタ９０１とデコーダ９０５でＯＣ
Ｋをカウント、デコードしてＯＨＤを作成し、端子９１
５から出力するとともに、作成したＯＨＤを第１のＶカ
ウンタ９０２とデコーダ９０６でカウント、デコードし
て第１のスイッチの入力端子９４７に結果を出力する。

【０１２５】一方、入力したＩＶＤ１はＤＦＦ９０３−
１を通過し、第１のスイッチの入力端子９４８−１に入
力する。また、入力したＩＶＤ２はＤＦＦ９０３−２を
通過し、第１のスイッチの入力端子９４８−２に入力す
る。入力端子９４７と９４８−１、９４８−２に入力し
た信号は、端子９１９のマイコンからの制御信号により
動作モードによって選択、切り換えられて、どれか一つ
が端子９１６にＯＶＤとして出力される。

【０１２６】また、ＤＦＦ９０３−１の出力はＤＦＦ９
１０−１のイネーブル端子９３３−１にも入力し、端子
９３３−１にＩＶＤ１が入力する度に極性が反転するメ
モリ書き込み信号ＷＥ―Ａを端子９１８−１に出力す
る。また、ＤＦＦ９０３−２の出力はＤＦＦ９１０−２
のイネーブル端子９３３−２にも入力し、端子９３３−
２にＩＶＤ２が入力する度に極性が反転するメモリ書き
込み信号ＷＥ―Ｂを端子９１８−２に出力する。

【０１２７】また、このメモリ書き込み信号ＷＥ―Ａと
その反転論理信号とが、メモリ読み出し信号の候補信号
として第２のスイッチ（ＳＷ２−１）９０９−１の入力
端子９４５−１、９４６−１に入力する。さらにＩＨＤ
１のカウンタ９０４−１出力とＩＨＤ２のカウンタ９０
４−２出力とＯＨＤのカウンタ９０２出力の３者の値
を、マイコンからの制御信号９２３−１で定まる関係で
デコードしたデコーダ９０７−１の出力端子９４０−１
からの信号も、メモリ読み出し信号の候補信号として第
２のスイッチ（ＳＷ２−１）９０９−１の入力端子９６
２−１に入力し、端子９２０−１のマイコンからの制御
信号にしたがって、動作モードによってこの３入力のう
ち一つが選択される。この結果をＯＶＤのタイミングで
ＤＦＦ９５７−１でラッチを行ない、メモリ読み出し信
号ＲＥ―Ａとして端子９１７−１から出力する。

【０１２８】さらに、メモリ書き込み信号ＷＥ―Ｂとそ
の反転論理信号とが、メモリ読み出し信号の候補信号と
して第３のスイッチ（ＳＷ２−２）９０９−２の入力端
子９４５−２、９４６−２に入力する。さらにＩＨＤ１
のカウンタ９０４−１出力とＩＨＤ２のカウンタ９０４
−２出力とＯＨＤのカウンタ９０２の３者の値を、マイ
コンからの制御信号９２３−２で定まる関係でデコード
したデコーダ９０７−２の出力端子９４０−２からの信
号も、メモリ読み出し信号の候補信号として第３のスイ
ッチ（ＳＷ２−２）９０９−２の入力端子９６２−２に
入力し、端子９２０−２のマイコンからの制御信号にし
たがって、動作モードによってこの３入力のうち一つが
選択される。この結果をＯＶＤのタイミングでＤＦＦ９
５７−２でラッチを行ない、メモリ読み出し信号ＲＥ―
Ｂとして端子９１７−２から出力する。

【０１２９】この実施例における、入力信号の周波数に
対する動作モードと各スイッチを切り換えて出力される
信号との対応表を表３に示す。またその時のタイミング
チャートは、前掲の図３と同様になる。

【０１３０】

【表３】

【０１３１】表３には、２系統の入力信号の垂直同期信
号（ＩＶＤ１、ＩＶＤ２）の周波数ｆＩＮ１、ｆＩＮ２
の範囲に対して、出力の垂直周波数をいずれの入力信号
に同期させるかどうかと、ダブルバッファリングするか
どうか、およびその動作を実現するための図２１におけ
るＳＷ１、ＳＷ２−１、ＳＷ２−２の切換出力する信号
を示している。

【０１３２】また、図３においてＡ１、Ａ２、Ａ３、Ａ
４、Ａ５はそれぞれ入力垂直周波数が１００Ｈｚ、８０
Ｈｚ、７５Ｈｚ、６０Ｈｚ、５０Ｈｚのときの入力垂直
同期信号ＩＶＤ（ＩＶＤ１やＩＶＤ２）であり、Ａ６、
Ａ７は入力周波数が８０Ｈｚのときの出力垂直同期信号
（ＯＶＤ）と出力水平同期信号（ＯＨＤ）である。Ａ
８、Ａ９は入力周波数が７５Ｈｚのときの出力垂直同期
信号（ＯＶＤ）と出力水平同期信号（ＯＨＤ）である。
Ａ１０、Ａ１１は入力周波数が６０Ｈｚのときの出力垂
直同期信号（ＯＶＤ）と出力水平同期信号（ＯＨＤ）で
ある。Ａ１２、Ａ１３は入力周波数が５０Ｈｚのときと
１００Ｈｚのときの出力垂直同期信号（ＯＶＤ）と出力
水平同期信号（ＯＨＤ）である。

【０１３３】本実施例では、使用頻度の高い６０Ｈｚか
ら８０Ｈｚまでの垂直周波数の入力信号に対しては、出
力の垂直同期信号ＯＶＤを入力の垂直同期信号ＩＶＤ１
やＩＶＤ２に同期させるモードとして、動画に強い画像
を表示させる。また、ＩＶＤ１とＩＶＤ２がともに使用
頻度の高い６０Ｈｚから８０Ｈｚまでの垂直周波数の場
合は、入力画像の性質をマイコンで判断したり（例え
ば、動画、静止画判別を、図２１の１０−３の画像比較
部で行なう）、ユーザーの設定で選択したり、表示画面
上での各入力画像の表示面積の割合に応じたり、画面上
に複数のウインドウ画面が開いているときに、最も前面
側の画面を選択するなどで、２系統のうちいずれの入力
を優先して同期を合わせるかを選択している。

【０１３４】したがって、６０Ｈｚから８０Ｈｚまでの
垂直周波数の入力信号に対応しては、ダブルバッファリ
ングを用いる必要はなく（用いてもかまわない）、入力
の垂直同期と同期させる方法で動画に対して追い越し、
フレームの二重化、欠落のない画質を実現している。Ｉ
ＶＤ１と同期を取る場合（表３の(4)、(5)、(6)、
(9)）、ＳＷ１はＩＮ２−１側、同期を合わせる系統の
スイッチＳＷ２−１はＩＮ５−１を選択する。ＩＶＤ２
と同期を取る場合（表３の(2)、(7)、(8)、(11)）、Ｓ
Ｗ１はＩＮ２−２側、同期を合わせる系統のスイッチＳ
Ｗ２−２はＩＮ５−２を選択する。

【０１３５】また、入力の垂直周波数が６０Ｈｚ未満の
場合（ＩＶＤ１にとっては表３の(1)〜(3)、ＩＶＤ２に
とっては(1)、(4)、(10)）は、フリッカ防止のため、Ｓ
Ｗ１をＩＮ１側としてダブルバッファリングによる動画
質の改善を行ない、出力は８０Ｈｚ一定で出力して、入
力に対しては非同期とする。入力の垂直周波数が出力の
周波数より低い場合は、書込みメモリ領域と反対のメモ
リ領域を読み出しフィールドとすればメモリ読み出し走
査を書込み走査が追い越すことはないので、ＳＷ２（Ｓ
Ｗ２−１もしくはＳＷ２−２）をＩＮ４（ＩＮ４−１も
しくはＩＮ４−２）側としている。

【０１３６】一方、入力の垂直周波数ＩＶＤ（ＩＶＤ
１、ＩＶＤ２）が８０Ｈｚ以上（ＩＶＤ１にとっては表
３の(10)〜(12)、ＩＶＤ２にとっては(3)、(9)、(12)）
では、出力系の動作スピードを抑えるために、ＳＷ１を
ＩＮ１側としてダブルバッファリングによる動画質の改
善を行ない、出力は８０Ｈｚ一定で出力して、入力に対
しては非同期とする。入力の垂直周波数が出力の周波数
より高い場合は、書込みメモリ領域と反対のメモリ領域
を読み出しフィールドとしても、メモリ読み出し走査を
書込み走査が追い越すことがあるので、ＳＷ２（ＳＷ２
−１もしくはＳＷ２−２）をＩＮ３（ＩＮ３−１もしく
はＩＮ３−２）側として、入力のＩＶＤ１、ＩＶＤ２と
出力のＯＶＤの関係から追い越しが生じないタイミング
でメモリ読み出し信号を出力する。

【０１３７】また、ＩＶＤ１とＩＶＤ２がともに使用頻
度の高い６０Ｈｚから８０Ｈｚまでの垂直周波数の場合
に、出力と同期しないモードに選択された系では、出力
系と比べて入力の垂直周波数が低い場合は、書込みメモ
リ領域と反対のメモリ領域を読み出しフィールドとすれ
ばメモリ読み出し走査を書込み走査が追い越すことはな
いので、ＳＷ２（ＳＷ２−１もしくはＳＷ２−２）をＩ
Ｎ４（ＩＮ４−１もしくはＩＮ４−２）側とする。逆
に、出力系と比べて入力の垂直周波数が高い場合は、書
込みメモリ領域と反対のメモリ領域を読み出しフィール
ドとしてもメモリ読み出し走査を書込み走査が追い越す
ことがあるので、ＳＷ２（ＳＷ２−１もしくはＳＷ２−
２）をＩＮ３（ＩＮ３−１もしくはＩＮ３−２）側とし
て、入力のＩＶＤ１、ＩＶＤ２と出力のＯＶＤの関係か
ら追い越しが生じないタイミングでメモリ読み出し信号
を出力する。

【０１３８】このとき、図２１の発振器ＯＳＣ１２の周
波数は、出力系の最高垂直周波数であるＸＧＡ８０Ｈｚ
の時のクロック周波数にあわせて設計される（例えば８
７ＭＨｚ、１フィールド＝１Ｖ期間＝１２．５ｍＳ、１
Ｖ＝（７６８＋α）Ｈ＝８０８Ｈとして１Ｈ期間＝１
５．５μＳ、１Ｈ＝（１０２４＋α）ＣＬＫ＝１３４４
ＣＬＫとして１ＣＬＫ＝１１．５ｎＳ）。

【０１３９】図３において、Ａ２の８０ＨｚのＩＶＤが
入力した場合、その出力ＯＶＤ＝ＩＶＤとなり、その間
のＩＨＤは７６８＋α＝８０８本に設定される。

【０１４０】また、Ａ３、Ａ４の７５Ｈｚ、６０Ｈｚの
ＩＨＤが入力した場合、対応するＯＨＤであるＡ８、Ａ
９はＩＨＤと同周期になり、また、その間のＯＣＫおよ
びＯＨＤの周期は一定に保たれるため、ＯＶＤ間のＯＨ
Ｄ数が比例して増加する。この７６８＋α＝８０８本を
越える分の期間についてはブランキング期間が増加する
と考えて表示部７を駆動している。

【０１４１】一方、入力ＩＨＤが１００ＨｚのＡ１や５
０ＨｚのＡ５の場合は、入力と非同期に出力の垂直周波
数を設定するため、Ａ１２のＯＶＤ、Ａ１３のＯＨＤに
示すように８０Ｈｚの時と同じＯＶＤ、ＯＨＤ周期でか
つ、入力と非同期に自走させている。

【０１４２】図２３〜図２６を用いて、具体的な動作例
を示す。図２３〜図２６において、（ａ）は入力系統１
の垂直同期信号ＩＶＤ１であり、（ｂ）は図２２の回路
で作成したメモリＡの書き込み信号ＷＥ−Ａであり、
（ｃ）は入力系統２の垂直同期信号ＩＶＤ２であり、
（ｄ）は図２２の回路で作成したメモリＢの書き込み信
号ＷＥ−Ｂであり、（ｅ）は図２２の回路で作成した出
力の垂直同期信号ＯＶＤであり、（ｆ）は図２２の回路
で作成したメモリＡの読み出し信号ＲＥ−Ａであり、
（ｇ）は図２２の回路で作成したメモリＢの読み出し信
号ＲＥ−Ｂである。また、Ｔａ１からＴａ９は出力の垂
直同期信号のＬＯＷレベルからＨＩＧＨレベルへの立ち
上がりのタイミングを示しており、図２２の回路はこの
タイミングでＷＥ−ＡおよびＷＥ−Ｂの信号極性を保持
することで、ＲＥ−ＡおよびＲＥ−Ｂの信号極性を決定
している。

【０１４３】まず、図２３は本実施例での最適化が行な
われる前の状態を示している。例えば、電源投入時や入
力系統１と２（ＰＣ１入力とＰＣ２入力）からの信号が
伝送される直前である。まず、本画像表示装置の画像表
示部として動作範囲が５０Ｈｚから８５Ｈｚの範囲にあ
り、かつ推奨される動作タイミングが７５Ｈｚの垂直周
波数の表示部を接続したとすると、出力としてＯＶＤ
は、まず７５Ｈｚに設定されている。また、この直後
に、ＩＶＤ１として、５０Ｈｚの垂直周波数の信号とＩ
ＶＤ２として６０Ｈｚの垂直周波数の信号がそれぞれ入
力されたときを示している。この状態では、まだ本回路
で最適化は行なわれておらず、それぞれの周波数に応じ
てメモリが駆動されて、ダブルバッファによる表示が行
なわれている。

【０１４４】次に、図２４は第一段階として入力系統２
の６０Ｈｚを動画表示上優先すると判断した場合の動作
を示している。この選択としては、例えば図２１のマイ
コンに入力する同期信号ＩＨＤ１、ＩＨＤ２、ＩＶＤ
１、ＩＶＤ２からマイコン部が２系統の入力信号の同期
判別を行ない、解像度と垂直周波数を判定した結果を表
３のように、マイコン部内に持つテーブルを参照して表
３の（２）の動作を選択する。あるいは、図２１の画像
比較部１０−３において、ＩＶＤ２の系統がＮＴＳＣな
どのＴＶ系のインターレース信号をＰＣ用にノンインタ
ーレース化した動画であり、ＩＶＤ１の系統が静止画で
あるという判別を行なった場合も同様の決定がされる。
図２２のＳＷ１、ＳＷ２−１、ＳＷ２−２はそれぞれＩ
Ｎ２−２、ＩＮ４−１、ＩＮ５−２が選択される。これ
により、図２４の（ｅ）に示すように、出力の垂直同期
信号ＯＶＤはＩＶＤ２と同期が合わせ込まれる。これに
より、ＩＶＤ２の系の動画質は確保され、ダブルバッフ
ァリングの欠点であるフレームの二重化やフレームの抜
けが発生しないスムーズな画面が実現される。また、Ｉ
ＶＤ１の系は５０Ｈｚから６０Ｈｚに変換されるため表
示部においてフリッカによる画質劣化を避けることがで
きている。

【０１４５】さらに、図２５に第二段階として、ＩＶＤ
１の入力系統も動画の映像ソースを送出してきたことを
図２１の画像比較部１０−３で検出して、マイコン部が
ＩＶＤ１の入力系の動画質を改善すべきと判断した場合
や、システムの設定で常に動画質を各系統とも最善の状
態に設定するようにマイコン部のソフトウエアが設計さ
れている場合の例を示す。図２１のマイコン部９はＤＤ
Ｃ１を介してＩＶＤ１の入力信号源に対して、垂直周波
数を５０Ｈｚから６０Ｈｚに変更するよう要求し、ＩＶ
Ｄ１の入力信号源は垂直周波数を６０Ｈｚに設定を変更
する。これにより、ＩＶＤ１はＩＶＤ２やＯＶＤとは位
相は一致していないが、周波数は一致するため、ダブル
バッファリングをしていても、フレームの二重化やフレ
ームの抜けが発生しないスムーズな画面が実現される。
これにより、２系統とも動画質の最適化された表示装置
が実現される。

【０１４６】さらに、図２６に第三段階として、画像表
示部を変更した場合を示す。例えば、従来リア型のプロ
ジェクションディスプレイを用いていたシステムをプラ
ズマディスプレイに置き換えたり、古い型のディスプレ
イを新しい型に置き換えたりして、動作範囲が５０Ｈｚ
から８５Ｈｚまで可変できるタイプのディスプレイか
ら、動作範囲が７０Ｈｚから１００Ｈｚのディスプレイ
に変更した場合が考えられる。

【０１４７】このとき、図２１のシステムのマイコン部
はＤＤＣ３を介して新たに接続されたディスプレイの動
作範囲から、６０Ｈｚでは動作しないものであることを
検知して、出力系の動作周波数を７０Ｈｚ以上に変更し
ようとする。また、マイコン部は、ＤＤＣや入力画質の
情報から、特にＩＶＤ１の系よりもＩＶＤ２の系の動画
質を優先させるべきと判断する。そこで、本実施例のマ
イコン部は、もとのＩＶＤ２の垂直周波数の周期（画面
の更新周期）に近く、また周期の比が整数対整数の比に
なるような新しい垂直周波数の候補を出力可能な周波数
の範囲から選択するとともに（例えば、７５Ｈｚを選択
する。もとの６０Ｈｚとの周期の比はＴ（６０Ｈｚ）：
Ｔ（７５Ｈｚ）＝５：４）、ＩＶＤ２系のＤＤＣ通信を
介してＩＶＤ２の系が６０Ｈｚの次に最適な周波数とし
てその垂直周波数で動作可能かを調べる。ＩＶＤ２側が
動作可能であれば、新しく選択された垂直周波数７５Ｈ
ｚにＩＶＤ２の系の動作周波数が設定されるとともに、
画像表示部の垂直周波数も、ＩＶＤ２の垂直同期信号に
同期した７５Ｈｚに設定される。再び、図２２のＳＷ
１、ＳＷ２−１、ＳＷ２−２はそれぞれＩＮ２−２、Ｉ
Ｎ４−１、ＩＮ５−２が選択される。これにより、図２
６に示すように、出力の垂直同期信号ＯＶＤはＩＶＤ２
と同期が合わせ込まれる。また、これに伴ない、ＩＶＤ
１の系も動画質を良くするために、ＤＤＣ１を介して７
５Ｈｚに動作周波数を設定し直される。これにより、入
力系、出力系ともに７５Ｈｚに動作を変更される。

【０１４８】実施例の中で述べたように、６０〜８０Ｈ
ｚという周波数は、現行のＰＣやＷＳ（ワークステーシ
ョン）やＤＴＶ（デジタルテレビ）等、最も広く普及し
ている周波数帯である一方、ＴＶからの動画の映像ソー
スもＮＴＳＣが６０Ｈｚのため、この範囲に入ってくる
ので使用頻度が非常に高く、動画を最優先させる意味は
高い。

【０１４９】一方、５０Ｈｚなど、低い周波数のフリッ
カ現象は、動画、静止画に関らず非常に見づらい画質劣
化となる点から、ダブルバッファリングのような簡易的
に動画に強い方式をとる方法で、フリッカ防止と動画画
質向上を両立させている。

【０１５０】また、１００Ｈｚのように高い垂直周波数
の信号に関しては、１００ＭＨｚを超える動作速度が回
路的な負担が大きいことを重視し、ダブルバッファリン
グのような簡易的に動画に強い方式をとる方法で、コス
ト削減と安定動作を動画画質向上と両立させている。特
に液晶やＰＤＰなどの表示素子は駆動電圧が１０数Ｖか
ら数十Ｖという高電圧が必要とされるため、１画素あた
りの速度が高速化すると、映像信号系やドライバ回路が
非常に高い帯域やスルーレートが必要とされる。現状に
おいても、こうした高い速度の駆動に対しては追従でき
ない部分を、複数に分割駆動しているが、更なる出力系
の高速化は高速な部品への変更、新規部品の開発、分割
数の変更などの回路変更によるコストアップばかりでな
く、回路の動作マージンを狭くし、安定的な動作を困難
にする要因となる。また、この問題はＳＸＧＡやＵＸＧ
Ａといった、現状よりも更に数倍画素数の多い表示素子
などを駆動する場合に、特に重要になる。将来の高画素
化のためにも、コスト削減と安定動作が動画画質向上と
両立できる点が重要になってくる。

【０１５１】さらに、このような垂直周波数の最適化を
図る際に、出力の垂直同期が完全に一致できるのは、複
数の系統のうち一つしかないため、複数系統の入力画像
のどれを優先して垂直同期を一致させて動画質を確保す
るかの選択を可能にしたことで、複数系統のなかで動画
質を重視する入力系統が、アプリケーションソフトや番
組などにより変化した場合も、安価でありながら、柔軟
に対応できるシステムが構築できる。

【０１５２】また、選択された出力同期周波数に対し
て、同期していない入力系統に対して、ＤＤＣ等を介し
て入力信号源に対して入力周波数の変更を要求し、出力
周波数と一致した周波数に変更することにより、複数画
面の入力系とも動画質が最適に表示されるため、デジタ
ルＴＶやＰＣのグラフィックゲームソフト、デジタルビ
デオ等、さまざまな動画ソースが表示されるマルチ画面
の表示装置において、安価でありながら、動画質を十分
満たせる機器を提供できる。

【０１５３】また、画像表示部が異なるタイプのディス
プレイに変わったことにより（例えばリア型のプロジェ
クションディスプレイからプラズマディスプレイな
ど）、対応可能な動作周波数の帯域が変化した場合も、
ＤＤＣやその他の通信を介して得られる画像表示部の特
性の情報を受けて、内部の出力周波数の選択範囲や選択
方法を変更するのに加えて、ＤＤＣを介して複数の入力
信号系に要求する内容も変更をかける構成にしたこと
で、安価でありながら、将来的なシステムの変更やシス
テムの拡張に対しても柔軟で、かつ動画質の最適な機器
が実現できる。

【０１５４】本実施例では、複数の入力に接続される機
器からの通信手段として、ＤＤＣ（ＤＤＣ１、ＤＤＣ
２）を、また出力する画像表示装置との通信手段として
ＤＤＣ（ＤＤＣ３）を示しているが、これはＶＥＳＡの
標準（現在ＤＤＣｖｅｒ．３．０１９９７．１２．１
５発行）が、現在ディスプレイの情報をＰＣに通信する
手段として最も普及しているため、例示してあるだけで
あり、ＵＳＢやＩＥＥＥ１３９４、従来のシリアル通
信、パラレル通信手段など画像処理機器間で情報を通信
できる手段であれば任意のものでよい。特にＶＥＳＡの
標準に関しては、逐次改定されているが、現在のとこ
ろ、本発明のような複数のホスト機器（信号発生器やＰ
Ｃ）と表示機器の接続は前提とされておらず、アドレス
間の調停などの観念もない。また、通信時期もホスト
（ＰＣ）側の起動時に限られているため、このままでは
本発明に利用できない。本実施例では、通信手段の実現
方法の例として、通信線の形態をＤＤＣと同じＩ²Ｃの
２線式シリアルバスを３系統ＤＤＣ１，ＤＤＣ２，ＤＤ
Ｃ３用意して、データ形式（フォーマット）もＤＤＣの
用いている標準ＥＤＩＤ（現在ＥＤＩＤｖｅｒ．３．０
１９９７．１１．１３発行）などに準じた形式にして
いる。これにより、複数の入力機器はホストとして、本
実施例の画像処理装置をディスプレイとして扱いＤＤＣ
情報を通信する。また、本実施例の画像処理装置は、接
続される表示装置には、自身がホストとして表示装置を
ディスプレイとして扱い、ＤＤＣ情報を通信する。これ
らの複数の入力機器と表示装置のアドレス間の調停やホ
スト役の切替えは、本来のＤＤＣでは規定されていない
ので、本実施例の図２１のマイコン９が制御する。ま
た、ホストの起動時のみではなく、機器の接続切替え時
にも通信を行なえるような検出と制御も、ＤＤＣでは規
定されていないので、本実施例の図２１のマイコン９で
対応する。このようにして、本発明を実現している。他
の実施例においても同様である。

【０１５５】ここでは、使用頻度の高い垂直周波数帯域
を同期を一致させ、それ以外の周波数をダブルバッファ
リングさせたが、ダブルバッファリングは、メモリ領域
を倍必要とすること、またそのための制御回路部分が必
要となるため、入力系統数が多くなると高価になるた
め、機能として省くことも考えられる。特定の垂直周波
数帯域のみ同期を一致させる方法やダブルブァッファす
る方法をとる一方で、その帯域以外の使用頻度は低いと
判断し、動画質は改善しない単なる非同期な動作に切り
換えることを行ない、複数の入力系のうち動画を優先す
る系統のみ選択切り替えて動画質を確保する方法も安価
な製品を提供する意味で本実施例の一つの形態である。

【０１５６】また、本実施例では、入力信号の垂直周波
数により、出力系を入力系と同期させるか非同期とする
かを選択したが、本実施形態は複数の入力系の動作モー
ドや画質特性から最適な出力系の動作モードや画質特性
を選択する回路を有すること、および表示部を含む出力
系の動作モードや画質特性と複数の入力系の動作モード
や画質特性から、システム全体の動作モードや画質特性
を決定する回路を有すること、またその決定にしたがっ
て任意の入力系の動作モードや画質特性の変更を要求す
る回路を有することが特徴であり、切り換える基準は入
力信号の垂直周波数以外にも、入力信号のフォーマット
の他の項目でや、入力画像から抽出した画像情報、入力
画像の信号の内容、システムの動作モード、画面の表示
割合や配置条件、ユーザー設定、省電力モードなどによ
る場合も含んでいる。

【０１５７】また、切り替える対象として、本実施例は
動画質に着目して垂直周波数を例示したが、他の画質特
性に対しても、入力信号のフォーマットの他の項目、例
えば解像度や画像の表示位置、画像の大きさ、色相、色
度、ホワイトバランス、明るさ（ブライト）、明暗（コ
ントラスト）、階調性（ガンマ特性）、ダイナミックレ
ンジ等に関しても、同様である。第４の実施例におい
て、この例の一つとして階調性の例を示す。

【０１５８】（実施例４）第３の実施例と同じ図２１を
用いて、第４の実施例を示す。ここで、図２１における
各部の構成および動作は第３の実施例と同じである。本
実施例においては、１０−３の画像比較部において、各
入力系の画質の比較を行ない、マイコンが出力系と各入
力系の画質制御を行なうための情報の出力を行なう。入
力系画像処理部１および入力系画像処理部２から出力さ
れる画像信号から比較用に抽出された比較信号２０−Ｒ
ＥＦ−１、２０−ＲＥＦ−２から得られた比較情報の演
算結果がマイコンバス１９−１を経由してマイコンに伝
達される。

【０１５９】本実施例において、画像比較部から得られ
る各入力系の画質特性の比較結果に加えて、ＤＤＣ３や
ほかの通信経路、初期情報等で与えられる表示部の特性
や条件との比較を行ない、内部の各画像処理部（入力系
画像処理部１、入力系画像処理部２、出力系画像処理
部）を制御するとともに、ＤＤＣ１、ＤＤＣ２を介して
入力信号源の画質制御を行なう。

【０１６０】ここで、本実施例での画質の主要な調整部
は出力系画像処理部６に存在し、入力画像処理部３−
１、３−２の画質調整部は補助的に存在する。これは、
画像のビット誤差の増大を避けるためであり、画質を優
先する系は入力の画像処理部の画質調整部をバイパスす
る構成として、出力系の調整部のみにより、画像表示部
に適した特性に変換される。また、もう一方の系は、補
助的に入力画像処理部の画質調整も行ない、優先した系
と同様の画質になるように調整される。あるいは、優先
しない方の系は、入力画像処理部での画質調整を行なう
かわりに、ＤＤＣを介して入力信号源に、入力信号の画
質を変更する要求を出すことで、優先した系と同様の画
質になるように調整される。

【０１６１】これにより、複数の入力系の様々な画質特
性の入力画像を１画面上に合成してマルチ画面表示を行
なう際に、各入力系と出力表示部の画質特性に応じて、
システム全体の画質が最適化される。

【０１６２】図２７から図２９を用いて、本実施例の動
作を説明する。図２７は、本実施例による画質の最適化
が行なわれる第一段階の状態を示している。このとき、
表示部の表示特性は図１５の１５−１である。図２７に
おいて、１６−１Ａ、１６−１Ｂは２系統の入力ＩＤＡ
ＴＡ１およびＩＤＡＴＡ２から入力する信号レベルを示
し、１６−３Ａ、１６−３Ｂは出力画像処理部６の通過
後の各信号レベルをあらわす。また、１６−４Ａ、１６
−４Ｂはこのときの表示部の輝度レベルを示す。

【０１６３】第一段階として、マイコン部は、入力系画
像処理部１（３−１）と入力系画像処理部２（３−２）
からの画質情報（２０−ＲＥＦ−１、２０−ＲＥＦ−
２）を比較して得られた画像比較部（１０−３）の結果
と、ＤＤＣ３経由や、あらかじめマイコン部付随のメモ
リ上に記憶されたテーブル等から得られる画像表示部の
入出力特性から、画質を優先する入力系を決定する。こ
こでは、入力系２（ＩＤＡＴＡ２）を優先させると判断
している。ここで、従来例と異なり、優先する系の入力
信号の表示部に対する特性の変換は、入力系の画質処理
部ではなく出力系の画質処理部で一括して行なわれる。
変換係数は、あらかじめマイコン上で入力系２の特性と
出力系の特性を合成して出力系画像処理部に適用するこ
とにより、デジタル処理の通過回数を半分にして、ビッ
ト誤差を少なくしている。また、このとき入力系１の画
像に対しても同じ合成した変換係数が適用されるため、
１６−３Ａのように、入力系１の画質の最適化は行なわ
れていない。

【０１６４】次に、第２段階として、マイコン部は優先
しない入力１の系に対しても、画質の最適化を行なった
様子を図２８に示す。図２８において、１６−１Ａ、１
６−１Ｂは２系統の入力ＩＤＡＴＡ１およびＩＤＡＴＡ
２から入力する各信号レベルを示し、１６−２Ａ、１６
−２Ｂは入力画像処理部１（３−１）と入力系画像処理
部２（３−２）の通過後の各信号レベルを示す。１６−
３Ａ、１６−３Ｂは出力画像処理部６の通過後の各信号
レベルをあらわす。また、１６−４Ａ、１６−４Ｂは、
このときの表示部の輝度レベルを示す。

【０１６５】第一段階で調整されたＩＤＡＴＡ２の系
（１６−１Ｂ〜１６−４Ｂ）に対して、第二段階ではＩ
ＤＡＴＡ１の系を調整する。このとき、出力画像処理部
６の変換特性は入力２（ＩＤＡＴＡ２）で決定されてい
るので、この特性に対する、入力１（ＩＤＡＴＡ１）の
入力補正の差分を入力画像処理部１（３−１）に適用す
る。この結果、入力画像処理部１（３−１）通過後の信
号レベル１６−２Ａは、入力画像処理部２（３−２）通
過後の信号レベル１６−２Ｂにほぼ等しくなり、出力画
像処理部上では、１６−３Ｂとほぼ同じ信号レベル１６
−３Ａで出力され、また、１６−４Ｂとほぼ同じ輝度レ
ベル１６−４Ａで表示が行なわれる。このように、優先
しない系に対しては、ビット誤差は大きくなるものの、
優先した系と同様の特性に調整を行なうことができる。

【０１６６】さらに、第三段階として、図１５の１５−
２の特性のものに画像表示部７を変更した場合を図２９
に示す。図２９において、１６−１Ａ、１６−１Ｂは２
系統の入力ＩＤＡＴＡ１およびＩＤＡＴＡ２から入力す
る各信号レベルを示し、１６−３Ａ、１６−３Ｂは出力
画像処理部６の通過後の各信号レベルをあらわす。ま
た、１６−４Ａ、１６−４Ｂは、このときの表示部の輝
度レベルを示す。

【０１６７】画像表示部の変更に伴ない、マイコン部
は、ＤＤＣ３経由や、あらかじめマイコン部付随のメモ
リ上に記憶されたテーブル等から得られる変更後の画像
表示部の出力特性を読み込み直す。この情報と、各入力
系の画質情報から画質を優先する入力系を再度決定す
る。

【０１６８】ここでは、再び入力２（ＩＤＡＴＡ２）を
優先すると判断したとする。変換係数は、マイコン上で
入力系２の特性と新しい出力系の特性を合成して出力系
画像処理部に適用され、１６−３Ｂが出力される。この
結果、画像表示部の表示特性に最適化が行なわれた輝度
レベルが選られる（１６−４Ｂ）。また、第三段階で
は、さらに、入力系１に対しても画質のビット誤差を少
なくするため、第二段階のような入力系１に対しての入
力信号処理部での変換を行なわず、ＤＤＣ１を介して入
力信号源１に対して、信号振幅とレベルを入力信号源２
に一致させるように要求を出して、１６−１Ａのように
入力系１の入力信号の特性を、１６−１Ｂの入力系２の
入力信号の特性に等しくなるようにする。入力信号の段
階で二つの入力系の信号レベルを一致させることによ
り、両方の系ともデジタル処理の通過回数を半分にし
て、ビット誤差を少なくしている。

【０１６９】以上に述べたように、画像比較部から得ら
れる各入力系の画質特性の比較結果に加えて、ＤＤＣや
他の通信経路、初期情報等で与えられる表示部の特性や
条件との比較を行ない、内部の各画像処理部（入力系画
像処理部１、入力系画像処理部２、出力系画像処理部）
を制御するとともに、ＤＤＣなどの通信手段を介して入
力信号源の画質制御を行なうことにより、複数の入力信
号を一つの画面に表示するマルチ画面表示においても、
安価で簡単な回路構成でありながら、優先する系の高画
質表示を実現するとともに、他の系の画質も一定の水準
を満たすシステムが実現できる。

【０１７０】本実施例においては、簡単化のため、グレ
ースケール信号を用いて、画質として信号のＤＣレベル
と振幅の最適化を行なう例を述べたが、実際には、表示
素子の特性を補正するガンマ補正や、ＣＲＴ用に映像信
号に掛けられているガンマ補正をキャンセルする逆ガン
マ補正などの非線型な補正に対しても同様に適用でき
る。また、赤、青、緑毎にこれらの特性が異なることに
より生じるホワイトバランスのずれ、色の特性について
も、本実施例を適用することにより、優先する入力系を
選択して、出力系の特性と合わせて、各色のバランスを
合わせ込み、他の系は補助的な手段を用いて、あるいは
入力信号源に制御信号を送ることにより一定の水準を満
たすように調整してシステムの最適化を図ることができ
るのは同様である。色毎の特性がばらつく原因として
は、赤、青、緑毎に異なる液晶パネルを用いる３板式の
プロジェクタなどに見られるような各色ごとの液晶素子
のガンマ特性のばらつきや、色を光学系で３原色に分解
するための各光学素子の色毎の特性のばらつき、バック
ライトやＬＥＤ、ランプなどの発光体の特性、各色ごと
の信号処理系のばらつきなどがある。

【０１７１】特に、信号処理系のばらつきは、各信号源
やその信号源に信号データが送られてくる以前の処理系
でも意外と大きいことがあり、これがその装置特有の色
味になっていたりすることも少なくない。これは、ディ
スプレイとして、ある色を強くした方が、鮮やかにみえ
るというメーカーの故意の調整であったり、製造上での
各色での信号処理系の調整工数を減らしてコスト削減を
行なうため省略されたためのばらつきであったりする。

【０１７２】さらに、こうした故意の調整や工数削減に
よるばらつきなどは色だけに限られることではない。特
にＰＣのグラフィック画面やデジタルテレビ、通信を介
して受信されたテレビ会議の映像、インターネットを経
由してきた画像情報、テレビゲームのグラフィック画
像、ＵＳＢやＩＥＥＥ１３９４を介して受信したデジタ
ルビデオカメラの映像など信号源や伝送形態の種類の多
様化に伴ない、機器間のこうした特性差は広がりつつあ
る。また、解像度や画面のリフレッシュレートなどの表
示動作の差も多様化している。一方、表示装置はこれら
の多様な入力ソースを同じ画面で表示する方向に動いて
おり、こうした意味で本実施形態の有効性も広がってい
る。

【０１７３】第３および第４の実施例においては、複数
の入力信号源としてＰＣを２系統接続した例を挙げた
が、第５の実施例としてはこうした多様化した機器間で
の適用例を示している。

【０１７４】（実施例５）第５の実施例として多様化し
た機器間での適用例として、ＰＣ（パーソナルコンピュ
ータ）上に画像処理の入出力基板を備えて、表示装置を
表示させるシステムの例を図３０に示す。入力として
は、画像処理基板に直接他のＰＣ等を接続する２系統の
デジタル入力の他に、ＰＣ本体のＣＰＵで実行されるア
プリケーションにより描画されるグラフィック画像およ
び、通信ＩＦを介して受信されるＴＶ会議などの画像情
報、ＩＥＥＥ１３９４を介して入力されるＤＶＤやデジ
タルビデオ、デジタルテレビ等の信号が扱える。また、
出力信号は、画像処理基板に直接接続する表示装置の他
に、ＩＥＥＥ１３９４を介して外部のデジタルテレビや
ビデオ記録用のサーバーなどに送ることができる。

【０１７５】図３０において、９−１はＰＣのＣＰＵ
（中央演算処理部）であり、９−２はチップセットと呼
ばれるＣＰＵ周辺のメモリや周辺機器の制御するバスを
制御するメモリ・バスコントローラであり、９−３はＰ
Ｃ本体のメインメモリである。９−４はＰＣの通信イン
ターフェース部であり、端子１−ｔを介して、外部の通
信線に接続される。１９−２、１９−３はこのＰＣのシ
ステム制御用バスであり、１９−４はグラフィック部の
制御用のバスである。２５の一点鎖線で囲んだ領域が画
像処理基板であり、ＰＣ本体とは端子１−４を介して、
グラフィック制御バス１９−４に接続される。

【０１７６】１−１ａは１系統目の入力としてのｑビッ
トのデジタルの画像信号（ＩＤＡＴＡ１）の入力端子で
ある。１−１ｂは入力信号の水平同期信号（ＩＨＤ１）
入力端子であり、１−１ｃは入力信号の垂直同期信号
（ＩＶＤ１）入力端子である。１−１ｄは画像信号のク
ロック（ＩＣＫ１）入力端子であり、１−１ｅはＤＤＣ
信号（ＤＤＣ１）の入出力端子である。２０−１ａ−
１、２０−１ａ−２は各部へｎビットのデジタルの画像
信号を伝送するデータバスである。また、２０−１ｂｃ
ｄはＩＨＤ１、ＩＶＤ１、ＩＣＫ１信号線群である。２
０−１ｅはＤＤＣ１の信号線である。

【０１７７】１−２ａは２系統目の入力としてのｎビッ
トのデジタル画像信号（ＩＤＡＴＡ２）の入力端子であ
る。１−２ｂは入力信号の水平同期信号（ＩＨＤ２）入
力端子であり、１−２ｃは入力信号の垂直同期信号（Ｉ
ＶＤ２）入力端子である。１−２ｄは画像信号のクロッ
ク（ＩＣＫ２）入力端子であり、１−２ｅはＤＤＣ信号
（ＤＤＣ２）の入出力端子である。２０−２ａ−１、２
０−２ａ−２は各部へｎビットのデジタルの画像信号を
伝送するデータバスである。また、２０−２ｂｃｄはＩ
ＨＤ２、ＩＶＤ２、ＩＣＫ２信号線群である。２０−２
ｅはＤＤＣ２の信号線である。

【０１７８】３−１は入力系１の画像処理部Ａであり、
３−２は入力系２の画像処理部Ｂである。

【０１７９】１−３は、３系統目の入力かつ外部出力と
して機能するＩＥＥＥ１３９４の入出力端子である。２
３はＩＥＥＥ１３９４の処理ブロックであり、２４はＩ
ＥＥＥ１３９４信号を内部で扱う映像信号と同期信号に
変換および逆変換するためのエンコーダ兼デコーダであ
る。また、３−３は入力したＩＥＥＥ１３９４画像の画
像処理部Ｃであり、６−３はＩＥＥＥ１３９４信号とし
て出力する前の出力系の画像処理部Ｂである。

【０１８０】２０−３はＩＥＥＥ１３９４の信号線であ
り、２０−３ａ−１は変換後のｒビットのデジタル画像
信号である。また、２０−３ｂｃｄは、ＩＥＥＥ１３９
４信号から再生された同期信号、ＣＬＫなどの信号線群
である。

【０１８１】また、４系統目の入力として１−４の端子
を介して、１９−４のグラフィック制御用バスからＰＣ
のアプリケーションプログラムにより生成されるグラフ
ィック情報と、外部機器から通信線を介してＰＣに入力
される画像情報が入力される。９−６はこれらの情報か
らグラフィックデータを出力するグラフィック生成・制
御部Ｄであり、２０−４ａ−１がｖビットのグラフィッ
クデータの信号線群である。また、２０−４ｂｃｄはこ
のグラフィック画像の同期信号とクロックの信号線群で
ある。また、１９−５は端子１−４を介して外部バス１
９−４に接続されるグラフィック制御用の内部バスであ
り、この画像処理ボードの全体の制御はこのバスを介し
て、ＰＣ本体のＣＰＵとグラフィック生成・制御部が分
担して行なう。

【０１８２】４は３つの入力画像処理部３−１、３−
２、３−３とグラフィック生成・制御部９−６のあわせ
て４系統から入力した画像信号を、一旦メモリに記憶
し、マルチ画面として出力するために、画像を合成し
て、出力系の画像処理部に出力する制御を行なうメモリ
制御部である。５−１、５−２、５−３、５−４は入力
系１、入力系２、入力系３およびグラフィック生成部に
それぞれ対応したフレームメモリ（メモリＡ、メモリ
Ｂ、メモリＣ、メモリＤ）である。２１−１、２１−
２、２１−３、２１−４はそれぞれメモリＡ、Ｂ、Ｃ、
Ｄの制御バスであり、２２−１、２２−２、２２−３、
２２−４はそれぞれメモリＡ、Ｂ、Ｃ、Ｄのデータバス
である。６−１は出力系の画像処理部Ａであり、７は液
晶やプラズマディスプレイ、ＣＲＴなどの画像表示部で
ある。

【０１８３】１−ｆは画像表示部のｋビットのデジタル
データ（ＯＤＡＴＡ）の画像表示部の入力端子であり、
１−ｇは出力信号の水平同期信号（ＯＨＤ）の画像表示
部の入力端子であり、１−ｈは出力信号の垂直同期信号
（ＯＶＤ）の画像表示部の入力端子である。１−ｉは出
力画像信号のクロック（ＯＣＫ）の画像表示部の入力端
子である。２０−ｆ−１、２０−ｆ−２、２０−ｆ−３
はｋビットのデジタルの画像データ（ＯＤＡＴＡ）の信
号線である。また、２０−ｇ−２、２０−ｈ−２、２０
−ｉ−２は、外部表示装置への水平同期信号、垂直同期
信号、クロックの各信号線である。また、１−ｓは、画
像表示部に対するＤＤＣ信号（ＤＤＣ３）の入出力端子
であり、２０−ｓ−１、２０−ｓ−２は、このＤＤＣ３
の信号線である。

【０１８４】１２は発振部であり、出力系のクロック
（ＯＣＫ）を発生する。２０−ｉ−１はＯＣＫの信号線
である。発振部１２は水晶などの発振回路やＰＬＬ（Ｐ
ｈａｓｅ−Ｌｏｃｋｅｄ−Ｌｏｏｐ）回路などで構成さ
れる。

【０１８５】１０−４が内部および外部の同期制御部で
あり、２０−ＷＥはメモリＡ〜Ｄの書込みフィールドの
制御信号群、２０−ＲＥはメモリＡ〜Ｄの読み出しフィ
ールド制御信号群である。２０−ｇｈｉは出力系の水平
同期信号、垂直同期信号、クロックの各信号線群であ
る。また、２０−ＣＮＴ−６はＩＥＥＥ１３９４信号処
理ブロック２３の同期信号とクロックを制御するための
制御線である。

【０１８６】また、１０−５が画像比較部および内部、
外部の画質制御部であり、２０−ＣＮＴ−１および２０
−ＣＮＴ−２は入力系画像処理部ＡとＢからの画像抽出
情報のデータ線および、入力系画像処理部ＡとＢの画質
を制御するための制御線からなる信号線群である。２０
−ＣＮＴ−３はＩＥＥＥ１３９４信号処理ブロック２３
内の入力画像処理部Ｃと出力系画像処理部Ｂからの画像
抽出情報のデータ線および、入力系画像処理部Ｃと出力
系画像処理部Ｂの画質を制御するための制御線からなる
信号線群である。２０−ＣＮＴ−４はグラフィック生成
・制御部からの画像抽出情報のデータ線および、グラフ
ィック生成・制御部の画質を制御するための制御線から
なる信号線群である。２０−ＣＮＴ−５は出力系画像処
理部Ａからの画像抽出情報のデータ線および、出力系画
像処理部Ａの画質を制御するための制御線からなる信号
線群である。

【０１８７】さらに、９−５は内部・外部同期制御部
（１０−４）と内部・外部画質制御部（１０−５）との
連携をとり、入力信号のＤＤＣ信号ＤＤＣ１およびＤＤ
Ｃ２と、画像表示部のＤＤＣ信号ＤＤＣ３を送受信する
ためのＤＤＣ用のインターフェース部である。また、２
０−ｕ−１、２０−ｕ−２は、それぞれ内部・外部同期
制御部（１０−４）および内部・外部画質制御部（１０
−５）とこのＤＤＣ用インターフェース部間のデータ線
および制御線である。

【０１８８】画像の入力端子１−１ａから入力したデジ
タル画像信号は、５−１のメモリ部Ａに格納される前に
３−１の入力系画像処理部Ａで画質の調整や画像の縮小
変換等の処理を行なわれてから、４のメモリ制御部に転
送される。また、入力系画像処理部Ａから画質を比較す
るための信号が、画像比較部に送出される。また、同期
信号およびクロックは内部・外部同期制御部１０−４に
伝送される。

【０１８９】画像の入力端子１−２ａから入力したデジ
タル画像信号は、５−２のメモリ部Ｂに格納される前に
３−２の入力系画像処理部Ｂで画質の調整や画像の縮小
変換等の処理を行なわれてから、４のメモリ制御部に転
送される。また、入力系画像処理部Ｂから画質を比較す
るための信号が、画像比較部に送出される。また、同期
信号およびクロックは内部・外部同期制御部１０−４に
伝送される。

【０１９０】ＩＥＥＥ１３９４入出力端子１−３から入
力したＩＥＥＥ１３９４信号は、内部で扱える画像信号
と同期信号に変換される。５−３のメモリ部Ｃに格納さ
れる前に３−３の入力系画像処理部Ｃで画質の調整や画
像の縮小変換等の処理を行なわれてから、４のメモリ制
御部に転送される。また、入力系画像処理部Ｃから画質
を比較するための信号が、画像比較部に送出される。さ
らに、ＩＥＥＥ１３９４として外部出力する場合は、こ
の出力画像処理部Ｂでの画像情報も画像比較部に送出さ
れる。また、同期信号およびクロックは内部・外部同期
制御部１０−４に伝送される。

【０１９１】また、グラフィック生成・制御部９−６で
は、アプリケーションソフトやグラフィックドライバー
ソフトの指示に従って、内部・外部同期制御部（１０−
４）で作成した同期信号とクロックが入力するととも
に、グラフィック信号を生成して５−４のメモリ部Ｄに
格納されるために４のメモリ制御部に転送される。この
とき、画質の制御は内部・外部画質制御部（１０−５）
によって行なわれる。

【０１９２】メモリ制御部では、内部・外部同期制御部
（１０−４）で作成した出力系の同期信号とクロックに
したがって各メモリＡ〜Ｄより信号が読み出され、合成
される。このとき、出力系画像処理部Ａでの画像情報も
画像比較部（１０−５）に送出される。本実施例では、
このメモリ部Ａ〜Ｄのいずれもダブルバッファリング可
能なメモリ領域を確保し、同期制御部のメモリ書き込み
信号と読み出し信号の制御線群（２０−ＷＥ、２０−Ｒ
Ｅ）で書き込みと読み出すメモリ領域を切替え制御す
る。

【０１９３】さらに、内部・外部同期制御部からの出力
系のクロックＯＣＫと水平同期信号ＯＨＤ、垂直同期信
号ＯＶＤに同期して所定の画像の大きさ、表示位置の関
係にあったタイミングで４系統の画像データをメモリ部
から読み出して、６−１の出力系画像部にデータを転送
する。６−１の画像処理部では、画質の調整や、画像の
拡大変換などが行なわれる。最後に画像表示部７にこれ
らの画像データと同期信号、クロックが伝送され画像表
示が行なわれる。

【０１９４】本実施例においても、１０−４の内部・外
部同期制御部において、実施例３同様、動画像を優先す
る入力系を選択して、システム全体の動作の最適化を行
なうことができる。ここには入力系１、入力系２、入力
系３の同期信号とクロックが入力する。また、ＤＤＣイ
ンターフェース部を介して、画像表示部と入力系１およ
び入力系２のＤＤＣが接続されている。また、内部バス
１９−５を介してグラフィック作成・制御部が実行する
アプリケーションソフトや通信からの画像表示の動作の
要求内容が入力される。さらに、１０−５の画質比較部
により入力系１〜３の画像抽出情報で画像の特性情報が
得られる。これらの情報から、内部・外部同期制御部は
入力４系統の動作タイミングと画像の動画質特性およ
び、画像表示部の動作特性を判断して、優先させるべき
入力系の動画像に適した出力系動作となるように、メモ
リの制御信号と出力系の同期信号とクロックを作成す
る。また、グラフィック作成・制御部の同期信号および
クロックには、出力と同期したタイミングの信号を送出
する。さらに、それ以外の入力系に対しても、動作の最
適化を行なう必要がある場合は、入力系１および２に対
してはＤＤＣなどの通信手段を介して、入力信号源の動
作を変更する要求を行なう。また入力系３の場合は制御
線２０−ＣＮＴ−６を通じてエンコーダ・デコーダ部２
４で要求信号をＩＥＥＥ１３９４信号に変換して、さら
にこの信号がＩＥＥＥ１３９４を通じて信号源の装置の
制御を行なうことにより、入力信号源の動作を変更す
る。

【０１９５】また、本実施例においても、１０−５の内
部・外部画質制御部において、実施例４同様、画質を優
先する入力系を選択して、システム全体の画質の最適化
を行なうことができる。ここには入力系画像処理部Ａ〜
Ｃから抽出された画像情報が入力するとともに、グラフ
ィック生成・制御部から抽出された画像情報も入力され
る。また、出力系画像処理部Ａからの画像抽出情報と、
画像表示部７からＤＤＣインターフェースを介して得ら
れる表示特性が入力される。また、出力系画像処理部Ｂ
からの画像抽出情報と、ＩＥＥＥ１３９４を介して得ら
れるＩＥＥＥ１３９４で接続された別の表示装置の表示
特性も入力される。これらの情報から、内部・外部画質
制御部は入力４系統の画質特性および、画像表示部７の
画質表示特性とＩＥＥＥ１３９４経由で接続される別の
表示装置の画質表示特性を判断して、優先させるべき入
力系に適した画質特性となるように、出力系画像処理部
Ａもしくは出力系画像処理部Ｂを制御する。さらに、そ
れ以外の入力系に対しても、画質の最適化を行なう必要
がある場合は、各入力系の画像処理部により画質の調整
を行なう。あるいは、入力系１および２に対してはＤＤ
Ｃなどの通信手段を介して、入力信号源に対して画質を
変更する要求を行なう。また入力系３の場合は制御線２
０−ＣＮＴ−６を通じてエンコーダ・デコーダ部２４で
要求信号をＩＥＥＥ１３９４信号に変換して、さらにこ
の信号がＩＥＥＥ１３９４を通じて信号源の装置の制御
を行なうことにより、入力信号源からの信号の画質を変
更する。

【０１９６】本実施例において、優先する入力系を選択
して、最適化を行なうシステム全体の最適化の判断は、
１０−４の内部・外部同期制御部や、１０−５の内部・
外部画質制御部のブロックでハード的に処理される場合
以外に、９−６のグラフィック生成・制御部あるいは９
−１のＣＰＵにおいて、アプリケーションソフトあるい
はグラフィック制御用のドライバーソフト等によりソフ
ト的に実行される場合もあることはいうまでもない。

【０１９７】これにより、複数の入力系の様々なフォー
マットと画質特性の入力画像を１画面上に合成してマル
チ画面表示を行なう際に、各入力系と出力表示部の画質
や動画の特性に応じて、システム全体の動作タイミング
と画質が最適化される。

【０１９８】ここでは、各入力系毎の整合性を考えた
が、実際には各信号源からの信号は一種類の信号源から
の出力のみとは限らない。例えば、ＩＥＥＥ１３９４に
はＤＶＤとデジタルビデオ、衛星放送やケーブルテレ
ビ、地上波放送等のセットトップボックスなどの複数の
機器が接続される。本実施例は、こうした１入力におい
て混合された複数の画像情報も各入力信号源の一つ一つ
と考えて適用可能であり、ＩＥＥＥ１３９４端子等から
入力するこうした複数の機器からの信号と、他の入力系
の信号とを同列にならべた上で、優先する信号を選択し
て、動画質および画質特性のシステム全体の最適化を行
なうことができる。

【０１９９】また、優先する入力画像の選択は、画像抽
出情報や画像信号のフォーマットだけではなく、入力す
る画像の用途や種類および自動設定あるいはユーザー設
定される表示画面上の各画像の配置条件によっても行な
われる。例えば、本実施例において図３１および、表４
のように各入力映像信号が合成表示される画面を考え
る。

【０２００】

【表４】

【０２０１】表４において、各列は各信号入力源の信号
の用途や種類を示す。ここでは、例としてＩＥＥＥ１
３９４を介してデジタルＴＶ信号と、また、通信ＩＦ
を介してＴＶ電話と、さらに外部ＰＣ入力からインタ
ーネットの画像が入力してきた場合を挙げている。ま
た、表４の行には、用途により自動設定されたり、その
表示装置を見ているユーザーが用途に応じて最も注目す
る画面として、例えば最前面に配置するなどの配置条件
により選択された画像が示されている。表４の（ａ）〜
（ｄ）が図３１の（ａ）〜（ｄ）に対応している。そし
て、○印が、その入力源の信号の用途や種類と配置条件
において、本実施例の回路が優先して選択する入力信号
源である。

【０２０２】図３１および表４において、まず、（ａ）
の表示画面では、最前面にデジタルテレビ画面が配置さ
れている。このとき、画像表示部には、他にインターネ
ット画面は子画面で表示されているが、それは最も注目
される表示物ではなく、また静止画が主体である。ま
た、ＴＶ電話の画像も入力しているが、現在は受信して
いない状態である。したがって、同期制御部および画質
制御部は優先する入力系としてデジタルテレビの信号を
選択して、システム動作を最適化する。

【０２０３】また、（ｂ）の表示画面では、最前面にＴ
Ｖ電話の画面が配置されている。このとき、画像表示部
には、他にインターネット画面は子画面で表示されてい
るが、それは最も注目される表示物ではなく、また静止
画が主体である。また、デジタルテレビ画面の画像も入
力しているが、現在は小さく表示されている状態であ
る。したがって、同期制御部および画質制御部は優先す
る入力系としてＴＶ電話の画面の信号を選択して、シス
テム動作を最適化する。

【０２０４】また、（ｃ）の表示画面では、最前面にイ
ンターネット画面が配置されている。このとき、画像表
示部には、他にデジタルテレビの画像が子画面で表示さ
れている。また、ＴＶ電話の画像も入力しているが、現
在は小さく表示されている状態である。ここで、同期制
御部および画質制御部は優先する入力系として、デジタ
ルテレビの画像の信号を選択して、システム動作を最適
化する。これは、配置条件としてはインターネット画面
が最前面であるが内容が静止画主体のため、デジタルテ
レビを最優先する入力と判断したためである。

【０２０５】一方、（ｄ）の表示画面でも、最前面にイ
ンターネット画面が配置されており、画像表示部には、
他にデジタルテレビの画像と、ＴＶ電話の画像も入力し
ている。（ｃ）と比較して違う点は、インターネット画
面上で配信される動画情報の映像が小さなウインドウ
で表示されている点である。ここで、同期制御部および
画質制御部は優先する入力系として、インターネット画
面の信号を選択して、システム動作を最適化する。これ
は、配置条件としてはインターネット画面が最前面であ
り、また内容が動画主体になったため、デジタルテレビ
よりもインターネット画面が最優先する入力と判断した
ためである。

【０２０６】このようにして、ユーザーが見る主体を変
化させた配置条件やその信号の内容により、信号源の優
先したシステム動作の最適化を図る。また、ユーザーは
図３０のシステムメモリ部に、これらの入力信号と配置
条件における設定状態を保存できるようになっており、
これによりユーザーの各種の映像機器と画像表示部の最
適化関係を本実施形態の画像処理装置に記憶することが
できる。

【０２０７】

【発明の効果】以上説明したように、本発明の第１の局
面によれば、出力系を入力系の垂直同期信号に対して同
期、非同期にすることを切換可能として、垂直周波数な
どの入力信号のフォーマットによって選択することによ
り、システムの全体を動画に強い構成として、特に使用
頻度の高い垂直周波数帯で動画の問題のない動作を実現
し、また、その他の垂直周波数帯では簡易的に動画に強
くかつ画質上の問題の解決と動作マージンを確保し安定
な動作を行なうことを両立する画像処理装置を簡素で安
価に実現することができる。また、将来的にもＵＸＧＡ
等、現状よりも更に数倍画素数の多い信号処理用途で、
容易に同様の構成で安価で動画に強い回路を実現でき
る。また、複数の異なる周期の入力信号が混在するシス
テムにおいても、複数の入力系の垂直同期信号に対して
出力系を同期、非同期にすることを切換可能として、ま
た、その結果を用いて任意の入力信号源の垂直周波数の
設定を行なえるように構成することにより、出力系の構
成は１系統のクロックで動作させながら、複数の入力系
統間と出力の同期関係を最適化して、システム全体を動
画に強い構成でかつ簡単で安価な回路構成にすることが
できる。

【０２０８】本発明の第２および第３の局面によれば、
各入力信号源からの入力画像を同一画面上に表示するマ
ルチ画面表示用の画像処理装置において、各入力系の入
力信号のフォーマットや特性および表示内容と、画像表
示部の特性を比較して、優先する入力信号を選択し、画
像表示部の動作モードおよび画質特性を設定する。ま
た、優先する系以外の入力系に対しても、適用した画像
表示部の動作モードおよび画像特性にあわせた動作や画
質調整に再度調整を行なう。あるいは、各入力信号源に
対してＤＤＣやＩＥＥＥ１３９４などの通信手段を介し
て、適用した画像表示部の動作モードおよび画像特性に
あわせた動作や画質調整に設定の変更要求を行なう。こ
れにより、複数の入力信号に対しても、柔軟に動画質や
画質特性を最適化した画像処理装置が安価に実現でき
る。

【０２０９】さらに、画像表示装置の変更や特性の変化
に対しても、各入力信号の特性を考慮に入れた最適化を
行なうことができる。具体的には、出力系を各入力系の
垂直同期信号に対して同期、非同期にすることを切換可
能として、垂直周波数などの入力信号のフォーマットや
入力信号の動き成分などの内容によって動画質を優先す
る入力系を選択して、その垂直同期信号に同期すること
により、優先した系の動画質を最適にする。また、その
他の入力系も選択した動作モードの中でダブルバッファ
リングなどの動作モードに調整したり、あるいはＤＤＣ
等の通信手段を介して、適用した画像表示部の動作モー
ドおよび画像特性にあわせた動作や画質調整に入力源の
設定の変更要求を行なう。これにより、出力系の構成は
１系統のクロックで動作させながら、複数の入力系統間
と出力の同期関係を最適化して、システム全体を動画に
強い構成でかつ簡単で安価な回路構成にすることができ
る。

【０２１０】また、入力信号のフォーマットや画質特
性、表示内容などによって表示画質を優先する入力系を
選択して、優先する入力系の画質特性と出力系の画質特
性を合成して出力画像調整部に適用することにより、優
先した系に対してビット誤差の少ない画質を実現する。
また、その他の入力系も設定した出力画像調整に対し
て、補助的な調整を入力画像調整部で行なったり、ある
いはＤＤＣ等の通信手段を介して、適用した画像表示部
の出力画像調整に合わせた画質調整に入力源の設定の変
更要求を行なう。これにより、複数の入力系統間の画質
差と出力の画質関係を最適化して、システム全体の画質
に統一性を持たせる回路を簡単で安価に実現することが
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る画像処理装置の
ブロック図である。

【図２】図１の装置における同期制御部の構成図であ
る。

【図３】図１の装置の動作を説明するためのタイミン
グチャートである。

【図４】本発明の第２の実施例に係る画像処理装置の
ブロック図である。

【図５】図４の装置における画像表示例である。

【図６】従来例を説明するための、画像処理装置のブ
ロック図である。

【図７】図６の従来例における画像処理装置の動作を
示したタイミングチャートである。

【図８】図６の従来例における動画での問題点の説明
図である。

【図９】ダブルバッファリングを行なう時のメモリ領
域を示す図である。

【図１０】ダブルバッファリングにおける画像処理装
置の動作を示したタイミングチャートである。

【図１１】ダブルバッファリングにおける動画での問
題点の説明図である。

【図１２】ダブルバッファリングにおける動画での問
題点の説明図である。

【図１３】第２の従来例を説明するための、画像処理
装置のブロック図である。

【図１４】第２の従来例における画質の階調性に関わ
る問題点を説明するための図である。

【図１５】第２の従来例における画質の階調性に関わ
る問題点を説明するための図である。

【図１６】第２の従来例における画質の階調性に関わ
る問題点を説明するための図である。

【図１７】第２の従来例における画質の階調性に関わ
る問題点を説明するための図である。

【図１８】第２の従来例における画質の階調性に関わ
る問題点を説明するための図である。

【図１９】第２の従来例における画質の階調性に関わ
る問題点を説明するための図である。

【図２０】第２の従来例における階調性のビット誤差
を説明するための概念図である。

【図２１】本発明の第３および第４の実施例に係る画
像処理装置のブロック図である。

【図２２】図２０の装置における同期制御部の構成図
である。

【図２３】本発明の第３の実施例の動作を説明するた
めのタイミングチャートである。

【図２４】本発明の第３の実施例の動作を説明するた
めのタイミングチャートである。

【図２５】本発明の第３の実施例の動作を説明するた
めのタイミングチャートである。

【図２６】本発明の第３の実施例の動作を説明するた
めのタイミングチャートである。

【図２７】本発明の第４の実施例の画質の階調性に対
する動作を説明するための図である。

【図２８】本発明の第４の実施例の画質の階調性に対
する動作を説明するための図である。

【図２９】本発明の第４の実施例の画質の階調性に対
する動作を説明するための図である。

【図３０】本発明の第５の実施例としての画像処理装
置のブロック図である。

【図３１】本発明の第５の実施例の動作を説明するた
めの概念図である。

【符号の説明】

３，３−１，３−２：入力系画像処理部、４：メモリ制
御部、５：メモリ部、６：出力系画像処理部、７：画像
表示部、８：ＰＬＬ、９：マイコン、１０：同期制御
部、１２：発振器（第２クロック発生部）、ＩＣＫ，Ｉ
ＣＫ１，ＩＣＫ２：入力系クロック（第１のクロッ
ク）、ＩＨＤ，ＩＨＤ１，ＩＨＤ２：入力系水平同期信
号（第１の画像同期信号）、ＩＶＤ，ＩＶＤ１，ＩＶＤ
２：入力系垂直同期信号（第１の画像同期信号）、ＯＣ
Ｋ：出力系クロック（第２のクロック）、ＯＨＤ：出力
系水平同期信号（第２の画像同期信号）、ＯＶＤ：出力
系垂直同期信号（第２の画像同期信号）、ＲＥ：読み出
しフィールド制御信号、ＷＥ：書込みフィールド制御信
号。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/66 Ｇ０９Ｇ 5/00 ５２０Ｗ

Claims

【特許請求の範囲】

【請求項１】少なくとも１画面分の画像を記憶する記
憶領域を有するメモリ部と、第１のクロックと第１の画
像同期信号により、このメモリ部へ画像データを書き込
むための入力系の動作を行ない、第２のクロックと第２
の画像同期信号により、このメモリ部から読み出した画
像データを出力する出力系の動作を行なうメモリ制御部
と、前記第２のクロックを作成するクロック発生部と、
第２のクロックを入力し前記第２の画像同期信号を出力
する同期制御部とからなる画像処理装置において、前記同期制御部は、第２のクロックを分周して、第１の
画像同期信号とは非同期の第３の画像同期信号と、第２
のクロックにより、第１の画像同期信号を同期化して作
成した第４の画像同期信号を作成するとともに、前記第
３の画像同期信号と前記第４の画像同期信号を切り換え
て、前記第２の画像同期信号として出力することを特徴
とする画像処理装置。
【請求項２】前記同期制御部は、前記第１の画像同期
信号の垂直周波数に応じて、前記第３の画像同期信号と
前記第４の画像同期信号の一方を選択し、前記第２の画
像同期信号として出力することを特徴とする請求項１記
載の画像処理装置。
【請求項３】前記同期制御部は、出力する画像の使用
目的に応じて、前記第３の画像同期信号と前記第４の画
像同期信号の一方を選択し、前記第２の画像同期信号と
して出力することを特徴とする請求項１記載の画像処理
装置。
【請求項４】複数の入力系信号処理部と、少なくとも
１画面分の画像を記憶する記憶領域を有するメモリ部
と、前記複数の入力系信号処理部に入力される複数の入
力信号に同期した複数の第１のクロック群と第１の画像
同期信号群を用いて、このメモリ部へ画像データを書き
込むための入力系の動作を行ない、第２のクロックと第
２の画像同期信号により、このメモリ部から読み出した
画像データを出力する出力系の動作を行なうメモリ制御
部と、前記第２のクロックを作成するクロック発生部
と、第２のクロックを入力し前記第２の画像同期信号を
出力する同期制御部からなる画像処理装置において、前記同期制御部は、第２のクロックから分周され、第１
の画像同期信号群とは非同期の第３の画像同期信号と、
第２のクロックにより、第１の画像同期信号群をそれぞ
れ同期化して作成した第４の画像同期信号群を作成する
とともに、前記第３の画像同期信号と前記第４の画像同
期信号群の中から一つの画像同期信号を選択して、前記
第２の画像同期信号として出力することを特徴とする画
像処理装置。
【請求項５】前記同期制御部は、前記第１の画像同期
信号群の任意の信号の垂直周波数に応じて、前記第３の
画像同期信号と前記第４の画像同期信号群の中から一つ
の画像同期信号を選択し、前記第２の画像同期信号とし
て出力することを特徴とする請求項４記載の画像処理装
置。
【請求項６】前記同期制御部は、出力する画像の使用
目的に応じて、前記第３の画像同期信号と前記第４の画
像同期信号群の中から一つの画像同期信号を選択し、前
記第２の画像同期信号として出力することを特徴とする
請求項４記載の画像処理装置。
【請求項７】前記同期制御部は、前記複数の入力系信
号処理部に入力する信号の動画の有無や割合に応じて、
前記第３の画像同期信号と前記第４の画像同期信号群の
中から一つの画像同期信号を選択し、前記第２の画像同
期信号として出力することを特徴とする請求項４記載の
画像処理装置。
【請求項８】前記同期制御部は、前記複数の入力系信
号の用途や種類に応じて、前記第３の画像同期信号と前
記第４の画像同期信号群の中から一つの同期信号を選択
し、第２の画像同期信号として出力することを特徴とす
る請求項４記載の画像処理装置。
【請求項９】前記画像処理装置は、前記複数の入力系
信号処理部に入力する信号源に対して、入力する画像信
号を設定、あるいは再設定する要求を出力するととも
に、前記第３の画像同期信号と前記第４の画像同期信号
群の中から選択して出力する第２の画像同期信号に同期
していない任意の入力信号源に対して、第２の画像同期
信号に同期する要求を出力する手段を有することを特徴
とする請求項４〜８のいずれか１項に記載の画像処理装
置。
【請求項１０】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、前記複数の系統の映像信号の画像特性
情報により、優先する映像信号を選択して、前記画像処
理手段の動作を、優先する系統の映像信号に適した動作
に変更することを特徴とする画像処理装置。
【請求項１１】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、前記複数の系統の映像信号の画像特性
情報と前記信号出力部に接続された画像表示部の特性情
報から、優先する映像信号を選択して、前記画像処理手
段の動作を、優先する系統の映像信号と前記信号出力部
に接続された画像表示部に適した動作に変更することを
特徴とする画像処理装置。
【請求項１２】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、入力する前記複数の系統の映像信号の
少なくとも一つに対して画像特性の変更要求を行なう通
信手段を持ち、前記複数の系統の映像信号の画像特性情
報から、優先する映像信号を選択して、前記画像処理手
段の動作を、優先する系統の映像信号に適した動作に変
更するとともに、優先する系統の映像信号以外の少なく
とも一つの系統の映像信号に対して、前記画像処理手段
の動作に適した画像特性に変更することを要求すること
を特徴とする画像処理装置。
【請求項１３】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、入力する前記複数の系統の映像信号の
少なくとも一つに対して画像特性の変更要求を行なう通
信手段を持ち、前記複数の系統の映像信号の画像特性情
報と前記信号出力部に接続された画像表示部の特性情報
から、優先する映像信号を選択して、前記画像処理手段
の動作を、優先する系統の映像信号と前記信号出力部に
接続された画像表示部に適した動作に変更するととも
に、優先する系統の映像信号以外の少なくとも一つの系
統の映像信号に対して、前記画像処理手段の動作に適し
た画像特性に変更することを要求することを特徴とする
画像処理装置。
【請求項１４】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、前記複数の系統の映像信号の、前記信
号出力部に出力する画面上の配置条件により、優先する
映像信号を選択して、前記画像処理手段の動作を、優先
する系統の映像信号に適した動作に変更することを特徴
とする画像処理装置。
【請求項１５】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、前記複数の系統の映像信号の画像特性
情報と前記信号出力部に出力する画面上の配置条件によ
り、優先する映像信号を選択して、前記画像処理手段の
動作を、優先する系統の映像信号に適した動作に変更す
ることを特徴とする画像処理装置。
【請求項１６】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、前記複数の系統の映像信号の画像特性
情報と前記信号出力部に出力する画面上の配置条件およ
び前記信号出力部に接続された画像表示部の特性情報か
ら、優先する映像信号を選択して、前記信号出力部に接
続された画像処理手段の動作を、優先する系統の映像信
号と前記信号出力部に接続された画像表示部に適した動
作に変更することを特徴とする画像処理装置。
【請求項１７】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、入力する前記複数の系統の映像信号の
少なくとも一つに対して、画像特性の変更要求を行なう
通信手段を持ち、前記複数の系統の映像信号の画像特性
情報と前記信号出力部に出力する画面上の配置条件か
ら、優先する映像信号を選択して、前記画像処理手段の
動作を、優先する系統の映像信号に適した動作に変更す
るとともに、優先する系統の映像信号以外の少なくとも
一つの系統の映像信号に対して、前記画像処理手段の動
作に適した画像特性に変更することを要求することを特
徴とする画像処理装置。
【請求項１８】複数の系統の映像信号が入力される少
なくとも一つの信号入力部と、少なくとも１画面分の画
像を記憶する記憶領域を有するメモリ部と、少なくとも
一つの画像表示用の信号出力部とを有し、前記複数の系
統の映像信号を前記メモリ部上で合成して前記信号出力
部に出力する画像処理手段、およびこの画像処理手段を
制御する制御手段を有する画像処理装置において、前記制御手段は、入力する前記複数の系統の映像信号の
少なくとも一つに対して画像特性の変更要求を行なう通
信手段を持ち、前記複数の系統の映像信号の画像特性情
報と前記信号出力部に出力する画面上の配置条件および
前記信号出力部に接続された画像表示部の特性情報か
ら、優先する映像信号を選択して、前記画像処理手段の
動作を、優先する系統の映像信号と前記信号出力部に接
続された画像表示部に適した動作に変更するとともに、
優先する系統の映像信号以外の少なくとも一つの系統の
映像信号に対して、前記画像処理手段の動作に適した画
像特性に変更することを要求することを特徴とする画像
処理装置。
【請求項１９】前記制御手段は、前記優先する入力映
像信号を選択して、変更した前記画像処理手段の動作内
容を記憶する記憶手段を有することを特徴とする請求項
１０〜１８のいずれか１項に記載の画像処理装置。
【請求項２０】前記制御手段において、前記画像処理
手段の最適化される動作は、表示部の表示画面の更新周
期であることを特徴とする請求項１０〜１８のいずれか
１項に記載の画像処理装置。
【請求項２１】前記制御手段において、前記優先する
入力映像信号を選択する上で参照する前記画像特性情報
は、入力画像の更新周期の情報であり、前記画像処理手
段の最適化される動作は、表示部の表示画面の更新周期
であることを特徴とする請求項１０〜１３および請求項
１５〜１８のいずれか１項に記載の画像処理装置。
【請求項２２】前記制御手段において、前記優先する
入力映像信号を選択する上で参照する前記画像特性情報
は、入力画像の動画静止画判別の情報であり、前記画像
処理手段の最適化される動作は、表示部の表示画面の更
新周期であることを特徴とする請求項１０〜１３および
請求項１５〜１８のいずれか１項に記載の画像処理装
置。
【請求項２３】前記制御手段において、前記優先する
入力映像信号を選択する上で参照する前記画像特性情報
は、入力画像の用途や種類の情報であり、前記画像処理
手段の最適化される動作は、表示部の表示画面の更新周
期であることを特徴とする請求項１０〜１３および請求
項１５〜１８のいずれか１項に記載の画像処理装置。
【請求項２４】前記制御手段において、前記優先する
入力映像信号を選択する上で参照する前記画像特性情報
は、入力画像の解像度の情報であり、前記画像処理手段
の最適化される動作は、表示部の表示画面の解像度であ
ることを特徴とする請求項１０〜１３および請求項１５
〜１８のいずれか１項に記載の画像処理装置。
【請求項２５】前記制御手段において、前記優先する
入力映像信号を選択する上で参照する前記画像特性情報
は、入力画像のガンマ特性の情報であり、前記画像処理
手段の最適化される動作は、表示部の表示素子に対する
ガンマ補正であることを特徴とする請求項１０〜１３お
よび請求項１５〜１８のいずれか１項に記載の画像処理
装置。
【請求項２６】前記制御手段において、前記優先する
入力映像信号を選択する上で参照する前記画像特性情報
は、入力画像の色に関する情報であり、前記画像処理手
段の最適化される動作は、表示部に対する色補正である
ことを特徴とする請求項１０〜１３および請求項１５〜
１８のいずれか１項に記載の画像処理装置。
【請求項２７】前記制御手段において、前記優先する
入力映像信号を選択する上で参照する前記画像特性情報
は、入力画像の明るさと明暗の情報であり、前記画像処
理手段の最適化される動作は、表示部の表示素子に対す
る明るさと明暗の補正であることを特徴とする請求項１
０〜１３および請求項１５〜１８のいずれか１項に記載
の画像処理装置。
【請求項２８】複数の入力系の画質調整を行なう入力
系画像処理部と、少なくとも１画面分の画像を記憶する
記憶領域を有するメモリ部と、このメモリ部に対して画
像データの書き込み動作と読み出し動作を行なうととも
に、複数の入力系の画像を１画面に合成した信号を出力
するメモリ制御部と、前記合成された信号を画質調整を
行なうとともに画像表示用出力として出力する出力系画
像処理部と、前記入力系画像処理部と前記出力系画像処
理部を制御するとともに画像表示用信号を出力する画質
制御部とを有する画像処理装置において、前記画質制御部は、前記複数の入力系の画像に対する補
正特性群と該画質制御部に接続される画像表示部の表示
特性に対する補正特性を有するとともに、前記複数の入
力系の画像に対する補正特性群の中から一つを選択し、
それを前記画像表示部の表示特性に対する補正特性と合
成した補正特性に変換して、前記出力系画像処理部にお
いて一括処理させることを特徴とする画像処理装置。
【請求項２９】前記画質制御部は、前記複数の入力系
画像処理部において抽出した画質情報を用いて、前記複
数の入力系の画像に対する補正特性群の中から一つを選
択し、それを前記画像表示部の表示特性に対する補正特
性と合成した補正特性に変換して、前記出力系画像処理
部において一括処理させることを特徴とする請求項２８
記載の画像処理装置。
【請求項３０】前記画質制御部は、出力する画像の使
用目的に応じて前記複数の入力系の画像に対する補正特
性群の中から一つを選択し、それを前記画像表示部の表
示特性に対する補正特性と合成した補正特性に変換し
て、前記出力系画像処理部において一括処理させること
を特徴とする請求項２８記載の画像処理装置。
【請求項３１】前記画質制御部は、前記複数の入力系
信号の用途や種類に応じて前記複数の入力系の画像に対
する補正特性群の中から一つを選択し、それを前記画像
表示部の表示特性に対する補正特性と合成した補正特性
に変換して、前記出力系画像処理部において一括処理さ
せることを特徴とする請求項２８記載の画像処理装置。
【請求項３２】前記画像処理装置は、前記複数の入力
系信号処理部に入力する信号源に対して、入力する画像
信号を設定、あるいは再設定する要求を出力する手段
と、前記複数の入力系の画像に対する補正特性群の中か
ら前記画像表示部の表示特性に対する補正特性と合成す
ることを選択されなかった任意の入力信号源に対して、
前記合成された補正特性に適した入力画像の特性に変更
する要求を出力する手段を有することを特徴とする請求
項２８〜３１のいずれか１項に記載の画像処理装置。
【請求項３３】画像表示装置の信号処理部として用い
られることを特徴とする請求項１〜３２のいずれか１項
に記載の画像処理装置。
【請求項３４】コンピュータの画像表示部用信号処理
部として用いられることを特徴とする請求項１〜３２の
いずれか１項に記載の画像処理装置。
【請求項３５】デジタルテレビの画像表示部用信号処
理部として用いられることを特徴とする請求項１〜３２
のいずれか１項に記載の画像処理装置。
【請求項３６】前記画像表示装置が、液晶の表示部を
有するものであることを特徴とする請求項３３〜３５の
いずれか１項に記載の画像処理装置。
【請求項３７】前記画像表示装置が、プラズマディス
プレイまたは電荷放出型デバイスの表示部を有するもの
であることを特徴とする請求項３３〜３５のいずれか１
項に記載の画像処理装置。
【請求項３８】前記画像表示装置が、光を反射して画
像表示を行なう反射型のデバイスを用いた表示部を有す
るものであることを特徴とする請求項３３〜３５のいず
れか１項に記載の画像処理装置。
【請求項３９】請求項１〜３８のいずれか１項に記載
の画像処理装置の動作をコンピュータに実現させるため
のプログラムを記録したコンピュータ読み取り可能な媒
体。