JP5245984B2 - 撮像素子、読み出し信号の変換方法およびカメラ - Google Patents

Description

本発明は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子、読み出し信号の変換方法およびカメラに関するものである。

ＣＭＯＳイメージセンサ等では、画素回路から読み出されたアナログ信号がデジタル信号に変換（Ａ／Ｄ変換）される（たとえば特許文献１）。Ａ／Ｄ変換は、カラム処理回路内部のＡＤＣ回路で行われることが多い。

ＡＤＣ回路は、電圧比較器などによって、ＤＡＣ回路にて生成されるランプ波形の参照電圧と画素回路から読み出したアナログ信号の電圧との大小を比較することにより、Ａ／Ｄ変換を行う。カラム処理回路は、ＤＡＣ回路と数千本も配線によって接続されている。
このため、多画素化に伴い、カラム処理回路のレイアウト面積が増大するという問題がある。

これに加え、多画素化に伴って、ＤＡＣ回路により多くの電流を流し、ＤＡＣ回路の駆動能力を上げる必要がある。この場合、配線が複雑なために、ＤＡＣ回路やカラム処理回路の負荷が大きくなるという問題がある。

このような問題を解決する一つの方法として、電圧制御発振器（Voltage Controlled Oscillator、以下「ＶＣＯ」）を使用してＡ／Ｄ変換を行うＡＤＣ回路が開示されている（たとえば特許文献２）。
ＶＣＯを使用するＡＤＣ回路では、電圧比較器を使用しないため、配線パターンが簡潔になり、上述した問題を解決することができる。

特開２００６−３０３７５２号公報 特開２００６−２７０２９３号公報

しかしながら、ＶＣＯは、温度や電源電圧、あるいは製造プロセスによって、性能にばらつきがある。このようなばらつきは、Ｐ相にてＡ／Ｄ変換を行う際に、カウンタによるカウント値の変動を引き起こす。
このため、ＶＣＯの発振周波数が安定した後、カウントを行わなければならず、Ａ／Ｄ変換に要する時間が長くなる問題がある。

ＶＣＯを使用するＡＤＣ回路は、ＶＣＯが発振する周波数のクロック信号をカウントすることによってＡ／Ｄ変換を行うため、発振周波数を低くする必要がある。
このため、ＶＣＯを構成する遅延素子のＣＲ時定数が大きくなる上、カラム処理回路のレイアウト面積が大きくなる問題がある。

本発明は、ＶＣＯの性能に左右されず、高速にＡ／Ｄ変換を実行できるだけでなく、カラム処理回路のレイアウト面積を縮小させることができる撮像素子、読み出し信号の変換方法およびカメラを提供することにある。

本発明の撮像素子は、入射光をその光量に応じた電気信号に変換する画素部と、第１の期間および第２の期間に、上記画素部から読み出し信号を読み出す読み出し部とを有し、上記読み出し部は、上記読み出し信号電圧に応じた周波数のクロック信号を生成するクロック信号生成部と、上記クロック信号生成部によって生成された上記クロック信号をカウントする第１のカウンタ部と、上記第１のカウンタの出力クロック信号をカウントする第２のカウンタ部と、上記第１の期間には、上記第１および上記第２のカウンタ部のカウント開始前に上記読み出し信号電圧を一定に校正し、上記第１の期間における上記第１および上記第２のカウンタ部のカウント開始後および上記第２の期間には、上記読み出し信号電圧の校正を停止する第１の校正部と、上記第１のカウンタ部の上記出力クロック信号の周波数を当該周波数よりも高い周波数に校正する第２の校正部とを有する。

本発明の読み出し信号の変換方法は、第１の期間に、画素部から読み出し信号を読み出す第１のステップと、上記第１のステップにおいて読み出した上記読み出し信号電圧を一定に校正する第２のステップと、上記第２のステップにおける上記読み出し信号電圧の校正を停止する第３のステップと、上記第３のステップにおいて校正した上記読み出し信号電圧に応じた周波数のクロック信号を生成する第４のステップと、上記第４のステップにおいて生成した上記クロック信号をカウントする第５のステップと、上記第５のステップにおける出力クロック信号の周波数を当該周波数よりも高い周波数に校正する第６のステップと、上記第６のステップにおいて校正した上記出力クロック信号をカウントする第７のステップと、第２の期間に、上記画素部から読み出し信号を読み出す第８のステップと、上記第８のステップにおいて読み出した上記読み出し信号電圧に応じた周波数のクロック信号を生成する第９のステップと、上記第９のステップにおいて生成した上記クロック信号をカウントする第１０のステップと、上記第１０のステップにおける出力クロック信号の周波数を当該周波数よりも高い周波数に校正する第１１のステップと、上記第１１のステップにおいて校正した上記出力クロック信号をカウントする第１２のステップとを有する。

本発明のカメラは、撮像素子と、上記撮像素子の画素領域に入射光を導く光学系と、上記撮像素子が出力した出力信号を処理する信号処理部とを有し、上記撮像素子は、入射光をその光量に応じた電気信号に変換する画素部と、第１の期間および第２の期間に、上記画素部から読み出し信号を読み出す読み出し部とを有し、上記読み出し部は、上記読み出し信号電圧に応じた周波数のクロック信号を生成するクロック信号生成部と、上記クロック信号生成部によって生成された上記クロック信号をカウントする第１のカウンタ部と、上記第１のカウンタの上記出力クロック信号をカウントする第２のカウンタ部と、上記第１の期間には、上記第１および上記第２のカウンタ部のカウント開始前に上記読み出し信号電圧を一定に校正し、上記第１の期間における上記第１および上記第２のカウンタ部のカウント開始後および上記第２の期間には、上記読み出し信号電圧の校正を停止する第１の校正部と、上記第１のカウンタ部の上記出力クロック信号の周波数を当該周波数よりも高い周波数に校正する第２の校正部とを有する。

本発明によれば、第１の期間に、読み出し部は、画素部から読み出し信号を読み出す。
そして、第１の校正部は、読み出し信号の電圧を一定に校正し、その後電圧の校正を停止する。
そして、クロック信号生成部は、第１の校正部によって一定に校正された読み出し信号電圧に応じた周波数のクロック信号を生成する。
そして、第１のカウンタは、クロック信号生成部からクロック信号が入力されると、このクロック信号をカウントする。
そして、第２の校正部は、第１のカウンタの出力クロック信号の周波数をこの周波数よりも高い周波数に校正する。
そして、第２のカウンタは、第２の校正部によって校正された第１のカウンタの出力クロック信号をカウントする。
第２の期間に、読み出し部は、画素部から読み出し信号を読み出す。
そして、クロック信号生成部は、読み出し信号電圧に応じた周波数のクロック信号を生成する。
そして、第１のカウンタは、クロック信号生成部からクロック信号が入力されると、このクロック信号をカウントする。
そして、第２の校正部は、第１のカウンタの出力クロック信号の周波数をこの周波数よりも高い周波数に校正する。
そして、第２のカウンタは、第２の校正部によって校正された第１のカウンタの出力クロック信号をカウントする。

本発明によれば、ＶＣＯの性能に左右されず、高速にＡ／Ｄ変換を実行できるだけでなく、カラム処理回路のレイアウト面積を縮小させることができる。

図１は、本発明の第１実施形態に係るＣＭＯＳイメージセンサの構成例を示す概略ブロック図である。 図２は、本発明の第１実施形態に係る画素回路の構成例を示す等価回路図である。 図３は、本発明の第１実施形態に係るカラム処理回路の構成例を示す概略ブロック図である。 図４は、本発明の第１実施形態に係るＡＤＣ回路の構成例を示す概略ブロック図である。 図５は、本発明の第１実施形態に係るＶＣＯの構成例を示す等価回路図である。 図６は、本発明の第１実施形態に係るＶＣＯの入力電圧−出力周波数の関係を示す一例の図である。 図７（Ａ）〜（Ｃ）は、本発明の第１実施形態に係るＰＬＬ回路（Ａ）およびＰＬＬ回路（Ｂ）の動作例を説明するための図である。 図８（Ａ）〜（Ｃ）は、本発明の第１実施形態に係る画素回路の動作例を示すタイミングチャートである。 図９（Ａ）〜（Ｊ）は、本発明の第１実施形態に係るカラム処理回路の動作例を示すタイミングチャートである。 図１０は、本発明の第２実施形態に係るカラム処理回路の構成例を示す概略ブロック図である。 図１１（Ａ）〜（Ｈ）は、本発明の第２実施形態に係るカラム処理回路の動作例を示すタイミングチャートである。 図１２（Ａ）、（Ｂ）は、本発明の第１実施形態に係るＡＤ変換に要する時間と第２実施形態に係るＡＤ変換に要する時間との比較例を示す概念図である。 図１３は、本発明の第３実施形態に係るカラム処理回路の構成例を示す概略ブロック図である。 図１４（Ａ）〜（Ｃ）は、本発明の第３実施形態に係るカラム処理回路の動作例を示すタイミングチャートである。 図１５（Ａ）〜（Ｄ）は、本発明の第３実施形態に係るカラム処理回路の動作例を示すタイミングチャートである。 図１６は、本発明の第４実施形態に係るカメラの構成例を示す図である。

以下、本発明の実施形態を図面に関連付けて説明する。なお、説明は以下の順番で行う。
１．第１実施形態（第１の校正部および第２の校正部を有する場合）
２．第２実施形態（第１の校正部のみを有する場合）
３．第３実施形態（第１の校正部の変形例）
４．第４実施形態（カメラ）

〈１．第１実施形態〉
［ＣＭＯＳイメージセンサ１の構成例］
図１は、本発明の第１実施形態に係るＣＭＯＳイメージセンサの構成例を示す概略ブロック図である。
図１には、ＣＭＯＳイメージセンサ１の主要部が図示されている。

図１に図示する撮像素子としてのＣＭＯＳイメージセンサ１は、画素部１０、複数の画素回路１１、行選択回路１２、行駆動回路１３、カラム処理回路１４、水平走査回路１５、制御回路１６、およびデジタル信号処理回路（以下「ＤＰＵ」）１７を有する。

画素部１０は、入射光を受光する画素領域である。画素部１０には、ｍ（行方向）×ｎ（列方向）個の画素回路１１がマトリクス状に配列されている。

各々の画素回路１１は、一例として、ベイヤー型に配列されている。各画素回路１１には、Ｇｒ（緑）、Ｒ（赤）、Ｂ（青）、およびＧｂ（緑）の何れかのカラーフィルタが被され、各色のカラーフィルタに対応した色を検知する。
このとき、画素回路１１は、光電変換によって入射光を電荷（電子）に変換し、この電荷を電圧信号（本発明の読み出し信号）として垂直信号線ＬＶＳＬ（ｎ）上のノードＮＤ１に出力する。

行選択回路１２は、制御回路１６から入力された行選択信号に基づいて、ｍ行目の画素回路１１を選択する。

行駆動回路１３は、行駆動回路１３から入力された行選択信号、および制御回路１６から入力された基準クロックＣＫに基づいて、ｍ行目の画素回路１１を駆動する。

カラム処理回路（本発明の読み出し部）１４は、ＡＤＣ回路１４１を垂直列（カラム）ごとに有する。ＡＤＣ回路１４１の個数は、列方向の画素回路１１の個数（ｎ個）と同数である。

ＡＤＣ回路１４１は、水平走査回路１５の制御に基づいて、画素回路１１から電圧信号を列毎に読み出す。この読み出された電圧信号は、アナログ信号であるため、ＡＤＣ回路１４１は、相関二重サンプリング（Correlated Double Sampling、以下「ＣＤＳ」）処理を行う。これによって、アナログ信号がデジタル信号に変換（Ａ／Ｄ変換）される。

水平走査回路１５は、たとえば、シフトレジスタ等によって構成されている。水平走査回路１５は、制御回路１６から入力された基準クロックＣＫに基づいて、カラム処理回路１４のＡＤＣ回路１４１を列ごとに順次選択する。

制御回路１６（本発明の指示部）は、制御信号発生回路（以下「ＳＧ」）１６１、およびＳＧ１６１用のＰＬＬ（Phase Locked Loop）回路１６２を有する。
ＳＧ１６１は、ＰＬＬ回路１６２の位相制御によって、種々の制御信号を生成する。制御信号には、後述する、制御信号ＳＣＴＬ（本発明の指示信号）やカウントイネーブル信号ＳＣＥ（本発明のカウント開始信号、以下「ＣＥ信号ＳＣＥ」）、基準クロックＣＫ等が含まれる。
制御回路１６は、基準クロックＣＫを行選択回路１２、行駆動回路１３、および水平走査回路１５に出力する。制御回路１６は、制御信号ＳＣＴＬやＣＥ信号ＳＣＥ等をカラム処理回路１４に出力する。

ＤＰＵ１７（本発明の演算部）は、Ｐ相でのカウント値と、Ｄ相でのカウント値との差分を求めることにより、画素部１０から読み出した本来の画像データのデジタル値を取得する。

［画素回路１１の回路構成例］
画素回路１１の回路構成例を図２に関連付けて説明する。
図２は、本発明の第１実施形態に係る画素回路の構成例を示す等価回路図である。
図２には、ｎ行ｍ列目の画素回路が図示されている。

図２に図示する画素回路１１は、たとえばフォトダイオードで形成された光電変換素子１１１、転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５を有する。

光電変換素子１１１は、アノード側が接地（ＧＮＤ）され、カソード側が転送トランジスタ１１２のソースに接続されている。光電変換素子１１１は、入射光をその光量に応じて電荷（電子）に光電変換し、その電荷を蓄積する。

図２に図示する各々のトランジスタには、ｎチャネルの絶縁ゲート型電界効果トランジスタが一例として採用されている。

転送トランジスタ１１２は、光電変換素子１１１が蓄積した電荷をフローティングディフュージョンＦＤ（以下「ＦＤ」）に転送するために、光電変換素子１１１のカソード側とＦＤとの間に接続されている。転送トランジスタ１１２のゲートには、転送信号線ＬＴＲＮ（ｍ）が接続されている。この転送信号線ＬＴＲＮ（ｍ）の一端は、行駆動回路１３に接続されている。

ＦＤには、転送トランジスタ１１２のドレイン、リセットトランジスタ１１３のソース、および増幅トランジスタ１１４のゲートが接続されている。

リセットトランジスタ１１３は、ＦＤの電位を電源電圧ＶＤＤにリセットするために、ＦＤと電源電圧ＶＤＤとの間に接続されている。リセットトランジスタ１１３のゲートには、リセット信号線ＬＲＳＴ（ｍ）が接続されている。このリセット信号線ＬＲＳＴ（ｍ）の一端は、行駆動回路１３に接続されている。

増幅トランジスタ１１４は、ドレインが電源電圧ＶＤＤに、ソースが選択トランジスタ１１５のドレインに接続されている。増幅トランジスタ１１４は、ＦＤの電位を増幅する。

選択トランジスタ１１５は、増幅トランジスタ１１４と直列接続となるようにドレインが増幅トランジスタ１１４のソースに接続され、ソースが垂直信号線ＬＶＳＬ（ｎ）に接続され、ゲートが選択信号線ＬＳＥＬ（ｍ）に接続されている。この選択信号線ＬＳＥＬ（ｍ）の一端は、行駆動回路１３に接続されている。

垂直信号線ＬＶＳＬ（ｎ）には、電流源１８が接続されており、増幅トランジスタ１１４と電流源１８とによって、ソースフォロワ回路が形成されている。垂直信号線ＬＶＳＬ（ｎ）の一端には、カラム処理回路１４が接続されている。

［カラム処理回路１４の概略］
カラム処理回路１４の概略を図３に関連付けて説明する。
図３は、本発明の第１実施形態に係るカラム処理回路の構成例を示す概略ブロック図である。
説明を明確にするため、図３には、カラム処理回路およびその周辺部の主要部のみが概略的に図示されている。

図３に図示するように、カラム処理回路１４には、カラム（列）ごとにＡＤＣ回路１４１が配列されている。
ＡＤＣ回路１４１は、Ａ／Ｄ変換の際にＣＤＳ処理を行うため、画素回路１１から電圧信号ＳＶＳＬを２回読み出す。
１回目には、ＡＤＣ回路１４１は、リセットレベルでの電圧信号ＳＶＳＬを読み出し、この電圧信号ＳＶＳＬに対してＡ／Ｄ変換を行う。このときにＡ／Ｄ変換される期間はＰ相（本発明の第１の期間）と称される。リセットレベルとは、画素回路１１のＦＤの電位が電源電圧ＶＤＤにリセットされたときのＦＤの電圧レベルをいう。
２回目には、ＡＤＣ回路１４１は、光電変換素子１１１が蓄積した電荷を読み出し（画素の読み出し）、この電荷量に応じた電圧信号ＳＶＳＬに対してＡ／Ｄ変換を行う。このときにＡ／Ｄ変換される期間はＤ相（本発明の第２の期間）と称される。

Ａ／Ｄ変換の際に、ＡＤＣ回路１４１は、ノードＮＤ１の電圧をその電圧に応じた周波数のクロック信号に変換し（Ｖ／Ｆ変換）、このクロック信号をカウントする。
高速なＡ／Ｄ変換を可能にするため、ＡＤＣ回路１４１では、下位ビットのカウントと上位ビットのカウントとが個別のカウンタによって行われる。
なお、Ａ／Ｄ変換の分解能がＮビット（ｂｉｔ）の場合、ＬＳＢ側の下位ビットがＭビットであるものとすると、ＭＳＢ（Most Significant Bit）側の上位ビットは（Ｎ−Ｍ）ビットである。

このようなＡ／Ｄ変換を行うため、各ＡＤＣ回路１４１は、ＶＣＯ１４１１ａと、カウンタ（ＣＮＴ）１４１２ａ、１４１２ｂ、１４１２ｃとを有する。
ＶＣＯ１４１１ａ（本発明のクロック信号生成部）は、Ｖ／Ｆ変換を行うために設けられ、電圧信号ＳＶＳＬに基づいたクロック信号を生成する。

カウンタ１４１２ａ（本発明の第１のカウンタ部）は、例えば、Ｍビットのカウントが可能な２^Ｍ進カウンタである。カウンタ１４１２ａは、分周器としても機能し、ＶＣＯ１４１１ａが出力したクロック信号の下位ビット分をカウントする。
カウンタ１４１２ｂは、例えば、（Ｎ−Ｍ）／２ビット分のカウントが可能な２^{（Ｎ−Ｍ）}／２進カウンタである。カウンタ１４１２ｂは、分周器としても機能し、カウンタ１４１２ａが出力したクロック信号の上位ビットの半分をカウントする。
カウンタ１４１２ｃ（本発明の第２のカウンタ部）は、例えば、上位（Ｎ−Ｍ）／２ビット分のカウントが可能な２^{（Ｎ−Ｍ）}／２進カウンタである。カウンタ１４１２ｃは、カウンタ１４１２ｂが出力したクロック信号の上位ビットの半分をカウントする。
そして、カウンタ１４１２ａ〜１４１２ｃは、制御回路１６からハイレベルのＣＥ信号ＳＣＥが入力されると、入力されたクロック信号のカウントを行い、各カウント値をＤＰＵ１７に出力する。
なお、カウンタ１４１２ａ〜１４１２ｃは、カウント値を０にリセットするリセット機能も各々有する。

ところで、ＶＣＯ１４１１ａは、電圧信号ＳＶＳＬに基づいたクロック信号を生成する。
しかしながら、ＶＣＯ１４１１ａは、温度、電源電圧、トランジスタ等の周波数特性等に左右されやすく、ＶＣＯ１４１１ａの入力電圧が一定であっても、その発振周波数が不安定になる場合がある。
その結果、カウンタ１４１２ａによるカウント値にばらつきが生じやすくなる。精度よく安定したカウントを行うためには、ＶＣＯ１４１１ａの入力電圧だけではなく、その発振周波数も一定であることが望ましい。

そこで、ＶＣＯ１４１１ａの発振周波数を一定に校正するためのＰＬＬ回路（Ａ）（本発明の（第１の）位相同期ループ）が形成されている。
ただし、ＰＬＬ回路（Ａ）は、Ｐ相においてカウントが開始される前（後述する校正期間）に形成される。
ＰＬＬ回路（Ａ）は、このクロック信号の位相と、信号線Ｌ１に供給された所定周波数の参照クロック信号ＣＫｒｅｆとの位相差が減少するように動作する。この位相差が無くなると（ロック状態）、ＶＣＯ１４１１ａが出力したクロック信号が参照クロック信号ＣＫｒｅｆに同期し、ＶＣＯ１４１１ａの出力が一定に校正される。
このように、Ｐ相においてＰＬＬ回路（Ａ）が形成されると、ＶＣＯ１４１１ａの発振周波数が安定するため、精度よく安定したカウントが可能となる。

上位ビットのカウントを高速に行うため、ＶＣＯ１４１１ｂ（本発明の第２の電圧制御発振器）およびカウンタ１４１２ｂ等によってＰＬＬ回路（Ｂ）（本発明の第２の位相同期ループ）が形成されている。
ＰＬＬ回路（Ｂ）は、カウンタ１４１２ａが出力したクロック信号を基準信号とし、この基準信号とカウンタ１４１２ｂの出力信号とを同期させることにより、この基準信号の周波数を所望する逓倍率で逓倍させる。
ＰＬＬ回路（Ｂ）がロック状態になると、カウンタ１４１２ｃは、周波数が逓倍されたカウンタ１４１２ｂの出力信号を基にカウントを行う。
その結果、カウンタ１４１２ｃによって行われる、ＭＳＢ側の上位（Ｎ−Ｍ）／２ビット分のカウントを高速に行うことができる。

［ＡＤＣ回路１４１の構成例］
ＡＤＣ回路１４１の構成例を図４に関連づけて説明する。
図４は、本発明の第１実施形態に係るＡＤＣ回路の構成例を示す概略ブロック図である。
図４には、ｎ列目のＡＤＣ回路１４１が図示されている。

図４に図示するように、ＡＤＣ回路１４１は、ＶＣＯ１４１１ａ、１４１１ｂ、カウンタ（ＣＮＴ）１４１２ａ〜１４１２ｃ、位相比較器（ＰＣ）１４１３ａ、１４１３ｂ、チャージポンプ（ＣＨＰ）１４１４ａ、１４１４ｂ、および、ローパスフィルタ（ＬＰＦ）１４１５ａ、１４１５ｂを有する。更に、各ＡＤＣ回路１４１は、キャパシタＣａ、およびクランプスイッチＳＷを有する。

［ＰＬＬ回路（Ａ）の接続形態］
図４に図示するように、ＰＬＬ回路（Ａ）が、ＶＣＯ１４１１ａ、カウンタ１４１２ａ、位相比較器１４１３ａ、チャージポンプ１４１４ａ、ローパスフィルタ１４１５ａ、およびクランプスイッチＳＷによって形成されている。

このＰＬＬ回路（Ａ）の各構成要素は、次のような接続形態を採っている。
ローパスフィルタ１４１５ａの入力側は、ノードＮＤ２に接続されている。ローパスフィルタ１４１５ａの出力側は、ＶＣＯ１４１１ａの制御端子に接続されている。
なお、キャパシタＣａは、ノードＮＤ１に出力された電圧信号のＤＣ（直流）成分をカットするため、ノードＮＤ１とノードＮＤ２との間に接続されている。

ＶＣＯ１４１１ａの出力端子は、カウンタ１４１２ａの入力端子に接続されている。
カウンタ１４１２ａの第１出力端子は、ノードＮＤ３を介して位相比較器１４１３ａの第１入力端子と位相比較器１４１３ｂの第２入力端子とに接続されている。カウンタ１４１２ａの第２出力端子は、ＤＰＵ１７に接続されている。

位相比較器１４１３ａの第２入力端子は、信号線Ｌ１に接続されている。位相比較器１４１３ａの出力端子は、チャージポンプ１４１４ａの入力端子に接続されている。
チャージポンプ１４１４ａの出力端子は、クランプスイッチＳＷを介してノードＮＤ２に接続されている。

ただし、ＰＬＬ回路（Ａ）は、クランプスイッチＳＷがオンの状態に保持されている校正期間にのみ形成される。なお、図４には、クランプスイッチＳＷがオンの状態が図示されている。

［ＰＬＬ回路（Ｂ）の接続形態］
カウンタ１４１２ａの出力カウント値としてのクロック信号を基準信号とするように、ＰＬＬ回路（Ｂ）が、ＶＣＯ１４１１ｂ、カウンタ１４１２ｂ、位相比較器１４１３ｂ、チャージポンプ１４１４ｂ、およびローパスフィルタ１４１５ｂによって形成されている。

このＰＬＬ回路（Ｂ）の各構成要素は、次のような接続形態を採っている。
ローパスフィルタ１４１５ｂの入力側は、チャージポンプ１４１４ｂの出力端子に接続されている。ローパスフィルタ１４１５ｂの出力側は、ＶＣＯ１４１１ｂの制御端子に接続されている。

ＶＣＯ１４１１ｂの出力端子は、カウンタ１４１２ｂの入力端子に接続されている。
カウンタ１４１２ｂの第１出力端子は、位相比較器１４１３ｂの第１入力端子とカウンタ１４１２ｃの入力端子とに接続されている。カウンタ１４１２ｂの第２出力端子は、ＤＰＵ１７に接続されている。

位相比較器１４１３ｂの第２入力端子は、ノードＮＤ３に接続されている。位相比較器１４１３ｂの出力端子は、チャージポンプ１４１４ｂの入力端子に接続されている。
チャージポンプ１４１４ｂの出力端子は、ローパスフィルタ１４１５ｂの入力側に接続されている。

なお、ＰＬＬ回路（Ａ）は、ＶＣＯ１４１１ａの入力電圧だけではなく、その発振周波数も校正することから、ＰＬＬ回路（Ａ）を第１の校正部ＲＥＶＣ１とも称する。
ＰＬＬ回路（Ｂ）は、ＰＬＬ回路（Ａ）の出力信号を逓倍する、即ち、カウンタ１４１２ａの出力信号の周波数をこの周波数よりも高くなるように校正することから、ＰＬＬ回路（Ｂ）を第２の校正部ＲＥＶＣ２とも称する。

［ＰＬＬ回路（Ａ）：ＶＣＯ１４１１ａの構成例］
以下、ＰＬＬ回路（Ａ）の各構成要素について説明する。先ず、ＶＣＯ１４１１ａの構成例を図５に関連づけて説明する。
図５は、本発明の第１実施形態に係るＶＣＯの構成例を示す等価回路図である。

図５に図示するＶＣＯ１４１１ａは、本実施形態においては、リングオシレータ型のＶＣＯである。なお、ＶＣＯ１４１１ｂもＶＣＯ１４１１ａと同様の構成である。
ＶＣＯ１４１１ａは、３個のインバータ１４１１１〜１４１１３、電流量を可変できる定電流源１４１１４〜１４１１６、および比較器１４１１７を有する。

初段のインバータ１４１１１の入力端子は、ＶＣＯ１４１１ａの制御端子ＣＩＮに接続されている。なお、制御端子ＣＩＮは、ローパスフィルタ１４１５ａの出力側に接続されている。

各インバータ１４１１１〜１４１１３は、出力が次段のインバータに入力されるようにリング状に接続されている。このとき、最終段のインバータ１４１１３の出力が初段のインバータ１４１１１にフィードバックされるように、ノードＮＤ４とノードＮＤ５とが互いに接続されている。

各インバータ１４１１１〜１４１１３の第１電源接続端子は、電源電圧ＶＤＤに接続されている。各インバータ１４１１１〜１４１１３の第２電源接続端子は、定電流源１４１１４〜１４１１６に接続されている。

比較器１４１１７の入力端子は、ノードＮＤ５に接続され、比較器１４１１７の出力端子は、ＶＣＯ１４１１ａの出力端子ＣＯＵＴに接続されている。

ＶＣＯ１４１１ａの動作例について説明する。
ＶＣＯ１４１１ａの制御端子ＣＩＮに画素回路１１から電圧信号（アナログ信号）ＳＶＳＬが供給されると、最終段のインバータ１４１１３は、初段のインバータ１４１１１に入力された信号と逆位相の信号を出力する。最終段のインバータ１４１１３の出力が初段のインバータ１４１１１の入力にフィードバックされることから、初段のインバータ１４１１１に入力された信号が発振する。

そして、比較器１４１１７は、例えば、最終段のインバータ１４１１３の出力と接地電位とを比較し、ハイレベルの信号のみを出力する。
これにより、比較器１４１１７は、パルス状のクロック信号ＳＣＫを出力端子ＣＯＵＴに出力する。

なお、インバータの数は発振を可能にするため奇数個であればよく、好適な数（たとえば５個）のインバータをリング状に接続することができる。

このように、リングオシレータ型のＶＣＯ１４１１ａを用いると、回路構成が簡潔となり、ＶＣＯ１４１１ａのレイアウト面積を縮小することができる。
その結果、カラム処理回路のレイアウト面積を、電圧比較器を採用したものよりも小さくすることができる。

図６は、本発明の第１実施形態に係るＶＣＯの入力電圧−出力周波数の関係を示す一例の図である。
図６に図示するように、ＶＣＯ１４１１ａは、入力電圧Ｖが高い程、発振周波数Ｆが高いクロック信号ＳＣＫ（図５参照）を出力する。入力電圧Ｖが電圧Ｖ１〜Ｖ２の範囲では、入力電圧Ｖに対する出力周波数Ｆの変化の割合ＫＶＣＯ（＝ΔＦ／ΔＶ）は一定である。
すなわち、ＶＣＯ１４１１ａは、電圧Ｖ１〜Ｖ２の範囲において、入力電圧Ｖに比例した周波数Ｆのクロック信号ＳＣＫを生成する。
なお、ＶＣＯ１４１１ｂもＶＣＯ１４１１ａと同様である。以下、入力電圧Ｖは、電圧Ｖ１〜Ｖ２の範囲であるものとする。

ロック状態では、ＶＣＯ１４１１ａの発振周波数Ｆが「Ｍ×Ｆ（ＣＫｒｅｆ）」に固定される。Ｍは分周比を示し、Ｆ（ＣＫｒｅｆ）は参照クロック信号ＣＫｒｅｆの周波数を示す。
発振周波数Ｆは、図５に図示する定電流源１４１１４〜１４１１６の電流量を制御することによって調整することができる。この場合、制御回路１６が制御信号ＳＣＴＲＬを定電流源１４１１４〜１４１１６に出力することによって、定電流源１４１１４〜１４１１６の電流量が可変される。

［ＰＬＬ回路（Ａ）：カウンタ１４１２ａの詳細］
カウンタ１４１２ａは、ＶＣＯ１４１１ａからクロック信号ＳＣＫが入力されると、制御回路１６から入力されたＣＥ信号ＳＣＥがハイレベルの期間に、クロック信号ＳＣＫをアップカウントする。なお、このカウントは、ダウンカウントであってもよい。

カウント終了後、カウンタ１４１２ａは、ＡＤＣ回路１４１内部のメモリ（不図示）にカウント値を格納する。その後、カウンタ１４１２ａは、水平走査回路１５から選択信号ＳＨが入力されると、このカウント値をＤＰＵ１７に出力する。
カウンタ１４１２ａは、このカウント値をクロック信号として、位相比較器１４１３ａの第１入力端子、および、位相比較器１４１３ｂの第２入力端子にも出力する。
なお、カウンタ１４１２ａが出力したクロック信号は、クロック信号ＳＣＫを１／Ｍに分周したものである。

［ＰＬＬ回路（Ａ）：位相比較器１４１３ａ］
位相比較器１４１３ａは、カウンタ１４１２ａによって分周されたクロック信号ＳＣＫ／Ｍの位相（周波数）と、信号線Ｌ１に供給された参照クロック信号ＣＫｒｅｆの位相（周波数）とを比較する。位相比較器１４１３ａは、この２つの信号の位相差（周波数差）に比例した電圧を生成し、生成した電圧をチャージポンプ１４１４ａに出力する。

［ＰＬＬ回路（Ａ）：チャージポンプ１４１４ａ］
チャージポンプ１４１４ａは、位相比較器１４１３ａから入力された電圧を上昇させ、上昇させた電圧をローパスフィルタ１４１５ａに出力する。

［ＰＬＬ回路（Ａ）：ローパスフィルタ１４１５ａ］
ローパスフィルタ１４１５ａは、ノードＮＤ２に電圧信号ＳＶＳＬが供給されると、電圧信号ＳＶＳＬの高周波成分や位相比較器１４１３ａにて生じた高周波成分を除去し、チャージポンプ１４１４ａによって急激に上昇した電圧を平滑化する。

［ＰＬＬ回路（Ａ）：クランプスイッチＳＷ］
クランプスイッチＳＷは、制御回路１６の制御信号ＳＣＴＬに基づきオンまたはオフの状態に保持される。具体的には、クランプスイッチＳＷは、制御信号ＳＣＴＬがハイレベルのとき、オンの状態に保持され、制御信号ＳＣＴＬがローレベルのとき、オフの状態に保持される。

クランプスイッチＳＷがオンの場合には、ＰＬＬ回路（Ａ）が形成されるため、ＶＣＯ１４１１ａの発振周波数が校正される。
一方、クランプスイッチＳＷがオフの場合には、ＰＬＬ回路（Ａ）の形成が解除されるため、ＶＣＯ１４１１ａの発振周波数の校正が停止される。

［ＰＬＬ回路（Ｂ）の詳細］
ＰＬＬ回路（Ｂ）の各構成要素、即ち、ＶＣＯ１４１１ｂ、カウンタ１４１２ｂ、１４１２ｃ、位相比較器１４１３ｂ、チャージポンプ１４１４ｂ、および、ローパスフィルタ１４１５ｂの各機能は、ＰＬＬ回路（Ａ）のものと基本的に同様である。
ただし、ＰＬＬ回路（Ｂ）は、クランプスイッチＳＷのオンまたはオフに拘わらず、カウンタ１４１２ａによって分周されたクロック信号ＳＣＫ／Ｍを基準信号とし、これを逓倍する。

［ＰＬＬ回路（Ｂ）：カウンタ１４１２ｂの詳細］
以下、ＰＬＬ回路（Ａ）の各構成要素と異なる点について説明する。
カウンタ１４１２ｂは、ＶＣＯ１４１１ｂからクロック信号ＳＣＫ^＊が入力されると、制御回路１６から入力されたＣＥ信号ＳＣＥがハイレベルの期間に、クロック信号ＳＣＫ^＊をアップカウントする。なお、このカウントは、ダウンカウントであってもよい。

カウント終了後、カウンタ１４１２ｂは、ＡＤＣ回路１４１内部のメモリ（不図示）にカウント値を格納する。その後、カウンタ１４１２ｂは、水平走査回路１５から選択信号ＳＨが入力されると、このカウント値をＤＰＵ１７に出力する。
カウンタ１４１２ｂは、カウント値としての出力クロック信号を位相比較器１４１３ｂの第１入力端子、および、カウンタ１４１２ｃに出力する。

［ＰＬＬ回路（Ｂ）：位相比較器１４１３ｂ］
位相比較器１４１３ｂは、カウンタ１４１２ａによって分周されたクロック信号ＳＣＫ／Ｍの位相と、カウンタ１４１２ｂの出力クロック信号の位相とを比較する。
位相比較器１４１３ｂは、この２つの信号の位相差に比例した電圧を生成し、生成した電圧をチャージポンプ１４１４ｂに出力する。
なお、ＰＬＬ回路（Ｂ）がロック状態となり、両者の信号が同期した場合には、カウンタ１４１２ｂの出力クロック信号は、クロック信号ＳＣＫ／Ｍとなる。

［ＰＬＬ回路（Ａ）およびＰＬＬ回路（Ｂ）の動作例］
図４および図７を参照しながら、第１の校正部ＲＥＶＣ１としてのＰＬＬ回路（Ａ）と、第２の校正部ＲＥＶＣ２としてのＰＬＬ回路（Ｂ）の動作例をカウンタ１４１２ａ〜１４１２ｃの動作に関連づけて説明する。
図７（Ａ）〜（Ｃ）は、本発明の第１実施形態に係るＰＬＬ回路（Ａ）およびＰＬＬ回路（Ｂ）の動作例を説明するための図である。
図７（Ａ）は、カウンタ１４１２ａによる下位ビットのカウント例を示す図である。
図７（Ｂ）は、カウンタ１４１２ｂ、カウンタ１４１２ｃによる上位ビットのカウント例を示す図である。
図７（Ｃ）は、ＤＰＵ１７に出力されるカウント値を示す図である。

図４に図示するように、クランプスイッチＳＷがオフからオンに切り替わると、ＰＬＬ回路（Ａ）が形成される。電圧信号ＳＶＳＬがノードＮＤ２に供給されると、ＰＬＬ回路（Ａ）は、ＶＣＯ１４１１ａが出力したクロック信号を参照クロック信号ＣＫｒｅｆに同期させる。

先に述べたように、ＶＣＯ１４１１ａの入力電圧が一定であっても、その発振周波数が不安定になる場合がある。
しかしながら、ＰＬＬ回路（Ａ）がロック状態になることで、図６に図示する変化の割合ＫＶＣＯ（＝ΔＦ／ΔＶ）が一定となり、ＶＣＯ１４１１ａが出力したクロック信号ＳＣＫが一定に校正される。
なお、ＶＣＯ１４１１ａの入力電圧Ｖ、変化の割合ＫＶＣＯおよびＰＬＬ回路（Ｂ）の分周比Ｍ１を用いれば、ＰＬＬ回路（Ａ）は、次式で示される出力周波数Ｆ（ＰＬＬ（Ａ））のクロック信号をＰＬＬ回路（Ｂ）に出力する。

（数１）
Ｆ（ＰＬＬ（Ａ））＝Ｖ×ＫＶＣＯ／Ｍ１ …（１）

一方、ＰＬＬ回路（Ｂ）は、カウンタ１４１２ａが出力したクロック信号ＳＣＫ／Ｍを基準信号とし、ＶＣＯ１４１１ｂが出力したクロック信号ＳＣＫ^＊を基準信号に同期させることにより、クロック信号ＳＣＫ／Ｍを逓倍する。
なお、ＰＬＬ回路（Ａ）の出力周波数Ｆ（ＰＬＬ（Ａ））およびカウンタ１４１２ｂの分周比Ｍ２を用いれば、ＰＬＬ回路（Ｂ）は、次式で示される出力周波数Ｆ（ＰＬＬ（Ｂ））のクロック信号ＳＣＫ^＊をカウンタ１４１２ｃに出力する。

（数２）
Ｆ（ＰＬＬ（Ｂ））＝Ｆ（ＰＬＬ（Ａ））×Ｍ２ …（２）

（１）式を用いれば、Ｆ（ＰＬＬ（Ｂ））は、次式のようにも表すこともできる。

（数３）
Ｆ（ＰＬＬ（Ｂ））＝Ｖ×ＫＶＣＯ（Ｍ２／Ｍ１） …（３）

その後、クランプスイッチＳＷ等のよるスイッチングノイズの影響を防ぐために、クランプスイッチＳＷがオンからオフに切り替わる。カウンタ１４１２ａは、ハイレベルのＣＥ信号ＳＣＥが入力されると、クロック信号ＳＣＫのカウントを開始する。
以下の説明では、ＡＤ変換の分解能が１４ビットであるものと仮定し、カウンタ１４１２ａ〜１４１２ｃは、各々２^５進カウンタであるものと仮定する。

図７（Ａ）に図示するように、カウンタ１４１２ａは、下位５ビット分のカウントを行う。即ち、図７（Ｃ）に図示するように、カウンタ１４１２ａは、第０ビット目から第４ビット目までのカウント値を生成する。
この場合、カウンタ１４１２ａは、１ビットをカウントするごとに、クロック信号ＳＣＫを１／２に分周する。
その結果、図７（Ａ）に図示するように、カウンタ１４１２ａが第４ビット目（図７（Ｃ）では第４ビット目）をカウントするときには、クロック信号ＳＣＫが１／２^４＝１／１６に分周される。

一方、カウンタ１４１２ｂも、ハイレベルのＣＥ信号ＳＣＥが入力されると、カウンタ１４１２ａが出力したクロック信号ＳＣＫ／Ｍのカウントを開始する。
図７（Ｂ）に図示するように、カウンタ１４１２ｂは、上位９ビットの内、ＬＳＢ（Least Significant Bit）側の４ビット分（図７（Ｃ）では第５ビット〜第８ビット）のカウント値を生成する。

ただし、クランプスイッチＳＷがオフに切り替わったときに、カウンタ１４１２ｂのカウント値がリセットされる。
その結果、カウンタ１４１２ｂは、０からカウントを開始する。カウンタ１４１２ｂも１ビットをカウントするごとに、クロック信号ＳＣＫ^＊を１／２に分周する。図７（Ｂ）に図示するように、カウンタ１４１２ｂが第４ビット目（図７（Ｃ）に図示する第８ビット目）をカウントするときには、ＶＣＯ１４１１ａが出力したクロック信号ＳＣＫが１／２^４＝１／１６に分周される。
なお、Ａ／Ｄ変換の分解能が１４ビットであるものと仮定しているため、図７（Ｃ）に図示する第４ビット目のカウント値には、図７（Ａ）に図示する第４ビット目の値が用いられる。

図７（Ｂ）に図示するように、カウンタ１４１２ｃは、上位９ビットの内、ＭＳＢ側の５ビット分（図７（Ｃ）では第９ビット〜第１３ビット）のカウント値を生成する。
カウンタ１４１２ｃは、ハイレベルのＣＥ信号ＳＣＥが入力されると、カウンタ１４１２ｂが出力したクロック信号ＳＣＫ／Ｍのカウントを開始する。
カウンタ１４１２ｃも１ビットをカウントするごとに、クロック信号ＳＣＫ／Ｍを１／２に分周する。ただし、カウンタ１４１２ｃには、ＰＬＬ回路（Ｂ）によって周波数が逓倍されたカウンタ１４１２ｂの出力クロック信号が入力される。
このため、図７（Ｃ）に図示するように、カウンタ１４１２ｃが第９ビット目をカウントするときには、クロック信号ＳＣＫが１／２^５＝１／３２に分周される。カウンタ１４１２ｃが第１３ビット目をカウントするときには、クロック信号ＳＣＫが１／２^９＝１／５１２に分周される。

最終的なカウント値は、カウンタ１４１２ａ〜１４１２ｃによる各カウント値の和である。
ただし、カウンタ１４１２ｃによるカウントでは、カウントが３２逓倍（＝５１２／１６）されているため、そのカウント値には、逓倍率ＴＭ（この場合ＴＭ＝３２）を乗算する必要がある。

以上の説明では、１４ビットの内、ＬＳＢ側の５ビットが下位ビットであるものとし、ＭＳＢ側の９ビットが上位ビットであるものとしたが、下位ビットと上位ビットとの比率は好適に設定可能である。
したがって、各カウンタ１４１２ａ〜１４１２ｃの分周比も好適に設定可能である。
例えば、カウンタ１４１２ｂによるカウントを行わずにカウンタ１４１２ａ、１４１２ｃのみでカウントすることもできる。この場合、例えば、カウンタ１４１２ａ、１４１２ｃが共に７ビットのカウントを行うようにすればよい。

［画素回路１１の動作例］
以下、ＣＭＯＳイメージセンサ１の動作について説明する。始めに、ｍ行ｎ列目の画素回路１１の動作例を図２および図８を参照しながら説明する。

図８（Ａ）〜（Ｃ）は、本発明の第１実施形態に係る画素回路の動作例を示すタイミングチャートである。
図８（Ａ）は、リセット信号線ＬＲＳＴ（ｍ）に供給されるリセット信号ＳＲＳＴを示す。
図８（Ｂ）は、転送信号線ＬＴＲＮ（ｍ）に供給される転送信号ＳＴＲＮを示す。
図８（Ｃ）は、選択信号線ＬＳＥＬ（ｍ）に供給される選択信号ＳＥＬを示す。

初めに、ｍ行目の画素回路１１に対してリセット（電子シャッタ）が実行される。
時間ｔ１において、行駆動回路１３は、図８（Ａ）に図示するように、パルス状のリセット信号ＳＲＳＴをリセット信号線ＬＲＳＴ（ｍ）に供給する。
同時に、行駆動回路１３は、図８（Ｂ）に図示するように、パルス状の転送信号ＳＴＲＮを転送信号線ＬＴＲＮ（ｍ）に供給する。

転送トランジスタ１１２およびリセットトランジスタ１１３は、パルス幅の期間、同時にオン状態となる。光電変換素子１１１に蓄積されている電荷が、ＦＤに転送され、光電変換素子１１１に蓄積された電荷が、電源電圧ＶＤＤに排出されると共に、ＦＤの電位が電源電圧ＶＤＤにリセットされる。

リセットの実行後、光電変換素子１１１は、入射光を受けて電荷の蓄積を開始する。画素回路１１が電荷を蓄積する期間は、電荷蓄積時間Δｔで示される期間である。その後、画素回路１１に蓄積された電荷の読み出しが行われる。

時間ｔ２において、行駆動回路１３は、図８（Ｃ）に図示するように、ハイレベルの選択信号ＳＥＬを電荷の読み出し動作が終了する時間ｔ４まで選択信号線ＬＳＥＬ（ｍ）に供給する。
画素回路１１の選択トランジスタ１１５は、同一行の画素回路１１の電荷の読み出し動作が終了するまでオン状態が保持される。

これと共に、行駆動回路１３は、図８（Ａ）に図示するように、パルス状のリセット信号ＳＲＳＴをリセット信号線ＬＲＳＴ（ｍ）に供給する。
これにより、ＦＤの電位が一旦、電源電圧ＶＤＤにリセットされる。このとき、ＦＤの電位が電圧信号ＳＶＳＬとして垂直信号線ＬＶＳＬ（ｎ）上のノードＮＤ１に出力される。

このとき、ノードＮＤ１に出力された電圧信号ＳＶＳＬが、カラム処理回路１４に入力される。
カラム処理回路１４のＡＤＣ回路１４１は、入力された電圧信号ＳＶＳＬをＡ／Ｄ変換する（Ｐ相）。

時間ｔ３において、行駆動回路１３は、図８（Ｂ）に図示するように、パルス状の転送信号ＳＴＲＮを転送信号線ＬＴＲＮ（ｍ）に供給する。
パルス幅の期間、転送トランジスタ１１２がオン状態となる。このとき、リセットトランジスタ１１３は、オフ状態に保持されているため、光電変換素子１１１に蓄積されている電荷がＦＤに転送される。そして、ＦＤの電位は、増幅トランジスタ１１４によって増幅される。

図２に図示するように、増幅トランジスタ１１４と電流源１８とによって、ソースフォロワ回路が形成されている。
これによって、電流源１８と増幅トランジスタ１１４との間にバイアス電流が流れ、増幅された電圧信号は、選択トランジスタ１１５を介して垂直信号線ＬＶＳＬ（ｎ）上のノードＮＤ１に出力される。

その後、ノードＮＤ１に出力された電圧信号ＳＶＳＬが、カラム処理回路１４のＡＤＣ回路１４１に入力される（Ｄ相）。

［カラム処理回路１４の動作例］
図４に図示するｎ列目のカラム処理回路１４の動作を中心に、ＣＭＯＳイメージセンサ１の動作について説明する。

図９（Ａ）〜（Ｊ）は、本発明の第１実施形態に係るカラム処理回路の動作例を示すタイミングチャートである。
図９（Ａ）は、リセット信号ＳＲＳＴを示し、図９（Ｂ）は、転送信号ＳＴＲＮを示し、図９（Ｃ）は、選択信号ＳＥＬを示す。
図９（Ｄ）は、電圧信号ＳＶＳＬを示す。
図９（Ｅ）は、クランプスイッチＳＷのオン・オフを制御する制御信号ＳＣＴＬを示す。
図９（Ｆ）は、ＰＬＬ回路（Ｂ）のロック状態を示す。
図９（Ｇ）は、ＶＣＯ１４１１ａの発振周波数Ｆ（ＶＣＯ）を示す。
図９（Ｈ）は、ＣＥ信号ＳＣＥを示す。
図９（Ｉ）は、カウンタ１４１２ａのカウント値を示し、図９（Ｊ）は、カウンタ１４１２ｃのカウント値を示す。
ただし、図９（Ｊ）に示すカウント値には、逓倍率ＴＭが乗算されている。なお、図９（Ａ）〜（Ｊ）に示す時間ｔ２およびｔ３は、図８に示す時間ｔ２およびｔ３に各々対応している。

［Ｐ相でのカラム処理回路１４の動作］
Ｐ相でのカラム処理回路１４の動作について説明する。
時間ｔ２において、図９（Ａ）に図示するように、パルス状のリセット信号ＳＲＳＴがリセットトランジスタ１１３のゲートに供給される。これと共に、図９（Ｃ）に図示するように、ハイレベルの選択信号ＳＥＬが選択トランジスタ１１５のゲートに供給される。

これにより、ＦＤの電位が一旦、電源電圧ＶＤＤにリセットされる。このとき、図９（Ｄ）に図示するように、ＦＤの電位が電圧信号ＳＶＳＬとして垂直信号線ＬＶＳＬ（ｎ）上のノードＮＤ１に出力される。

時間ｔ２において電圧信号ＳＶＳＬの電圧は急激に上昇している。電圧信号ＳＶＳＬの電圧が略一定の電圧Ｖｐとなる時間ｔ２ａにおいて、制御回路１６は、ハイレベルの制御信号ＳＣＴＬをクランプスイッチＳＷに出力する。
これによって、クランプスイッチＳＷは、時間ｔ２ａから時間ｔ２ｃまでの期間、オンの状態に保持される。時間ｔ２ａ〜ｔ２ｃまでの期間を校正期間ΔＴＲと称する。

校正期間ΔＴＲに、第１の校正部ＲＥＶＣ１としてのＰＬＬ回路（Ａ）が形成される。そして、ＰＬＬ回路（Ａ）は、ＶＣＯ１４１１ａが出力したクロック信号ＳＣＫを参照クロック信号ＣＫｒｅｆに同期させる。
これにより、図９（Ｇ）に図示するように、ＰＬＬ回路（Ａ）がロック状態となり、ＶＣＯ１４１１ａの発振周波数Ｆが一定の発振周波数Ｆｐに校正される。
この校正期間ΔＴＲに、ＰＬＬ回路（Ａ）を形成することで、ＶＣＯ１４１１ａの発振周波数が安定し、後のカウントを精度よく行うことができる。

一方、ＰＬＬ回路（Ｂ）は、カウンタ１４１２ａが出力したクロック信号ＳＣＭ／Ｍを基準信号とし、ＶＣＯ１４１１ｂが出力したクロック信号が基準信号に同期すると、図９（Ｆ）に図示するように、時間ｔ２ｂにてロック状態となる。その結果、クロック信号ＳＣＭ／Ｍが逓倍される。

なお、カウンタ１４１２ａ、１４１２ｂは、クロック信号ＳＣＫが入力されるため、校正期間ΔＴＲであっても動作する。しかしながら、図９（Ｈ）に図示するように、校正期間ΔＴＲには、ＣＥ信号ＳＣＥがローレベルであるため、カウンタ１４１２ａ、１４１２ｂは、各カウント値をＤＰＵ１７に出力しない。

図９（Ｆ）に図示するように、時間ｔ２ｃにおいて、ＰＬＬ回路（Ａ）およびＰＬＬ回路（Ｂ）がロック状態になったとき、制御回路１６は、ハイレベルの制御信号ＳＣＴＬをハイレベルからローレベルに切り替える。
これによって、クランプスイッチＳＷがオフの状態に保持される。

クランプスイッチＳＷがオフに切り替わると、ＰＬＬ回路（Ａ）の形成が解除されているため、電圧信号ＳＶＳＬに応じて、ＶＣＯ１４１１ａの発振周波数が変動する。
ＰＬＬ回路（Ｂ）は形成されているため、例えば、図９（Ｆ）に図示するように、時間ｔ２ｄにおいて、ＰＬＬ回路（Ｂ）が再びロック状態になる。
ＰＬＬ回路（Ｂ）がロック状態になった後、時間ｔ２ｅにおいて、制御回路１６は、ハイレベルのＣＥ信号ＳＣＥを時間ｔ２ｆまでカウンタ１４１２ａ〜１４１２ｃに出力する。

ＣＥ信号ＳＣＥがハイレベルの期間、カウンタ１４１２ａは、ＶＣＯ１４１１ａが出力したクロック信号ＳＣＫのアップカウントを行う。
同様に、カウンタ１４１２ｂは、カウンタ１４１２ａの出力クロック信号ＳＣＫ／Ｍのアップカウントを行う。
カウンタ１４１２ｃも、カウンタ１４１２ｂの出力クロック信号ＳＣＫ／Ｍのアップカウントを行う。

時間ｔ２ｆにおいて、カウンタ１４１２ａによるカウント値をＣＮＴ１ｐとし、カウンタ１４１２ｂによるカウント値をＣＮＴ２ｐとし、カウンタ１４１２ｃによるカウント値をＣＮＴ３ｐとする。
ただし、カウンタ１４１２ｃによるカウントは、ＰＬＬ回路（Ｂ）によって逓倍されているため、実際のカウント値は、逓倍率ＴＭ×カウント値ＣＮＴ３ｐである。

カウントが終了した時間ｔ２ｆにおいて、カウンタ１４１２ａ〜１４１２ｃは、カウント値ＣＮＴ１ｐ、ＣＮＴ２ｐおよびＣＮＴ３ｐをＡＤＣ回路１４１内部のメモリ（不図示）に各々格納する。

［Ｄ相でのカラム処理回路１４の動作］
Ｄ相でのカラム処理回路１４の動作について説明する。
時間ｔ３において、図９（Ｂ）に図示するように、パルス状の転送信号ＳＴＲＮが転送信号線ＬＴＲＮ（ｍ）に供給されると、光電変換素子１１１に蓄積されている電荷がＦＤに転送される。
増幅トランジスタ１１４によって増幅された電圧信号は、選択トランジスタ１１５を介して垂直信号線ＬＶＳＬ（ｎ）上のノードＮＤ１に出力される。
このとき、図９（Ｄ）に図示するように、電圧信号ＳＶＳＬは、電圧Ｖｐから電圧Ｖｄまでゆっくりと下降する。

Ｄ相では、図９（Ｅ）に図示するように、制御信号ＳＣＴＬがローレベルであるため、クランプスイッチＳＷはオフの状態に保持される。したがって、ＰＬＬ回路（Ａ）の形成は解除されている。
ＶＣＯ１４１１ａは、図９（Ｇ）に図示するように、電圧Ｖｐから電圧Ｖｄまでゆっくりと下降する電圧に応じた発振周波数のクロック信号ＳＣＫをカウンタ１４１２ａに出力する。

ＶＣＯ１４１１ａの発振周波数が刻々と変化しているので、カウンタ１４１２ａが出力するクロック信号ＳＣＫも刻々と変化しているが、やがて、図９（Ｄ）に図示するように、時間ｔ３ａにおいて電圧信号ＳＶＳＬが電圧Ｖｄに安定する。
ところで、ＰＬＬ回路（Ｂ）は、カウンタ１４１２ａが出力したクロック信号ＳＣＫ／Ｍを基準信号とし、クロック信号ＳＣＫ／Ｍを基準信号に同期させている。時間ｔ３ａにおいて電圧信号ＳＶＳＬが電圧Ｖｄに安定したため、ＰＬＬ回路（Ｂ）は、図９（Ｆ）に図示するように、ロック状態になる。

ここで、制御回路１６は、Ｄ相におけるカウントの開始前に、リセット信号をカウンタ１４１２ａ〜１４１２ｃに出力し、一旦カウンタ１４１２ａ〜１４１２ｃのカウント値をリセットしておく。
ＰＬＬ回路（Ｂ）がロック状態になった時間ｔ３ｂにおいて、制御回路１６は、ハイレベルのＣＥ信号ＳＣＥを時間ｔ３ｃまでカウンタ１４１２ａ〜１４１２ｃに出力する。

ＣＥ信号ＳＣＥがハイレベルの期間、カウンタ１４１２ａは、ＶＣＯ１４１１ａが出力したクロック信号ＳＣＫのアップカウントを行う。
同様に、カウンタ１４１２ｂは、カウンタ１４１２ａが出力したクロック信号ＳＣＫ／Ｍのアップカウントを行う。
カウンタ１４１２ｃも、カウンタ１４１２ｂが出力したクロック信号ＳＣＫ／Ｍのアップカウントを行う。

なお、時間ｔ３ｃにおいて、カウンタ１４１２ａによるカウント値をＣＮＴ１ｄとし、カウンタ１４１２ｂによるカウント値をＣＮＴ２ｄとし、カウンタ１４１２ｃによるカウント値をＣＮＴ３ｄとする。
Ｐ相の場合と同様に、カウンタ１４１２ｃによるカウントは、３２逓倍されているため、実際のカウント値は、逓倍率ＴＭ×カウント値ＣＮＴ３ｄである。

カウントが終了した時間ｔ３ｃにおいて、カウンタ１４１２ａ〜１４１２ｃは、カウント値ＣＮＴ１ｄ、ＣＮＴ２ｄおよびＣＮＴ３ｄをＡＤＣ回路１４１内部のメモリ（不図示）に各々格納する。

その後、ＤＰＵ１７は、Ｐ相でのカウント値ＣＮＴ１ｐ、ＣＮＴ２ｐおよびＣＮＴ３ｐと、Ｄ相でのカウント値ＣＮＴ１ｄ、ＣＮＴ２ｄおよびＣＮＴ３ｄとをＡＤＣ回路１４１内部のメモリから読み出す。
そして、ＤＰＵ１７は、（４）、（５）式に示すように、Ｐ相における各カウント値の和Ｃｐ、および、Ｄ相における各カウント値の和Ｃｄを算出する。

（数４）
Ｃｐ＝ＣＮＴ１ｐ＋ＣＮＴ２ｐ＋ＴＭ×ＣＮＴ３ｐ …（４）
Ｃｄ＝ＣＮＴ１ｄ＋ＣＮＴ２ｄ＋ＴＭ×ＣＮＴ３ｄ …（５）

（４）、（５）式に示すように、ＤＰＵ１７は、カウンタ１４１２ｃによるカウント値ＣＮＴ３ｐ、ＣＮＴ３ｄには、逓倍率ＴＭを乗じている。
次に、ＤＰＵ１７は、最終的なアナログ信号に対するデジタル値としてのカウント値ΔＣＮＴを次式に示すように算出する。

（数５）
ΔＣＮＴ＝Ｃｐ−Ｃｄ …（６）

以上、詳細に説明した第１実施形態によれば、ＰＬＬ回路（Ｂ）を形成し、ＰＬＬ回路（Ａ）の出力をＰＬＬ回路（Ｂ）の基準信号とすることにより、次の効果を得ることができる。
第１に、一般的なＶ／Ｆ変換を行うＡＤＣ回路よりも高速にＡ／Ｄ変換を行うことができる。
第２に、アナログである電圧信号ＳＶＳＬをＰＬＬ回路（Ｂ）に直接入力させる配線等を用意する必要がない。したがって、配線の寄生容量等の影響を考慮する必要も、例えばＰＬＬ回路（Ｂ）上に多層配線化する必要もないという利点がある。
第３に、参照クロック信号ＣＫｒｅｆをＰＬＬ回路（Ａ）に対して入力すればよいため、ＡＤＣ回路１４１の回路構成を簡素化することができる。具体的には、参照クロック信号ＣＫｒｅｆを供給するための配線を制御回路１６とＰＬＬ回路（Ｂ）との間に設ける必要がないため、クロック信号ＳＣＫを高速化することができる。

ＶＣＯ１４１１ａの性能に左右されず、それらの発振周波数を素早く安定させることができるため、Ｐ相におけるＡ／Ｄ変換の際に安定したカウントを行うことができる。
さらに、カウンタ１４１２ａ〜１４１２ｃが、ハイレベルのＣＥ信号ＳＣＥを受けた期間にのみカウントを行うため、ＶＣＯ１４１１ａ、１４１１ｂの性能にばらつきがあっても、Ｄ相でのカウント値を精度良く求めることができる。
したがって、Ｐ相でのＡ／Ｄ変換の所要時間を短縮することができるだけでなく、Ａ／Ｄ変換自体を高速に行うことができる。

カラム処理回路１４は、ランプ状の参照電圧等を生成するＤＡＣ回路や電圧比較器を使用しない。このため、カラム処理回路内部の配線が簡潔となり、カラム処理回路１４のレイアウト面積がＤＡＣ回路や電圧比較器を使用したカラム処理回路のものよりも縮小することができるという利点がある。

信号の伝送路を短くすることができるため、カラム処理回路１４の駆動周波数を上げることができる。
これにより、フレームレートやＡ／Ｄ変換されたデジタル信号のビット幅を上げることができる。
デジタル信号のビット幅が上がれば、精度の高いデジタルゲインを得ることができるため、ＣＭＯＳイメージセンサ１が出力した画像信号に対してアナログゲインを掛ける必要がないという利点がある。

カウンタ１４１２ａ〜１４１２ｃは、カウント値がオーバーフローにならない限り、一定期間動作しているため、カウンタ１４１２ａ〜１４１２ｃの消費電力が規則的に変動する。
したがって、Ａ／Ｄ変換の際に発生したノイズの解析を容易に行うことができる。

ＶＣＯ１４１１ａ、１４１１ｂが出力するクロック信号は、発振周波数のデジタル信号である。
したがって、クロック信号の振幅を低く抑えることにより、カラム処理回路１４の消費電力を低減することができる。
ＶＣＯ１４１１ａ、１４１１ｂが出力するクロック信号の振幅を低く抑えることによる効果として、クロック信号がハイレベルからローレベル（ローレベルからハイレベル）に遷移する遷移時間が短くなる。
このため、ＶＣＯ１４１１ａ、１４１１ｂの発振周波数を上げれば、更にＡ／Ｄ変換の高速化を図ることができる。

〈２．第２実施形態〉
上述したように、ＰＬＬ回路（Ｂ）は、Ａ／Ｄ変換におけるカウントを高速化するものであるため、ＰＬＬ回路（Ｂ）を形成せずにＡＤＣ回路１４１を構成することもできる。
第２実施形態では、ＰＬＬ回路（Ｂ）を形成せずにＡＤＣ回路１４１を構成した場合を例に挙げると共に、第１実施形態に係るＣＭＯＳイメージセンサ１の効果を説明する。

［カラム処理回路１４ａの構成例］
図１０は、本発明の第２実施形態に係るカラム処理回路の構成例を示す概略ブロック図である。
図１０に図示するように、カラム処理回路１４ａのＡＤＣ回路１４１ａには、ＰＬＬ回路（Ａ）が、ＶＣＯ１４１１ａ、カウンタ１４１２ａ、位相比較器１４１３ａ、チャージポンプ１４１４ａ、および、ローパスフィルタ１４１５ａによって形成されている。
ただし、図３には、クランプスイッチＳＷがオフの状態が図示されている。

ＡＤＣ回路１４１ａでは、第１実施形態に係るＣＭＯＳイメージセンサ１のように、ＰＬＬ回路（Ｂ）が形成されず、カウンタ１４１２ｂの出力クロック信号ＳＣＫ／Ｍがカウンタ１４１２ｃに直接入力される。
そして、カウンタ１４１２ｃは、クロック信号ＳＣＫ／Ｍを基に、上位（Ｎ−Ｍ）ビット分のカウントを行う。

図１１（Ａ）〜（Ｈ）は、本発明の第２実施形態に係るカラム処理回路の動作例を示すタイミングチャートである。
図１１（Ａ）は、リセット信号ＳＲＳＴを示し、図１１（Ｂ）は、転送信号ＳＴＲＮを示し、図１１（Ｃ）は、選択信号ＳＥＬを示す。
図１１（Ｄ）は、電圧信号ＳＶＳＬを示す。
図１１（Ｅ）は、クランプスイッチＳＷのオン・オフを制御する制御信号ＳＣＴＬを示す。
図１１（Ｆ）は、ＶＣＯ１４１１ａの発振周波数Ｆ（ＶＣＯ）を示す。
図１１（Ｇ）は、ＣＥ信号ＳＣＥを示す。
図１１（Ｈ）は、カウンタ１４１２ｃのカウント値を示す。

図１１（Ａ）〜（Ｈ）に図示するように、カラム処理回路１４ａの動作は、基本的に第１実施形態に係るカラム処理回路１４の動作と同様である。
ただし、図１１（Ｅ）に図示する校正期間ΔＴＲには、ＰＬＬ回路（Ａ）がロック状態でないため、参照クロック信号ＣＫｒｅｆとカウンタ１４１２ａの出力とに位相差が生じる。
このため、校正期間ΔＴＲには、カウンタ１４１２ａのみが動作し、カウント値が最大に達する度に、０にリセットされる。

カウンタ１４１２ａ、１４１２ｃは、Ｐ相ではアップカウントを行い、Ｄ相ではＰ相でのカウント値ＣＮＴｐからダウンカウントを行う。
Ｄ相でのカウント値をＣＮＴｄとすると、最終的なカウント値ΔＣＮＴは、（５）式のように、ΔＣＮＴ＝ＣＮＴｐ−ＣＮＴｄである。

次に、第１実施形態に係るＡＤ変換に要する時間と第２実施形態に係るＡＤ変換に要する時間との比較を図１２に関連づけて行う。
図１２（Ａ）、（Ｂ）は、本発明の第１実施形態に係るＡＤ変換に要する時間と第２実施形態に係るＡＤ変換に要する時間との比較例を示す概念図である。
図１２（Ａ）は、第２実施形態に係るＡ／Ｄ変換に要する時間Ｔ（２）を示す。
図１２（Ｂ）は、第１実施形態に係るＡ／Ｄ変換に要する時間Ｔ（１）を示す。

以下、Ｐ相でのカウント時間を例に挙げて説明する。
図１２（Ａ）、（Ｂ）に図示するように、Ａ／Ｄ変換が開始してからＰＬＬ回路（Ａ）がロックするまでに要する時間ΔＴ（ＰＬＬ（Ａ））は略同一である。
第１実施形態では、図１２（Ｂ）に図示するように、ＰＬＬ回路（Ａ）がロック状態になった後に、ＰＬＬ回路（Ｂ）がロック状態となり、その後にカウントが開始される。
なお、カウンタ１４１２ａがカウントに要する時間がΔＴａ、カウンタ１４１２ｂ、１４１１ｃがカウントに要する時間が各々ΔＴｂであるものとする。

第１実施形態では、カウンタ１４１２ｃによる上位ビットのカウントは、逓倍されて行われる。
このため、ＰＬＬ回路（Ｂ）がロックするまでに時間ΔＴ（ＰＬＬ（Ｂ））を要したとしても、カウンタ１４１２ａ〜１４１２ｃによるカウントは、図１２（Ｂ）に図示するように、第２実施形態でのカウント時間の半分以下で完了する。
例えば、図１２（Ｂ）に図示するように、第１実施形態では、カウンタ１４１２ａ〜１４１２ｃによるカウントが時間ｔαで終了したものとする。
このとき、図１２（Ａ）に図示するように、第２実施形態では、カウンタ１４１２ａ、１４１２ｃがカウント中であり、ＭＳＢのビットが反転する時間ｔβにも満たない。

このように、第１実施形態係るＡ／Ｄ変換では、カウンタ１４１２ｃによる上位５ビット分のカウントがＰＬＬ回路（Ｂ）によって逓倍されて行われる。
したがって、第１実施形態係るＡ／Ｄ変換は、第２実施形態に係るＡ／Ｄ変換よりも、よりに高速にＡ／Ｄ変換を実行することができる。

〈３．第３実施形態〉
ＶＣＯ１４１１ａ、１４１１ｂの変化の割合ＫＶＣＯ（図６参照）は、温度、電源電圧、あるいは製造過程でのばらつきに左右される。特に、電圧信号ＳＶＳＬに応じたクロック信号ＳＣＫを生成するＶＣＯ１４１１ａに、このようなばらつきが生じると、正確なＡ／Ｄ変換が困難となる恐れがある。
第３実施形態では、このような温度などによる変化の割合ＫＶＣＯに生じた変動を校正することができるカラム処理回路について説明する。

［カラム処理回路１４ｂの構成例］
図１３は、本発明の第３実施形態に係るカラム処理回路の構成例を示す概略ブロック図である。
図１３には、垂直信号線ＬＶＳＬ（ｎ）に接続されたｍ行目の画素回路１１が図示され、転送信号線ＬＴＲＮ（ｍ）等が適宜省略されている。

図１３に図示するように、カラム処理回路１４ｂは、ＶＣＯ１４１１ａの入力電圧Ｖを校正するためのトランジスタ１９を有する。
なお、トランジスタ１９およびＰＬＬ回路（Ａ）によって本発明の第１の校正部が構成されている。
トランジスタ１９のドレインは、信号線Ｌ２に接続されている。トランジスタ１９のソースは、垂直信号線ＬＶＳＬ（ｎ）上のノードＮＤ１とキャパシタＣａと間に接続されている。

信号線Ｌ２には、トランジスタ１９のゲートにゲート電圧Ｖｄｓｆが印加されたとき、トランジスタ１９がオンに保持される電圧が印加されている。
ゲート電圧Ｖｄｓｆは、たとえば黒レベルの電圧Ｖ１（本発明の第１の電圧）、あるいはＤ相でのカウント期間（時間ｔ３ａ〜ｔ３ｂ）に、カウンタ１４１２ａ〜１４１２ｃが最大レンジとなるような電圧Ｖ２（本発明の第２の電圧）である。
電圧Ｖ１、Ｖ２は、互いに異なる電圧であれば、好適に設定可能である。黒レベルとは、画素部１０に入射光が入射しない場合のノードＮＤ１の電圧である。

［カラム処理回路１４ｂの動作例］
ＶＣＯ１４１１ａの変化の割合ＫＶＣＯの理論値（本発明の設定すべき変化の割合）は、予め把握されている。カラム処理回路１４ｂの動作時の変化の割合ＫＶＣＯを計測し、この計測値と理論値とを比較することで、計測値の理論値からのズレ（誤差）が算出される。この計測した変化の割合ＫＶＣＯが理論値となるように校正される。

計測すべき変化の割合ＫＶＣＯは、次の算出式によって求められる。

（数６）
ＫＶＣＯ＝（Ｆ１−Ｆ２）／（Ｖ１−Ｖ２） …（７）
ただし、Ｆ１＝ΔＣＮＴ１／ΔＴ１ …（８）
Ｆ２＝ΔＣＮＴ２／ΔＴ２ …（９）

（７）〜（９）式において、Ｆ１（本発明の第１の出力周波数）は、Ｐ相でのゲート電圧Ｖｄｓｆが電圧Ｖ１であるときのＶＣＯ１４１１ａの出力周波数である。Ｆ２（本発明の第１の出力周波数）は、Ｄ相でのゲート電圧Ｖｄｓｆが電圧Ｖ２であるときのＶＣＯ１４１１ａの出力周波数である。
ΔＣＮＴ１は、Ｐ相でのゲート電圧Ｖｄｓｆが電圧Ｖ１であるときのカウント値である。ΔＣＮＴ２は、Ｄ相でのゲート電圧Ｖｄｓｆが電圧Ｖ２であるときのカウント値である。
ΔＴ１は、Ｐ相でのゲート電圧Ｖｄｓｆが電圧Ｖ１であるときのカウント期間（時間ｔ２ｂ〜ｔ２ｃ）である。ΔＴ２は、Ｄ相でのゲート電圧Ｖｄｓｆが電圧Ｖ２であるときのカウント期間（時間ｔ２ｂ〜ｔ２ｃ）である。

（７）式に示すように、変化の割合ＫＶＣＯは、２つの出力周波数の差（Ｆ１−Ｆ２）と２つのゲート電圧Ｖｄｓｆの差（Ｖ１−Ｖ２）との比である。以下、計測すべき変化の割合ＫＶＣＯの算出方法について、図１４を参照しながら説明する。

図１４（Ａ）〜（Ｃ）は、本発明の第３実施形態に係るカラム処理回路の動作例を示すタイミングチャートである。
図１４（Ａ）は水平期間を示す。
図１４（Ｂ）はＡＤＣ回路１４１ｂのＡ／Ｄ変換の処理を示す。
図１４（Ｃ）はＤＰＵ１７の処理を示す。

画素回路１１は行単位で１行目から順次駆動され、画素の読み出しが行われる。図１４（Ａ）に図示するように、水平期間１ＨＳにおいて、（７）式に示す発振周波数Ｆ１、Ｆ２、すなわちカウント値ΔＣＮＴ１、ΔＣＮＴ２およびカウント期間ΔＴ１、ΔＴ２が求められる。
水平期間１ＨＳは、１行目の画素回路１１が駆動され、これらの画素の読み出しが行われる期間（時間ｔ１〜ｔ４：図８参照）である。

具体的には、Ｐ相の時間ｔ２において（図９参照）、トランジスタ１９のゲートに電圧Ｖ１が印加される。このとき、垂直信号線ＬＶＳＬ（ｎ）の電圧は、電圧Ｖ１に校正される。

その後、Ｐ相の時間ｔ２ａにおいて（図９参照）、クランプスイッチＳＷがオンの状態に保持される。時間ｔ２ｃにおいて（図９参照）、第１の校正部ＲＥＶＣ１によって、ＶＣＯ１４１１ａの発振周波数Ｆが一定となったとき、カウンタ１４１２ａ〜１４１２ｃがカウントを開始する。
これにより、Ｐ相での各カウント値の和Ｃｐおよびカウント期間Ｔｐ（＝ｔ２ｆ−ｔ２ｅ）が求まる。

その後、Ｄ相の時間ｔ３において、トランジスタ１９のゲートに電圧Ｖ２が印加される。このとき、垂直信号線ＬＶＳＬ（ｎ）の電圧ＶＳＬは、電圧Ｖ２に校正される。
その後、時間ｔ３ａ〜ｔ３ｂにおいて、カウンタ１４１２ａ〜１４１２ｃはダウンカウントを行う。
これにより、Ｄ相における各カウント値の和Ｃｄおよびカウント期間Ｔｄ（＝ｔ３ｃ−ｔ３ｂ）が求まる。

上述した水平期間１ＨＳにおけるＡＤＣ回路１４１の処理は、図１４（Ｂ）に図示する「ＤＳＦ信号」の期間に相当する。すなわち、ＡＤＣ回路１４１ｂは、電圧Ｖ１および電圧Ｖ２に設定された電圧信号ＳＶＳＬに対してＡ／Ｄ変換を行う。
そして、ＡＤＣ回路１４１ｂは、（７）式に示す各パラメータの値をＤＰＵ１７に出力する。

図１４（Ｃ）に図示するように、ＤＰＵ１７（本発明の取得部、検出部および制御部）は、水平期間２ＨＳにて、ＡＤＣ回路１４１ｂから各パラメータの値を取得する。水平期間２ＨＳは、２行目の画素回路１１が駆動され、これらの画素の読み出しが行われる期間である。

その後、ＤＰＵ１７は、各パラメータから（７）式に従って変化の割合ＫＶＣＯを算出する。ＤＰＵ１７は、計測値としての変化の割合ＫＶＣＯと理論値としての変化の割合ＫＶＣＯとを比較し、計測値の理論値からのズレを検出する。
ＤＰＵ１７は、このズレを補正すべき値に補正する校正データを作成する。そして、ＤＰＵ１７は、この校正データを反映させるべく、ＰＬＬ回路を形成しているＶＣＯ１４１１ａのバイアス電流を制御して、ゲインを調整する。本実施形態においては、ＤＰＵ１７は、チャージポンプ１４１４ａを制御して、ＶＣＯ１４１１ａの入力電圧Ｖを校正する。

ＡＤＣ回路１４１による変化の割合ＫＶＣＯの計測は、水平期間１ＨＳでのみ行われる。水平期間３ＨＳ以降は、変化の割合ＫＶＣＯが補正されたＶＣＯ１４１１ａによって、クロック信号ＳＣＫが生成され、Ａ／Ｄ変換が行われる。
ＤＰＵ１７は、補正済のＶＣＯ１４１１ａ、１４１１ｂによってＡ／Ｄ変換されたデジタル信号に対して処理を行う。

図１５（Ａ）〜（Ｄ）は、本発明の第３実施形態に係るカラム処理回路の動作例を示すタイミングチャートである。
図１５（Ａ）は水平期間を示す。
図１５（Ｂ）はＡＤＣ回路１４１ｂのＡ／Ｄ変換の処理を示す。
図１５（Ｃ）はＤＰＵ１７の処理を示す。
図１５（Ｄ）はチャージポンプ１４１４ａの動作を示す。

ＤＰＵ１７からＶＣＯ１４１１ａにフィードバックされた校正データは、次のようにして反映される。
図１５（Ｃ）に図示するように、ＤＰＵ１７は、校正データに基づいて、水平期間３ＨＳの直前に、チャージポンプ１４１４ａを制御する。
ＤＰＵ１７は、変化の割合ＫＶＣＯが理論値になるように、チャージポンプ１４１４ａの電圧を上昇させる。これにより、ＶＣＯ１４１１ａの変化の割合ＫＶＣＯが理論値に校正される。
ただし、校正データによる校正が反映されるまで、最短で１水平期間のタイムラグが生じる。
したがって、図１５（Ｃ）に図示するように、水平期間３ＨＳでは、ＤＰＵ１７による処理は行われない。

上述した実施形態１〜３において、ＤＰＵ１７は、以下の式に示す処理によって、カウント値から元の電圧信号に復元することができる。

（数７）
Ｃｐ＝ＣＮＴ１ｐ＋ＣＮＴ２ｐ＋Ｔ×ＣＮＴ３ｐ
＝Ｆｐ×Ｔｐ＝ＫＶＣＯ×Ｔｐ×Ｖｐ …（１０）
ただし、Ｖｐ＝Ｃｐ／（ＫＶＣＯ×Ｔｐ） …（１１）
Ｃｄ＝Ｆｄ×Ｔｄ＝ＫＶＣＯ×Ｔｄ×Ｖｄ …（１２）
ただし、Ｖｄ＝Ｃｄ／（ＫＶＣＯ×Ｔｄ） …（１３）

（１０）〜（１３）式において、ＦｐはＰ相でのＶＣＯ１４１１ａの出力周波数である。ＦｄはＤ相でのＶＣＯ１４１１ａの出力周波数である。
ＶｐはＰ相での電圧信号ＳＶＳＬの電圧である。ＶｄはＤ相での電圧信号ＳＶＳＬの電圧である。

元の電圧信号Ｖｓｆは、Ｖｐ−Ｖｄであることから、以下の式を得ることができる。

（数８）
Ｖｓｆ＝Ｖｐ−Ｖｄ＝Ｃｐ／（ＫＶＣＯ×Ｔｐ）−Ｃｄ／（ＫＶＣＯ×Ｔｄ）
＝（Ｃｐ−α）／（ＫＶＣＯ×Ｔｐ） …（１４）
ただし、Ｔｐ＝α×Ｔｄ …（１５）

第３実施形態においても、ＶＣＯの性能に左右されず、高速にＡ／Ｄ変換を実行できるだけでなく、カラム処理回路のレイアウト面積を縮小させることができる。この他、第１および第２実施形態と同様の効果を得ることができる。

〈４．第４実施形態〉
このような効果を奏するＣＭＯＳイメージセンサは、デジタルカメラやビデオカメラ等の撮像デバイスとして適用することができる。ここでは、第１実施形態に係るＣＭＯＳイメージセンサ１を例に挙げる。

図１６は、本発明の第４実施形態に係るカメラの構成例を示す図である。
カメラ２は、図１６に示すように、撮像素子としてのＣＭＯＳイメージセンサ１、このＣＭＯＳイメージセンサ１の画素領域（画素部１０）に入射光を導く（被写体像を結像する）光学系、およびＣＭＯＳイメージセンサ１の出力信号を処理する信号処理回路（ＤＳＰ）２２を有する。光学系は、たとえば入射光（像光）を撮像面上に結像させるレンズ２１で構成されている。

信号処理回路２２は、ＣＭＯＳイメージセンサ１の出力信号に種々の画像処理を施す。信号処理回路２２で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。信号処理回路２２で処理された画像信号は、液晶ディスプレイ等に動画として映し出される。

このように、高速なＡ／Ｄ変換が可能なＣＭＯＳイメージセンサ１をカメラ２に搭載することができる。

１…ＣＭＯＳイメージセンサ、１０…画素部、１１…画素回路、１２…行選択回路、１３…行駆動回路、１４…カラム処理回路、１５…水平走査回路、１６…制御回路、１７…ＤＰＵ、１８…電流源、１９…トランジスタ、１１１…光電変換素子、１１２…転送トランジスタ、１１３…リセットトランジスタ、１１４…増幅トランジスタ、１１５…選択トランジスタ、１４１…ＡＤＣ回路、１６１…制御信号発生回路、１６２…制御回路１６のＰＬＬ回路、１４１１ａ、１４１１ｂ…ＶＣＯ、１４１２ａ、１４１２ｂ、１４１２ｃ…カウンタ、１４１３ａ、１４１３ｂ…位相比較器、１４１４ａ、１４１４ｂ…チャージポンプ、１４１５ａ、１４１５ｂ…ローパスフィルタ、１４１１１〜１４１１３…インバータ、１４１１４…定電流源、２…カメラ、２１…レンズ、２２…信号処理回路

Claims (10)

1. 入射光をその光量に応じた電気信号に変換する画素部と、
   第１の期間および第２の期間に、上記画素部から読み出し信号を読み出す読み出し部と
   を有し、
   上記読み出し部は、
   上記読み出し信号電圧に応じた周波数のクロック信号を生成するクロック信号生成部と、
   上記クロック信号生成部によって生成された上記クロック信号をカウントする第１のカウンタ部と、
   上記第１のカウンタの出力クロック信号をカウントする第２のカウンタ部と、
   上記第１の期間には、上記第１および上記第２のカウンタ部のカウント開始前に上記読み出し信号電圧を一定に校正し、上記第１の期間における上記第１および上記第２のカウンタ部のカウント開始後および上記第２の期間には、上記読み出し信号電圧の校正を停止する第１の校正部と、
   上記第１のカウンタ部の上記出力クロック信号の周波数を当該周波数よりも高い周波数に校正する第２の校正部と
   を有する撮像素子。
2. 上記第１の校正部は、
   上記読み出し信号電圧に応じた周波数で発振可能な電圧制御発振器を少なくとも含む基準信号に対する位相同期ループを形成可能で、上記読み出し信号電圧を一定に校正すべき校正期間に、上記位相同期ループを形成し、当該位相同期ループに基づく電圧を上記電圧制御発振器に校正電圧として発振させる
   請求項１記載の撮像素子。
3. 上記第２の校正部は、
   上記第１のカウンタ部の上記出力クロック信号を基準信号として上記出力クロック信号の周波数を逓倍可能に、上記出力クロック信号の電圧に応じた周波数で発振可能な第２の電圧制御発振器を少なくとも含む第２の位相同期ループを形成する
   請求項１または２記載の撮像素子。
4. 上記第２のカウンタ部のカウント値に上記第１のカウンタの上記出力クロック信号の周波数に対して逓倍した逓倍率を乗じる演算部を有する
   請求項１から３のいずれか一に記載の撮像素子。
5. 上記第１の校正部が上記読み出し信号電圧を一定に校正すべき校正期間を指示する指示信号を出力する指示部を有する
   請求項１から４のいずれか一に記載の撮像素子。
6. 上記指示部は、
   上記第１の校正部による上記読み出し信号電圧の校正および上記第２の校正部による上記出力クロック信号の校正が完了した後、上記第１および上記第２のカウンタのカウント開始を指示するカウント開始信号を出力する
   請求項５記載の撮像素子。
7. 上記クロック信号生成部の入力電圧に対する当該クロック信号生成部の出力周波数の変化の割合を取得する取得部と、
   上記取得部が取得した上記変化の割合と設定すべき変化の割合との誤差を検出する検出部と、
   上記検出部が上記誤差を検出した場合には、上記取得部が取得した上記変化の割合が上記設定すべき変化の割合に一致するように、上記第１の校正部の上記位相同期ループを形成している上記クロック信号生成部の電流量を制御する制御部と
   を有する
   請求項１から６のいずれか一に記載の撮像素子。
8. 上記第１の校正部は、
   上記第１の期間の上記校正期間には、上記クロック信号生成部の入力電圧を第１の電圧に設定し、上記第２の期間には、当該クロック信号生成部の入力電圧を上記第１の電圧と異なる第２の電圧に設定し、
   上記取得部は、
   上記第１の期間における上記クロック信号生成部の第１の出力周波数と上記第２の期間における上記クロック信号生成部の第２の出力周波数との出力周波数差分と、上記第１の電圧と上記第２の電圧との電圧差分とから上記変化の割合を取得する
   請求項７記載の撮像素子。
9. 第１の期間に、画素部から読み出し信号を読み出す第１のステップと、
   上記第１のステップにおいて読み出した上記読み出し信号電圧を一定に校正する第２のステップと、
   上記第２のステップにおける上記読み出し信号電圧の校正を停止する第３のステップと、
   上記第３のステップにおいて校正した上記読み出し信号電圧に応じた周波数のクロック信号を生成する第４のステップと、
   上記第４のステップにおいて生成した上記クロック信号をカウントする第５のステップと、
   上記第５のステップにおける出力クロック信号の周波数を当該周波数よりも高い周波数に校正する第６のステップと、
   上記第６のステップにおいて校正した上記出力クロック信号をカウントする第７のステップと、
   第２の期間に、上記画素部から読み出し信号を読み出す第８のステップと、
   上記第８のステップにおいて読み出した上記読み出し信号電圧に応じた周波数のクロック信号を生成する第９のステップと、
   上記第９のステップにおいて生成した上記クロック信号をカウントする第１０のステップと、
   上記第１０のステップにおける出力クロック信号の周波数を当該周波数よりも高い周波数に校正する第１１のステップと、
   上記第１１のステップにおいて校正した上記出力クロック信号をカウントする第１２のステップと
   を有する読み出し信号の変換方法。
10. 撮像素子と、
    上記撮像素子の画素領域に入射光を導く光学系と、
    上記撮像素子が出力した出力信号を処理する信号処理部と
    を有し、
    上記撮像素子は、
    入射光をその光量に応じた電気信号に変換する画素部と、
    第１の期間および第２の期間に、上記画素部から読み出し信号を読み出す読み出し部と
    を有し、
    上記読み出し部は、
    上記読み出し信号電圧に応じた周波数のクロック信号を生成するクロック信号生成部と、
    上記クロック信号生成部によって生成された上記クロック信号をカウントする第１のカウンタ部と、
    上記第１のカウンタの上記出力クロック信号をカウントする第２のカウンタ部と、
    上記第１の期間には、上記第１および上記第２のカウンタ部のカウント開始前に上記読み出し信号電圧を一定に校正し、上記第１の期間における上記第１および上記第２のカウンタ部のカウント開始後および上記第２の期間には、上記読み出し信号電圧の校正を停止する第１の校正部と、
    上記第１のカウンタ部の上記出力クロック信号の周波数を当該周波数よりも高い周波数に校正する第２の校正部と
    を有するカメラ。

Images