CN1097345C

CN1097345C - 电荷重分布式数模转换器与模数转换器之测试方法

Info

Publication number: CN1097345C
Application number: CN 97102468
Authority: CN
Inventors: 陈俊雄; 范姜弘宇
Original assignee: Holtek Semiconductor Inc
Current assignee: Holtek Semiconductor Inc
Priority date: 1997-02-19
Filing date: 1997-02-19
Publication date: 2002-12-25
Anticipated expiration: 2017-02-19
Also published as: CN1191418A

Abstract

一种电荷重分布式(Charge Redistribution Type)数字至模拟转换器(Digital-To-Analog Converter)与模拟至数字转换器(模数转换器)之测试方法，其系利用该电荷重分布式的DAC或ADC之特性，对其信号转换之准确度与线性度，仅由该转换器内部之电容比值所决定，而与测试之参考电压、测试电压、测试机台之杂讯无关，因此运用电容比较法之原理，直接比较转换器中之电容比值，以测试该转换器对信号转换之准确度与线性度，进而有效减少测试时间与测试步骤，提升测试之效率。

Description

电荷重分布式数模转换器与模数转换器之测试方法

本发明系有关一种电荷重分布式DAC与ADC之测试方法，直接利用电容比较法，比较该待测转换器中之电容比值，以测试该转换器对信号转换之准确度与线性度。

现今一般DAC(数字至模拟转换器)与ADC(模拟至数字转换器)之测试方法，需要一精准之参考电压给模拟信号以供其比较时使用，尤其是对于高位元数之转换器更需如此。此外，对于测试电压与测试机台之杂讯，也均有严格之要求，使得测试时需耗费较长时间，同时也需要较复杂的测试步骤。对于电荷重分布式DAC与ADC，因为内部主要由电容器所构成，所以信号转换之误差以及线性度，由其内部之电容比值所决定，若借一外部输入之模拟信号予以测试，则不但耗时且可靠度亦不足，因此，如何缩短测试时间比及减少测试步骤，便成为量产测试时极重要之关键。

本发明之主要目的在提供一种用于电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，以测试该转换器对信号转换之准确度与线性度。

本发明之另一目的是提供一种用于电荷重分布式数字至模拟转换器与模拟至数字转换器之电容比值，即可测试该转换器对信号转换之准确度与线性度。

图一为电荷重分布式ADC之功能方块图。

图二为本发明之预充电示意图。

图三为本发明之放电示意图。

图四为本发明之电容阵列与CMOS放大器连接示意图。图式中之参照数号11 电容阵列13 开关控制电路15 比较器电路17 数据锁存电路21 CMOS放大器41 电容器43 CMOS放大器44 开关45 后级放大器47 开关

兹配合图式将本发明最佳实施例详细说明如下。

本发明之电荷重分布式数字至模拟转换器与模拟至数字转换器测试方法，主要是利用待测转换器本身原有之电路，加上一外部时序控制电路以及一比例电容，配合预充电、放电之步骤，以判别该比例电容是否在所要求的规格之内。首先以ADC之操作来作说明。

参阅图一，电荷重分布式ADC之功能方块图。其中电荷重分布式ADC系由一电容阵列11、一开关控制电路13、一比较器电路15、一数据锁存电路17所构成，其中VDD为电源电压，Vi为模拟输入电压信号，VrefP与VrefN为二高、低参考电压。电容阵列11由一组比值为1/2之电容所构成，亦即一包含n个电容的电容阵列，其电容由大到小依序为：

2^n-1*C、2^n-2*C、…、2²*C、2¹*C、2⁰*C

如果电容阵列11的相邻电容比值不为1/2，则会产生转换误差以及线性度不足之问题，其所能容忍的最高限度，即为转换器的规格要求。而开关控制电路13负责将模拟输入电压信号Vi、参考电压VrefP与VrefNa切换到电容阵列11中，并对各个电容进行充、放电，使得电容上的电荷作重新分布，利用电容上新得到的端点电压，供比较器电路15作比较其电容大小之用。比较器电路15由一组CMOS放大器构成，用以检出输入电压信号Vi是否大于其转换点电压，同时比较器电路15之输出数据以串列方式存入数据锁存电路17中，比较器电路15之输出信号为高、低二准位之二进制码(Binary Code)型式，因此，数据锁存电路17中所存放的数据即是该ADC转换器所要求得的数字信号。

在比较器电路15中，CMOS放大器之转换点电压不易精确的控制在1/2*VDD，其中VDD为电源电压，供CMOS放大器之用，因此，利用比较器进行电容之比较时，便需与该转换点电压无关，以提升比较操作之准确性，而本发明即利用预充电与放电之比较法，来达成此目的。

首先，参阅图二，本发明之预充电示意图。其中包含二电容C1与C2，以及一CMOS放大器21，开关S1、S2分别连接到电源VrefP与VrefN，其中VrefP大于VrefN，而CMOS放大器21回授(Feedback)路径上之开关S3为闭合。假设CMOS放大器21的转换点电压为V1，则在稳定状态时，跨接电容C1的电压为VrefP-V1，而跨接电容C2的电压为V1-VrefN，输出端电压Vo为转换点电压V1，因为开关S3为闭合，上述之过程为预充电步骤。

接着参阅图三，本发明之放电示意图。其中开关S1由VrefP切换至VrefN，而开关S2由VrefN切换至VrefP，亦即将原预充电所接之电源反接，而CMOS放大器21回授路径上的开关S3则为开路，此时电容C1与C2上的电荷会重新分布，同时CMOS放大器21的输出端电压Vo，亦会随电荷的重新分布而改变。假设电容C1与C2上的电荷变化量为Q，则依稳态时的节点电压关系式。可得到该电荷的变化量的表示式，如下式所式：

-V1+VrefN+Q/C2-VrefP+V1+Q/C1＝VrefP-VrefN (C1+C2)/C1/C2*Q＝2*(VrefP-VrefN) Q＝2*C1*C2*(VrefP-VrefN)/(C1+C2)因此，电容C1与C2的串接节点上之电压V2，如下式所示，

V2＝VrefN-VrefP+V1+Q/C1

＝V1+(C2-C1)/(C1+C2)*(VrefP-VrefN)，或者表示成

V2-V1＝(C2-C1)/(C1+C2)*(VrefP-VrefN)。上式指出，如果V2-C1＞0，则C2-C1＞0，因为本发明已假设VrefP＞VrefN，而如果V2-V1＞0，则C2-C1＞0。所以，借由放电后之稳态电压V2与预充电之稳态电压V1，比较其大小，便可直接得知电容C1与C2的大小关系，并由CMOS放大器21输出一相对应之输出信号。也就是说，当C2＞C1时，该CMOS放大器21的输出端Vo为低准位，当C2＜C1时，CMOS放大器21的输出端Vo为高准位，这些数字信号，经一后级放大器作放大检出后，存入数据锁存器中。

参阅图四，本发明之电容阵列与CMOS放大器连接示意图。图中表示一N位元(Bit)ADC之内部构造，包含一组电容器41、一组开关44、一CMOS放大器43、一开关47、一后级放大器45，该组开关44包含有N个开关，可分别切换到VrefP或VrefN，由图一中的开关控制电路13所决定，使得每一次的开关组态，皆能有类似图二、图三中所示的二组电容，而每一组皆由电容器41所组成，配合开关47的切换，进行充、放电动作，并进一步比较该二组电容的大小，借着图一中的开关控制电路13适当的安排，使得每一次充、放电时，二组电容由不同的电容器41所组成，以便依序比较出各个电容的相对大小，借CMOS放大器43获得相对应的输出电压Vo，再由后级放大器45将信号放大，以便存入图一中的数据锁存电路，因而测试出该ADC是否合乎规格要求。

构成该电容阵列的电容器41，包含有电容C₀、C₁、…、C_n-1、Ce、Ck、Ct，而C₀＝2⁰*C、C₁＝2¹*C、C₂＝2²*C、…、C_{n- 1}＝2^n-1*C，其中C为一参考电容值，而位移电容Ck为每个转换值之转换点位移，电容值为k*c，而测试电容Ce为量度测试时之测试规格电容，其电容值为e*c。若位移电容Ck与测试电容Ce相同，则二者可共用，也就是说，如果位移电容Ck与测试电容Ce皆为1*C，则k＝1且e＝0，可共用；如果位移电容Ck为1*C，测试电容Ce为2*C，则k＝1且e＝1，或者k+e＝2，提供给测试用。

图中最右端之电容Ct视该ADC之转换方式而定，也就是说，如果转换点电压为

(N+0.5*K)/2ⁿ*(VrefP-VrefN)，其中N＝0，1，…，2ⁿ-2，则Ct有需要，如果转换点电压为

(N+0.5*K)/(2ⁿ-1)*(VrefP-VrefN)，其中N＝0，1，…，2^n-2，则Ct不需要。

电容阵列之比较时序，包含步骤(1)至步骤(2*n-2)，比较二相对应电容之大小，如下所示：，步骤(1)，比较C_n-1+Ce+Ck与C_n-2+…+C1+C₀+Ct步骤(2)，比较C_n-2+Ce+Ck与C_n-3+…+C1+C₀+Ct步骤(3)，比较C_n-3+Ce+Ck与C_n-4+…+C1+C₀+Ct步骤(n-1)，比较C₁+Ce+Ck与C₀+Ct步骤(n)，比较C_n-1与C_n-2+…+C₁+C₀+Ct+Ce＝Ck步骤(n+1)，比较C_n-2与C_n-3+…+C₁+C₀+Ct+Ce＝Ck步骤(n+2)，比较C_n-3与C_n-4+…+C₁+C₀+Ct+Ce＝Ck步骤(2*n-2)，比较C₁与C₀+Ct+Ce+Ck

其中步骤(1)至步骤(n-1)为第一次依序比较，而步骤(n)至步骤(2*n-2)为第二次依序比较。步骤(1)与步骤(n)可检出

C_n-1-Ce-Ck＜C_n-2+…+C₁+C₀+Ct＜C_n-1+Ce+Ck步骤(2)与步骤(n+1)可检出

C_n-2-Ce-Ck＜C_n-3+…+C₁+C₀+Ct＜C_n-2+Ce+Ck步骤(3)与步骤(n+2)可检出

C_n-3-Ce-Ck＜C_n-4+…+C₁+C₀+Ct＜C_n-3+Ce+Ck步骤(n-1)与步骤(2*n-2)可检出

C₁-Ce-Ck＜C₀+Ct＜C₁+Ce+Ck。

将上述所得到的ADC转换比较点，整理为如下所列之数值再分别乘上VrefP-VrefN：在步骤(1)与步骤(n)中为

\frac{C_{n - 1} - Ce - Ck}{C_{n - 1} + \cdot \cdot \cdot + C_{1} + C_{0} + Ct}

\frac{C_{n - 1} + Ce + Ck}{C_{n - 1} + \cdot \cdot \cdot + C_{1} + C_{0} + Ct}

在步骤(2)与步骤(n+1)中为

\frac{C_{n - 2} - Ce - Ck}{C_{n - 1} + \cdot \cdot \cdot + C_{1} + C_{0} + Ct}

\frac{C_{n - 2} + Ce + Ck}{C_{n - 1} + \cdot \cdot \cdot + C_{1} + C_{0} + Ct}

在步骤(3)与步骤(n+2)中为

\frac{C_{n - 3} - Ce - Ck}{C_{n - 1} + \cdot \cdot \cdot + C_{1} + C_{0} + Ct}

\frac{C_{n - 3} + Ce + Ck}{C_{n - 1} + \cdot \cdot \cdot + C_{1} + C_{0} + Ct}

在步骤(n-1)与步骤(2*n-2)中为

\frac{C_{0} - Ce - Ck}{C_{n - 1} + \cdot \cdot \cdot + C_{1} + C_{0} + Ct}

\frac{C_{0} + Ce + Ck}{C_{n - 1} + \cdot \cdot \cdot + C_{1} + C_{0} + Ct}

以上为0至2^n-1-1之间的数字值转换点，而大于2^n-1-1的数字值之转换点，则以0至2^n-1-1的数字值之转换点，直接压缩或放大，再对应上去即可，因此，0至2^n-1-1的数字值之转换点便隐含有大于2^n-1-1的数字值之转换点。所以，步骤(1)至步骤(2*n-2)之比较运算操作，即可测出该ADC之转换特性。

同理，以上之电容比较法，亦能用于电荷重分布式DAC之测试，因为该转换器主要亦由电容阵列所构成，所以转换之精确度与线性度亦由该电容阵列之电容比值所决定。

综上所述，当知本案发明具有实用性与创作性，且本发明未见之于任何刊物，当符合专利法规定。

唯以上所述者，仅为本发明之一较佳实施例而已，当不能以之限定本发明实施之范围。即大凡依本发明申请专利范围所作之均等变化与修饰，皆应属本发明专利涵盖之范围内。

Claims

1.一种电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，仅由转换器内部电容之比较，以决定一待测转换器之信号转换之准确度及线性度，其包括以下步骤：

a.对待测转换器中欲比较其电容大小之二组串接电容器，分别施加二充电电压于该串接电容器之二端点，同时关闭CMOS放大器之回授路径上的一开关，所述施加于该二组串接电容器之二端点的二充电电压，分别为一高准位电压与一低准位电压；

b.将上述二组串接电容器所施加的电压反接，强迫该二组电容器放电，同时打开CMOS放大器之回授路径上的开关，形成开路状态；

c.将步骤b中CMOS放大器输出端的稳态电压与上述步骤a中的CMOS放大器输出端的稳态电压作比较，因为电压的大小正比于电容的大小，所以可以判别出该二组电容器中那一组的电容比较大。

2.如权利要求1所述的电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，其中在该二组串接电容器之连接点处连接上CMOS放大器，该CMOS放大器之回授路径上的开关为闭合状态，因此，在稳态时，二电容器之连接点电压恰为该回授组态CMOS放大器的转换点电压。

3.如权利要求1所述的电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，其中该二组电容器上的电荷因放电而重新分布时，使得在稳态时，二电容器之连接点电压达到一新值，该新值电压与上述预充电步骤之稳态电压的差额，正比于该二组电容器的电容差值大小。

4.如权利要求1所述的电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，其中借比较放电后二电容器之连接点稳态电压与充电后之稳态电压的大小，以判别该二组电容器的电容何者为大。

5.如权利要求1所述的电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，其中欲比较其大小的二电容，分别依比较之步骤作组合，该组合之构成单元包括转换器内的一组等比排列的电容，以及一测试电容、一位移电容、一转换电容。

6.如权利要求5所述的电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，其中等比排列的电容中之最小电容当作一参考电容，该测试电容之值为参考电容之2的幂次方倍，亦即2⁰、2¹、2²、…等等。

7.如权利要求5所述的电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，其中该位移电容之值为参考电容之整数倍。

8.如权利要求5所述的电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方法，其中该转换电容之值与参考电容相同。

9.如权利要求5所述的电荷重分布式数字至模拟转换器与模拟至数字转换器之测试方式，其中该转换电容对于一N位元转换器，在转换器的转换点为(N+0.5*k)/2ⁿ*(VrefP-VrefN)，N＝0，1，…，2ⁿ-2，则有需要该转换电容，如果转换点电压为(N+0.5*k)/(2ⁿ-1)*(VrdfP-VrefN)，N＝0，1，…，2ⁿ，则不需要该转换电容，其中k为位移电容与参考电容之比值，VrdfP与VrefN分别为高、低准位之充电电压。