JP2002112069A - 画像歪補正装置および画像歪補正方法 - Google Patents

画像歪補正装置および画像歪補正方法

Info

Publication number
JP2002112069A
JP2002112069A JP2001200115A JP2001200115A JP2002112069A JP 2002112069 A JP2002112069 A JP 2002112069A JP 2001200115 A JP2001200115 A JP 2001200115A JP 2001200115 A JP2001200115 A JP 2001200115A JP 2002112069 A JP2002112069 A JP 2002112069A
Authority
JP
Japan
Prior art keywords
correction
distortion correction
correction waveform
waveform
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001200115A
Other languages
English (en)
Inventor
Masanori Nakatsuji
正則 中辻
Masanobu Tanaka
正信 田中
Hideyo Uehata
秀世 上畠
Naoji Okumura
直司 奥村
Kazunori Yamate
万典 山手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001200115A priority Critical patent/JP2002112069A/ja
Priority to US10/088,106 priority patent/US6989872B2/en
Priority to PCT/JP2001/006336 priority patent/WO2002009418A1/ja
Priority to KR10-2002-7003818A priority patent/KR100481607B1/ko
Priority to CNB018021514A priority patent/CN1198446C/zh
Priority to EP01950036A priority patent/EP1304869A4/en
Priority to MYPI20013503A priority patent/MY129434A/en
Publication of JP2002112069A publication Critical patent/JP2002112069A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 消費電力を増大させることなく画像の歪を補
正することができる低コストの画像歪補正装置および画
像歪補正方法を提供する。 【解決手段】 書き込み側ＰＬＬ回路２はラインメモリ
１に映像信号ＶＤＩを書き込むための書き込みクロック
ＷＣＫを発生する。読み出し側ＰＬＬ回路３はラインメ
モリ１に記憶された映像信号ＶＤＯを読み出すための読
み出しクロックＲＣＫを発生する。インナーピンクッシ
ョン歪補正電圧発生回路４は水平レートの補正波形を垂
直レートの補正波形で変調することによりインナーピン
クッション歪補正波形を発生し、直流成分補正パルスを
付加してインナーピンクッション歪補正電圧ＶＡとして
出力する。容量結合方式回路５はインナーピンクッショ
ン歪補正電圧ＶＡを読み出し側ＰＬＬ回路３のループフ
ィルタ３２の出力電圧に重畳し、制御電圧ＶＣとしてＶ
ＣＯ３３に与える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、映像信号に基づい
て画面上に表示される画像における歪を補正する画像歪
補正装置および画像歪補正方法に関する。
【０００２】
【従来の技術】ＣＲＴ（陰極線管）では、偏向磁界によ
り電子ビームを偏向して蛍光面上に照射することにより
画面に画像を表示している。ＣＲＴの蛍光面の半径は電
子ビームの偏向中心点から蛍光面までの半径に比べて大
きいため、同じ偏向量に対する画面の周辺部での電子ビ
ームの移動量は画面の中心部での電子ビームの移動量に
比べて大きくなる。その結果、本来等間隔のクロスハッ
チパターンを画面に表示した場合、クロスハッチパター
ンの間隔が画面の中心部から周辺部に近づくにしたがっ
て広がる現象が生じる。
【０００３】このような現象は画面の水平方向および垂
直方向の両方で発生するが、水平方向においては垂直方
向よりも偏向差が大きいため、画像の歪が顕著に現われ
る。このような画像の歪は左右糸巻き歪と呼ばれる。そ
こで、通常は、画面の周辺部での偏向量を小さくするよ
うに偏向電流を流すことにより左右糸巻き歪補正を行っ
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、画面上
の画像の左右端の縦線が直線になるように左右糸巻き歪
補正を行うと、画面の中心と左右端との間の中間部で直
線となるべき縦線が内側に湾曲する現象が発生する。こ
のような現象はインナーピンクッション歪と呼ばれてい
る。
【０００５】ＣＲＴの薄型化および平面化に伴ってイン
ナーピンクッション歪が増大する。このように増大した
インナーピンクッション歪を補正するためには、補正量
を大きくする必要がある。
【０００６】ＣＲＴでは、上記のように、偏向磁界によ
り電子ビームを偏向して画面に画像を表示している。こ
の場合、偏向磁界を発生するために、偏向系において偏
向ヨークに数Ａｐｐ（アンペアピークピーク）の偏向電
流を流している。偏向系においてインナーピンクッショ
ン歪を補正する場合には、偏向電流を変調するが、電流
量が大きいため、補正量が大きくなる程、数Ｗ（ワッ
ト）単位で消費電力が大きくなる。そのため、消費電力
を抑制しつつ偏向系における偏向電流の調整によりイン
ナーピンクッション歪を補正することは困難である。
【０００７】また、偏向系においてインナーピンクッシ
ョン歪を補正する場合、回路構成が複雑となり、低コス
ト化が妨げられる。
【０００８】本発明の目的は、消費電力を増大させるこ
となく画像の歪を補正することができる低コストの画像
歪補正装置および画像歪補正方法を提供することであ
る。
【０００９】
【課題を解決するための手段】（１）第１の発明 第１の発明に係る画像歪補正装置は、映像信号に基づい
て画面上に表示される画像の歪を補正する画像歪補正装
置であって、映像信号を記憶するための記憶手段と、入
力された映像信号を記憶手段に書き込むための書き込み
クロックを発生する書き込みクロック発生手段と、記憶
手段に記憶された映像信号を読み出すための読み出しク
ロックを発生する読み出しクロック発生手段と、映像信
号に基づいて画面上に表示される画素の位置を移動させ
ることにより画像の歪を補正するための歪補正波形を発
生する歪補正波形発生手段と、歪補正波形発生手段によ
り発生された歪補正波形に基づいて、読み出しクロック
発生手段により発生される読み出しクロックの周波数を
制御する読み出しクロック制御手段とを備え、歪補正波
形発生手段は、水平走査方向における画像の両端および
中心で画素の移動量が０になるように歪補正波形を設定
するものである。
【００１０】本発明に係る画像歪補正装置においては、
書き込みクロック発生手段により発生される書き込みク
ロックに応答して入力された映像信号が記憶手段に書き
込まれ、読み出しクロック発生手段により発生された読
み出しクロックに応答して記憶手段に記憶された映像信
号が読み出される。このとき、歪補正波形発生手段によ
り発生された歪補正波形に基づいて、読み出しクロック
制御手段により読み出しクロックの周波数が制御され、
記憶手段からの映像信号の読み出し周期が変化する。そ
れにより、映像信号に基づいて画面上に表示される画素
の位置が移動し、画像の歪が補正される。
【００１１】この場合、水平走査方向における画像の両
端および中心で画素の移動量が０になるように歪補正波
形が設定されるので、画像の両端の位置および中心の位
置がずれない。
【００１２】このように、偏向系における偏向電流を変
化させることなく、読み出しクロックを歪補正波形を用
いて変化させることにより画像の歪を補正することが可
能となるので、消費電力が増大しない。また、偏向系を
改良することなく、歪補正波形発生手段および読み出し
クロック制御手段を設けることにより画像の歪を補正す
ることが可能となるので、回路構成が複雑化せず、低コ
スト化が妨げられない。
【００１３】（２）第２の発明 第２の発明に係る画像歪補正装置は、第１の発明に係る
画像歪補正装置の構成において、歪補正波形発生手段
は、水平走査周期で変化する第１の補正波形を発生する
第１の補正波形発生手段と、垂直走査周期で変化する第
２の補正波形を発生する第２の補正波形発生手段と、第
１の補正波形発生手段により発生された第１の補正波形
を第２の補正波形発生手段により発生された第２の補正
波形で変調することにより歪補正波形を得る変調手段と
を含むものである。
【００１４】この場合、水平走査周期で変化する第１の
補正波形を垂直走査周期で変化する第２の補正波形で変
調することにより歪補正波形が得られる。それにより、
画面に表示される画像の全体にわたって画像の歪を補正
することができる。
【００１５】（３）第３の発明 第３の発明に係る画像歪補正装置は、第２の発明に係る
画像歪補正装置の構成において、第２の補正波形は、変
曲点を有し、変曲点で区分された第２の補正波形の複数
の部分のうち少なくとも１つの部分の傾きが可変に設定
されるものである。
【００１６】この場合、変曲点で区分された第２の補正
波形の少なくとも１つの部分の傾きを調整することによ
り、画面の垂直方向の全体にわたって最適な歪補正が可
能となる。
【００１７】（４）第４の発明 第４の発明に係る画像歪補正装置は、第２または第３の
発明に係る画像歪補正装置の構成において、変調手段
は、第１の補正波形発生手段により発生された第１の補
正波形と第２の補正波形発生手段により発生された第２
の補正波形とを乗算する乗算手段を含むものである。
【００１８】この場合、第１の補正波形と第２の補正波
形とを乗算することにより第１の補正波形が第２の補正
波形で変調され、歪補正波形が得られる。
【００１９】（５）第５の発明 第５の発明に係る画像歪補正装置は、第２または第３の
発明に係る画像歪補正装置の構成において、変調手段
は、第１の補正波形発生手段により発生された第１の補
正波形を受ける入力端子および第２の補正波形発生手段
により発生された第２の補正波形を受ける利得制御端子
を備えた増幅手段を含むものである。
【００２０】この場合、第１の補正波形を第２の補正波
形に対応する利得で増幅することにより第１の補正波形
が第２の補正波形に変調され、歪補正波形が得られる。
【００２１】（６）第６の発明 第６の発明に係る画像歪補正装置は、第２〜第５のいず
れかの発明に係る画像歪補正装置の構成において、第１
の補正波形は、読み出しクロックの周波数の変化に対応
し、走査が左から右へ行われる画面上で走査方向を画素
の移動量の正とする場合、画面の左端、中心および右端
で画素の移動量が０となり、左端と中心との間で画素の
移動量が０、正、０、負および０の順に変化し、中心と
右端との間で画素の移動量が０、負、０、正および０の
順に変化するように設定され、第２の補正波形は、画面
の垂直方向の上下端で中央部に比べて振幅が大きくなる
ように設定されたものである。
【００２２】左右糸巻き歪補正によりインナーピンクッ
ション歪が生じた場合、画面上に表示される複数の縦線
のうち左右端と中心との間の中間部の縦線が内側に湾曲
する。この場合に、中間部の縦線の上下部の画素の位置
を内側に移動させることによりインナーピンクッション
歪を補正することが可能となる。
【００２３】（７）第７の発明 第７の発明に係る画像歪補正装置は、第２〜第５のいず
れかの発明に係る画像歪補正装置の構成において、第１
の補正波形は、読み出しクロックの周波数の変化に対応
し、走査が左から右へ行われる画面上で走査方向を画素
の移動量の正とする場合、画面の左端、中心および右端
で画素の移動量が０となり、左端と中心との間で画素の
移動量が０、負、０、正および０の順に変化し、中心と
右端との間で画素の移動量が０、正、０、負および０の
順に変化するように設定され、第２の補正波形は、画面
の垂直方向の中央部で上下端に比べて振幅が大きくなる
ように設定されたものである。
【００２４】左右糸巻き歪補正によりインナーピンクッ
ション歪が生じた場合、画面上に表示される複数の縦線
のうち左右端と中心との間の中間部の縦線が内側に湾曲
する。この場合に、中間部の縦線の中央部の画素の位置
を外側に移動させることによりインナーピンクッション
歪を補正することが可能となる。
【００２５】（８）第８の発明 第８の発明に係る画像歪補正装置は、第１〜第７のいず
れかの発明に係る画像歪補正装置の構成において、読み
出しクロック発生手段は、読み出しクロックを発生する
電圧制御型発振器を有する位相同期ループを含み、歪補
正波形発生手段は、歪補正波形を歪補正電圧として出力
し、読み出しクロック制御手段は、歪補正波形発生手段
により出力された歪補正電圧を位相同期ループの電圧制
御型発振器の発振周波数制御電圧に重畳するものであ
る。
【００２６】この場合、歪補正電圧が位相同期ループの
電圧制御型発振器の発振周波数制御電圧に重畳されるこ
とにより、読み出しクロックの周波数が変化する。それ
により、記憶手段から読み出される映像信号の読み出し
周期が変化し、映像信号に基づいて画面上に表示される
画素の位置が移動することにより画像の歪が補正され
る。
【００２７】（９）第９の発明 第９の発明に係る画像歪補正装置は、第２〜第５のいず
れかの発明に係る画像歪補正装置であって、第１の補正
波形は、読み出しクロックの周期の変化に対応し、走査
が左から右へ行われる画面上で走査方向を画素の移動量
の正とする場合、画面の左端、中心および右端で画素の
移動量が０となり、左端と中心との間で画素の移動量が
０、正、０、負および０の順に変化し、中心と右端との
間で画素の移動量が０、負、０、正および０の順に変化
するように設定され、第２の補正波形は、画面の垂直方
向の上下端で中央部に比べて振幅が大きくなるように設
定されたものである。
【００２８】左右糸巻き歪補正によりインナーピンクッ
ション歪が生じた場合、画面上に表示される複数の縦線
のうち左右端と中心との間の中間部の縦線が内側に湾曲
する。この場合に、中間部の縦線の上下部の画素の位置
を内側に移動させることによりインナーピンクッション
歪を補正することが可能となる。
【００２９】（１０）第１０の発明 第１０の発明に係る画像歪補正装置は、第２〜第５のい
ずれかの発明に係る画像歪補正装置であって、第１の補
正波形は、読み出しクロックの周期の変化に対応し、走
査が左から右へ行われる画面上で走査方向を画素の移動
量の正とする場合、画面の左端、中心および右端で画素
の移動量が０となり、左端と中心との間で画素の移動量
が０、負、０、正および０の順に変化し、中心と右端と
の間で画素の移動量が０、正、０、負および０の順に変
化するように設定され、第２の補正波形は、画面の垂直
方向の中央部で上下端に比べて振幅が大きくなるように
設定されたものである。
【００３０】左右糸巻き歪補正によりインナーピンクッ
ション歪が生じた場合、画面上に表示される複数の縦線
のうち左右端と中心との間の中間部の縦線が内側に湾曲
する。この場合に、中間部の縦線の中央部の画素の位置
を外側に移動させることによりインナーピンクッション
歪を補正することが可能となる。
【００３１】（１１）第１１の発明 第１１の発明に係る画像歪補正装置は、第９または第１
０の発明に係る画像歪補正装置であって、読み出しクロ
ック発生手段は、読み出しクロックを発生する電圧制御
型発振器を有する位相同期ループを含み、歪補正波形発
生手段は、変調手段により得られた歪補正波形を読み出
しクロックの周波数の変化に対応する歪補正電圧に変換
する変換手段をさらに含み、読み出しクロック制御手段
は、歪補正波形発生手段により出力された歪補正電圧を
位相同期ループの電圧制御型発振器の発振周波数制御電
圧に重畳するものである。
【００３２】この場合、歪補正電圧が位相同期ループの
電圧制御型発振器の発振周波数制御電圧に重畳されるこ
とにより、読み出しクロックの周波数が変化する。それ
により、記憶手段から読み出される映像信号の読み出し
周期が変化し、映像信号に基づいて画面上に表示される
画素の位置が移動することにより画像の歪が補正され
る。
【００３３】（１２）第１２の発明 第１２の発明に係る画像歪補正装置は、第８の発明に係
る画像歪補正装置であって、映像信号の各水平走査期間
における歪補正電圧の平均値が所定値となるように水平
ブランキング期間において歪補正電圧に補正パルスを付
加する補正パルス付加手段をさらに備えたものである。
【００３４】この場合、映像信号の各水平走査期間にお
いて電圧制御型発振器の発振周波数制御電圧の平均値が
所定値になるので、電圧制御型発振器により発生される
読み出しクロックの周波数の平均値が一定となる。この
ようにして、歪補正電圧の重畳前後で電圧制御型発振器
の発振周波数制御電圧の平均値が変化しないようにする
ことにより、位相同期ループの動作が変化しない。
【００３５】（１３）第１３の発明 第１３の発明に係る画像歪補正装置は、第１１の発明に
係る画像歪補正装置の構成において、映像信号の各水平
走査期間における歪補正電圧の平均値が所定値となるよ
うに水平ブランキング期間において変換手段により得ら
れた歪補正電圧に補正パルスを付加する補正パルス付加
手段をさらに備えたものである。
【００３６】この場合、映像信号の各水平走査期間にお
いて電圧制御型発振器の発振周波数制御電圧の平均値が
所定値になるので、電圧制御型発振器により発生される
読み出しクロックの周波数の平均値が一定となる。この
ようにして、歪補正電圧の重畳前後で電圧制御型発振器
の発振周波数制御電圧の平均値が変化しないようにする
ことにより、位相同期ループの動作が変化しない。
【００３７】（１４）第１４の発明 第１４の発明に係る画像歪補正装置は、第１２または第
１３の発明に係る画像歪補正装置の構成において、補正
パルス付加手段は、１水平走査期間ごとに歪補正電圧の
平均値が所定値となるように水平ブランキング期間にお
いて位相同期ループの位相比較時点よりも前に歪補正電
圧に補正パルスを付加するものである。
【００３８】（１５）第１５の発明 第１５の発明に係る画像歪補正装置は、第８、第１１〜
第１４のいずれかの発明に係る画像歪補正装置の構成に
おいて、位相同期ループは、電圧制御型発振器から出力
される読み出しクロックを分周する分周器と、分周器の
出力信号の位相と所定の基準信号の位相を比較する位相
比較器と、位相比較器の出力電圧を平滑化して出力ノー
ドを介して電圧制御発振器に入力するループフィルタと
をさらに有し、読み出しクロック制御回路は、歪補正波
形発生手段により出力された歪補正電圧を受けるベース
を有するエミッタフォロア型トランジスタと、トランジ
スタのエミッタと位相同期ループのループフィルタの出
力ノードとの間に設けられた容量手段とを含むものであ
る。
【００３９】この場合、エミッタフォロア型トランジス
タおよび容量手段により歪補正電圧が電圧制御発振器の
発振周波数制御電圧に重畳される。それにより、簡単な
回路構成により歪補正波形に基づいて読み出しクロック
の周波数を制御することが可能となる。
【００４０】（１６）第１６の発明 第１６の発明に係る画像歪補正装置は、第８、第１１〜
第１４のいずれかの発明に係る画像歪補正装置の構成に
おいて、位相同期ループは、電圧制御型発振器から出力
される読み出しクロックを分周する分周器と、分周器の
出力信号の位相と所定の基準信号の位相を比較する位相
比較器と、位相比較器の出力電圧を平滑化するループフ
ィルタとをさらに有し、読み出しクロック制御手段は、
歪補正波形発生手段により出力された歪補正電圧と位相
同期ループのループフィルタの出力電圧とを加算して電
圧制御型発振器に与える加算手段を含むものである。
【００４１】この場合、歪補正電圧と位相同期ループの
ループフィルタの出力電圧とが加算され、電圧制御型発
振器に与えられる。歪補正電圧とループフィルタとの間
に加算手段が介在するので、歪補正波形がループフィル
タの影響により歪むことなく読み出しクロックに重畳さ
れる。それにより、歪補正波形に基づいて読み出しクロ
ックの周波数を制御することが可能となる。
【００４２】（１７）第１７の発明 第１７の発明に係る画像歪補正方法は、映像信号に基づ
いて画面上に表示される画像の歪を補正する画像歪補正
方法であって、入力された映像信号を記憶手段に書き込
むための書き込みクロックを発生するステップと、記憶
手段に記憶された映像信号を読み出すための読み出しク
ロックを発生するステップと、映像信号に基づいて画面
上に表示される画素の位置を移動させることにより画像
の歪を補正するための歪補正波形を発生するステップ
と、発生された歪補正波形に基づいて読み出しクロック
の周波数を制御するステップと、水平走査方向における
画像の両端および中心で画素の移動量が０になるように
歪補正波形を設定するステップとを備えるものである。
【００４３】本発明に係る画像歪補正方法においては、
書き込みクロックに応答して入力された映像信号が記憶
手段に書き込まれ、読み出しクロックに応答して記憶手
段に記憶された映像信号が読み出される。このとき、歪
補正波形に基づいて読み出しクロックの周波数が制御さ
れ、記憶手段からの映像信号の読み出し周期が変化す
る。それにより、映像信号に基づいて画面上に表示され
る画素の位置が移動し、画像の歪が補正される。
【００４４】この場合、水平走査方向における画像の両
端および中心で画素の移動量が０になるように歪補正波
形が設定されるので、画像の両端の位置および中心の位
置がずれない。
【００４５】このように、偏向系における偏向電流を変
化させることなく、読み出しクロックを歪補正波形を用
いて変化させることにより画像の歪を補正することが可
能となるので、消費電力が増大しない。また、偏向系を
改良することなく、歪補正波形の発生および歪補正波形
に基づく読み出しクロックの制御により画像の歪を補正
することが可能となるので、回路構成が複雑化せず、低
コスト化が妨げられない。
【００４６】（１８）第１８の発明 第１８の発明に係る画像歪補正方法は、第１７の発明に
係る画像歪補正方法において、歪補正波形を発生するス
テップは、水平走査周期で変化する第１の補正波形を発
生するステップと、垂直走査周期で変化する第２の補正
波形を発生するステップと、第１の補正波形を第２の補
正波形で変調することにより歪補正波形を得るステップ
とを含むものである。
【００４７】この場合、水平走査周期で変化する第１の
補正波形を垂直走査周期で変化する第２の補正波形で変
調することにより歪補正波形が得られる。それにより、
画面に表示される画像の全体にわたって画像の歪を補正
することができる。
【００４８】（１９）第１９の発明 第１９の発明に係る画像歪補正方法は、第１８の発明に
係る画像歪補正方法において、第２の補正波形は、変曲
点を有し、歪補正波形を発生するステップは、変曲点で
区分された第２の補正波形の複数の部分のうち少なくと
も１つの部分の傾きを可変に設定するステップをさらに
含むものである。
【００４９】この場合、変曲点で区分された第２の補正
波形の少なくとも１つの部分の傾きを調整することによ
り、画面の垂直方向の全体にわたって最適な歪補正が可
能となる。
【００５０】（２０）第２０の発明 第２０の発明に係る画像歪補正方法は、第１８または第
１９の発明に係る画像歪補正方法において、第１の補正
波形は、読み出しクロックの周波数の変化に対応し、走
査が左から右へ行われる画面上で走査方向を画素の移動
量の正とする場合、画面の左端、中心および右端で画素
の移動量が０となり、左端と中心との間で画素の移動量
が０、正、０、負および０の順に変化し、中心と右端と
の間で画素の移動量が０、負、０、正および０の順に変
化するように設定され、第２の補正波形は、画面の垂直
方向の上下端で中央部に比べて振幅が大きくなるように
設定されたものである。
【００５１】左右糸巻き歪補正によりインナーピンクッ
ション歪が生じた場合、画面上に表示される複数の縦線
のうち左右端と中心との間の中間部の縦線が内側に湾曲
する。この場合に、中間部の縦線の上下部の画素の位置
を内側に移動させることによりインナーピンクッション
歪を補正することが可能となる。
【００５２】（２１）第２１の発明 第２１の発明に係る画像歪補正方法は、第１８または第
１９の発明に係る画像歪補正方法において、第１の補正
波形は、読み出しクロックの周波数の変化に対応し、走
査が左から右へ行われる画面上で走査方向を画素の移動
量の正とする場合、画面の左端、中心および右端で画素
の移動量が０となり、左端と中心との間で画素の移動量
が０、負、０、正および０の順に変化し、中心と右端と
の間で画素の移動量が０、正、０、負および０の順に変
化するように設定され、第２の補正波形は、画面の垂直
方向の中央部で上下端に比べて振幅が大きくなるように
設定されたものである。
【００５３】左右糸巻き歪補正によりインナーピンクッ
ション歪が生じた場合、画面上に表示される複数の縦線
のうち左右端と中心との間の中間部の縦線が内側に湾曲
する。この場合に、中間部の縦線の中央部の画素の位置
を外側に移動させることによりインナーピンクッション
歪を補正することが可能となる。
【００５４】（２２）第２２の発明 第２２の発明に係る画像歪補正方法は、第１７〜第２１
のいずれかの発明に係る画像歪補正方法であって、読み
出しクロックを発生するステップは、電圧制御型発振器
を有する位相同期ループにより読み出しクロックを発生
するステップを含み、歪補正波形を発生するステップ
は、歪補正波形を歪補正電圧として出力するステップを
含み、読み出しクロックの周波数を制御するステップ
は、出力された歪補正電圧を位相同期ループの電圧制御
型発振器の発振周波数制御電圧に重畳するステップを含
むものである。
【００５５】この場合、歪補正電圧が位相同期ループの
電圧制御型発振器の発振周波数制御電圧に重畳されるこ
とにより、読み出しクロックの周波数が変化する。それ
により、記憶手段から読み出される映像信号の読み出し
周期が変化し、映像信号に基づいて画面上に表示される
画素の位置が移動することにより画像の歪が補正され
る。
【００５６】（２３）第２３の発明 第２３の発明に係る画像歪補正方法は、第１８または第
１９の発明に係る画像歪補正方法であって、第１の補正
波形は、読み出しクロックの周期の変化に対応し、走査
が左から右へ行われる画面上で走査方向を画素の移動量
の正とする場合、画面の左端、中心および右端で画素の
移動量が０となり、左端と中心との間で画素の移動量が
０、正、０、負および０の順に変化し、中心と右端との
間で画素の移動量が０、負、０、正および０の順に変化
するように設定され、第２の補正波形は、画面の垂直方
向の上下端で中央部に比べて振幅が大きくなるように設
定されたものである。
【００５７】左右糸巻き歪補正によりインナーピンクッ
ション歪が生じた場合、画面上に表示される複数の縦線
のうち左右端と中心との間の中間部の縦線が内側に湾曲
する。この場合に、中間部の縦線の上下部の画素の位置
を内側に移動させることによりインナーピンクッション
歪を補正することが可能となる。
【００５８】（２４）第２４の発明 第２４の発明に係る画像歪補正方法は、第１８または第
１９の発明に係る画像歪補正方法であって、第１の補正
波形は、読み出しクロックの周期の変化に対応し、走査
が左から右へ行われる画面上で走査方向を画素の移動量
の正とする場合、画面の左端、中心および右端で画素の
移動量が０となり、左端と中心との間で画素の移動量が
０、負、０、正および０の順に変化し、中心と右端との
間で画素の移動量が０、正、０、負および０の順に変化
するように設定され、第２の補正波形は、画面の垂直方
向の中央部で上下端に比べて振幅が大きくなるように設
定されたものである。
【００５９】左右糸巻き歪補正によりインナーピンクッ
ション歪が生じた場合、画面上に表示される複数の縦線
のうち左右端と中心との間の中間部の縦線が内側に湾曲
する。この場合に、中間部の縦線の中央部の画素の位置
を外側に移動させることによりインナーピンクッション
歪を補正することが可能となる。
【００６０】（２５）第２５の発明 第２５の発明に係る画像歪補正方法は、第２３または第
２４の発明に係る画像歪補正方法であって、読み出しク
ロックを発生するステップは、電圧制御型発振器を有す
る位相同期ループにより読み出しクロックを発生するス
テップを含み、歪補正波形を発生するステップは、歪補
正波形を読み出しクロックの周波数の変化に対応する歪
補正電圧に変換して出力するステップを含み、読み出し
クロックの周波数を制御するステップは、出力された歪
補正電圧を位相同期ループの電圧制御型発振器の発振周
波数制御電圧に重畳するステップを含むものである。
【００６１】この場合、歪補正電圧が位相同期ループの
電圧制御型発振器の発振周波数制御電圧に重畳されるこ
とにより、読み出しクロックの周波数が変化する。それ
により、記憶手段から読み出される映像信号の読み出し
周期が変化し、映像信号に基づいて画面上に表示される
画素の位置が移動することにより画像の歪が補正され
る。
【００６２】（２６）第２６の発明 第２６の発明に係る画像歪補正方法は、第２２または第
２５の発明に係る画像歪補正方法であって、映像信号の
各水平走査期間における歪補正電圧の平均値が所定値と
なるように水平ブランキング期間において歪補正電圧に
補正パルスを付加するステップをさらに備えたものであ
る。
【００６３】この場合、映像信号の各水平走査期間にお
いて電圧制御型発振器の発振周波数制御電圧の平均値が
所定値になるので、電圧制御型発振器により発生される
読み出しクロックの周波数の平均値が一定となる。この
ようにして、歪補正電圧の重畳前後で電圧制御型発振器
の発振周波数制御電圧の平均値が変化しないようにする
ことにより、位相同期ループの動作が変化しない。
【００６４】（２７）第２７の発明 第２７の発明に係る画像歪補正方法は、第２６の発明に
係る画像歪補正方法の構成において、補正パルスを付加
するステップは、１水平走査期間ごとに歪補正電圧の平
均値が所定値となるように水平ブランキング期間におい
て位相同期ループの位相比較時点よりも前に歪補正電圧
に補正パルスを付加するステップを含むものである。
【００６５】
【発明の実施の形態】図１は本発明の第１の実施の形態
における画像歪補正装置の構成を示すブロック図であ
る。
【００６６】図１の画像歪補正装置は、ラインメモリ
１、書き込み側ＰＬＬ（位相同期ループ）回路２、読み
出し側ＰＬＬ回路３、インナーピンクッション歪補正電
圧発生回路４および容量結合方式回路５を備える。書き
込み側ＰＬＬ回路２は、位相比較器２１、ループフィル
タ２２、ＶＣＯ（電圧制御型発振器）２３および分周器
２４を含む。同様に、読み出し側ＰＬＬ回路３は、位相
比較器３１、ループフィルタ３２、ＶＣＯ３３および分
周器３４を含む。
【００６７】書き込み側ＰＬＬ回路２の位相比較器２１
には映像信号ＶＤＩと同期した水平同期信号ＨＤが与え
られる。位相比較器２１は、水平同期信号ＨＤと分周器
２４の出力信号との位相差に応じた電圧をループフィル
タ２２を介して制御電圧としてＶＣＯ２３に与える。Ｖ
ＣＯ２３は、制御電圧に応じた周波数を有する出力信号
を書き込みクロックＷＣＫとしてラインメモリ１、分周
器２４およびインナーピンクッション歪補正電圧発生回
路４に与える。分周器２４は、書き込みクロックＷＣＫ
を分周し、出力信号を水平同期信号ＨＤとの位相比較信
号として位相比較器２１に与え、また読み出し側の基準
信号ＣＫＳとして読み出し側ＰＬＬ回路３の位相比較器
３１およびインナーピンクッション歪補正電圧発生回路
４に与える。
【００６８】インナーピンクッション歪補正電圧発生回
路４は、書き込みクロックＷＣＫ、基準信号ＣＫＳおよ
び垂直基準信号ＶＤに基づいてインナーピンクッション
歪補正電圧ＶＡを発生する。ここで、垂直基準信号ＶＤ
は垂直同期信号に同期した信号である。
【００６９】読み出し側ＰＬＬ回路３の位相比較器３１
は、基準信号ＣＫＳと分周器３４の出力信号との位相差
に応じた電圧をループフィルタ３２に与える。ループフ
ィルタ３２は、位相比較器３１から与えられる電圧を平
滑化する。容量結合方式回路５は、インナーピンクッシ
ョン歪補正電圧発生回路４により発生されたインナーピ
ンクッション歪補正電圧ＶＡをループフィルタ３２の出
力電圧に重畳し、制御電圧ＶＣとしてＶＣＯ３３に与え
る。ＶＣＯ３３は、制御電圧ＶＣに応じた周波数を有す
る読み出しクロックＲＣＫをラインメモリ１および分周
器３４に与える。分周器３４は、読み出しクロックＲＣ
Ｋを分周し、出力信号を位相比較器３１に与える。
【００７０】ラインメモリ１には、書き込みクロックＷ
ＣＫに応答してデジタルの映像信号ＶＤＩが書き込まれ
る。ラインメモリ１からは、読み出しクロックＲＣＫに
応答してデジタルの映像信号ＶＤＯが読み出される。
【００７１】本実施の形態の画像歪補正装置において
は、後述するように、読み出し側ＰＬＬ回路３のフィー
ドバックループにおけるＶＣＯ３３の制御電圧にインナ
ーピンクッション歪補正電圧ＶＡを重畳することにより
ＶＣＯ３３の発振周波数（読み出しクロックＲＣＫの周
波数）を変調する。それにより、ラインメモリ１からの
映像信号ＶＤＯの読み出し周期を変化させ、画素の幅を
変化させる。その結果、画素を水平方向に移動でき、イ
ンナーピンクッション歪を補正することができる。
【００７２】本実施の形態では、ラインメモリ１が記憶
手段に相当し、書き込み側ＰＬＬ回路２が書き込みクロ
ック発生手段に相当し、読み出し側ＰＬＬ回路３が読み
出しクロック発生手段に相当し、インナーピンクッショ
ン歪補正電圧発生回路４が歪補正波形発生手段に相当
し、容量結合方式回路５が歪補正波形重畳手段に相当す
る。
【００７３】ここで、本実施の形態におけるインナーピ
ンクッション歪補正の基本的な原理を説明する。
【００７４】図２はインナーピンクッション歪を説明す
るための模式図である。偏向系により左右糸巻き歪補正
を行った状態で画面上に等間隔の縦線を表示した場合、
図２に示されるように、画面の中心の縦線および左右端
の縦線が直線になり、画面の中心と左右端との間の中間
部で直線となるべき縦線が内側に湾曲する。本来表示さ
れるべき縦線を構成する各画素の位置と湾曲して表示さ
れた縦線の各画素の位置とのずれがインナーピンクッシ
ョン歪量ＩＰとなる。
【００７５】矢印ｘ１で示すように、画面上の縦線の上
下方向の中央部を基準として上下部の画素を水平方向に
内側に向かって移動させることによりインナーピンクッ
ション歪を補正することができる。逆に、縦線の上下端
を基準として中央部の画素を水平方向に外側に向かって
移動させることによりインナーピンクッション歪を補正
することも可能である。
【００７６】以下の説明では、特に述べない場合には、
画面上の縦線の上下方向の中央部を基準として上下部の
画素を水平方向に内側に向かって移動させることにより
インナーピンクッション歪を補正する場合を説明する。
また、走査は画面の左から右（矢印ｘ１の方向）へ行わ
れるものとする。
【００７７】図３は画面上の画素の移動によるインナー
ピンクッション歪補正の一例を示す図である。図３
（ａ）はインナーピンクッション歪補正前の１ライン上
の画素を示し、図３（ｂ）はインナーピンクッション歪
補正後の１ライン上の画素を示す。図１の読み出しクロ
ックＲＣＫの周期が１画素の幅に相当する。
【００７８】図３において、縦線を構成する画素を斜線
で示す。この場合、読み出しクロックＲＣＫの周期を大
きくすると、図３に示すように、縦線を構成する画素の
幅が変化するとともに水平時間軸方向において画素の位
置が変化する。ＣＲＴの画面上では、映像信号の時間軸
が空間軸に変換されるため、水平方向に画素の位置が変
化する。このとき、画素の幅の変化は偏向歪と相殺さ
れ、偏向歪がない状態の画素の幅に近づく。図３の例で
は、６個の画素を１単位として幅および位置を変化させ
ている。
【００７９】図４は画面の水平方向での画素の移動量と
画面の垂直方向の位置との関係を示す図である。図２に
示したように、画面の中心と左右端との間の中間部で直
線となるべき縦線が内側に湾曲するため、画素の移動量
を画面の上下方向の中央部での最小とし、画面の上下端
に近づくにつれて増加させることにより、縦線を直線状
に補正することができる。
【００８０】したがって、インナーピンクッション歪
は、水平レート(水平走査周期)での補正および垂直レー
ト(垂直走査周期)での補正からなる。すなわち、水平レ
ートでの変化量（縦線を構成する画素の移動量）を垂直
レートで変化させることにより画像のインナーピンクッ
ション歪を補正することが可能となる。
【００８１】図１の画像歪補正装置では、読み出し側Ｐ
ＬＬ回路３のＶＣＯ３３に与えられる制御電圧にインナ
ーピンクッション歪補正電圧ＶＡを重畳して読み出しク
ロックＲＣＫの周波数を変化させることにより、画素の
幅および位置を変化させる。インナーピンクッション歪
補正電圧ＶＡは、水平レートの補正波形を垂直レートの
補正波形で変調することにより得られる。
【００８２】図５は図１の読み出し側ＰＬＬ回路３のＶ
ＣＯ３３の周波数−電圧特性の一例を示す図である。図
５において、中心電圧Ｖｃは読み出し側ＰＬＬ回路３の
フィードバックループにより決定される電圧であり、Ｖ
ＣＯ３３の制御電圧ＶＣが中心電圧Ｖｃのときに発振周
波数が中心周波数Ｆｃとなる。したがって、読み出し側
ＰＬＬ回路３のＶＣＯ３３に与える制御電圧ＶＣを中心
電圧Ｖｃから変化させることにより、読み出しクロック
ＲＣＫの周波数を中心周波数Ｆｃから変化させることが
できる。
【００８３】例えば、制御電圧ＶＣが中心電圧Ｖｃ以下
になると、ＶＣＯ３３の発振周波数（読み出しクロック
ＲＣＫの周波数）が中心周波数Ｆｃ以下になり、１画素
の幅が大きくなる。その結果、走査が左から右へ行われ
る画面上では表示される画素が右方向へ移動する。
【００８４】図６（ａ）は周波数変化に基づく水平レー
トの補正波形の一例を示す波形図、図６（ｂ）は水平レ
ートの補正波形による画素の移動量の一例を示す波形
図、図６（ｃ）はインナーピンクッション歪量の一例を
示す図である。図６において、横軸の１Ｈは１水平走査
期間または１水平走査距離を示している。また、縦軸の
移動量は、各画素の移動距離を表している。このとき、
画面右方向への移動を正としている。
【００８５】ここで、周波数変化に基づく水平レートの
補正波形は、読み出しクロックＲＣＫの周波数に対応し
て変化する波形を有する。
【００８６】補正では、映像信号における水平映像期間
の開始点（画像の左端）から画像中心までの範囲で、補
正前の読み出しクロックＲＣＫの周期に対する補正後の
読み出しクロックＲＣＫの周期の変化量の積算値を０と
する。これは、画像中心での画素の移動量が０になるこ
と（画像中心がずれないこと）に相当する。
【００８７】また、映像信号における水平映像期間の開
始点（画像の左端）から終了点（画像の右端）までの範
囲内で、補正前の読み出しクロックＲＣＫの周期に対す
る補正後の読み出しクロックＲＣＫの周期の変化量の積
算値を０とする。これは、画像の右端での画素の移動量
が０になること（画像の最終点がずれないこと）に相当
する。ただし、上記の説明では、水平ブランキング期間
（水平帰線消去期間）においては、読み出しクロックＲ
ＣＫの周期は補正しないものとしている。
【００８８】従って、図６（ａ）に示すように、周波数
変化に基づく水平レートの補正波形は、画像中心および
左右端で中心電圧Ｖｃとなる。画像の左端と中心との間
の中間部では、水平レートの補正波形は、中心電圧Ｖｃ
以下に低下した後上昇し、中心電圧Ｖｃ以上に上昇した
後中心電圧Ｖｃまで低下する。画像の中心と右端との間
の中間部では、水平レートの補正波形は、中心電圧Ｖｃ
以上に上昇した後低下し、中心電圧Ｖｃ以下に低下した
後中心電圧Ｖｃまで上昇する。このとき、図６（ａ）の
水平レートの補正波形による画素の移動量は、図６
（ｂ）に示すようになり、画像の中心および左右端で０
となる。図６（ｂ）のように画素を移動させることによ
り、図６（ｃ）に示すようなインナーピンクッション歪
を補正できる。
【００８９】なお、図６（ａ）の例では、周波数変化に
基づく水平レートの補正波形は、画像中心で中心電圧Ｖ
ｃとなっているが、これに限定されず、図６（ａ）に点
線または一点鎖線で示すように、周波数変化に基づく水
平レートの補正波形を画像中心で中心電圧Ｖｃとならな
いように作成することも可能である。以後、図６（ａ）
に実線で示したように、周波数変化に基づく水平レート
の補正波形が画像中心で中心電圧Ｖｃとなる場合を説明
する。
【００９０】図７は直流成分補正パルスの一例を説明す
るための波形図である。図７には、周波数変化に基づく
水平レートの補正波形が示される。
【００９１】図７に示すように、水平レートの補正波形
の直流成分を図１の読み出し側ＰＬＬ回路３のＶＣＯ３
３の中心電圧Ｖｃに一致させるために、水平ブランキン
グ期間に直流成分補正パルスＡＰを挿入する。直流成分
補正パルスＡＰの極性およびレベルは１Ｈ内の水平レー
トの補正波形の積算結果に基づいてリアルタイムに算出
する。この直流成分補正パルスＡＰは、読み出し側ＰＬ
Ｌ回路３の位相比較器３１による位相比較点ＰＣの前で
かつ水平ブランキング期間内の任意の位置に挿入する。
【００９２】この場合、中心電圧Ｖｃに対する水平レー
トの補正波形の上下の波形により直流成分補正パルスＡ
Ｐにより補正すべき補正量が変化する。直流成分補正パ
ルスＡＰによる補正量は次式により決定される。
【００９３】補正量＝Σ（補正電圧−Ｖｃ）＝パルス幅
×パルスレベル ここで、Σ（補正電圧−Ｖｃ）は、（補正電圧−Ｖｃ）
を時間軸上で積算することを意味する。直流成分補正パ
ルスＡＰのパルスレベルがＶＣＯ３３に許容される制御
電圧等により制限される場合、パルス幅により補正量を
確保する必要がある。そのため、直流成分補正パルスＡ
Ｐのパルス幅は任意に設定可能とする。直流成分補正パ
ルスＡＰのパルス幅が広くなる程補正量における誤差が
大きくなるため、できる限りパルス幅を狭く設定するこ
とが好ましい。
【００９４】なお、図７は周波数変化に基づく水平レー
トの補正波形に直流成分補正パルスＡＰを挿入する場合
について説明しているが、後述する周期変化に基づく水
平レートの補正波形においても、読み出し側ＰＬＬ回路
３の位相比較器３１による位相比較点の前でかつ水平ブ
ランキング期間内の任意の位置に同様の直流成分補正パ
ルスを挿入する。ここで、周期変化に基づく水平レート
の補正波形は読み出しクロックＲＣＫの周期に対応して
変化する波形を有する。
【００９５】図８（ａ）は周波数変化に基づく水平レー
トの補正波形の一例を示す波形図、図８（ｂ）は垂直レ
ートの補正波形の一例を示す波形図、図８（ｃ）は周波
数変化に基づくインナーピンクッション歪補正波形の一
例を示す波形図である。図８は画面上の縦線の中央部を
基準として上下部の画素を移動させることによりインナ
ーピンクッション歪を補正する場合を示している。ただ
し、図８には、図７に示した直流成分補正パルスＡＰは
図示していない。図８（ｂ）において、１Ｖは１垂直走
査期間を表す。
【００９６】図８（ａ）に示すように、周波数変化に基
づく水平レートの補正波形は１Ｈで変化し、図８（ｂ）
に示すように、垂直レートの補正波形は１Ｖで変化す
る。図８（ａ）の水平レートの補正波形を図８（ｂ）の
垂直レートの補正波形で変調することにより図８（ｃ）
周波数変化に基づくインナーピンクッション歪補正波形
が得られる。
【００９７】図８（ｃ）はインナーピンクッション歪補
正波形を概略的に示しており、正確には図８（ａ）の水
平レートの補正波形を図８（ｂ）の垂直レートの補正波
形で振幅変調したものとなる。
【００９８】なお、垂直ブランキング期間においては、
図８（ｂ）の垂直レートの補正波形を一定値にしてもよ
い。また、図８（ａ）の水平レートの補正波形を画面の
中心付近で一定値にしてもよい。
【００９９】画面上の縦線の上下端を基準として中央部
を移動させることによりインナーピンクッション歪を補
正する場合には、周波数変化に基づく水平レートの補正
波形は、図９（ａ）に示すように、中心電圧Ｖｃに対し
て図８（ａ）の場合と上下が逆の波形になる。また、垂
直レートの補正波形は、図９(ｂ)に示すように、中心部
で最大となり、両端に近づくにつれて小さくなる波形と
なる。さらに、周波数変化に基づくインナーピンクッシ
ョン歪補正波形は、図９（ｃ）に示すように、中央部が
膨らみ、両端に近づくにつれて収束する波形となる。
【０１００】図９（ｃ）はインナーピンクッション歪補
正波形を概略的に示しており、正確には図９（ａ）の垂
直レートの補正波形を図９（ｂ）の垂直レートの補正波
形で振幅変調したものとなる。
【０１０１】なお、垂直ブランキング期間においては、
図９（ｂ）の垂直レートの補正波形を一定値にしてもよ
い。また、図９（ａ）の水平レートの補正波形を画面の
中心付近で一定値にしてもよい。
【０１０２】図１０（ａ）は周期変化に基づく水平レー
トの補正波形の一例を示す波形図、図１０（ｂ）は垂直
レートの補正波形の一例を示す波形図、図１０（ｃ）は
周期変化に基づくインナーピンクッション歪補正波形の
一例を示す波形図である。図１０は画面上の縦線の中央
部を基準として上下部の画素を移動させることによりイ
ンナーピンクッション歪を補正する場合を示している。
ただし、図１０には、図７に示した直流成分補正パルス
ＡＰは図示していない。
【０１０３】図１０（ａ）に示すように、水平レートの
補正波形は１Ｈで変化し、図１０（ｂ）に示すように、
垂直レートの補正波形は１Ｖで変化する。図１０（ａ）
は水平レートの補正波形を図１０（ｂ）の垂直レートの
補正波形で変調することにより図１０（ｃ）の周期変化
に基づくインナーピンクッション歪補正波形が得られ
る。
【０１０４】図１０（ｃ）はインナーピンクッション歪
補正波形を概略的に示しており、正確には図１０（ａ）
の水平レートの補正波形を図１０（ｂ）の垂直レートの
補正波形で振幅変調したものとなる。
【０１０５】なお、垂直ブランキング期間においては、
図１０（ｂ）の垂直レートの補正波形を一定値にしても
よい。また、図１０（ａ）の水平レートの補正波形を画
面の中心付近で一定値にしてもよい。
【０１０６】画面上の縦線の上下端を基準として中央部
を移動させることによりインナーピンクッション歪を補
正する場合には、周期変化に基づく水平レートの補正波
形は、図１１（ａ）に示すように、中心電圧Ｖｃに対し
て図１０（ａ）の場合と上下が逆の波形になる。また、
垂直レートの補正波形は、図１１（ｂ）に示すように、
中心部で最大となり、両端に近づくにつれて小さくなる
波形となる。さらに、周期変化に基づくインナーピンク
ッション歪補正波形は、図１１（ｃ）に示すように、中
央部が膨らみ、両端に近づくにつれて収束する波形とな
る。
【０１０７】図１１（ｃ）はインナーピンクッション歪
補正波形を概略的に示しており、正確には図１１（ａ）
の水平レートの補正波形を図１１（ｂ）の垂直レートの
補正波形で振幅変調したものとなる。
【０１０８】なお、垂直ブランキング期間においては、
図１１（ｂ）の垂直レートの補正波形を一定値にしても
よい。また、図１１（ａ）の水平レートの補正波形を画
面の中心付近で一定値にしてもよい。
【０１０９】なお、図１０（ａ）または図１１（ａ）に
示した周期変化に基づく水平レートの補正波形を用いる
場合には、後述するように周期変化に基づくインナーピ
ンクッション歪補正波形を周波数変化に基づくインナー
ピンクッション歪補正波形に変換する。
【０１１０】なお、上記の図８〜図１１の例では、画面
上の縦線の中央部を基準として上下部を移動させること
によりインナーピンクッション歪を補正する場合および
画面の上下端を基準として中央部を移動させることによ
りインナーピンクッション歪を補正する場合について説
明しているが、画面上の縦線の任意の位置を基準として
他の部分を移動させることによりインナーピンクッショ
ン歪を補正してもよい。その場合には、垂直レートの補
正波形は、図２１に示すように、画面上の基準とする部
分に相当する時間において電圧が０となるように図８、
図９、図１０または図１１の垂直レートの補正波形を垂
直方向にシフトし、さらに電圧０となる部分を境界とし
て上に折り返した形状となる。
【０１１１】図１２は図１のインナーピンクッション歪
補正電圧発生回路４の構成の第１の例を示すブロック図
である。
【０１１２】図１２のインナーピンクッション歪補正電
圧発生回路４は、水平レート補正波形発生回路４１、垂
直レート補正波形発生回路４２、乗算器４３および直流
成分補正パルス重畳回路４４を含む。
【０１１３】水平レート補正波形発生回路４１は、基準
信号ＣＫＳを基準としてデータ処理を開始し、書き込み
クロックＷＣＫに同期して、図８（ａ）に示した周波数
変化に基づく水平レートの補正波形ＶＨＤを発生する。
ここで、書き込みクロックＷＣＫのパルスがデータ処理
の最小単位となる。この場合、水平レートの補正波形Ｖ
ＨＤは、読み出し側ＰＬＬ回路３のＶＣＯ３３により発
生される読み出しクロックＲＣＫの周波数の変化に対応
している。垂直レート補正波形発生回路４２は、垂直基
準信号ＶＤを基準としてデータ処理を開始し、基準信号
ＣＫＳおよび書き込みクロックＷＣＫに同期して、図８
（ｂ）に示した垂直レートの補正波形ＶＶＤを発生す
る。
【０１１４】乗算器４３は、水平レート補正波形発生回
路４１により発生された水平レートの補正波形ＶＨＤと
垂直レート補正波形発生回路４２により発生された垂直
レートの補正波形ＶＶＤとを乗算し、図８（ｃ）に示し
た周波数変化に基づくインナーピンクッション歪補正波
形ＶＡＤを出力する。直流成分補正パルス重畳回路４４
は、乗算器４３から出力されたインナーピンクッション
歪補正波形ＶＡＤに直流成分補正パルスを重畳し、イン
ナーピンクッション歪補正電圧ＶＡを出力する。この場
合、画面上の縦線の中央部を基準として上下部の画素を
移動させることによりインナーピンクッション歪が補正
される。
【０１１５】なお、水平レート補正波形発生回路４１が
図９（ａ）に示した周波数変化に基づく水平レートの補
正波形を発生し、垂直レート補正波形発生回路４２が図
（ｂ）に示した垂直レートの補正波形を発生し、乗算器
４３が図９（ｃ）に示した周波数変化に基づくインナー
ピンクッション歪補正波形を発生してもよい。
【０１１６】この場合には、画面上の縦線の上下端を基
準として中央部の画素を移動させることによりインナー
ピンクッション歪が補正される。
【０１１７】本例では、水平レート補正波形発生回路４
１が第１の補正波形発生手段に相当し、垂直レート補正
波形発生回路４２が第２の補正波形発生手段に相当し、
乗算器４３が変調手段または乗算手段に相当し、直流成
分補正パルス重畳回路４４が補正パルス付加手段に相当
する。
【０１１８】なお、図１２の例では、デジタル信号での
処理について述べているが、回路ブロックの一部または
全部をアナログ信号での処理で行うことも可能である。
アナログ信号での処理の場合、書き込みクロックＷＣＫ
は不要であり、水平レート補正波形発生回路４１には基
準信号ＣＫＳのみが入力され、垂直レート補正波形発生
回路４２には垂直基準信号ＶＤのみが入力される。
【０１１９】図１３は図１のインナーピンクッション歪
補正電圧発生回路４の構成の第２の例を示すブロック図
である。
【０１２０】図１３のインナーピンクッション歪補正電
圧発生回路４は、水平レート補正波形発生回路４１、垂
直レート補正波形発生回路４２、可変利得型増幅器４６
および直流成分補正パルス重畳回路４４を含む。
【０１２１】水平レート補正波形発生回路４１は、基準
信号ＣＫＳを基準としてデータ処理を開始し、書き込み
クロックＷＣＫに同期して、図８（ａ）に示した周波数
変化に基づく水平レートの補正波形ＶＨＤを発生し、増
幅器４６の入力端子に与える。ここで、書き込みクロッ
クＷＣＫのパルスがデータ処理の最小単位となる。この
場合、水平レートの補正波形ＶＨＤは、読み出し側ＰＬ
Ｌ回路３のＶＣＯ３３により発生される読み出しクロッ
クＲＣＫの周波数の変化に対応している。垂直レート補
正波形発生回路４２は、垂直基準信号ＶＤを基準として
データ処理を開始し、基準信号ＣＫＳおよび書き込みク
ロックＷＣＫに同期して、図８（ｂ）に示した垂直レー
トの補正波形ＶＶＤを発生し、増幅器４６の利得制御端
子に与える。それにより、増幅器４６は、図８（ｃ）に
示した周波数変化に基づくインナーピンクッション歪補
正波形ＶＡＤを出力する。
【０１２２】直流成分補正パルス重畳回路４４は、乗算
器４３から出力されたインナーピンクッション歪補正波
形ＶＡＤに直流成分補正パルスを重畳し、インナーピン
クッション歪補正電圧ＶＡを出力する。この場合、画面
上の縦線の中央部を基準として上下部の画素を移動させ
ることによりインナーピンクッション歪が補正される。
【０１２３】なお、水平レート補正波形発生回路４１が
図９（ａ）に示した周波数変化に基づく水平レートの補
正波形を発生し、垂直レート補正波形発生回路４２が図
９（ｂ）に示した垂直レートの補正波形を発生し、増幅
器４６が図９（ｃ）に示した周波数変化に基づくインナ
ーピンクッション歪補正波形を発生してもよい。
【０１２４】この場合、画面上の縦線の上下端を基準と
して中央部の画素を移動させることによりインナーピン
クッション歪が補正される。
【０１２５】本例では、水平レート補正波形発生回路４
１が第１の補正波形発生手段に相当し、垂直レート補正
波形発生回路４２が第２の補正波形発生手段に相当し、
増幅器４６が変調手段または増幅手段に相当し、直流成
分補正パルス重畳回路４４が補正パルス付加手段に相当
する。
【０１２６】なお、図１３の例では、デジタル信号での
処理について述べているが、回路ブロックの一部または
全部をアナログ信号での処理で行うことも可能である。
アナログ信号での処理の場合、書き込みクロックＷＣＫ
は不要であり、水平レート補正波形発生回路４１には基
準信号ＣＫＳのみが入力され、垂直レート補正波形発生
回路４２には垂直基準信号ＶＤのみが入力される。
【０１２７】図１４は図１のインナーピンクッション歪
補正電圧発生回路４の構成の第３の例を示すブロック図
である。
【０１２８】図１４のインナーピンクッション歪補正電
圧発生回路４は、水平レート補正波形発生回路４７、垂
直レート補正波形発生回路４８、乗算器４９、周期−周
波数変換回路５０および直流成分補正パルス重畳回路５
１を含む。
【０１２９】水平レート補正波形発生回路４７は、基準
信号ＣＫＳを基準としてデータ処理を開始し、書き込み
クロックＷＣＫに同期して、図１０（ａ）に示した周期
変化に基づく水平レートの補正波形ＶＨＴを発生する。
ここで、書き込みクロックＷＣＫのパルスがデータ処理
の最小単位となる。水平レートの補正波形ＶＨＴは、読
み出し側ＰＬＬ回路３のＶＣＯ３３により発生される読
み出しクロックＲＣＫの周期の変化に対応している。垂
直レート補正波形発生回路４８は、垂直基準信号ＶＤを
基準としてデータ処理を開始し、基準信号ＣＫＳおよび
書き込みクロックＷＣＫに同期して、図１０（ｂ）に示
した垂直レートの補正波形ＶＶＤを発生する。
【０１３０】乗算器４９は、水平レート補正波形発生回
路４７により発生された水平レートの補正波形ＶＨＴと
垂直レート補正波形発生回路４８により発生された垂直
レートの補正波形ＶＶＤとを乗算することにより、図１
０（ｃ）に示した周期変化に基づくインナーピンクッシ
ョン歪補正波形ＶＡＴを出力する。
【０１３１】周期−周波数変換回路５０は、周期変化に
基づくインナーピンクッション歪補正波形ＶＡＴを周波
数変化に基づくインナーピンクッション歪補正波形ＶＡ
Ｆに変換する。直流成分補正パルス重畳回路５１は、周
期−周波数変換回路５０により得られた周波数変化に基
づくインナーピンクッション歪補正波形ＶＡＦに直流成
分補正パルスを重畳し、インナーピンクッション歪補正
電圧ＶＡを出力する。この場合、画面上の縦線の中央部
を基準として上下部の画素を移動させることによりイン
ナーピンクッション歪が補正される。
【０１３２】なお、水平レート補正波形発生回路４７が
図１１（ａ）に示した周期変化に基づく水平レートの補
正波形を発生し、垂直レート補正波形発生回路４８が図
１１（ｂ）に示した垂直レートの補正波形を発生し、乗
算器４９が図１１（ｃ）に示した周期変化に基づくイン
ナーピンクッション歪補正波形を発生してもよい。
【０１３３】この場合、画面上の縦線の上下端を基準と
して中央部の画素を移動させることによりインナーピン
クッション歪が補正される。
【０１３４】本例では、水平レート補正波形発生回路４
７が第１の補正波形発生手段に相当し、垂直レート補正
波形発生回路４８が第２の補正波形発生手段に相当し、
乗算器４９が変調手段および乗算手段に相当し、直流成
分補正パルス重畳回路５１が補正パルス付加手段に相当
する。
【０１３５】なお、図１４では、デジタル信号での処理
について述べているが、回路ブロックの一部または全部
をアナログ信号での処理で行うことも可能である。アナ
ログ信号での処理の場合、書き込みクロックＷＣＫは不
要であり、水平レート補正波形発生回路４７には基準信
号ＣＫＳのみが入力され、垂直レート補正波形発生回路
４８には垂直基準信号ＶＤのみが入力される。また、図
１４の例において、乗算器４９の代わりに、図１３の例
のように、増幅器を用いてもよい。
【０１３６】図１４のインナーピンクッション歪補正電
圧発生回路４において、水平レート補正波形発生回路４
７により発生される周期変化に基づく水平レートの補正
波形ＶＨＴは、読み出し側ＰＬＬ回路３のＶＣＯ３３に
より発生される読み出しクロックＲＣＫの周期の変化に
対応しており、周期は画素の移動量に比例する。そのた
め、水平レートの補正波形ＶＨＴを垂直レートの補正波
形ＶＶＤで変調することにより各水平走査線におけるイ
ンナーピンクッション歪補正電圧ＶＡを得た場合には、
すべての水平走査線においてインナーピンクッション歪
量とインナーピンクッション歪補正電圧ＶＡによる補正
量とが等しくなり、インナーピンクッション歪を画面の
全体にわたって正確に補正することができる。
【０１３７】これに対して、図１２および図１３の水平
レート補正波形発生回路４１により発生される周波数変
化に基づく水平レートの補正波形ＶＨＤは、読み出し側
ＰＬＬ回路３のＶＣＯ３３により発生される読み出しク
ロックＲＣＫの周波数に対応し、周波数は画素の移動量
に反比例する。そのため、水平レートの補正波形ＶＨＤ
を垂直レートの補正波形ＶＶＤで変調することにより各
水平走査線におけるインナーピンクッション歪補正電圧
ＶＡを得た場合には、水平走査線によってはインナーピ
ンクッション歪量とインナーピンクッション歪補正電圧
ＶＡによる補正量との間に僅かに誤差が発生する。
【０１３８】したがって、図１４のインナーピンクッシ
ョン歪補正電圧発生回路４を用いた場合、より高画質化
が可能となる。一方、図１２および図１３のインナーピ
ンクッション歪補正電圧発生回路４を用いた場合には、
回路規模の低減化および低コスト化を図ることができ
る。
【０１３９】上記の水平レート補正波形発生回路４１，
４７および垂直レート補正波形発生回路４２，４８は、
メモリおよびＤ／Ａ変換器により構成することができ、
あるいは波形発生関数を用いた波形発生回路およびＤ／
Ａ変換器により構成することもできる。波形発生回路
は、論理回路等を用いたハードウエアまたはマイクロコ
ンピュータ等を用いたソフトウエアにより実現すること
ができる。また、これらの構成を組み合わせることによ
り水平レート補正波形発生回路４１，４７または垂直レ
ート補正波形発生回路４２，４８を実現することもでき
る。
【０１４０】インナーピンクッション歪補正電圧発生回
路４をデジタル処理により実現する場合、水平レート補
正波形発生回路４１，４７および垂直レート補正波形発
生回路４２，４８は、メモリにより構成することがで
き、あるいは波形発生関数を用いた波形発生回路により
構成することもできる。この場合にも、波形発生回路
は、論理回路等を用いたハードウエアまたはマイクロコ
ンピュータ等を用いたソフトウエアにより実現すること
ができる。また、これらの構成を組み合わせることによ
り水平レート補正波形発生回路４１，４７または垂直レ
ート補正波形発生回路４２，４８を実現することもでき
る。
【０１４１】図１５は画面の上下部の変曲点の補正の一
例を示す図であり、（ａ）はＣＲＴの画面上でインナー
ピンクッション歪を有する縦線を示し、（ｂ）は（ａ）
のインナーピンクッション歪を補正するための垂直レー
トの補正波形を示す。
【０１４２】図１５（ａ）に示すように、インナーピン
クッション歪を有する縦線は、上下部に変曲点ｃ１，ｃ
２を有し、変曲点ｃ１，ｃ２を境にして歪の変化量が異
なる。この変曲点ｃ１，ｃ２は、左右糸巻き歪補正等の
歪補正により画面の両端の縦線を直線にすることにより
生じる。
【０１４３】インナーピンクッション歪補正は、水平レ
ートの補正波形を垂直レートの補正波形で振幅変調する
ことにより行うため、図１５（ｂ）に示すように、上記
の変曲点ｃ１，ｃ２に対応して垂直レートの補正波形の
傾きを最初の部分ｖ１と最後の部分ｖ２とで緩くする必
要がある。図１５の場合には、傾きを緩くする場合を示
しているが、変曲点によっては、傾きを強くする場合も
あるため、傾きは可変とする。
【０１４４】垂直レートの補正波形の傾きを可変にする
ためには、垂直レート補正波形発生回路４２，４８を次
のように構成する。
【０１４５】上記の垂直レート補正波形発生回路４２，
４８は、メモリにより構成することができる。この場
合、メモリに記憶された垂直レートの補正波形のデータ
のうち傾きを変化させる部分のデータを書き換える。
【０１４６】また、上記の垂直レート補正波形発生回路
４２，４８を波形発生関数を用いた波形発生回路により
構成することもできる。波形発生回路をハードウエアに
より実現する場合には、可変できるように設計された関
数パラメータを切り換える。波形発生回路をソフトウエ
アにより実現する場合には、ソフトウエアにより波形発
生関数のパラメータを切り換える。ソフトウエアにより
波形発生関数自体を切り換えてもよい。
【０１４７】図１６は垂直レート補正波形発生回路の構
成の一例を示すブロック図である。図１６の垂直レート
補正波形発生回路は、三角波発生部７１、ＬＯＧ変換テ
ーブル７２、乗算器７３および逆ＬＯＧ変換テーブル７
４により構成される。
【０１４８】三角波発生部７１により発生される直線を
Ｙとし、直線ＹをＬＯＧ変換テーブル７２に与えると、
ＬＯＧ変換テーブル７２の出力はＬＯＧ（Ｙ）となる。
【０１４９】乗算器７３によりＬＯＧ変換テーブル７２
の出力ＬＯＧ（Ｙ）にｂを乗算すると、乗算器７３の出
力はｂＬＯＧ（Ｙ）となる。ここで、ｂは係数である。
【０１５０】乗算器７３の出力ｂＬＯＧ（Ｙ）を逆ＬＯ
Ｇ変換テーブル７４に与えると、逆ＬＯＧ変換テーブル
７４の出力は次式のようになる。「＾」はべき乗を表
す。
【０１５１】１０＾（ｂＬＯＧ（Ｙ））＝１０＾[ＬＯ
Ｇ（Ｙ＾ｂ）]＝Ｙ＾ｂ よって、直線Ｙをｂ乗したパラボラ波形Ｙ＾ｂを作成で
きる。このパラボラ波形が垂直レートの補正波形とな
る。
【０１５２】図１７（ａ）は図１６の三角波発生部７１
により発生される波形の一例を示す図であり、図１７
（ｂ）は図１６の逆ＬＯＧ変換テーブル７４により出力
される波形の一例を示す図である。
【０１５３】図１７（ａ）に示すように、直線Ｙの傾き
ａ１，ａ２，ａ３，ａ４およびその期間を可変にするこ
とにより、図１７（ｂ）に示すパラボラ波形Ｙ＾ｂの形
状を変更することができる。また、ｂを可変にすること
により、パラボラ波形Ｙ＾ｂの次数を変更することがで
きる。特に、傾きａ１，ａ４を可変にすることにより、
図１５（ｂ）の垂直レートの補正波形を得ることができ
る。
【０１５４】なお、図１７の例では、垂直レートの補正
波形を４分割しているが、これに限定されず、他の任意
の数に分割することができる。
【０１５５】図１８は図１の読み出し側ＰＬＬ回路３お
よび容量結合方式回路５の構成の一例を示す回路図であ
る。
【０１５６】図１８に示すように、読み出し側ＰＬＬ回
路３のループフィルタ３２は、抵抗３２１，３２２およ
びコンデンサ３２３，３２４，３２５により構成され
る。図１８では、ループフィルタをＬａｇ−ｌｅａｄフ
ィルタとしているが、Ｌａｇフィルタやアクティブフィ
ルタ等の他のフィルタとしてもよい。ループフィルタ３
２は、位相比較器３１の出力電圧を平滑化し、平滑化さ
れた電圧をノードＮ１を介してＶＣＯ３３に与える。
【０１５７】容量結合方式回路５は、エミッタフォロア
トランジスタ６１、抵抗６２およびコンデンサ６３によ
り構成される。トランジスタ６１のベースには図１のイ
ンナーピンクッション歪補正電圧発生回路４により発生
されるインナーピンクッション歪補正電圧ＶＡが与えら
れ、コレクタには電源電圧Ｖｃｃが与えられ、エミッタ
は抵抗６２を介して接地されるとともにコンデンサ６３
を介してループフィルタ３２のノードＮ１に接続され
る。
【０１５８】インナーピンクッション歪補正電圧ＶＡに
応答してトランジスタ６１のエミッタ電圧が変化し、コ
ンデンサ６３を介してノードＮ１に与えられる。それに
より、インナーピンクッション歪補正電圧ＶＡが位相比
較器３１の出力電圧に重畳される。
【０１５９】図１８の容量結合方式回路５は、少ない数
の部品で構成されるので、低コスト化が図られる。
【０１６０】図１９は本発明の第２の実施の形態におけ
る画像歪補正回路の構成を示すブロック図である。
【０１６１】図１９の画像歪補正装置が図１の画像歪補
正装置と異なるのは、図１の容量結合方式回路５の代わ
りに加算結合方式回路６が設けられている点である。ル
ープフィルタ３２の出力電圧は加算結合方式回路６に与
えられ、加算結合方式回路６の出力電圧が制御電圧ＶＣ
としてＶＣＯ３３に与えられる。本実施の形態では、加
算結合方式回路６が歪補正波形重畳手段に相当する。
【０１６２】図２０は図１９の読み出し側ＰＬＬ回路３
および加算結合方式回路６の構成の一例を示す回路図で
ある。
【０１６３】図２０において、加算結合方式回路６は、
反転加算器６４、反転増幅器６５および非反転増幅器
(ボルテージフォロア)６６を含む。読み出し側ＰＬＬ回
路３のループフィルタ３２の構成は、図１９に示した構
成と同様である。また、Ｌａｇフィルタやアクティブフ
ィルタ等の他のフィルタとしてもよい。
【０１６４】反転加算器６４の一方の入力端子には、図
２０のインナーピンクッション歪補正電圧発生回路４に
より発生されたインナーピンクッション歪補正電圧ＶＡ
が与えられる。ループフィルタ３２のノードＮ１の出力
電圧は非反転増幅器６６を介して反転加算器６４の他方
の入力端子に与えられる。反転加算器６４の出力端子の
出力電圧は反転増幅器６５を介してＶＣＯ３３に制御電
圧ＶＣとして与えられる。
【０１６５】反転加算器６４によりインナーピンクッシ
ョン歪補正電圧ＶＡおよびループフィルタ３２の出力電
圧が加算して反転され、反転増幅器６５により反転さ
れ、ＶＣＯ３３に与えられる。
【０１６６】図２０の加算結合方式回路６においては、
反転加算器６４の他方の入力端子とループフィルタ３２
の出力ノードＮ１との間に非反転増幅器６６が接続され
ているので、インナーピンクッション歪補正電圧ＶＡが
ループフィルタ３２の影響により歪むことが防止され
る。
【０１６７】上記実施の形態では、本発明をインナーピ
ンクッション歪を補正する場合に適用しているが、本発
明は水平リニアリティ（直線性）補正を行う場合にも適
用可能である。
【０１６８】
【発明の効果】本発明によれば、歪補正波形に基づいて
読み出しクロックの周波数が制御されることにより、記
憶手段からの映像信号の読み出し周期が変化する。それ
により、映像信号に基づいて画面上に表示される画素の
位置が移動し、画像の歪が補正される。この場合、水平
走査方向における画像の両端および中心で画素の移動量
が０になるように歪補正波形が設定されるので、画像の
両端の位置および中心の位置がずれない。
【０１６９】このように、偏向系における偏向電流を変
化させることなく、読み出しクロックを歪補正波形を用
いて変化させることにより画像の歪を補正することが可
能となるので、消費電力が増大しない。また、偏向系を
改良することなく、歪補正波形発生手段および読み出し
クロック制御手段を設けることにより画像の歪を補正す
ることが可能となるので、回路構成が複雑化せず、低コ
スト化が図られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における画像歪補正
装置の構成を示すブロック図
【図２】インナーピンクッション歪を説明するための模
式図
【図３】画面上の画素の移動によるインナーピンクッシ
ョン歪補正の一例を示す図
【図４】画面の水平方向での画素の移動量と画面の垂直
方向の位置との関係を示す図
【図５】図１の読み出し側ＰＬＬ回路のＶＣＯの周波数
−電圧特性の一例を示す図
【図６】画面の中央部を基準とするインナーピンクッシ
ョン歪補正に用いる周波数変化に基づく水平レートの補
正波形を示す波形図、水平レートの補正波形による画素
の移動量を示す波形図およびインナーピンクッション歪
量を示す図
【図７】直流成分補正パルスの一例を説明するための波
形図
【図８】画面の中央部を基準とするインナーピンクッシ
ョン歪補正に用いる周波数変化に基づく水平レートの補
正波形、垂直レートの補正波形およびインナーピンクッ
ション歪補正電圧の一例を示す波形図
【図９】画面の上下端を基準とするインナーピンクッシ
ョン歪補正に用いる周波数変化に基づく水平レートの補
正波形、垂直レートの補正波形およびインナーピンクッ
ション歪補正電圧の一例を示す波形図
【図１０】画面の中央部を基準とするインナーピンクッ
ション歪補正に用いる周期変化に基づく水平レートの補
正波形、垂直レートの補正波形およびインナーピンクッ
ション歪補正電圧の一例を示す波形図
【図１１】画面の上下端を基準とするインナーピンクッ
ション歪補正に用いる周期変化に基づく水平レートの補
正波形、垂直レートの補正波形およびインナーピンクッ
ション歪補正電圧の一例を示す波形図
【図１２】図１のインナーピンクッション歪補正電圧発
生回路の構成の第１の例を示すブロック図
【図１３】図１のインナーピンクッション歪補正電圧発
生回路の構成の第２の例を示すブロック図
【図１４】図１のインナーピンクッション歪補正電圧発
生回路の構成の第３の例を示すブロック図
【図１５】画面の上下部の変曲点の補正の一例を示す図
【図１６】垂直レート補正波形発生回路の構成の一例を
示すブロック図
【図１７】図１６の三角波発生部により発生される波形
および図１６の逆ＬＯＧ変換テーブルにより出力される
波形の一例を示す図
【図１８】図１の読み出し側ＰＬＬ回路および容量結合
方式回路の構成の一例を示す回路図
【図１９】本発明の第２の実施の形態における画像歪補
正装置の構成を示すブロック図
【図２０】図１９の読み出し側ＰＬＬ回路および加算結
合方式回路の構成の一例を示す回路図
【図２１】画面上の縦線の中央部と上下端との間の位置
を基準とするインナーピンクッション歪補正に用いる垂
直レートの補正波形の一例を示す波形図
【符号の説明】
１ ラインメモリ ２ 書き込み側ＰＬＬ回路 ３ 読み出し側ＰＬＬ回路 ４ インナーピンクッション歪補正電圧発生回路 ５ 容量結合方式回路 ６ 加算結合方式回路 ２１，３１ 位相比較器 ２２，３２ ループフィルタ ２３，３３ ＶＣＯ ２４，３４ 分周器 ４１，４７ 水平レート補正波形発生回路 ４２，４８ 垂直レート補正波形発生回路 ４３，４９ 乗算器 ４４，５１ 直流成分補正パルス重畳回路 ４６ 増幅器 ６１ トランジスタ ６２，３２１，３２２ 抵抗 ６３，３２３，３２４，３２５ コンデンサ ６４ 反転加算器 ６５ 反転増幅器 ６６ 非反転増幅器 ＶＤＩ，ＶＤＯ 映像信号 ＷＣＫ 書き込みクロック ＲＣＫ 読み出しクロック ＶＡ インナーピンクッション歪補正電圧 ＶＣ 制御電圧 ＣＫＳ 基準信号 ＨＤ 水平同期信号 ＶＨＤ，ＶＨＴ 水平レートの補正波形 ＶＶＤ，ＶＶＴ 垂直レートの補正波形 ＶＡＤ，ＶＡＴ，ＶＡＦ インナーピンクッション歪補
正波形
フロントページの続き (72)発明者 上畠 秀世 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 奥村 直司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山手 万典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C021 PA18 PA28 PA54 PA67 RC06 SA08 SA13 XA66 XC02 YC10 5C068 AA06 BA25 JA03

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 映像信号に基づいて画面上に表示される
    画像の歪を補正する画像歪補正装置であって、 映像信号を記憶するための記憶手段と、 入力された映像信号を前記記憶手段に書き込むための書
    き込みクロックを発生する書き込みクロック発生手段
    と、 前記記憶手段に記憶された映像信号を読み出すための読
    み出しクロックを発生する読み出しクロック発生手段
    と、 映像信号に基づいて画面上に表示される画素の位置を移
    動させることにより画像の歪を補正するための歪補正波
    形を発生する歪補正波形発生手段と、 前記歪補正波形発生手段により発生された前記歪補正波
    形に基づいて、前記読み出しクロック発生手段により発
    生される読み出しクロックの周波数を制御する読み出し
    クロック制御手段とを備え、 前記歪補正波形発生手段は、水平走査方向における画像
    の両端および中心で画素の移動量が０になるように前記
    歪補正波形を設定することを特徴とする画像歪補正装
    置。
  2. 【請求項２】 前記歪補正波形発生手段は、 水平走査周期で変化する第１の補正波形を発生する第１
    の補正波形発生手段と、 垂直走査周期で変化する第２の補正波形を発生する第２
    の補正波形発生手段と、 前記第１の補正波形発生手段により発生された前記第１
    の補正波形を前記第２の補正波形発生手段により発生さ
    れた前記第２の補正波形で変調することにより前記歪補
    正波形を得る変調手段とを含むことを特徴とする請求項
    １記載の画像歪補正装置。
  3. 【請求項３】 前記第２の補正波形は、変曲点を有し、
    前記変曲点で区分された前記第２の補正波形の複数の部
    分のうち少なくとも１つの部分の傾きが可変に設定され
    ることを特徴とする請求項２記載の画像歪補正装置。
  4. 【請求項４】 前記変調手段は、前記第１の補正波形発
    生手段により発生された前記第１の補正波形と前記第２
    の補正波形発生手段により発生された前記第２の補正波
    形とを乗算する乗算手段を含むことを特徴とする請求項
    ２または３記載の画像歪補正装置。
  5. 【請求項５】 前記変調手段は、前記第１の補正波形発
    生手段により発生された前記第１の補正波形を受ける入
    力端子および前記第２の補正波形発生手段により発生さ
    れた前記第２の補正波形を受ける利得制御端子を備えた
    増幅手段を含むことを特徴とする請求項２または３記載
    の画像歪補正装置。
  6. 【請求項６】 前記第１の補正波形は、前記読み出しク
    ロックの周波数の変化に対応し、走査が左から右へ行わ
    れる画面上で走査方向を画素の移動量の正とする場合、
    画面の左端、中心および右端で画素の移動量が０とな
    り、前記左端と前記中心との間で画素の移動量が０、
    正、０、負および０の順に変化し、前記中心と前記右端
    との間で画素の移動量が０、負、０、正および０の順に
    変化するように設定され、 前記第２の補正波形は、画面の垂直方向の上下端で中央
    部に比べて振幅が大きくなるように設定されたことを特
    徴とする請求項２〜５のいずれかに記載の画像歪補正装
    置。
  7. 【請求項７】 前記第１の補正波形は、前記読み出しク
    ロックの周波数の変化に対応し、走査が左から右へ行わ
    れる画面上で走査方向を画素の移動量の正とする場合、
    画面の左端、中心および右端で画素の移動量が０とな
    り、前記左端と前記中心との間で画素の移動量が０、
    負、０、正および０の順に変化し、前記中心と前記右端
    との間で画素の移動量が０、正、０、負および０の順に
    変化するように設定され、 前記第２の補正波形は、画面の垂直方向の中央部で上下
    端に比べて振幅が大きくなるように設定されたことを特
    徴とする請求項２〜５のいずれかに記載の画像歪補正装
    置。
  8. 【請求項８】 前記読み出しクロック発生手段は、前記
    読み出しクロックを発生する電圧制御型発振器を有する
    位相同期ループを含み、 前記歪補正波形発生手段は、前記歪補正波形を歪補正電
    圧として出力し、 前記読み出しクロック制御手段は、前記歪補正波形発生
    手段により出力された前記歪補正電圧を前記位相同期ル
    ープの前記電圧制御型発振器の発振周波数制御電圧に重
    畳することを特徴とする請求項１〜７のいずれかに記載
    の画像歪補正装置。
  9. 【請求項９】 前記第１の補正波形は、前記読み出しク
    ロックの周期の変化に対応し、走査が左から右へ行われ
    る画面上で走査方向を画素の移動量の正とする場合、画
    面の左端、中心および右端で画素の移動量が０となり、
    前記左端と前記中心との間で画素の移動量が０、正、
    ０、負および０の順に変化し、前記中心と前記右端との
    間で画素の移動量が０、負、０、正および０の順に変化
    するように設定され、 前記第２の補正波形は、画面の垂直方向の上下端で中央
    部に比べて振幅が大きくなるように設定されたことを特
    徴とする請求項２〜５のいずれかに記載の画像歪補正装
    置。
  10. 【請求項１０】 前記第１の補正波形は、前記読み出し
    クロックの周期の変化に対応し、走査が左から右へ行わ
    れる画面上で走査方向を画素の移動量の正とする場合、
    画面の左端、中心および右端で画素の移動量が０とな
    り、前記左端と前記中心との間で画素の移動量が０、
    負、０、正および０の順に変化し、前記中心と前記右端
    との間で画素の移動量が０、正、０、負および０の順に
    変化するように設定され、 前記第２の補正波形は、画面の垂直方向の中央部で上下
    端に比べて振幅が大きくなるように設定されたことを特
    徴とする請求項２〜５のいずれかに記載の画像歪補正装
    置。
  11. 【請求項１１】 前記読み出しクロック発生手段は、前
    記読み出しクロックを発生する電圧制御型発振器を有す
    る位相同期ループを含み、 前記歪補正波形発生手段は、前記変調手段により得られ
    た前記歪補正波形を前記読み出しクロックの周波数の変
    化に対応する歪補正電圧に変換する変換手段をさらに含
    み、 読み出しクロック発生手段は、前記歪補正波形発生手段
    により出力された前記歪補正電圧を前記位相同期ループ
    の前記電圧制御型発振器の発振周波数制御電圧に重畳す
    ることを特徴とする請求項９または１０記載の画像歪補
    正装置。
  12. 【請求項１２】 映像信号の各水平走査期間における歪
    補正電圧の平均値が所定値となるように水平ブランキン
    グ期間において前記歪補正電圧に補正パルスを付加する
    補正パルス付加手段をさらに備えたことを特徴とする請
    求項８記載の画像歪補正装置。
  13. 【請求項１３】 映像信号の各水平走査期間における歪
    補正電圧の平均値が所定値となるように水平ブランキン
    グ期間において前記変換手段により得られた前記歪補正
    電圧に補正パルスを付加する補正パルス付加手段をさら
    に備えたことを特徴とする請求項１１記載の画像歪補正
    装置。
  14. 【請求項１４】 前記補正パルス付加手段は、１水平走
    査期間ごとに歪補正電圧の平均値が所定値となるように
    水平ブランキング期間において前記位相同期ループの位
    相比較時点よりも前に前記歪補正電圧に前記補正パルス
    を付加することを特徴とする請求項１２または１３記載
    の画像歪補正装置。
  15. 【請求項１５】 前記位相同期ループは、前記電圧制御
    型発振器から出力される読み出しクロックを分周する分
    周器と、前記分周器の出力信号の位相と所定の基準信号
    の位相を比較する位相比較器と、前記位相比較器の出力
    電圧を平滑化して出力ノードを介して前記電圧制御発振
    器に入力するループフィルタとをさらに有し、 前記読み出しクロック制御手段は、前記歪補正波形発生
    手段により出力された前記歪補正電圧を受けるベースを
    有するエミッタフォロア型トランジスタと、前記トラン
    ジスタのエミッタと前記位相同期ループの前記ループフ
    ィルタの前記出力ノードとの間に設けられた容量手段と
    を含むことを特徴とする請求項８、１１〜１４のいずれ
    かに記載の画像歪補正装置。
  16. 【請求項１６】 前記位相同期ループは、前記電圧制御
    型発振器から出力される読み出しクロックを分周する分
    周器と、前記分周器の出力信号の位相と所定の基準信号
    の位相を比較する位相比較器と、前記位相比較器の出力
    電圧を平滑化するループフィルタとをさらに有し、 前記読み出しクロック制御手段は、前記歪補正波形発生
    手段により出力された前記歪補正電圧と前記位相同期ル
    ープの前記ループフィルタの出力電圧とを加算して前記
    電圧制御型発振器に与える加算手段を含むことを特徴と
    する請求項８、１１〜１４のいずれかに記載の画像歪補
    正装置。
  17. 【請求項１７】 映像信号に基づいて画面上に表示され
    る画像の歪を補正する画像歪補正方法であって、 入力された映像信号を記憶手段に書き込むための書き込
    みクロックを発生するステップと、 前記記憶手段に記憶された映像信号を読み出すための読
    み出しクロックを発生するステップと、 映像信号に基づいて画面上に表示される画素の位置を移
    動させることにより画像の歪を補正するための歪補正波
    形を発生するステップと、 前記発生された歪補正波形に基づいて前記読み出しクロ
    ックの周波数を制御するステップと、 水平走査方向における画像の両端および中心で画素の移
    動量が０になるように前記歪補正波形を設定するステッ
    プとを備えることを特徴とする画像歪補正方法。
  18. 【請求項１８】 前記歪補正波形を発生するステップ
    は、 水平走査周期で変化する第１の補正波形を発生するステ
    ップと、 垂直走査周期で変化する第２の補正波形を発生するステ
    ップと、 前記第１の補正波形を前記第２の補正波形で変調するこ
    とにより前記歪補正波形を得るステップとを含むことを
    特徴とする請求項１７記載の画像歪補正方法。
  19. 【請求項１９】 前記第２の補正波形は、変曲点を有
    し、前記歪補正波形を発生するステップは、前記変曲点
    で区分された前記第２の補正波形の複数の部分のうち少
    なくとも１つの部分の傾きを可変に設定するステップを
    さらに含むことを特徴とする請求項１８記載の画像歪補
    正方法。
  20. 【請求項２０】 前記第１の補正波形は、前記読み出し
    クロックの周波数の変化に対応し、走査が左から右へ行
    われる画面上で走査方向を画素の移動量の正とする場
    合、画面の左端、中心および右端で画素の移動量が０と
    なり、前記左端と前記中心との間で画素の移動量が０、
    正、０、負および０の順に変化し、前記中心と前記右端
    との間で画素の移動量が０、負、０、正および０の順に
    変化するように設定され、 前記第２の補正波形は、画面の垂直方向の上下端で中央
    部に比べて振幅が大きくなるように設定されたことを特
    徴とする請求項１８または１９記載の画像歪補正方法。
  21. 【請求項２１】 前記第１の補正波形は、前記読み出し
    クロックの周波数の変化に対応し、走査が左から右へ行
    われる画面上で走査方向を画素の移動量の正とする場
    合、画面の左端、中心および右端で画素の移動量が０と
    なり、前記左端と前記中心との間で画素の移動量が０、
    負、０、正および０の順に変化し、前記中心と前記右端
    との間で画素の移動量が０、正、０、負および０の順に
    変化するように設定され、 前記第２の補正波形は、画面の垂直方向の中央部で上下
    端に比べて振幅が大きくなるように設定されたことを特
    徴とする請求項１８または１９記載の画像歪補正方法。
  22. 【請求項２２】 前記読み出しクロックを発生するステ
    ップは、電圧制御型発振器を有する位相同期ループによ
    り前記読み出しクロックを発生するステップを含み、 前記歪補正波形を発生するステップは、前記歪補正波形
    を歪補正電圧として出力するステップを含み、 前記読み出しクロックの周波数を制御するステップは、
    前記出力された前記歪補正電圧を前記位相同期ループの
    前記電圧制御型発振器の発振周波数制御電圧に重畳する
    ステップを含むことを特徴とする請求項１７〜２１のい
    ずれかに記載の画像歪補正方法。
  23. 【請求項２３】 前記第１の補正波形は、前記読み出し
    クロックの周期の変化に対応し、走査が左から右へ行わ
    れる画面上で走査方向を画素の移動量の正とする場合、
    画面の左端、中心および右端で画素の移動量が０とな
    り、前記左端と前記中心との間で画素の移動量が０、
    正、０、負および０の順に変化し、前記中心と前記右端
    との間で画素の移動量が０、負、０、正および０の順に
    変化するように設定され、 前記第２の補正波形は、画面の垂直方向の上下端で中央
    部に比べて振幅が大きくなるように設定されたことを特
    徴とする請求項１８または１９記載の画像歪補正方法。
  24. 【請求項２４】 前記第１の補正波形は、前記読み出し
    クロックの周期の変化に対応し、走査が左から右へ行わ
    れる画面上で走査方向を画素の移動量の正とする場合、
    画面の左端、中心および右端で画素の移動量が０とな
    り、前記左端と前記中心との間で画素の移動量が０、
    負、０、正および０の順に変化し、前記中心と前記右端
    との間で画素の移動量が０、正、０、負および０の順に
    変化するように設定され、 前記第２の補正波形は、画面の垂直方向の中央部で上下
    端に比べて振幅が大きくなるように設定されたことを特
    徴とする請求項１８または１９記載の画像歪補正方法。
  25. 【請求項２５】 前記読み出しクロックを発生するステ
    ップは、電圧制御型発振器を有する位相同期ループによ
    り前記読み出しクロックを発生するステップを含み、 前記歪補正波形を発生するステップは、前記歪補正波形
    を前記読み出しクロックの周波数の変化に対応する歪補
    正電圧に変換して出力するステップを含み、 前記読み出しクロックの周波数を制御するステップは、
    前記出力された前記歪補正電圧を前記位相同期ループの
    前記電圧制御型発振器の発振周波数制御電圧に重畳する
    ステップを含むことを特徴とする請求項２３または２４
    記載の画像歪補正方法。
  26. 【請求項２６】 映像信号の各水平走査期間における歪
    補正電圧の平均値が所定値となるように水平ブランキン
    グ期間において前記歪補正電圧に補正パルスを付加する
    ステップをさらに備えたことを特徴とする請求項２２ま
    たは２５記載の画像歪補正方法。
  27. 【請求項２７】 前記補正パルスを付加するステップ
    は、１水平走査期間ごとに歪補正電圧の平均値が所定値
    となるように水平ブランキング期間において前記位相同
    期ループの位相比較時点よりも前に前記歪補正電圧に前
    記補正パルスを付加するステップを含むことを特徴とす
    る請求項２６記載の画像歪補正方法。
JP2001200115A 2000-07-25 2001-06-29 画像歪補正装置および画像歪補正方法 Pending JP2002112069A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001200115A JP2002112069A (ja) 2000-07-25 2001-06-29 画像歪補正装置および画像歪補正方法
US10/088,106 US6989872B2 (en) 2000-07-25 2001-07-23 Image distortion correcting device and image distortion correcting method
PCT/JP2001/006336 WO2002009418A1 (en) 2000-07-25 2001-07-23 Image distortion correcting device and image distortion correcting method
KR10-2002-7003818A KR100481607B1 (ko) 2000-07-25 2001-07-23 화상 왜곡 보정 장치 및 화상 왜곡 보정 방법
CNB018021514A CN1198446C (zh) 2000-07-25 2001-07-23 图像失真校正装置及图像失真校正方法
EP01950036A EP1304869A4 (en) 2000-07-25 2001-07-23 DEVICE AND METHOD FOR CORRECTING IMAGE DISTORTION
MYPI20013503A MY129434A (en) 2000-07-25 2001-07-24 Image distortion correcting apparatus and image distortion correcting method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-224415 2000-07-25
JP2000224415 2000-07-25
JP2001200115A JP2002112069A (ja) 2000-07-25 2001-06-29 画像歪補正装置および画像歪補正方法

Publications (1)

Publication Number Publication Date
JP2002112069A true JP2002112069A (ja) 2002-04-12

Family

ID=26596647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200115A Pending JP2002112069A (ja) 2000-07-25 2001-06-29 画像歪補正装置および画像歪補正方法

Country Status (7)

Country Link
US (1) US6989872B2 (ja)
EP (1) EP1304869A4 (ja)
JP (1) JP2002112069A (ja)
KR (1) KR100481607B1 (ja)
CN (1) CN1198446C (ja)
MY (1) MY129434A (ja)
WO (1) WO2002009418A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894731B2 (en) * 2001-08-31 2005-05-17 Thomson Licensing S.A. Raster distortion correction arrangement
JP4869619B2 (ja) * 2005-04-06 2012-02-08 パナソニック株式会社 画像形成装置
KR20070089340A (ko) * 2006-02-28 2007-08-31 삼성전자주식회사 영상 표시 장치 및 그 제어 방법
CN100432697C (zh) * 2006-04-05 2008-11-12 中国科学院上海技术物理研究所 基于统计约束模型的线阵扫描图像非均匀性校正方法
WO2008063199A1 (en) 2006-11-20 2008-05-29 Rambus Inc. Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift
JP4947353B2 (ja) * 2006-12-26 2012-06-06 ソニー株式会社 信号処理装置および信号処理方法、並びにプログラム
JP4860488B2 (ja) * 2007-01-04 2012-01-25 ルネサスエレクトロニクス株式会社 画像表示制御装置
US8463068B2 (en) * 2007-08-09 2013-06-11 Micron Technology, Inc. Methods, systems and apparatuses for pixel value correction using multiple vertical and/or horizontal correction curves
JP5298507B2 (ja) 2007-11-12 2013-09-25 セイコーエプソン株式会社 画像表示装置及び画像表示方法
JP5506180B2 (ja) * 2007-11-21 2014-05-28 富士通テン株式会社 映像信号処理装置
JP5200743B2 (ja) * 2008-08-01 2013-06-05 セイコーエプソン株式会社 画像処理装置、画像表示装置、画像処理方法、画像表示方法及びプログラム
JP5245984B2 (ja) * 2009-03-30 2013-07-24 ソニー株式会社 撮像素子、読み出し信号の変換方法およびカメラ
JP5607911B2 (ja) * 2009-10-21 2014-10-15 オリンパスイメージング株式会社 画像処理装置、撮像装置、画像処理方法、および、画像処理プログラム
US8537244B2 (en) * 2009-12-16 2013-09-17 Samsung Electronics Co., Ltd. Image processing apparatus and method, and computer-readable medium having stored thereon computer program for executing the method
KR101978702B1 (ko) * 2012-08-06 2019-05-16 삼성전자 주식회사 픽셀 클럭 생성기, 이의 동작 방법, 및 이를 포함하는 장치들
JP6834542B2 (ja) * 2017-02-01 2021-02-24 セイコーエプソン株式会社 画像表示装置およびその調整方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104656B2 (ja) * 1989-02-21 1995-11-13 株式会社東芝 水平偏向回路
JP2822469B2 (ja) 1989-08-08 1998-11-11 ソニー株式会社 テレビ受像機
US4992706A (en) * 1990-02-21 1991-02-12 North American Philips Corporation CRT raster distortion correction circuit
JP3147916B2 (ja) * 1991-03-08 2001-03-19 森永製菓株式会社 体外免疫方法
DE69320129T2 (de) * 1992-09-22 1999-03-11 Philips Electronics Nv Schaltungsanordnung zur Korrektur der Bildverzerrung in einem Anzeigegerät
EP0589512B1 (en) 1992-09-22 1998-08-05 Koninklijke Philips Electronics N.V. Image distortion correction circuit for use in a display device
DE69333238D1 (de) * 1992-11-17 2003-11-13 Koninkl Philips Electronics Nv Wiedergabeanordnung mit einer Korrekturschaltung und Korrekturschaltung zum Gebrauch in einer solchen Anordnung
JPH07162702A (ja) 1993-12-06 1995-06-23 Kenwood Corp 左右糸巻き歪み補正回路
JPH07250256A (ja) * 1994-03-08 1995-09-26 Sony Corp 映像機器及び映像非線形処理回路
JPH07298086A (ja) * 1994-04-22 1995-11-10 Toshiba Corp 水平直線性補正回路
JP3688399B2 (ja) * 1996-07-26 2005-08-24 株式会社東芝 歪補正回路
JPH11122562A (ja) 1997-10-09 1999-04-30 Toshiba Corp 画像補正装置
US6305923B1 (en) * 1998-06-12 2001-10-23 Husky Injection Molding Systems Ltd. Molding system using film heaters and/or sensors
JP3395832B2 (ja) 1998-08-28 2003-04-14 ソニー株式会社 画像表示補正システム、画像表示補正装置および方法並びに画像表示装置および方法
JP2002010098A (ja) * 2000-06-27 2002-01-11 Matsushita Electric Ind Co Ltd 水平偏向回路および双方向水平偏向装置

Also Published As

Publication number Publication date
EP1304869A4 (en) 2005-08-31
MY129434A (en) 2007-04-30
US20020135705A1 (en) 2002-09-26
KR100481607B1 (ko) 2005-04-08
CN1386361A (zh) 2002-12-18
CN1198446C (zh) 2005-04-20
KR20020033194A (ko) 2002-05-04
US6989872B2 (en) 2006-01-24
WO2002009418A1 (en) 2002-01-31
EP1304869A1 (en) 2003-04-23

Similar Documents

Publication Publication Date Title
JP2002112069A (ja) 画像歪補正装置および画像歪補正方法
JPWO2007046304A1 (ja) Ｆｍ変調器
KR100708514B1 (ko) 수평 편향 회로 및 쌍방향 수평 편향 장치
JPH089419A (ja) ディジタル周波数自動調節回路
JP3636652B2 (ja) 歪補正回路及び表示装置
JP2003219202A (ja) 画像歪補正装置および画像歪補正方法
JP3330168B2 (ja) 水平偏向回路及びそれを用いた陰極線管ディスプレイ
EP0589512A2 (en) Image distortion correction circuit for use in a display device
JPS62216588A (ja) 水平位相シフト回路
JP2607617B2 (ja) コンバージェンス補正装置
JP3082311B2 (ja) ダイナミックフォーカス回路
JP3549225B2 (ja) ダイナミックフォーカス回路
JP3524109B2 (ja) 三角波信号発生回路
JP2794693B2 (ja) 水平偏向回路
JP2000184230A (ja) 水平同期回路
JP3248403B2 (ja) ディジタルコンバーゼンス装置
JP2999201B2 (ja) 三角波電圧の形成方法
JP2002262302A (ja) モアレキャンセル回路
JPH07162702A (ja) 左右糸巻き歪み補正回路
JPH089971Y2 (ja) 水平偏向振幅変調回路
JP2004072671A (ja) 映像信号処理装置および映像信号処理方法
JP2969633B2 (ja) コンバーゼンス補正回路
JPH0670193A (ja) パラボラ電圧生成回路
JPH08321967A (ja) 画像水平方向歪み補正回路
JPH10136225A (ja) Ｃｒｔ用水平焦点調整装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050705