JP4947353B2 - 信号処理装置および信号処理方法、並びにプログラム - Google Patents

Description

本発明は、信号処理装置および信号処理方法、並びにプログラムに関し、特に、信号の波形に生じる歪の特性を求めることができるようにした信号処理装置および信号処理方法、並びにプログラムに関する。

例えば、所定の装置の筐体内において、装置に内蔵される複数の基板間で、電磁波（電波）による無線通信が行われる場合、送信側の基板から送信された電磁波は、筐体の壁面で反射したり、他の基板によって回折したりしてしまい、受信側の基板は、複数の経路を介して伝送される同じ電磁波を受信する。

このように、受信側の基板が、複数の経路を介して伝送される同じ電磁波を受信することをマルチパスという。なお、マルチパスは、筐体内に限らず、例えば、ビルなどの建造物や地形などを障害物として、筐体外でも発生する。

マルチパスでは、経路距離が異なる複数の伝送経路、つまり、伝送にかかる時間の異なる複数の伝送経路を介して電磁波が伝送される。従って、受信側の基板が受信した信号の所定のシンボルの信号値は、その所定のシンボルの前に伝送され、伝送にかかる時間が長い伝送経路を介して、遅延して伝送された複数のシンボルの影響（電磁波の干渉）を受ける。

このように、所定のシンボルの信号値が、遅延して伝送された複数のシンボルの影響を受けると、所定のシンボルの信号値が表す波形に歪（マルチパスフェージング）が生じてしまい、受信側の基板は、信号のシンボルの値を正確に判定することができず、例えば、その信号を正確に復調することができなくなる。

ここで、図１は、ある装置の筐体内と筐体外での通信における電磁波の受信波形を示している。なお、変調方式はASK（Amplitude Shift Keying）変調方式である。

図１において、右側の４つの波形は、筐体内での通信による受信波形を、左側の４つの波形は、筐体外での通信による受信波形を示し、それぞれ、伝送速度が、上から下に向かって、250kbps，500kbps，1Mbps、および2Mbpsのときの４通りについて示している。

例えば、一番特徴がよく現れている、最下段に示される伝送速度が2Mbpsのときでは、左側の筐体外での受信波形は、“０”と“１”の区間がきれいに表示されているのに対し、右側の筐体内での受信波形は、“０”となるべき区間に反射波が覆い被さってきているために波形が崩れ、“１”と判定される可能性が高くなる。つまり、送信信号の速度によって、受信時の影響が大きく異なるとともに、筐体の壁面などでの反射によって通信品質が大きく劣化することが分かる。

従って、マルチパスフェージングの影響により、通信路容量を増加させることが出来ないという問題や、任意の信号品質を保つことが、簡単な信号処理では困難であるという問題などが生じている。

このようなマルチパスフェージングの影響による問題を解決する手段としては、例えば、筐体内全面に電波吸収体を貼ることで、筐体内において筐体の壁面における電磁波の反射を抑制することが提案されている（例えば、特許文献１参照）。しかしながら、電波吸収体はコストが高く、また排熱などの観点から、筐体内の全面に電波吸収体を貼ることは難しい。

また、従来、一般的な無線通信の信号処理によるマルチパス対策として、変調方式としてOFDM(Orthogonal Frequency Division Multiplexing：直交周波数分割多重方式)を用いる方法や、スペクトラム拡散 (Spread Spectrum)とレイク受信を用いる方法、マルチアンテナを用いる方法、波形等化器を用いる方法などがある。

しかしながら、OFDMを変調方式に採用した場合には、変調および復調において用いられるFFT（Fast Fourier Transform）やA/D（Digital/Analog）変換などの処理を実行するデバイスに大きな負荷がかかり、それらのデバイスの発熱量が多くなる懸念がある。また、スペクトラム拡散を用いた場合には、送信信号よりも高速な信号処理が必要となるため、高速な通信を実現することが困難となる。

マルチアンテナや波形等化器を用いた場合には、伝送特性が時刻に応じて変化し得ること、伝送特性の変化の予測が困難であること、伝送すべき情報に対して無相関な雑音が伝送すべき情報に重畳し得ることなどの観点から、パケットにUW（Unique Word）を挿入することが必要になったり、伝送特性の変化を予測する精度を向上させるために大規模な予測回路が必要になったりする。また、筐体内という限られたスペースにおいてマルチアンテナを用いたとしても、アンテナ間に相互相関が生じてしまい、マルチパス対策としては、大きな効果を得ることができないと考えられる。

このように、マルチパス対策を有効に施すことができなくても、例えば、筐体内での通信において信号の波形に生じる歪の特性（マルチパスフェージングの統計的特性）を求めることができれば、その歪の特性に基づいて信号のシンボルの値を正確に判定することができ、通信の品質を向上させることができると考えられる。

特開２００４−２２０２６４号公報

しかしながら、筐体内での通信において信号の波形に生じる歪の特性は、一般的な無線通信で生じる歪の特性と大きく異なるため、一般的な無線通信に対して用いられるフェージングモデルや電磁界シミュレータなどを利用しても、筐体内での通信において信号の波形に生じる歪の特性を正確に求めることは困難であった。また、筐体内での通信において信号の波形に生じる歪の特性を、ネットワークアナライザを利用して取得したデータから求めたとしても、iFFT（inverse FFT）を処理する装置の性能や使い方によって、結果が大きく異なってしまうため、筐体内での通信において信号の波形に生じる歪の特性を正確に求めることは困難であった。

本発明は、このような状況に鑑みてなされたものであり、信号の波形に生じる歪の特性を求めることができるようにするものである。

本発明の一側面の信号処理装置は、特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に定常的な歪が生じる伝送経路を介して伝送される信号を処理する信号処理装置であって、前記伝送経路を介して、あらかじめ所定の値が設定されたシンボルを含む前記信号であるテスト信号を受信する受信手段と、前記受信手段が受信した前記テスト信号から、前記特定のシンボルの信号値を取得する取得手段と、前記取得手段が複数の前記テスト信号から取得した前記信号値が表す前記波形に基づき、前記特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に生じる歪の特性を求める特性演算手段と、任意の値が設定されたシンボルを含む信号の特定のシンボルの前に送信されたシンボルが、前記特定のシンボルの信号値が表す波形に生じさせる歪を、前記特性演算手段が複数の前記テスト信号から求めた歪の特性を合成して推定する合成手段とを備える。

本発明の一側面の信号処理方法またはプログラムは、特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に定常的な歪が生じる伝送経路を介して伝送される信号を処理する信号処理方法、または、特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に定常的な歪が生じる伝送経路を介して伝送される信号を処理する信号処理装置を制御するコンピュータに実行させるプログラムであって、前記伝送経路を介して受信した、あらかじめ所定の値が設定されたシンボルを含む前記信号であるテスト信号から、前記特定のシンボルの信号値を取得し、複数の前記テスト信号から取得された前記信号値が表す前記波形に基づき、前記特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に生じる歪の特性を求、任意の値が設定されたシンボルを含む信号の特定のシンボルの前に送信されたシンボルが、前記特定のシンボルの信号値が表す波形に生じさせる歪を、複数の前記テスト信号から求めた歪の特性を合成して推定するステップを含む。

本発明の一側面においては、伝送経路を介して受信した、あらかじめ所定の値が設定されたシンボルを含む信号であるテスト信号から、特定のシンボルの信号値が取得される。そして、複数のテスト信号から取得された信号値が表す波形に基づき、特定のシンボルの前に送信されたシンボルの値に応じて、特定のシンボルの信号値が表す波形に生じる歪の特性が求められる。さらに、任意の値が設定されたシンボルを含む信号の特定のシンボルの前に送信されたシンボルが、特定のシンボルの信号値が表す波形に生じさせる歪が、複数のテスト信号から求めた歪の特性を合成して推定される。

本発明の一側面によれば、信号の波形に生じる歪の特性を求めることができる。

以下に本発明の実施の形態を説明する。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

図２は、本発明を適用した信号処理装置の一実施の形態の構成例を示す斜視図である。

図２において、信号処理装置１１は、筐体１２、信号処理基板１３Ａ乃至１３Ｄ、プラットホーム基板１４、および基板固定治具１５から構成される。

筐体１２は、直方体形状の箱であり、その内部に、信号処理基板１３Ａ乃至１３Ｄ、プラットホーム基板１４、および基板固定治具１５が収納される。

信号処理基板１３Ａ乃至１３Ｄは、例えば、図示しない外部機器から信号処理装置１１に入力された画像や音声などの信号に対する信号処理を施す。

また、信号処理基板１３Ａ乃至１３Ｄは、それぞれ、電磁波（電波）を送受信するアンテナと、無線通信の機能を有するLSI（Large Scale Integration）とを少なくとも１つ以上有しており、互いに無線通信を行う。即ち、信号処理基板１３Ａは、アンテナ１６ＡとLSI１７Ａとを有しており、信号処理基板１３Ｂは、アンテナ１６ＢとLSI１７Ｂとを有している。また、信号処理基板１３Ｃは、アンテナ１６ＣとLSI１７Ｃとを有しており、信号処理基板１３Ｄは、アンテナ１６Ｄおよび１６Ｅと、LSI１７Ｄおよび１７Ｅとを有している。

プラットホーム基板１４は、例えば、図示しない電源モジュールから信号処理基板１３Ａ乃至１３Ｄに電力を供給するための配線などが設けられており、プラットホーム基板１４には、信号処理基板１３Ａおよび１３Ｂが基板固定治具１５を介して装着されているとともに、信号処理基板１３Ｃおよび１３Ｄが直に装着されている。

基板固定治具１５は、信号処理基板１３Ａおよび１３Ｂをプラットホーム基板１４に装着するための治具である。

なお、図２に示される基板の配置、設置方法、および枚数などは、あくまで一例であり、これに限定されるものではない。

アンテナ１６Ａ乃至１６Ｅは、それぞれ、信号処理基板１３Ａ乃至１３Ｄどうしが無線通信を行うための電磁波を送受信する。

LSI１７Ａ乃至１７Ｅには、アンテナ１６Ａ乃至１６Ｅがそれぞれ接続されており、LSI１７Ａ乃至１７Ｅは、アンテナ１６Ａ乃至１６Ｅを介して、無線通信を行う。

また、LSI１７Ａ乃至１７Ｅは、それぞれ同様に構成されており、LSI１７Ａ乃至１７Ｅのそれぞれを個々に区別する必要がない場合、以下、適宜、LSI１７Ａ乃至１７ＥをLSI１７と称する。同様に、LSI１７Ａ乃至１７Ｅにそれぞれ接続されているアンテナ１６Ａ乃至１６Ｅも、アンテナ１６と称する。

ここで、筐体１２の内部で放射された電波は、筐体１２の内部に存在する白色ノイズ（熱雑音）や、有色ノイズ（LSIから放射されるノイズ）などのノイズの影響や、筐体１２の壁面で反射した電磁波や、各基板で反射や回折した電磁波などによるマルチパスの影響を受ける。これらの影響により、信号の信号値が表す波形に歪みが生じる。

図３は、送信側のLSI１７が送信した電磁波の波形（送信波形）と、その送信波形を受信側のLSI１７が受信したときの電磁波の波形（受信波形）とを示している。

図３において、横軸は時間を表し、縦軸は、信号を伝送する電磁波の振幅値を表す。また、灰色の線は、送信または受信した電磁波そのもの（data）を表し、黒色の線は、送信または受信した電磁波の包絡線の波形（env）を表す。なお、信号の変調方式は、ASK変調方式である。

図３を参照して分かるように、送信側のLSI１７から送信された信号を、受信側のLSI１７が受信したときには、電磁波の波形に歪みが生じている。

次に、図４は、図３に示した、１４波ある送信波形および受信波形の包絡線の位相を揃え、重ねて表示したものである。図４の灰色の線は、１４波の波形それぞれ（data）を表し、黒色の線は、その１４波の波形を平均した波形（ave）を表す。

図４に示すように、筐体１２の内部での通信におけるマルチパスの影響により、重ねて表示されている１４波の受信波形に生じる歪は、いずれも似た形状であり、時間の経過とともに変化することがない。即ち、受信波形には、定常的な歪が発生している。また、筐体１２の内部で発生する反射波は、いずれも同様の伝送経路を通過しており、その影響が一定のものであることや、反射波が影響を与える時間は比較的短い時間であることなどが分かる。

このように、筐体１２の内部での通信では、マルチパスの影響により、受信波形に定常的な歪が発生しており、LSI１７は、その歪の特性を求める。

次に、図５および図６を参照して、LSI１７が受信した信号の波形に生じる歪について説明する。

ここで、無線通信で送受信される信号は、複数のシンボルからなり、変調方式によっては、１シンボルにより、複数のビットを伝送することができる。以下では、例えば、BPSK(binary phase shift keying)のように、１シンボルにより１ビット（０または１のいずれか一方）が伝送される例について説明する。

図５には、LSI１７が受信した信号のうちの、ある特定のビット（以下、適宜、現在のビットという）の４ビット前に送信されたビットから現在のビットまでの５ビットの信号が示されている。現在のビットの４ビット前に送信されたビットから現在のビットまでの各ビットを「４ビット前、３ビット前、２ビット前、１ビット前、現在のビット」と表すとすると、図５の左側には、「1,0,0,0,0」の５ビットの信号が示されており、図５の右側には、「1,1,1,1,0」の５ビットの信号が示されている。

図５において、４ビット前から１ビット前までの各ビットから、現在のビットに向けて示されている矢印は、４ビット前から１ビット前までの各ビットが、筐体１２の壁面で反射したり、各基板で反射や回折したりすることで遅延して伝送されることにより、現在のビットに重畳されることを表している。

図５の右側と左側とでは、現在のビットは、いずれも０であるが、現在のビットの前に送信されたビットが「1,0,0,0」であるときと、現在のビットの前に送信されたビットが「1,1,1,1」であるときとでは、それらのビットの組み合わせ（パターン）が異なるため、現在のビットが受ける影響、つまり、現在のビットの波形に生じる歪は異なるものとなる。

即ち、図６は、「1,0,0,0,0」の５ビットの信号が送信されたときの現在のビットの波形と、「1,1,1,1,0」の５ビットの信号が送信されたときの現在のビットの波形を示す図である。図６の横軸は時間を表し、図６には、現在のビットの１ビット分の時間が示されている。また、図６の縦軸は、信号の信号値を表す。

図６には、「1,0,0,0,0」の５ビットの信号を複数回送信したときにサンプリングされた現在のビットの波形群Ｌ１と、「1,1,1,1,0」の５ビットの信号を複数回送信したときにサンプリングされた現在のビットの波形群Ｌ２とが示されている。

図６に示すように、波形群Ｌ１とＬ２とは、ＤＣオフセット位置や、波形の形状が大きく異なっている。一方、図６から、波形群Ｌ１の波形どうし、および、波形群Ｌ２どうしでは、波形の形状が大きく異なることはなく、それぞれの波形に生じる歪は、同様の特性を有していることが分かる。

従って、例えば、図２のLSI１７は、「1,0,0,0,0」や「1,1,1,1,0」などのように、あらかじめ設定された値を取るビットの組み合わせからなる信号（以下、適宜、テストパターン信号という）を、複数回送受信し、その結果得られた現在のビットの波形に統計的な処理を施すことで、現在のビットの前に送信された複数のビットの値に応じて、現在のビットの信号値が表す波形に生じる歪の特性（以下、適宜、遅延プロファイルという）を取得することができる。

次に、図７は、LSI１７の構成例を示すブロック図である。

図７において、LSI１７は、LNA（Low Noise Amplifier：低雑音増幅器）２１，LO（Local Oscillator：局部発振器）２２、掛け算器２３，LPF（Low Pass Filter：ローパスフィルタ）２４，A/D(Analog/Digital)コンバータ２５、スイッチ２６、基準パターンメモリ２７、引き算器２８、遅延プロファイルメモリ２９、および制御部３０から構成される。

LNA２１には、アンテナ１６（図２）が接続されており、アンテナ１６が受信したRF（Radio Frequency）信号が供給される。LNA２１は、アンテナ１６から供給されたRF信号を低雑音で増幅し、掛け算器２３に供給する。

LO２２は、アンテナ１６が受信したRF信号を、ベースバンド信号にするための所定の周波数の信号を生成して、掛け算器２３に供給する。

掛け算器２３は、LNA２１から供給されたRF信号に、LO２２から供給された所定の周波数の信号を掛け合わせてベースバンド信号を取得し、LPF２４に供給する。

LPF２４は、掛け算器２３から供給されたベースバンド信号を平滑化し、A/Dコンバータ２５に供給する。

なお、LNA２１、LO２２、掛け算器２３、およびLPF２４からなる回路は、一般的なものであり、例えば、スペクトラム拡散（Spread Spectrum）などの技術により信号が伝送される場合には、マッチトフィルタ処理などが行われることにより、ベースバンド信号が取得される。

A/Dコンバータ２５は、LPF２４から供給されたベースバンド信号をA/D変換し、A/D変換した結果得られた値を、他のLSI１７が送信した信号が表すビットの信号値として取得する。A/Dコンバータ２５が取得したビットの信号値が表す波形は、例えば、図６に示すような波形である。A/Dコンバータ２５は、ビットの信号値を、順次、スイッチ２６に供給する。

スイッチ２６は、制御部３０の制御に従って、A/Dコンバータ２５から供給されたビットの信号値であって、他のLSI１７から送信されてきたテストパターン信号から取得された現在のビットの信号値を、基準パターンメモリ２７または引き算器２８に供給する。

ここで、以下、適宜、テストパターン信号のうちの、全てのビットが１または０である信号を、基準テストパターン信号と称し、基準テストパターン信号以外のテストパターン信号を、他のテストパターン信号と称する。スイッチ２６は、制御部３０の制御に従って、テストパターン信号が、基準テストパターン信号であれば、現在のビットの信号値を基準パターンメモリ２７に供給し、テストパターン信号が、他のテストパターン信号であれば、現在のビットの信号値を引き算器２８に供給する。

基準パターンメモリ２７は、スイッチ２６から供給されたビットの信号値、即ち、基準テストパターン信号から取得された現在のビットの信号値を記憶する。また、基準パターンメモリ２７は、制御部３０の制御に従って、自身が記憶しているビットの信号値を引き算器２８に供給する。

引き算器２８は、スイッチ２６から供給されたビットの信号値から、基準パターンメモリ２７から供給されたビットの信号値を減算した値を算出し、その値が表す波形を遅延プロファイルとして遅延プロファイルメモリ２９に供給する。

即ち、上述したように、LSI１７は、テストパターン信号の送受信を行うことにより遅延プロファイルを取得するが、例えば、ビットが遅延して伝送される影響によって、現在のビットの信号値が表す波形に歪が生じる以外にも、筐体１２の内部に存在するノイズの影響によっても、現在のビットの信号値が表す波形に歪が生じることがある。例えば、全てのビットが０である基準テストパターン信号から取得された現在のビットの信号値が表す波形に生じる歪は、筐体１２の内部に存在するノイズの影響によるものであるので、引き算器２８が、他のテストパターン信号から取得された波形から、基準テストパターン信号から取得された波形を減算することにより、このノイズの影響を除外し、現在のビットの前に送信された複数のビットの値に応じて現在のビットの信号値が表す波形に生じる歪の特性である遅延プロファイルが取得される。

遅延プロファイルメモリ２９は、引き算器２８から供給された遅延プロファイルを記憶する。

制御部３０は、LSI１７の各部を制御する。制御部３０には、他のLSI１７と通信を行うにあたっての決め事（プロトコル）が記憶されており、プロトコルには、テストパターン信号の送受信のタイミングや、基準テストパターン信号の全てのビットが１または０のいずれであるか、他のテストパターン信号のビットの値の組み合わせなどが設定されている。

例えば、制御部３０は、そのプロトコルに基づいて、スイッチ２６を制御し、テストパターン信号が、基準テストパターン信号である場合、現在のビットの信号値を、基準パターンメモリ２７に供給させ、テストパターン信号が、他のテストパターン信号である場合、現在のビットの信号値を、引き算器２８に供給させる。

また、制御部３０は、テストパターン信号が、他のテストパターン信号である場合、基準パターンメモリ２７に記憶されている信号値、即ち、基準テストパターン信号から取得された現在のビットの信号値を引き算器２８に供給するように、基準パターンメモリ２７を制御する。

ここで、図８には、スイッチ２６から引き算器２８に供給される信号値が表す波形（入力波形）と、基準パターンメモリ２７に記憶される信号値が表す波形とが示されている。

図８に示されている波形は、基準テストパターン信号として、「0,0,0,0,0」を用い、他のテストパターン信号として、「1,0,0,0,0」、「0,1,0,0,0」、「0,0,1,0,0」、および「0,0,0,1,0」を用いたときに得られたものである。

図８の上から１番目の左側には、テストパターン信号「1,0,0,0,0」から得られた現在のビットの波形が示され、その右側には、基準テストパターン信号「0,0,0,0,0」から得られた現在のビットの波形が示されており、これらの波形の差（違い）が、現在のビットの４ビット前に送信されたビット「１」が遅延して伝送されることにより、現在のビットの波形に与える影響である遅延プロファイルである。

また、図８の上から２番目の左側には、テストパターン信号「0,1,0,0,0」から得られた現在のビットの波形が示され、その右側には、基準テストパターン信号「0,0,0,0,0」から得られた現在のビットの波形が示されており、これらの波形の差が、現在のビットの３ビット前に送信されたビット「１」が遅延して伝送されることにより、現在のビットの波形に与える影響である遅延プロファイルである。

また、図８の上から３番目の左側には、テストパターン信号「0,0,1,0,0」から得られた現在のビットの波形が示され、右側には、基準テストパターン信号「0,0,0,0,0」から得られた現在のビットの波形が示されており、これらの波形の差が、現在のビットの２ビット前に送信されたビット「１」が遅延して伝送されることにより、現在のビットの波形に与える影響である遅延プロファイルである。

また、図８の上から４番目（一番下）の左側には、テストパターン信号「0,0,0,1,0」から得られた現在のビットの波形が示され、右側には、基準テストパターン信号「0,0,0,0,0」から得られた現在のビットの波形が示されており、これらの波形の差が、現在のビットの１ビット前に送信されたビット「１」が遅延して伝送されることにより、現在のビットの波形に与える影響である遅延プロファイルである。

次に、図９は、図７のLSI１７が遅延プロファイルを取得する処理を説明するフローチャートである。

他のLSI１７からテストパターン信号（RF信号）が送信されてくると、ステップＳ１１において、アンテナ１６は、テストパターン信号を受信してLNA２１に供給し、処理はステップＳ１２に進む。

ステップＳ１２において、ベースバンド信号に復調されたテストパターン信号が、A/Dコンバータ２５に供給され、A/Dコンバータ２５は、テストパターン信号をA/D変換し、A/D変換した結果得られた値を、テストパターン信号が表すビットの信号値として取得し、その信号値をスイッチ２６に供給する。

ステップＳ１２の処理後、処理はステップＳ１３に進み、制御部３０は、上述したプロトコルに基づいて、他のLSI１７から送信されてきたテストパターン信号が基準テストパターン信号であるか否かを判定する。

ステップＳ１３において、制御部３０が、他のLSI１７から送信されてきたテストパターン信号が基準テストパターン信号であると判定した場合、ステップＳ１４に進み、制御部３０は、スイッチ２６を制御して、A/Dコンバータ２５から供給されたビットの信号値のうち、現在のビットの信号値を基準パターンメモリ２７に供給させる。これにより、基準パターンメモリ２７は、基準テストパターン信号から取得された現在のビットの信号値を記憶する。

一方、ステップＳ１３において、制御部３０が、他のLSI１７から送信されてきたテストパターン信号が基準テストパターン信号でないと判定した場合、処理はステップＳ１５に進む。

ステップＳ１５において、制御部３０は、ステップＳ１４で基準パターンメモリ２７に記憶させた信号値、即ち、基準テストパターン信号から取得された現在のビットの信号値を引き算器２８に供給させ、処理はステップＳ１６に進む。

ステップＳ１６において、制御部３０は、スイッチ２６を制御して、A/Dコンバータ２５から供給されたビットの信号値のうちの現在のビットの信号値、即ち、他のテストパターン信号から取得された現在のビットの信号値を、引き算器２８に供給させる。

引き算器２８は、スイッチ２６から供給された他のテストパターン信号から取得された現在のビットの信号値から、ステップＳ１５で基準パターンメモリ２７から供給された基準テストパターン信号から取得された現在のビットの信号値を減算した値を算出し、その値を遅延プロファイルとして求める。

ステップＳ１６の処理後、処理はステップＳ１７に進み、引き算器２８は、ステップＳ１６で求めた遅延プロファイルを遅延プロファイルメモリ２９に供給し、遅延プロファイルメモリ２９は、遅延プロファイルを記憶する。また、ステップＳ１４の処理後も、処理はステップＳ１７に進み、この場合、基準パターンメモリに記憶されている信号値が、基準テストパターン信号から取得された遅延プロファイルとして遅延プロファイルメモリ２９に供給される。

ステップＳ１７の処理後、処理はステップＳ１８に進み、制御部３０は、上述したプロトコルに基づいて、他のLSI１７から送信されてくることが設定されている全てのテストパターン信号が送信されてきたか否かを判定する。

例えば、図８に示したように、基準テストパターン信号として「0,0,0,0,0」が用いられ、他のテストパターン信号として「1,0,0,0,0」、「0,1,0,0,0」、「0,0,1,0,0」、「0,0,0,1,0」が用いられる場合には、制御部３０は、これらの５つのテストパターン信号が送信されてきたか否かを判定する。

ステップＳ１８において、制御部３０が、全てのテストパターン信号が送信されてきていないと判定した場合、処理はステップＳ１１に戻り、以下、同様の処理が繰り返される。一方、ステップＳ１８において、制御部３０が、全てのテストパターン信号が送信されてきたと判定した場合、処理はステップＳ１９に進む。

ステップＳ１９において、制御部３０は、上述したプロトコルに基づいて、他のLSI１７から送信されてくることが設定されている全てのテストパターン信号が、所定の回数送信されてきたか否かを判定する。即ち、全てのテストパターン信号の送信を、所定の回数、行うことにより、それぞれのテストパターン信号から所定の数の波形が取得される。そして、テストパターン信号ごとに得られた所定の数の波形に対して統計的な処理を施すことにより、それぞれのテストパターン信号から求められる遅延プロファイルの精度を向上させることができる。

ステップＳ１９において、制御部３０が、全てのテストパターン信号が所定の回数送信されてきていないと判定した場合、処理はステップＳ１１に戻り、以下、同様の処理が繰り返される。一方、ステップＳ１９において、制御部３０が、全てのテストパターン信号が所定の回数送信されてきたと判定した場合、処理は終了される。

以上のように、LSI１７は、テストパターン信号のビットの値に応じて、現在のビットの信号値が表す波形に生じる歪の特性である遅延プロファイルを取得することができる。

図１０は、基準テストパターン信号が「0,0,0,0,0」であり、他のテストパターン信号が「1,0,0,0,0」、「0,1,0,0,0」、「0,0,1,0,0」、「0,0,0,1,0」である場合に、LSI１７が取得した遅延プロファイルの例を示す図である。

図１０では、横軸の左から右に向かってに、テストパターン信号「0,0,0,1,0」から得られた遅延プロファイル、テストパターン信号「0,0,1,0,0」から得られた遅延プロファイル、テストパターン信号「0,1,0,0,0」から得られた遅延プロファイル、テストパターン信号「1,0,0,0,0」から得られた遅延プロファイルが、順に示されている。

テストパターン信号「0,0,0,1,0」から得られた遅延プロファイルは、現在のビットの１ビット前にビット「１」が送信されたときに、現在のビットの波形に生じる歪の特性である。また、テストパターン信号「0,0,1,0,0」から得られた遅延プロファイルは、現在のビットの２ビット前にビット「１」が送信されたときに、現在のビットの波形に生じる歪の特性であり、テストパターン信号「0,1,0,0,0」から得られた遅延プロファイルは、現在のビットの３ビット前にビット「１」が送信されたときに、現在のビットの波形に生じる歪の特性であり、テストパターン信号「1,0,0,0,0」から得られた遅延プロファイルは、現在のビットの４ビット前にビット「１」が送信されたときに、現在のビットの波形に生じる歪の特性である。

そして、このようにして求められた複数の遅延プロファイルを合成することにより、現在のビットの前に任意の値をとるビットが組み合わされた信号が送信されたときに、その組み合わせに応じて、歪が生じた現在のビットの波形を推定することができる。

例えば、図１１には、現在のビットの４ビット前から１ビット前までの４ビットの組み合わせが「1,0,1,1」であるとしたときに推定される現在のビットの波形に生じる歪につてい説明する図である。

図１１では、現在のビットの区間（横軸の時間1500から2000までの区間）が、太枠で囲われており、この太枠で囲われた区間に、４つの遅延プロファイルが表す波形が示されている。

即ち、太枠で囲われた区間の上から１番目には、テストパターン信号「1,0,0,0,0」から得られた遅延プロファイルが表す波形が示されており、太枠で囲われた区間の上から２番目には、テストパターン信号「0,1,0,0,0」から得られた遅延プロファイルが表す波形を反転させた波形が示されている。ここで、現在のビットの３ビット前には、０が送信されており、現在のビットの３ビット前に１が送信されたときに、現在のビットの波形に生じる歪の特性を反転して合成するために、テストパターン信号「0,1,0,0,0」から得られた遅延プロファイルが表す波形が反転されている。

また、太枠で囲われた区間の上から３番目には、テストパターン信号「0,0,1,0,0」から得られた遅延プロファイルが表す波形が示されており、太枠で囲われた区間の上から４番目（一番下）には、テストパターン信号「0,0,0,1,0」から得られた遅延プロファイルが表す波形が示されている。

このように太枠で囲われた区間に示されている４つの波形を合成することで、現在のビットの前に「1,0,1,1」が送信されたときに、現在のビットの波形に生じる歪を推定することができる。

ここで、図１１では、現在のビットの前に送信された４ビットが現在のビットの波形に歪を生じさせるとしたときに、４個の遅延プロファイルを合成することで、現在のビットの波形に生じる歪を推定することについて説明したが、例えば、現在のビットの前に送信されたｎビットが現在のビットの波形に歪を生じさせるとしたときには、ｎ個の遅延プロファイルを合成することで、現在のビットの波形が推定される。

図１２は、現在のビットの前に送信されたｎビットが現在のビットの波形に歪を生じさせるとしたときに、ｎ個の遅延プロファイルを合成し、その結果得られる合成波を、現在のビットの波形に生じる歪として推定する演算装置の構成例を示すブロック図である。

図１２において演算装置４０は、遅延プロファイル供給部４１、ｎ個の遅延素子４２₁乃至４２_n、ｎ＋１個の掛け算器４３₁乃至４３_n+1、および足し算器４４から構成される。

遅延プロファイル供給部４１は、例えば、図７の遅延プロファイルメモリ２９に記憶されている遅延プロファイルを読み出す。ここで、遅延プロファイルメモリ２９に記憶されている遅延プロファイルであって、現在のビットのｎビット前に送信されたビット「１」が遅延して伝送されることにより現在のビットの波形に生じる歪の特性である遅延プロファイルを以下、適宜、ｎビット前の遅延プロファイルｃ_nという。また、基準テストパターン信号を送信したときに得られた現在のビットの波形を、現在のビットの遅延プロファイルＣ₀という。

そして、遅延プロファイル供給部４１は、掛け算器４３₁に現在のビットの遅延プロファイルＣ₀を供給し、掛け算器４３₂に１ビット前の遅延プロファイルＣ₁を供給し、掛け算器４３₃に２ビット前の遅延プロファイルＣ₂を供給し、以下、同様に、掛け算器４３_n+1にｎビット前の遅延プロファイルＣ_nを供給する。

遅延素子４２₁乃至４２_nは、そこに入力された値を、１ビットだけ遅延して出力する。即ち、遅延素子４２₁は、現在のビットの値（１または０）が入力されると、現在のビットの１ビット前のビットの値を、遅延素子４２₂および掛け算器４３₂に供給する。遅延素子４２₂は、遅延素子４２₁から現在のビットの１ビット前のビットの値が供給されると、現在のビットの２ビット前のビットの値を、遅延素子４２₃および掛け算器４３₃に供給する。以下、同様に、遅延素子４２_nは、遅延素子４２_n-1から現在のビットのｎ−１ビット前のビットの値が供給されると、現在のビットのｎビット前のビットの値を、掛け算器４３_n+1に供給する。

掛け算器４３₁乃至４３_n+1には、遅延プロファイル供給部４１から、遅延プロファイルＣ₀乃至Ｃ_nが、それぞれ供給される。また、掛け算器４３₁には、遅延素子４２₁に供給される現在のビットの値（１または０）が供給され、掛け算器４３₂乃至４３_n+1には、遅延素子４２₁乃至４２_nから、現在のビットのｎビット前のビットの値が、それぞれ供給される。掛け算器４３₁乃至４３_n+1は、それぞれに供給された値を掛け合わせて、足し算器４４に供給する。

足し算器４４は、掛け算器４３₁乃至４３_n+1から供給された値を足し合わせた値を出力する。即ち、足し算器４４が出力する値は、（現在のビットの遅延プロファイルＣ₀×現在のビットの値）＋（１ビット前の遅延プロファイルＣ₁×現在のビットの１ビット前のビットの値）＋（２ビット前の遅延プロファイルＣ₂×現在のビットの２ビット前のビットの値）＋・・・・・・＋（ｎビット前の遅延プロファイルＣ_n×現在のビットのｎビット前のビットの値）となる。このようにして、足し算器４４から出力される値が表す波形、即ち、遅延プロファイルが合成された合成波形が、現在のビットの前に送信されたｎビットにより、現在のビットの波形に生じると推定される歪の波形である。

図１３は、図１２の演算装置４０が、遅延プロファイルを合成して推定した歪が生じた現在のビットの波形である合成波形と、図２のLSI１７が、筐体内における無線通信により受信した信号の現在のビットの波形（実験波形）とを示す図である。

図１３では、点線（sim）が合成波形を表し、実線（experiment）が実験波形を表している。図１３の上側には、信号「1,1,1,1,0」に基づいて得られた合成波形と実験波形とが示されており、図１３の下側には、信号「1,0,0,0,0」に基づいて得られた合成波形と実験波形が示されている。

図１３に示すように、演算装置４０は、LSI１７が筐体内における無線通信により受信した信号の現在のビットの波形である実験波形と、ほぼ一致する合成波形を出力することができる。

ところで、上述したような処理により遅延プロファイルが求められるが、遅延プロファイルは、例えば、最小自乗法を利用した学習によっても求めることができる。

次に、図１４は、最小自乗法を利用した学習によって遅延プロファイルを求めるLSI１７’の構成例を示すブロック図である。

図１４において、LSI１７’は、受信部５１、制御部５２、学習対記憶部５３、クラス分類部５４、および学習部５５から構成される。

受信部５１は、図７のLNA２１，LO２２、掛け算器２３、LPF２４、およびA/Dコンバータ２５を備え、アンテナ１６に接続されている。アンテナ１６が、他のLSI１７から送信されてくるテストパターン信号を受信して受信部５１に供給すると、受信部５１は、テストパターン信号からビットの信号値を取得する。受信部５１は、テストパターン信号から取得した現在のビットの信号値を、順次、学習対記憶部５３に供給する。

制御部５２は、図７の制御部３０と同様に、他のLSI１７と通信を行うためのプロトコルを記憶しており、そのプロトコルに従って、他のLSI１７から送信されてくるテストパターン信号と同一の信号を学習対記憶部５３に供給する。即ち、制御部５２は、受信部５１が現在のビットの信号値を取得するにあたり他のLSI１７から送信されてきたテストパターン信号を学習対記憶部５３に供給する。

学習対記憶部５３は、受信部５１から供給された現在のビットの信号値と、制御部５２から供給されたテストパターン信号とを対応付けて記憶する。即ち、学習対記憶部５３は、受信部５１が取得した現在のビットの信号値と、その信号値を受信部５１が取得するにあたり他のLSI１７から送信されてきたテストパターン信号とを対応付けて記憶する。そして、学習対記憶部５３は、現在のビットの信号値を教師データとして学習部５５に供給するととともに、その現在のビットの信号値に対応付けられているテストパターン信号を生徒データとして学習部５５に供給する。また、学習対記憶部５３は、テストパターン信号をクラス分類部５４に供給する。

クラス分類部５４は、学習対記憶部５３から供給されたテストパターン信号に基づいて、テストパターン信号を所定のクラスに分類するクラス分類を行う。そして、クラス分類部５４は、分類したクラスを表すクラスコードを生成し、クラスコードを学習部５５に供給する。

例えば、クラス分類部５４は、テストパターン信号の現在のビットの値（１または０）に基づいて、２個のクラスコードを生成する。また、クラス分類部５４は、例えば、テストパターン信号が５ビットの信号である場合、それぞれのビットの値に基づいて３２（＝２⁵）個のクラスコードを生成する。

学習部５５は、学習対記憶部５３から供給された教師データと生徒データとを用いて、クラス分類部５４により分類されたクラスごとに、最小自乗法を利用した学習を行い、遅延プロファイルを求める。そして、学習部５５は、クラスごとに求めた遅延プロファイルと、そのクラスを表すクラスコードとを対応付けて出力する。

次に、図１５および図１６を参照して、学習部５５が行う学習について説明する。

まず、図１５を参照して、学習部５５が学習に利用する最小自乗法の概念を説明する。

図１５において、横軸は生徒データを表し、縦軸は教師データを表す。また、図１５には、対応付けられた生徒データと教師データにより表される７個の点が示されているとともに、この７個の点に対して、最も良く当てはまる直線が示されている。この直線は、予測値ｙ’、生徒データｘ、係数ａ、および係数ｂを用いて、次の線形１次予測式で表される。

・・・（１）

式（１）により求められる予測値ｙ’と、教師データｙとの予測誤差ｅを、ｅ＝ｙ−ｙ’とすると、予測誤差の自乗誤差和Ｅは、式（２）で表される。

・・・（２）

式（２）において、samplesとは、サンプル数のことであり、図１５に示す例においては、サンプル数は７個である。

ここで、式（２）の自乗誤差和Ｅが最小になるように、係数ａおよび係数ｂを求めるのが最小自乗法である。具体的には、式（２）に対して、次式に示すように、係数ａおよび係数ｂそれぞれの偏微分値が０になるような演算を行う。

・・・（３）

・・・（４）

式（３）および式（４）は１次式であるので、式（３）および式（４）より係数ａおよび係数ｂを求めることができる。

このような最小自乗法を利用して、学習部５５は、遅延プロファイルを求める。

次に、図１６を参照して、学習部５５が学習に用いる教師データと生徒データについて説明する。

図１６の左側には、テストパターン信号「1,0,0,0,0」から得られる現在のビットの波形が示されており、図１６の右側には、テストパターン信号「1,1,1,1,0」から得られる現在のビットの波形が示されている。図１６に示されているように、現在のビットの前に送信されたビットが遅延して伝送される影響がなければ、現在のビットの波形は直線（理想的な波形）となるが、筐体内における無線通信を行って実際に受信した波形には、歪が生じている。

生徒データとしては、テストパターン信号「Ｘ₀，Ｘ₁，Ｘ₂，Ｘ₃，Ｘ₄」の各ビットの値が用いられる。また、教師データとしては、テストパターン信号「Ｘ₀，Ｘ₁，Ｘ₂，Ｘ₃，Ｘ₄」を筐体内における無線通信を行って実際に受信して得られた現在の波形を、例えば、５００点でサンプリングした値「ｙ₀，ｙ₁，ｙ₂・・・ｙ₄₉₉」が用いられる。

そして、生徒データＸ₀乃至Ｘ₄から予測値ｙ’を求めるための予測係数をＣ_0,0，Ｃ_0,1・・・，Ｃ_1,0，Ｃ_1,1・・・Ｃ_499,4とすると、予測値ｙ’を求める予測式は、式（５）で表される。

・・・（５）

ここで、予測係数Ｃの添字であって、カンマの左側の添字（０〜４９９）は、予測係数が現在のビットの波形の位相位置（５００点のサンプリング点）に対応していることを示しており、カンマの右側の添字（０〜４）は、予測係数が生徒データＸ₀乃至Ｘ₄に対応していることを示している。

そして、式（５）により求められる位相位置ｎでの予測値ｙ_n’と、教師データｙ_nとの予測誤差ｅ_nは、式（６）で表される。

・・・（６）

式（６）で求められた予測誤差ｅ_nを、生徒データＸ₀乃至Ｘ₄に対して教師データｙ_nがサンプリングされた数だけ足し合わせた自乗誤差和Ｅ_nは、式（７）で表される。

・・・（７）

ここで、式（７）において、samplesとは、学習部５５に供給された生徒データと教師データとの組数であり、例えば、図１６に示したようにテストパターン信号が５ビットの信号であって、現在のビットの波形が５００点でサンプリングされたとすると、samplesは、２５００となる。

そして、学習部５５は、式（７）の自乗誤差和Ｅ_nの予測係数Ｃ_n,iでの偏微分値が全て０になるような演算、即ち、次式が成り立つように予測係数Ｃ_n,iを解く演算を行う。

・・・（８）

また、式（８）を展開すると、次式が得られる。

・・・（９）

学習部５５は、式（９）について、ｎ＝０〜４９９、およびｉ＝０〜４の計２５００個の式が成り立つように予測係数Ｃ_n,iを解く演算を行う。ここで、samplesをｓとして、式（９）のｎ＝０〜４９９と、ｉ＝０〜４との全てが表されるように、式（９）を行列式で表すと、式（９）は、次式のようになる。

・・・（１０）

式（１０）をＡ・Ｗ＝Ｂと表すとすると、行列Ａおよび行列Ｂには、学習対記憶部５３から学習部５５に供給される生徒データと教師データが代入されるので、既知であり、予測係数Ｃ_n,iで表される行列Ｗが未知である。

学習部５５は、学習対記憶部５３から供給される生徒データと教師データを式（１０）に代入し（足し込み）、例えば、掃き出し法などの一般的な行列解法を用いて行列Ｗを求めることで予測係数Ｃ_n,i、即ち、遅延プロファイルを得ることができる。

なお、式（１０）は、クラス分類部５４によりクラス分類された、ある１つのクラスについての式であるので、学習部５５は、例えば、クラスがｍ個に分類されていれば、それぞれのクラスに応じてｍ個の行列式を用意する必要がある。

また、LSI１７'は、予測係数Ｃ_n,iの個数を満たし、なおかつ、十分なサンプル数の学習対を用いて演算することにより、予測係数Ｃ_n,iを効果的に求めることができるが、学習対のサンプル数が少なくても、行列Ｗを求めるにあたり、何かしらの拘束条件を用いることにより、予測係数Ｃ_n,iを求めることができる。

次に、図１７は、図１４のLSI１７’が最小自乗法を利用した学習によって遅延プロファイルを求める処理を説明するフローチャートである。

他のLSI１７からテストパターン信号が送信され、アンテナ１６がテストパターン信号を受信して受信部５１に供給すると、ステップＳ２１において、受信部５１は、アンテナ１６が受信したテストパターン信号から、現在のビットの信号値、即ち、教師データを取得し、学習対記憶部５３に供給する。

ステップＳ２１の処理後、処理はステップＳ２２に進み、制御部５２は、受信部５１が現在のビットの信号値を取得するにあたり他のLSI１７から送信されてきたテストパターン信号と同一の信号、即ち、生徒データを生成し、学習対記憶部５３に供給し、処理はステップＳ２３に進む。

ステップＳ２３において、学習対記憶部５３は、ステップＳ２１で受信部５１から供給された教師データと、ステップＳ２２で制御部５２から供給された生徒データとを対応付けて記憶する。

ステップＳ２３の処理後、処理はステップＳ２４に進み、学習対記憶部５３は、生徒データであるテストパターン信号をクラス分類部５４に供給する。クラス分類部５４は、テストパターン信号に基づいて、テストパターン信号を所定のクラスに分類するクラス分類を行い、分類したクラスを表すクラスコードを学習部５５に供給し、処理はステップＳ２５に進む。

ステップＳ２５において、学習対記憶部５３は、対応付けられている生徒データと教師データを学習部５５に供給し、学習部５５は、生徒データと教師データを、上述した式（１０）に代入する。

ステップＳ２５の処理後、ステップＳ２６に進み、学習部５５は、学習に用いる全ての生徒データと教師データが供給されたか否かを判定する。

ステップＳ２６において、学習部５５が、学習に用いる全ての生徒データと教師データが供給されたと判定した場合、即ち、生徒データと教師データが代入されるべき行列に、全ての値が代入された場合、処理はステップＳ２７に進み、学習部５５が、学習に用いる全ての生徒データと教師データが供給されていないと判定した場合、ステップＳ２１に戻り、以下、上述した処理が繰り返される。

ステップＳ２７において、学習部５５は、例えば、掃き出し法などの一般的な行列解法を用いて、式（１０）の予測係数Ｃ_n,iで表される行列を求め、その結果得られた予測係数を遅延プロファイルとして出力し、処理を終了する。

以上のように、LSI１７’は、最小自乗法を利用した学習によって遅延プロファイルを求めることができる。

そして、このようにして求められた遅延プロファイルに基づいて、筐体内における無線通信により信号の波形に生じる歪を推定することにより、通信システムの検討を精度良く行うことができる。

即ち、例えば、通信システムの設計時に、信号に生じる歪が抑制されるように、アンテナなどの配置を検討したり、信号に生じる歪が大きくなるようなビットの配列では信号が送信されないように検討することができる。

また、筐体内において無線通信を行う受信側のLSIが、遅延プロファイルに基づいて、信号の波形に生じる歪を推定し、その結果得られる波形に基づいてビットの値を判定することで、ビットの値が正確に判定され、通信の品質を向上させることができる。また、筐体内において無線通信を行う送信側のLSIが、遅延プロファイルに基づいて、受信側のLSIが受信する信号の波形に生じる歪を推定して、歪の発生を抑制させるようなプリエンファシス処理を行うことによっても、通信の品質を向上させることができる。

このように、遅延プロファイルに基づいて信号の劣化を除去することができるので、例えば、筐体の内部に電波吸収体を貼ることにより電波の干渉による信号の劣化を抑制させる必要がなく、信号処理装置の筐体の内部に電波吸収体を貼る場合に比べて、製品のコストダウンを図ることができる。または、電波吸収体を用いたとしても、通信システムの設計時に、電波の干渉による信号の劣化を効果的に抑制することができるように、遅延プロファイルに基づいて電波吸収体の配置を検討することができる。

さらに、従来の無線通信では、例えば、通信の品質を保証するためにパケットに既知データを挿入する必要があったが、遅延プロファイルに基づいて、通信の品質を向上させることができるので、既知データを挿入する必要がなく、パケットのオーバーヘッドを減らすことができ、高速な通信を行うことができる。

また、複数のLSIにより通信が行われる場合、例えば、図２に示すようなLSI１７Ａ乃至１７Ｅにより通信が行われる場合には、LSI１７Ａ乃至１７Ｅは、それぞれ他のLSIごとに遅延プロファイルを取得する。例えば、LSI１７Ａ乃至１７Ｅは、固有の係数をそれぞれ有し、それぞれ他のLSIの係数と、そのLSIから信号を受信するときに用いる遅延プロファイルとを対応付けて記憶する。そして、LSI１７Ａ乃至１７Ｅは、信号を送信してきたLSIの係数に対応付けられている遅延プロファイルを用いて通信を行うことで、品質の高い通信を行うことができる。

なお、本実施の形態においては、基準テストパターン信号として、全てが０のビットの信号を用い、他のテストパターン信号として、いずれかが１つのビットが１である信号を用いるとしたが、例えば、基準テストパターン信号として、全てが１のビットの信号を用い、他のテストパターン信号として、いずれかが１つのビットが０である信号を用いてもよい。

上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図１８は、上述した一連の処理をプログラムにより実行するパーソナルコンピュータの構成の例を示すブロック図である。CPU（Central Processing Unit）１０１は、ROM（Read Only Memory）１０２、または記憶部１０８に記憶されているプログラムに従って各種の処理を実行する。RAM（Random Access Memory）１０３には、CPU１０１が実行するプログラムやデータなどが適宜記憶される。これらのCPU１０１、ROM１０２、およびRAM１０３は、バス１０４により相互に接続されている。

CPU１０１にはまた、バス１０４を介して入出力インターフェース１０５が接続されている。入出力インターフェース１０５には、キーボード、マウス、マイクロホンなどよりなる入力部１０６、ディスプレイ、スピーカなどよりなる出力部１０７が接続されている。CPU１０１は、入力部１０６から入力される指令に対応して各種の処理を実行する。そして、CPU１０１は、処理の結果を出力部１０７に出力する。

入出力インターフェース１０５に接続されている記憶部１０８は、例えばハードディスクからなり、CPU１０１が実行するプログラムや各種のデータを記憶する。通信部１０９は、インターネットやローカルエリアネットワークなどのネットワークを介して外部の装置と通信する。

また、通信部１０９を介してプログラムを取得し、記憶部１０８に記憶してもよい。

入出力インターフェース１０５に接続されているドライブ１１０は、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア１１１が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータなどを取得する。取得されたプログラムやデータは、必要に応じて記憶部１０８に転送され、記憶される。

コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム記録媒体は、図１８に示すように、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)を含む）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア１１１、または、プログラムが一時的もしくは永続的に格納されるROM１０２や、記憶部１０８を構成するハードディスクなどにより構成される。プログラム記録媒体へのプログラムの格納は、必要に応じてルータ、モデムなどのインターフェースである通信部１０９を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。

なお、本発明は、１シンボルにより１ビットが伝送される変調方式を用いる装置の他、例えば、QPSK(quadrature phase shift keying)や、8PSK(quadrature phase shift keying)のように、１シンボルにより複数のビットが伝送される変調方式を用いる装置にも適用することができる。

また、本発明は、装置の筐体の内部における無線通信だけではなく、遅延プロファイルが一定な環境であれば、屋外での無線通信にも適用することができる。また、ケーブルを介して信号を伝送するにあたり、ケーブルの端部で信号が反射し、伝送すべき信号と反射した信号とによって信号に歪が発生するような装置に、本発明を適用することで、通信の品質を向上させることができる。

また、上述のフローチャートを参照して説明した各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

筐体内と筐体外での通信における電磁波の受信波形を示す図である。 本発明を適用した信号処理装置の一実施の形態の構成例を示す斜視図である。 送信波形と受信波形を示す図である。 送信波形および受信波形の包絡線の位相を揃え、重ねて表示した図である。 LSI１７が受信した信号の波形に生じる歪を説明する図である。 LSI１７が受信した信号の波形に生じる歪を説明する図である。 LSI１７の構成例を示すブロック図である。 テストパターン信号から得られる波形を示す図である。 LSI１７が遅延プロファイルを取得する処理を説明するフローチャートである。 LSI１７が取得する遅延プロファイルの例を示す図である。 ビットの組み合わせに応じて歪が生じた現在のビットの波形を求めることにつてい説明する図である。 現在のビットの波形に生じる歪を求める演算装置の構成例を示すブロック図である。 合成波形と実験波形とを示す図である。 最小自乗法を利用した学習によって遅延プロファイルを求めるLSI１７’の構成例を示すブロック図である。 学習部５５が学習に利用する最小自乗法の概念を説明する図である。 学習部５５が学習に用いる教師データと生徒データを説明する図である。 LSI１７’が最小自乗法を利用した学習によって遅延プロファイルを求める処理を説明するフローチャートである。 パーソナルコンピュータの構成の例を示すブロック図である。

符号の説明

１１ 信号処理装置， １２ 筐体， １３Ａ乃至１３Ｄ 信号処理基板， １４ プラットホーム基板， １５ 基板固定治具， １６Ａ乃至１６Ｅ アンテナ， １７Ａ乃至１７Ｅ LSI， ２１ LNA， ２２ LO， ２３ 掛け算器， ２４ LPF， ２５ A/Dコンバータ， ２６ スイッチ， ２７ 基準パターンメモリ， ２８ 引き算器， ２９ 遅延プロファイルメモリ， ３０ 制御部， ４０ 演算装置， ４１ 遅延プロファイル供給部， ４２₁乃至４２_n 遅延素子， ４３₁乃至４３_n+1 掛け算器， ４４ 足し算器， ５１ 受信部， ５２ 制御部， ５３ 学習対記憶部， ５４ クラス分類部， ５５ 学習部

Claims (5)

1. 特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に定常的な歪が生じる伝送経路を介して伝送される信号を処理する信号処理装置において、
   前記伝送経路を介して、あらかじめ所定の値が設定されたシンボルを含む前記信号であるテスト信号を受信する受信手段と、
   前記受信手段が受信した前記テスト信号から、前記特定のシンボルの信号値を取得する取得手段と、
   前記取得手段が複数の前記テスト信号から取得した前記信号値が表す前記波形に基づき、前記特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に生じる歪の特性を求める特性演算手段と、
   任意の値が設定されたシンボルを含む信号の特定のシンボルの前に送信されたシンボルが、前記特定のシンボルの信号値が表す波形に生じさせる歪を、前記特性演算手段が複数の前記テスト信号から求めた歪の特性を合成して推定する合成手段と
   を備える信号処理装置。
2. 前記特性演算手段は、
   前記テスト信号のうちの、所定の基準となる基準テスト信号から取得された前記信号値が表す波形を記憶する記憶手段と、
   前記テスト信号のうちの、前記基準テスト信号以外のテスト信号から取得された前記信号値が表す波形から、前記記憶手段に記憶されている前記波形を減算し、その結果得られる波形を、前記歪の特性として求める減算手段と
   を有する
   請求項１に記載の信号処理装置。
3. 前記特性演算手段は、
   前記テスト信号を、そのシンボルの値に基づいて、所定のクラスに分類するクラス分類部と、
   前記クラス分類部が分類したクラスごとに、前記テスト信号のシンボルの値を、前記歪の特性の学習の生徒となる生徒データとし、前記取得手段が取得した前記特定のシンボルの信号値を、前記歪の特性の学習の教師となる教師データとして、最小自乗法を利用した学習を行うことにより、前記歪の特性を求める学習部と
   を有する
   請求項１に記載の信号処理装置。
4. 特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に定常的な歪が生じる伝送経路を介して伝送される信号を処理する信号処理方法において、
   前記伝送経路を介して受信した、あらかじめ所定の値が設定されたシンボルを含む前記信号であるテスト信号から、前記特定のシンボルの信号値を取得し、
   複数の前記テスト信号から取得された前記信号値が表す前記波形に基づき、前記特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に生じる歪の特性を求め、
   任意の値が設定されたシンボルを含む信号の特定のシンボルの前に送信されたシンボルが、前記特定のシンボルの信号値が表す波形に生じさせる歪を、複数の前記テスト信号から求めた歪の特性を合成して推定する
   ステップを含む信号処理方法。
5. 特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に定常的な歪が生じる伝送経路を介して伝送される信号を処理する信号処理装置を制御するコンピュータに実行させるプログラムにおいて、
   前記伝送経路を介して受信した、あらかじめ所定の値が設定されたシンボルを含む前記信号であるテスト信号から、前記特定のシンボルの信号値を取得し、
   複数の前記テスト信号から取得された前記信号値が表す前記波形に基づき、前記特定のシンボルの前に送信されたシンボルの値に応じて、前記特定のシンボルの信号値が表す波形に生じる歪の特性を求め、
   任意の値が設定されたシンボルを含む信号の特定のシンボルの前に送信されたシンボルが、前記特定のシンボルの信号値が表す波形に生じさせる歪を、複数の前記テスト信号から求めた歪の特性を合成して推定する
   ステップを含むプログラム。

Images