JPH11239187A - 信号伝送装置及び信号伝送方法 - Google Patents
信号伝送装置及び信号伝送方法Info
- Publication number
- JPH11239187A JPH11239187A JP3908298A JP3908298A JPH11239187A JP H11239187 A JPH11239187 A JP H11239187A JP 3908298 A JP3908298 A JP 3908298A JP 3908298 A JP3908298 A JP 3908298A JP H11239187 A JPH11239187 A JP H11239187A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- transmission
- transmission line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 信号が伝送中に反射等で歪んでも、信号受信
側から後段の回路へは、正規の波形の信号を出力して、
前記後段の回路の誤動作を防止する。 【解決手段】 出力波形記憶手段２２は伝送線路８に伝
送する正規波形の信号を予め記憶する。初期化時には、
コンフィギュレーション信号２０が伝送線路８を経て伝
送され、データ入力手段５で受信された後、その受信波
形が入力波形記憶手段１９に記憶される。通常の伝送時
には、データ出力手段３のデータ信号７が伝送線路８に
伝送され、データ入力手段５で受信された後、その受信
波形が波形比較手段１５に入力される。前記伝送された
信号に対応して前記入力波形記憶手段１９に記憶された
信号の波形が波形比較手段１５に入力される。波形比較
手段１５は、入力された２つの波形を比較し、一致する
とき、出力波形記憶手段２４から、対応する正規波形の
信号を後段の回路に出力させる。
側から後段の回路へは、正規の波形の信号を出力して、
前記後段の回路の誤動作を防止する。 【解決手段】 出力波形記憶手段２２は伝送線路８に伝
送する正規波形の信号を予め記憶する。初期化時には、
コンフィギュレーション信号２０が伝送線路８を経て伝
送され、データ入力手段５で受信された後、その受信波
形が入力波形記憶手段１９に記憶される。通常の伝送時
には、データ出力手段３のデータ信号７が伝送線路８に
伝送され、データ入力手段５で受信された後、その受信
波形が波形比較手段１５に入力される。前記伝送された
信号に対応して前記入力波形記憶手段１９に記憶された
信号の波形が波形比較手段１５に入力される。波形比較
手段１５は、入力された２つの波形を比較し、一致する
とき、出力波形記憶手段２４から、対応する正規波形の
信号を後段の回路に出力させる。
Description
【０００１】
【発明の属する技術分野】本発明は、伝送線路を介して
データを高速に送受信する信号伝送装置及び信号伝送方
法の改良に関する。
データを高速に送受信する信号伝送装置及び信号伝送方
法の改良に関する。
【０００２】
【従来の技術】従来のデータ伝送方式は、ディジタルデ
ータを送受信する場合、伝送線路の終端にターミネータ
を接続して伝送信号の反射を抑えたり、伝送線路の始端
にダンピング抵抗を設けて伝送信号の波形を鈍らせて伝
送波形のリンギングを抑えたり、又は、伝送線路のイン
ピーダンスを整合させる抵抗を挿入して伝送線路におけ
るインピーダンス整合を行って、伝送信号の反射を抑
え、これ等により伝送信号を高速に且つ正確に送受信し
ていた。
ータを送受信する場合、伝送線路の終端にターミネータ
を接続して伝送信号の反射を抑えたり、伝送線路の始端
にダンピング抵抗を設けて伝送信号の波形を鈍らせて伝
送波形のリンギングを抑えたり、又は、伝送線路のイン
ピーダンスを整合させる抵抗を挿入して伝送線路におけ
るインピーダンス整合を行って、伝送信号の反射を抑
え、これ等により伝送信号を高速に且つ正確に送受信し
ていた。
【０００３】
【発明が解決しようとする課題】しかしながら、前記従
来の技術では、伝送線路に配置するターミネータ用の抵
抗、又はインピーダンス整合用の抵抗としては、予め伝
送線路のインピーダンス等を計算した場合の固有抵抗が
使用される。従って、新規の回路が伝送線路に追加され
た場合等では、伝送線路のインピーダンス整合等が取れ
なくなって、伝送線路の終端で反射が起って伝送波形の
リンギングが生じる。その結果、伝送波形は、ＨＩ，Ｌ
ＯＷ判断用のスレッシュホールド値を越え又は下回っ
て、オーバーシュートやアンダーシュートが生じ易く、
伝送データを受けた回路で誤動作を招く可能性がある。
来の技術では、伝送線路に配置するターミネータ用の抵
抗、又はインピーダンス整合用の抵抗としては、予め伝
送線路のインピーダンス等を計算した場合の固有抵抗が
使用される。従って、新規の回路が伝送線路に追加され
た場合等では、伝送線路のインピーダンス整合等が取れ
なくなって、伝送線路の終端で反射が起って伝送波形の
リンギングが生じる。その結果、伝送波形は、ＨＩ，Ｌ
ＯＷ判断用のスレッシュホールド値を越え又は下回っ
て、オーバーシュートやアンダーシュートが生じ易く、
伝送データを受けた回路で誤動作を招く可能性がある。
【０００４】本発明は前記問題点に着目し、その目的
は、伝送線路上での特性変化があっても、この変化に良
好に対処して、伝送信号を受信した回路の誤動作を確実
に防止することにある。
は、伝送線路上での特性変化があっても、この変化に良
好に対処して、伝送信号を受信した回路の誤動作を確実
に防止することにある。
【０００５】
【課題を解決するための手段】以上の目的を達成するた
め、本発明では、信号受信側において、予め、送信すべ
き複数の伝送波形（正規伝送波形）を記憶すると共に、
これ等信号を実際に伝送線路を経て試験的に伝送し、こ
の伝送された信号を受信した実際の各伝送波形（受信伝
送波形）を予め受信側で記憶しておき、通常のデータ伝
送時には、受信した伝送波形を前記予め記憶した受信伝
送波形と比較し、一致する場合に、これに対応する前記
正規伝送波形を後段の回路に出力して、この伝送信号を
受けて動作する回路の誤動作を防止する。
め、本発明では、信号受信側において、予め、送信すべ
き複数の伝送波形（正規伝送波形）を記憶すると共に、
これ等信号を実際に伝送線路を経て試験的に伝送し、こ
の伝送された信号を受信した実際の各伝送波形（受信伝
送波形）を予め受信側で記憶しておき、通常のデータ伝
送時には、受信した伝送波形を前記予め記憶した受信伝
送波形と比較し、一致する場合に、これに対応する前記
正規伝送波形を後段の回路に出力して、この伝送信号を
受けて動作する回路の誤動作を防止する。
【０００６】すなわち、請求項１の発明の信号伝送装置
は、信号を出力する信号出力手段と、前記信号出力手段
から出力された信号が伝送される伝送線路と、前記伝送
線路を経て信号を受信する信号受信手段と、前記信号受
信手段が受信した信号を、前記信号出力手段から出力す
る正規の波形の信号に変換して後段の回路に出力する信
号変換手段とを備えたことを特徴とする。
は、信号を出力する信号出力手段と、前記信号出力手段
から出力された信号が伝送される伝送線路と、前記伝送
線路を経て信号を受信する信号受信手段と、前記信号受
信手段が受信した信号を、前記信号出力手段から出力す
る正規の波形の信号に変換して後段の回路に出力する信
号変換手段とを備えたことを特徴とする。
【０００７】請求項２記載の発明は、前記請求項１記載
の信号伝送装置において、前記信号変換手段は、前記信
号出力手段から出力する正規の波形の信号を予め記憶す
る正規信号記憶手段を有することを特徴とする。
の信号伝送装置において、前記信号変換手段は、前記信
号出力手段から出力する正規の波形の信号を予め記憶す
る正規信号記憶手段を有することを特徴とする。
【０００８】請求項３記載の発明は、前記請求項２記載
の信号伝送装置において、前記信号変換手段は、前記伝
送線路を経て受信する信号の波形を予め記憶する波形記
憶手段を有することを特徴とする。
の信号伝送装置において、前記信号変換手段は、前記伝
送線路を経て受信する信号の波形を予め記憶する波形記
憶手段を有することを特徴とする。
【０００９】請求項４記載の発明は、前記請求項３記載
の信号伝送装置において、前記波形記憶手段は、前記伝
送線路を経て受信する信号の波形を、複数個の離散値に
より記憶することを特徴とする。
の信号伝送装置において、前記波形記憶手段は、前記伝
送線路を経て受信する信号の波形を、複数個の離散値に
より記憶することを特徴とする。
【００１０】請求項５記載の発明は、前記請求項３又は
４記載の信号伝送装置において、前記信号変換手段は、
前記伝送線路を経て受信する信号の波形を、前記波形記
憶手段に予め記憶した記憶信号波形と比較する波形比較
手段を有することを特徴とする。
４記載の信号伝送装置において、前記信号変換手段は、
前記伝送線路を経て受信する信号の波形を、前記波形記
憶手段に予め記憶した記憶信号波形と比較する波形比較
手段を有することを特徴とする。
【００１１】請求項６記載の発明は、前記請求項５記載
の信号伝送装置において、前記信号変換手段は、前記波
形比較手段の比較の結果、両波形が一致するとき、前記
伝送線路に出力された信号に対応する正規波形の信号を
前記正規信号記憶手段から読み出し、後段の回路に出力
することを特徴とする。
の信号伝送装置において、前記信号変換手段は、前記波
形比較手段の比較の結果、両波形が一致するとき、前記
伝送線路に出力された信号に対応する正規波形の信号を
前記正規信号記憶手段から読み出し、後段の回路に出力
することを特徴とする。
【００１２】請求項７記載の発明の信号伝送方法は、信
号を伝送線路に出力する工程と、前記伝送線路を経て前
記信号を受信する工程と、前記受信した信号を、前記伝
送線路に伝送する前の正規の波形の信号に変換して後段
の回路に出力する工程とを備えたことを特徴とする。
号を伝送線路に出力する工程と、前記伝送線路を経て前
記信号を受信する工程と、前記受信した信号を、前記伝
送線路に伝送する前の正規の波形の信号に変換して後段
の回路に出力する工程とを備えたことを特徴とする。
【００１３】請求項８記載の発明は、前記請求項７記載
の信号伝送方法において、別途、前記伝送線路に伝送す
る信号の正規波形を予め記憶する工程と、前記信号を前
記伝送線路を経て伝送し、この伝送された信号を前記伝
送線路を経て実際に受信し、この受信した信号の波形を
予め記憶する波形記憶工程とを備えたことを特徴とす
る。
の信号伝送方法において、別途、前記伝送線路に伝送す
る信号の正規波形を予め記憶する工程と、前記信号を前
記伝送線路を経て伝送し、この伝送された信号を前記伝
送線路を経て実際に受信し、この受信した信号の波形を
予め記憶する波形記憶工程とを備えたことを特徴とす
る。
【００１４】請求項９記載の発明は、前記請求項８記載
の信号伝送方法において、正規波形の信号に変換する工
程は、通常の信号伝送時に、前記伝送線路を経て受信し
た信号の波形を、前記予め記憶した信号の波形と比較
し、両波形が一致するとき、前記伝送された信号に対応
する正規波形の信号を出力することを特徴とする。
の信号伝送方法において、正規波形の信号に変換する工
程は、通常の信号伝送時に、前記伝送線路を経て受信し
た信号の波形を、前記予め記憶した信号の波形と比較
し、両波形が一致するとき、前記伝送された信号に対応
する正規波形の信号を出力することを特徴とする。
【００１５】請求項１０記載の発明は、前記請求項８記
載の信号伝送方法において、前記波形記憶工程は、動作
の開始毎に行われることを特徴とする。
載の信号伝送方法において、前記波形記憶工程は、動作
の開始毎に行われることを特徴とする。
【００１６】請求項１１記載の発明は、前記請求項８記
載の信号伝送方法において、前記波形記憶工程は、信号
の誤りが検出される毎に行われることを特徴とする。
載の信号伝送方法において、前記波形記憶工程は、信号
の誤りが検出される毎に行われることを特徴とする。
【００１７】請求項１２記載の発明は、前記請求項８記
載の信号伝送方法において、前記波形記憶工程は、温度
が所定幅変化する毎に行われることを特徴とする。
載の信号伝送方法において、前記波形記憶工程は、温度
が所定幅変化する毎に行われることを特徴とする。
【００１８】以上の構成により、本発明では、伝送波形
が伝送線路を伝送中に歪んでオーバーシュート又はアン
ダーシュート等を生じる場合であっても、受信側におい
て、前記歪んだ伝送波形を、これに対応する正規の伝送
波形（送信側から伝送する伝送波形）に変換するので、
この正規の伝送波形を受けて動作する回路は誤動作する
ことがない。
が伝送線路を伝送中に歪んでオーバーシュート又はアン
ダーシュート等を生じる場合であっても、受信側におい
て、前記歪んだ伝送波形を、これに対応する正規の伝送
波形（送信側から伝送する伝送波形）に変換するので、
この正規の伝送波形を受けて動作する回路は誤動作する
ことがない。
【００１９】しかも、伝送線路の特性の変化があれば、
その変化毎に、再度、正規伝送波形を伝送線路を経て試
験的に伝送し、その受信伝送波形を記憶し直せば、受信
した信号を用いる後段の回路では、常に、伝送すべき正
規の伝送波形を用いて所期通り動作することが可能であ
る。
その変化毎に、再度、正規伝送波形を伝送線路を経て試
験的に伝送し、その受信伝送波形を記憶し直せば、受信
した信号を用いる後段の回路では、常に、伝送すべき正
規の伝送波形を用いて所期通り動作することが可能であ
る。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図５までの図面を用いて説明する。
て、図１から図５までの図面を用いて説明する。
【００２１】図１は本発明の信号伝送装置の全体構成を
示す。同図において、１はプロセッサ、３はデータ信号
７を出力するデータ出力手段であって信号出力手段を構
成する。４はセレクタ、８は前記データ信号７が伝送さ
れる伝送線路、５は前記データ信号７を前記伝送線路８
を経て入力するデータ入力手段であって、信号受信手段
を構成する。
示す。同図において、１はプロセッサ、３はデータ信号
７を出力するデータ出力手段であって信号出力手段を構
成する。４はセレクタ、８は前記データ信号７が伝送さ
れる伝送線路、５は前記データ信号７を前記伝送線路８
を経て入力するデータ入力手段であって、信号受信手段
を構成する。
【００２２】また、１０はコンフィギュレーションサイ
クル実施手段、１６はコンフィギュレーション信号発生
手段であって、この両手段は試験的に信号を伝送して前
記伝送線路８を経て受信される信号の波形を予め確認す
るために配置される。６は伝送線路８を経て受信される
信号を取り込む波形取り込み手段、１９は入力波形記憶
手段であって、前記受信された信号の波形を記憶し、波
形記憶手段を構成する。１５は波形比較手段であって、
通常のデータ伝送時に、伝送線路８を経て受信した信号
の波形を、前記入力波形記憶手段１９に予め記憶した波
形と比較するものである。２２は出力波形記憶手段であ
って、伝送線路８に伝送される既知出力波形（正規の信
号）２１の波形が前記プロセッサ１から送られて、この
正規の信号を予め記憶しており、正規信号記憶手段を構
成する。前記出力波形記憶手段２２が予め記憶する既知
出力波形２１は、１種類の場合と複数種類の場合とがあ
る。以上の構成により、信号変換手段３０を構成する。
クル実施手段、１６はコンフィギュレーション信号発生
手段であって、この両手段は試験的に信号を伝送して前
記伝送線路８を経て受信される信号の波形を予め確認す
るために配置される。６は伝送線路８を経て受信される
信号を取り込む波形取り込み手段、１９は入力波形記憶
手段であって、前記受信された信号の波形を記憶し、波
形記憶手段を構成する。１５は波形比較手段であって、
通常のデータ伝送時に、伝送線路８を経て受信した信号
の波形を、前記入力波形記憶手段１９に予め記憶した波
形と比較するものである。２２は出力波形記憶手段であ
って、伝送線路８に伝送される既知出力波形（正規の信
号）２１の波形が前記プロセッサ１から送られて、この
正規の信号を予め記憶しており、正規信号記憶手段を構
成する。前記出力波形記憶手段２２が予め記憶する既知
出力波形２１は、１種類の場合と複数種類の場合とがあ
る。以上の構成により、信号変換手段３０を構成する。
【００２３】更に、２はコンフィギュレーション開始信
号、９は伝送線路波形、１１は停止命令信号、１２はセ
レクト信号、１３はコンフォギュレーションサイクル信
号、１４は入力波形信号、１７は実施命令信号、１８は
既知波形信号、２０はコンフィギュレーション信号、２
３は出力波形選択信号、２４は出力波形である。
号、９は伝送線路波形、１１は停止命令信号、１２はセ
レクト信号、１３はコンフォギュレーションサイクル信
号、１４は入力波形信号、１７は実施命令信号、１８は
既知波形信号、２０はコンフィギュレーション信号、２
３は出力波形選択信号、２４は出力波形である。
【００２４】本実施の形態の信号伝送装置は、通常のデ
ータ伝送を行う通常サイクルと、その前に行う初期化サ
イクルとに大別される。この初期化サイクルは、電源Ｏ
Ｎ時の動作開始毎に繰り返し行われる。
ータ伝送を行う通常サイクルと、その前に行う初期化サ
イクルとに大別される。この初期化サイクルは、電源Ｏ
Ｎ時の動作開始毎に繰り返し行われる。
【００２５】初期化時には、プロセッサ１は、コンフィ
ギュレーション開始信号２を出力し、コンフィギュレー
ションサイクル実施手段１０は前記コンフィギュレーシ
ョン開始信号２を受けて、データ出力手段３に停止命令
信号１１を出力し、データ出力手段３の動作を停止させ
る。
ギュレーション開始信号２を出力し、コンフィギュレー
ションサイクル実施手段１０は前記コンフィギュレーシ
ョン開始信号２を受けて、データ出力手段３に停止命令
信号１１を出力し、データ出力手段３の動作を停止させ
る。
【００２６】更に、前記プロセッサ１は、実施命令信号
１７をコンフィギュレーション信号発生手段１６に出力
する。コンフィギュレーション信号発生手段１６は、実
施命令信号１７を受けると、コンフィギュレーション信
号２０内に同期部分を持たせて、又は別途に同期信号を
発生させて、コンフィギュレーション信号２０をセレク
タ４に出力する。前記コンフィギュレーション信号２０
内に持たせる同期部分は、例えば、信号波形の振幅が
“０”値と“１”値との間で変化する場合に、通常の
“１”値の状態から、“０”値の状態が所定期間（例え
ば１００ｎ秒）継続させる構成より成る。コンフィギュ
レーションサイクル実施手段１０は、前記セレクタ４に
対してセレクト信号１２を出力し、前記セレクタ４は、
セレクト信号１２を受けると、データ出力手段３からの
データ信号７に代えて、コンフィギュレーション信号発
生手段１６からのコンフィギュレーション信号２０、及
び同期信号が発生している場合にはこの同期信号を選択
して、これ等信号を伝送線路８に出力する。
１７をコンフィギュレーション信号発生手段１６に出力
する。コンフィギュレーション信号発生手段１６は、実
施命令信号１７を受けると、コンフィギュレーション信
号２０内に同期部分を持たせて、又は別途に同期信号を
発生させて、コンフィギュレーション信号２０をセレク
タ４に出力する。前記コンフィギュレーション信号２０
内に持たせる同期部分は、例えば、信号波形の振幅が
“０”値と“１”値との間で変化する場合に、通常の
“１”値の状態から、“０”値の状態が所定期間（例え
ば１００ｎ秒）継続させる構成より成る。コンフィギュ
レーションサイクル実施手段１０は、前記セレクタ４に
対してセレクト信号１２を出力し、前記セレクタ４は、
セレクト信号１２を受けると、データ出力手段３からの
データ信号７に代えて、コンフィギュレーション信号発
生手段１６からのコンフィギュレーション信号２０、及
び同期信号が発生している場合にはこの同期信号を選択
して、これ等信号を伝送線路８に出力する。
【００２７】続いて、コンフィギュレーションサイクル
実施手段１０は、データ入力手段５に対してコンフィギ
ュレーションサイクル信号１３を出力して、コンフィギ
ュレーションサイクルが開始したことを伝達する。デー
タ入力手段５は、伝送線路８を介してコンフィギュレー
ション信号２０及び同期信号を受信し、波形取り込み手
段６に出力する。波形取り込み手段６は、コンフィギュ
レーションサイクル信号１３が伝達されているときに
は、入力波形信号１４（つまり、伝送線路８を経て受け
たコンフィギュレーション信号２０）を入力波形記憶手
段１９に記憶させる。
実施手段１０は、データ入力手段５に対してコンフィギ
ュレーションサイクル信号１３を出力して、コンフィギ
ュレーションサイクルが開始したことを伝達する。デー
タ入力手段５は、伝送線路８を介してコンフィギュレー
ション信号２０及び同期信号を受信し、波形取り込み手
段６に出力する。波形取り込み手段６は、コンフィギュ
レーションサイクル信号１３が伝達されているときに
は、入力波形信号１４（つまり、伝送線路８を経て受け
たコンフィギュレーション信号２０）を入力波形記憶手
段１９に記憶させる。
【００２８】次に、通常のデータ伝送について説明す
る。この通常のデータ伝送の際には、データ出力手段３
からデータ信号７が出力される。コンフィギュレーショ
ンサイクル実施手段１０は、セレクタ４に対してデータ
信号７を選択するセレクト信号１２を出力し、前記セレ
クタ４は、前記セレクト信号１２を受けて、データ出力
手段３からのデータ信号７を選択して、このデータ信号
７を伝送線路８に出力する。
る。この通常のデータ伝送の際には、データ出力手段３
からデータ信号７が出力される。コンフィギュレーショ
ンサイクル実施手段１０は、セレクタ４に対してデータ
信号７を選択するセレクト信号１２を出力し、前記セレ
クタ４は、前記セレクト信号１２を受けて、データ出力
手段３からのデータ信号７を選択して、このデータ信号
７を伝送線路８に出力する。
【００２９】更に、データ入力手段５は、伝送線路８を
介してデータ信号７を受信する。波形取り込み手段６
は、コンフィギュレーションサイクル信号１３が伝達さ
れていないときには、入力波形信号１４（つまり、デー
タ信号７）を波形比較手段１５に出力する。一方、入力
波形記憶手段１９は、入力波形信号１４に対応した既知
波形信号１８を波形比較手段１５に出力する。波形比較
手段１５は、入力波形信号１４と既知波形信号１８とを
比較し、その結果を出力波形選択信号２３として出力す
る。出力波形記憶手段２２は、プロセッサ１から予め記
憶された既知出力波形２１のうち、出力波形選択信号２
３に対応した所定の既知出力波形を、出力波形２４とし
て、後段の回路（図示せず）に出力する。
介してデータ信号７を受信する。波形取り込み手段６
は、コンフィギュレーションサイクル信号１３が伝達さ
れていないときには、入力波形信号１４（つまり、デー
タ信号７）を波形比較手段１５に出力する。一方、入力
波形記憶手段１９は、入力波形信号１４に対応した既知
波形信号１８を波形比較手段１５に出力する。波形比較
手段１５は、入力波形信号１４と既知波形信号１８とを
比較し、その結果を出力波形選択信号２３として出力す
る。出力波形記憶手段２２は、プロセッサ１から予め記
憶された既知出力波形２１のうち、出力波形選択信号２
３に対応した所定の既知出力波形を、出力波形２４とし
て、後段の回路（図示せず）に出力する。
【００３０】図２は、図１に示した波形取り込み手段６
及び波形比較手段１５の内部構成を示す。
及び波形比較手段１５の内部構成を示す。
【００３１】同図の波形取り込み手段６において、１０
５は入力信号であって、符号１０１で示す入力波形を持
つ。１０２はＡ／Ｄ変換手段、１０６はＡ／Ｄ変換され
て離散値となった入力波形、１０３は前記離散値となっ
た入力波形を８段階で示した離散値が入力されるバッフ
ァ、１０７は離散化された入力波形に対するアドレス、
１０８は離散化された入力波形の値を３ビットで出力す
る信号である。
５は入力信号であって、符号１０１で示す入力波形を持
つ。１０２はＡ／Ｄ変換手段、１０６はＡ／Ｄ変換され
て離散値となった入力波形、１０３は前記離散値となっ
た入力波形を８段階で示した離散値が入力されるバッフ
ァ、１０７は離散化された入力波形に対するアドレス、
１０８は離散化された入力波形の値を３ビットで出力す
る信号である。
【００３２】また、同図の波形比較手段１５において、
１０９は比較器、１１０は出力波形選択信号、１１１
は、入力された波形と既知の波形とを比較するために、
離散化された入力波形１０６のアドレス、及び入力波形
記憶手段１９に記憶された既知波形のアドレスを発生す
るアドレス発生手段、１１２は離散化された既知波形に
対するアドレス、１１３は離散化された既知波形の値を
３ビットで出力する信号である。
１０９は比較器、１１０は出力波形選択信号、１１１
は、入力された波形と既知の波形とを比較するために、
離散化された入力波形１０６のアドレス、及び入力波形
記憶手段１９に記憶された既知波形のアドレスを発生す
るアドレス発生手段、１１２は離散化された既知波形に
対するアドレス、１１３は離散化された既知波形の値を
３ビットで出力する信号である。
【００３３】前記波形取り込み手段６は、１サイクルの
信号を８回サンプリングし、各サンプリング値をＡ／Ｄ
変換器１０２により８段階の離散値に変換して、２進数
の３ビットの値にし、この３ビットの入力波形信号１０
８をアドレス発生手段１１１からのアドレス１０７を元
に波形比較手段１５に出力する。また、入力波形記憶手
段１９では、アドレス発生手段１１１からのアドレス１
１２を元に、対応する３ビットの既知波形データ１１３
を前記波形比較手段１５に出力する。波形比較手段１５
は、前記入力された３ビットのデータ（入力伝送波形）
１０８と、既知波形データ１１３とを比較器１０９で比
較し、同一の場合には、”ＨＩ”の出力波形選択信号１
１０を出力波形記憶手段２２に出力する。
信号を８回サンプリングし、各サンプリング値をＡ／Ｄ
変換器１０２により８段階の離散値に変換して、２進数
の３ビットの値にし、この３ビットの入力波形信号１０
８をアドレス発生手段１１１からのアドレス１０７を元
に波形比較手段１５に出力する。また、入力波形記憶手
段１９では、アドレス発生手段１１１からのアドレス１
１２を元に、対応する３ビットの既知波形データ１１３
を前記波形比較手段１５に出力する。波形比較手段１５
は、前記入力された３ビットのデータ（入力伝送波形）
１０８と、既知波形データ１１３とを比較器１０９で比
較し、同一の場合には、”ＨＩ”の出力波形選択信号１
１０を出力波形記憶手段２２に出力する。
【００３４】図３は、前記出力波形記憶手段２２の内部
構成を示す。同図において、２０１は前記波形取り込み
手段６の比較器１０９からの出力波形選択信号、２０２
は、前記出力波形選択信号２０１をアドレス変換すると
共に新たにアドレスを発生すし、アドレス２０３を出力
するアドレス部、２０４は図１のプロセッサ１からの既
知出力波形（離散値で表現される）、２０５は前記既知
出力波形２０４の離散値を記憶する記憶領域であって、
前記アドレス部２０２のアドレス２０３を受け、このア
ドレスに対応する既知出力波形２０６を出力する。２０
７は既知出力波形（離散値）２０６をアナログデータに
変換するＤ／Ａ変換部、２０８はＤ／Ａ変換部２０７か
ら出力されるアナログ出力波形である。
構成を示す。同図において、２０１は前記波形取り込み
手段６の比較器１０９からの出力波形選択信号、２０２
は、前記出力波形選択信号２０１をアドレス変換すると
共に新たにアドレスを発生すし、アドレス２０３を出力
するアドレス部、２０４は図１のプロセッサ１からの既
知出力波形（離散値で表現される）、２０５は前記既知
出力波形２０４の離散値を記憶する記憶領域であって、
前記アドレス部２０２のアドレス２０３を受け、このア
ドレスに対応する既知出力波形２０６を出力する。２０
７は既知出力波形（離散値）２０６をアナログデータに
変換するＤ／Ａ変換部、２０８はＤ／Ａ変換部２０７か
ら出力されるアナログ出力波形である。
【００３５】具体的に、前記波形取り込み手段６は、初
期化時に、同期信号又はコンフィギュレーション信号２
０に含まれる同期部分を受けた後に、コンフィギュレー
ション信号２０を取り込み、サンプル毎に離散値を入力
波形記憶手段１９に出力する。入力波形記憶手段１９
は、８個のサンプル値を１つの信号波形として記憶す
る。アドレス発生手段１１１は、０、１…７の８個のア
ドレス１０７を順次発生することを繰り返し、これ等を
順次バッファ１０３に出力し、バッファ１０３は入力さ
れたアドレスに対応する離散値を出力する。
期化時に、同期信号又はコンフィギュレーション信号２
０に含まれる同期部分を受けた後に、コンフィギュレー
ション信号２０を取り込み、サンプル毎に離散値を入力
波形記憶手段１９に出力する。入力波形記憶手段１９
は、８個のサンプル値を１つの信号波形として記憶す
る。アドレス発生手段１１１は、０、１…７の８個のア
ドレス１０７を順次発生することを繰り返し、これ等を
順次バッファ１０３に出力し、バッファ１０３は入力さ
れたアドレスに対応する離散値を出力する。
【００３６】初期化時に、入力波形記憶手段１９が複数
種類の入力信号波形を記憶する場合には、アドレス発生
手段１１１は、入力波形記憶手段１９に出力するアドレ
ス１１２として、既に入力波形記憶手段１９に記憶され
た信号波形のアドレス数の合計値をオフセットアドレス
とし、そのオフセットアドレスに今回の信号波形のアド
レスを加算したアドレスを生成する。従って、通常のデ
ータ伝送時に、波形取り込み手段６で取り込まれる信号
波形が最初又は２番目以降の波形であっても、その波形
に対応する信号波形が入力波形記憶手段１９から読み出
され、波形比較手段１５に出力される。
種類の入力信号波形を記憶する場合には、アドレス発生
手段１１１は、入力波形記憶手段１９に出力するアドレ
ス１１２として、既に入力波形記憶手段１９に記憶され
た信号波形のアドレス数の合計値をオフセットアドレス
とし、そのオフセットアドレスに今回の信号波形のアド
レスを加算したアドレスを生成する。従って、通常のデ
ータ伝送時に、波形取り込み手段６で取り込まれる信号
波形が最初又は２番目以降の波形であっても、その波形
に対応する信号波形が入力波形記憶手段１９から読み出
され、波形比較手段１５に出力される。
【００３７】出力波形記憶手段２２は、プロセッサ１か
ら既知出力波形２１を受ける。１つの既知出力波形２１
は、８個の離散値より成る。既知出力波形２１が複数種
類の場合には、次の波形を記憶するために、オフセット
アドレスが与えられる。即ち、本実施の形態では、８ア
ドレス分のオフセットアドレスを足して、次の既知出力
波形を出力波形記憶手段２２に記憶する。
ら既知出力波形２１を受ける。１つの既知出力波形２１
は、８個の離散値より成る。既知出力波形２１が複数種
類の場合には、次の波形を記憶するために、オフセット
アドレスが与えられる。即ち、本実施の形態では、８ア
ドレス分のオフセットアドレスを足して、次の既知出力
波形を出力波形記憶手段２２に記憶する。
【００３８】出力波形記憶手段２２のアドレス部２０３
は、前記波形比較手段１５からの出力波形選択信号１１
０を受け、この信号（＝“１”値）１１０を変換して、
前記波形比較手段１５のアドレス発生手段１１１と同様
に“０”〜“７”までの対応するアドレス２０３を生成
し、このアドレス２０３に対応する離散値２０６が記憶
領域２５から出力される。記憶領域２５が複数種類の信
号波形を記憶する場合には、入力波形記憶手段１９での
オフセットアドレスが前記波形比較手段１５からの出力
波形選択信号と共に出力波形記憶手段２２のアドレス部
２０２に出力される。このアドレス部２０２は、その出
力するアドレス２０３に前記オフセットアドレスを含め
る。従って、入力信号１０５が入力波形記憶手段１９内
の所定番目の入力伝送波形と比較されて一致した際に
は、記憶領域２０５からは、その所定番目の既知波形が
対応して出力される。
は、前記波形比較手段１５からの出力波形選択信号１１
０を受け、この信号（＝“１”値）１１０を変換して、
前記波形比較手段１５のアドレス発生手段１１１と同様
に“０”〜“７”までの対応するアドレス２０３を生成
し、このアドレス２０３に対応する離散値２０６が記憶
領域２５から出力される。記憶領域２５が複数種類の信
号波形を記憶する場合には、入力波形記憶手段１９での
オフセットアドレスが前記波形比較手段１５からの出力
波形選択信号と共に出力波形記憶手段２２のアドレス部
２０２に出力される。このアドレス部２０２は、その出
力するアドレス２０３に前記オフセットアドレスを含め
る。従って、入力信号１０５が入力波形記憶手段１９内
の所定番目の入力伝送波形と比較されて一致した際に
は、記憶領域２０５からは、その所定番目の既知波形が
対応して出力される。
【００３９】図３の既知出力波形の記憶領域２０５に
は、予め、図５（ａ）及び（ｂ）に示す離散的な正規の
信号２１８、２１９が記憶されている。動作開始当初の
初期化時には、伝送線路８を経て波形取り込み手段６で
取り込まれた信号が離散的な値に変換され、これが図５
（ａ）及び（ｂ）に示す入力波形２０９、２１５として
入力波形記憶手段１９に予め記憶される。尚、入力波形
２０９は長いサイクルのデータ信号波形を示し、入力波
形２１５は短いサイクルのデータ信号波形を示す。尚、
図５において、２１２はＨＩ領域におけるスレッシュホ
ールド、２１３は中間電位のリファレンス値、２１４は
ＬＯＷ領域におけるスレッシュホールドを示す。
は、予め、図５（ａ）及び（ｂ）に示す離散的な正規の
信号２１８、２１９が記憶されている。動作開始当初の
初期化時には、伝送線路８を経て波形取り込み手段６で
取り込まれた信号が離散的な値に変換され、これが図５
（ａ）及び（ｂ）に示す入力波形２０９、２１５として
入力波形記憶手段１９に予め記憶される。尚、入力波形
２０９は長いサイクルのデータ信号波形を示し、入力波
形２１５は短いサイクルのデータ信号波形を示す。尚、
図５において、２１２はＨＩ領域におけるスレッシュホ
ールド、２１３は中間電位のリファレンス値、２１４は
ＬＯＷ領域におけるスレッシュホールドを示す。
【００４０】その後の通常のデータ伝送時には、伝送線
路８を経て入力されてきた信号波形９と、前記予め記憶
された入力波形２０９、２１５とが波形比較手段１５で
比較され、一致すれば、出力波形記憶手段２２において
対応する正規波形の出力信号２１８又は２１９が出力さ
れる。
路８を経て入力されてきた信号波形９と、前記予め記憶
された入力波形２０９、２１５とが波形比較手段１５で
比較され、一致すれば、出力波形記憶手段２２において
対応する正規波形の出力信号２１８又は２１９が出力さ
れる。
【００４１】ここで、通常のデータ伝送時において、伝
送線路８を経て入力された信号波形が波形２０９の場合
には、図４（ａ）に示すように、誤ってスレッシュホル
ド２１２、２１４を越えて低下又は上昇してしまった部
分２１０が存在し、このため、正規信号ではＨＩ又はＬ
ＯＷレベルであるべき部分２１１において、従来では一
時的にＬＯＷ又はＨＩ信号となり、後段の回路で誤動作
を招く。同様に、伝送線路８を経て入力された信号波形
が波形２１５の場合には、図４（ｂ）に示すように、誤
ってスレッシュホルド２１２、２１４を越えて低下又は
上昇してしまった部分２１６が存在し、このため、正規
信号ではＨＩ又はＬＯＷレベルであるべき部分２１１に
おいて、従来では一時的にＬＯＷ又はＨＩ信号となり、
後段の回路で誤動作を招く。
送線路８を経て入力された信号波形が波形２０９の場合
には、図４（ａ）に示すように、誤ってスレッシュホル
ド２１２、２１４を越えて低下又は上昇してしまった部
分２１０が存在し、このため、正規信号ではＨＩ又はＬ
ＯＷレベルであるべき部分２１１において、従来では一
時的にＬＯＷ又はＨＩ信号となり、後段の回路で誤動作
を招く。同様に、伝送線路８を経て入力された信号波形
が波形２１５の場合には、図４（ｂ）に示すように、誤
ってスレッシュホルド２１２、２１４を越えて低下又は
上昇してしまった部分２１６が存在し、このため、正規
信号ではＨＩ又はＬＯＷレベルであるべき部分２１１に
おいて、従来では一時的にＬＯＷ又はＨＩ信号となり、
後段の回路で誤動作を招く。
【００４２】しかし、本実施の形態では、既述のよう
に、出力波形記憶手段２２に記憶された正規信号に変換
して、後段の回路に出力するので、この回路での誤動作
を確実に防止することができる。
に、出力波形記憶手段２２に記憶された正規信号に変換
して、後段の回路に出力するので、この回路での誤動作
を確実に防止することができる。
【００４３】尚、前記実施の形態では、動作の開始毎に
初期化サイクルを行ったが、その他、データ入力手段５
が入力したデータの誤りを検出し、この検出時毎に初期
化サイクルを実行してもよく、また、伝送線路８の所定
箇所の温度を検出し、この温度が所定幅以上変化する毎
に初期化サイクルを実行してもよい。
初期化サイクルを行ったが、その他、データ入力手段５
が入力したデータの誤りを検出し、この検出時毎に初期
化サイクルを実行してもよく、また、伝送線路８の所定
箇所の温度を検出し、この温度が所定幅以上変化する毎
に初期化サイクルを実行してもよい。
【００４４】
【発明の効果】以上説明したように、本発明の信号伝送
装置及び信号伝送方法によれば、伝送波形が伝送線路を
伝送中に反射等で歪んでオーバーシュート又はアンダー
シュート等を生じる場合であっても、受信側において、
前記歪んだ伝送波形を、これに対応する正規の伝送波形
（送信側から伝送する伝送波形）に変換したので、この
正規の伝送波形を受けて動作する回路は誤動作すること
がない。
装置及び信号伝送方法によれば、伝送波形が伝送線路を
伝送中に反射等で歪んでオーバーシュート又はアンダー
シュート等を生じる場合であっても、受信側において、
前記歪んだ伝送波形を、これに対応する正規の伝送波形
（送信側から伝送する伝送波形）に変換したので、この
正規の伝送波形を受けて動作する回路は誤動作すること
がない。
【００４５】しかも、伝送線路の特性の変化があれば、
その変化毎に、再度、信号を伝送線路を経て試験的に伝
送して、その受信伝送波形を記憶し直せば、常に、受信
信号を正規波形の信号に変換できて、後段の回路の動作
を所期通り確保でき、誤動作を確実に防止できる効果を
奏する。
その変化毎に、再度、信号を伝送線路を経て試験的に伝
送して、その受信伝送波形を記憶し直せば、常に、受信
信号を正規波形の信号に変換できて、後段の回路の動作
を所期通り確保でき、誤動作を確実に防止できる効果を
奏する。
【図１】本発明の実施の形態の信号伝送装置の全体構成
を示す図である。
を示す図である。
【図２】同信号伝送装置に備える波形取り込み手段、波
形比較手段及び入力波形記憶手段の内部構成を示す図で
ある。
形比較手段及び入力波形記憶手段の内部構成を示す図で
ある。
【図３】同信号伝送装置に備える出力波形記憶手段の内
部構成を示す図である。
部構成を示す図である。
【図４】従来における誤った出力波形を示す図である。
【図５】本発明における正規の出力波形を示す図であ
る。
る。
１ プロセッサ ３ データ出力手段（信号出力手段） ５ データ入力手段（信号受信手段） ６ 波形取り込み手段 ８ 伝送線路 １５ 波形比較手段 １６ コンフィギュレーション信号発生手段 １９ 入力波形記憶手段（波形記憶手段） ２２ 出力波形記憶手段（正規信号記憶手段） ３０ 信号変換手段
Claims (12)
- 【請求項１】 信号を出力する信号出力手段と、 前記信号出力手段から出力された信号が伝送される伝送
線路と、 前記伝送線路を経て信号を受信する信号受信手段と、 前記信号受信手段が受信した信号を、前記信号出力手段
から出力する正規の波形の信号に変換して後段の回路に
出力する信号変換手段とを備えたことを特徴とする信号
伝送装置。 - 【請求項２】 前記信号変換手段は、 前記信号出力手段から出力する正規の波形の信号を予め
記憶する正規信号記憶手段を有することを特徴とする請
求項１記載の信号伝送装置。 - 【請求項３】 前記信号変換手段は、 前記伝送線路を経て受信する信号の波形を予め記憶する
波形記憶手段を有することを特徴とする請求項２記載の
信号伝送装置。 - 【請求項４】 前記波形記憶手段は、 前記伝送線路を経て受信する信号の波形を、複数個の離
散値により記憶することを特徴とする請求項３記載の信
号伝送装置。 - 【請求項５】 前記信号変換手段は、 前記伝送線路を経て受信する信号の波形を、前記波形記
憶手段に予め記憶した記憶信号波形と比較する波形比較
手段を有することを特徴とする請求項３又は４記載の信
号伝送装置。 - 【請求項６】 前記信号変換手段は、 前記波形比較手段の比較の結果、両波形が一致すると
き、前記伝送線路に出力された信号に対応する正規波形
の信号を前記正規信号記憶手段から読み出し、後段の回
路に出力することを特徴とする請求項５記載の信号伝送
装置。 - 【請求項７】 信号を伝送線路に出力する工程と、 前記伝送線路を経て前記信号を受信する工程と、 前記受信した信号を、前記伝送線路に伝送する前の正規
の波形の信号に変換して後段の回路に出力する工程とを
備えたことを特徴とする信号伝送方法。 - 【請求項８】 別途、 前記伝送線路に伝送する信号の正規波形を予め記憶する
工程と、 前記信号を前記伝送線路を経て伝送し、この伝送された
信号を前記伝送線路を経て実際に受信し、この受信した
信号の波形を予め記憶する波形記憶工程とを備えたこと
を特徴とする請求項７記載の信号伝送方法。 - 【請求項９】 正規波形の信号に変換する工程は、 通常の信号伝送時に、前記伝送線路を経て受信した信号
の波形を、前記予め記憶した信号の波形と比較し、両波
形が一致するとき、前記伝送された信号に対応する正規
波形の信号を出力することを特徴とする請求項８記載の
信号伝送方法。 - 【請求項１０】 前記波形記憶工程は、動作の開始毎に
行われることを特徴とする請求項８記載の信号伝送方
法。 - 【請求項１１】 前記波形記憶工程は、信号の誤りが検
出される毎に行われることを特徴とする請求項８記載の
信号伝送方法。 - 【請求項１２】 前記波形記憶工程は、温度が所定幅変
化する毎に行われることを特徴とする請求項８記載の信
号伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3908298A JPH11239187A (ja) | 1998-02-20 | 1998-02-20 | 信号伝送装置及び信号伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3908298A JPH11239187A (ja) | 1998-02-20 | 1998-02-20 | 信号伝送装置及び信号伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11239187A true JPH11239187A (ja) | 1999-08-31 |
Family
ID=12543183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3908298A Withdrawn JPH11239187A (ja) | 1998-02-20 | 1998-02-20 | 信号伝送装置及び信号伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11239187A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048347A (ja) * | 2006-08-21 | 2008-02-28 | Fujitsu Ltd | 電子基板およびバックボード伝送方法 |
| WO2008038388A1 (fr) * | 2006-09-28 | 2008-04-03 | Fujitsu Microelectronics Limited | Appareil récepteur de signaux et procédé de mise en forme d'ondes |
| JP2008160762A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 受信装置、受信方法、学習装置、学習方法、およびプログラム |
| JP2008160769A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 受信装置、受信方法、学習装置、学習方法、およびプログラム |
| JP2008160768A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 信号処理装置および信号処理方法、並びにプログラム |
| JP2008160764A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 信号処理装置および信号処理方法、並びにプログラム |
-
1998
- 1998-02-20 JP JP3908298A patent/JPH11239187A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048347A (ja) * | 2006-08-21 | 2008-02-28 | Fujitsu Ltd | 電子基板およびバックボード伝送方法 |
| WO2008038388A1 (fr) * | 2006-09-28 | 2008-04-03 | Fujitsu Microelectronics Limited | Appareil récepteur de signaux et procédé de mise en forme d'ondes |
| JPWO2008038388A1 (ja) * | 2006-09-28 | 2010-01-28 | 富士通マイクロエレクトロニクス株式会社 | 信号受信装置及び波形整形方法 |
| US8582681B2 (en) | 2006-09-28 | 2013-11-12 | Spansion Llc | Signal receiver apparatus and waveform shaping method |
| JP2008160762A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 受信装置、受信方法、学習装置、学習方法、およびプログラム |
| JP2008160769A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 受信装置、受信方法、学習装置、学習方法、およびプログラム |
| JP2008160768A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 信号処理装置および信号処理方法、並びにプログラム |
| JP2008160764A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 信号処理装置および信号処理方法、並びにプログラム |
| US8279979B2 (en) | 2006-12-26 | 2012-10-02 | Sony Corporation | Signal processing apparatus, signal processing method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4773742B2 (ja) | ２線チップ間インターフェース | |
| US20040251912A1 (en) | Cable diagnostics using time domain reflectometry and applications using the same | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US5712633A (en) | Conversion characteristic test circuit for analog/digital converter and method thereof | |
| US8594225B2 (en) | Circuit arrangement, apparatus and process for the serial sending of data via a connection contact | |
| JPH11239187A (ja) | 信号伝送装置及び信号伝送方法 | |
| WO2000033525A1 (en) | Autobaud/autoecho method | |
| US20010015923A1 (en) | Data transfer technique | |
| JP4160068B2 (ja) | ベースバンドプロセッサと無線周波数集積モジュールとの間のデジタルプログラミングインターフェース | |
| EP0530030A2 (en) | Circuit for detecting synchronizing signal in frame synchronization data transmission | |
| CN114342311B (zh) | 用于同步串行数据传输的装置和方法 | |
| JP2983959B1 (ja) | シリアルインターフェイス、及びこれを用いたモデム装置 | |
| US4420818A (en) | Fast load cassette tape recorder interface | |
| CN116339608B (zh) | 一种数据采样方法、系统、芯片、装置与存储介质 | |
| US6718357B2 (en) | Microcomputer including an upper and lower clip circuit | |
| JPH07264263A (ja) | シリアル通信インターフェース装置 | |
| US7233618B2 (en) | Circuit configuration and method for transmitting digital signals | |
| US6285724B1 (en) | Receiving apparatus for decoding serial signal into information signal and communication system with the receiving apparatus | |
| JP2007036850A (ja) | 文字認識回路 | |
| JPH05119070A (ja) | デイジタルオシロスコープ | |
| KR100613305B1 (ko) | 1비트 직렬 통신용 동기코드 선별 방법 및 장치 | |
| JP2794994B2 (ja) | データ伝送速度変換装置 | |
| JP2891190B2 (ja) | 逐次復号装置 | |
| US20120051495A1 (en) | Apparatus for generating control data | |
| JP5548744B2 (ja) | 信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |