JP2009069383A - 液晶表示装置 - Google Patents

Abstract

【課題】共通電極電圧の変化に起因するデータ信号線駆動回路の破壊を防止する。
【解決手段】データ信号線駆動回路１３は、ラッチパルスＬＰに従い、液晶パネル１１のデータ信号線Ｓｊに対する印加電圧を変化させる。共通電極駆動回路２３は、極性制御信号ＲＥＶＣに従い、液晶パネル１１の共通電極３５に対する印加電圧を変化させる。タイミング制御回路２１は、レジスタに設定された値に応じて、ラッチパルスＬＰと極性制御信号ＲＥＶＣが変化するタイミングを切り替える。タイミング制御回路２１を用いてデータ信号線電圧の変化タイミングと共通電極電圧の変化タイミングを一致させることにより、共通電極電圧が変化したときの突き上げや突き下げによるデータ信号線電圧の変化量を小さくし、データ信号線駆動回路１３の破壊を防止する。
【選択図】図１

Description

本発明は、液晶表示装置に関し、より特定的には、共通電極を交流駆動する液晶表示装置に関する。

液晶表示装置では、焼き付きを防止するために、液晶に対して正極性電圧と負極性電圧を切り替えて印加する交流駆動が行われる。また、データ信号線の電圧振幅を小さくするために、液晶印加電圧の極性に応じて、共通電極に対して相対的に低い電圧と相対的に高い電圧を切り替えて印加する駆動（共通電極の交流駆動）が行われることがある。

なお、本願発明に関連して、特許文献１には、２枚の液晶パネルを備えた液晶表示装置において、各液晶パネルの共通電極電圧を同時に互いに逆極性に反転させることが記載されている。
特開２００６−７２２１１号公報

共通電極を交流駆動する液晶表示装置では、表示画面の画質を向上させるために、共通電極の電圧振幅を大きくすることがある。ところが、共通電極の電圧振幅を大きくすると、共通電極電圧が変化したときに、データ信号線の電圧波形に大きなパルス状のノイズが発生し、データ信号線駆動回路が破壊されることがある。

図８は、液晶パネルとデータ信号線駆動回路の一部を示す図である。図８において、破線より上の回路は液晶パネル上に形成されており、破線より下の回路はデータ信号線駆動回路に内蔵されている。データ信号線Ｓｊは、データ信号線駆動回路に内蔵されたＰチャネル型のトランジスタ９１とＮチャネル型のトランジスタ９２とによって駆動される。また、液晶パネルでは、データ信号線Ｓｊと共通電極９３の間に寄生容量Ｃｓが発生する。

共通電極９３の電圧は、図９に示すように、所定の周期で相対的に低いレベルＶｃｏｍＬと相対的に高いレベルＶｃｏｍＨに切り替えられる。共通電極９３とデータ信号線Ｓｊの間には寄生容量Ｃｓが介在しているので、共通電極電圧がＶｃｏｍＬからＶｃｏｍＨに上昇すると、データ信号線Ｓｊの電圧はその影響を受けて一時的に上昇する（以下、この現象を「突き上げ」という）。また、共通電極電圧がＶｃｏｍＨからＶｃｏｍＬに低下すると、データ信号線Ｓｊの電圧は一時的に低下する（以下、この現象を「突き下げ」という）。

共通電極の電圧振幅が小さいときには、突き上げや突き下げが発生しても、データ信号線Ｓｊの電圧はデータ信号線駆動回路の耐圧電圧を超えないので、データ信号線駆動回路が破壊されることはない。しかしながら、共通電極の電圧振幅を大きくすると、突き上げや突き下げによってデータ信号線Ｓｊの電圧が一時的にデータ信号線駆動回路の耐圧電圧を超え、データ信号線駆動回路が破壊されることがある。

このようなデータ信号線駆動回路の破壊を防止する方法として、データ信号線駆動回路の出力段トランジスタ（図８ではトランジスタ９１、９２）のオン抵抗を小さくする方法が考えられる。この方法によれば、共通電極電圧が変化したときの突き上げエネルギーや突き下げエネルギーを電源やグランドに逃がし、突き上げや突き下げの影響を小さくすることができる。

しかしながら、この方法では、出力段トランジスタのオン抵抗が小さいデータ信号線駆動回路を新たに設計する必要がある。これに伴い、データ信号線駆動回路のサイズや形状が変わるので、これまでに使用していた液晶パネルや回路基板などを使用できなくなり、過去の設計資産を利用できなくなる。

それ故に、本発明は、既存のデータ信号線駆動回路を用いた場合でも、共通電極電圧の変化に起因するデータ信号線駆動回路の破壊を防止できる液晶表示装置を提供することを目的とする。

第１の発明は、共通電極を交流駆動する液晶表示装置であって、
複数の走査信号線と、複数のデータ信号線と、前記走査信号線および前記データ信号線の交点近傍に設けられた複数のスイッチング素子と、前記スイッチング素子に対応して設けられた複数の画素電極と、前記画素電極に対向する共通電極とを含む液晶パネルと、
前記走査信号線を駆動する走査信号線駆動回路と、
前記データ信号線に対して、表示データに応じた正極性電圧と負極性電圧を切り替えて印加するデータ信号線駆動回路と、
前記共通電極に対して、相対的に低い電圧と相対的に高い電圧を切り替えて印加する共通電極駆動回路と、
前記走査信号線駆動回路、前記データ信号線駆動回路および前記共通電極駆動回路に対する制御信号を出力するタイミング制御回路とを備え、
前記タイミング制御回路は、前記データ信号線の電圧が変化するタイミングと前記共通電極の電圧が変化するタイミングとの時間差を調整する機能を有することを特徴とする。

第２の発明は、第１の発明において、
前記タイミング制御回路は、外部から値を設定可能なレジスタを含み、前記レジスタに設定された値に応じて、前記データ信号線駆動回路に対する制御信号が変化するタイミングを切り替えることを特徴とする。

第３の発明は、第２の発明において、
前記データ信号線駆動回路は、前記タイミング制御回路から出力されたラッチパルスに従い、前記データ信号線に印加する電圧を変化させ、
前記タイミング制御回路は、前記レジスタに設定された値に応じて、前記ラッチパルスが変化するタイミングを切り替えることを特徴とする。

第４の発明は、第１の発明において、
前記タイミング制御回路は、外部から値を設定可能なレジスタを含み、前記レジスタに設定された値に応じて、前記共通電極駆動回路に対する制御信号が変化するタイミングを切り替えることを特徴とする。

第５の発明は、第４の発明において、
前記共通電極駆動回路は、前記タイミング制御回路から出力された極性制御信号に従い、前記共通電極に印加する電圧を変化させ、
前記タイミング制御回路は、前記レジスタに設定された値に応じて、前記極性制御信号が変化するタイミングを切り替えることを特徴とする。

第６の発明は、第１の発明において、
前記タイミング制御回路から出力された極性制御信号に従い、前記正極性電圧と前記負極性電圧の基準電圧を切り替えて生成する基準電圧生成回路をさらに備え、
前記タイミング制御回路は、外部から値を設定可能なレジスタを含み、前記レジスタに設定された値に応じて、前記極性制御信号が変化するタイミングを切り替えることを特徴とする。

第７の発明は、複数の走査信号線と、複数のデータ信号線と、前記走査信号線および前記データ信号線の交点近傍に設けられた複数のスイッチング素子と、前記スイッチング素子に対応して設けられた複数の画素電極と、前記画素電極に対向する共通電極とを含む液晶パネルの駆動方法であって、
前記走査信号線を駆動するステップと、
前記データ信号線に対して、表示データに応じた正極性電圧と負極性電圧を切り替えて印加するステップと、
前記共通電極に対して、相対的に低い電圧と相対的に高い電圧を切り替えて印加するステップと、
前記走査信号線、前記データ信号線および前記共通電極を駆動するときのタイミングを制御するステップとを備え、
前記タイミングを制御するステップは、前記データ信号線の電圧が変化するタイミングと前記共通電極の電圧が変化するタイミングとの時間差を調整する機能を有することを特徴とする。

上記第１の発明によれば、タイミング制御回路を用いてデータ信号線電圧の変化タイミングと共通電極電圧の変化タイミングを一致させることにより、共通電極電圧が変化したときの突き上げや突き下げによるデータ信号線電圧の変化量を小さくし、データ信号線駆動回路の破壊を防止することができる。また、既存のデータ信号線駆動回路を用いた場合でも、上記の効果を奏することができる。

上記第２の発明によれば、タイミング制御回路がデータ信号線駆動回路に対する制御信号の変化タイミングをレジスタ値に応じて切り替えることにより、データ信号線電圧の変化タイミングと共通電極電圧の変化タイミングを一致させて、共通電極電圧の変化に起因するデータ信号線駆動回路の破壊を防止することができる。

上記第３の発明によれば、データ信号線電圧の変化タイミングがラッチパルスによって定まる場合に、タイミング制御回路がラッチパルスの変化タイミングをレジスタ値に応じて切り替えることにより、データ信号線電圧の変化タイミングと共通電極電圧の変化タイミングを一致させて、共通電極電圧の変化に起因するデータ信号線駆動回路の破壊を防止することができる。

上記第４の発明によれば、タイミング制御回路が共通電極駆動回路に対する制御信号の変化タイミングをレジスタ値に応じて切り替えることにより、データ信号線電圧の変化タイミングと共通電極電圧の変化タイミングを一致させて、共通電極電圧の変化に起因するデータ信号線駆動回路の破壊を防止することができる。

上記第５の発明によれば、共通電極電圧の変化タイミングが極性制御信号によって定まる場合に、タイミング制御回路が極性制御信号の変化タイミングをレジスタ値に応じて切り替えることにより、データ信号線電圧の変化タイミングと共通電極電圧の変化タイミングを一致させて、共通電極電圧の変化に起因するデータ信号線駆動回路の破壊を防止することができる。

上記第６の発明によれば、データ信号線に印加される電圧の基準電圧の極性が極性制御信号によって定まる場合に、タイミング制御回路が極性制御信号の変化タイミングをレジスタ値に応じて切り替えることにより、基準電圧の極性を好適なタイミングで変化させて、基準電圧の変化タイミングとは無関係にデータ信号線電圧を変化させることができる。

上記第７の発明によれば、タイミングを制御するステップにおいてデータ信号線電圧の変化タイミングと共通電極電圧の変化タイミングを一致させることにより、共通電極電圧が変化したときの突き上げや突き下げによるデータ信号線電圧の変化量を小さくし、データ信号線駆動回路の破壊を防止することができる。また、既存のデータ信号線駆動回路を用いた場合でも、上記の効果を奏することができる。

図１は、本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。図１に示す液晶表示装置は、液晶パネル１１、走査信号線駆動回路１２、データ信号線駆動回路１３、タイミング制御回路２１、基準電圧生成回路２２、共通電極駆動回路２３、および、ＥＥＰＲＯＭ（Electronically Erasable Programmable Read Only Memory ）２４を備えている。なお、走査信号線駆動回路１２はゲートドライバ回路、データ信号線駆動回路１３はソースドライバ回路とも呼ばれる。

液晶パネル１１、走査信号線駆動回路１２およびデータ信号線駆動回路１３は、パネル基板１０に搭載されている。タイミング制御回路２１、基準電圧生成回路２２、共通電極駆動回路２３、および、ＥＥＰＲＯＭ２４は、制御基板（図示せず）に搭載されている。パネル基板１０にはフレキシブル回路基板１４が設けられており、フレキシブル回路基板１４の一端は制御基板に設けられたコネクタ２５に挿入可能に構成されている。制御基板上の回路から出力された信号は、コネクタ２５経由でパネル基板１０上の回路に供給される。

図２は、液晶パネル１１の構造を示す図である。図２に示すように、液晶パネル１１は、２枚のガラス基板３１、３２の間に液晶（図示せず）を挟み込んだ構造を有する。一方のガラス基板３１には、互いに平行に配置された複数の走査信号線Ｇ１〜Ｇｍと、走査信号線Ｇ１〜Ｇｍと直交するように互いに平行に配置された複数のデータ信号線Ｓ１〜Ｓｎと、走査信号線Ｇ１〜Ｇｍとデータ信号線Ｓ１〜Ｓｎの交点近傍に配置された複数のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）３３と、ＴＦＴ３３に対応して設けられた複数の画素電極３４とが形成される。ＴＦＴ３３はスイッチング素子として機能し、ＴＦＴ３３のゲート端子、ソース端子およびドレイン端子は、それぞれ、１本の走査信号線、１本のデータ信号線および１個の画素電極３４に接続される。他方のガラス基板３２には、すべての画素電極３４と対向するように共通電極３５が形成される。

走査信号線駆動回路１２は、走査信号線Ｇ１〜Ｇｍを駆動する。より詳細には、走査信号線駆動回路１２は、走査信号線Ｇ１〜Ｇｍの中から１本の走査信号線を順に選択し、選択した走査信号線には選択電圧（例えば、ハイレベル電圧）を印加し、それ以外の走査信号線には非選択電圧（例えば、ローレベル電圧）を印加する。これにより、選択された走査信号線に接続されたｎ個のＴＦＴ３３が導通状態となり、導通状態のＴＦＴ３３に接続されたｎ個の画素電極３４が電圧書き込み可能な状態となる。

データ信号線駆動回路１３は、データ信号線Ｓ１〜Ｓｎをライン反転駆動する。より詳細には、データ信号線駆動回路１３は、データ信号線Ｓ１〜Ｓｎに対して、１ラインごとに表示データに応じた正極性電圧と表示データに応じた負極性電圧を切り替えて印加する。これにより、電圧書き込み可能な状態にあるｎ個の画素電極３４に、表示データに応じた正極性電圧または負極性電圧が書き込まれる。

画素電極３４に正極性電圧を書き込むときには、共通電極３５には相対的に低い電圧ＶｃｏｍＬが印加され、画素電極３４に負極性電圧を書き込むときには、共通電極３５には相対的に高い電圧ＶｃｏｍＨ（ＶｃｏｍＬ＜ＶｃｏｍＨ）が印加される。画素電極３４は１個の画素に対応し、画素の輝度は画素電極３４と共通電極３５の電位差によって定まる。したがって、共通電極３５に電圧ＶｃｏｍＬまたはＶｃｏｍＨを印加し、画素電極３４に表示データに応じた正極性電圧または負極性電圧を書き込むことにより、液晶パネル１１に所望の画像を表示することができる。

タイミング制御回路２１、基準電圧生成回路２２および共通電極駆動回路２３は、パネル基板１０に対して映像信号と制御信号を出力する。タイミング制御回路２１には、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、水平表示開始位置を指定するデータイネーブル信号ＤＥＮＡＢ、データクロックＤＣＬＫ、表示データＩｎＤａｔａなどが入力される。タイミング制御回路２１は、これらの入力信号に基づき、サンプリングクロックＣＬＤ、表示データＯｕｔＤａｔａ、データ側スタートパルスＳＰＯＩ、ラッチパルスＬＰ、シフトクロックＣＬＳ、走査側スタートパルスＳＰＳ、第１の極性制御信号ＲＥＶＶ、および、第２の極性制御信号ＲＥＶＣを出力する。

シフトクロックＣＬＳと走査側スタートパルスＳＰＳは走査信号線駆動回路１２に供給され、サンプリングクロックＣＬＤ、表示データＯｕｔＤａｔａ、データ側スタートパルスＳＰＯＩおよびラッチパルスＬＰはデータ信号線駆動回路１３に供給される。第１の極性制御信号ＲＥＶＶは基準電圧生成回路２２に供給され、第２の極性制御信号ＲＥＶＣは共通電極駆動回路２３に供給される。なお、表示データＩｎＤａｔａ、ＯｕｔＤａｔａは例えばＲＧＢ各６ビットの映像信号であり、第１および第２の極性制御信号ＲＥＶＶ、ＲＥＶＣはハイレベルとローレベルに変化する２値の信号である。

基準電圧生成回路２２は、データ信号線駆動回路１３で必要とされる電源電圧を生成する。より詳細には、基準電圧生成回路２２は、データ信号線Ｓ１〜Ｓｎに印加される電圧の基準となる複数の基準電圧Ｖ０〜Ｖｋ（ｋは１以上の整数）を生成し、データ信号線駆動回路１３に供給する。データ信号線駆動回路１３は、供給された基準電圧Ｖ０〜Ｖｋに基づき、データ信号線Ｓ１〜Ｓｎに印加する電圧を生成する。上述したように、データ信号線駆動回路１３は、データ信号線Ｓ１〜Ｓｎに対して、正極性電圧と負極性電圧を切り替えて印加する。これに対応して、基準電圧生成回路２２は、基準電圧Ｖ０〜Ｖｋとして正極性の基準電圧と負極性の基準電圧を切り替えて生成する。

基準電圧生成回路２２には、第１の極性制御信号ＲＥＶＶと電源電圧ＶＤＤ２（例えば、５．３Ｖ）が入力される。基準電圧生成回路２２は、第１の極性制御信号ＲＥＶＶがローレベルのときには、電源電圧ＶＤＤ２に基づき正極性の基準電圧を生成し、第１の極性制御信号ＲＥＶＶがハイレベルのときには、電源電圧ＶＤＤ２に基づき負極性の基準電圧を生成する。第１の極性制御信号ＲＥＶＶが変化した後、指定された極性の基準電圧Ｖ０〜Ｖｋが基準電圧生成回路２２から出力されるまでには、数μｓ程度の時間がかかる。

共通電極駆動回路２３は、共通電極３５に対して、相対的に低い電圧ＶｃｏｍＬと相対的に高い電圧ＶｃｏｍＨを切り替えて印加する。より詳細には、共通電極駆動回路２３には、第２の極性制御信号ＲＥＶＣ、電圧ＶｃｏｍＨ、および、電圧ＶｃｏｍＬが入力される。共通電極駆動回路２３は、第２の極性制御信号ＲＥＶＣがローレベルのときには共通電極電圧ＣＯＭとして電圧ＶｃｏｍＬを出力し、第２の極性制御信号ＲＥＶＣがハイレベルのときには共通電極電圧ＣＯＭとして電圧ＶｃｏｍＨを出力する。第２の極性制御信号ＲＥＶＣが変化した後、指定された極性の共通電極電圧ＣＯＭが共通電極駆動回路２３から出力されるまでには、数μｓ程度の時間がかかる。

タイミング制御回路２１は、外部から値を設定可能なレジスタを含み、レジスタに設定された値に応じて、ラッチパルスＬＰ、第１の極性制御信号ＲＥＶＶ、および、第２の極性制御信号ＲＥＶＣが変化するタイミングを切り替える。タイミング制御回路２１は、ホストとの間でシリアル通信を行うために２個の端子ＳＥＲＣＫ、ＳＥＲＤＩＯを有する。これらの端子にクロックとデータを与えることにより、タイミング制御回路２１内のレジスタに値を設定することができる。

ＥＥＰＲＯＭ２４は、タイミング制御回路２１内のレジスタに設定すべき初期値を記憶している。タイミング制御回路２１は、ＥＥＰＲＯＭ２４との間でシリアル通信を行うために２個の端子ＲＯＭＣＫ、ＲＯＭＤＩＯを有する。電源投入時に、タイミング制御回路２１は、これらの端子を用いてＥＥＰＲＯＭ２４に記憶された初期値を読み出し、読み出した初期値を内部のレジスタに設定する。ＥＥＰＲＯＭ２４に記憶された初期値は、端子ＳＥＲＣＫ、ＳＥＲＤＩＯにクロックとデータを与えることにより書き換え可能である。

図３は、図１に示す液晶表示装置のタイミングチャートである。ここでは、液晶パネル１１はノーマリーホワイト型であるとし、１フレーム時間は奇数個のライン時間に等しいとする。図３において、文字Ｂは１ライン時間に亘って表示データＩｎＤａｔａが黒レベルであることを表し、文字Ｗは１ライン時間に亘って表示データＩｎＤａｔａが白レベルであることを表す。なお、１フレーム時間が偶数個のライン時間に等しい場合のタイミングチャートは、図４に示すようになる。

図３に示すように、垂直同期信号ＶＳＹは、１フレーム時間のうち２ライン時間だけハイレベルになる。水平同期信号ＨＳＹは、１ライン時間の一部でハイレベルになる。データイネーブル信号ＤＥＮＡＢは、１ライン時間のうち水平同期信号ＨＳＹがローレベルである期間の一部でハイレベルになる。データイネーブル信号ＤＥＮＡＢがハイレベルである間に、有効な表示データＩｎＤａｔａが入力される。

タイミング制御回路２１は、データイネーブル信号ＤＥＮＡＢが立ち上がると、ハイレベルのデータ側スタートパルスＳＰＯＩを出力する。その後、タイミング制御回路２１は、サンプリングクロックＣＬＤに同期して１ライン分の表示データＯｕｔＤａｔａを順に出力する。データ信号線駆動回路１３は、タイミング制御回路２１から出力された１ライン分の表示データを内部メモリ（図示せず）に蓄積する。

タイミング制御回路２１は、１ライン分の表示データＯｕｔＤａｔａを出力した後に、第１および第２の極性制御信号ＲＥＶＶ、ＲＥＶＣを逆のレベルに（ハイレベルならばローレベルに、ローレベルならばハイレベルに）切り替える。第１の極性制御信号ＲＥＶＶが変化してから数μｓ後に、第１の極性制御信号ＲＥＶＶで指定された極性の基準電圧Ｖ０〜Ｖｋが基準電圧生成回路２２から出力される。また、第２の極性制御信号ＲＥＶＣが変化してから数μｓ後に、第２の極性制御信号ＲＥＶＣで指定された極性の共通電極電圧ＣＯＭが共通電極駆動回路２３から出力される。

タイミング制御回路２１は、第１および第２の極性制御信号ＲＥＶＶ、ＲＥＶＣを逆のレベルに切り替えた後に、ハイレベルのラッチパルスＬＰを出力する。データ信号線駆動回路１３は、ハイレベルのラッチパルスＬＰを受け取ると、基準電圧生成回路２２から供給された基準電圧Ｖ０〜Ｖｋに基づき、内部メモリに蓄積された表示データに応じた電圧を生成し、データ出力端子ＳＤＯＵＴ１〜ＳＤＯＵＴｎから出力する。出力された電圧は、データ信号線Ｓ１〜Ｓｎに印加される。このようにデータ信号線駆動回路１３は、タイミング制御回路２１から出力されたラッチパルスＬＰに従い、データ信号線Ｓ１〜Ｓｎに印加する電圧を変化させる。

タイミング制御回路２１は、ハイレベルのラッチパルスＬＰを出力した後、所定時間だけハイレベルとなるシフトクロックＣＬＳを出力する。走査信号線駆動回路１２は、シフトクロックＣＬＳの立ち上がりで走査信号線Ｇ１〜Ｇｍの選択を切り替え、シフトクロックＣＬＳがハイレベルである間、選択した走査信号線に選択電圧を印加する。これにより、選択電圧が印加された走査信号線に接続されたｎ個のＴＦＴ３３が導通状態になり、導通状態のＴＦＴ３３を介してｎ個の画素電極３４にデータ信号線Ｓ１〜Ｓｎの電圧が書き込まれる。

図５は、タイミング制御回路２１の詳細を示すブロック図である。タイミング制御回路２１は、レジスタ部４０、水平カウンタ５１、水平表示開始カウンタ５２、垂直カウンタ５３、各種の信号生成回路６１〜６７、ラッチ回路６８、および、ＲＯＭ通信用回路６９を含んでいる。

レジスタ部４０は、液晶パネル１１の駆動に必要な値を記憶する複数のレジスタ（一部を図示）を含んでいる。特に、レジスタ部４０は、ラッチパルスＬＰ、第１の極性制御信号ＲＥＶＶおよび第２の極性制御信号ＲＥＶＣが変化するタイミングを調整するために、ＬＰタイミング調整用レジスタ４１、ＲＥＶＶタイミング調整用レジスタ４２、および、ＲＥＶＣタイミング調整用レジスタ４３を含んでいる。

水平カウンタ５１は、水平同期信号ＨＳＹの立ち下がりでカウント値をリセットし、データクロックＤＣＬＫの立ち下がりでカウント値を更新するカウンタである。水平表示開始カウンタ５２は、データイネーブル信号ＤＥＮＡＢの立ち上がりでカウント値をリセットし、データクロックＤＣＬＫの立ち下がりでカウント値を更新するカウンタである。水平表示開始カウンタ５２は、水平カウンタ５１のカウント値がレジスタ部４０内のあるレジスタ（図示せず）に設定された値に等しくなったときに、カウント値をリセットしてもよい。

垂直カウンタ５３は、垂直同期信号ＶＳＹの立ち下がりでカウント値をリセットし、１ライン時間ごとにカウント値を更新するカウンタである。垂直カウンタ５３のカウント値は、水平表示開始カウンタ５２のカウント値がレジスタ部４０内のあるレジスタ（図示せず）に設定された値に等しくなったときに更新される。

ＣＬＤ信号生成回路６１は、外部から供給されたデータクロックＤＣＬＫをバッファリングし、データ信号線駆動回路１３に対してサンプリングクロックＣＬＤとして出力する。液晶パネル１１の駆動に用いられる制御信号は、すべて、サンプリングクロックＣＬＤの立ち下がりに同期して出力される。ＳＰＯＩ信号生成回路６２は、水平表示開始カウンタ５２のカウント値が所定値になったときに、ハイレベルのデータ側スタートパルスＳＰＯＩを出力する。同様に、ＬＰ信号生成回路６３は、水平表示開始カウンタ５２のカウント値に基づき、ラッチパルスＬＰを生成する。

ＲＥＶＶ信号生成回路６４は、水平表示開始カウンタ５２のカウント値と垂直カウンタ５３のカウント値が所定の条件を満たしているときには、第１の極性制御信号ＲＥＶＶをハイレベルにし、それ以外のときには、第１の極性制御信号ＲＥＶＶをローレベルにする。同様に、ＲＥＶＣ信号生成回路６５、ＣＬＳ信号生成回路６６およびＳＰＳ信号生成回路６７は、水平表示開始カウンタ５２と垂直カウンタ５３のカウント値に基づき、それぞれ、第２の極性制御信号ＲＥＶＣ、シフトクロックＣＬＳおよび走査側スタートパルスＳＰＳを生成する。

ラッチ回路６８は、外部から供給された表示データＩｎＤａｔａをラッチし、データ信号線駆動回路１３に対して表示データＯｕｔＤａｔａとして出力する。この際、ラッチ回路６８は、表示データＩｎＤａｔａを内部メモリ（図示せず）に一旦蓄積し、所定時間だけ遅延させてから出力してもよい。ラッチ回路６８は、表示データＩｎＤａｔａが有効でない期間では表示データＯｕｔＤａｔａを白データや黒データなどに固定する処理（出力マスク処理）を行う。ＲＯＭ通信用回路６９は、ＥＥＰＲＯＭ２４との間でシリアル通信を行うための回路である。

なお、タイミング制御回路２１の入出力信号の極性は、図３に示した以外でもよい。例えば、水平同期信号ＨＳＹと垂直同期信号ＶＳＹがハイアクティブ（ハイレベル時に有効）である場合には、水平カウンタ５１は水平同期信号ＨＳＹの立ち上がりでカウント値をリセットし、垂直カウンタ５３は垂直同期信号ＶＳＹの立ち上がりでカウント値をリセットする。

信号生成回路６１〜６７の中には、レジスタ部４０内のレジスタに設定された値に応じて、出力信号が変化するタイミングを切り替える機能を有するものがある。具体的には、ＬＰ信号生成回路６３は、ＬＰタイミング調整用レジスタ４１に設定された値に応じて、ラッチパルスＬＰが変化するタイミングを切り替える。ＲＥＶＶ信号生成回路６４は、ＲＥＶＶタイミング調整用レジスタ４２に設定された値に応じて、第１の極性制御信号ＲＥＶＶが変化するタイミングを切り替える。ＲＥＶＣ信号生成回路６５は、ＲＥＶＣタイミング調整用レジスタ４３に設定された値に応じて、第２の極性制御信号ＲＥＶＣが変化するタイミングを切り替える。

例えば、ＲＥＶＶタイミング調整用レジスタ４２に設定された値が＋３のときには、ＲＥＶＶ信号生成回路６４は、標準的なタイミングよりもサンプリングクロックＣＬＤの３周期分だけ遅いタイミングで第１の極性制御信号ＲＥＶＶを変化させる。また、ＲＥＶＶタイミング調整用レジスタ４２に設定された値が−２のときには、ＲＥＶＶ信号生成回路６４は、標準的なタイミングよりもサンプリングクロックＣＬＤの２周期分だけ早いタイミングで第１の極性制御信号ＲＥＶＶを変化させる。

このようにタイミング制御回路２１は、外部から値を設定可能なレジスタを含み、レジスタに設定された値に応じて、ラッチパルスＬＰ、第１の極性制御信号ＲＥＶＶおよび第２の極性制御信号ＲＥＶＣが変化するタイミングを切り替える。これにより、タイミング制御回路２１は、データ信号線Ｓ１〜Ｓｎの電圧が変化するタイミングと共通電極３５の電圧が変化するタイミングとの時間差を調整する。

共通電極を交流駆動する従来の液晶表示装置では、共通電極電圧が変化したときの突き上げや突き下げによってデータ信号線電圧が一時的にデータ信号線駆動回路の耐圧電圧を超え、データ信号線駆動回路が破壊されることがある。例えば、図３のＰ１〜Ｐ４付近や図４のＱ１〜Ｑ４付近では、データ信号線駆動回路が破壊される可能性がある。これに対して、本実施形態に係る液晶表示装置では、タイミング制御回路２１を用いて共通電極３５の電圧が変化したときの突き上げや突き下げによるデータ信号線Ｓ１〜Ｓｎの電圧の変化量を小さくし、データ信号線駆動回路１３の破壊を防止することができる。以下、その理由を説明する。

図６Ａ〜図６Ｄは、データ信号線Ｓｊと共通電極３５の電圧波形を示す図である。図６Ａ〜図６Ｄでは、２つの電圧波形の位相差が異なっている。以下、各場合について、共通電極３５の電圧が変化したときに突き上げや突き下げによってデータ信号線Ｓｊの電圧がどのように変化するかを説明する。なお、いずれの場合も、共通電極３５の電圧振幅が大きく、データ信号線駆動回路１３の出力段トランジスタのオン抵抗が高いほど、突き上げや突き下げによるデータ信号線Ｓｊの電圧の変化量は大きくなる。以下では、データ信号線駆動回路１３の耐圧電圧の最大値をＶｍａｘ、最小値をＶｍｉｎとする。

図６Ａに示すように、データ信号線Ｓｊの電圧が高い間に共通電極３５の電圧が上昇すると、データ信号線Ｓｊの電圧は突き上げによって一時的に高くなる。この際、データ信号線Ｓｊの電圧が最大耐圧電圧Ｖｍａｘより高くなると、データ信号線駆動回路１３は破壊される。また、データ信号線Ｓｊの電圧が低い間に共通電極３５の電圧が下降すると、データ信号線Ｓｊの電圧は突き下げによって一時的に低くなる。この際、データ信号線Ｓｊの電圧が最小耐圧電圧Ｖｍｉｎより低くなると、データ信号線駆動回路１３は破壊される。

次に、図６Ｂに示すように、データ信号線Ｓｊの電圧が高い間に共通電極３５の電圧が下降すると、データ信号線Ｓｊの電圧は突き下げによって一時的に低くなる。また、データ信号線Ｓｊの電圧が低い間に共通電極３５の電圧が上昇すると、データ信号線Ｓｊの電圧は突き上げによって一時的に高くなる。しかし、これらの場合には、データ信号線Ｓｊの電圧は、突き上げや突き下げによって最大耐圧電圧Ｖｍａｘや最小耐圧電圧Ｖｍｉｎから離れるように変化する。このため、共通電極３５の電圧振幅が特に大きい場合を除くと、データ信号線Ｓｊの電圧は最小耐圧電圧Ｖｍｉｎよりも高く、かつ、最大耐圧電圧Ｖｍａｘよりも低くなるので、データ信号線駆動回路１３が破壊されることはない。

次に、図６Ｃに示すように、データ信号線Ｓｊの電圧が上昇するときに共通電極３５の電圧が上昇する場合、および、データ信号線Ｓｊの電圧が下降するときに共通電極３５の電圧が下降する場合を考える。データ信号線Ｓｊにはある程度の容量が付随しているので、データ信号線駆動回路１３がデータ信号線Ｓｊに対する印加電圧を変化させたり、共通電極駆動回路２３が共通電極３５に対する印加電圧を変化させたりしたときでも、データ信号線Ｓｊの電圧は緩慢に変化する。このため、共通電極３５の電圧が変化しても、突き上げや突き下げの影響はデータ信号線Ｓｊの電圧波形に現れにくく、データ信号線駆動回路１３が破壊されることはない。

次に、図６Ｄに示すように、データ信号線Ｓｊの電圧が上昇するときに共通電極３５の電圧が下降する場合、および、データ信号線Ｓｊの電圧が下降するときに共通電極３５の電圧が上昇する場合を考える。これらの場合、共通電極３５の電圧変化は、データ信号線Ｓｊの電圧を本来とは逆方向に変化させるように作用する。したがって、共通電極３５の電圧が変化しても、突き上げや突き下げの影響はデータ信号線Ｓｊの電圧波形に発生せず、データ信号線駆動回路１３が破壊されることはない。

本実施形態に係る液晶表示装置は、データ信号線Ｓｊの電圧が変化するタイミングと共通電極３５の電圧が変化するタイミングとの時間差を調整する機能を有するタイミング制御回路２１を備えている。このため、タイミング制御回路２１を用いて、データ信号線Ｓ１〜Ｓｎの電圧が変化するタイミングと共通電極３５の電圧が変化するタイミングを、図６Ｃや図６Ｄに示すように一致させることができる。

図７は、図３に示すタイミングチャートのＰ１付近の拡大図である。データ信号線Ｓ１〜Ｓｎの電圧が変化するタイミングと共通電極３５の電圧が変化するタイミングを一致させるときには、図７に示すように、共通電極３５の電圧変化が完了するタイミング（共通電極３５の電圧が変化後のレベルに到達するタイミング）と、データ信号線Ｓ１〜Ｓｎの電圧変化が開始するタイミング（ラッチパルスＬＰが立ち上がるタイミング）とを一致させることが好ましい。これにより、Ｐ１付近で共通電極３５の電圧が下降したときの突き下げによるデータ信号線Ｓ１〜Ｓｎの電圧の変化量を小さくすることができる。同様に、Ｐ２〜Ｐ４付近で共通電極３５の電圧が上昇したときの突き上げによるデータ信号線Ｓ１〜Ｓｎの電圧の変化量を小さくすることもできる。

このように本実施形態に係る液晶表示装置によれば、タイミング制御回路２１を用いて、データ信号線Ｓ１〜Ｓｎの電圧が変化するタイミングと共通電極３５の電圧が変化するタイミングを一致させることにより、共通電極３５の電圧が変化したときの突き上げや突き下げによるデータ信号線Ｓ１〜Ｓｎの電圧の変化量を小さくし（好ましくは、ゼロにし）、データ信号線駆動回路１３の破壊を防止することができる。

また、タイミング調整機能を有するタイミング制御回路２１を用いるだけでデータ信号線駆動回路１３の破壊を防止できるので、出力段トランジスタのオン抵抗が小さいデータ信号線駆動回路を新たに設計する必要がない。したがって、既存のデータ信号線駆動回路を用いた場合でも、上記の効果を奏することができる。

また、タイミング制御回路２１は、基準電圧生成回路２２に供給される第１の極性制御信号ＲＥＶＶが変化するタイミングを切り替える機能を有する。したがって、基準電圧Ｖ０〜Ｖｋの極性を好適なタイミングで変化させて、基準電圧Ｖ０〜Ｖｋが変化するタイミングとは無関係にデータ信号線Ｓｊの電圧を変化させることができる。

なお、以上の説明では、タイミング制御回路２１は、レジスタに設定された値に応じて、ラッチパルスＬＰ、第１の極性制御信号ＲＥＶＶ、および、第２の極性制御信号ＲＥＶＣが変化するタイミングを切り替える機能を有することとしたが、必ずしも、第１の極性制御信号ＲＥＶＶが変化するタイミングを切り替える機能を有する必要はない。また、タイミング制御回路２１は、ラッチパルスＬＰが変化するタイミングを切り替える機能と、第２の極性制御信号ＲＥＶＣが変化するタイミングを切り替える機能のいずれか一方だけを有していてもよい。

以上に示すように、本発明の液晶表示装置によれば、タイミング制御回路を用いてデータ信号線電圧の変化タイミングと共通電極電圧の変化タイミングを一致させることにより、共通電極電圧が変化したときの突き上げや突き下げによるデータ信号線電圧の変化量を小さくし、データ信号線駆動回路の破壊を防止することができる。

本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。 図１に示す液晶表示装置の液晶パネルの構造を示す図である。 図１に示す液晶表示装置のタイミングチャートである。 図１に示す液晶表示装置の別のタイミングチャートである。 図１に示す液晶表示装置のタイミング制御回路の詳細を示すブロック図である。 データ信号線と共通電極の電圧波形（第１の場合）を示す図である。 データ信号線と共通電極の電圧波形（第２の場合）を示す図である。 データ信号線と共通電極の電圧波形（第３の場合）を示す図である。 データ信号線と共通電極の電圧波形（第４の場合）を示す図である。 図３に示すタイミングチャートのＰ１付近の拡大図である。 液晶パネルとデータ信号線駆動回路の一部を示す図である。 データ信号線と共通電極の電圧波形（突き上げなどが発生する場合）を示す図である。

符号の説明

１０…パネル基板
１１…液晶パネル
１２…走査信号線駆動回路
１３…データ信号線駆動回路
１４…フレキシブル回路基板
２１…タイミング制御回路
２２…基準電圧生成回路
２３…共通電極駆動回路
２４…ＥＥＰＲＯＭ
２５…コネクタ
３１、３２…ガラス基板
３３…ＴＦＴ
３４…画素電極
３５…共通電極
４０…レジスタ部
４１…ＬＰタイミング調整用レジスタ
４２…ＲＥＶＶタイミング調整用レジスタ
４３…ＲＥＶＣタイミング調整用レジスタ
５１…水平カウンタ
５２…水平表示開始カウンタ
５３…垂直カウンタ
６３…ＬＰ信号生成回路
６４…ＲＥＶＶ信号生成回路
６５…ＲＥＶＣ信号生成回路

Claims (7)

1. 共通電極を交流駆動する液晶表示装置であって、
   複数の走査信号線と、複数のデータ信号線と、前記走査信号線および前記データ信号線の交点近傍に設けられた複数のスイッチング素子と、前記スイッチング素子に対応して設けられた複数の画素電極と、前記画素電極に対向する共通電極とを含む液晶パネルと、
   前記走査信号線を駆動する走査信号線駆動回路と、
   前記データ信号線に対して、表示データに応じた正極性電圧と負極性電圧を切り替えて印加するデータ信号線駆動回路と、
   前記共通電極に対して、相対的に低い電圧と相対的に高い電圧を切り替えて印加する共通電極駆動回路と、
   前記走査信号線駆動回路、前記データ信号線駆動回路および前記共通電極駆動回路に対する制御信号を出力するタイミング制御回路とを備え、
   前記タイミング制御回路は、前記データ信号線の電圧が変化するタイミングと前記共通電極の電圧が変化するタイミングとの時間差を調整する機能を有することを特徴とする、液晶表示装置。
2. 前記タイミング制御回路は、外部から値を設定可能なレジスタを含み、前記レジスタに設定された値に応じて、前記データ信号線駆動回路に対する制御信号が変化するタイミングを切り替えることを特徴とする、請求項１に記載の液晶表示装置。
3. 前記データ信号線駆動回路は、前記タイミング制御回路から出力されたラッチパルスに従い、前記データ信号線に印加する電圧を変化させ、
   前記タイミング制御回路は、前記レジスタに設定された値に応じて、前記ラッチパルスが変化するタイミングを切り替えることを特徴とする、請求項２に記載の液晶表示装置。
4. 前記タイミング制御回路は、外部から値を設定可能なレジスタを含み、前記レジスタに設定された値に応じて、前記共通電極駆動回路に対する制御信号が変化するタイミングを切り替えることを特徴とする、請求項１に記載の液晶表示装置。
5. 前記共通電極駆動回路は、前記タイミング制御回路から出力された極性制御信号に従い、前記共通電極に印加する電圧を変化させ、
   前記タイミング制御回路は、前記レジスタに設定された値に応じて、前記極性制御信号が変化するタイミングを切り替えることを特徴とする、請求項４に記載の液晶表示装置。
6. 前記タイミング制御回路から出力された極性制御信号に従い、前記正極性電圧と前記負極性電圧の基準電圧を切り替えて生成する基準電圧生成回路をさらに備え、
   前記タイミング制御回路は、外部から値を設定可能なレジスタを含み、前記レジスタに設定された値に応じて、前記極性制御信号が変化するタイミングを切り替えることを特徴とする、請求項１に記載の液晶表示装置。
7. 複数の走査信号線と、複数のデータ信号線と、前記走査信号線および前記データ信号線の交点近傍に設けられた複数のスイッチング素子と、前記スイッチング素子に対応して設けられた複数の画素電極と、前記画素電極に対向する共通電極とを含む液晶パネルの駆動方法であって、
   前記走査信号線を駆動するステップと、
   前記データ信号線に対して、表示データに応じた正極性電圧と負極性電圧を切り替えて印加するステップと、
   前記共通電極に対して、相対的に低い電圧と相対的に高い電圧を切り替えて印加するステップと、
   前記走査信号線、前記データ信号線および前記共通電極を駆動するときのタイミングを制御するステップとを備え、
   前記タイミングを制御するステップは、前記データ信号線の電圧が変化するタイミングと前記共通電極の電圧が変化するタイミングとの時間差を調整する機能を有することを特徴とする、液晶パネルの駆動方法。

Images