JP2008152227A - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
JP2008152227A
JP2008152227A JP2007135183A JP2007135183A JP2008152227A JP 2008152227 A JP2008152227 A JP 2008152227A JP 2007135183 A JP2007135183 A JP 2007135183A JP 2007135183 A JP2007135183 A JP 2007135183A JP 2008152227 A JP2008152227 A JP 2008152227A
Authority
JP
Japan
Prior art keywords
gate
voltage
lines
data
gate lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007135183A
Other languages
English (en)
Inventor
Won-Seok Ma
元 錫 馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008152227A publication Critical patent/JP2008152227A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063Waveforms for resetting the whole screen at once
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】1フレーム信号の終了後にダミーゲート信号とダミーデータ信号を印加して画素キャパシタ内の残留電荷を放電させることにより、残像現象を改善することのできる表示装置及びその駆動方法を提供する。
【解決手段】単位画像フレームを表示する複数の画像表示区間中に、複数のゲート線に順次にゲートターンオン(gate turn on)電圧を印加すると共に、前記複数のゲート線に対応する複数のデータ線に複数のデータ信号を順次に印加する段階と、前記画像表示区間の間に設けられた垂直空白区間中に、前記複数のゲート線に前記ゲートターンオン電圧を印加すると共に、前記複数のデータ線にダミーデータ信号を印加する段階とを有する。
【選択図】 図2

Description

本発明は表示装置及びその駆動方法に関し、さらに詳しくは、ストレージキャパシタの残留電荷を放電させて残像不良を防ぐことのできる表示装置及びその駆動方法に関する。
液晶表示装置は、液晶の両端の電界を可変させて液晶の配向を制御して液晶を透過する光量を調節することにより、画像を表示している。このとき、液晶の両端の電界を一定期間維持させる目的で、ストレージキャパシターが用いられる。
しかしながら、従来の独立配線方式のストレージキャパシタにおいては、キャパシタの一方の端子が共通電源に接続されて用いられるため、ストレージキャパシタに充電されていた残留電荷が容易に放電できずに残留してしまう。このため、このような残留電荷により残像が生じるという問題が発生する。
そこで、本発明は上記従来の表示装置における問題点に鑑みてなされたものであって、本発明の目的は、1フレーム信号の終了後にダミーゲート信号とダミーデータ信号を印加して画素キャパシタ内の残留電荷を放電させることにより、残像現象を改善することのできる表示装置及びその駆動方法を提供することにある。
上記目的を達成するためになされた本発明による表示装置の駆動方法は、単位画像フレームを表示する複数の画像表示区間中に、複数のゲート線に順次にゲートターンオン(gate turn on)電圧を印加すると共に、前記複数のゲート線に対応する複数のデータ線に複数のデータ信号を順次に印加する段階と、前記画像表示区間の間に設けられた垂直空白区間中に、前記複数のゲート線に前記ゲートターンオン電圧を印加すると共に、前記複数のデータ線にダミーデータ信号を印加する段階とを有することを特徴とする。
前記垂直空白区間は、1本のゲート線へのゲートターンオン電圧の供給区間よりも長く、且つ、前記画像表示区間よりも短いことが好ましい。
前記画像表示区間は、1秒につき24〜120個存在することが好ましい。
前記複数のデータ信号は、反転駆動を行うことが好ましい。
前記複数のゲート線の本数が奇数である場合、前記垂直空白区間中に奇数回に亘ってゲートターンオン電圧とダミーデータ信号が印加されることが好ましい。
前記複数のゲート線の本数が偶数である場合、前記垂直空白区間中に偶数回に亘ってゲートターンオン電圧とダミーデータ信号が印加されることが好ましい。
前記ダミーデータ信号としては、ピクセル階調の最大値又は最小値に相当する信号を使用することが好ましい。
前記垂直空白区間中に前記複数のゲート線に同時に前記ゲートターンオン電圧が印加されることが好ましい。
上記目的を達成するためになされた本発明による表示装置は、複数のゲート線と複数のデータ線とを備える液晶表示パネルと、前記複数のゲート線に接続され、該複数のゲート線に順次にゲートターンオン電圧を供給するか、或いは、前記複数のゲート線に同時に前記ゲートターンオン電圧を供給するゲート駆動部と、前記複数のデータ線に接続され、前記複数のゲート線に対応する前記複数のデータ線に複数のデータ信号を供給するか、或いは、前記複数のデータ線にダミーデータ信号を供給するデータ駆動部とを備えることを特徴とする。
前記ゲート駆動部は、前記複数のゲート線に順次に前記ゲートターンオン電圧を供給する複数のステージ部と、前記複数のステージ部と前記複数のゲート線との間に設けられ、外部より入力された制御信号に基づき、前記ゲート駆動部からのゲートターンオン電圧を前記複数のゲート線に同時に供給する放電制御部とを含むことが好ましい。
前記放電制御部は、前記複数の各ゲート線に接続される複数のORゲート又はEXORゲートを備えることが好ましい。
前記液晶表示パネルは、前記複数のゲート線と複数のデータ線との交差領域に設けられた複数の薄膜トランジスタと、画素キャパシタ及び維持キャパシタとをさらに含み、前記画素キャパシタと維持キャパシタの一方の電極端子は前記薄膜トランジスタに接続され、他方の電極端子はそれぞれ共通電源に接続されることが好ましい。
本発明に係る表示装置及びその駆動方法によれば、画像を表示するための画像表示区間の間に垂直空白区間を設け、この垂直空白区間中に全体のゲート線にゲートターンオン電圧を印加し、維持キャパシタの放電のためのダミーデータ信号を印加して、維持キャパシタ内の残留電荷を強制的に放電させることにより、残像現象を改善することができるという効果がある。
次に、本発明に係る表示装置及びその駆動方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
以下、添付図面に基づき、本発明の好適な実施の形態について詳細に説明する。しかし、本発明は後述する実施の形態に限定されるものではなく、相異なる形で実現可能であり、これらの実施の形態は、本発明の開示を完全たるものにし、且つ、この技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。
図1は、本発明の第1の実施形態による液晶表示装置のブロック概念図であり、図2は、第1の実施形態による液晶表示装置の動作を説明するための信号波形図であり、図3は、第1の実施形態による液晶表示装置のゲート線の本数が奇数の場合による動作を説明するための信号波形図であり、図4は、第1の実施形態による液晶表示装置のゲート線の本数が偶数の場合による動作を説明するための信号波形図である。
図1〜図4を参照すると、本実施形態による液晶表示装置は、液晶表示パネル100と、ゲート駆動部200と、データ駆動部300と、駆動電圧生成部400及び信号制御部500を備える。
上記の液晶表示パネル100は、概ね列方向に延びる複数のゲート線(G1〜Gn)及びこれらと直交する行方向に延びる複数のデータ線(D1〜Dm)を備える。また、ゲート線(G1〜Gn)とデータ線(D1〜Dm)との交差領域には、画素が設けられる。
画素は、薄膜トランジスタ(T)と、維持キャパシタ(Cst)及び画素キャパシタ(Clc)を備える。画素は、赤(R)、緑(G)、青(B)の画素を含み、これらの組み合わせにより総天然色を表示することができる。
この種の液晶表示パネル100は、薄膜トランジスタ(T)と、ゲート線(G1〜Gn)と、データ線(D1〜Dm)と、画素電極及び維持電極が設けられた薄膜トランジスタ基板(図示せず)と、ブラックマトリックス、カラーフィルター、及び共通電極が設けられた共通電極基板(図示せず)とを備え、さらに、薄膜トランジスタ基板と共通電極基板との間には、液晶(図示せず)が設けられる。維持キャパシター(Cst)と画素キャパシタ(Clc)は、画素電極を共有する。
ここで、薄膜トランジスタ(T)のゲート端子はゲート線(G1〜Gn)に接続され、ソース端子はデータ線(D1〜Dm)に接続され、そしてドレイン端子は画素電極に接続される。これにより、薄膜トランジスタ(T)は、ゲート線(G1〜Gn)に印加されるゲートターンオン(gate turn on)電圧により動作して、データ線(D1〜Dm)からのデータ信号(すなわち、階調電圧)を画素キャパシタ(Clc)及び維持キャパシタ(Cst)の一方の電極端子として採用される画素電極に供給して、画素キャパシタ(Clc)の両端の電界を変化させる。それによって液晶表示パネル100の内部の液晶の配列が変更され、バックライトからの光の透過率を調整することができる。画素電極には、液晶の配列方向を調整するためのドメイン規制手段としての多数の切欠及び/または突起パターンが設けられてもよく、共通電極にも突起及び/または切欠パターンが設けられてもよい。この実施形態による液晶は、垂直配向方式により配向されることが好ましい。
上述の如き構造を有する液晶表示パネル100の外側には、液晶表示パネル100の駆動のための信号を供給する制御部が設けられる。制御部は、ゲート駆動部200と、データ駆動部300と、駆動電圧生成部400及び信号制御部500を備える。
ここで、ゲート駆動部200及び/またはデータ駆動部300は、液晶表示パネル100の薄膜トランジスタ基板の上に実装されてもよく、別途のプリント回路基板(Printed Circuit Board;PCB)に実装された後、可撓性プリント回路基板(Flexible Printed Circuit Board;FPCB)を介して電気的に接続されてもよい。この実施形態によるゲート駆動部200とデータ駆動部300は、少なくとも1枚の駆動チップ上に作り込まれることが好ましい。そして、駆動電圧生成部400と信号制御部500は、プリント回路基板の上に実装され、可撓性プリント回路基板を介して液晶表示パネル100と電気的に接続されることが好ましい。
信号制御部500は、外部のグラフィック制御器(図示せず)からの入力画像信号、すなわち、画素データ(R、G、B)及びこれらの表示を制御する入力制御信号、例えば、垂直同期信号(Vsync)と水平同期信号(Hsync)、メインクロック(CLK)、データイネーブル信号(DE)などを供給する。これらの画素データを液晶表示パネル100の動作条件に合わせて処理し、ゲート制御信号及びデータ制御信号を生成し、且つ、ゲート制御信号をゲート駆動部200に送信する。ここで、画素データは、液晶表示パネル100の画素の配列に応じて並べ替えられる。
そして、ゲート制御信号は、ゲートターンオン電圧(Von)の出力の開始を指示する垂直同期開始信号、ゲートクロック信号及び出力イネーブル信号などを含む。さらに、ゲート制御信号は、全体のゲート線にゲートターンオン電圧を印加するゲートオープン信号をさらに含む。データ制御信号は、画素データの送信開始を報知する同期開始信号、該当データ線にデータ電圧を印加せよとの指示をするロード信号、共通電圧に対する階調電圧の極性を反転させる反転信号及びデータクロック信号などを含む。
そして、データ制御信号は、ダミーデータ信号を出力するダミー制御信号をさらに含む。
駆動電圧生成部400は、外部電源装置から入力される外部電源を用いて液晶表示装置の駆動に必要となる種々の駆動電圧を生成する。駆動電圧生成部400は、基準電圧(GVDD)と、ゲートターンオン電圧(Von)及びゲートターンオフ電圧(Voff)、そして共通電圧を生成する。そして、駆動電圧生成部400は、信号制御部500からの制御信号に基づき、ゲートターンオン電圧(Von)及びゲートオフ電圧(Voff)をゲート駆動部200に印加すると共に、基準電圧(GVDD)をデータ駆動部300に印加する。ここで、基準電圧(GVDD)は、液晶を駆動させる階調電圧の生成のための基準電圧として用いられる。
ゲート駆動部200は、外部からの制御信号に基づき、駆動電圧生成部400のゲートターンオン/ターンオフ電圧(Von/Voff)をゲート線(G1〜Gn)に印加する。これにより、各画素に印加さるべき階調電圧が該当画素に印加されるように該当薄膜トランジスタ(T)を制御することが可能になる。このとき、ゲート駆動部200は、1画像表示区間(1P)中に複数のゲート線(G1〜Gn)に順次にゲートターンオン電圧(Von)を印加する。
そして、ゲート駆動部200は、垂直空白区間(1V)中に少なくとも1回以上複数のゲート線(G1〜Gn)に同時にゲートターンオン電圧(Von)を印加する。このとき、垂直空白区間(1V)とは、1画像表示区間(1P)が終了したタイミングから次回の画像表示区間(1P)が始まるタイミングとの間の区間を言う。すなわち、図2に示すように、所定の画像を表示するために、最後のゲート線(Gn)にゲートターンオン電圧(Von)が印加され、再び最初のゲート線(G1)にゲートターンオン電圧(Von)が印加されるまでの期間を言う。
このとき、画像表示区間(1P)は、1枚の画像フレームが表示可能な時間領域を言う。1画像表示区間(1P)中に液晶表示パネル100内の全ての画素キャパシタ(Clc)にデータ信号が供給される。画像表示区間(1P)は、ゲート線(G1〜Gn)の本数と、1本のゲート線にゲートターンオン電圧(Von)が供給される時間に応じて変わりうる。
すなわち、1本のゲート線にゲートターンオン電圧Vonが供給される時間が1Hであり、ゲート線(G1〜Gn)の本数がnであるとしたとき、画像表示区間(1P)は1H×nとなる。そして、複数の画像表示区間(1P)が連続して1枚の動画像を表示する。本実施形態による液晶表示装置は、1秒につき24〜120個の画像表示区間(1P)が存在することが好ましい。
ここで、1画像表示区間(1P)は1フレーム周波数1Fに対応し、1画像表示区間(1P)と1垂直空白区間(1V)が1フレーム周波数1Fに対応する。そして、垂直空白区間(1V)は、1本のゲート線にゲートターンオン電圧Vonが供給される時間1Hよりは長く、画像表示区間(1P)よりは短いことが好ましい(1H<1V<1P)。
垂直空白区間(1V)が前記1Hよりも短い場合には、全体のゲート線(G1〜Gn)にゲートターンオン電圧(Von)を同時に供給することが困難になるという問題が発生し、画像表示区間(1P)よりも長い場合には、円滑な画像表現にならないという問題が発生する。
データ駆動部300は、信号制御部500の制御信号と駆動電圧生成部400の基準電圧(GVDD)を用いて階調電圧(すなわち、データ信号)を生成して、各データ線(D1〜Dm)に印加する。すなわち、データ駆動部300は、入力されたデジタルタイプの画素データを基準電圧(GVDD)を用いてアナログタイプのデータ信号(DS1〜DSn)に変換する。もちろん、データ駆動部300は、外部からの制御信号に基づき、アナログタイプのダミーデータ信号(DSd)を生成する。
データ駆動部300は、基準電圧(GVDD)を用いて複数の階調電圧を生成し、1画像表示区間(1P)中に信号制御部500から印加されるデジタルタイプの画素データを階調電圧を用いてアナログタイプのデータ信号(DS1〜DSn)に変換して該当データ線(D1〜Dm)のそれぞれに出力する。
これにより、図2に示すように、第1のゲート線(G1)には第1のデータ信号(DS1)が印加され、第2のゲート線(G2)には第2のデータ信号(DS2)が印加され、第(n−1)番目のゲート線(Gn−1)には第(n−1)番目のデータ信号(DSn−1)が印加され、そして、第nのゲート線(Gn)には第nのデータ信号(DSn)が印加される。このとき、データ信号(DS1〜DSn)は、隣り合うゲート線(G1〜Gn)毎にその電圧極性が反転されて供給されることが好ましい。すなわち、第1のデータ信号(DS1)が正の極性を有する信号であるとしたとき、第2のデータ信号(DS2)は負の極性を有する信号であることが好ましい。
データ駆動部300は、垂直空白区間(1V)中に階調電圧を用いて少なくとも1回以上ダミーデータ信号(DSd)を生成する。このとき、上記のダミーデータ信号(DSd)としては、液晶表示パネル100内の維持キャパシタ(Cst)の残留電荷を放電させてこれによる残像が防止可能な信号を印加することが好ましい。すなわち、データ駆動部300は、維持キャパシタ(Cst)の充電を無くすダミーデータ信号(DSd)を生成して、垂直空白区間(1V)中に複数のデータ線(D1〜Dm)に供給することが好ましい。
このようなダミーデータ信号(DSd)は、ピクセル階調電圧の最大値及び最小値のうちどちらか一方を有することが好ましく、これは、表示パネル内の液晶モードに応じて可変可能である。すなわち、液晶表示パネル100内の液晶モードがノーマリーホワイトモードである場合には、ノーマリーホワイトに相当するダミーデータ信号(DSd)を生成して複数のデータ線(D1〜Dm)に印加し、一方、ノーマリーブラックモードである場合には、ノーマリーブラックに相当するダミーデータ信号(DSd)を生成して複数のデータ線(D1〜Dm)に印加する。
このとき、ダミーデータ信号(DSd)に基づき、液晶表示パネル100はホワイトまたはブラック系の色を表示することになるが、垂直空白区間(1V)が極めて短いため、使用者はこれを残像として認識できなくなる。このように、ダミーデータ信号(DSd)を印加して維持キャパシタ(Cst)に残留する電荷を強制的に放電させ、残像効果を抑えることができる。もちろん、このとき、1つのデータ信号とこれと隣り合う他のデータ信号の信号極性は反転されることが好ましい。
以下、図2の波形図に基づき、この実施形態による表示装置の動作を説明する。
表示装置は、複数の画像表示区間(1P)と、複数の画像表示区間(1P)の間に設けられた垂直空白区間(1V)とを含む。表示装置は、画像表示区間(1P)中に液晶表示パネル100を通じて画像を表示し、垂直空白区間(1V)中に複数の制御信号の同期化を行うことはもちろん、液晶表示パネル100内の維持キャパシタ(Cst)の残留電荷を放電させる。
画像表示区間(1P)中に、表示装置のゲート駆動部200は、複数のゲート線(G1〜Gn)にゲートターンオン電圧(Von)を順次に印加すると共に、データ駆動部300は、複数のデータ信号(DS1〜DSn)を複数のデータ線(D1〜Dm)に供給する。そして、垂直空白区間(1V)中に、表示装置のゲート駆動部200は、複数のゲート線(G1〜Gn)に同時にゲートターンオン電圧(Von)を印加すると共に、データ駆動部300は、ダミーデータ信号(DSd)を複数のデータ線(D1〜Dm)に供給する。
すなわち、1画像表示区間(1P)中に、ゲートターンオン電圧(Von)は、図2に示すように、第1〜第nのゲート線(G1〜Gn)に順次に印加され、ゲートターンオン電圧(Von)が印加されたゲート線(G1〜Gn)に接続されている複数の薄膜トランジスタ(T)をターンオンさせる。一方、第1〜第nのデータ信号(DS1〜DSn)はデータ線(D1〜Dm)に印加され、これにより、ターンオンされた薄膜トランジスタ(T)に接続されている画素キャパシタ(Clc)及び維持キャパシタ(Cst)に供給される。
これをさらに詳述すると、下記の通りである。
第1のゲート線(G1)にゲートターンオン電圧(Von)が印加され、複数のデータ線(D1〜Dm)に第1のデータ信号(DS1)が印加される場合、ゲートターンオン電圧(Von)により第1のゲート線(G1)に接続されている複数の薄膜トランジスタ(T)はターンオンされ、ターンオンされた薄膜トランジスタ(T)により、ターンオンされた複数の薄膜トランジスタ(T)とそれぞれ接続されている複数の画素キャパシタ(Clc)及び維持キャパシタ(Cst)に第1のデータ信号(DS1)が供給される。
続けて、第2〜第nのゲート線(G2〜Gn)にゲートターンオン電圧(Von)が順次に印加され、これにより、複数のデータ線(D1〜Dm)に第2〜第nのデータ信号(DS2〜DSn)が印加され、液晶表示パネル100内の全ての画素キャパシタ(Clc)と維持キャパシタ(Cst)に第2〜第nのデータ信号(DS2〜DSn)が供給される。
これにより、液晶表示パネル100内の液晶は、画素キャパシタ(Clc)に印加されたデータ信号(DS1〜DSn)によりその配列が変わり、結果として、これを透過する光の量を調節して画像を表示することになる。ここで、1本のゲート線にゲートターンオン電圧(Von)が印加される場合、残りの全てのゲート線(G1〜Gn)にはゲートターンオフ電圧(Voff)が印加される。そして、第1〜第nのデータ信号(DS1〜DSn)は、奇数番目と偶数番目の電圧極性が異なることが好ましい。すなわち、液晶表示パネル100は、ライン反転を行う。ゲートターンオン電圧(Von)は、信号制御部500のゲートクロック信号に基づき、第1〜第nのゲート線(G1〜Gn)に供給されることが好ましい。ゲートターンオン電圧(Von)は、1H中に供給されることが好ましい。
そして、垂直空白区間(1V)中に、ゲートターンオン電圧(Von)は、図2に示すように、第1〜第nのゲート線(G1〜Gn)に同時に印加され、液晶表示パネル100内の全ての薄膜トランジスタ(T)をターンオンさせる。このとき、ダミーデータ信号(DSd)はデータ線(D1〜Dm)に印加され、ターンオンされた薄膜トランジスタ(T)により液晶表示パネル100内の全ての画素キャパシタ(Clc)と維持キャパシタ(Cst)に供給される。これにより、液晶表示パネル100内の維持キャパシタ(Cst)内の残留電荷をいずれも放電させることが可能になり、その結果、残留電荷による残像発生を防ぐことができる。上記のダミーデータ信号(DSd)としては、液晶モードに応じて、ノーマリーホワイトに相当する信号またはノーマリーブラックに相当する信号が使用できる。すなわち、ダミーデータ信号(DSd)として、配列の変わった液晶が初期の位置に戻れるような信号を使用することが好ましい。
ゲートターンオン電圧(Von)とダミーデータ信号(DSd)は、垂直空白区間(1V)が始まるタイミングで供給されてもよく、垂直空白区間(1V)中に供給されてもよい。そして、ゲートターンオン電圧(Von)の供給周期は、1Hであることが好ましい。もちろん、ダミーデータ信号(DSd)を画素キャパシタ(Cls)と維持キャパシタ(Cst)に十分に供給するために、1Hよりも広い周期を有してもよい。
ここで、液晶表示パネル100がライン反転を行うので、垂直空白区間(1V)中に供給されるダミーデータ信号(DSd)は、ゲート線(G1〜Gn)の本数に応じて可変できる。
すなわち、図3に示すように、ゲート線(G1〜G2n−1)の本数が奇数である場合には、1回に亘ってゲートターンオン電圧(Von)とダミーデータ信号(DSd)を印加する。もちろん、奇数のゲートターンオン電圧(Von)とダミーデータ信号(DSd)を供給することができる。
これに対し、図4に示すように、ゲート線(G1〜G2n)の本数が偶数である場合には、2回に亘ってゲートターンオン電圧(Von)とダミーデータ信号(DSd)を印加する。もちろん、偶数のゲートターンオン電圧(Von)とダミーデータ信号(DSd)を供給することができる。
これは、1画像表示区間(1P)の最後に印加されるデータ信号(DSn)の極性に応じて変わる。すなわち、図3に示すように、ゲート線(G1〜G2n−1)の本数が奇数である場合には、最後のゲート線(G2n−1)を介して印加される最後のデータ信号(DS2n−1)の極性は正の極性となる。このため、最後に維持キャパシタ(Cst)に充電される信号も正の極性を帯びることになる。そこで、維持キャパシタ(Cst)にその内部が空きになった負の極性を持たせるには、負の極性を有するダミーデータ信号(DSd)を1回のみ印加すれば良い。
一方、図4に示すように、ゲート線(G1〜G2n)の本数が偶数である場合には、最後のゲート線(G2n)を介して印加される最後のデータ信号(DS2n)は、負の極性となる。このため、最後に維持キャパシタ(Cst)に充電される信号も負の極性を帯びることになる。そこで、維持キャパシタ(Cst)にその内部が空きになった負の極性を持たせるには、先ず、正の極性を有する第1のダミーデータ信号(DSd−1)を印加し、再び負の極性を有する第2のダミーデータ信号(DSd−2)を印加する必要がある。
上述のように、垂直空白区間(1V)中に維持キャパシタ(Cst)内の電荷をいずれも放電させることにより、残像発生を防ぐことができる。そして、維持キャパシタ(Cst)内の電荷をいずれも放電させて、次回の画像表示区間(1P)中に印加される第1〜第nのデータ信号(DS1〜DSn)への影響を排除してもよい。本発明は上述の説明に限定されるものではなく、ゲート線毎に画像表示区間と垂直空白区間が異なる場合もある。
もちろん、本発明は上述の説明に限定されるものではなく、ゲート駆動部として複数のステージを用いる場合、全てのゲート線に同時にゲートターンオン電圧を供給するための論理ゲート部をさらに含みうる。以下、本発明の第2の実施形態による液晶表示装置について説明する。後述する説明のうち、上述の説明と重複する説明は省略する。後述する説明の技術は、上述の第1の実施形態に適用される。
図5は、本発明の第2の実施形態による液晶表示装置の液晶表示パネル、データ駆動部、及びゲート駆動部を示すブロック図であり、図6は、第2の実施形態による液晶表示装置の動作を説明するための波形図である。
図5及び図6を参照すると、本実施形態による表示装置は、複数のゲート線(G1〜Gn)と、複数のデータ線(D1〜Dm)と、薄膜トランジスタ(T)と、画素キャパシタ(Clc)及び維持キャパシタ(Cst)を有する液晶表示パネル100と、複数のゲート線(G1〜Gn)に接続されている複数のステージ(210−1〜210−n)及び放電制御部220を有するゲート駆動部200と、データ線(D1〜Dm)に接続されているデータ駆動部300と、これらの動作を制御する信号制御部(図示せず)とを備える。
ゲート駆動部200は、液晶表示パネル100の薄膜トランジスタ基板の一方の周縁領域に設けられる。すなわち、液晶表示パネル100の薄膜トランジスタ基板の製作の際にゲート駆動部200も一緒に製作されることが好ましい。
ゲート駆動部200は、ゲート線(G1〜Gn)に対応する数のステージ(210−1〜210−n)を備え、放電制御部220は、ゲート線(G1〜Gn)に対応する数の論理ゲート(220−1〜220−n)を備える。すなわち、例えば1本のゲート線(Gi)(i<n)には1つのステージ(210−i)と1つの論理ゲート(220−i)が接続される。このとき、ステージ(210−1〜210−n)は、垂直同期開始信号(STV)又は前段ステージの出力により動作し、クロック信号(CLK)又は反転されたクロック信号(CLKB)を用いてゲートターンオン電圧(Von)又はゲートターンオフ電圧(Voff)を放電制御部220内の論理ゲート(220−1〜220−n)に供給する。
論理ゲート(220−1〜220−n)は、外部からのゲート電圧制御信号(Sag)により動作し、ステージ(210−1〜210−n)からのゲートターンオン電圧(Von)又はゲートターンオフ電圧(Voff)をゲート線(G1〜Gn)に供給したり、ゲートターンオフ電圧(Voff)のレベルを変更してゲートターンオン電圧(Von)をゲート線(G1〜Gn)に供給する。
このために、放電制御部220内の論理ゲート(220−1〜220−n)としては、図5に示すように、ORゲートを使用することが好ましい。又は、EXORゲートを用いて、ORゲートを用いる場合と同様に、ゲートターンオン電圧(Von)をゲート線(G1〜Gn)に同時に印加することもできる。
もちろん、放電制御部220内の論理ゲート(220−1〜220−n)はこれに限定されるものではなく、論理ゲート(220−1〜220−n)として、外部からのゲート電圧制御信号(Sag)に基づいて駆動して別のゲートターンオン電圧を供給するトランジスタなどの複数のスイッチング素子を用いることができる。ここで、外部からのゲート電圧制御信号(Sag)は、画像表示区間(1P)中には論理“ロウ”の状態を維持し、垂直空白区間(1V)中には所定の時間だけ論理“ハイ”の状態を維持する。
以下、図5、6に基づき、以上のゲート駆動部を有する表示装置の動作を説明する。
先ず、画像表示区間(1P)が始まる直前に、垂直同期開始信号(STV)が印加される。これにより、画像表示区間(1P)の開始と同時に、第1のステージ(210−1)が動作する。これにより、第1のステージ(210−1)はゲートターンオン電圧(Von)を出力し、第1の論理ゲート(220−1)を介して第1のゲート線(G1)にゲートターンオン電圧(Von)を供給する。これにより、第1のゲート線(G1)に接続されている複数の薄膜トランジスタ(T)がターンオンされ、複数のデータ線(D1〜Dm)に印加された第1のデータ信号(DS1)が画素キャパシタ(Clc)と維持キャパシタ(Cst)に供給される。
この後、第2〜第nのステージ(210−2〜210−n)は、前段の第1〜第n−1のステージ(210−1〜210−n−1)の出力に応じて動作して順次にゲートターンオン電圧(Von)を出力し、第2〜第nのステージ(210−2〜210−n)に接続されている第2〜第nの論理ゲート(220−2〜220−n)により第2〜第nのゲート線(G2〜Gn)に順次にゲートターンオン電圧(Von)を供給する。
上述のように、第1〜第nのステージ(210−1〜210−n)に接続されている第1〜第nの論理ゲート(220−1〜220−n)に論理“ロウ”の信号が印加されるため、画像表示区間(1P)中には第1〜第nのステージ(210−1〜210−n)の出力が、第1〜第nの論理ゲート(220−1〜220−n)の出力となる。ここで、ステージ(210−1〜210−n)は、後段ステージの出力によりその動作が止まる。このために、最後の第nのステージ(210−n)の後段には、別のダミーステージ(図示せず)を設けることもできる。そして、動作の止まったステージは、論理“ロウ”の状態のゲートターンオフ電圧(Voff)を出力することが好ましい。
続けて、垂直空白区間(V1)が始まると、上述のように、外部からのゲート電圧制御信号(Sag)が論理“ハイ”となる。これにより、第1〜第nの論理ゲート(220−1〜220−n)の出力は、論理“ハイ”の状態のゲートターンオン電圧(Von)となる。このため、第1〜第nの論理ゲート(220−1〜220−n)に接続されている第1〜第nのゲート線(G1〜Gn)に同時にゲートターンオン電圧(Von)を印加することにより、液晶表示パネル100内の全ての薄膜トランジスタ(T)がターンオンされる。これにより、液晶表示パネル100内の全ての画素キャパシタ(Clc)と維持キャパシタ(Cst)にダミーデータ信号(DSd)を供給して、維持キャパシタ(Cst)の残留電荷を除去することができる。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の第1の実施形態による液晶表示装置のブロック概念図である。 第1の実施形態による液晶表示装置の動作を説明するための信号波形図である。 第1の実施形態による液晶表示装置のゲート線の本数が奇数の場合による動作を説明するための信号波形図である。 第1の実施形態による液晶表示装置のゲート線の本数が偶数の場合による動作を説明するための信号波形図である。 本発明の第2の実施形態による液晶表示装置の液晶表示パネル、データ駆動部、及びゲート駆動部を示すブロック図である。 第2の実施形態による液晶表示装置の動作を説明するための波形図である。
符号の説明
100 液晶表示パネル
200 ゲート駆動部
210(210−1〜210−n) ステージ
220 放電制御部
220−1〜220−n 論理ゲート
300 データ駆動部
400 駆動電圧生成部
500 信号制御部

Claims (12)

  1. 単位画像フレームを表示する複数の画像表示区間中に、複数のゲート線に順次にゲートターンオン(gate turn on)電圧を印加すると共に、前記複数のゲート線に対応する複数のデータ線に複数のデータ信号を順次に印加する段階と、
    前記画像表示区間の間に設けられた垂直空白区間中に、前記複数のゲート線に前記ゲートターンオン電圧を印加すると共に、前記複数のデータ線にダミーデータ信号を印加する段階とを有することを特徴とする表示装置の駆動方法。
  2. 前記垂直空白区間は、1本のゲート線へのゲートターンオン電圧の供給区間よりも長く、且つ、前記画像表示区間よりも短いことを特徴とする請求項1に記載の表示装置の駆動方法。
  3. 前記画像表示区間は、1秒につき24〜120個存在することを特徴とする請求項1に記載の表示装置の駆動方法。
  4. 前記複数のデータ信号は、反転駆動を行うことを特徴とする請求項1に記載の表示装置の駆動方法。
  5. 前記複数のゲート線の本数が奇数である場合、前記垂直空白区間中に奇数回に亘ってゲートターンオン電圧とダミーデータ信号が印加されることを特徴とする請求項1に記載の表示装置の駆動方法。
  6. 前記複数のゲート線の本数が偶数である場合、前記垂直空白区間中に偶数回に亘ってゲートターンオン電圧とダミーデータ信号が印加されることを特徴とする請求項1に記載の表示装置の駆動方法。
  7. 前記ダミーデータ信号としては、ピクセル階調の最大値又は最小値に相当する信号を使用することを特徴とする請求項1に記載の表示装置の駆動方法。
  8. 前記垂直空白区間中に前記複数のゲート線に同時に前記ゲートターンオン電圧が印加されることを特徴とする請求項1に記載の表示装置の駆動方法。
  9. 複数のゲート線と複数のデータ線とを備える液晶表示パネルと、
    前記複数のゲート線に接続され、該複数のゲート線に順次にゲートターンオン電圧を供給するか、或いは、前記複数のゲート線に同時に前記ゲートターンオン電圧を供給するゲート駆動部と、
    前記複数のデータ線に接続され、前記複数のゲート線に対応する前記複数のデータ線に複数のデータ信号を供給するか、或いは、前記複数のデータ線にダミーデータ信号を供給するデータ駆動部とを備えることを特徴とする表示装置。
  10. 前記ゲート駆動部は、前記複数のゲート線に順次に前記ゲートターンオン電圧を供給する複数のステージ部と、
    前記複数のステージ部と前記複数のゲート線との間に設けられ、外部より入力された制御信号に基づき、前記ゲート駆動部からのゲートターンオン電圧を前記複数のゲート線に同時に供給する放電制御部とを含むことを特徴とする請求項9に記載の表示装置。
  11. 前記放電制御部は、前記複数の各ゲート線に接続される複数のORゲート又はEXORゲートを備えることを特徴とする請求項10に記載の表示装置。
  12. 前記液晶表示パネルは、前記複数のゲート線と複数のデータ線との交差領域に設けられた複数の薄膜トランジスタと、
    画素キャパシタ及び維持キャパシタとをさらに含み、
    前記画素キャパシタと維持キャパシタの一方の電極端子は前記薄膜トランジスタに接続され、他方の電極端子はそれぞれ共通電源に接続されることを特徴とする請求項9に記載の表示装置。
JP2007135183A 2006-12-15 2007-05-22 表示装置及びその駆動方法 Pending JP2008152227A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128730A KR20080055414A (ko) 2006-12-15 2006-12-15 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
JP2008152227A true JP2008152227A (ja) 2008-07-03

Family

ID=39526531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007135183A Pending JP2008152227A (ja) 2006-12-15 2007-05-22 表示装置及びその駆動方法

Country Status (3)

Country Link
US (1) US20080143659A1 (ja)
JP (1) JP2008152227A (ja)
KR (1) KR20080055414A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI368201B (en) * 2007-10-31 2012-07-11 Hannstar Display Corp Display apparatus and method for driving display panel thereof
JP4623184B2 (ja) * 2008-09-26 2011-02-02 富士ゼロックス株式会社 画像表示媒体の駆動装置、および画像表示装置
US9380260B2 (en) * 2009-01-21 2016-06-28 Texas Instruments Incorporated Multichannel video port interface using no external memory
WO2011089851A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
CN102456329B (zh) * 2010-10-28 2015-04-29 北京京东方光电科技有限公司 液晶面板的驱动方法及驱动电路
KR101925993B1 (ko) * 2011-12-13 2018-12-07 엘지디스플레이 주식회사 방전회로를 포함하는 액정표시장치 및 액정표시장치 구동방법
US9545301B2 (en) 2013-03-15 2017-01-17 Covidien Lp Coated medical devices and methods of making and using same
US9668890B2 (en) 2013-11-22 2017-06-06 Covidien Lp Anti-thrombogenic medical devices and methods
KR20160082401A (ko) * 2014-12-26 2016-07-08 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102301158B1 (ko) * 2015-01-16 2021-09-13 삼성디스플레이 주식회사 액정 표시 장치
CN104809999A (zh) * 2015-05-12 2015-07-29 深圳市华星光电技术有限公司 显示面板及其驱动方法
KR102412674B1 (ko) * 2015-09-21 2022-06-24 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN105677276B (zh) * 2016-01-04 2020-03-13 京东方科技集团股份有限公司 插黑处理方法、装置和显示装置
KR102485563B1 (ko) * 2016-02-02 2023-01-09 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
CN111951741B (zh) * 2019-05-15 2022-04-12 华为技术有限公司 消除残影的方法、装置及存储介质
KR20210085299A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 디스플레이 장치 및 그의 렌더링 방법

Also Published As

Publication number Publication date
US20080143659A1 (en) 2008-06-19
KR20080055414A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
JP2008152227A (ja) 表示装置及びその駆動方法
CN109584809B (zh) 栅极驱动器和包括其的平板显示装置
JP5728465B2 (ja) 液晶表示装置
US8305326B2 (en) Gate driving circuit having improved tolerance to gate voltage ripple and display device having the same
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
US20100315403A1 (en) Display device, method for driving the display device, and scan signal line driving circuit
JP5377822B2 (ja) 表示装置用スキャン駆動装置、それを含む表示装置及び表示装置の駆動方法
JP2008020874A (ja) 表示装置及びその駆動方法
KR20090075517A (ko) 화소 구동 회로 및 이를 갖는 표시 장치
US9941018B2 (en) Gate driving circuit and display device using the same
US10078993B2 (en) Gate driver on array substrate and liquid crystal display adopting the same
JP2008046485A (ja) 表示装置、表示パネルの駆動装置、及び表示装置の駆動方法
JP2006079092A (ja) 表示装置及びその駆動方法
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
US8773343B2 (en) LCD wherein the polarity of the final subfield of a field is kept the same as the polarity of first subfield of the next subfield by inverting the polarity of the capacitive potential lines twice during the final subfield
WO2009101877A1 (ja) 表示装置およびその駆動方法
JP7114875B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
JP2006154088A (ja) アクティブマトリクス型液晶表示装置
KR101589752B1 (ko) 액정표시장치
KR101325199B1 (ko) 표시 장치 및 이의 구동 방법
KR20160092607A (ko) 쉬프트 레지스터 및 이를 이용한 액정표시장치
KR20080086617A (ko) 액정표시장치 및 이의 구동방법
KR101197770B1 (ko) 액정표시장치 및 그 구동 방법
JP2005084687A (ja) 表示装置とこれの駆動装置及び駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100511

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20110913